JPH07142481A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07142481A JPH07142481A JP29057393A JP29057393A JPH07142481A JP H07142481 A JPH07142481 A JP H07142481A JP 29057393 A JP29057393 A JP 29057393A JP 29057393 A JP29057393 A JP 29057393A JP H07142481 A JPH07142481 A JP H07142481A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- element region
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 素子領域の主要配線部への水分の浸入を防止
し、素子領域における主要配線部の腐食発生がなく、信
頼性の高い半導体装置を提供する。 【構成】 素子領域には主要配線部が設けられ、層間絶
縁膜と、素子を保護するパッシベーション膜を有する半
導体装置において、素子領域Ａの主要配線部へと延びる
透水性の高い層間絶縁膜２４が素子領域Ａの周辺部Ｃに
おいて除去され、層間絶縁膜２４が断たれるように形成
される溝２６と、この溝２６に充填されるパッシベーシ
ョン膜２８とを設けて、素子領域Ａの主要配線部への水
分の浸入を防止する。
し、素子領域における主要配線部の腐食発生がなく、信
頼性の高い半導体装置を提供する。 【構成】 素子領域には主要配線部が設けられ、層間絶
縁膜と、素子を保護するパッシベーション膜を有する半
導体装置において、素子領域Ａの主要配線部へと延びる
透水性の高い層間絶縁膜２４が素子領域Ａの周辺部Ｃに
おいて除去され、層間絶縁膜２４が断たれるように形成
される溝２６と、この溝２６に充填されるパッシベーシ
ョン膜２８とを設けて、素子領域Ａの主要配線部への水
分の浸入を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に、層間絶縁膜を介する外部からの水分の浸入を防止す
る半導体装置に関するものである。
に、層間絶縁膜を介する外部からの水分の浸入を防止す
る半導体装置に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、特開平２−５４５６３号公報に開示されるもの
があった。図２はかかる従来の半導体チップ周辺部の断
面図である。この図において、シリコン基板１上にシリ
コン酸化膜２，３が形成され、素子領域Ａのシリコン酸
化膜２上に第１の配線層４が形成される。更に、その上
にシリコン酸化膜からなる層間絶縁膜５が生成される。
また、第１の配線層４上にはコンタクトホール６が形成
されて、第２の配線層７が第１の配線層４とコンタクト
をとるように形成され、その上に素子を保護するため、
パッシベーション膜８が素子領域Ａ及びスクライブ領域
Ｂに形成されている。
例えば、特開平２−５４５６３号公報に開示されるもの
があった。図２はかかる従来の半導体チップ周辺部の断
面図である。この図において、シリコン基板１上にシリ
コン酸化膜２，３が形成され、素子領域Ａのシリコン酸
化膜２上に第１の配線層４が形成される。更に、その上
にシリコン酸化膜からなる層間絶縁膜５が生成される。
また、第１の配線層４上にはコンタクトホール６が形成
されて、第２の配線層７が第１の配線層４とコンタクト
をとるように形成され、その上に素子を保護するため、
パッシベーション膜８が素子領域Ａ及びスクライブ領域
Ｂに形成されている。
【０００３】この構造においては、ウエハ前処理を終了
したシリコン基板１を、スクライブ領域Ｂで分割してチ
ップにしているため、スクライブされたチップ端面９で
は、シリコン酸化膜からなる層間絶縁膜５が、パッシベ
ーション膜８で保護されない部分が存在している。ま
た、他の例として、例えば、メモリなどの冗長救済で用
いられるレーザーを用いた冗長ヒューズ切断用装置の位
置合わせに、よく使われるレーザーターゲットマーク部
においては、半導体装置のチップ内において、パッシベ
ーション膜を除去しているパターン部が存在している。
したシリコン基板１を、スクライブ領域Ｂで分割してチ
ップにしているため、スクライブされたチップ端面９で
は、シリコン酸化膜からなる層間絶縁膜５が、パッシベ
ーション膜８で保護されない部分が存在している。ま
た、他の例として、例えば、メモリなどの冗長救済で用
いられるレーザーを用いた冗長ヒューズ切断用装置の位
置合わせに、よく使われるレーザーターゲットマーク部
においては、半導体装置のチップ内において、パッシベ
ーション膜を除去しているパターン部が存在している。
【０００４】図３はかかる従来のレーザーターゲットマ
ーク部の構造を示す図であり、図３（ａ）はそのレーザ
ーターゲットマーク部のパターン図、図３（ｂ）はその
レーザーターゲットマーク部の断面図〔図３（ｂ）のＡ
−Ａ線断面図〕である。図３において、シリコン基板１
１に層間絶縁膜１２が形成され、その上にメタル配線１
３が形成される。また、シリコン基板１１上の素子を保
護するため、パッシベーション膜１４が形成されるが、
レーザーターゲットマーク領域では、シリコン酸化膜か
らなる層間絶縁膜１２が、パッシベーション膜１４で保
護されていない部分がある。これは、パッシベーション
膜を除去することにより、位置合わせのためのレーザー
が、メタル配線１３により効率よく反射され、マークを
コントラストよく認識できるようにするためである。
ーク部の構造を示す図であり、図３（ａ）はそのレーザ
ーターゲットマーク部のパターン図、図３（ｂ）はその
レーザーターゲットマーク部の断面図〔図３（ｂ）のＡ
−Ａ線断面図〕である。図３において、シリコン基板１
１に層間絶縁膜１２が形成され、その上にメタル配線１
３が形成される。また、シリコン基板１１上の素子を保
護するため、パッシベーション膜１４が形成されるが、
レーザーターゲットマーク領域では、シリコン酸化膜か
らなる層間絶縁膜１２が、パッシベーション膜１４で保
護されていない部分がある。これは、パッシベーション
膜を除去することにより、位置合わせのためのレーザー
が、メタル配線１３により効率よく反射され、マークを
コントラストよく認識できるようにするためである。
【０００５】
【発明が解決しようとする課題】上記したように、従来
の半導体装置の構造では、スクライブされたチップ端面
９は、素子を保護するパッシベーション膜８で覆われず
に、チップ端面９にシリコン酸化膜２，３及びパッシベ
ーション膜８に比べ、透水性の高い層間絶縁膜５が露出
しているため、チップを樹脂封止して用いる場合に、樹
脂を通して浸入した水分が、チップ端面９の露出した透
水性の高い層間絶縁膜５を通して、素子領域Ａにまで到
達し、配線層４，７を腐食させることがあった。
の半導体装置の構造では、スクライブされたチップ端面
９は、素子を保護するパッシベーション膜８で覆われず
に、チップ端面９にシリコン酸化膜２，３及びパッシベ
ーション膜８に比べ、透水性の高い層間絶縁膜５が露出
しているため、チップを樹脂封止して用いる場合に、樹
脂を通して浸入した水分が、チップ端面９の露出した透
水性の高い層間絶縁膜５を通して、素子領域Ａにまで到
達し、配線層４，７を腐食させることがあった。
【０００６】このような問題を解決するために、スクラ
イブライン上の層間絶縁膜を除去して、水分の浸入を防
止する方法（特開昭５９−１５４０４３号公報参照）が
ある。しかし、この方法ではスクライブライン上の層間
絶縁膜を除去するため、レジスト残りや金属配線の残り
が発生して歩留りや、信頼性を低下させる原因になって
しまう（特開平３−７２６５３号公報の「発明が解決し
ようとする課題」参照）。
イブライン上の層間絶縁膜を除去して、水分の浸入を防
止する方法（特開昭５９−１５４０４３号公報参照）が
ある。しかし、この方法ではスクライブライン上の層間
絶縁膜を除去するため、レジスト残りや金属配線の残り
が発生して歩留りや、信頼性を低下させる原因になって
しまう（特開平３−７２６５３号公報の「発明が解決し
ようとする課題」参照）。
【０００７】また、従来の半導体基板のレーザーターゲ
ットマーク領域は、素子を保護するパッシベーション膜
１４で覆われずに、チップ上面に露出している層間絶縁
膜１２があるため、チップを樹脂封止して用いる場合
に、樹脂を通して浸入した水分が、チップ上面の露出し
た透水性の高い層間絶縁膜１２を通して、近傍の素子部
分にまで到達し、素子領域の主要配線部の配線層を腐食
させることがあった。
ットマーク領域は、素子を保護するパッシベーション膜
１４で覆われずに、チップ上面に露出している層間絶縁
膜１２があるため、チップを樹脂封止して用いる場合
に、樹脂を通して浸入した水分が、チップ上面の露出し
た透水性の高い層間絶縁膜１２を通して、近傍の素子部
分にまで到達し、素子領域の主要配線部の配線層を腐食
させることがあった。
【０００８】本発明は、以上述べたチップ端面又はチッ
プ内で、パッシベーション膜によって覆われていない部
分から、素子領域の主要配線部への水分の浸入による主
要配線の腐食を防止するため、層間絶縁膜が素子領域の
主要配線層へと延びるのを断つように溝を設けることに
より、素子領域の主要配線部への水分の浸入を防止し、
素子領域における主要配線の腐食発生がなく、信頼性の
高い半導体装置を提供することを目的とする。
プ内で、パッシベーション膜によって覆われていない部
分から、素子領域の主要配線部への水分の浸入による主
要配線の腐食を防止するため、層間絶縁膜が素子領域の
主要配線層へと延びるのを断つように溝を設けることに
より、素子領域の主要配線部への水分の浸入を防止し、
素子領域における主要配線の腐食発生がなく、信頼性の
高い半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、素子領域には主要配線部が設けられ、層
間絶縁膜と、パッシベーション膜を有する半導体装置に
おいて、素子領域の主要配線部へと延びる透水性の高い
層間絶縁膜が素子領域の周辺部において除去され、該層
間絶縁膜が断たれるように形成される溝と、この溝に充
填される透水性の低い部材とを設けるようにしたもので
ある。
成するために、素子領域には主要配線部が設けられ、層
間絶縁膜と、パッシベーション膜を有する半導体装置に
おいて、素子領域の主要配線部へと延びる透水性の高い
層間絶縁膜が素子領域の周辺部において除去され、該層
間絶縁膜が断たれるように形成される溝と、この溝に充
填される透水性の低い部材とを設けるようにしたもので
ある。
【００１０】また、前記層間絶縁膜が半導体チップのス
クライブされる端面にパッシベーション膜により覆われ
ることなく露出する構造を有する。更に、前記層間絶縁
膜が半導体チップのレーザーターゲットマーク領域の表
面に、パッシベーション膜により覆われることなく露出
する構造を有する。また、前記透水性の低い部材は、パ
ッシベーション膜及び又はダミー配線からなる。
クライブされる端面にパッシベーション膜により覆われ
ることなく露出する構造を有する。更に、前記層間絶縁
膜が半導体チップのレーザーターゲットマーク領域の表
面に、パッシベーション膜により覆われることなく露出
する構造を有する。また、前記透水性の低い部材は、パ
ッシベーション膜及び又はダミー配線からなる。
【００１１】更に、前記透水性の低い部材は第１及び第
２ダミー配線からなる。
２ダミー配線からなる。
【００１２】
【作用】本発明によれば、図１に示すように、チップ端
面の透水性の高い層間絶縁膜を介して、水分が素子領域
の主要配線部に浸入するのを阻止するために、素子領域
とスクライブ領域との境界において、層間絶縁膜を除去
し、溝を形成する。また、図７に示すように、レーザー
ターゲットマーク部の表面の透水性の高い層間絶縁膜か
ら、素子領域の主要配線部へ水分が浸入するのを阻止す
るために、素子領域の周辺部に上記同様の溝を形成す
る。
面の透水性の高い層間絶縁膜を介して、水分が素子領域
の主要配線部に浸入するのを阻止するために、素子領域
とスクライブ領域との境界において、層間絶縁膜を除去
し、溝を形成する。また、図７に示すように、レーザー
ターゲットマーク部の表面の透水性の高い層間絶縁膜か
ら、素子領域の主要配線部へ水分が浸入するのを阻止す
るために、素子領域の周辺部に上記同様の溝を形成す
る。
【００１３】そして、上記溝に透水性の低いパッシベー
ション膜及び又はダミー配線層を形成することにより、
素子領域の主要配線部への水分の浸入を防止することが
できる。
ション膜及び又はダミー配線層を形成することにより、
素子領域の主要配線部への水分の浸入を防止することが
できる。
【００１４】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の第１の実施例を
示す半導体装置の断面図である。図１に示すように、シ
リコン基板２０にシリコン酸化膜２１，２２を形成し、
素子領域Ａには第１の配線層２３を形成する。その上
に、シリコン酸化膜２１，２２及びパッシベーション膜
２８より透水性の高い、シリコン酸化膜からなる層間絶
縁膜２４を生成し、第１の配線層２３上にはコンタクト
ホール２５を形成するとともに、素子領域Ａの周辺部Ｃ
（素子領域Ａとスクライブ領域Ｂとの境界領域、及びそ
の境界領域の素子領域に近い素子領域Ａ或いはスクライ
ブ領域Ｂを含む）において、素子領域Ａへの水分の浸入
を阻止できるように、層間絶縁膜２４が除去された溝２
６を形成する。
ながら詳細に説明する。図１は本発明の第１の実施例を
示す半導体装置の断面図である。図１に示すように、シ
リコン基板２０にシリコン酸化膜２１，２２を形成し、
素子領域Ａには第１の配線層２３を形成する。その上
に、シリコン酸化膜２１，２２及びパッシベーション膜
２８より透水性の高い、シリコン酸化膜からなる層間絶
縁膜２４を生成し、第１の配線層２３上にはコンタクト
ホール２５を形成するとともに、素子領域Ａの周辺部Ｃ
（素子領域Ａとスクライブ領域Ｂとの境界領域、及びそ
の境界領域の素子領域に近い素子領域Ａ或いはスクライ
ブ領域Ｂを含む）において、素子領域Ａへの水分の浸入
を阻止できるように、層間絶縁膜２４が除去された溝２
６を形成する。
【００１５】ここで、溝２６はシリコン酸化膜２２に達
するように形成されているが、スクライブされたチップ
端面２９の層間絶縁膜２４からの水分浸入を阻止できれ
ばよいので、素子領域Ａの周辺部の層間絶縁膜２４を除
去する溝が形成されるをもって足りる。前記第１の配線
層２３にはコンタクトホール２５を介して、第２の配線
層２７が形成され、その上をパッシベーション膜２８で
覆う。そのパッシベーション膜２８は少なくとも溝２６
を覆い、チップ端面２９から素子領域Ａへと延びる層間
絶縁膜２４を溝２６とパッシベーション膜２８で断つよ
うにする。
するように形成されているが、スクライブされたチップ
端面２９の層間絶縁膜２４からの水分浸入を阻止できれ
ばよいので、素子領域Ａの周辺部の層間絶縁膜２４を除
去する溝が形成されるをもって足りる。前記第１の配線
層２３にはコンタクトホール２５を介して、第２の配線
層２７が形成され、その上をパッシベーション膜２８で
覆う。そのパッシベーション膜２８は少なくとも溝２６
を覆い、チップ端面２９から素子領域Ａへと延びる層間
絶縁膜２４を溝２６とパッシベーション膜２８で断つよ
うにする。
【００１６】なお、図１において、素子領域Ａには、通
常、半導体装置を構成する素子および配線層（図示な
し）が形成されている。また、第１の配線層２３及び第
２の配線層２７が図示されているが、これに限定される
ものではない。また、図１において、層間絶縁膜２４は
１層のみであるが、上記と同様の理由により、２層以上
の透水性の高い絶縁膜を形成した場合にも有効である。
常、半導体装置を構成する素子および配線層（図示な
し）が形成されている。また、第１の配線層２３及び第
２の配線層２７が図示されているが、これに限定される
ものではない。また、図１において、層間絶縁膜２４は
１層のみであるが、上記と同様の理由により、２層以上
の透水性の高い絶縁膜を形成した場合にも有効である。
【００１７】図４は本発明の第２の実施例を示す半導体
装置の断面図である。この図に示すように、シリコン基
板３０にシリコン酸化膜３１，３２を形成し、素子領域
Ａの主要配線部には第１の配線層３３、素子領域Ａの周
辺部Ｃにはダミー配線層３４を形成する。その上に、シ
リコン酸化膜３１，３２及びパッシベーション膜３９よ
り透水性の高い、シリコン酸化膜からなる層間絶縁膜３
５を生成し、第１の配線層３３上にはコンタクトホール
３６を形成するとともに、素子領域Ａの主要配線部への
水分の浸入を阻止できるように、ダミー配線３４上には
層間絶縁膜３５が除去された溝３７を形成する。
装置の断面図である。この図に示すように、シリコン基
板３０にシリコン酸化膜３１，３２を形成し、素子領域
Ａの主要配線部には第１の配線層３３、素子領域Ａの周
辺部Ｃにはダミー配線層３４を形成する。その上に、シ
リコン酸化膜３１，３２及びパッシベーション膜３９よ
り透水性の高い、シリコン酸化膜からなる層間絶縁膜３
５を生成し、第１の配線層３３上にはコンタクトホール
３６を形成するとともに、素子領域Ａの主要配線部への
水分の浸入を阻止できるように、ダミー配線３４上には
層間絶縁膜３５が除去された溝３７を形成する。
【００１８】ここで、ダミー配線３４は溝３７の底部の
全てに形成されているが、スクライブされたチップ端面
４０の層間絶縁膜３５からの水分浸入を阻止できれはよ
いので、溝３７の底部の一部に形成するようにしてもよ
い。前記第１の配線層３３にはコンタクトホール３６を
介して、第２の配線層３８が形成され、その上にパッシ
ベーション膜３９が少なくとも溝３７を覆い、チップ端
面４０から素子領域Ａの主要配線部へと延びる層間絶縁
膜３５をダミー配線３４及びパッシベーション膜３９で
断つようにする。
全てに形成されているが、スクライブされたチップ端面
４０の層間絶縁膜３５からの水分浸入を阻止できれはよ
いので、溝３７の底部の一部に形成するようにしてもよ
い。前記第１の配線層３３にはコンタクトホール３６を
介して、第２の配線層３８が形成され、その上にパッシ
ベーション膜３９が少なくとも溝３７を覆い、チップ端
面４０から素子領域Ａの主要配線部へと延びる層間絶縁
膜３５をダミー配線３４及びパッシベーション膜３９で
断つようにする。
【００１９】すなわち、この実施例では、前記したよう
なチップ端面４０から素子領域の主要配線部へと延びる
層間絶縁膜３５を断つように形成された溝３７の底部の
一部あるいは全部にダミー配線層３４を形成する。そし
て、その上にはパッシベーション膜３９を形成する。こ
のように構成すると、ダミー配線層３４やパッシベーシ
ョン膜３９は層間絶縁膜３５に比して透水性が低いの
で、チップ端面４０から層間絶縁膜３５を介して水分が
素子領域の主要配線部へと浸入するを防止することがで
きる。
なチップ端面４０から素子領域の主要配線部へと延びる
層間絶縁膜３５を断つように形成された溝３７の底部の
一部あるいは全部にダミー配線層３４を形成する。そし
て、その上にはパッシベーション膜３９を形成する。こ
のように構成すると、ダミー配線層３４やパッシベーシ
ョン膜３９は層間絶縁膜３５に比して透水性が低いの
で、チップ端面４０から層間絶縁膜３５を介して水分が
素子領域の主要配線部へと浸入するを防止することがで
きる。
【００２０】図５は本発明の第３の実施例を示す半導体
装置の断面図である。この図に示すように、シリコン基
板５０にシリコン酸化膜５１，５２を形成し、素子領域
Ａの主要配線部には第１の配線層５３を形成する。その
上に、シリコン酸化膜５１，５２及びパッシベーション
膜５９より透水性の高い、シリコン酸化膜からなる層間
絶縁膜５４を生成し、第１の配線層５３上にはコンタク
トホール５５を形成するとともに、素子領域Ａの主要配
線部への水分の浸入を阻止できるように、素子領域Ａの
周辺部Ｃには少なくとも層間絶縁膜５４が除去された溝
５６を形成する。
装置の断面図である。この図に示すように、シリコン基
板５０にシリコン酸化膜５１，５２を形成し、素子領域
Ａの主要配線部には第１の配線層５３を形成する。その
上に、シリコン酸化膜５１，５２及びパッシベーション
膜５９より透水性の高い、シリコン酸化膜からなる層間
絶縁膜５４を生成し、第１の配線層５３上にはコンタク
トホール５５を形成するとともに、素子領域Ａの主要配
線部への水分の浸入を阻止できるように、素子領域Ａの
周辺部Ｃには少なくとも層間絶縁膜５４が除去された溝
５６を形成する。
【００２１】そして、第１の配線層５３にはコンタクト
ホール５５を介して、第２の配線層５７が形成されると
ともに、溝５６にはダミー配線層５８が形成される。こ
こで、ダミー配線５８は溝５６の全部に形成されている
が、スクライブされたチップ端面６０の層間絶縁膜５４
からの水分浸入を阻止できれはよいので、層間絶縁膜５
４を断つように形成された溝５６の一部を覆うように形
成するようにしてもよい。その上にパッシベーション膜
５９が少なくとも溝５６を覆うように構成される。
ホール５５を介して、第２の配線層５７が形成されると
ともに、溝５６にはダミー配線層５８が形成される。こ
こで、ダミー配線５８は溝５６の全部に形成されている
が、スクライブされたチップ端面６０の層間絶縁膜５４
からの水分浸入を阻止できれはよいので、層間絶縁膜５
４を断つように形成された溝５６の一部を覆うように形
成するようにしてもよい。その上にパッシベーション膜
５９が少なくとも溝５６を覆うように構成される。
【００２２】すなわち、この実施例では、前記したよう
なチップ端面６０から素子領域Ａの主要配線部へと延び
る層間絶縁膜５４を断つように形成された溝５６の一部
あるいは全部にダミー配線層５８を形成する。そして、
その上にはパッシベーション膜５９を形成する。このよ
うに構成すると、ダミー配線層５８やパッシベーション
膜５９は層間絶縁膜５４に比して透水性が低いので、チ
ップ端面６０から層間絶縁膜５４を介して水分が素子領
域Ａの主要配線部へと浸入するを防止することができ
る。
なチップ端面６０から素子領域Ａの主要配線部へと延び
る層間絶縁膜５４を断つように形成された溝５６の一部
あるいは全部にダミー配線層５８を形成する。そして、
その上にはパッシベーション膜５９を形成する。このよ
うに構成すると、ダミー配線層５８やパッシベーション
膜５９は層間絶縁膜５４に比して透水性が低いので、チ
ップ端面６０から層間絶縁膜５４を介して水分が素子領
域Ａの主要配線部へと浸入するを防止することができ
る。
【００２３】図６は本発明の第４の実施例を示す半導体
装置の断面図である。この図に示すように、シリコン基
板７０にシリコン酸化膜７１，７２を形成し、素子領域
Ａの主要配線部には第１の配線層７３を形成するととも
に、素子領域Ａの周辺部Ｃには第１のダミー配線層７４
を形成する。その上に、シリコン酸化膜７１，７２及び
パッシベーション膜８０より透水性の高い、シリコン酸
化膜からなる層間絶縁膜７５を生成し、第１の配線層７
３上にはコンタクトホール７６を形成するとともに、素
子領域Ａの主要配線部への水分の浸入を阻止できるよう
に、第１のダミー配線層７４上に層間絶縁膜７５が除去
された溝７７を形成する。
装置の断面図である。この図に示すように、シリコン基
板７０にシリコン酸化膜７１，７２を形成し、素子領域
Ａの主要配線部には第１の配線層７３を形成するととも
に、素子領域Ａの周辺部Ｃには第１のダミー配線層７４
を形成する。その上に、シリコン酸化膜７１，７２及び
パッシベーション膜８０より透水性の高い、シリコン酸
化膜からなる層間絶縁膜７５を生成し、第１の配線層７
３上にはコンタクトホール７６を形成するとともに、素
子領域Ａの主要配線部への水分の浸入を阻止できるよう
に、第１のダミー配線層７４上に層間絶縁膜７５が除去
された溝７７を形成する。
【００２４】そして、第１の配線層７３にはコンタクト
ホール７６を介して、第２の配線層７８が形成されると
ともに、前記溝７７を介して第２のダミー配線層７９が
形成される。その上にパッシベーション膜８０が設けら
れる。すなわち、この実施例では、前記したようなチッ
プ端面８１から素子領域Ａの主要配線部へと延びる層間
絶縁膜７５を断つように形成された溝７７に、第１のダ
ミー配線層７４及び第２のダミー配線層７９を形成す
る。そして、その上にはパッシベーション膜８０を形成
する。
ホール７６を介して、第２の配線層７８が形成されると
ともに、前記溝７７を介して第２のダミー配線層７９が
形成される。その上にパッシベーション膜８０が設けら
れる。すなわち、この実施例では、前記したようなチッ
プ端面８１から素子領域Ａの主要配線部へと延びる層間
絶縁膜７５を断つように形成された溝７７に、第１のダ
ミー配線層７４及び第２のダミー配線層７９を形成す
る。そして、その上にはパッシベーション膜８０を形成
する。
【００２５】このように構成すると、第１のダミー配線
層７４及び第２のダミー配線層７９は、層間絶縁膜７５
に比して透水性が低いので、チップ端面８１から層間絶
縁膜７５を介して、水分が素子領域の主要配線部へと浸
入するのを防止することができる。次に、図７は本発明
の第５の実施例を示す半導体装置の断面図である。
層７４及び第２のダミー配線層７９は、層間絶縁膜７５
に比して透水性が低いので、チップ端面８１から層間絶
縁膜７５を介して、水分が素子領域の主要配線部へと浸
入するのを防止することができる。次に、図７は本発明
の第５の実施例を示す半導体装置の断面図である。
【００２６】この図に示すように、シリコン基板１０１
にシリコン酸化膜１０２，１０３を形成し、素子領域Ａ
の主要配線部には第１の配線層１０４を形成する。その
上に、シリコン酸化膜１０２，１０３及びパッシベーシ
ョン膜１１０より透水性の高い、シリコン酸化膜からな
る層間絶縁膜１０５を生成し、第１の配線層１０４上に
はコンタクトホール１０６を形成するとともに、素子領
域Ａの周辺部Ｃ（素子領域Ａとレーザーターゲットマー
ク領域Ｄの境界領域とも言える）には、素子領域Ａの主
要配線部への水分の浸入を阻止できるように、層間絶縁
膜１０５が除去された溝１０７を形成する。
にシリコン酸化膜１０２，１０３を形成し、素子領域Ａ
の主要配線部には第１の配線層１０４を形成する。その
上に、シリコン酸化膜１０２，１０３及びパッシベーシ
ョン膜１１０より透水性の高い、シリコン酸化膜からな
る層間絶縁膜１０５を生成し、第１の配線層１０４上に
はコンタクトホール１０６を形成するとともに、素子領
域Ａの周辺部Ｃ（素子領域Ａとレーザーターゲットマー
ク領域Ｄの境界領域とも言える）には、素子領域Ａの主
要配線部への水分の浸入を阻止できるように、層間絶縁
膜１０５が除去された溝１０７を形成する。
【００２７】そして、第１の配線層１０４にはコンタク
トホール１０６を介して、第２の配線層１０８を形成す
るとともに、レーザーターゲットマーク領域Ｄにはメタ
ル配線１０９を形成する。その上にパッシベーション膜
１１０が少なくとも溝１０７を覆うように構成される。
更に、レーザーターゲットマーク領域Ｄでは位置合わせ
のためのレーザーがメタル配線１０９により効率よく反
射され、マークをコントラストよく認識できるように、
メタル配線１０９の周囲のパッシベーション膜１１０は
除去される。
トホール１０６を介して、第２の配線層１０８を形成す
るとともに、レーザーターゲットマーク領域Ｄにはメタ
ル配線１０９を形成する。その上にパッシベーション膜
１１０が少なくとも溝１０７を覆うように構成される。
更に、レーザーターゲットマーク領域Ｄでは位置合わせ
のためのレーザーがメタル配線１０９により効率よく反
射され、マークをコントラストよく認識できるように、
メタル配線１０９の周囲のパッシベーション膜１１０は
除去される。
【００２８】このように、レーザーターゲットマーク領
域Ｄではパッシベーション膜１１０で覆われておらず、
層間絶縁膜１０５がチップ最上部に露出することになる
が、上記のように構成することにより、層間絶縁膜１０
５は溝１０７によって素子領域Ａの主要配線部への延び
るのが断たれ、この溝１０７はパッシベーション膜１１
０で覆われるので、素子領域Ａの主要配線部へと水分が
浸入するを防止することができる。
域Ｄではパッシベーション膜１１０で覆われておらず、
層間絶縁膜１０５がチップ最上部に露出することになる
が、上記のように構成することにより、層間絶縁膜１０
５は溝１０７によって素子領域Ａの主要配線部への延び
るのが断たれ、この溝１０７はパッシベーション膜１１
０で覆われるので、素子領域Ａの主要配線部へと水分が
浸入するを防止することができる。
【００２９】また、ここでは、層間絶縁膜１０５は一層
のみ形成しているが、上記と同様な理由により、２層以
上の透水性の高い絶縁膜に対しても有効である。図７に
おいて、回路を構成する領域には通常、半導体装置を構
成する素子及び配線層が形成されているが、特に図示し
ていない。また、第１の配線層１０４、第２の配線層１
０８が図示されているが、これに限定されるものではな
い。
のみ形成しているが、上記と同様な理由により、２層以
上の透水性の高い絶縁膜に対しても有効である。図７に
おいて、回路を構成する領域には通常、半導体装置を構
成する素子及び配線層が形成されているが、特に図示し
ていない。また、第１の配線層１０４、第２の配線層１
０８が図示されているが、これに限定されるものではな
い。
【００３０】図８は本発明の第６の実施例を示す半導体
装置の断面図である。この図に示すように、シリコン基
板１２１にシリコン酸化膜１２２，１２３を形成し、素
子領域Ａの主要配線部には第１の配線層１２４を形成す
るとともに、素子領域Ａの周辺部Ｃにはダミー配線層１
２５を形成する。その上にシリコン酸化膜１２２，１２
３及びパッシベーション膜１３１より透水性の高い、シ
リコン酸化膜からなる層間絶縁膜１２６を生成し、第１
の配線層１２４上にはコンタクトホール１２７を形成す
るとともに、レーザーターゲットマーク領域Ｄには素子
領域Ａの主要配線部への水分の浸入を阻止できるよう
に、層間絶縁膜１２６が除去された溝１２８を形成す
る。
装置の断面図である。この図に示すように、シリコン基
板１２１にシリコン酸化膜１２２，１２３を形成し、素
子領域Ａの主要配線部には第１の配線層１２４を形成す
るとともに、素子領域Ａの周辺部Ｃにはダミー配線層１
２５を形成する。その上にシリコン酸化膜１２２，１２
３及びパッシベーション膜１３１より透水性の高い、シ
リコン酸化膜からなる層間絶縁膜１２６を生成し、第１
の配線層１２４上にはコンタクトホール１２７を形成す
るとともに、レーザーターゲットマーク領域Ｄには素子
領域Ａの主要配線部への水分の浸入を阻止できるよう
に、層間絶縁膜１２６が除去された溝１２８を形成す
る。
【００３１】そして、第１の配線層１２４にはコンタク
トホール１２７を介して、第２の配線層１２９を形成す
るとともに、レーザーターゲットマーク領域Ｄにはメタ
ル配線１３０を形成する。その上に素子を保護するため
に、パッシベーション膜１３１を形成する。更に、レー
ザーターゲットマーク領域Ｄでは位置合わせのためのレ
ーザーがメタル配線１３０により効率よく反射され、マ
ークをコントラストよく、認識できるように、メタル配
線１３０の周囲のパッシベーション膜１３１は除去され
る。
トホール１２７を介して、第２の配線層１２９を形成す
るとともに、レーザーターゲットマーク領域Ｄにはメタ
ル配線１３０を形成する。その上に素子を保護するため
に、パッシベーション膜１３１を形成する。更に、レー
ザーターゲットマーク領域Ｄでは位置合わせのためのレ
ーザーがメタル配線１３０により効率よく反射され、マ
ークをコントラストよく、認識できるように、メタル配
線１３０の周囲のパッシベーション膜１３１は除去され
る。
【００３２】すなわち、この実施例では、レーザーター
ゲットマーク領域Ｄは、パッシベーション膜１３１で覆
われておらず、層間絶縁膜１２６がチップ最上部に露出
することになるが、上記のように構成することにより、
層間絶縁膜１２６は溝１２８及びそこに形成されるダミ
ー配線層１２５とパッシベーション膜１３１により、層
間絶縁膜１２６が素子領域Ａの主要配線部へ延びるのが
断たれ、素子領域Ａの主要配線部へと水分が浸入するを
防止することができる。
ゲットマーク領域Ｄは、パッシベーション膜１３１で覆
われておらず、層間絶縁膜１２６がチップ最上部に露出
することになるが、上記のように構成することにより、
層間絶縁膜１２６は溝１２８及びそこに形成されるダミ
ー配線層１２５とパッシベーション膜１３１により、層
間絶縁膜１２６が素子領域Ａの主要配線部へ延びるのが
断たれ、素子領域Ａの主要配線部へと水分が浸入するを
防止することができる。
【００３３】図９は本発明の第７の実施例を示す半導体
装置の断面図である。この図に示すように、シリコン基
板１４１にシリコン酸化膜１４２，１４３を形成し、素
子領域Ａの主要配線部には第１の配線層１４４を形成す
る。その上にシリコン酸化膜１４２，１４３及びパッシ
ベーション膜１５１より透水性の高い、シリコン酸化膜
からなる層間絶縁膜１４５を生成し、第１の配線層１４
４上にはコンタクトホール１４６を形成するとともに、
素子領域Ａの周辺部Ｃには素子領域Ａの主要配線部への
水分の浸入を阻止できるように、層間絶縁膜１４５が除
去された溝１４７を形成する。そして、第１の配線層１
４４にはコンタクトホール１４６を介して、第２の配線
層１４８を形成する。
装置の断面図である。この図に示すように、シリコン基
板１４１にシリコン酸化膜１４２，１４３を形成し、素
子領域Ａの主要配線部には第１の配線層１４４を形成す
る。その上にシリコン酸化膜１４２，１４３及びパッシ
ベーション膜１５１より透水性の高い、シリコン酸化膜
からなる層間絶縁膜１４５を生成し、第１の配線層１４
４上にはコンタクトホール１４６を形成するとともに、
素子領域Ａの周辺部Ｃには素子領域Ａの主要配線部への
水分の浸入を阻止できるように、層間絶縁膜１４５が除
去された溝１４７を形成する。そして、第１の配線層１
４４にはコンタクトホール１４６を介して、第２の配線
層１４８を形成する。
【００３４】レーザーターゲットマーク領域Ｄにはメタ
ル配線１５０を形成するとともに、前記溝１４７にはダ
ミー配線１４９を形成する。その上に素子を保護するた
めにパッシベーション膜１５１を生成する。更に、レー
ザーターゲットマーク領域Ｄでは位置合わせのためのレ
ーザーがメタル配線１５０により効率よく反射され、マ
ークをコントラストよく、認識できるように、メタル配
線１５０の周囲のパッシベーション膜１５１は除去され
る。
ル配線１５０を形成するとともに、前記溝１４７にはダ
ミー配線１４９を形成する。その上に素子を保護するた
めにパッシベーション膜１５１を生成する。更に、レー
ザーターゲットマーク領域Ｄでは位置合わせのためのレ
ーザーがメタル配線１５０により効率よく反射され、マ
ークをコントラストよく、認識できるように、メタル配
線１５０の周囲のパッシベーション膜１５１は除去され
る。
【００３５】すなわち、この実施例では、レーザーター
ゲットマーク領域Ｄは、パッシベーション膜１５１で覆
われておらず、層間絶縁膜１４５がチップ最上部に露出
することになるが、上記のように構成することにより、
層間絶縁膜１４５は溝１４７及びそこに形成されるダミ
ー配線層１４９により、層間絶縁膜１４５が素子領域Ａ
の主要配線部へ延びるのが断たれ、素子領域Ａの主要配
線部へと水分が浸入するを防止することができる。
ゲットマーク領域Ｄは、パッシベーション膜１５１で覆
われておらず、層間絶縁膜１４５がチップ最上部に露出
することになるが、上記のように構成することにより、
層間絶縁膜１４５は溝１４７及びそこに形成されるダミ
ー配線層１４９により、層間絶縁膜１４５が素子領域Ａ
の主要配線部へ延びるのが断たれ、素子領域Ａの主要配
線部へと水分が浸入するを防止することができる。
【００３６】図１０は本発明の第８の実施例を示す半導
体装置の断面図である。この図に示すように、シリコン
基板１６１にシリコン酸化膜１６２，１６３を形成し、
素子領域Ａの主要配線部には第１の配線層１６４を形成
するとともに、素子領域Ａの周辺部Ｃには第１のダミー
配線１６５を形成する。その上に、シリコン酸化膜１６
２，１６３及びパッシベーション膜１７２より透水性の
高い、シリコン酸化膜からなる層間絶縁膜１６６を生成
し、第１の配線層１６４上にはコンタクトホール１６７
を介して、第２の配線層１６９を形成するとともに、第
１のダミー配線１６５上には、素子領域Ａの主要配線部
への水分の浸入を阻止できるように、層間絶縁膜１６６
が除去された溝１６８を形成するとともに、溝１６８に
は第２のダミー配線１７０を形成する。
体装置の断面図である。この図に示すように、シリコン
基板１６１にシリコン酸化膜１６２，１６３を形成し、
素子領域Ａの主要配線部には第１の配線層１６４を形成
するとともに、素子領域Ａの周辺部Ｃには第１のダミー
配線１６５を形成する。その上に、シリコン酸化膜１６
２，１６３及びパッシベーション膜１７２より透水性の
高い、シリコン酸化膜からなる層間絶縁膜１６６を生成
し、第１の配線層１６４上にはコンタクトホール１６７
を介して、第２の配線層１６９を形成するとともに、第
１のダミー配線１６５上には、素子領域Ａの主要配線部
への水分の浸入を阻止できるように、層間絶縁膜１６６
が除去された溝１６８を形成するとともに、溝１６８に
は第２のダミー配線１７０を形成する。
【００３７】また、レーザーターゲットマーク領域Ｄに
はメタル配線１７１を形成する。その上に素子を保護す
るためにパッシベーション膜１７２を生成する。更に、
レーザーターゲットマーク領域Ｄでは位置合わせのため
のレーザーがメタル配線１７１により効率よく反射さ
れ、マークをコントラストよく、認識できるように、メ
タル配線１７１の周囲のパッシベーション膜１７２は除
去される。
はメタル配線１７１を形成する。その上に素子を保護す
るためにパッシベーション膜１７２を生成する。更に、
レーザーターゲットマーク領域Ｄでは位置合わせのため
のレーザーがメタル配線１７１により効率よく反射さ
れ、マークをコントラストよく、認識できるように、メ
タル配線１７１の周囲のパッシベーション膜１７２は除
去される。
【００３８】すなわち、この実施例では、レーザーター
ゲットマーク領域Ｄは、パッシベーション膜１７２で覆
われておらず、層間絶縁膜１６６がチップ最上部に露出
することになるが、上記のように構成することにより、
層間絶縁膜１６６は溝１６８及びそこに形成される第１
のダミー配線層１６５と第２のダミー配線層１７０によ
り、層間絶縁膜１６６が素子領域Ａの主要配線部へ延び
るのが断たれ、素子領域Ａの主要配線部へ水分が浸入す
るを防止することができる。
ゲットマーク領域Ｄは、パッシベーション膜１７２で覆
われておらず、層間絶縁膜１６６がチップ最上部に露出
することになるが、上記のように構成することにより、
層間絶縁膜１６６は溝１６８及びそこに形成される第１
のダミー配線層１６５と第２のダミー配線層１７０によ
り、層間絶縁膜１６６が素子領域Ａの主要配線部へ延び
るのが断たれ、素子領域Ａの主要配線部へ水分が浸入す
るを防止することができる。
【００３９】また、メモリなどの冗長救済で用いられる
レーザーを用いた冗長ヒューズが設けられる箇所（図示
なし）においても、ヒューズが溶断し易いように、パッ
シベーション膜が除去されるが、そのような箇所におい
ても、本発明が適用できることは言うまでもない。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づいて種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
レーザーを用いた冗長ヒューズが設けられる箇所（図示
なし）においても、ヒューズが溶断し易いように、パッ
シベーション膜が除去されるが、そのような箇所におい
ても、本発明が適用できることは言うまでもない。な
お、本発明は上記実施例に限定されるものではなく、本
発明の趣旨に基づいて種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
【００４０】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、透水性の高い層間絶縁膜を通して浸入する水分
は、溝の部分で層間絶縁膜が断たれるため、水分が素子
領域の主要配線部まで浸入することがなく、素子領域の
主要配線部の水分による腐食を防止でき、信頼性の高い
半導体装置の実現が可能となる。
よれば、透水性の高い層間絶縁膜を通して浸入する水分
は、溝の部分で層間絶縁膜が断たれるため、水分が素子
領域の主要配線部まで浸入することがなく、素子領域の
主要配線部の水分による腐食を防止でき、信頼性の高い
半導体装置の実現が可能となる。
【００４１】また、スクライブ領域に絶縁膜を残在させ
ることができるため、スクライブ領域でのレジスト残り
や金属配線残りでの歩留、信頼性の低下が防止できる。
ることができるため、スクライブ領域でのレジスト残り
や金属配線残りでの歩留、信頼性の低下が防止できる。
【図１】本発明の第１の実施例を示す半導体装置の断面
図である。
図である。
【図２】従来の半導体装置のチップ周辺部の断面図であ
る。
る。
【図３】従来の他の半導体装置の構成図である。
【図４】本発明の第２の実施例を示す半導体装置の断面
図である。
図である。
【図５】本発明の第３の実施例を示す半導体装置の断面
図である。
図である。
【図６】本発明の第４の実施例を示す半導体装置の断面
図である。
図である。
【図７】本発明の第５の実施例を示す半導体装置の断面
図である。
図である。
【図８】本発明の第６の実施例を示す半導体装置の断面
図である。
図である。
【図９】本発明の第７の実施例を示す半導体装置の断面
図である。
図である。
【図１０】本発明の第８の実施例を示す半導体装置の断
面図である。
面図である。
Ａ 素子領域 Ｂ スクライブ領域 Ｃ 素子領域の周辺部 Ｄ レーザーターゲットマーク領域 ２０，３０，５０，７０，１０１，１２１，１４１，１
６１ シリコン基板 ２１，２２，３１，３２，５１，５２，７１，７２，１
０２，１０３，１２２，１２３，１４２，１４３，１６
２，１６３ シリコン酸化膜 ２３，３３，５３，７３，１０４，１２４，１４４，１
６４ 第１の配線層 ２４，３５，５４，７５，１０５，１２６，１４５，１
６６ 層間絶縁膜 ２５，３６，５５，７６，１０６，１２７，１４６，１
６７ コンタクトホール ２６，３７，５６，７７，１０７，１２８，１４７，１
６８ 溝 ２７，３８，５７，７８，１０８，１２９，１４８，１
６９ 第２の配線層 ２８，３９，５９，８０，１１０，１３１，１５１，１
７２ パッシベーション膜 ２９，４０，６０，８１ チップ端面 ３４，５８，１２５，１４９，１６５ ダミー配線層 ７４，１６５ 第１のダミー配線層 ７９，１７０ 第２のダミー配線層 １０９，１３０，１５０，１７１ メタル配線
６１ シリコン基板 ２１，２２，３１，３２，５１，５２，７１，７２，１
０２，１０３，１２２，１２３，１４２，１４３，１６
２，１６３ シリコン酸化膜 ２３，３３，５３，７３，１０４，１２４，１４４，１
６４ 第１の配線層 ２４，３５，５４，７５，１０５，１２６，１４５，１
６６ 層間絶縁膜 ２５，３６，５５，７６，１０６，１２７，１４６，１
６７ コンタクトホール ２６，３７，５６，７７，１０７，１２８，１４７，１
６８ 溝 ２７，３８，５７，７８，１０８，１２９，１４８，１
６９ 第２の配線層 ２８，３９，５９，８０，１１０，１３１，１５１，１
７２ パッシベーション膜 ２９，４０，６０，８１ チップ端面 ３４，５８，１２５，１４９，１６５ ダミー配線層 ７４，１６５ 第１のダミー配線層 ７９，１７０ 第２のダミー配線層 １０９，１３０，１５０，１７１ メタル配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8122−4Ｍ Ｈ０１Ｌ 21/82 Ｒ
Claims (5)
- 【請求項１】 素子領域には主要配線部が設けられ、層
間絶縁膜と、パッシベーション膜を有する半導体装置に
おいて、 （ａ）素子領域の主要配線部へと延びる透水性の高い層
間絶縁膜が素子領域の周辺部において除去され、該層間
絶縁膜が断たれるように形成される溝と、 （ｂ）該溝に充填される透水性の低い部材とを具備する
ことを特徴とする半導体装置。 - 【請求項２】 前記層間絶縁膜が半導体チップのスクラ
イブされる端面にパッシベーション膜に覆われることな
く露出することを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記層間絶縁膜が半導体チップのレーザ
ーターゲットマーク領域の表面においてパッシベーショ
ン膜で覆われることなく露出することを特徴とする請求
項１記載の半導体装置。 - 【請求項４】 前記透水性の低い部材はパッシベーショ
ン膜及び又はダミー配線である請求項記載１、２又は３
記載の半導体装置。 - 【請求項５】 前記透水性の低い部材は第１及び第２ダ
ミー配線である請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29057393A JPH07142481A (ja) | 1993-11-19 | 1993-11-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29057393A JPH07142481A (ja) | 1993-11-19 | 1993-11-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142481A true JPH07142481A (ja) | 1995-06-02 |
Family
ID=17757779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29057393A Withdrawn JPH07142481A (ja) | 1993-11-19 | 1993-11-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07142481A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217411A (ja) * | 2004-01-30 | 2005-08-11 | Chartered Semiconductor Mfg Ltd | 集積回路を製造する方法および集積回路 |
| JP2007012894A (ja) * | 2005-06-30 | 2007-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1993
- 1993-11-19 JP JP29057393A patent/JPH07142481A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217411A (ja) * | 2004-01-30 | 2005-08-11 | Chartered Semiconductor Mfg Ltd | 集積回路を製造する方法および集積回路 |
| JP4703200B2 (ja) * | 2004-01-30 | 2011-06-15 | チャータード・セミコンダクター・マニュファクチャリング・リミテッド | 集積回路を製造する方法および集積回路 |
| JP2007012894A (ja) * | 2005-06-30 | 2007-01-18 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6300232B1 (en) | Semiconductor device having protective films surrounding a fuse and method of manufacturing thereof | |
| US8232651B2 (en) | Bond pad for wafer and package for CMOS imager | |
| US20060055002A1 (en) | Methods for enhancing die saw and packaging reliability | |
| US20130065330A1 (en) | Semiconductor integrated circuit device and method of manufacturing same | |
| JP3144817B2 (ja) | 半導体装置 | |
| US7692265B2 (en) | Fuse and seal ring | |
| US6100116A (en) | Method to form a protected metal fuse | |
| JP2001185626A (ja) | 半導体素子のヒューズ部及びその形成方法 | |
| US4005455A (en) | Corrosive resistant semiconductor interconnect pad | |
| JPH09252034A (ja) | 半導体ウエハ，半導体装置及び半導体装置の製造方法 | |
| EP0122631B1 (en) | Electronic device having a multi-layer wiring structure | |
| US6879020B2 (en) | Semiconductor device | |
| JP3572738B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11154706A (ja) | 半導体装置 | |
| US5926697A (en) | Method of forming a moisture guard ring for integrated circuit applications | |
| JPH10270562A (ja) | 半導体集積回路 | |
| JPH07142481A (ja) | 半導体装置 | |
| KR100754895B1 (ko) | 반도체 장치 및 그 형성 방법 | |
| JP2006318988A (ja) | 半導体装置 | |
| JPH0789567B2 (ja) | 半導体装置 | |
| KR100557630B1 (ko) | 반도체소자의 퓨즈 형성방법 | |
| KR19980082595A (ko) | 반도체 칩의 가드링(guard-ring) | |
| US20040245646A1 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same | |
| KR100228774B1 (ko) | 퓨즈박스가 구비된 반도체소자 | |
| JPH0723967Y2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |