JP4703200B2

JP4703200B2 - 集積回路を製造する方法および集積回路

Info

Publication number: JP4703200B2
Application number: JP2005020124A
Authority: JP
Inventors: ファン・ジャン; コ・リエプ・チョク; タエ・ジョン・リー; シャオメイ・ブー; メン・ルオ; チアン・ユー・シン; イェー・メイ・フォーン; ルオナ・ゴー; リアン・チョー・フシア; フエイ・ミン・チョン
Original assignee: チャータード・セミコンダクター・マニュファクチャリング・リミテッド
Priority date: 2004-01-30
Filing date: 2005-01-27
Publication date: 2011-06-15
Anticipated expiration: 2025-01-27
Also published as: US20050167824A1; SG113528A1; JP2005217411A; US7224060B2

Description

この発明は、一般に集積回路に関し、特に集積回路のまわりの保護構造に関する。

集積回路技術は、携帯電話、テレビおよびパソコンなどの製品内で何百万ものトランジスタを組込む集積回路が可能である点まで急速に発展してきた。

しかしながら、より複雑な製品が開発されるにつれ、個々のトランジスタ、メモリユニットおよびそれらの接続のサイズを低減し、かつ集積回路の製造で使用される材料を変更するために、より急速に新しい技術を開発することが必要になっている。たとえば、より新しい技術は、０．１３μｍを下回るように導電線の間隔を低減すること、および使用されている材料を二酸化シリコン誘電層の組合せを備えた従来のアルミニウムの導体（Ａｌ／ＳｉＯ₂）から、低誘電率または超低誘電率材料システムを備えた銅の導体（Ｃｕ／low
または ultra-low k）に変更することを含む。

Ｃｕ／low または ultra-low kの導入に伴い、以前には見られなかった信頼性の問題が生じている。たとえば、パッケージレベルのオートクレーブ処理、プレッシャクッカーテスト（ＰＣＴ）、熱湿度バイアス（ＴＨＢ）試験、および高加速応力（ＨＡＳＴ）試験の間に水分の浸食が起こっている。

ウェハのダイシングプロセス中に集積回路の周辺にミクロの亀裂が引起こされ、かつ水分が導体およびlow k誘電インターフェイスに沿ってミクロの亀裂に浸透することがわかっている。この水分の浸透は最終的に集積回路の故障につながる。

水分による故障は、ultra-low k誘電材料が使用されるときに顕著になるが、そのような材料は水分の浸食を受けやすい極度に多孔質の構造を有するからである。

新しい材料の使用および集積回路の線の間隔を小さくすることに向けての動きとともに生じる他の問題は、金属ワイヤを含む誘電層（金属間誘電層（ＩＭＤ））とキャッピング層との間の層間剥離、および層間剥離が起こった後の銅の外への拡散である。

これらの問題に対する解決策が長い間求められてきたが、これまでの開発はいかなる解決策も教示または提示しておらず、これらの問題に対する解決策は長い間当業者には見つかっていなかった。

この発明は、集積回路の製造方法を提供し、半導体素子を有する基板を提供し、基板および半導体素子にわたって金属間誘電層を形成するステップを含む。金属ワイヤは半導体素子の上方にかつそこに接触して形成され、パッシベーション層は金属間誘電層にわたって形成される。ボンドパッドは金属ワイヤに接続されて形成される。側壁パッシベーション層を備えた保護凹部は、パッシベーション層および金属間誘電層を通して形成され、金属ワイヤと集積回路の外側のエッジとの間にある。

この発明は、集積回路を提供し、半導体素子を有する基板を提供し、基板および半導体素子にわたる金属間誘電層を含む。金属ワイヤは半導体素子の上方にありかつそこに接触
し、パッシベーション層は金属間誘電層にわたっている。ボンドパッドは金属ワイヤに接続される。側壁パッシベーション層を備えた保護凹部は、パッシベーション層および金属間誘電層を通り、金属ワイヤと集積回路の外側のエッジとの間にある。

パッケージレベルのオートクレーブ処理、プレッシャクッカーテスト（ＰＣＴ）、熱湿度バイアス（ＴＨＢ）試験および高加速応力試験（ＨＡＳＴ）の間の故障が実質的に排除されている。

この発明の或る実施例は、上述の利点に加え、またはそれに代わる他の利点を有する。これらの利点は、添付の図面を参照して以下の詳細な説明を読むことで当業者には明らかになるであろう。

以下の説明では、この発明を完全に理解できるようにさまざまな具体的な詳細を提示する。しかしながら、当業者には、この発明がこれらの具体的な詳細なしに実現可能であることが明らかであろう。この発明をわかりにくくするのを避けるため、一部の周知の構成およびプロセスのステップは詳細には示されていない。さらに、装置の実施例を示す図面は概略的でありかつ同じ縮尺ではなく、特に、寸法の一部は説明しやすくするためのものであり、図面で誇張されていることがある。同じ要素に関連するようにすべての図面で同じ番号が使用される。

ここで使用される「水平な」という言葉は、基板またはウェハに平行な平面として規定される。「垂直な」という言葉は、上で規定されたような水平に対して垂直な方向を指す。「上」、「上方」、「下方」、「底部」、「上面」、「側」、「側壁」、「上部」、「下部」、「わたって」、および「下」などの言葉は、水平な面に関して規定される。

ここで使用される「処理」という言葉は、材料またはフォトレジストの堆積、パターニング、露出、現像、エッチング、洗浄および／または上述の構造を形成するのに必要な材料またはフォトレジストの除去を含む。ここで使用される「形成するステップ」という言葉は、層、膜および構造を形成するために知られる堆積するステップ、成長するステップ、構築するステップ、化学的に組合せるステップ、または他のプロセスなどのプロセスを含む。

図１を参照すると、製造の中間段階の集積回路１００が示される。

集積回路１００は、一般的にはシリコン（Ｓｉ）の基板１０２を含み、基板１０２内および上方に半導体素子３００（図３に示される）を有する。ライナー層１０６は、一般的には窒化物（ＳｉＮ）または酸化物（ＳｉＯ₂）であり、基板１０２上方に堆積され、一般的には酸化物および窒化物の膜の積み重ねである接触誘電層１０８がそこに堆積されている。接触誘電層１０８がそう呼ばれるのは、基板１０２の半導体素子（図３に示される）への接触を含むからである。

接触誘電層１０８上方には、金属間誘電（ＩＭＤ）層１１２で間隔をあけられたいくつかのエッチストッパ層１１０がある。わかりやすくするため、限られた数のこれらの層のみが図面に示されるが、場所は典型的である。エッチストッパ層１１０は、一般的には窒化物、炭化物、または一般的に約３．９より高い誘電率を有する他の誘電材料である。ＩＭＤ層１１２は、誘電率が３．９から約２．５のlow k誘電材料、または誘電率が約２．５より低いultra-low k誘電材料でできている。low k誘電材料の例は、CORAL^TM（カリフォルニア州サンノゼのNovellus Systems, Inc.から入手可能）、Black Diamond^TM（カリフォルニア州サンタクララのApplied Materials, Inc.から入手可能）、ポリイミド（Ｐ
Ｉ）およびベンゾシクロブテン（ＢＣＢ）である。ultra-low k誘電材料の例は、ポリイミドナノフォームおよびシリカエーロゲルである。

ガードリング１１１は、ＩＭＤ層１１２の交互の層に金属ワイヤ１１４を形成することにより任意で形成され、これはＩＭＤ層１１２の交互の層内およびさまざまなエッチストッパ層１１０でビア１１６によって導電的に接続される。ガードリング１１１は基板１０２へのトレンチ接触１１７を含む。金属ワイヤ１１４およびビア１１６は、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）等のさまざまな導電性の金属であり得る。図示の実施例では、導電性の金属は銅である。トレンチ接触１１７は銅（Ｃｕ）またはタングステン（Ｗ）で作られ得る。ガードリング１１１は、図３の半導体素子３００に接続される接続３０２に代表される金属ワイヤおよびビアのまわりに形成される。ガードリング１１１に加え、接続３０２のまわりで付加的なガードリングを使用してもよい。

ＩＭＤ層１１２の最上部層は、一般的には酸化物および窒化物の膜の積み重ねであるパッシベーション層１１８によって覆われる。最上部の金属ワイヤ１１４は、そこに接続されるボンドパッドまたはキャップリング１２０を任意で有し、これは一般的には導電性の金属の１つであり、図示の実施例ではアルミニウムであり、パッシベーション層１１８を通して露出される。

図２を参照すると、そこに保護凹部２００が形成された図１の構造が示される。保護凹部２００は、パッシベーション層１１８を通り、さまざまなＩＭＤ層１１２およびエッチストッパ層１１０を通って、接触誘電層１０８まで下方に延在する。保護凹部２００は、さまざまに形成することができるが、一般的にはエッチングが使用され得る。保護凹部２００はＩＭＤ層１１２で利点を提供し、かつ大半の利点は基板１０２まで及ぶが、ライナー層１０６および接触誘電層１０８を通して延在させるための付加的なステップのコストは、得られる利点に対してバランスをとらなければならないことがわかっている。

図３を参照すると、集積回路１００の平面図が示され、パッシベーション層１１８、ガードリング１１１、ボンドパッドまたはキャップリング１２０、保護凹部２００、および接続３０２が接続されるいくつかのボンドパッド３０４が示される。ボンドパッド３０４にはボンドパッドまたはキャップリング１２０と同じ処理が行なわれ、同じプロセスが行なわれる。

集積回路１００の外周に隣接しかつそれを囲む保護凹部２００は、半導体ウェハを個々の集積回路１００に切出すために使用される切出しプロセスによって引起こされる亀裂３０６を阻止することがわかっている。同時に、保護凹部２００は、集積回路１００の角にある亀裂３０８がＩＭＤ層１１２に到達するのを金属ワイヤ１１４のまわりで阻止する。さらに、保護凹部２００は組立および機械的な試験中に亀裂が入るのを最小化するのに役立つこともわかっている。

保護凹部２００の設計に関して、保護凹部２００は、それが集積回路１００の周囲全体にあって、ウェハの切出しの後に露出され得るＩＭＤ層１１２のlowまたはultra-low k誘電材料のすべての垂直のエッジが保護されるときに十分に働くことがわかっている。保護凹部２００は、それが切出しの切断の端縁に平行であるかまたはそれがさまざまな場所で湾曲するかにかかわらず、集積回路１００全体のまわりで遮断を提供することがわかっている。同時に、保護凹部２００がlowおよびultra-low k誘電材料を保護するように十分深い限り、保護凹部２００の断面の正確な形状は重要ではないことがわかっている。結果として、限定することなしに、保護凹部２００は、接触誘電層の上方のエッチストッパ層で、接触誘電層上で、ライナー層１０６で、または基板１０２上で停止してもよい。

図４を参照すると、この発明の別の実施例によるパッシベーション層１１８にわたっておよび保護凹部２００に付加的なパッシベーション層４００を堆積した後の図２の構造が示される。付加的なパッシベーション層４００は、窒化物などの材料の層であり得る。さらに、ドープされないシリコンガラス／窒化シリコン（ＵＳＧ／ＳｉＮ）または窒化シリコン／ドープされないシリコンガラス／窒化シリコン（ＳｉＮ／ＵＳＧ／ＳｉＮ）の複数の層も好適であることがわかっている。

付加的なパッシベーション層４００を設けることにより、高湿度の環境にさらされるlowまたはultra-low k装置に対する良好な保護シールドが得られる。しばしば、水分は誘電層の間に染み込んで層間剥離または気泡を生じさせ、そこに金属ワイヤ１１４の導電性材料が拡散し、短絡回路を生じさせる。付加的なパッシベーション層４００は、保護凹部２００の垂直のエッジを被覆するために必要である。オートクレーブ試験では、集積回路を使用するlow kの故障率は１０％から４３％の間であった。付加的なパッシベーション層４００を保護凹部２００に適用した後では、故障率は０％に低下した。

図５を参照すると、この発明のさらに別の実施例による領域５００でボンドパッドまたはキャップリング１２０を部分的に露出するために付加的なパッシベーション層４００をパターニングおよびエッチングした後の図４の構造が示される。

図６を参照すると、付加的なパッシベーション層４００にわたっておよび保護凹部２００内に任意のさらに別のパッシベーション層６００を堆積した後の図４の構造が示される。さらに別のパッシベーション層６００は、ポリイミド、ベンゾシクロブテンなどのスピンオン材料であり得る。さらに別のパッシベーション層６００のスピンオン低誘電率材料は、保護凹部２００を完全に満たし、かつ付加的なパッシベーション層４００の表面を覆う。

図７を参照すると、この発明の別の実施例による領域７００でボンドパッドまたはキャップリング１２０を部分的に露出するためにさらに別のパッシベーション層６００および付加的なパッシベーション層４００をパターニングおよびエッチングした後の図６の構造が示される。

図８を参照すると、この発明の別の実施例による領域８００でボンドパッドまたはキャップリング１２０を完全に露出するためにさらに別のパッシベーション層６００および付加的なパッシベーション層４００をパターニングおよびエッチングした後の図６の構造が示される。

図９を参照すると、パッシベーション層９０２を堆積した後の製造の中間段階の集積回路９００の部分的な断面図が示される。パッシベーション層９０２は上面のＩＭＤ層１１２および上面の金属ワイヤ１１４を覆う。

図１０を参照すると、保護凹部１０００をそこに形成した後の図９の構造が示される。保護凹部１０００は、パッシベーション層９０２を通り、さまざまなＩＭＤ層１１２およびエッチストッパ層１１０を通って、接触誘電層１０８まで下方に延在する。保護凹部２０００はさまざまに形成することができるが、一般的にはエッチングが使用され得る。

図１１を参照すると、パッシベーション層９０２にわたっておよび保護凹部１０００に付加的なパッシベーション層１１００を堆積した後の図１０の構造が示される。一実施例の付加的なパッシベーション層１１００は図９のパッシベーション層９０２に類似であり、それと調和して保護凹部１０００に１つの被覆を形成する。

図１２を参照すると、付加的なパッシベーション層１１００をパターニングおよびエッチングしかつ最上面の金属ワイヤ１１４にボンドパッドまたはキャップリング１２００を形成した後の図１１の構造が示される。付加的な金属のパッシベーション層１２０２も図１２に示され、これは任意であり、機械的な強度を構造に提供する。

限定することなしに、３つの例示的な製造方法が図１〜図５、図６〜図８、および図９〜図１２に示される。

図１３を参照すると、この発明による集積回路を製造するための方法１３００のフローチャートが示される。この方法は、半導体素子を有する基板を提供するブロック１３０２と、基板および半導体素子にわたって金属間誘電層を形成するブロック１３０４と、半導体素子の上方にかつそれに接触して金属ワイヤを形成するブロック１３０６と、金属間誘電層にわたってパッシベーション層を形成するブロック１３０８と、金属ワイヤに接続されるボンドパッドを形成するブロック１３１０と、パッシベーション層および金属間誘電層を通して保護凹部を形成するブロック１３１２とを含み、保護凹部は金属ワイヤと集積回路の外側のエッジとの間にある。

この発明を具体的な最良の態様に関して説明してきたが、当業者には、上述の説明により多くの代替例、修正例および変形例が明らかであろう。したがって、この発明は請求項の精神および範囲内のすべてのそのような代替例、修正例および変形例を含むように意図される。ここに説明されるかまた添付の図面に示されるものは例示的かつ非限定的であると理解される。

パッシベーション層を堆積しかつボンドパッドをそこに形成した後の製造の中間段階の集積回路の部分的な断面図である。この発明の実施例による保護凹部をそこに形成した後の図１の構造の図である。図２の構造を組込んだ集積回路の平面図である。この発明の別の実施例による付加的なパッシベーション層をパッシベーション層にわたっておよび保護凹部内に堆積した後の図２の構造図である。この発明の別の実施例によるボンドパッドを部分的に露出するために付加的なパッシベーション層をパターニングおよびエッチングした後の図４の構造の図である。さらに別のパッシベーション層を付加的なパッシベーション層にわたっておよび保護凹部内に堆積した後の図４の構造の図である。この発明のさらに別の実施例によるボンドパッドを部分的に露出するためにさらに別のパッシベーション層および付加的なパッシベーション層をパターニングおよびエッチングした後の図６の構造の図である。この発明の別の実施例によるボンドパッドを完全に露出するためにさらに別のパッシベーション層および付加的なパッシベーション層をパターニングおよびエッチングした後の図６の構造の図である。パッシベーション層をそこに堆積した後の製造の中間段階の集積回路の部分的な断面図である。保護凹部をそこに形成した後の図９の構造の図である。付加的なパッシベーション層をパッシベーション層にわたっておよび保護凹部内に堆積した後の図１０の構造の図である。付加的なパッシベーション層をパターニングおよびエッチングしかつボンドパッドをそこに形成した後の図１１の構造の図である。この発明の実施例による集積回路を製造する方法のフローチャートである。

符号の説明

１００集積回路、１０２基板、１０６ライナー層、１０８接触誘電層、１１０
エッチストッパ層、１１１ガードリング、１１２金属間誘電（ＩＭＤ）層、１１４
金属ワイヤ、１１６ビア、１１８パッシベーション層、１２０ボンドパッドまたはキャップリング、２００保護凹部、３００半導体素子、３０４ボンドパッド。

Claims

集積回路［１００］［９００］を製造する方法［１３００］であって、
半導体素子［３００］を有する基板［１０２］を提供するステップと、
前記基板［１０２］および前記半導体素子［３００］にわたって、所定の誘電率を有する誘電層［１０６，１０８］を形成するステップと、
前記誘電層［１０６，１０８］上に、前記基板［１０２］および前記半導体素子［３００］にわたって、前記所定の誘電率よりも低い誘電率を有する金属間誘電層［１１２］を形成するステップと、
前記半導体素子［３００］の上方にかつそれに接触して金属ワイヤ［１１４］を形成するステップと、
前記金属間誘電層［１１２］にわたってパッシベーション層［１１８］［９０２］を形成するステップと、
前記金属ワイヤ［１１４］に接続されるボンドパッド［３０４］を形成するステップと、
前記パッシベーション層［１１８］［９０２］および前記金属間誘電層［１１２］を通して、少なくとも前記誘電層［１０６］に達する保護凹部［２００］［１０００］を形成するステップと、
前記パッシベーション層［１１８］［９０２］、前記ボンドパッド［３０４］にわたっておよび前記保護凹部［２００］［１０００］内に、窒化シリコンを含む付加的なパッシベーション層［４００］［１１００］を形成するステップと、
前記パッシベーション層［１１８］［９０２］、前記ボンドパッド［３０４］にわたっておよび前記保護凹部［２００］［１０００］内を充填するように、さらに別のパッシベーション層［６００］を形成するステップと
を含み、前記保護凹部［２００］［１０００］は、前記金属ワイヤ［１１４］と前記集積回路［１００］［９００］の外側のエッジとの間にある、方法。
前記金属ワイヤ［１１４］のまわりにガードリング［１１１］を形成するステップをさらに含む、請求項１に記載の方法［１３００］。
前記付加的なパッシベーション層［４００］［１１００］を通して前記ボンドパッド［３０４］の少なくとも一部分を露出するステップとをさらに含む、請求項１に記載の方法［１３００］。
前記さらに別のパッシベーション層［６００］を通して前記ボンドパッド［３０４］の少なくとも一部分を露出するステップをさらに含む、請求項３に記載の方法［１３００］。
前記パッシベーション層［１１８］［９０２］、前記ボンドパッド［３０４］にわたっておよび前記保護凹部［２００］［１０００］内を充填するように、さらに別のパッシベーション層［６００］を形成するステップに換えて、前記保護凹部［２００］［１０００］内に金属のパッシベーション層［１２０２］を形成するステップをさらに含む、請求項１に記載の方法［１３００］。
集積回路［１００］［９００］であって、
半導体素子［３００］を有する基板［１０２］と、
前記基板［１０２］および前記半導体素子［３００］にわたる、所定の誘電率を有する誘電層［１０６，１０８］と、
前記誘電層［１０６，１０８］にわたる、前記所定の誘電率よりも低い誘電率を有する金属間誘電層［１１２］と、
前記誘電層［１０６，１０８］の上方のかつそれに接触する金属ワイヤ［１１４］と、
前記金属間誘電層［１１２］にわたるパッシベーション層［１１８］［９０２］と、
前記金属ワイヤ［１１４］に接続されるボンドパッド［３０４］と、
前記パッシベーション層［１１８］［９０２］および前記金属間誘電層［１１２］を通して少なくとも前記誘電層［１０６］に達する保護凹部［２００］［１０００］と、
前記パッシベーション層［１１８］［９０２］、前記ボンドパッド［３０４］にわたっておよび前記保護凹部［２００］［１０００］内に形成された、窒化シリコンを含む付加的なパッシベーション層［４００］［１１００］と、
前記パッシベーション層［１１８］［９０２］、前記ポンドパッド［３０４］にわたっておよび前記保護凹部［２００］［１０００］内を充填するように形成されたさらに別のパッシベーション層［６００］と
を含み、前記保護凹部［２００］［１０００］は、前記金属ワイヤ［１１４］と前記集積回路［１００］［９００］の外側のエッジとの間にある、集積回路［１００］［９００］。
前記金属ワイヤ［１１４］のまわりにガードリング［１１１］をさらに含む、請求項６に記載の集積回路［１００］［９００］。
前記ボンドパッド［３０４］の少なくとも一部分は前記付加的なパッシベーション層［４００］［１１００］を通して露出される、請求項６に記載の集積回路［１００］［９００］。
前記ボンドパッド［３０４］の少なくとも一部分は前記さらに別のパッシベーション層［６００］を通して露出される、請求項８に記載の集積回路［１００］［９００］。
前記パッシベーション層［１１８］［９０２］、前記ポンドパッド［３０４］にわたっておよび前記保護凹部［２００］［１０００］内を充填するように形成されたさらに別のパッシベーション層［６００］に換えて、前記保護凹部［２００］［１０００］内に金属のパッシベーション層［１２０２］をさらに含む、請求項６に記載の集積回路［１００］［９００］。