KR100649319B1 - 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자 - Google Patents

본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자 Download PDF

Info

Publication number
KR100649319B1
KR100649319B1 KR1020050102301A KR20050102301A KR100649319B1 KR 100649319 B1 KR100649319 B1 KR 100649319B1 KR 1020050102301 A KR1020050102301 A KR 1020050102301A KR 20050102301 A KR20050102301 A KR 20050102301A KR 100649319 B1 KR100649319 B1 KR 100649319B1
Authority
KR
South Korea
Prior art keywords
insulating film
pad
metal layer
forming
bonding pad
Prior art date
Application number
KR1020050102301A
Other languages
English (en)
Inventor
박정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050102301A priority Critical patent/KR100649319B1/ko
Priority to US11/546,259 priority patent/US20070082475A1/en
Application granted granted Critical
Publication of KR100649319B1 publication Critical patent/KR100649319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 본딩 패드 형성방법은 기판 또는 하부 금속 배선 위에 제1 절연막 및 제1 절연막 내부에 매설된 제1 금속층을 형성한다. 다음으로, 제1 절연막 및 제1 금속층 위에 제2 절연막 및 제3 절연막을 형성한다. 이어서, 제1 감광막 마스크를 사용하여 제3 절연막을 선택적으로 식각하여 패드 개구부를 형성한다. 다음으로, 제3 절연막 및 패드 개구부 상에 드러난 제2 절연막을 CDE 식각함으로써 패드 개구부의 상부 및 하부 모서리를 경사지게 형성한다. 이어서, 기판에 장벽금속층 및 패드 금속층을 형성하고, 제2 감광막 마스크를 사용하여 장벽금속층 및 패드 금속층을 선택 식각함으로써 본딩 패드를 형성한다. 다음으로, 기판에 제4 절연막을 형성하고, 제3 감광막 마스크를 사용하여 제4 절연막을 본딩 패드가 노출되도록 선택 식각하여 본딩 패드를 완성한다. 여기서, 제1 금속층은 구리 또는 구리를 포함하는 물질로 형성하는 것이 바람직하다. 또한, 제2 절연막은 구리 확산 방지막으로서 실리콘 질화막 및 실리콘 카바이드 중 적어도 하나로 형성하는 것이 바람직하다.
본딩 패드, 패드 개구부, CDE(chemical dry etch) 식각, 핀치-오프

Description

본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를 포함하는 반도체 소자{Method for Forming Bonding PAD and Semiconductor Device Including the Same}
도 1은 종래기술에 의해 형성된 본딩 패드 구조를 나타낸 단면도이다.
도 2에서 도 8은 본 발명의 일 실시예에 따른 본딩 패드 형성방법을 공정 순서에 따라 설명하기 위한 단면도들이다.
<도면의 주요 부호에 대한 설명>
10: 기판 11: 제1 절연막
11a: 비아 12: 제1 금속층
13: 제2 절연막 14: 제3 절연막
14a: 패드 개구부 14b: 제1 감광막 마스크
14c: 패드 개구부 하부 모서리 14d: 패드 개구부 상부 모서리
15: 장벽금속층 15a: 핀치-오프
16: 패드 금속층 16a: 제2 감광막 마스크
17: 제4 절연막 17a: 제3 감광막 마스크
본 발명은 반도체 소자의 본딩 패드에 관한 것으로서, 좀 더 구체적으로는 패드 개구부의 상부 및 하부 모서리를 경사지게 하여 장벽금속막을 형성함으로써, 구리 확산을 방지할 수 있는 본딩 패드 및 이를 포함하는 반도체 소자에 관한 것이다.
반도체 소자는 내부에 여러 가지 기능을 갖는 내부 회로를 포함하고 있다. 내부 회로는 외부 시스템과 전기적으로 연결이 되어야 그 기능을 제대로 발휘하게 된다. 이와 같이 반도체 소자의 내부 회로를 외부 시스템과 전기적으로 연결시키기 위하여 반도체 소자는 다수개의 패드들을 구비한다.
이러한 패드에 본딩 와이어(Bonding Wire)를 통하여 골드(Au) 등의 도전선을 본딩함으로써, 내부 회로는 외부 시스템과 데이터를 주고받게 된다. 이때, 반도체 소자 위의 접착 부위에 본딩 공정을 하기 위해 알루미늄(Al) 등의 금속 피막을 형성한다. 이 접착 부위를 본딩 패드(Bonding Pad)라고 하며 사각형의 구조를 갖는다.
도 1은 종래기술에 의해 형성된 본딩 패드의 구조를 나타낸 단면도이다. 일반적으로 본딩 패드 공정을 진행할 때에, 도 1에 도시된 바와 같이, 절연막(14) 내에 수직 식각 공정으로 패드 개구부(14a)를 형성하기 때문에 패드 개구부 하부 모서리(14c)의 프로파일은 직각에 가깝다. 이에 따라, 후속하는 구리 확산을 방지하기 위한 장벽금속층(15) 공정을 진행할 때에 프로파일이 직각인 패드 개구부(14a)의 하부 모서리(14c)에 장벽금속막(15)이 형성되지 않는 핀치-오프(Pinch-off, 15a)가 발생한다. 이후, 이러한 구리 확산 방지용 장벽금속막(15) 내에 핀치-오프(15a)가 형성된 상태에서 알루미늄을 증착하여 알루미늄 본딩 패드(16)를 형성하게 되면, 후속 열 공정을 진행할 때에 장벽금속막(15) 내의 핀치-오프 영역(15a)으로부터 하부 구리 금속(12)이 상부의 알루미늄 본딩 패드(16)으로 확산된다.
이러한 알루미늄 본딩 패드(16)에 확산된 구리는 파티클(particle)을 발생하여 공정 장비를 오염시키고, 소자의 신뢰도를 저하하게 할 뿐만 아니라, 후속 패키지(Package) 공정을 진행할 때에 알루미늄 본딩 패드(16)와 골드 와이어(Au Wire, 도시되지 않았음)의 본딩힘(Bonding Force)을 약하게 하여 패키지의 수율을 떨어뜨리게 한다.
본 발명의 목적은 본딩 패드 공정에서 패드 개구부의 상부 및 하부 모서리를 경사지게 형성하여 패드 개구부 내에 장벽금속층을 끊김 없이 형성함으로써, 핀치-오프 발생을 방지하여 구리가 본딩 패드로 확산하지 않는 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를 포함하는 반도체 소자를 제공하는 것이다.
본 발명에 따른 본딩 패드 형성방법은 (a) 기판 또는 하부 금속 배선 위에 제1 절연막 및 상기 제1 절연막 내부에 매설된 제1 금속층을 형성하는 단계와, (b) 상기 제1 절연막 및 상기 제1 금속층 위에 제2 절연막 및 제3 절연막을 형성하는 단계와, (c) 제1 감광막 마스크를 사용하여 상기 제3 절연막을 선택적으로 식각하여 패드 개구부를 형성하는 단계와, (d) 상기 제3 절연막 및 상기 패드 개구부 상 에 드러난 상기 제2 절연막을 CDE 식각함으로써 패드 개구부의 상부 및 하부 모서리를 경사지게 형성하는 단계와, (e) 상기 기판에 장벽금속층 및 패드 금속층을 형성하는 단계와, (f) 제2 감광막 마스크를 사용하여 상기 장벽금속층 및 상기 패드 금속층을 선택 식각함으로써 본딩 패드를 형성하는 단계와, (g) 상기 기판에 제4 절연막을 형성하는 단계와, (h) 제3 감광막 마스크를 사용하여 상기 제4 절연막을 본딩 패드가 노출되도록 선택 식각하는 단계를 포함한다. 여기서, 상기 (a)단계에서 상기 제1 금속층은 구리 또는 구리를 포함하는 물질로 형성하는 것이 바람직하다. 또한, 상기 (b)단계에서 상기 제2 절연막은 구리 확산 방지막으로서 실리콘 질화막 및 실리콘 카바이드 중 적어도 하나로 형성하는 것이 바람직하다.
실시예
이하 도면을 참조로 본 발명의 실시예에 대해 설명한다.
도 2에서 도 7은 본 발명에 따른 본딩 패드의 형성방법을 나타내는 단면도들이다.
도 2를 참조하면, 기판(10) 또는 하부 금속 배선 위에 층간 절연막으로서 제1 절연막(11)을 형성한다. 여기서, 제1 절연막(11)은 예를 들면, USG(undoped silica te glass)막, 산화막(SiO2) 또는 실리콘 질화막(SiN4) 등으로 형성한다. 이후, 통상적인 사진 식각 공정으로 제1 절연막(11)을 선택적으로 식각하여 비아(11a)를 형성한다.
다음으로, 도 3에 도시된 바와 같이, 제1 절연막(11) 및 비아(11a) 위에 제1 금속층(12)을 형성한다. 여기서, 제1 금속층(12)은 구리(Cu) 또는 구리를 포함하는 물질로 형성한다. 이후, 제1 금속층(12)을 제1 절연막(11)이 노출되도록 연마하여 평탄화한다. 여기서, 평탄화는 화학기계적 연마(Chemical Mechanical Polishing) 공정을 이용하여 진행한다.
다음으로, 도 4에 도시된 바와 같이, 기판(10) 위에 제2 절연막(13) 및 제3 절연막(14)을 형성한다. 여기서, 제2 절연막(13)은 제1 금속층(12)으로 사용한 구리의 확산방지막(13)으로서, 실리콘 질화막 또는 실리콘 카바이드(SiC)로 형성한다. 또한, 제3 절연막(14)은 USG막, 산화막 또는 실리콘 질화막 등으로 형성한다. 이후, 제1 감광막 마스크(14b)를 사용하여 제3 절연막(14)을 선택적으로 수직식각함으로써 패드 개구부(14a)를 형성한다. 여기서, 제3 절연막(14)을 수직식각하였기 때문에 패드 개구부(14a)의 프로파일은 수직에 가깝다.
다음으로, 도 5에 도시된 바와 같이, 패드 개구부 상에 드러난 제2 절연막(13)을 CED(chemical dry etch) 식각한다. 여기서, CED 식각은 4불화탄소(CF4) 및 산소(O2) 등의 케미컬(chemical) 혼합 가스를 이용하여 제2 절연막(13)을 등방성 식각한다. 또한, 제2 절연막(13)을 CED 식각할 때에 케미컬(chemical) 혼합 가스에 의해 제3 절연막(14)도 함께 등방성 식각되어, 패드 개구부(14a)의 상부(14d) 및 하부(14c)의 모서리가 경사지게 형성되어 둥근 형태를 갖게 된다.
다음으로, 도 6에 도시된 바와 같이, 기판(10)에 장벽금속층(15) 및 패드 금 속층(16)을 형성한다. 여기서, 장벽금속층(15)은 탄탈륨(Ta)계, 티타늄(Ti)계 또는 질화늄계 등의 박막으로 형성하고, 패드 금속층(16)은 알루미늄(Al)계로 형성한다. 이때, 패드 개구부 상부(14d) 및 하부(14c) 모서리가 경사면을 이루고 있으므로, 패드 개구부(14a) 내에 장벽금속층(15)이 끊김 없이 형성되어 핀치-오프가 발생하지 않기 때문에 하부의 제1 금속층(12)인 구리가 패드 금속층(16)인 알루미늄으로 확산되는 현상을 방지할 수 있다. 또한, 구리 확산 현상을 방지함으로써, 공정 장비에서 구리 확산에 의해 발생하는 파티클을 제어하기가 쉽다.
이어서, 제2 감광막 마스크(16a)를 사용하여 장벽금속층(15) 및 패드 금속층(16)을 선택적으로 식각함으로써 본딩 패드(16)를 형성한다.
다음으로, 도 7에 도시된 바와 같이, 기판(10)에 제4 절연막(17)을 형성한다. 여기서, 제4 절연막(17)은 USG막, 산화막 또는 실리콘 질화막 등으로 형성한다.
이어서, 제3 감광막 마스크(17a)를 사용하여 제4 절연막(17)을 본딩 패드(16)가 노출되도록 선택적으로 식각함으로써, 도 8과 같이, 일련의 본딩 패드(16) 형성 공정을 완성한다. 이때, 제3 감광막(17a)은 제1 감광막(14b)과 동일한 사진 마스크로 형성하여 공정에 이용하는 사진 마스크의 수를 줄임으로써, 사진 공정의 단가를 절감할 수 있다.
이후, 후속하는 골드 와이어(도시되지 않았음) 본딩 공정을 실시하여 반도체 소자를 완성한다. 여기서, 패드 개구부(14a)의 상부(14d) 및 하부(14c) 모서리를 경사지게 형성하여 핀치-오프 현상 없이 장벽금속층(15)을 형성함으로써, 제1 금속 층(12)인 구리가 본딩 패드(16)인 알루미늄으로 확산되는 것을 방지하여 골드 와이어 본딩 공정을 진행할 때에 본딩힘을 강화할 수 있다.
본 발명에 따르면, 본딩 패드 공정을 진행할 때에 패드 개구부의 상부 및 하부 모서리를 경사지게 형성함으로써, 패드 개구부 내에 장벽금속층이 끊김 없이 형성되어 핀치-오프가 발생하지 않는다.
또한, 본 발명에 따르면, 패드 개구부의 경사진 상부 및 하부 모서리에 의해 핀치-오프 현상 없이 장벽금속층을 형성함으로써, 구리가 본딩 패드인 알루미늄으로 확산되는 현상을 방지할 수 있을 뿐만 아니라 골드 와이어 본딩 공정을 진행할 때에 본딩힘을 강화할 수 있다.
또한, 본 발명에 따르면, 패드 개구부의 경사진 상부 및 하부 모서리에 의해 구리 확산 현상을 방지함으로써, 공정 장비에서 구리 확산에 의해 발생하는 파티클을 제어하기가 쉽다.
또한, 본 발명에 따르면, 본딩 패드 공정을 진행할 때에 제3 감광막을 제1 감광막과 동일한 사진 마스크로 형성하여 공정에 이용하는 사진 마스크의 수를 줄임으로써, 사진 공정의 단가를 절감할 수 있다.
발명의 바람직한 실시예에 대해 개시하였으며, 비록 특정 용어들이 사용되었으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것이 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (8)

  1. (a) 기판 또는 하부 금속 배선 위에 제1 절연막 및 상기 제1 절연막 내부에 매설된 제1 금속층을 형성하는 단계와,
    (b) 상기 제1 절연막 및 상기 제1 금속층 위에 제2 절연막 및 제3 절연막을 형성하는 단계와,
    (c) 제1 감광막 마스크를 사용하여 상기 제3 절연막을 선택적으로 식각하여 패드 개구부를 형성하는 단계와,
    (d) 상기 제3 절연막 및 상기 패드 개구부 상에 드러난 상기 제2 절연막을 CDE 식각함으로써 패드 개구부의 상부 및 하부 모서리를 경사지게 형성하는 단계와,
    (e) 상기 기판에 장벽금속층 및 패드 금속층을 형성하는 단계와,
    (f) 제2 감광막 마스크를 사용하여 상기 장벽금속층 및 상기 패드 금속층을 선택 식각함으로써 본딩 패드를 형성하는 단계와,
    (g) 상기 기판에 제4 절연막을 형성하는 단계와,
    (h) 제3 감광막 마스크를 사용하여 상기 제4 절연막을 본딩 패드가 노출되도록 선택 식각하는 단계를 포함하는 본딩 패드의 형성 방법.
  2. 제1항에서,
    상기 (a)단계에서 상기 제1 금속층은 구리 또는 구리를 포함하는 물질로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.
  3. 제1항에서,
    상기 (b)단계에서 상기 제2 절연막은 구리 확산 방지막으로서 실리콘 질화막 및 실리콘 카바이드 중 적어도 하나로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.
  4. 제1항에서,
    상기 (d)단계에서 상기 CDE 식각은 4불화탄소 및 산소 등의 케미컬 혼합 가스를 이용하여 제2 절연막 및 제3 절연막을 등방성 식각하는 것을 특징으로 하는 본딩 패드의 형성 방법.
  5. 제1항에서,
    상기 (e)단계에서 상기 장벽금속층은 탄탈륨계, 티타늄계 및 질화늄계 중 어느 하나로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.
  6. 제1항에서,
    상기 (e)단계에서 상기 패드 금속층은 알루미늄계로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.
  7. 제1항에서,
    상기 (h)단계에서 상기 제3 감광막은 상기 제1 감광막과 동일한 사진 마스크로 형성하는 것을 특징으로 하는 본딩 패드의 형성 방법.
  8. 제1항에 의해 형성된 본딩 패드를 포함하는 반도체 소자로서,
    기판 또는 하층 금속 배선 위에 형성된 제1 절연막 및 제1 절연막 내부에 매설된 제1 금속층;
    상기 제1 절연막 및 상기 제1 금속층 위에 순차적으로 형성되고, 상기 본딩 패드가 형성될 패드 개구부를 포함하며, 상기 패드 개구부의 상부 및 하부 모서리가 CDE 식각에 의해 경사지게 형성된 제2 절연막 및 제3 절연막; 및
    상기 제3 절연막 및 상기 패드 개구부 상에 형성된 장벽금속층 및 본딩 패드를 포함하며, 상기 제3 절연막 및 상기 본딩 패드 일부분에 형성된 제4 절연막;
    을 포함하는 것을 특징으로 하는 반도체 소자.
KR1020050102301A 2005-10-12 2005-10-28 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자 KR100649319B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050102301A KR100649319B1 (ko) 2005-10-28 2005-10-28 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
US11/546,259 US20070082475A1 (en) 2005-10-12 2006-10-12 Method for forming bonding pad and semiconductor device having the bonding pad formed thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050102301A KR100649319B1 (ko) 2005-10-28 2005-10-28 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자

Publications (1)

Publication Number Publication Date
KR100649319B1 true KR100649319B1 (ko) 2006-11-24

Family

ID=37713405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050102301A KR100649319B1 (ko) 2005-10-12 2005-10-28 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자

Country Status (1)

Country Link
KR (1) KR100649319B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170246A (ja) 1984-02-15 1985-09-03 Toshiba Corp 半導体装置及びその製造方法
JPH09252003A (ja) * 1996-03-15 1997-09-22 Hitachi Ltd バンプの形成方法及びバンプを有する半導体装置の製造方法
KR20040000878A (ko) * 2002-06-26 2004-01-07 동부전자 주식회사 이미지 센서의 금속 패드 산화 방지방법
JP2006018239A (ja) 2004-06-30 2006-01-19 Lg Philips Lcd Co Ltd 液晶表示装置のパッド構造及び液晶表示装置のパッド製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170246A (ja) 1984-02-15 1985-09-03 Toshiba Corp 半導体装置及びその製造方法
JPH09252003A (ja) * 1996-03-15 1997-09-22 Hitachi Ltd バンプの形成方法及びバンプを有する半導体装置の製造方法
KR20040000878A (ko) * 2002-06-26 2004-01-07 동부전자 주식회사 이미지 센서의 금속 패드 산화 방지방법
JP2006018239A (ja) 2004-06-30 2006-01-19 Lg Philips Lcd Co Ltd 液晶表示装置のパッド構造及び液晶表示装置のパッド製造方法

Similar Documents

Publication Publication Date Title
US8513776B2 (en) Semiconductor device and method capable of scribing chips with high yield
US7119439B2 (en) Semiconductor device and method for manufacturing the same
JP4222979B2 (ja) 半導体装置
US6169021B1 (en) Method of making a metallized recess in a substrate
CN100505225C (zh) 接合垫结构
JP2005217411A (ja) 集積回路を製造する方法および集積回路
JP2004214594A (ja) 半導体装置およびその製造方法
US20070082475A1 (en) Method for forming bonding pad and semiconductor device having the bonding pad formed thereby
US8324731B2 (en) Integrated circuit device
WO2004023542A1 (ja) 半導体装置及びその製造方法
JP2001077150A (ja) 半導体装置およびその製造方法
US8030779B2 (en) Multi-layered metal interconnection
US7943529B2 (en) Passivation structure and fabricating method thereof
KR100645213B1 (ko) 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
KR100649319B1 (ko) 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
JP2005354046A (ja) 半導体装置の製造方法
KR100731056B1 (ko) 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
KR100752184B1 (ko) 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
JP2006203025A (ja) 半導体装置及びその製造方法
KR20080076508A (ko) 본딩 패드 구조체를 갖는 전자 장치 및 그 제조방법
JP5168265B2 (ja) 半導体装置及びその製造方法
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR100559513B1 (ko) 반도체 금속 배선용 범프 형성 방법
JP2007027600A (ja) 半導体装置の製造方法及び半導体装置
JP2005243978A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee