JP2006018239A - 液晶表示装置のパッド構造及び液晶表示装置のパッド製造方法 - Google Patents

液晶表示装置のパッド構造及び液晶表示装置のパッド製造方法 Download PDF

Info

Publication number
JP2006018239A
JP2006018239A JP2005154614A JP2005154614A JP2006018239A JP 2006018239 A JP2006018239 A JP 2006018239A JP 2005154614 A JP2005154614 A JP 2005154614A JP 2005154614 A JP2005154614 A JP 2005154614A JP 2006018239 A JP2006018239 A JP 2006018239A
Authority
JP
Japan
Prior art keywords
pad
layer
contact hole
liquid crystal
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005154614A
Other languages
English (en)
Inventor
Seong Soo Hwang
ソンス・ファン
Jong A Choi
チョンア・チョイ
Jong Sung Yim
チョンサン・イム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2006018239A publication Critical patent/JP2006018239A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】パッド下部電極の金属層厚さを調節して、パッド部に形成されるコンタクトホールの傾斜度を緩やかに形成することによって、パッド下部電極の腐蝕防止とパッド下部電極と接触するパッド電極端子の切断を防止する。
【解決手段】アレイ基板上に複数形成された信号配線の一端に所定面積で形成されたパッド下部電極410と、パッド下部電極上部に形成された絶縁層420と、絶縁層420の所定領域がエッチングされてパッド下部電極410を露出させるコンタクトホール440と、コンタクトホール440上に形成されてパッド下部電極410と接触するパッド端子電極450が含まれて構成され、パッド下部電極410はアルミニウム合金層とモリブデン層との二重層構造であって、モリブデン層の厚さが少なくともその下部に形成されるアルミニウム合金層の厚さの1/4より大きく形成される。
【選択図】図4

Description

本発明は、液晶表示装置に係り、特に液晶表示装置のゲート/データパッド構造及びその製造方法に関する。
最近、時代が情報化社会に急発展しており、薄形化、軽量化、低消費電力化などの面で優れた特性を有する平板表示装置の必要性が増大している。そのうち、色再現性などに優れた液晶表示装置(liquid crystal display device)が活発に開発されている。
一般的に、液晶表示装置は、電極がそれぞれ形成されている両基板を、両電極が形成されている面が向かい合うように配置して、両基板間に液晶物質を注入した後に、両電極に電圧を印加して生成される電界により液晶分子を動かすことによって、これにより変わる光の透過率を調節して画像を表示する装置である。
以下、添付した図面を参照して、一般的な液晶表示装置の構造について説明する。
図1は、一般的な液晶表示装置の下部基板であるアレイ基板の一部を示した拡大平面図である。
ただし、これは、TNモードの液晶表示装置のアレイ基板を示したものである。
前記下部基板10は、アレイ基板とも言い、スイッチング素子である薄膜トランジスタTがマトリックス状に配置され、このような複数の薄膜トランジスタを交差して通り過ぎるゲート配線25とデータ配線27が形成される。
この時、前記画素領域Pは、前記ゲート配線25とデータ配線27が交差して定義される領域である。
前記ゲート配線25とデータ配線27の一端には、外部からの信号入力を受けるゲートパッド29とデータパッド31が構成される。前記薄膜トランジスタTは、ゲート電極21とソース電極60及びドレイン電極62と前記ゲート電極上部に構成されたアクティブ層41を含む。この時、前記画素領域Pには、画素電極81が形成されている。図2は、図1を切断線II−II、III−III、IV−IVに沿って切った断面図であって、画素領域だけでなく、ゲートパッドとデータパッド領域の断面も示している。
図2に示したように、透明な第1基板10上に金属のような導電物質からなったゲート電極21が形成されていて、その上にシリコン窒化膜やシリコン酸化膜で構成されたゲート絶縁膜30がゲート電極21を覆っている。
また、前記ゲート電極21上部のゲート絶縁膜30上には、非晶質シリコンで構成されたアクティブ層41が形成されており、その上に不純物がドーピングされた非晶質シリコンで構成されたオーミックコンタクト層51、52が形成されている。前記オーミックコンタクト層51、52上部には、金属のような導電物質で構成されたソース及びドレイン電極60、62が形成されているが、ソース及びドレイン電極60、62は、ゲート電極21と一緒に薄膜トランジスタTを形成する。
続いて、ソース及びドレイン電極60、62上には、シリコン窒化膜やシリコン酸化膜または有機絶縁膜で構成された保護層70が形成されており、保護層70は、ドレイン電極62を露出するコンタクトホール71を有する。また、前記保護層70上部には、透明導電物質で構成された画素電極81が形成されていて、画素電極81は、コンタクトホール71を介してドレイン電極62と連結されている。
一方、前記基板10上にゲート配線25とゲート配線25の一端に所定面積でゲートパッド29が形成される。前記ゲートパッド29は、ゲートパッド下部電極28が形成された基板10の上部にゲート絶縁膜30が形成されて、前記下部電極28が形成された領域上部に具備されたゲート絶縁膜30及び保護層70をエッチングして前記下部電極28を露出するゲートパッドコンタクトホール59が形成されており、前記コンタクトホールに前記下部電極28と連結されたゲートパッド端子電極65が形成されることによってゲートパッドを構成する。
また、前記ゲート絶縁膜30上に、前記ソース電極60と垂直に延びたデータ配線27と、データ配線の一端に所定面積のデータパッド31とが形成されている。
前記データパッド31もデータパッド下部電極32が形成された領域上部に具備された保護層70をエッチングして前記下部電極32を露出するデータパッドコンタクトホール61が形成されており、前記下部電極32と連結されたデータパッド端子電極67が形成されている。
この時、前記ゲートパッドコンタクトホール59及びデータパッドコンタクトホール61を形成するために、ゲート絶縁膜30及び保護層70の所定領域に対して一括エッチングをするようになるが、この場合、コンタクトホール59、61のスロープ、すなわち、傾斜度が相当に急激に形成される。
一方、前記ゲート/データ配線25、27の一端に所定面積で形成されているゲート/データパッド下部電極28、32上には、ゲートパッド端子電極(ITO65またはIZO67)がパターニングされている。
前記ゲート/データ配線25、27の材料でアルミニウムやアルミニウム合金(AlNd)を用いる場合、ゲート/データパッド下部電極28、32とゲート/データパッド端子電極65、67との接触時に酸化膜が形成される。
したがって、酸化膜は、アルミニウム金属とゲート/データパッド端子電極65、67との直接の接触を妨害しているので、アルミニウム金属と端子電極65、67間にモリブデン(Mo)による緩衝層が形成される。
すなわち、前記ゲート/データ配線25、27をアルミニウム合金(AlNd)及びモリブデン(Mo)の二重層で形成することによって、前記ゲート/データ配線がゲート/データパッド端子電極65、67と接触する時に発生する酸化膜を除去することができる。
図3は、従来のゲートパッドの構造をさらに詳細に示す断面図であって、これは、ゲートパッドをその例にしているが、データパッドにも同様に適用できる。
図3に示したように、従来の場合、ゲートパッド下部電極310を形成するアルミニウム合金(AlNd)312及びモリブデン(Mo)314の二重層構造において、前記モリブデン層314は約500Å、アルミニウム合金層312は2000Åの厚さを有するように形成される。
また、前記ゲートパッド下部電極310上部に形成されるゲート絶縁膜320/保護層330は、4000/2000Åの厚さを有する。
ここで、前記ゲートパッド下部電極310にゲートパッド端子電極350を接触させるようにコンタクトホール340を形成するが、従来の場合、前記コンタクトホール340を形成するためにエッチング工程を遂行する。
しかし、従来の場合、前記エッチング工程進行中にオーバーエッチングになる場合が頻繁に発生してエッチングによるコンタクトホール形成時に、前記ゲート絶縁膜320/保護層330が除去されるだけでなく、前記下部電極310のモリブデン314が全部除去される場合が発生する問題がある。
すなわち、図3に示したように、オーバーエッチングにより前記モリブデン層314がエッチングされた場合には、ITOまたはIZOで構成されたゲートパッド端子電極350と下部電極310のアルミニウム合金層312が直接接触するようになって、それによってその界面において腐蝕が発生する。
また、従来の場合、前記エッチング工程進行時ゲート絶縁膜/保護層の所定領域に対して一括エッチングをするようになって、図示したように、前記コンタクトホールのスロープ360、すなわち、傾斜度が相当に急激に形成される。
それで、前記コンタクトホール340にゲートパッド端子電極(ITO等)350を蒸着する際に、急傾斜周囲のステップカバレッジが不良となり、前記ゲートパッド端子電極350の切断現象が生じる問題がある。
前記切断が生じたゲートパッド部分では、前記ゲートパッド下部電極310のアルミニウム合金312層が露出されるため腐蝕の原因になる問題がさらに発生する。
本発明は液晶表示装置のパッド構造において、前記パッドを構成するアルミニウム合金/モリブデンの二重層構造で、前記モリブデンの厚さを少なくともアルミニウム合金厚さの1/4より厚く形成することにより、また、前記パッドを露出させるコンタクトホールの形成時に遂行されるエッチング工程を調節して、前記コンタクトホールのスロープ、すなわち、傾斜度を緩やかに形成することにより、パッドの腐蝕を防止する液晶表示装置のパッド構造及びその製造方法を提供することにその目的がある。
前記目的を達成するために、本発明による液晶表示装置のパッド構造は、アレイ基板上に複数形成された信号配線の一端に所定面積で形成されたパッド下部電極と、前記パッド下部電極の上部に形成された絶縁層と、前記絶縁層の所定領域をエッチングして前記パッド下部電極を露出させることにより形成されたコンタクトホールと、前記コンタクトホール上に形成されて前記パッド下部電極と接触するパッド端子電極とが含まれて構成され、前記パッド下部電極は、アルミニウム合金層とモリブデン層との二重層構造であって、前記モリブデン層の厚さが少なくとも前記モリブデン層の下部に形成される前記アルミニウム合金層の厚さの1/4より大きく形成されることを特徴とする。
また、本発明による液晶表示装置のパッド製造方法は、アレイ基板上に複数形成された信号配線の一端に所定面積でパッド下部電極を形成する段階と、前記パッド下部電極の上部に絶縁層が形成する段階と、前記絶縁層の所定領域をエッチングして前記パッド下部電極を露出させるようにコンタクトホールを形成する段階と、前記露出したパッド下部電極と接触するように前記コンタクトホール上にパッド端子電極を形成する段階とが含まれ、前記パッド下部電極を形成する段階は、モリブデン層の厚さが少なくとも前記モリブデン層の下部に形成されるアルミニウム合金層の厚さの1/4より大きくなるようにして、前記アルミニウム合金層と前記モリブデン層との二重層構造からなるパッド下部電極を形成することを特徴とする。
このような本発明によれば、パッドを構成するアルミニウム合金/モリブデンの二重層構造で、前記モリブデンの厚さを少なくともアルミニウム合金厚さの1/4より厚く形成することにより、前記アルミニウム合金が腐蝕されることを防止する効果がある。
また、前記パッドを露出させるコンタクトホール形成時に遂行されるエッチング工程を調節して、前記コンタクトホールのスロープ、すなわち、傾斜度を緩やかに形成することによって、パッド下部電極と接触するパッド電極端子の切断及びパッド接触部の腐蝕を防止することができるという長所がある。
以下、添付した図面を参照して、本発明の実施形態をさらに詳細に説明する。
図4は、本発明による液晶表示装置のパッド構造を示す断面図である。
ただし、これは、ゲートパッド構造を説明しているが、データパッド構造にも適用できる。
また、本発明による液晶表示装置のパッドが具備される液晶表示装置のアレイ基板構造は、先に図1及び図2を用いて説明したことと同一であるので、その説明は省略する。
本発明によるゲートパッドは、液晶表示装置のアレイ基板に複数形成されたゲート配線の一端に所定面積で形成されている。
前記ゲートパッドは、ゲートパッド下部電極410が形成された基板400の上部に、ゲート絶縁膜420及び保護層430が形成されて、前記下部電極410が形成された領域上部に具備されたゲート絶縁膜420及び保護層430をエッチングして、前記下部電極410を露出するゲートパッドコンタクトホール440が形成されている。
そして、前記コンタクトホール440に前記下部電極410と連結されたゲートパッド端子電極450が形成されることによってゲートパッドを構成する。
また、前記ゲートパッド下部電極410は、前記ゲートパッド端子電極450との接触による酸化膜形成を防止するために、アルミニウム合金(AlNd)412/モリブデン(Mo)414の二重層で構成される。
ここで、本発明は、前記コンタクトホール440を形成するためのエッチング工程進行時に、オーバーエッチングになることにより前記モリブデン層414までエッチングされて発生する問題点を克服するために、前記モリブデン層414の形成厚さを既存より厚く形成することをその特徴とする。
すなわち、従来の場合、前記アルミニウム合金(AlNd)412及びモリブデン(Mo)414の二重層構造において前記モリブデン層は約500Å、アルミニウム合金層は2000Åの厚さを有するように形成されたが、本発明においては、前記モリブデン層414が500Å〜1000Åの厚さに形成される。
言い換えれば、本発明の場合、前記モリブデン層414の厚さは、少なくともその下部に形成されるアルミニウム合金層412の厚さの1/4より大きく形成することをその特徴とする。ただし、前記モリブデン層414は、前記アルミニウム合金層412の厚さの1/2よりは小さく形成することが望ましい。
図4に示したように、前記モリブデン層414をアルミニウム合金層412の厚さの1/4よりも厚く形成することによって、前記コンタクトホール440形成時にオーバーエッチングが発生しても、モリブデン層414全体がエッチングされる場合が発生せず、従来の腐蝕問題を克服できるようにした。
また、先に説明したように、従来の場合、前記コンタクトホール形成のためのエッチング工程進行時に、ゲート絶縁膜/保護層の所定領域に対して一括エッチングをするようになって、図3に示したように前記コンタクトホールのスロープ、すなわち、傾斜度が相当に急激に形成されていた。
それにより、前記コンタクトホールにゲートパッド端子電極(ITO等)を形成する際に、急傾斜周囲のステップカバレッジが不良となり、前記ゲートパッド端子電極の切断現象が生じる問題があった。
本発明はこのような問題を克服するために、コンタクトホール440が形成されるエッチング工程において、窒化シリコン(SiNx)エッチングガスに前記コンタクトホールのスロープ460を減らすことができる所定の反応ガスを添加してエッチング工程を遂行するか、または、エッチング工程後にアッシング工程を連続で進行する。
この結果、図4に示したように、前記コンタクトホールのスロープ460の角度が緩やかな角度を有して、ゲートパッド端子電極形成時の電極切断不良が発生しない。
図5Aないし図5Cは、本発明による液晶表示装置のパッドの製造工程を説明する工程断面図である。
ただし、これは、ゲートパッド構造を説明しているが、データパッド構造にも同様に適用できる。
また、本発明による液晶表示装置のパッドが具備される液晶表示装置のアレイ基板構造は、先に図1及び図2を用いて説明したことと同一であるので、その説明は省略する。
図5Aに示したように、先にゲートパッド下部電極410がアレイ基板400上で各ゲート配線の一端に所定の面積で形成されて、その上部にゲート絶縁膜420及び保護層430が形成される。
ここで、前記ゲートパッド下部電極410を構成する金属は、アルミニウム合金(AlNd)412及びモリブデン(Mo)414の二重層構造であって、本発明は、前記モリブデン414層の厚さが少なくともその下部に形成されるアルミニウム合金層412の厚さの1/4より大きく形成して、アルミニウム合金層412の厚さの1/2よりは小さく形成することをその特徴とする。
一例として、前記アルミニウム合金412層は、2000Åの厚さを有して、前記モリブデン層414が500Å〜1000Åの厚さで形成することが望ましい。
これは、以後、コンタクトホール440を形成するためのエッチング工程進行時にオーバーエッチングになる場合、前記モリブデン414層までエッチングされて前記アルミニウム合金412が露出される問題点を克服するためである。
前記ゲートパッド下部電極410、すなわち、ゲート配線をアルミニウム(Al)/モリブデン(Mo)の二重層で形成する工程の一実施形態に対しては、図6を用いて後述する。
次に、図5Bに示したように、前記ゲートパッド下部電極410が形成された領域上部に具備されたゲート絶縁膜420及び保護層430をエッチングして、前記下部電極410を露出するゲートパッドコンタクトホール440が形成される。
ただし、前記コンタクトホール440が形成されるエッチング工程において、窒化シリコン(SiNx)エッチングガスに前記コンタクトホールのスロープ460を減らすことができる所定の反応ガスを添加してエッチング工程を遂行するか、または、エッチング工程後にアッシング工程を連続で進行することによって、前記コンタクトホールのスロープ460を緩やかに減らすようにすることをその特徴とする。
最後に、図5Cに示したように、前記コンタクトホール440が形成されると、その上部にITOまたはIZO等のような透明電極でなったゲートパッド端子電極450を形成し、これによりゲートパッドが完成される。
図6Aないし図6Eは、前記ゲートパッド下部電極、すなわち、ゲート配線をアルミニウム(Al)/モリブデン(Mo)の二重層で形成する一実施形態に対する工程順序を示す断面図である。
ただし、これは、アルミニウム合金(AlNd)/モリブデン(Mo)の二重層で形成する一実施形態に過ぎないことであって、本発明による二重層構造製造工程は、このアルミニウム合金(AlNd)/モリブデン(Mo)の二重層構造に限られるものではない。
まず、図6Aに示したように、ゲートパッド部領域の基板上に低抵抗のアルミニウム合金(AlNd)81を蒸着する。
蒸着されたアルミニウム金属81上に、モリブデン(Mo)、クロム(Cr)ないしタングステンのような金属82をもう一度蒸着する。
次に、図6Bに示したように、二重金属で構成されたゲートパッド下部電極81、82をパターニングするために、その上にフォトレジスト84を覆う。前記フォトレジスト84上にフォトマスクを用いて露光した後、現像する。
続いて、図6Cに示したようにパターニングしようとする形態を具現するために、エッチング工程を実施するが、ウェットエッチングを先に実施する。ウェットエッチングをする際には、前記モリブデン(Mo:82)をエッチングするエッチング溶液によって前記モリブデン(Mo:82)とアルミニウム金属(AlNd:81)間に発生する転移現象による電極の腐蝕が発生する。
このような腐蝕現象を一般的にガルバニック腐蝕と言って、さらに詳細に説明すると、前記モリブデン(Mo:82)とアルミニウム金属(AlNd:81)が溶液の中に浸された際に電位差が存在するようになって、したがって、これらの間に電子の移動が起こる現象を言う。
したがって、ウェットエッチングによるガルバニック腐蝕の結果、アルミニウム金属(AlNd:81)層が図6Cで見るように陥没されている形状を有するようになって、以後、ゲート絶縁膜(図2の30)や保護層(図2の70)を蒸着する場合、陥没空間が発生して蒸着不良の原因になる。
図6Dに示したように、このような原因を解決するために、ウェットエッチング後に再びフラッドドライエッチング(flood dry etching)をして、パターン境界領域のモリブデン(Mo:82)の一部を除去して、その後、ゲート絶縁膜や保護層が円滑に蒸着されるようにする。
その後、前記フォトレジスト84を除去すれば、図6Eに示したように、アルミニウム合金(AlNd)/モリブデン(Mo)の二重層構造が完成される。
一般的な液晶表示装置の下部基板であるアレイ基板の一部を図示した拡大平面図。 図1を切断線II−II、III−III、IV−IVに沿って切った断面図。 従来のゲートパッドの構造をさらに詳細に示す断面図。 本発明による液晶表示装置のパッド構造を示す断面図。 本発明による液晶表示装置のパッドの製造工程を説明する工程断面図。 本発明による液晶表示装置のパッドの製造工程を説明する工程断面図。 本発明による液晶表示装置のパッドの製造工程を説明する工程断面図。 図4のパッド下部電極をアルミニウム(Al)/モリブデン(Mo)の二重層で形成する一実施形態に対する工程順序を示す断面図。 図4のパッド下部電極をアルミニウム(Al)/モリブデン(Mo)の二重層で形成する一実施形態に対する工程順序を示す断面図。 図4のパッド下部電極をアルミニウム(Al)/モリブデン(Mo)の二重層で形成する一実施形態に対する工程順序を示す断面図。 図4のパッド下部電極をアルミニウム(Al)/モリブデン(Mo)の二重層で形成する一実施形態に対する工程順序を示す断面図。 図4のパッド下部電極をアルミニウム(Al)/モリブデン(Mo)の二重層で形成する一実施形態に対する工程順序を示す断面図。
符号の説明
400 基板、410 パッド下部電極、412 アルミニウム合金層、414 モリブデン層、420 ゲート絶縁膜、430 保護層、440 コンタクトホール、450 パッド端子電極、460 コンタクトホールのスロープ。

Claims (12)

  1. アレイ基板上に複数形成された信号配線の一端に所定面積で形成されたパッド下部電極と、
    前記パッド下部電極の上部に形成された絶縁層と、
    前記絶縁層の所定領域をエッチングして前記パッド下部電極を露出させることにより形成されたコンタクトホールと、
    前記コンタクトホール上に形成されて前記パッド下部電極と接触するパッド端子電極と
    が含まれて構成され、
    前記パッド下部電極は、アルミニウム合金層とモリブデン層との二重層構造であって、前記モリブデン層の厚さが少なくとも前記モリブデン層の下部に形成される前記アルミニウム合金層の厚さの1/4より大きく形成されることを特徴とする液晶表示装置のパッド構造。
  2. 前記コンタクトホールは、前記コンタクトホールのスロープを減らすために、所定の反応ガスを添加した窒化シリコンをエッチングガスとして使用してエッチング形成されることを特徴とする請求項1に記載の液晶表示装置のパッド構造。
  3. 前記コンタクトホールは、前記コンタクトホールのスロープを減らすために、エッチング形成された後にアッシング工程を連続して進行させることにより形成されることを特徴とする請求項1に記載の液晶表示装置のパッド構造。
  4. 前記モリブデン層の厚さは、前記アルミニウム合金層厚さの1/2よりは小さく形成されることを特徴とする請求項1ないし3のいずれか1項に記載の液晶表示装置のパッド構造。
  5. 前記アルミニウム合金層は、2000Åの厚さに形成されて、前記モリブデン層は、500Å〜1000Åの厚さに形成されることを特徴とする請求項1ないし3のいずれか1項に記載の液晶表示装置のパッド構造。
  6. 前記パッドは、ゲートパッドまたはデータパッドであることを特徴とする請求項1ないし3のいずれか1項に記載の液晶表示装置のパッド構造。
  7. 前記絶縁層は、ゲート絶縁膜及び保護層を含むことを特徴とする請求項1ないし3のいずれか1項に記載の液晶表示装置のパッド構造。
  8. 前記信号配線は、ゲート配線またはデータ配線であることを特徴とする請求項1ないし3のいずれか1項に記載の液晶表示装置のパッド構造。
  9. アレイ基板上に複数形成された信号配線の一端に所定面積でパッド下部電極を形成する段階と、
    前記パッド下部電極の上部に絶縁層を形成する段階と、
    前記絶縁層の所定領域をエッチングして前記パッド下部電極を露出させるようにコンタクトホールを形成する段階と、
    前記露出したパッド下部電極と接触するように前記コンタクトホール上にパッド端子電極を形成する段階と
    が含まれ、
    前記パッド下部電極を形成する段階は、モリブデン層の厚さが少なくとも前記モリブデン層の下部に形成されるアルミニウム合金層の厚さの1/4より大きくなるようにして、前記アルミニウム合金層と前記モリブデン層との二重層構造からなるパッド下部電極を形成する
    ことを特徴とする液晶表示装置のパッド製造方法。
  10. 前記コンタクトホールを形成する段階は、前記コンタクトホールのスロープを減らす所定の反応ガスを添加した窒化シリコンをエッチングガスとして使用して前記コンタクトホールをエッチング形成することを特徴とする請求項9に記載の液晶表示装置のパッド製造方法。
  11. 前記コンタクトホールを生成する段階は、エッチング形成した後にアッシング工程を連続して進行することにより前記コンタクトホールを形成することを特徴とする請求項9に記載の液晶表示装置のパッド製造方法。
  12. 前記パッド下部電極を形成する段階は、前記アルミニウム合金層を2000Åの厚さに形成し、前記モリブデン層を500Å〜1000Åの厚さに形成して前記パッド下部電極を形成することを特徴とする請求項9ないし11のいずれか1項に記載の液晶表示装置のパッド製造方法。
JP2005154614A 2004-06-30 2005-05-26 液晶表示装置のパッド構造及び液晶表示装置のパッド製造方法 Pending JP2006018239A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049983A KR101087398B1 (ko) 2004-06-30 2004-06-30 액정표시장치의 패드 구조 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2006018239A true JP2006018239A (ja) 2006-01-19

Family

ID=35513455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005154614A Pending JP2006018239A (ja) 2004-06-30 2005-05-26 液晶表示装置のパッド構造及び液晶表示装置のパッド製造方法

Country Status (4)

Country Link
US (1) US8023086B2 (ja)
JP (1) JP2006018239A (ja)
KR (1) KR101087398B1 (ja)
CN (1) CN100458534C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649319B1 (ko) 2005-10-28 2006-11-24 동부일렉트로닉스 주식회사 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952425B2 (ja) * 2006-08-21 2012-06-13 ソニー株式会社 液晶装置および電子機器
KR101256544B1 (ko) 2006-08-24 2013-04-19 엘지디스플레이 주식회사 유기 박막트랜지스터 액정표시장치 및 그 제조방법
KR101326246B1 (ko) 2006-12-12 2013-11-11 삼성디스플레이 주식회사 표시 장치
KR100922762B1 (ko) * 2008-03-10 2009-10-21 삼성모바일디스플레이주식회사 평판 디스플레이 장치 및 유기 발광 디스플레이 장치
JP5737550B2 (ja) * 2009-12-03 2015-06-17 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
KR101968929B1 (ko) * 2012-09-11 2019-04-16 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널
JP2016018948A (ja) * 2014-07-10 2016-02-01 セイコーエプソン株式会社 導電パターン形成方法、半導体装置、及び電子機器
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
CN106292094A (zh) * 2015-05-28 2017-01-04 鸿富锦精密工业(深圳)有限公司 电连接结构及其制作方法
CN105870133A (zh) * 2016-04-29 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
KR102567483B1 (ko) * 2016-09-09 2023-08-16 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148586A (ja) * 1995-11-28 1997-06-06 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2002151694A (ja) * 2000-11-09 2002-05-24 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2002357844A (ja) * 2001-03-29 2002-12-13 Nec Corp 液晶表示装置及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2003195355A (ja) * 2001-10-22 2003-07-09 Samsung Electronics Co Ltd 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US5402254B1 (en) * 1990-10-17 1998-09-22 Hitachi Ltd Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon
EP1338914A3 (en) 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR0183757B1 (ko) * 1995-11-21 1999-05-01 윤종용 박막 트랜지스터-액정 표시장치의 제조방법
KR100477141B1 (ko) * 1997-09-19 2005-07-04 삼성전자주식회사 금속막과그위에절연층을포함하는반도체장치의제조방법
US6337520B1 (en) * 1997-02-26 2002-01-08 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
TW400556B (en) 1997-02-26 2000-08-01 Samsung Electronics Co Ltd Composition for a wiring, a wiring using the composition, a manufacturing method thereof, a display using the wiring and a manufacturing method thereof
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6524876B1 (en) * 1999-04-08 2003-02-25 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100690001B1 (ko) * 2000-02-21 2007-03-08 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2002124680A (ja) 2000-10-16 2002-04-26 Toshiba Corp アレイ基板及びその製造方法
TW490857B (en) * 2001-02-05 2002-06-11 Samsung Electronics Co Ltd Thin film transistor array substrate for liquid crystal display and method of fabricating same
JP2003007689A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp アッシング装置、アッシング方法及び半導体装置の製造方法
US6734935B2 (en) * 2001-07-04 2004-05-11 Lg. Philips Lcd Co., Ltd. Array panel for a transflective liquid crystal display device
KR20030018667A (ko) * 2001-08-30 2003-03-06 엘지.필립스 엘시디 주식회사 액정 표시소자의 데이터 배선 형성방법
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
GB0210065D0 (en) * 2002-05-02 2002-06-12 Koninkl Philips Electronics Nv Electronic devices comprising bottom gate tft's and their manufacture
KR100866976B1 (ko) * 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100878242B1 (ko) * 2002-10-14 2009-01-13 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148586A (ja) * 1995-11-28 1997-06-06 Sharp Corp 薄膜トランジスタ及びその製造方法
JP2002151694A (ja) * 2000-11-09 2002-05-24 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2002357844A (ja) * 2001-03-29 2002-12-13 Nec Corp 液晶表示装置及びその製造方法
JP2003172946A (ja) * 2001-09-28 2003-06-20 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP2003195355A (ja) * 2001-10-22 2003-07-09 Samsung Electronics Co Ltd 半導体素子の接触部及びその製造方法とそれを含む表示装置用薄膜トランジスタアレイ基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649319B1 (ko) 2005-10-28 2006-11-24 동부일렉트로닉스 주식회사 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자

Also Published As

Publication number Publication date
KR20060000983A (ko) 2006-01-06
CN1716065A (zh) 2006-01-04
CN100458534C (zh) 2009-02-04
KR101087398B1 (ko) 2011-11-25
US20060001791A1 (en) 2006-01-05
US8023086B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
JP2006018239A (ja) 液晶表示装置のパッド構造及び液晶表示装置のパッド製造方法
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4823989B2 (ja) Tft―lcdアレイ基板及びその製造方法
TWI278710B (en) Thin film transistor array substrate and manufacturing method of the same
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US20050174501A1 (en) Array substrate for liquid crystal display and method for fabricating the same
JP2004133422A (ja) 液晶表示装置用アレイ基板とその製造方法
JP2010271732A (ja) 半導体素子の接触部及びその製造方法並びに表示装置用薄膜トランジスタ表示板及びその製造方法
JP4802462B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP2008010810A (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
JP2008010440A (ja) アクティブマトリクス型tftアレイ基板およびその製造方法
JP2008015510A (ja) 薄膜トランジスタアレイ基板及びこれの製造方法
US7335538B2 (en) Method for manufacturing bottom substrate of liquid crystal display device
JP4799491B2 (ja) 液晶表示装置及びその製造方法
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
JP2010157740A (ja) Tft−lcdアレイ基板、及びその製造方法
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
JP2006351844A (ja) 電気光学表示装置およびその製造方法
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2008098642A (ja) 薄膜トランジスタ基板の製造方法
JP5329019B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR100897720B1 (ko) 액정표시장치의 제조방법
JP2006285163A (ja) 薄膜トランジスタアレイの製造方法
JP4052804B2 (ja) 電極基板および電極基板の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100621

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100813