JP5737550B2 - 表示装置、表示装置の製造方法および電子機器 - Google Patents

表示装置、表示装置の製造方法および電子機器 Download PDF

Info

Publication number
JP5737550B2
JP5737550B2 JP2010163829A JP2010163829A JP5737550B2 JP 5737550 B2 JP5737550 B2 JP 5737550B2 JP 2010163829 A JP2010163829 A JP 2010163829A JP 2010163829 A JP2010163829 A JP 2010163829A JP 5737550 B2 JP5737550 B2 JP 5737550B2
Authority
JP
Japan
Prior art keywords
layer
electrode layer
region
source
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010163829A
Other languages
English (en)
Other versions
JP2011138097A (ja
Inventor
俊明 荒井
俊明 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010163829A priority Critical patent/JP5737550B2/ja
Priority to US12/941,449 priority patent/US9711576B2/en
Priority to CN2010105634043A priority patent/CN102130147B/zh
Publication of JP2011138097A publication Critical patent/JP2011138097A/ja
Application granted granted Critical
Publication of JP5737550B2 publication Critical patent/JP5737550B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）を用いて表示駆動を行う表示装置およびその製造方法、ならびに電子機器に関する。
近年、表示装置の分野では次世代のディスプレイが盛んに開発されており、省スペース、高輝度、低消費電力等が要望されている。このような表示装置としては、有機ＥＬ（Electro Luminescence）素子を用いた有機ＥＬディスプレイが注目されている。有機ＥＬディスプレイは、自発光型であるため視野角が広く、またバックライトを必要としないことから、省電力を期待できる。また、応答性が高い、装置自体の厚みを薄くすることができる、といったメリットもある。更には、有機発光材料はフレキシブル性を有するため、基板としてプラスチック等の可撓性のある基板を用いることにより、フレキシブル性を有するディスプレイを作製することも可能である。
ここで、有機ＥＬディスプレイの駆動方式としては、ＴＦＴを駆動素子として用いたアクティブマトリクス方式の駆動方式が用いられている。アクティブマトリクス方式は、パッシブマトリクス方式に比べて応答時間や解像度の点で優れているが、上記のような特長を有する有機ＥＬディスプレイには、特に適した駆動方式と考えられている。
このようなアクティブマトリクス型の有機ＥＬディスプレイは、少なくとも有機発光材料を有する有機ＥＬ素子と、この有機ＥＬ素子を駆動するための駆動素子（ＴＦＴ）とが設けられた駆動基板を有している。そして、この駆動基板の上には、有機ＥＬ素子を挟み込むようにして封止基板が貼り合わせられる。
また、有機ＥＬディスプレイには、有機ＥＬ素子からの光を上記駆動基板側に射出する下面発光（ボトムエミッション）方式と、逆にこの光を上記封止基板側に射出する上面発光（トップエミッション）方式とがある。後者の方が、表示電極の下層に、ＴＦＴを含む駆動回路を形成できるため、開発の主流となっている（例えば、特許文献１，２参照）。というのも、駆動基板には、各画素に均一な電流を流すための補正を行う複雑な補正回路等を形成する必要があるが、上面発光方式では、そのような補正回路を表示電極の下層に密集配置させることが可能であるため、開口率の低下を防ぐことができるからである。また、有機ＥＬ素子のアノード電極としては、透明導電膜が多く用いられている（例えば、特許文献３参照）。
特開２００１−１９５００８号公報 特開２００１−２９１５９５号公報 特開２００６−３１０３１７号公報
ところが近年では、ディスプレイの大型化に伴う画素サイズの大型化や、駆動トランジスタの特性均一性の向上に伴って、上記のような補正回路が簡略化されつつある。そのため、上面発光方式であっても表示電極下に回路を密集配置させる必要性が薄れ、開口率への影響も少なくなってきている。
この一方で、上面発光方式では、基板上に、まずＴＦＴを含む駆動回路を形成した後、その駆動回路上に平坦化膜を介して、有機ＥＬ素子を形成する。即ち、基板上に、まずゲート電極、ゲート絶縁膜、半導体層およびソース・ドレイン電極層を順に成膜してＴＦＴを形成した後、このＴＦＴ上に平坦化膜を形成した上で、更に有機ＥＬ素子として、下部表示電極（アノード）、画素間絶縁膜、発光層、上部表示電極（カソード）等を順に形成する。尚、ＴＦＴの成膜プロセスとしては、上記以外にも、基板上にまず半導体層を形成し、その後ゲート絶縁膜、ゲート電極およびソース・ドレイン電極を順に形成する場合もある。このため、製造工程や構成材料が多くなり、コスト面で不利になるという欠点がある。従って、製造工程を簡略化することが可能なディスプレイの実現が望まれている。
本発明はかかる問題点に鑑みてなされたもので、その目的は、工程を簡略化することが可能な表示装置の製造方法および表示装置、ならびに電子機器を提供することにある。
本発明の表示装置の製造方法は、基板上の、発光素子形成領域としての第１の領域および駆動素子形成領域としての第２の領域のうちの前記第２の領域に、ゲート電極層と、ゲート絶縁膜と、チャネルを構成すると共に酸化物半導体を含む半導体層と、をこの順に形成する工程と、半導体層上に、第１および第２の領域に渡って、少なくとも電極層とその上面側に積層された上部金属層とを有するソース・ドレイン電極層を形成する工程と、ソース・ドレイン電極層上の第２の領域に、酸化アルミニウム、酸化シリコンまたは窒化シリコンを含む保護膜を形成する工程と、保護膜を形成した後、ソース・ドレイン電極層上に、第１の領域に開口を有する画素間絶縁膜を形成する工程と、画素間絶縁膜を形成した後、ソース・ドレイン電極層の上部金属層のうちの第１の領域に対応する部分を、画素間絶縁膜をマスクとして用いたエッチングにより除去する工程と、上部金属層除去後、第１の領域に露出した電極層上に発光層を含む有機層および上部表示電極をこの順に形成する工程とを含むものである。電極層は、光反射性を有する金属により構成され、上部金属層は、モリブデン（Ｍｏ）により構成されている。
本発明の表示装置の製造方法では、基板上の第２の領域に、ゲート電極層および半導体層を形成した後、第１および第２の領域に渡って、ソース・ドレイン電極層を形成する。このソース・ドレイン電極層が、電極層とその上面側に上部金属層とを有することにより、その後の工程で、第１の領域に開口を有する画素間絶縁膜を形成する際、画素間絶縁膜のパターニングにより電極層が損傷を受けずに済む。即ち、画素間絶縁膜の形成過程において、上部金属層が電極層の保護層として機能する。この後、ソース・ドレイン電極層のうち第１の領域における上部金属層を選択的に除去することにより、第１の領域において、ソース・ドレイン電極層の電極層表面が露出する。この露出した電極層上に有機層および上部表示電極を形成することで、第１の領域には、ソース・ドレイン電極層（電極層）を下部表示電極として用いた有機発光素子が形成される。
本発明の表示装置は、基板上の第１の領域に、下部表示電極、発光層を含む有機層および上部表示電極をこの順に有する発光素子と、基板上の第２の領域に、ゲート電極層と、チャネルを構成すると共に酸化物半導体を含む半導体層と、ソース・ドレイン電極層と、をこの順に有する駆動素子と、ソース・ドレイン電極層上の第２の領域に設けられ、酸化アルミニウム、酸化シリコンまたは窒化シリコンを含む保護膜とを備えたものである。ここで、駆動素子のソース・ドレイン電極層は、発光素子の下部表示電極を兼ねて第１および第２の領域に設けられると共に、少なくとも電極層とその上面側に積層された上部金属層とを有し、かつ上部金属層のうちの第１の領域に対応する部分が除去されている。電極層は、光反射性を有する金属により構成され、上部金属層は、モリブデン（Ｍｏ）により構成されている。
本発明の電子機器は、上記本発明の表示装置を備えたものである。
本発明の表示装置の製造方法によれば、電極層の上面側に上部金属層が積層されたソース・ドレイン電極層を、第１および第２の領域に渡って形成するようにしたので、画素間絶縁膜を形成する際、上部金属層が保護膜となって電極層の損傷を防止することができる。この後、第１の領域における上部金属層を選択的に除去し、電極層表面を露出させることにより、第１の領域において、駆動素子のソース・ドレイン電極層（電極層）を発光素子の下部表示電極として機能させることができる。このように、駆動素子形成後に平坦化膜を形成する工程が不要であると共に、発光素子の下部表示電極を改めて形成する必要がなくなる。よって、製造工程を簡略化することができる。
本発明の表示装置および電子機器によれば、駆動素子のゲート電極層またはソース・ドレイン電極層が、第１および第２の領域に設けられると共に、電極層とその上面側に積層された上部金属層を有している。発光素子が配置される第１の領域では、上部金属層が除去されているので、電極層を下部表示電極として機能させることができる。製造工程数や構成材料を削減して、低コスト化を実現することが可能となる。
本発明の第１の実施の形態に係る表示装置の断面構造を表すものである。 図１に示した薄膜トランジスタの製造方法を工程順に表す図である。 図２に続く工程を表す図である。 図３に続く工程を表す図である。 図４に続く工程を表す図である。 図５に続く工程を表す図である。 図６に続く工程を表す図である。 図７に続く工程を表す図である。 図８に続く工程を表す図である。 図９に続く工程を表す図である。 図１０に続く工程を表す図である。 比較例に係る表示装置の断面構造を表すものである。 本発明の第２の実施の形態に係る表示装置の断面構造を表すものである。 図１３に示した表示装置の製造方法を工程順に表す図である。 図１４に続く工程を表す図である。 図１５に続く工程を表す図である。 図１６に続く工程を表す図である。 図１７に続く工程を表す図である。 図１８に続く工程を表す図である。 図１９に続く工程を表す図である。 本発明の第３の実施の形態に係る表示装置の断面構造を表すものである。 図２１に示した表示装置の製造方法を工程順に表す図である。 図２２に続く工程を表す図である。 図２３に続く工程を表す図である。 図２４に続く工程を表す図である。 図２５に続く工程を表す図である。 図２６に続く工程を表す図である。 各実施の形態に係る表示装置の周辺回路を含む全体構成を表す図である。 図２８に示した画素の回路構成を表す図である。 図２８に示した表示装置を含むモジュールの概略構成を表す平面図である。 図２８に示した表示装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。

１．第１の実施の形態（ソース・ドレイン電極層がアノード電極を兼ねる例）
２．第２の実施の形態（ゲート電極層がアノード電極を兼ねる例）
３．第３の実施の形態（ゲート電極層がアノード電極を兼ねる他の例）
４．適用例（電子機器の例）
＜第１の実施の形態＞
［表示装置１の構成］
図１は、本発明の第１の実施の形態に係る表示装置１の断面構造を表すものである。表示装置１は、例えばアクティブマトリクス型の有機ＥＬディスプレイであり、マトリクス状に配列する複数の画素を有する。各画素において、基板１０上の領域１０Ａ（第１の領域）に有機ＥＬ素子１ａ、領域１０Ｂ（第２の領域）にＴＦＴ１ｂがそれぞれ設けられている。本実施の形態では、ＴＦＴ１ｂにおけるソース・ドレイン電極層１５を、有機ＥＬ素子１ａのアノード電極として機能させている。
（ＴＦＴ１ｂ）
ＴＦＴ１ｂは、いわゆるボトムゲート型（逆スタガー構造）のＴＦＴであり、基板１０上に、ゲート電極層１１、ゲート絶縁膜１２、半導体層１３、チャネル保護膜１４およびソース・ドレイン電極層１５および保護膜１６がこの順に形成されたものである。
ゲート電極層１１は、表示装置１に印加されるゲート電圧によって半導体層１３中のキャリア密度（ここでは、電子密度）を制御する役割を果たすものである。但し、ゲート電極層１１は、ＴＦＴ１ｂにおけるゲート電極に限らず、これと同層に配置されて同一の積層膜構造で形成された他の電極、例えばキャパシタの下部電極等をも含むものである。このゲート電極層１１は、図示しないコンタクトホールを介して、ソース・ドレイン電極層１５と接続されている。
このゲート電極層１１は、電極層１１ａを含む複数の金属膜が積層された多層膜構造、例えば、電極層１１ａの上面に上部金属層１１ｂを有する２層構造となっている。電極層１１ａは、低抵抗金属材料、例えばアルミニウム（Ａｌ）、銀（Ａｇ）または銅（Ｃｕ）の単体、もしくはアルミニウム合金、銀合金または銅合金もしくはこれらの積層膜よりなり、厚みは例えば１００ｎｍ〜５００ｎｍである。アルミニウム合金としては、アルミニウムとネオジウム（Ｎｄ）との合金（ＡｌＮｄ合金）が挙げられる。上部金属層１１ｂは、例えばモリブデン（Ｍｏ）またはチタン（Ｔｉ）を含むものであり、厚みは例えば１０ｎｍ〜１００ｎｍである。
上記のような多層膜構造において、電極層１１ａが、キャリア密度を制御するゲート電極および電位を供給する配線としての機能を有している。上部金属層１１ｂは、電極層１１ａを熱や腐食から保護すると共に、電極層１１ａとソース・ドレイン電極層１５とのコンタクト性（コンタクトホールを介しての電気的なコンタクト性）を確保するために設けられている。尚、本実施の形態では、このゲート電極層１１は、上記のような積層膜であってもよいが、電極層１１ａのみよりなる単層膜であってもよい。また、ゲート電極層１１は、少なくとも領域１０Ｂに設けられていればよい。
ゲート絶縁膜１２は、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜および酸化アルミニウム膜等のうちの１種よりなる単層膜、またはこれらのうちの２種以上よりなる積層膜である。
半導体層１３は、ゲート電圧の印加によりチャネルを形成するものであり、例えば非晶質（アモルファス）シリコン、結晶性シリコン、酸化物半導体等を用いて形成されている。ここでは、光リークが少なく、良好なＴＦＴ特性を維持できる酸化物半導体を用いている。酸化物半導体を用いることにより、半導体層１３とソース・ドレイン電極層１５との間に、別途ｎ+層を形成しなくとも、良好な特性を得ることが可能である。
チャネル保護膜１４は、例えばシリコン酸化膜であり、ソース・ドレイン電極層１５の形成時におけるチャネルの損傷を防止するものである。
ソース・ドレイン電極層１５は、半導体層１３のチャネルに対応する領域において分離されており、分離された一方がソース電極、他方がドレイン電極として機能するものである。本実施の形態では、このソース・ドレイン電極層１５が、電極層１５ａを含む複数の金属膜が積層された多層膜構造、例えば、電極層１５ａの上面に上部金属層１５ｂ、下面に下部金属層１５ｃをそれぞれ有する３層構造となっている。電極層１５ａは、低抵抗で、かつ光反射性に優れた金属、例えばアルミニウムまたは銀（Ａｇ）の単体、もしくはアルミニウム合金または銀合金、もしくはこれらの積層膜よりなり、厚みは例えば１００ｎｍ〜１０００ｎｍである。アルミニウム合金としては、例えばＡｌＮｄ合金が挙げられる。上部金属層１５ｂおよび下部金属層１５ｃは、例えばモリブデン（Ｍｏ）またはチタン（Ｔｉ）等の不透明な金属材料よりなるものであり、厚みは例えば１０ｎｍ〜１００ｎｍである。例えば、ソース・ドレイン電極層１５では、電極層１５ａとしてアルミニウム合金、上部金属層１５ｂおよび下部金属層１５ｃとしてモリブデンが用いられる。尚、上部金属層１５ｂおよび下部金属層１５ｃそれぞれの構成金属は、互いに同一であってもよいが異なっていてもよく、また各厚みに関しても、互いに同じであってもよいし、異なっていてもよい。また、ここでいう「不透明」とは、例えばＩＴＯ等の透明導電膜ではない金属材料であることを意味している。
このような多層膜構造において、電極層１５ａは、ＴＦＴ１ｂのソース・ドレインとして機能すると共に、電位を供給する配線として機能するものである。ここで、電極層１５ａに用いられる低抵抗材料は概して、耐腐食性に欠け、大気中の酸素、水、硫黄等や、プロセス中に使用される現像液や剥離液と反応し、その機能を低下させてしまう。また、パターニング中あるいはパターニング後に、液中で発生する電池効果により、形状不良や腐食が生じることも知られている。上部金属層１５ｂおよび下部金属層１５ｃは、このような電極層１５ａの腐食を防止する機能を有している。また、下部金属層１５ｃは、電極層１５ａとその下層（ここでは、半導体層１３等）とのコンタクト性を確保する機能をも有している。尚、この下部金属層１５ｃは、半導体層１３等とのコンタクト性やソース・ドレイン電極層１５のパターニングへの影響がないようであれば、特に形成されていなくともよい。即ち、少なくとも電極層１５ａと上部金属層１５ｂとの２層構造であればよい。
本実施の形態では、このソース・ドレイン電極層１５が、ＴＦＴ１ｂの配置された領域１０Ｂだけでなく、領域１０Ｂから有機ＥＬ素子の配置された領域１０Ａに渡って、延在して形成されている。詳細には、ソース・ドレイン電極層１５のうちのソース電極またはドレイン電極が、領域１０Ｂから領域１０Ａにかけて延在して形成されている。これにより、詳細は後述するが、ソース・ドレイン電極層１５における電極層１５ａが、有機ＥＬ素子１ａのアノード電極として機能する（アノード電極を兼ねている）。このため、電極層１５ａは、光反射率が７０％以上の金属材料により形成されていることが望ましい。上述したアルミニウムや銀は、光反射率が９０％以上を示すものが多く、本実施の形態の電極層１５ａとして好適である。
保護膜１６は、例えば酸化アルミニウム膜、シリコン酸化膜またはシリコン窒化膜等の単層膜、もしくはそれらの積層膜である。尚、ここでは、保護膜１６を、チャネル保護膜１４とは別層として形成したが、チャネル保護膜１４が保護膜１６を兼ねていてもよいし、あるいはチャネル保護膜１４が積層膜である場合に、その一部の膜が保護膜１４を兼ねるようにしてもよい。
上記のようなＴＦＴ１ｂ上には、基板１０の全面に渡って画素間絶縁膜１７が形成されている。画素間絶縁膜１７は、領域１０Ａに開口を有し、この画素間絶縁膜１７の開口に対応して有機ＥＬ素子１ａが設けられている。
（有機ＥＬ素子１ａ）
有機ＥＬ素子１ａは、例えばＲ，Ｇ，Ｂのいずれかの色光を上面（基板１０と反対側の面）から出射する、上面発光型の発光素子である。有機発光素子１ａは、領域１０Ａに延在形成されたソース・ドレイン電極層１５（詳細には電極層１５ａ）をアノード電極（下部表示電極）として用いており、その上に発光層を含む有機層１８およびカソード電極１９（上部表示電極）をこの順に有している。
画素間絶縁膜１７は、例えば感光性ノボラック系の樹脂材料よりなる。この画素間絶縁膜１７は、具体的には上記樹脂材料をフォトリソグラフィ法により露光、現像することによりパターニングした後、酸素雰囲気下においてベークすることにより褐色化させ、短波長側の透過率を低下させたものである。尚、画素間絶縁膜１７としては、このような材料に限らず、例えばＴＦＴ１ｂの光リークが大きい場合には、他の有色樹脂材料を用いてもよいし、シリコン酸化膜等の無機絶縁材料を用いてもよい。但し、画素間絶縁膜１７は、有機ＥＬ素子の層間絶縁性を確保すると共に、カソード電極の断線を抑制するために、例えば断面形状が緩やかとなる樹脂材料が用いられる。また、そのような緩やかな断面形状を形成する際には、感光性樹脂材料を用いたフォトリソグラフィにより、露光および現像の２工程でパターニングすることが多い。
有機層１８は、基板１０に近い側から順に、例えば正孔注入層，正孔輸送層，発光層および電子輸送層（いずれも図示せず）等を積層したものである。これらの層のうち発光層以外の層は必要に応じて設ければよい。正孔注入層は、正孔注入効率を高めると共に、リークを防止するために設けられる。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。尚、有機層１８の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。
カソード電極１９は、基板１０上の各画素に共通の電極として設けられ、例えばアルミニウム，マグネシウム（Ｍｇ），カルシウム（Ｃａ），ナトリウム（Ｎａ），リチウム（Ｌｉ）等の金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金（ＭｇＡｇ合金）、またはアルミニウムとリチウムとの合金（ＡｌＬｉ合金）が好ましい。
このような有機ＥＬ素子１ａは、必要に応じて、シリコン窒化膜またはシリコン酸化膜などの保護膜により被覆され、その上から接着層を介して封止用基板が貼り合わされることにより封止されている。封止用基板には、カラーフィルタおよびブラックマトリクスとしての光遮蔽膜等が設けられている。
［表示装置１の製造方法］
図２〜図１１は、表示装置１の製造方法を説明するための図である。表示装置１は、例えば次のようにして製造することができる。
まず、図２（Ａ）に示したように、基板１０上の全面に、電極層１１ａおよび上部金属層１１ｂを順に、例えばスパッタ法により成膜した後、これらを、例えばフォトリソグラフィ法を用いてパターニングすることにより、選択的な領域にゲート電極層１１を形成する。
続いて、図２（Ｂ）に示したように、ゲート電極層１１上に、例えばプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法を用いて、ゲート絶縁膜１２を形成する。この際、原料ガスとしては、ゲート絶縁膜１２としてシリコン窒化膜を形成する場合には、シラン（ＳｉＨ4）、アンモニア（ＮＨ3）、窒素を含む混合ガスを用いる。あるいは、ゲート絶縁膜１２としてシリコン酸化膜を形成する場合には、シランおよび一酸化二窒素（Ｎ2Ｏ）を含む混合ガスを用いる。
次いで、図３に示したように、半導体層１３を、例えばスパッタ法により形成する。具体的には、半導体層１３として酸化インジウムガリウム亜鉛（ＩＧＺＯ）を用いる場合には、ＩＧＺＯのセラミックをターゲットとしたＤＣスパッタを行う。この際、例えばＤＣスパッタ装置において、真空容器内をその真空度が例えば１×１０-4Ｐａ以下になるまで排気したのち、アルゴン（Ａｒ）と酸素の混合ガスを導入してプラズマ放電させるとよい。この後、半導体層１３上に、例えばＣＶＤ法を用いてチャネル保護膜１４を成膜し、例えばフォトリソグラフィ法により所望の形状にパターニングする。このチャネル保護膜１４をパターニングした後、例えば配線端において、ゲート電極層１１と導通させるためのコンタクトホール（図示せず）を形成する。
続いて、図４に示したように、基板１０上の領域１０Ａ，１０Ｂを含む領域に渡って、例えばモリブデン、アルミニウム、モリブデンの順に積層された金属薄膜を例えばスパッタ法により成膜することにより、ソース・ドレイン電極層１５を形成する。
この後、図５に示したように、例えばフォトリソグラフィ法を用いたウェットエッチングにより、ソース・ドレイン電極層１５をパターニングする。具体的には、ソース・ドレイン電極層１５のチャネルに対応する領域に溝を形成すると共に、所望のテーパ形状となるように成形する。尚、この際、チャネル保護膜１４によって、半導体層１３の表面（チャネル表面）が保護されているため、エッチングによって半導体層１３が損傷を受けることが防止される。
次いで、図６に示したように、基板１０の全面に渡って、保護膜１６を、例えばスパッタ法や原子層成膜（ＡＬＤ：Atomic Layer Deposition）法を用いて形成する。この後、
図７に示したように、例えばフォトリソグラフィ法によるパターニングを行い、形成した保護膜１６のうち領域１０Ａに対応する部分を除去する。
続いて、図８に示したように、基板１０の全面に渡って、感光性ノボラック系の樹脂材料よりなる画素間絶縁膜１７を、例えば塗布法により成膜する。この際、例えば短波長側の透過率が低くなるように、成膜した画素間絶縁膜１７を酸素を含む雰囲気下においてベークすることにより褐色化させる。
この後、図９に示したように、成膜した画素間絶縁膜１７を、例えばフォトリソグラフィ法を用いてパターニングし、領域１０Ａに開口１７Ａを形成する。この際、アルカリ性の現像液を使用するが、このような現像液は、例えばアルミニウム等の金属を溶かしてしまうという性質がある。そのため、仮に、下層のソース・ドレイン電極層１５における電極層１５ａが単層膜である場合、即ち上部金属層１５ｂにより被覆されていない場合には、画素間絶縁膜１７と共に、電極層１５ａの表面がエッチングされて凹凸が生じてしまう（平坦性が損なわれる）。この点、本実施の形態では、上述のようにソース・ドレイン電極層１５を、電極層１５ａの上面にモリブデン等よりなる上部金属層１５ｂを積層した多層膜構造としているため、上部金属層１５ｂを保護膜として機能させ、電極層１５ａの損傷を防ぐことができる。
次いで、図１０に示したように、領域１０Ａにおけるソース・ドレイン電極層１５の上部金属層１５ｂのみを選択的に除去する。この際、領域１０Ａに開口１７Ａを有する画素間絶縁膜１７をマスクとして用いたエッチングを施す。例えば、上部金属層１５ｂがモリブデン、電極層１５ａがアルミニウムの場合、例えば燐酸濃度が５％以下の燐酸／硝酸／酢酸の混合液を用いることで、モリブデンよりなる上部金属層１５ｂのみを選択的にエッチングすることができる。これにより、領域１０Ａでは、良好な光反射性を有する電極層１５ａが露出する。
続いて、図１１に示したように、露出した電極層１５ａ上に、発光層を含む有機層１８を、例えば真空蒸着法により形成する。最後に、有機層１８上に、基板１０の全面を覆うように、カソード電極１９を、例えばスパッタ法や蒸着法により形成することにより、図１に示した表示装置１を完成する。
以上のように、表示装置１の製造工程では、基板１０上に、ゲート電極層１１、ゲート絶縁膜１２および半導体層１３を順に形成した後、領域１０Ａ，１０Ｂを含む領域に渡って、ソース・ドレイン電極層１５を形成する。そして、画素間絶縁膜１７を形成後、ソース・ドレイン電極層１５のうち領域１０Ａにおける上部金属層１５ｂを選択的に除去することにより、領域１０Ａにおいて、反射金属よりなる電極層１５ａの表面を露出させることができる。この露出した電極層１５ａ上に有機層１８およびカソード電極１９を形成することで、領域１０Ａに、ソース・ドレイン電極層１５（電極層１５ａ）をアノード電極として用いた有機ＥＬ素子１ａを形成することができる。
ここで、図１２に、比較例に係る表示装置１００の断面構造を示す。このように、表示装置１００は、基板１０１上に、有機ＥＬ素子１００ａとＴＦＴ１００ｂとを備えたものであるが、比較例では、ＴＦＴ１０１ｂが、有機ＥＬ素子１００ａのアノード電極１０９の下層に設けられた構造となっている。具体的には、ＴＦＴ１００ｂは、基板１０１上に、ゲート電極層１０２、ゲート絶縁膜１０３、半導体層１０４、チャネル保護膜１０５およびソース・ドレイン電極層１０６および保護膜１０７がこの順に形成されている。そして、このようなＴＦＴ１００ｂ上には、平坦化膜１０８が基板１０１の全面に渡って形成されており、ソース・ドレイン電極層１０６と導通するためのコンタクトホールが設けられている。この平坦化層１０８上に、コンタクトホールを埋め込むようにアノード電極１０９が形成されている。アノード電極１０９上には、開口を有する画素間絶縁膜１１０が形成され、その画素間絶縁膜１１０の開口部分に有機層１１１およびカソード電極１１２が順に形成されている。
このような比較例の表示装置１００では、有機ＥＬ素子１００ａとＴＦＴ１００ｂとを平坦化膜１０８を介して形成するため、ＴＦＴ１００ｂを形成した後、平坦化膜１０８の成膜工程、平坦化膜１０８のパターニング工程（コンタクトホール形成工程）を経て、有機ＥＬ素子１００ａを形成する。従って、製造工程数および成膜材料が多くなり、コスト高になり易い。
これに対し、本実施の形態では、上述したように、ＴＦＴ１ｂにおけるソース・ドレイン電極層１５（電極層１５ａ）を、有機ＥＬ素子１ａのアノード電極として機能させることにより、上記のような平坦化膜の成膜工程およびパターニング工程が不要となると共に、アノード電極を改めて形成する必要がない。よって、製造工程を簡略化することが可能となる。
また、本実施の形態では、ソース・ドレイン電極層１５として、下部金属層１５ｃ、電極層１５ａおよび上部金属層１５ｂをそれぞれ順に積層した多層膜構造とする。これにより、その後の工程において、領域１０Ａに開口１７Ａを有する画素間絶縁膜１７をパターニング形成する際に、上部金属層１５ｂを電極層１５ａの保護層として機能させ、電極層１５ａの損傷を防ぐことができる。そして、この上部金属層１５ｂは、その上層に形成された画素間絶縁膜１７をマスクとして用いたエッチングにより容易に除去することができる。これによって、光反射性に優れた電極層１５ａを表面に露出させ、有機ＥＬ素子１ａのアノード電極として好適に機能させることができる。
更に、本実施の形態では、下部金属層１５ｃおよび上部金属層１５ｂとして、不透明な金属材料を用いている。ここで一般に、有機ＥＬディスプレイのアノード電極としては、ＩＴＯ（酸化インジウム錫）等の透明導電膜が用いられることが多い。この場合、例えば透明導電膜を上層、アルミニウム合金等の光反射金属膜を下層とした積層膜構造をソース・ドレイン電極として用いることが考えられる。このような場合には、領域１０Ａにおける透明導電膜を除去する代わりに、酸化処理を行うことによって、透明導電膜における光透過率を高めるとよい。
但し、次のような理由により、ソース・ドレイン電極としては、本実施の形態のような不透明金属材料を用いた積層膜構造とすることが望ましい。即ち、透明導電膜を用いる場合、ＩＴＯ等の酸化物膜とアルミニウム等の光反射金属膜とを積層させる必要があるが、これらの膜材料はエッチング性が互いに異なるために、電極のパターニング工程において、良好な電極形状（テーパ形状）を得にくい。また、透明導電膜は、その成膜時に塵を生じ易い。このため、その塵によってソース・ドレイン電極層１５（またはその同層に形成された信号線等）におけるショートや、ソース・ドレイン電極層１５とカソード電極層との層間ショート等の欠陥を引き起こし易いという課題もある。従って、ソース・ドレイン電極層１５における上部電極層１５ｂとしては、不透明な金属、例えばモリブデンやチタン等の金属を用いることにより、透明導電膜を用いる場合に比べ、電極のパターニングが容易となり、また成膜時に塵等が生じにくくなるという利点がある。
＜第２の実施の形態＞
［表示装置２の構成］
図１３は、本発明の第２の実施の形態に係る表示装置２の断面構造を表すものである。表示装置２は、上記第１の実施の形態の表示装置１と同様、例えばアクティブマトリクス型の有機ＥＬディスプレイであり、各画素において、基板１０上の領域１０Ａに有機ＥＬ素子２ａ、領域１０ＢにＴＦＴ２ｂがそれぞれ設けられている。但し、本実施の形態では、ＴＦＴ２ｂにおけるゲート電極層２１を、有機ＥＬ素子２ａのアノード電極として機能させている。以下、上記第１の実施の形態と同様の構成要素については、同一の符号を付し適宜説明を省略する。
（ＴＦＴ２ｂ）
ＴＦＴ２ｂは、いわゆるボトムゲート型（逆スタガー構造）のＴＦＴであり、基板１０上に、ゲート電極層２１、ゲート絶縁膜２２、半導体層１３、チャネル保護膜１４およびソース・ドレイン電極層２３および保護膜１６がこの順に形成されたものである。
ゲート電極層２１は、上記第１の実施の形態のゲート電極層１１と同様、表示装置２に印加されるゲート電圧によって半導体層１３中のキャリア密度を制御する役割を果たすものである。また、ゲート電極層２１は、電極層２１ａを含む複数の金属膜が積層された多層膜構造を有しており、ＴＦＴ２ｂにおけるゲート電極に限らず、これと同層に配置されて同一の積層膜構造を有する他の電極、例えばキャパシタの下部電極等をも含むものである。多層膜構造としては、例えば、電極層２１ａの上面に上部金属層２１ｂを有する２層構造が挙げられる。電極層２１ａは、例えばアルミニウムまたは銀の単体、もしくはアルミニウム合金または銀合金、もしくはこれらの積層膜よりなり、厚みは例えば１００ｎｍ〜５００ｎｍである。上部金属層２１ｂは、例えばモリブデン（Ｍｏ）またはチタン（Ｔｉ）を含むものであり、厚みは例えば１０ｎｍ〜２００ｎｍである。
上記のような多層膜構造において、詳細には、電極層２１ａが、キャリア密度を制御するゲート電極および電位を供給する配線としての機能を有している。上部金属層２１ｂは、電極層２１ａとソース・ドレイン電極層２３とのコンタクト性（図示しないコンタクトホールを介しての電気的なコンタクト性）を確保すると共に、電極層２１ａを保護し、腐食を防止するために設けられている。
本実施の形態では、このゲート電極層２１が、ＴＦＴ２ｂの配置された領域１０Ｂだけでなく、有機ＥＬ素子２ａの配置された領域１０Ａにも形成されている。これにより、詳細は後述するが、ゲート電極層２１における電極層２１ａが、有機ＥＬ素子２ａのアノード電極として機能する（アノード電極を兼ねている）。このため、電極層２１ａは、光反射率が７０％以上の金属材料により形成されていることが望ましい。上述したアルミニウムや銀は、光反射率が９０％以上を示すものが多く、本実施の形態の電極層２１ａとして好適である。
ゲート絶縁膜２２は、上記第１の実施の形態のゲート絶縁膜１２と同様、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜および酸化アルミニウム膜等のうちの１種よりなる単層膜、またはこれらのうちの２種以上よりなる積層膜である。但し、本実施の形態では、領域１０Ａに対応して、開口（後述の開口２２Ａ）が形成されている。
ソース・ドレイン電極層２３は、上記第１の実施の形態と同様、半導体層１３のチャネルに対応する領域において分離されており、分離された一方がソース電極、他方がドレイン電極として機能するものである。また、このソース・ドレイン電極層２３が、例えば半導体層１３の側から順に、下部金属層２３ｃ、電極層２３ａおよび上部金属層２３ｂを積層してなる３層構造となっている。これらのうち電極層２３ａは、低抵抗金属材料、例えばアルミニウム（Ａｌ）、銀（Ａｇ）または銅（Ｃｕ）の単体、もしくはアルミニウム合金、銀合金または銅合金、もしくはこれらの積層膜よりなり、厚みは例えば１００ｎｍ〜１０００ｎｍである。上部金属層２３ｂおよび下部金属層２３ｃは、例えばモリブデン（Ｍｏ）またはチタン（Ｔｉ）等の不透明な金属材料よりなるものであり、厚みは例えば１ｎｍ〜１００ｎｍである。このような３層構造において、電極層２３ａは、ＴＦＴ１ｂのソース・ドレインおよび電位を供給する配線として機能し、上部金属層２３ｂおよび下部金属層２３ｃは、電極層２３ａの腐食を防止する機能を有している。下部金属層２３ｃは、電極層２３ａとその下層（ここでは半導体層１３等）とのコンタクト性を確保する役割をも果たしている。
但し、本実施の形態では、このソース・ドレイン電極層２３は、領域１０Ｂにのみ形成されている。また、上記３層構造のうち少なくとも下部金属層２３ｃでは、上記ゲート電極層２１における上部金属層２１ｂとのエッチング選択性が得られるように、その上部金属層２１ｂと異なる金属材料を用いることが望ましい。例えばゲート電極層２１の上部金属層２１ｂにモリブデンを用いた場合には、ソース・ドレイン電極層２３の下部金属層２３ｃには、チタンを用いるようにするとよい。
上記のようなＴＦＴ２ｂ上には、基板１０の全面に渡って画素間絶縁膜２４が形成されている。画素間絶縁膜２４は、領域１０Ａに開口を有し、この画素間絶縁膜２４の開口に対応して有機ＥＬ素子２ａが設けられている。画素間絶縁膜２４は、上記第１の実施の形態の画素間絶縁膜１７と同様の材料により構成されている。
（有機ＥＬ素子２ａ）
有機ＥＬ素子２ａは、上記第１の実施の形態の有機ＥＬ素子１ａと同様、例えばＲ，Ｇ，Ｂのいずれかの色光を上面から出射する、上面発光型の発光素子である。但し、有機ＥＬ素子２ａは、領域１０Ａに形成されたゲート電極層２１（詳細には電極層２１ａ）をアノード電極として用いており、その上に発光層を含む有機層１８およびカソード電極１９をこの順に有している。
［表示装置２の製造方法］
図１４〜図２０は、表示装置２の製造方法を説明するための図である。表示装置２は、例えば次のようにして製造することができる。
まず、図１４に示したように、上記第１の実施の形態と同様にして、基板１０上にゲート電極層２１およびゲート絶縁膜２２を順に形成する。
続いて、図１５（Ａ）に示したように、上記第１の実施の形態と同様にして、半導体層１３およびチャネル保護膜１４を成膜し、所望の形状にパターニングする。
次いで、図１５（Ｂ）に示したように、ゲート絶縁膜２２のうち領域１０Ａに対応する部分に、例えばフォトリソグラフィ法を用いたパターニングにより開口２２Ａを形成し、領域１０Ａにおいてゲート電極層２１の上部金属層２１ｂを露出させる。またこの際、ゲート電極層２１と導通させるためのコンタクトホール（図示せず）を形成する。
続いて、図１６に示したように、基板１０上に、例えばチタン、アルミニウム、チタンの順に積層された金属多層膜を例えばスパッタ法により成膜する。この後、例えばフォトリソグラフィ法を用いたウェットエッチングにより、形成した金属多層膜の領域１０Ａに対応する部分を除去すると共に、所望の形状にパターニングすることにより、ソース・ドレイン電極層２３を形成する。
次いで、図１７に示したように、保護膜１６を、基板１０の全面に渡って、例えばスパッタ法や原子層成膜法を用いて成膜した後、例えばフォトリソグラフィ法によるパターニングを行い、形成した保護膜１６のうち領域１０Ａに対応する部分を除去する。
続いて、図１８に示したように、まず基板１０の全面に渡って、上記第１の実施の形態の画素間絶縁膜１７と同様にして、画素間絶縁膜２４を成膜する。
この後、図１９に示したように、上記第１の実施の形態の画素間絶縁膜１７と同様にして、成膜した画素間絶縁膜２４を、例えばフォトリソグラフィ法を用いてパターニングし、領域１０Ａに開口２４Ａを形成する。また、この際、ゲート電極層２１を、電極層２１ａの上面にＭｏ等よりなる上部金属層２１ｂを積層した多層膜構造としているため、この上部金属層２１ｂを保護膜として機能させ、電極層２１ａの損傷を防ぐことができる。
次いで、図２０に示したように、領域１０Ａにおけるゲート電極層２１の上部金属層２１ｂのみを選択的に除去する。この際、領域１０Ａに開口２４Ａを有する画素間絶縁膜２４をマスクとして用いたエッチングを施す。これにより、領域１０Ａでは、良好な光反射性を有する電極層２１ａが露出する。
最後に、上記第１の実施の形態と同様にして、露出した電極層２１ａ上に、有機層１８およびカソード電極１９を順に形成することにより、図１３に示した表示装置２を完成する。
以上のように、表示装置２の製造工程では、基板１０上に、ゲート電極層２１、ゲート絶縁膜２２、半導体層１３、チャネル保護膜１４およびソース・ドレイン電極層２３を形成する。そして、画素間絶縁膜２４を形成後、ゲート電極層２１のうち領域１０Ａにおける上部金属層２１ｂを選択的に除去することにより、領域１０Ａにおいて、反射金属よりなる電極層２１ａの表面を露出させることができる。この露出した電極層２１ａ上に有機層１８およびカソード電極１９を形成することで、領域１０Ａに、ゲート電極層２１（電極層２１ａ）をアノード電極として用いた有機発光素子２ａを形成することができる。
即ち、本実施の形態においても、上記第１の実施の形態と同様、平坦化膜の成膜工程やパターニング工程が不要となると共に、アノード電極を改めて形成する必要がない。よって、製造工程を簡略化することが可能となる。
そして、ゲート電極層２１として、電極層２１ａの上面に上部金属層２１ｂを積層した多層膜構造を用いる。これにより、その後の工程において、領域１０Ａに開口２４Ａを有する画素間絶縁膜２４をパターニング形成する際に、上部金属層２１ｂを電極層２１ａの保護層として機能させ、電極層２１ａの損傷を防ぐことができる。そして、この上部金属層２１ｂは、その上層に形成された画素間絶縁膜２４をマスクとして用いたエッチングにより容易に除去することができる。これによって、光反射性に優れた電極層２１ａを表面に露出させ、有機ＥＬ素子２ａのアノード電極として好適に機能させることができる。
また、本実施の形態においても、上部金属層２１ｂとして、不透明な金属材料を用いることにより、透明導電膜を用いる場合に比べ、電極のパターニングが容易となり、また成膜時に塵等が生じにくい。尚、ソース・ドレイン電極層２３についても同様の理由から、上部金属層２３ｂおよび下部金属層２３ｃが不透明な金属材料よりなることが望ましい。
但し、本実施の形態では、ゲート電極層２１をアノード電極として用いることにより、歩留まりの低下を抑制することができる。ここで、一般に、アルミニウムや銀等の表面には、その後の熱工程により、ヒロックやウィスカーなどのマイグレーションが発生し、電極間のショート不良の原因となることがある。このような不良を防ぎ、耐熱性を強化するためには、ネオジウム等の希土類元素を添加して合金化することが考えられる。ところが、合金化すると、抵抗が増加してしまい、複雑な信号書き込みを行う信号線の時定数が増加し、パルスが鈍って書きこみ不良を誘発するという難点がある。また、ハイフレームレートのパネルに使用される場合には、ソース・ドレイン電極層２３では低抵抗化が要求され、その膜厚を厚くする必要がある。膜厚が大きくなると、電極表面の粗さが増し、反射率の低下やその上部に形成されるＥＬ層の層間絶縁性の低下による欠陥の増加等が生じてしまう。
この点、ゲート電極層２１では、ソース・ドレイン電極層（あるいは、それと同層の信号線）に比べ、低抵抗であることが要求されず、また、後工程におけるゲート絶縁膜の成膜温度が３５０℃〜４５０℃と高温である。そのため、耐熱性を向上させる目的で合金化する必然性があるが、合金化した場合であっても、その後工程におけるゲート絶縁膜の成膜温度において、不純物が偏析して低抵抗となり易い。このように、ゲート電極層２１では、耐熱性を高めるために合金化されたものを使用し易い。また、合金化されているために、グレインが微細であり、かつ比較的薄い膜で形成することができるため、表面粗さを抑制して、その上層に形成するカソード電極との層間ショート不良等による歩留まりの低下も発生しにくい。従って、ソース・ドレイン電極層１５をアノード電極として用いた上記第１の実施の形態よりも、ゲート電極層２１をアノード電極として用いた本実施の形態の方が、歩留りの低下を抑制すると共に、低抵抗な信号線を用意することができる。
＜第３の実施の形態＞
［表示装置２の構成］
図２１は、本発明の第３の実施の形態に係る表示装置３の断面構造を表すものである。表示装置３は、上記第１の実施の形態の表示装置１と同様、例えばアクティブマトリクス型の有機ＥＬディスプレイであり、各画素において、基板１０上の領域１０Ａに有機ＥＬ素子２ａ、領域１０ＢにＴＦＴ３ｂがそれぞれ設けられている。また、有機ＥＬ素子２ａのアノード電極には、上記第２の実施の形態と同様、ゲート電極層２１（電極層２１ａ）を用いており、ソース・ドレイン電極層２３は、領域１０Ｂにのみ形成されている。以下、上記第１および第２の実施の形態と同様の構成要素については、同一の符号を付し適宜説明を省略する。
（ＴＦＴ３ｂ）
ＴＦＴ３ｂは、いわゆるトップゲート型（スタガー構造）のＴＦＴであり、基板１０上に、半導体層１３、ゲート絶縁膜２２、ゲート電極層２１、層間絶縁膜２５、保護膜１６およびソース・ドレイン電極層２３がこの順に形成されたものである。即ち、本実施の形態では、上記第１および第２の実施の形態におけるＴＦＴ各層の積層順序（プロセス順序）が異なっている。具体的には、基板１０側の最下層に半導体層１３が形成され、この半導体層１３の所定の領域にゲート絶縁膜２２を介してゲート電極層２１が配設されている。層間絶縁膜２５は、これらの半導体層１３、ゲート絶縁膜２２およびゲート電極層２１を覆って形成されており、半導体層１３の一部に対向して一対のコンタクトホール（後述のコンタクトホール２５Ｂ）を有している。ソース・ドレイン電極層２３は、これらのコンタクトホール２５Ｂを埋めるように設けられている。尚、ここでは、保護膜１６が層間絶縁膜２５の表面（領域１０Ａの開口部分およびソース・ドレイン形成のためのコンタクトホールを除く）に形成されている。尚、層間絶縁膜２５は、例えばシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜および酸化アルミニウム膜等のうちの１種よりなる単層膜、またはこれらのうちの２種以上よりなる積層膜である。
［表示装置３の製造方法］
図２２〜図２７は、表示装置３の製造方法を説明するためのものである。表示装置３は、例えば次のようにして製造することができる。
まず、図２２（Ａ）に示したように、上記第１の実施の形態と同様にして、基板１０上に半導体層１３を成膜し、所望の形状にパターニングする。続いて、基板１０の領域１０Ｂにおける所定の領域（半導体層１３上の一部）および領域１０Ａに、ゲート絶縁膜２２をパターニング形成する。
続いて、図２３に示したように、形成したゲート絶縁膜２２上に、ゲート電極層２１を、上記第１の実施の形態と同様の手法によりパターニング形成する。
次いで、図２４に示したように、基板１０の全面に渡って、上述した材料よりなる層間絶縁膜２５を、例えばプラズマＣＶＤ法により成膜した後、領域１０Ａに対応する部分に、例えばフォトリソグラフィ法により開口２５Ａを形成し、領域１０Ａにおいてゲート電極層２１の上部金属層２１ｂを露出させる。また開口２５Ａを形成する際、半導体層１３とソース・ドレイン電極層２３との導通のための一対のコンタクトホール２５Ｂを形成する。
続いて、図２５に示したように、保護膜１６を、基板１０の全面に渡って、例えばスパッタ法や原子層成膜法を用いて成膜した後、例えばフォトリソグラフィ法によるパターニングを行い、形成した保護膜１６のうち層間絶縁膜２５の開口２５Ａおよびコンタクトホール２５Ｂに対応する部分を除去する。尚、基板１０の全面に渡って上記層間絶縁膜２５と保護膜１６とを順に成膜した後に、これら２層を続けてエッチングして開口２５Ａおよびコンタクトホール２５Ｂを形成するようにしてもよい。
次いで、図２６に示したように、基板１０上に、例えばチタン、アルミニウム、チタンの順に積層された金属多層膜を例えばスパッタ法により成膜する。この後、例えばフォトリソグラフィ法を用いたウェットエッチングにより、形成した金属多層膜の領域１０Ａに対応する部分を除去すると共に、所望の形状にパターニングすることにより、ソース・ドレイン電極層２３を形成する。
続いて、図２７に示したように、基板１０の全面に渡って、上記第２の実施の形態と同様にして、領域１０Ａに開口２４Ａを有する画素間絶縁膜２４を形成した後、ゲート電極層２１における領域１０Ａの上部金属層２１ｂのみを選択的に除去する。画素間絶縁膜２４を形成する際には、本実施の形態においても、ゲート電極層２１において、上部金属層２１ｂを電極層２１ａの保護膜として機能させ、電極層２１ａの損傷を防ぐ。また、上部金属層２１ｂを選択的に除去する際には、画素間絶縁膜２４をマスクとして用いたエッチングを施すことで、領域１０Ａにおいて反射電極としての電極層２１ａを露出させる。
最後に、上記第１の実施の形態と同様にして、露出した電極層２１ａ上に、有機層１８およびカソード電極１９を順に形成することにより、図２１に示した表示装置３を完成する。
以上のように、表示装置３の製造工程では、基板１０上に、半導体層１３、ゲート絶縁膜２２、ゲート電極層２１、層間絶縁膜２５、保護膜１６およびソース・ドレイン電極層２３を形成する。そして、上記第２の実施の形態と同様、画素間絶縁膜２４を形成後、ゲート電極層２１のうち領域１０Ａにおける上部金属層２１ｂを選択的に除去することにより、領域１０Ａにおいて電極層２１ａの表面を露出させることができる。この露出した電極層２１ａ上に有機層１８およびカソード電極１９を形成することで、領域１０Ａに、ゲート電極層２１（電極層２１ａ）をアノード電極として用いた有機ＥＬ素子２ａを形成することができる。
従って、本実施の形態においても、上記第１の実施の形態と同様、平坦化膜の成膜工程やパターニング工程が不要となると共に、アノード電極を改めて形成する必要がないことから、製造工程を簡略化することが可能となる。また、ゲート電極層２１を、上部金属層２１ｂを有する多層膜構造とすることにより、画素間絶縁膜２４のパターニングの際に、電極層２１ａの損傷を防ぐことができる。更に、ゲート電極層２１をアノード電極として用いることにより、ソース・ドレイン電極層をアノードとする場合に比べて歩留まりの低下を抑制することができる。よって、上記第１および第２の実施の形態と同等の効果を得ることができる。
尚、上記第３の実施の形態では、ＴＦＴ３ｂとして、基板１０の側から順に半導体層１３、ゲート絶縁膜２２、ゲート電極層２１、層間絶縁膜２５およびソース・ドレイン電極層２３を積層してなる構造を例に挙げ、そのうちのゲート電極層２１を有機ＥＬ素子２ａのアノード電極として機能させる場合について説明した。即ち、第３の実施の形態は、上記第２の実施の形態におけるＴＦＴの積層構造およびプロセスの他の例に該当するが、このようなＴＦＴ３ｂは、上記第１の実施の形態にも適用可能である。即ち、ＴＦＴ３ｂにおけるソース・ドレイン電極層２３を領域１０Ａおよび領域１０Ｂに渡って形成し、上部金属層２３ｃを除去して、電極層２３ｂをアノードとして機能させるようにしてもよい。
［表示装置１，２の全体構成、画素回路構成］
次に、上記第１，第２の実施の形態に係る表示装置１，２の全体構成および画素回路構成について説明する。図２８は、有機ＥＬディスプレイとして用いられる表示装置の周辺回路を含む全体構成を表すものである。このように、例えば基板１０上には、有機ＥＬ素子を含む複数の画素ＰＸＬＣがマトリクス状に配置されてなる表示領域３０が形成され、この表示領域３０の周辺に、信号線駆動回路としての水平セレクタ（ＨＳＥＬ）３１と、走査線駆動回路としてのライトスキャナ（ＷＳＣＮ）３２と、電源線駆動回路としての電源スキャナ（ＤＳＣＮ）３３とが設けられている。
表示領域３０において、列方向には複数（整数ｎ個）の信号線ＤＴＬ１〜ＤＴＬｎが配置され、行方向には、複数（整数ｍ個）の走査線ＷＳＬ１〜ＷＳＬｍおよび電源線ＤＳＬ１〜ＤＳＬｍがそれぞれ配置されている。また、各信号線ＤＴＬと各走査線ＷＳＬとの交差点に、各画素ＰＸＬＣ（Ｒ、Ｇ、Ｂに対応する画素のいずれか１つ）が設けられている。各信号線ＤＴＬは水平セレクタ３１に接続され、この水平セレクタ３１から各信号線ＤＴＬへ映像信号が供給されるようになっている。各走査線ＷＳＬはライトスキャナ３２に接続され、このライトスキャナ３２から各走査線ＷＳＬへ走査信号（選択パルス）が供給されるようになっている。各電源線ＤＳＬは電源スキャナ３３に接続され、この電源スキャナ３３から各電源線ＤＳＬへ電源信号（制御パルス）が供給されるようになっている。
図２９は、画素ＰＸＬＣにおける具体的な回路構成例を表したものである。各画素ＰＸＬＣは、有機ＥＬ素子３Ｄを含む画素回路４０を有している。この画素回路４０は、サンプリング用トランジスタ３Ａおよび駆動用トランジスタ３Ｂと、保持容量素子３Ｃと、有機ＥＬ素子３Ｄとを有するアクティブ型の駆動回路である。これらのうち、有機ＥＬ素子３Ｄが、上記実施の形態等の有機ＥＬ素子１ａ，２ａ、トランジスタ３Ａ（またはトランジスタ３Ｂ）が、上記実施の形態等のＴＦＴ１ｂ，２ｂにそれぞれ相当する。
サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬに接続され、そのソースおよびドレインのうちの一方が対応する信号線ＤＴＬに接続され、他方が駆動用トランジスタ３Ｂのゲートに接続されている。駆動用トランジスタ３Ｂは、そのドレインが対応する電源線ＤＳＬに接続され、ソースが有機ＥＬ素子３Ｄのアノードに接続されている。また、この有機ＥＬ素子３Ｄのカソードは、接地配線３Ｈに接続されている。なお、この接地配線３Ｈは、全ての画素ＰＸＬＣに対して共通に配線されている。保持容量素子３Ｃは、駆動用トランジスタ３Ｂのソースとゲートとの間に配置されている。
サンプリング用トランジスタ３Ａは、走査線ＷＳＬから供給される走査信号（選択パルス）に応じて導通することにより、信号線ＤＴＬから供給される映像信号の信号電位をサンプリングし、保持容量素子３Ｃに保持するものである。駆動用トランジスタ３Ｂは、所定の第１電位（図示せず）に設定された電源線ＤＳＬから電流の供給を受け、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流を有機ＥＬ素子３Ｄへ供給するものである。有機ＥＬ素子３Ｄは、この駆動用トランジスタ３Ｂから供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
このような回路構成では、走査線ＷＳＬから供給される走査信号（選択パルス）に応じてサンプリング用トランジスタ３Ａが導通することにより、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされ、保持容量素子３Ｃに保持される。また、上記第１電位に設定された電源線ＤＳＬから駆動用トランジスタ３Ｂへ電流が供給され、保持容量素子３Ｃに保持された信号電位に応じて、駆動電流が有機ＥＬ素子３Ｄ（赤色、緑色および青色の各有機ＥＬ素子）へ供給される。そして、各有機ＥＬ素子３Ｄは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。これにより、表示装置において、映像信号に基づく映像表示がなされる。
＜適用例＞
以下、上記のような表示装置１，２の電子機器への適用例について説明する。表示装置１，２は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、表示装置１，２は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
（モジュール）
上記表示装置は、例えば図３０に示したようなモジュールとして、後述の適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板１０の一辺に、封止用基板５０から露出した領域２１０を設け、この露出した領域２１０に、水平セレクタ３１、ライトスキャナ３２および電源スキャナ３３の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
（適用例１）
図３１は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が表示装置１，２に相当する。
（適用例２）
図３２は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が表示装置１，２に相当する。
（適用例３）
図３３は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が表示装置１，２に相当する。
（適用例４）
図３４は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。この表示部６４０が表示装置１，２に相当する。
（適用例５）
図３５は、携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１，２に相当する。
以上、実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、種々の変形が可能である。例えば、上記実施の形態では、ソース・ドレイン電極層として、電極層の上下面を金属薄膜で被覆した３層構造を例に挙げて説明したが、これに限らず、ソース・ドレイン電極層は、少なくとも電極層の上面に上部金属膜が形成された２層構造であればよい。但し、電極層の下層とのコンタクト性を確保し、プロセス中の腐食を防止するためには、上記実施の形態で説明したような３層以上の積層膜構造とすることが望ましい。あるいは、４層以上を積層した多層膜構造としてもよい。また、ゲート電極層についても電極層と上部金属層との２層構造である場合を例に挙げて説明したが、これに限定されず、３層以上の多層膜構造であってもよい。
また、上記実施の形態では、保護膜１６を成膜した後、その領域１０Ａに対応する部分を除去し、その後、画素間絶縁膜を形成する場合を例に挙げて説明したが、保護膜１６のパターニング手順はこれに限定されない。例えば、保護膜１６を基板１０の全面に形成した後、続いて画素間絶縁膜を成膜し、その画素間絶縁膜に開口を形成した後に、保護膜１６の領域１０Ａに対応する部分を除去するようにしてもよい。この場合にも、画素間絶縁膜をマスクとして用いたエッチングにより保護膜１６を選択的に除去することが可能である。
１，２…表示装置、１ａ，２ａ…有機ＥＬ素子、１ｂ，２ｂ…ＴＦＴ、１０…基板、１１，２１…ゲート電極層（１１ａ，２１ａ…電極層、１１ｂ，２１ｂ…上部金属層）、１２，２２…ゲート絶縁膜、１３…半導体層、１４…チャネル保護膜、１５，２３…ソース・ドレイン電極層（１５ａ，２３ａ…電極層、１５ｂ，２３ｂ…上部金属層）、１６…保護膜、１７，２４…画素間絶縁膜、１８…有機層、１９…カソード電極。

Claims (5)

  1. 基板上の、発光素子形成領域としての第１の領域および駆動素子形成領域としての第２の領域のうちの前記第２の領域に、ゲート電極層と、ゲート絶縁膜と、チャネルを構成すると共に酸化物半導体を含む半導体層と、をこの順に形成する工程と、
    前記半導体層上に、前記第１および第２の領域に渡って、少なくとも電極層とその上面側に積層された上部金属層とを有するソース・ドレイン電極層を形成する工程と、
    前記ソース・ドレイン電極層上の前記第２の領域に、酸化アルミニウム、酸化シリコンまたは窒化シリコンを含む保護膜を形成する工程と、
    前記保護膜を形成した後、前記ソース・ドレイン電極層上に、前記第１の領域に開口を有する画素間絶縁膜を形成する工程と、
    前記画素間絶縁膜を形成した後、前記ソース・ドレイン電極層の前記上部金属層のうちの前記第１の領域に対応する部分を、前記画素間絶縁膜をマスクとして用いたエッチングにより除去する工程と、
    前記上部金属層除去後、前記第１の領域に露出した前記電極層上に、発光層を含む有機層および上部表示電極をこの順に形成する工程とを含み、
    前記電極層は光反射性を有する金属により構成され、
    前記上部金属層は、モリブデン（Ｍｏ）により構成されている
    表示装置の製造方法。
  2. 前記ソース・ドレイン電極層を形成する工程では、
    前記半導体層の側から順に、下部金属層、前記電極層および前記上部金属層を形成し、
    前記下部金属層として、不透明金属を用いる
    請求項１に記載の表示装置の製造方法。
  3. 前記電極層は、アルミニウム（Ａｌ）または銀（Ａｇ）よりなる金属単体、もしくはアルミニウムまたは銀を含む合金を含む
    請求項１に記載の表示装置の製造方法。
  4. 基板上の第１の領域に、下部表示電極、発光層を含む有機層および上部表示電極をこの順に有する発光素子と、
    基板上の第２の領域に、ゲート電極層と、ゲート絶縁膜と、チャネルを構成すると共に酸化物半導体を含む半導体層と、ソース・ドレイン電極層と、をこの順に有する駆動素子と、
    前記ソース・ドレイン電極層上の前記第２の領域に設けられ、酸化アルミニウム、酸化シリコンまたは窒化シリコンを含む保護膜とを備え、
    前記駆動素子の前記ソース・ドレイン電極層は、
    前記発光素子の前記下部表示電極を兼ねて前記第１および第２の領域に設けられると共に、少なくとも電極層とその上面側に積層された上部金属層とを有し、かつ前記上部金属層のうちの前記第１の領域に対応する部分が除去されており、
    前記電極層は光反射性を有する金属により構成され、
    前記上部金属層は、モリブデン（Ｍｏ）により構成されている
    表示装置。
  5. 基板上の第１の領域に、下部表示電極、発光層を含む有機層および上部表示電極をこの順に有する発光素子と、
    基板上の第２の領域に、ゲート電極層と、ゲート絶縁膜と、チャネルを構成すると共に酸化物半導体を含む半導体層と、ソース・ドレイン電極層と、をこの順に有する駆動素子と、
    前記ソース・ドレイン電極層上の前記第２の領域に設けられ、酸化アルミニウム、酸化シリコンまたは窒化シリコンを含む保護膜とを備え、
    前記駆動素子の前記ソース・ドレイン電極層は、
    前記発光素子の前記下部表示電極を兼ねて前記第１および第２の領域に設けられると共に、少なくとも電極層とその上面側に積層された上部金属層とを有し、かつ前記上部金属層のうちの前記第１の領域に対応する部分が除去されており、
    前記電極層は光反射性を有する金属により構成され、
    前記上部金属層は、モリブデン（Ｍｏ）により構成されている
    表示装置を備えた電子機器。
JP2010163829A 2009-12-03 2010-07-21 表示装置、表示装置の製造方法および電子機器 Active JP5737550B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010163829A JP5737550B2 (ja) 2009-12-03 2010-07-21 表示装置、表示装置の製造方法および電子機器
US12/941,449 US9711576B2 (en) 2009-12-03 2010-11-08 Display, method of manufacturing display and electronic device
CN2010105634043A CN102130147B (zh) 2009-12-03 2010-11-26 显示器及其制造方法、以及电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009275487 2009-12-03
JP2009275487 2009-12-03
JP2010163829A JP5737550B2 (ja) 2009-12-03 2010-07-21 表示装置、表示装置の製造方法および電子機器

Publications (2)

Publication Number Publication Date
JP2011138097A JP2011138097A (ja) 2011-07-14
JP5737550B2 true JP5737550B2 (ja) 2015-06-17

Family

ID=44081356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010163829A Active JP5737550B2 (ja) 2009-12-03 2010-07-21 表示装置、表示装置の製造方法および電子機器

Country Status (3)

Country Link
US (1) US9711576B2 (ja)
JP (1) JP5737550B2 (ja)
CN (1) CN102130147B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101210146B1 (ko) * 2010-04-05 2012-12-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN202404339U (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 阵列基板及包括该阵列基板的显示装置
JP2013238831A (ja) * 2012-05-17 2013-11-28 Toshiba Corp ディスプレイモジュールおよび電子機器
JP6076683B2 (ja) * 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
CN104376813B (zh) * 2013-11-26 2017-09-08 苹果公司 显示器像素单元
JP6260309B2 (ja) * 2014-01-31 2018-01-17 セイコーエプソン株式会社 表示装置
US9548349B2 (en) * 2014-06-25 2017-01-17 International Business Machines Corporation Semiconductor device with metal extrusion formation
CN104765180B (zh) * 2015-04-30 2018-06-15 京东方科技集团股份有限公司 一种显示母板、显示面板、显示装置
CN109742121B (zh) * 2019-01-10 2023-11-24 京东方科技集团股份有限公司 一种柔性基板及其制备方法、显示装置
KR20210101353A (ko) * 2020-02-07 2021-08-19 삼성디스플레이 주식회사 도전 패턴의 제조 방법, 표시 장치 및 이의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096568A3 (en) * 1999-10-28 2007-10-24 Sony Corporation Display apparatus and method for fabricating the same
JP3809758B2 (ja) 1999-10-28 2006-08-16 ソニー株式会社 表示装置及び表示装置の製造方法
JP3967081B2 (ja) 2000-02-03 2007-08-29 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP3563323B2 (ja) 2000-04-13 2004-09-08 日産自動車株式会社 耐糸錆び性に優れたアルミニウム合金板およびその製造方法
JP4156431B2 (ja) * 2002-04-23 2008-09-24 株式会社半導体エネルギー研究所 発光装置およびその作製方法
US7109655B2 (en) * 2002-12-26 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for manufacturing the same
JP4373086B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 発光装置
JP3979395B2 (ja) * 2004-02-24 2007-09-19 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置用基板、及び電子機器
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
KR100669733B1 (ko) * 2004-10-14 2007-01-16 삼성에스디아이 주식회사 유기박막 트랜지스터 및 이를 이용한 유기전계 발광표시장치
KR100731739B1 (ko) 2005-04-28 2007-06-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
KR101097167B1 (ko) * 2005-06-07 2011-12-22 엘지디스플레이 주식회사 유기전계발광표시소자 및 그 제조방법
KR100712295B1 (ko) * 2005-06-22 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
CN100477276C (zh) * 2005-07-05 2009-04-08 财团法人工业技术研究院 驱动有机发光二极管的薄膜晶体管及其制造方法
JP2007102225A (ja) * 2005-10-05 2007-04-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP5117001B2 (ja) * 2006-07-07 2013-01-09 株式会社ジャパンディスプレイイースト 有機ｅｌ表示装置
JP5151576B2 (ja) * 2008-03-14 2013-02-27 ソニー株式会社 有機発光素子の製造方法および有機発光表示装置、並びに自発光素子の製造方法および自発光表示装置
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US9711576B2 (en) 2017-07-18
US20110133666A1 (en) 2011-06-09
CN102130147B (zh) 2013-09-18
CN102130147A (zh) 2011-07-20
JP2011138097A (ja) 2011-07-14

Similar Documents

Publication Publication Date Title
JP5737550B2 (ja) 表示装置、表示装置の製造方法および電子機器
US10777766B2 (en) Organic light-emitting diode display device and method of fabricating the same
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
TWI429085B (zh) Thin film transistor and display device
US8426851B2 (en) Thin film transistor and display device
JP4844617B2 (ja) 薄膜トランジスタ基板および表示装置
US9508781B2 (en) Method for manufacturing organic EL display and organic EL display
US8309956B2 (en) Thin film transistor, display unit, and method of manufacturing thin film transistor
JP5668917B2 (ja) 薄膜トランジスタおよびその製造方法
JP5825812B2 (ja) 表示装置の製造方法
JP5725337B2 (ja) 表示装置、表示装置の製造方法および電子機器
JP2014032817A (ja) 表示装置およびその製造方法、並びに電子機器の製造方法
WO2022141444A1 (zh) 显示面板及显示装置
TWI414203B (zh) A manufacturing method and a display device of a display device
KR20200044520A (ko) 유기 발광 표시 장치
JP6484881B2 (ja) 表示装置および電子機器
US9178074B2 (en) Semiconductor device, display unit, and electronic apparatus
JP4883206B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150408

R151 Written notification of patent or utility model registration

Ref document number: 5737550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250