CN104376813B - 显示器像素单元 - Google Patents

Abstract

一种显示器，可以具有有机发光二极管显示器像素单元的阵列。每个显示器像素单元可以具有在薄膜驱动晶体管控制下发光的发光二极管。每个显示器像素单元可以具有薄膜晶体管和电容器结构，电容器结构形成电路以用于针对阈值电压变化补偿驱动晶体管。电容器结构可以由交织堆叠的导电极板形成。导电极板可以由用于形成驱动晶体管和其它薄膜晶体管的材料层形成，材料层诸如半导体层、第一层金属层、第二层金属层、第三层金属和插入的电介质层。

Description

显示器像素单元

相关申请的交叉引用

本申请要求2013年11月26日提交的临时专利申请No.61/909,303的权益，该申请在此通过引用整体并入本文。

技术领域

本申请总体涉及具有显示器的电子设备，并且更具体地涉及用于诸如有机发光二极管显示器之类的显示器的电路装置。

背景技术

电子设备通常包括显示器。例如，蜂窝电话和便携式计算机都包括用于向用户提供信息的显示器。

诸如有机发光二极管显示器之类的显示器具有基于发光二极管的显示器像素单元阵列。在这种类型的显示器中，每个显示器像素单元都包括发光二极管和薄膜晶体管，该薄膜晶体管用于控制向发光二极管施加信号以产生光。

晶体管阈值电压和其它特性的变化能够导致非期望的可见显示伪差。可以使用阈值电压补偿电路装置补偿阈值电压的变化，以及由此提高显示性能。阈值电压补偿电路装置包括薄膜晶体管和电容器。如果不加小心，则在阈值电压补偿电路装置和其它显示电路装置中用于实现电容器和其它器件的结构能够不利地影响设备性能。例如，如果阈值电压补偿电路的存储电容器表现出太小的电容值，则漏电流可以过早地耗散储存的电荷。如果存储电容器消耗了过量的电路区域面积，则可能在显示器中无法达到预期的像素单元节距。

因此需要能够提供改进的阈值电压补偿电路电容器和其它结构以在有机发光二极管显示器中的显示器电路装置中使用。

发明内容

一种显示器，具有显示器像素单元阵列。每个显示器像素单元包括发光二极管，诸如在驱动晶体管的控制下发光的有机发光二极管。驱动晶体管可以具有相关联的阈值电压。

每个显示器像素单元可以具有薄膜晶体管和电容器结构，形成用于针对阈值电压变化补偿驱动晶体管的电路。可以通过导电板的交织集合来形成电容器结构。导电板由在形成薄膜晶体管中使用的材料层形成，诸如半导体层、第一金属层、第二金属层、第三层金属层和插入的电介质层。

附图说明

图1为根据一个实施例的诸如具有有机发光二极管显示器像素单元阵列的有机发光二极管显示器之类的示例性的显示器的图。

图2为根据本发明的一个实施例的可以在显示器中使用的示例性有机发光二极管显示器像素单元类型的图。

图3为根据本发明的一个实施例的用于显示器中阈值电压补偿电路装置的示例性的电容器的电路的图。

图4为根据本发明的一个实施例的可以在实现图3中所示类型电容器和实现薄膜晶体管中使用的示例性结构的截面侧视图。

图5为根据本发明的一个实施例的在图4中示出的用于实现如图3所示类型的电容器的示例性导电层的类型的截面侧视图。

图6为根据本发明的一个实施例的示例性薄膜晶体管结构和示例性电容器结构的截面侧视图。

图7为根据本发明的一个实施例的额外的示例性的薄膜晶体管结构和电容器结构的截面侧视图。

图8为根据本发明的一个实施例的可以使用用于形成图6的结构中的蚀刻终止层的金属层类型形成的进一步的示例性结构的截面侧视图。

图9为根据本发明的一个实施例的使用显示器像素单元中的部分光屏蔽层形成的示例性电容器结构的截面侧视图。

具体实施方式

可以为电子设备中的显示器提供驱动器电路装置以用于在显示器像素单元阵列上显示图像。图1示出了一种示例性显示器。如图1所示，显示器14可以具有一个或多个层，诸如基板24。可以由诸如平面玻璃层之类的平面矩形材料层来形成诸如基板24之类的层。显示器14可以具有显示器像素单元22的阵列以用于向用户显示图像。可以由基板24上的成行成列的显示器像素单元结构来形成显示器像素单元22的阵列。这些结构可以包括薄膜晶体管，诸如多晶硅薄膜晶体管，半导体氧化物薄膜晶体管等。在显示器像素单元22的阵列中可以有任意合适数目的行和列，例如10或者更多、100或者更多、1000或者更多。

可以使用焊料或者导电粘合剂将诸如显示器驱动器集成电路16之类的显示器驱动器电路装置耦合到诸如基板24上的金属导线之类的导电路径。显示器驱动器集成电路16(有时也称为定时控制芯片)可以包含通过路径25与系统控制电路装置进行通信的通信电路装置。可以由柔性印刷电路板或其它线缆上的迹线形成路径25。控制电路装置位于电子设备的主逻辑板上，上述电子设备诸如蜂窝电话、计算机、电视机、机顶盒、媒体播放器、便携式电子设备或者其中使用显示器的其它电子设备。在操作期间，控制电路装置为显示器驱动器集成电路提供关于在显示器14上待显示的图像的信息。为了在显示器像素单元22上显示图像，显示器驱动器集成电路16提供时钟信号和其它控制信号给显示器驱动器电路装置，诸如行驱动器电路装置18和列驱动器电路装置20。可以由一个或多个集成电路和/或一个或多个薄膜晶体管电路形成行驱动器电路装置18和/或列驱动器电路装置20。

行驱动器电路装置18可以位于显示器14的左边缘和右边缘，或仅位于显示器14的单个边缘上，或位于显示器14中的其它地方。在操作期间，行驱动器电路装置18可以在水平线28(有时称为行线或者扫描线)上提供控制信号。行驱动器电路装置有时被称为扫描线驱动器电路装置。

可以使用列驱动器电路装置20将来自显示器驱动器集成电路16的数据信号D提供至多个对应的竖直线26上。列驱动器电路装置20有时称为数据线驱动电路装置或者源驱动电路装置。竖直线26有时称为数据线。在补偿操作期间，列驱动器电路装置20可以使用竖直线26或者显示器14的显示器驱动电路装置使用其它线路向像素单元22提供参考电压或者其它信号。在编程操作期间，使用线路26向显示器像素单元22加载显示器数据。

每个数据线26与显示器像素单元22的相应列相关联。水平信号线28的集合水平地通过显示器14。水平信号线28的每个集合与显示器像素单元22的相应行相关联。每个行中的水平信号线的数目可以由显示器像素单元22中的晶体管的数目所确定。水平信号线独立控制上述显示器像素单元。可以使用不同数目的控制线、电源线、数据线等来操作不同配置的显示器像素单元。

行驱动器电路装置18可以在显示器14中的行线28上确立控制信号。例如，驱动电路装置18可以从显示器驱动器集成电路16中接收时钟信号及其它控制信号，并且可以响应于接收的信号在显示器像素单元22的每行中确立控制信号。可以顺序处理显示器像素单元22的行，其中针对图像数据的每个帧的处理从显示器像素单元阵列的顶部开始并且在阵列的底部结束(作为示例)。在确立行中的扫描线时，由电路装置16向列驱动器电路装置20提供的控制信号和数据信号命令电路装置20多路分解相关联的数据信号D并且将其驱动到数据线26上，从而使用在数据线D上出现的显示器数据对行中的显示器像素单元进行编程。显示器像素单元继而可以显示加载的显示器数据。

在诸如显示器14之类的有机发光二极管显示中，每个显示器像素单元分别包含用于发光的相应有机发光二极管。驱动晶体管控制有机发光二极管的光输出的量。配置显示器像素单元中的控制电路装置以执行阈值电压补偿操作，从而使得来自有机发光二极管中的输出信号的强度于加载至显示器像素单元中的数据信号的大小成比例，而不依赖于驱动晶体管的阈值电压。

图2中示出了一个示例性的有机发光二极管的显示器像素单元22的示意图。图2中显示器像素单元22的配置成仅用于说明。总体而言，显示器像素单元22的电路装置可以具有任意合适数目的薄膜晶体管、任意合适数目的存储电容器、任意合适数目的电源电压端子、以及用于接收控制信号、参考电压和数据输入等的任意合适数目的端子。

如图2的示例性显示器像素单元电路装置中所示，显示器像素单元22可以包括发光二极管30。可以提供正的电源电压Vddel至正电源端子34，以及可以提供接地电源电压Vssel至接地电源端子36。驱动晶体管TD的状态控制流过二极管30的电流的量，以及因此控制来自显示器像素单元22的发射的光40的量。

显示器像素单元22可以具有存储电容器Cst1和Cst2，以及用作开关的一个或多个晶体管，诸如晶体管SW1,SW2和SW3。使用行线28向显示器像素单元22的行提供控制信号，诸如信号EM以及扫描信号SCAN1和SCAN2。经由数据线26向显示器像素单元22列提供数据D。

使用信号EN控制发射晶体管SW3的操作。使用晶体管SW1向节点A施加数据线26的电压，该节点与驱动晶体管TD的栅极相连接。使用晶体管SW2向节点B施加直流(DC)偏置电压Vini以用于在补偿操作期间的电流初始化。

在补偿操作期间，针对诸如晶体管阈值电压变化之类的像素单元对像素单元的变化，对显示器像素单元22进行补偿。补偿时段包括初始化阶段和一个阈值电压形成阶段。在补偿之后(即在补偿时段的补偿操作已完成之后)，加载数据到显示器像素单元中。有时也称为数据编程的数据加载过程在编程时段期间发射。在颜色显示器中，编程可以涉及多路分解数据，以及将多路分解后的数据加载到红、绿和蓝像素单元中。

在补偿和编程之后(即，在补偿和编程时段终止之后)，可以使用每行显示器像素单元发光。在显示器像素单元用来发光的时段(即发光二极管30发光40的时段)有时也称作发射时段。

在初始化阶段期间，电路装置18确立SCAN1和SCAN2(即，SCAN1和SCAN2取高电平)。这导通晶体管SW1和SW2，从而使得参考电压信号Vref和初始化电压信号Vini分别施加到节点A和节点B。在补偿时段的阈值电压生成阶段期间，确立EM信号并且导通开关SW3，从而使得电流流过驱动晶体管TD以对节点B处的电容进行充电。随着节点B处的电压的增加，流过驱动晶体管TD的电流将减少，这是因为驱动晶体管TD的栅极-源极电压Vgs将趋近于驱动晶体管TD的阈值电压Vt。因此，节点B的电压将变为Vref-Vt。在补偿之后(即在初始化和阈值电压形成之后)，将数据编程到经补偿的显示器像素单元中。在编程过程期间，通过设置EM信号关闭发射晶体管SW3，使用数据线26施加期望的数据电压D至节点A。编程后在节点A处的电压为显示器数据电压Vdata，节点B处的电压因为与节点A的耦合而升高。具体而言，节点B的电压为Vref-Vt+(Vdata-Vref)*K，其中K等于Cst1/(Cst1+Cst2+Coled)，其中Coled为与二极管30相关联的电容。

在补偿和编程操作已完成之后，显示器14的显示器驱动器电路装置将经补偿和编程的显示器像素单元置于发射模式(即，发射时段开始)。在发射期间，针对每个经补偿和编程的显示器像素单元确立信号EM以导通晶体管EM3。节点B处的电压变为Voled，即，与二极管30相关联的电压。节点A处的电压变为Vdata+(Voled-(Vref-Vt)-(Vdata-Vref)*K。驱动晶体管的Vgs-Vt的值与节点A的电压Va和节点B的电压Vb之间的差值相等。Va-Vb的值为(Vdata-Vref)*(1-K)，该数值不依赖于Vt。因此，针对阈值电压变化，补偿每个显示器像素单元22，从而使得在该行中的每个显示器像素单元22的发射的光的量仅与每个显示器像素单元的数据信号D的幅度成比例。

图2中的类型的阈值电压补偿电路或者其它合适的显示器像素单元22阈值电压补偿电路的满意操作涉及使用存储电容器。如果存储电容器表现出过小的电容值，则晶体管漏电流将对电容器过早地放电。因此，电容器将无法根据需要有效地保持用于执行补偿操作的期望电压。通过增加电容器电极结构的表面区域面积可以增加电容，但是应该注意不要消耗过大的区域。如果显示器像素单元中的存储电容器消耗了过多的区域面积，则对于显示器14上的其它部件就没有足够的空间，并且可能无法形成紧凑的显示器像素单元以实现高像素单元节距显示器。

图3示出了一种示例性的技术，其用于增加显示器像素单元22中的存储电容器的电容。如图3所示，由已并联连接的多个电容器C1、C2、C3......形成电容器42。在这种类型的配置中，电容器42的总电容等于构成电容器42的并联电容的总和。例如，如果电容器42包括三个并联电容C1、C2和C3，则电容器42的电容等于C1+C2+C3。

在显示器中可以使用电容器，诸如图3的电容器42。例如，可以将电容器42用作显示器像素单元存储电容器。例如，可以将电容器42用作实现图2中的存储电容器Cst1、图2中的存储电容器Cst2、在单电容器显示器像素单元阈值补偿电路中作为唯一存储电容器的存储电容器、或者图1的显示器像素单元22中的其它电容器。

可以由在基板24栅被图案化和沉积的材料层制作电容器42，该图案化和沉积作为形成薄膜晶体管和显示器像素单元22的其它结构的工艺的一部分。在图4中示出了显示器14的包括用于实现电容器42的示例性结构的部分的截面侧视图。如图4所示，可以在基板24上图案化和沉积用于一个或多个电容器(诸如电容器42)和一个或多个薄膜晶体管(诸如薄膜晶体管46)的薄膜结构。

可以使用共用半导体层48的相应部分形成电容器42和薄膜晶体管46。可以通过诸如多晶硅、铟镓锌氧化物、非晶硅或其它半导体材料之类的半导体材料形成半导体层48(有时也被成为有源区)。在区域48A中，半导体层可以在形成晶体管46的沟道的未掺杂(本征)区域上被浅掺杂。可以对层48的部分48E重掺杂以形成电容器42的导电电极。

可以在半导体层48之上沉积栅极绝缘体层50沉积。可以由诸如氧化硅之类的电介质形成栅极绝缘体层。可以在栅极绝缘体层50上形成金属层M1，金属层M1有时被称为在基板24上形成的第一金属层。在晶体管46中，金属层M1形成晶体管46的金属栅极。在电容器42中，金属层M1形成电容器电极结构。

使用第一电介质插入层(ILD)52和第二电介质插入层覆盖金属层M1。可以由电介质形成层52和54，电介质诸如氧化硅、氮化硅、其它无机电介质或者无机电介质的组合、聚合物等。可以在电介质层54之上形成金属层M2，金属层M2有时称为形成的第二金属层。在晶体管46中，使用金属层M2形成源极电极和漏极电极。在电容器42中，使用金属层M2形成电容器电极结构。

可以在金属层M2之上形成钝化层56，例如氮化硅、氧化硅、其它无机电介质材料或者其它合适的电介质。可以在钝化层56之上形成金属层M3，金属层M3有时称为第三层金属层。

如图4所示，可以使用竖直金属连接将金属层M1短接至金属层M3。例如，可以在钝化层56中形成开口，该开口允许金属层M3通过钝化层56与金属层M2的一部分(岛)58连接。继而使用层间电介质过孔60(即，由电介质层52中的下部开口和在电介质54中的上部开口形成的开口中的导电材料)将金属层M2的一部分58短接至金属层M1。可以由诸如铝、铜、钼、钨、金、其它金属或这些金属的组合之类的材料形成过孔60中的导电材料、金属M1、金属M2和金属M3。如果期望，也可以使用掺杂多晶硅和其它导电材料形成显示器14的电容器极板、竖直互联和其它导电结构。

图5是显示器14中显示结构的截面侧视图，该图示出了附图4中的类型的结构如何形成诸如图3中的电容器42之类的电容器。如图5所示，电容器42包括一系列的交织堆叠的导电极板。由半导体层48E形成最下方的导电极板。金属层M1的与半导体层48E重叠的部分形成下一个导电极板。过孔60和金属层M2中的金属部分58将金属层M1连接到电容器42的最上方的导电极板(即，由金属层M3的与金属层M2相重叠的一部分形成的金属极板)。金属M2形成被插入在最上方的金属极板M3和由金属层M1形成的金属极板之间的导电极板。在这种配置情形下，由金属层M1形成的金属极板被插入在金属极板M2(即两个中间极板中的靠上极板)和由半导体层48E形成的导电电容器极板之间，金属层M1表示两个中间极板中的靠下极板。

因此，在图4和图5的电容器42中有四个交织和重叠的导电极板。这些堆叠的导电电容器极板互连以形成第一电容器电极E1和第二电容器电极E2。堆叠的极板在电极E1和E2之间产生平行电容C1、C2和C3。具体而言，重叠的平行极板M1和极板48E产生电容C1，重叠的平行极板M2和M1形成电容C2，以及重叠的平行极板M2和M3形成电容C3。电介质将堆叠中的重叠极板的每个相应对分开。如果期望，则可以在图5的电容器结构之上堆叠一个或者多个、两个或者更多、三个或者更多、四个或者更多额外的极板，诸如图示的附加电容器极板62，以为电容器42提供额外的电容。在这种类型的配置情形下，可以将第一组极板(诸如奇数导电层)短接至第一电容电极，将第二组极板(诸如偶数导电层)短接至第二电容电极。通过使用堆叠的电容器结构，针对基板上的给定表面面积由电容器42产生的电容的量可以得到增加，由此增强显示性能。

图6示出了另一种示意性堆叠电容器配置，该配置可以用来形成电容器42。如图6所示，可以使用共用的材料层(诸如共用的导电层和电介质层)在基板24上图案化和沉积薄膜结构，形成一个或者多个电容器(诸如电容器42)和形成一个或者多个薄膜晶体管(诸如薄膜晶体管46)。

图6中的电容器42和薄膜晶体管46可以使用共用的图案化半导体层，以形成电容器电极48E和晶体管有源区48A。可以由诸如多晶硅、铟镓锌氧化物或其它半导体材料之类的半导体形成半导体层，该半导体层有时也被称为有源区层。在区域48A中，半导体层可以在非掺杂层上轻掺杂以形成晶体管46的沟道区域。由金属层M1的与区域48A重叠的部分形成晶体管46的栅极。层48的部分48E可以被重度掺杂以形成电容器42的导电电极。

可以在组成部分48E和48A的半导体层上沉积栅极绝缘体层50。可以由诸如氧化硅或其它电介质材料之类的电介质形成栅极绝缘体层50。在栅极绝缘体层50之上形成金属层M1，金属层M1有时也称作基板上第一金属层。在晶体管46中，金属层M1形成晶体管46的金属栅极。在电容器42中，金属层M1形成电容器电极结构，即一系列堆叠的交织电容器极板中的一个。

可以使用第一层间电介质(ILD)层52和第二电介质插入层54覆盖金属层M1。可以由诸如氧化硅、氮化硅、其它无机电介质、无机电介质组合、聚合物等之类的电介质形成层52和54。可以在电介质层54之上形成金属层72，金属层72有时也称作形成的源极-漏极金属层。在晶体管46中，使用金属层72形成连接至有源区48A的相对端的源极电极和漏极电极。在电容器72中，使用金属层M2形成电容器电极结构。金属层72可以与堆叠的极板配置中的金属层M1和电极48E重叠，以形成电容器42的交织的极板。

可以通过最小化在相应极板之间插入的电介质层的厚度来增加电容器42的电容。一种示最小化电介质厚度的例性方式涉及将多余的电介质蚀刻掉。当蚀刻通过层52和54时，为了帮助控制电介质蚀刻的深度，由此防止电容器42中的极板72可能与金属M1形成的极板短接，可以在电容器42中形成蚀刻终止结构。例如，如图6所示，可以在层间电介质52之上形成层70。通过在电介质层52之上形成层70，蚀刻可以停止在层54和52的界面处，而不是不慎地蚀刻通过层52至下置的金属层M1。可以使用诸如金属之类的任意合适的蚀刻终止材料形成层70。可以在层70之上直接形成金属层72，并且金属层72电连接(短接)至层70(即，层70和72可以一起形成电容器42中的电容器极板中的一个电容器极板)。使用诸如插入金属72和电介质层52之间的层70之类的蚀刻终止层可以允许电容器42中的在金属层72和金属层M1之间插入的电介质层的厚度最小化，由此帮助增加电容器42的电容。

图7示出了一种备选电容器配置。在图7的示例性配置情形下，在金属层72和电介质层54之间没有插入蚀刻终止层。这避免在制备期间使用额外的光刻掩膜。为了避免使用额外的掩膜(即，用于形成图6的图案化蚀刻终止层70的掩膜)，在制备期间使用半调(half-tone)的光刻掩膜。通过使用半调掩膜，构成电容器42的位于金属层72下方的部分中的层52和54的电介质的蚀刻速率只有在形成用于连接至有源层48A的源极过孔和漏极过孔76时层52和54的蚀刻速率的一半。在过孔76中，电介质蚀刻足够快速以穿过两层：层52和层54。在电容器42的在金属72下方的部分中，由于使用半调掩膜，因此电介质蚀刻速率例如约为一半，该蚀刻只通过上部电介质层54，而不通过下部电介质层52。按照图6的步骤，在金属极板72和由金属形成的金属极板之间的电介质的减少的厚度可以帮助增加电容器42所产生的电容值。

为了防止诸如路由到触摸模块的信号之类的显示器驱动信号耦合到诸如显示器像素单元存储电容器42之类的结构中，需要增加与承载这些驱动信号的信号线相关联的寄生电容。图8是显示器14的一部分的截面侧视图，其示出了金属层(诸如图6的蚀刻终止金属70)可以如何具有并入在源极-漏极金属层72的一部分下方的部分，源极-漏极金属层72的该部分已被配置成形成信号线。这在金属72和金属70之间产生了电容。可以使用连接72’将图8中的金属层70维持在固定的电压。可以通过由具有高介电常数的一个或者多个电介质形成电介质层54来增加在金属72和金属70之间的电容。例如，层54可以包含一层500埃的SiNx(氮化硅)层和1500埃的金属氧化物层，诸如Ta₂O₅(介电常数20)、HfO(介电常数30)或Al₂O₃(介电常数9.3)。为确保金属72和金属M1之间的寄生电容不太高，可以增加电介质层54的厚度。

显示器像素单元22可以具有光屏蔽金属层，光屏蔽金属层防止光干扰显示器像素单元22的薄膜晶体管的操作。如果期望，可以使用光屏蔽金属形成顶部栅极薄膜晶体管结构。也可以使用光屏蔽金属层在显示器像素单元22中实现电容器。图9示出了这种类型结构的截面侧视图。

如图9所示，可以在基板24上形成缓冲层，诸如缓冲层90和92。基板24可以是电介质，诸如聚合物或其它电介质材料。层90可以是电介质层，诸如氧化硅层、其它无机电介质层或者其它电介质材料层。在缓冲层92之上形成光屏蔽金属层94。光屏蔽金属94可以具有被图案化以防止基板24上的薄膜晶体管暴露于光的部分，否则薄膜晶体管产生载流子，由此影响晶体管性能。缓冲层96可以插在半导体层(有源层)48和光屏蔽金属层94之间。缓冲层96可以是电介质，诸如氧化硅和/或氮化硅、其它无机电介质或其它无机电介质材料。

可以在有源层48之上形成栅极绝缘体层50(诸如氧化硅层或者其它电介质材料层)。金属层M1可以具有形成去往光屏蔽层的连接的部分(诸如部分98)以及与半导体层48重叠的部分(诸如部分100)。层100、层48和层94可以在堆叠交织的电容器配置中形成电容器极板。在金属M1的部分98处形成的连接将金属极板100短接至金属极板94，并且形成图9的电容器42的第一电容器端子。插入的电容器极板48形成电容器42的第二电容器端子。

根据一个实施例，提供一种显示器像素单元，包括有机发光二极管、具有向有机发光二极管施加电流的阈值电压的驱动晶体管、以及补偿阈值电压变化的阈值电压补偿电路装置。阈值电压补偿电路装置包括形成于电介质基板上的薄膜晶体管和具有交织堆叠的导电极板的电容器。交织堆叠的导电极板包括半导体层、第一金属层、第二金属层和第三层金属层。

根据另一实施例，第一金属层短接至第三层金属层。

根据另一实施例，交织堆叠的导电极板具有最下方的极板，最上方的极板，插在最下方的极板和最上方的极板之间的第一极板，插在最下方极板和最上方极板中间的第二极板，形成最下方极板的半导体层，形成第一极板的第一金属层，形成第二极板的第二金属层，形成最上方极板的第三金属层。

根据另一实施例，显示器像素单元包括在第一金属层和第二金属层之间的电介质层，以及电介质层的开口。第二金属层被图案化以形成金属岛，并且第一金属层通过开口中的导电材料和金属岛短接至第三金属层。

根据另一实施例，显示器像素单元包括插在第三层金属层和第二金属层之间的钝化层。

根据另一实施例，钝化层含有开口，第三金属层通过该开口与第二金属层相接触。

根据另一实施例，薄膜晶体管包括有源区层、有源区层上的栅极绝缘体、以及栅极金属。栅极绝缘体层插在栅极金属和有源区层之间。

根据另一实施例，薄膜晶体管中的有源区层和电容器中的半导体层由共用的半导体材料层形成。

根据另一实施例，半导体材料包括多晶硅。

根据另一实施例，栅极金属包括第一金属层的一部分。

根据另一实施例，第二金属层的部分形成薄膜晶体管的源极电极和漏极电极。

根据一个实施例，提供一种显示器像素单元，包括有机发光二极管，具有向有机发光二极管提供电流的阈值电压的驱动晶体管、以及补偿阈值电压变化的阈值电压补偿电路装置。阈值电压补偿电路装置包括形成于电介质基板上的薄膜晶体管和具有交织堆叠的导电极板的电容器。第一导电极板是由半导体层形成，第二导电极板是由第一金属层形成，以及第三导电极板是由第二金属层和形成于第二金属层之上并与其电连接的第三金属层形成。

根据另一实施例，显示器像素单元包括第一电介质层和位于第一电介质层上的第二电介质层。电容器中的第二金属层包括位于第一电介质层之上的蚀刻终止层。

根据另一实施例，半导体层包括多晶硅，并且电容器包括位于多晶硅和第一金属层之间的绝缘体层。

根据另一实施例，绝缘层形成在薄膜晶体管中的栅极绝缘体层。

根据另一实施例，薄膜晶体管包括由第三金属层形成的源极端子和漏极端子。

根据一个实施例，提供一种显示器像素单元，包括有机发光二极管，具有向有机发光二极管提供电流的阈值电压的驱动晶体管、以及补偿阈值电压变化的阈值电压补偿电路装置。阈值电压补偿电路装置包括形成于电介质基板上的薄膜晶体管和具有交织堆叠的导电极板的电容器。导电极板是由半导体层、第一金属层和第二金属层组成。阈值电压补偿电路装置包括第一电介质层，位于第一电介质层之上的第二电介质层，通过第二电介质层的开口。第二金属层形成电容器的电容器极板，并且位于通过第二电介质层的开口内的第一电介质层上。

根据一个实施例，半导体层包括多晶硅，并且电容器还包括位于多晶硅和第一金属层中间的绝缘体层。

根据另一实施例，绝缘体层形成薄膜晶体管中的栅极绝缘体。

根据另一实施例，薄膜晶体管具有由第二金属层形成的源极端子和漏极端子。

前面内容所述仅用于说明，本领域技术人员可以在不偏离所描述的实施例的范围和精神的情形下做出各种修改。前面所述实施例可以单独或者以任意组合实现。

Claims (19)

1.一种显示器像素单元，包括：

驱动晶体管，具有阈值电压；以及

阈值电压补偿电路装置，其补偿所述阈值电压的变化，其中所述阈值电压补偿电路装置包括形成于电介质基板上的薄膜晶体管和具有交织堆叠的导电极板的电容器，其中所述交织堆叠的导电极板包括半导体层、第一金属层、第二金属层和第三金属层，其中所述第一金属层位于所述半导体层和所述第二金属层之间，以及其中所述第一金属层短接至所述第三金属层。

2.根据权利要求1所述的显示器像素单元，还包括：

有机发光二极管，其中所述驱动晶体管施加电流至所述有机发光二极管。

3.根据权利要求1所述的显示器像素单元，进一步包括位于所述第一金属层和所述第二金属层之间的电介质层，以及所述电介质层中的开口，其中所述第二金属层被图案化以形成金属岛，以及其中所述第一金属层通过所述金属岛和所述开口中的导电材料短接至所述第三金属层。

4.根据权利要求3所述的显示器像素单元，进一步包括在所述第三金属层和所述第二金属层之间插入的钝化层。

5.根据权利要求4所述的显示器像素单元，其中所述钝化层具有开口，所述第三金属层通过所述开口接触所述第二金属层。

6.根据权利要求1所述的显示器像素单元，其中所述薄膜晶体管包括有源区层、所述有源区层上的栅极绝缘体、以及栅极金属，其中所述栅极绝缘体位于所述栅极金属和所述有源区层之间。

7.根据权利要求6所述的显示器像素单元，其中所述薄膜晶体管中的所述有源区层和所述电容器中的所述半导体层由共用的半导体材料层形成。

8.根据权利要求7所述的显示器像素单元，其中所述半导体材料包括多晶硅。

9.根据权利要求7所述的显示器像素单元，其中所述栅极金属包括所述第一金属层的一部分。

10.一种显示器像素单元，包括：

驱动晶体管，具有阈值电压；以及

阈值电压补偿电路装置，其补偿所述阈值电压的变化，其中所述阈值电压补偿电路装置包括形成于电介质基板上的薄膜晶体管和具有交织堆叠的导电极板的电容器，所述交织堆叠的导电极板包括半导体层、第一金属层、第二金属层和第三金属层，其中所述薄膜晶体管包括有源区域层、在所述有源区域层上的栅极绝缘体、以及栅极金属，所述栅极绝缘体介于所述栅极金属和所述有源区域层之间，所述栅极金属被插入在所述有源区域层和所述第二金属层之间，所述有源区域层包括沟道，所述栅极金属叠置在所述有源区域层的所述栅极之上，所述电容器中的所述半导体层和所述薄膜晶体管中的所述有源区域层由共同的半导体材料的层形成，所述栅极金属包括所述第一金属层的部分，以及其中所述第二金属层的部分形成所述薄膜晶体管的源极电极和漏极电极。

11.一种显示器像素单元，包括：

驱动晶体管，具有阈值电压；

阈值电压补偿电路装置，其补偿所述阈值电压的变化，其中所述阈值电压补偿电路装置包括形成于电介质基板上的薄膜晶体管和具有交织堆叠的导电极板的电容器，其中，所述交织堆叠的导电极板中的第一导电极板由半导体层形成，所述交织堆叠的导电极板中的第二导电极板由第一金属层形成，以及其中所述交织堆叠的导电极板中的第三导电极板由第二金属层和形成于所述第二金属层之上并且电连接至所述第二金属层的第三层金属层形成，以及其中所述第三金属层的底部表面的至少一部分与所述第二金属层的顶部表面直接接触。

12.根据权利要求11所述的显示器像素单元，进一步包括第一电介质层和在所述第一电介质层上的第二电介质层，其中所述电容器中的所述第二金属层包括在所述第一电介质层上的蚀刻终止层。

13.根据权利要求12所述的显示器像素单元，其中所述半导体层包括多晶硅，以及其中所述电容器进一步包括在所述半导体层中的所述多晶硅和所述第一金属层之间的绝缘体层。

14.根据权利要求13所述的显示器像素单元，其中所述绝缘体层形成所述薄膜晶体管中的栅极绝缘体。

15.根据权利要求14所述的显示器像素单元，其中所述薄膜晶体管具有由所述第三金属层形成的源极端子和漏极端子。

16.一种显示器像素单元，包括：

驱动晶体管，具有阈值电压；以及

阈值电压补偿电路装置，其补偿所述阈值电压的变化，其中所述阈值电压补偿电路装置包括形成于电介质基板上的薄膜晶体管和具有交织堆叠的导电极板的电容器，所述交织堆叠的导电极板由半导体层、第一金属层和第二金属层形成，其中所述阈值电压补偿电路装置包括第一电介质层、在所述第一电介质层上的第二电介质层、以及通过所述第二电介质层的开口，其中所述第二金属层形成所述电容器的电容器极板，并且位于通过所述第二电介质层的所述开口内的所述第一电介质层上，所述第二金属层的底部表面的至少一部分与所述半导体层的顶部表面直接接触，以及所述第一金属层被短接至所述第二金属层。

17.根据权利要求16所述的显示器像素单元，其中所述半导体层包括多晶硅，以及其中所述电容器进一步包括位于所述半导体层中的所述多晶硅和所述第一金属层之间的绝缘体层。

18.根据权利要求17所述的显示器像素单元，其中所述绝缘体层形成所述薄膜晶体管中的栅极绝缘体。

19.根据权利要求18所述的显示器像素单元，其中所述薄膜晶体管具有由所述第二金属层形成的源极端子和漏极端子。