CN114902321B - 像素电路及其驱动方法、显示基板、显示装置 - Google Patents

像素电路及其驱动方法、显示基板、显示装置 Download PDF

Info

Publication number
CN114902321B
CN114902321B CN202080003064.0A CN202080003064A CN114902321B CN 114902321 B CN114902321 B CN 114902321B CN 202080003064 A CN202080003064 A CN 202080003064A CN 114902321 B CN114902321 B CN 114902321B
Authority
CN
China
Prior art keywords
transistor
pole
electrode
signal terminal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080003064.0A
Other languages
English (en)
Other versions
CN114902321A (zh
Inventor
张竞文
肖云升
王苗
曹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202410064244.XA priority Critical patent/CN117711325A/zh
Publication of CN114902321A publication Critical patent/CN114902321A/zh
Application granted granted Critical
Publication of CN114902321B publication Critical patent/CN114902321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

一种像素电路，其驱动方法，显示基板和显示装置，其中，像素电路包括：发光模块，配置为进行发光；驱动模块，配置为在发光阶段根据驱动电压驱动发光模块发光；存储模块，存储模块配置为在发光阶段保持驱动电压，并向驱动模块提供驱动电压；第一晶体管(T1)，第一晶体管(T1)的第一极连接驱动模块获取驱动电压的位置，第一晶体管(T1)的第二极不与信号源直接连接；第二晶体管(T2)，第二晶体管(T2)的第一极连接第一晶体管(T1)的第一极，第二晶体管(T2)的第二极连接的结构与第一晶体管(T1)的第二极连接的结构不同；在发光阶段，第一晶体管(T1)的第二极的电压低于第一晶体管(T1)的第一极的电压，第二晶体管(T2)的第二极的电压高于第一晶体管(T1)的第一极的电压；稳压电容(C1)，稳压电容的第一极连接第一晶体管(T1)的第二极，稳压电容(C1)的第二极连接定压信号源(VDC)。

Description

像素电路及其驱动方法、显示基板、显示装置
技术领域
本公开实施例涉及像素电路技术领域，特别涉及一种像素电路及其驱动方法、显示基板、显示装置。
背景技术
在有机发光二极管(OLED)显示基板中，在发光阶段，通过向驱动晶体管的栅极施加一定的驱动电压，使有机发光二极管发出相应亮度的，以进行显示。但是，在显示阶段，驱动晶体管的栅极的电压可能因为漏电流的存在而变化，从而引起有机发光二极管的亮度变化，导致闪烁(Flicker)现象，影响显示质量。
发明内容
本公开实施例提供一种像素电路及其驱动方法、显示基板、显示装置。
第一方面，本公开实施例提供一种像素电路，其包括：
发光模块，配置为进行发光；
驱动模块，配置为在发光阶段根据驱动电压驱动所述发光模块发光；
存储模块，所述存储模块配置为在所述发光阶段保持所述驱动电压，并向所述驱动模块提供所述驱动电压；
第一晶体管，所述第一晶体管的第一极连接所述驱动模块获取所述驱动电压的位置，所述第一晶体管的第二极不与信号源直接连接；
第二晶体管，所述第二晶体管的第一极连接所述第一晶体管的第一极，所述第二晶体管的第二极连接的结构与所述第一晶体管的第二极连接的结构不同；在所述发光阶段，所述第一晶体管的第二极的电压低于所述第一晶体管的第一极的电压，所述第二晶体管的第二极的电压高于所述第一晶体管的第一极的电压；
稳压电容，所述稳压电容的第一极连接所述第一晶体管的第二极，所述稳压电容的第二极连接定压信号源。
在一些实施例中，所述像素电路还包括：
第三晶体管，所述第三晶体管的第一极连接所述第一晶体管的第二极，所述第三晶体管的栅极连接所述第一晶体管的栅极；
第四晶体管，所述第四晶体管的第一极连接所述第二晶体管的第二极，所述第四晶体管的栅极连接所述第二晶体管的栅极；
所述发光模块包括发光器件；
所述驱动模块包括驱动晶体管，所述驱动晶体管配置为根据其栅极的电压驱动所述发光器件发光；
所述存储模块包括存储电容，所述存储电容的第一极连接所述驱动晶体管的栅极，所述存储电容配置为在所述发光阶段使其第一极保持所述驱动电压，并向所述驱动模块提供所述驱动电压。
在一些实施例中，所述像素电路包括第一重置模块和写入模块；
所述第一重置模块配置为根据初始化信号端和第一重置信号端的信号重置所述驱动晶体管的栅极的电压；所述第一重置模块包括：
所述第一晶体管；
所述第三晶体管，所述第三晶体管的第一极连接所述第一晶体管的第二极，所述第三晶体管的第二极连接所述初始化信号端，所述第三晶体管的栅极连接所述第一晶体管的栅极以及所述第一重置信号端；
所述写入模块配置为根据栅信号端和数据信号端的信号向所述存储电容的第一极写入所述驱动电压；所述写入模块包括：
所述第二晶体管；
所述第四晶体管，所述第四晶体管的第一极连接所述第二晶体管的第二极，所述第四晶体管的第二极连接所述驱动晶体管的第二极，所述第四晶体管的栅极连接所述第二晶体管的栅极以及所述栅信号端；
第五晶体管，所述第五晶体管的第一极连接所述驱动晶体管的第一极，所述第五晶体管的第二极连接所述数据信号端，所述第五晶体管的栅极连接所述栅信号端；
第六晶体管，所述第六晶体管的第一极连接所述第一电源信号端，所述第六晶体管的第二极连接所述驱动晶体管的第一极，所述第六晶体管的栅极连接控制信号端；
其中，
所述驱动晶体管和发光器件串联在第一电源信号端与第二电源信号端之间；
所述存储电容的第二极连接所述第一电源信号端；
所述发光器件的第二极连接所述第二电源信号端。
在一些实施例中，所述定压信号源为所述初始化信号端、所述第一电源信号端、所述第二电源信号端中的任意一者。
在一些实施例中，所述像素电路还包括：
控制模块，所述控制模块配置为根据所述控制信号端的信号控制所述发光器件是否发光；所述控制模块包括：第七晶体管，所述第七晶体管的第一极连接所述驱动晶体管的第二极，所述第七晶体管的第二极连接所述发光器件的第一极，所述第七晶体管的栅极连接所述控制信号端；
第二重置模块，所述第二重置模块配置为根据第二重置信号端和所述初始化信号端的信号重置所述发光器件的第一极的电压；所述第二重置模块包括：第八晶体管，所述第八晶体管的第一极连接所述发光器件的第一极，所述第八晶体管的第二极连接所述初始化信号端，所述第八晶体管的栅极连接所述第二重置信号端。
在一些实施例中，所述驱动晶体管、第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管均为P型晶体管；
或者，
所述驱动晶体管、第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管均为N型晶体管。
第二方面，本公开实施例提供一种像素电路的驱动方法，其中，所述像素电路为上述的任意一种像素电路，所述像素电路的驱动方法包括：
在发光阶段，使所述存储模块保持所述驱动电压，并向所述驱动模块提供所述驱动电压。
在一些实施例中，所述像素电路的驱动方法包括：
持续向所述初始化信号端提供初始化信号，持续向所述第一电源信号端提供第一电源信号，持续向所述第二电源信号端提供第二电源信号；
在重置阶段，向所述第一重置信号端提供导通信号，向所述栅信号端提供关断信号，向所述控制信号端提供关断信号；
在写入阶段，向所述第一重置信号端提供关断信号，向所述栅信号端提供导通信号，向所述控制信号端提供关断信号，向所述数据信号端提供数据信号；
在所述发光阶段，向所述第一重置信号端提供关断信号，向所述栅信号端提供关断信号，向所述控制信号端提供导通信号。
在一些实施例中，所述像素电路的驱动方法还包括：
在所述重置阶段，向所述第二重置信号端提供关断信号；
在所述写入阶段，向所述第二重置信号端提供导通信号；
在所述发光阶段，向所述第二重置信号端提供关断信号。
第三方面，本公开实施例提供一种显示基板，其中，包括：
基底；
设于所述基底上的多个子像素，至少部分所述子像素包括上述的像素电路。
在一些实施例中，所述稳压电容的第一极包括：连接在所述第三晶体管的第一极与所述第一晶体管的第二极之间的连接部；与所述连接部相连的附加部。
在一些实施例中，所述稳压电容的第一极与所述第一晶体管的第二极同层设置并连为一体。
在一些实施例中，所述稳压电容的第一极与所述驱动晶体管的有源区同层设置，所述稳压电容的第一极为导体化的半导体材料；
所述第一晶体管的第二极与所述驱动晶体管的有源区同层设置，所述第一晶体管的第二极为导体化的半导体材料。
在一些实施例中，所述稳压电容的第二极与所述初始化信号端同层设置并连为一体。
在一些实施例中，在逐渐远离所述基底的方向上，所述显示基板依次包括：
所述驱动晶体管的有源区和所述稳压电容的第一极；
栅绝缘层；
所述驱动晶体管的栅极；
第一层间绝缘层；
所述稳压电容的第二极和所述初始化信号端。
在一些实施例中，所述初始化信号端包括同层设置的第一初始化信号端和第二初始化信号端，所述第一初始化信号端和第二初始化信号端平行且间隔设置；
所述第八晶体管的第二极连接所述第一初始化信号端；
所述第三晶体管的第二极连接所述第二初始化信号端。
在一些实施例中，所述稳压电容的第一极沿第一方向延伸；
所述数据信号端和/或所述第一电源信号端沿第二方向延伸；所述第一方向与所述第二方向交叉。
在一些实施例中，所述第一重置信号端沿第一方向延伸；
至少部分所述像素电路的所述第一重置信号端，复用为沿第二方向与该像素电路相邻的所述像素电路的所述第二重置信号端；所述第一方向与所述第二方向交叉。
在一些实施例中，所述存储电容的第二极包括沿第一方向延伸的横连结构；至少部分沿第一方向相邻的所述像素电路的所述横连结构相互连接；
所述第一电源信号端沿第二方向延伸；所述第一方向与所述第二方向交叉。
在一些实施例中，所述显示基板还包括：
与所述第一电源信号端交叠设置的辅助导电结构；所述辅助导电结构与所述第一电源信号端间设有至少一个绝缘层，且所述辅助导电结构通过所述绝缘层中的过孔与所述第一电源信号端连接。
在一些实施例中，在逐渐远离所述基底的方向上，所述显示基板依次包括：
半导体层，其包括：所述驱动晶体管的第一极、第二极、有源区，所述第一晶体管的第一极、第二极、有源区，所述第二晶体管的第一极、第二极、有源区，所述第三晶体管的第一极、第二极、有源区，所述第四晶体管的第一极、第二极、有源区，所述第五晶体管的第一极、第二极、有源区，所述第六晶体管的第一极、第二极、有源区，所述第七晶体管的第一极、第二极、有源区，所述第八晶体管的第一极、第二极、有源区，所述稳压电容的第一极；其中，所述稳压电容的第一极与所述第一晶体管的第二极连为一体，且均为导体化的半导体材料；
栅绝缘层；
第一栅极层，其包括：所述驱动晶体管的栅极，所述第一晶体管的栅极，所述第二晶体管的栅极，所述第三晶体管的栅极，所述第四晶体管的栅极，所述第五晶体管的栅极，所述第六晶体管的栅极，所述第七晶体管的栅极，所述第八晶体管的栅极，所述第一重置信号端，所述第二重置信号端，所述控制信号端，所述存储电容的第一极；
第一层间绝缘层；
第二栅极层，其包括：所述初始化信号端，所述稳压电容的第二极，所述存储电容的第二极；其中，所述稳压电容的第二极与所述初始化信号端连为一体；
第二层间绝缘层；
第一源漏层，其包括：所述第一电源信号端，所述数据信号端，第一发光接入结构；其中，所述第一电源信号端通过所述第二层间绝缘层中的过孔连接所述存储电容的第二极，且通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第六晶体管的第一极；所述数据信号端通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第五晶体管的第二极，所述第一发光接入结构通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第七晶体管的第二极；
第一平坦化层；
第二源漏层，其包括：辅助导电结构、第二发光接入结构；其中，所述辅助导电结构与所述第一电源信号端交叠设置，且通过所述第一平坦化层中的过孔与所述第一电源信号端连接；所述第二发光接入结构通过所述第一平坦化层中的过孔连接所述第一发光接入结构；
第二平坦化层；
所述发光器件的第一极，所述发光器件的第一极通过所述第二平坦化层中的过孔连接所述第二发光接入结构。
在一些实施例中，所述第二栅极层还包括：
屏蔽结构，所述屏蔽结构通过所述第二层间绝缘层中的过孔连接所述第一电源信号端，所述屏蔽结构与所述第一晶体管的第一极、所述第五晶体管的第二极存在交叠且绝缘。
在一些实施例中，所述第一源漏层还包括：
第一连接结构，所述第一连接结构通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第八晶体管的第二极，并通过所述第二层间绝缘层中的过孔连接所述初始化信号端；
第二连接结构，所述第二连接结构通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第三晶体管的第二极，并通过所述第二层间绝缘层中的过孔连接所述初始化信号端；
第三连接结构，所述第三连接结构通过所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述驱动晶体管的栅极，并通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第一晶体管的第一极。
在一些实施例中，所述稳压电容的电容值不低于8fF，且不超过所述存储电容的电容值的四分之一。
第四方面，本公开实施例提供一种显示装置，其包括：
上述的任意一种显示基板。
附图说明
附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其它特征和优点对本领域技术人员将变得更加显而易见，在附图中：
图1为相关技术中的一种像素电路的电路图；
图2为相关技术中的一种像素电路中部分信号随时间的变化的模拟结果图；
图3为相关技术中的一种像素电路中的发光亮度随时间的变化的模拟结果图；
图4为本公开实施例提供的一种像素电路的电路图；
图5为本公开实施例提供的一种像素电路的驱动时序图；
图6为本公开实施例提供的一种像素电路中，在稳压电容的电容值不同时部分信号随时间的变化的模拟结果图；
图7为本公开实施例提供的另一种像素电路的电路图；
图8为本公开实施例提供的另一种像素电路的驱动时序图；
图9为本公开实施例提供的一种像素电路中的Flicker值随稳压电容的电容值的变化的模拟结果图；
图10为本公开实施例提供的一种显示基板中的像素电路的部分结构的透视结构示意图；
图11为本公开实施例提供的一种显示基板中的像素电路的POLY层的结构示意图；
图12为本公开实施例提供的一种显示基板中的像素电路的第一栅极层的结构示意图；
图13为本公开实施例提供的一种显示基板中的像素电路的第二栅极层的结构示意图；
图14为本公开实施例提供的一种显示基板中的像素电路中构成稳压电容的结构的透视结构示意图；
图15为本公开实施例提供的一种显示基板中的像素电路的第一源漏层的结构示意图；
图16为本公开实施例提供的一种显示基板中的像素电路的第二源漏层的结构示意图；
图17为本公开实施例提供的一种显示基板中的像素电路的栅绝缘层的过孔分部示意图；
图18为本公开实施例提供的一种显示基板中的像素电路的第一层间绝缘层的过孔分部示意图；
图19为本公开实施例提供的一种显示基板中的像素电路的第二层间绝缘层的过孔分部示意图；
图20为本公开实施例提供的一种显示基板中的像素电路的第一平坦化层(也是钝化层)的过孔分部示意图；
图21为本公开实施例提供的一种显示基板中的像素电路的第二平坦化层的过孔分部示意图；
本公开实施例中使用的附图标记的意义如下：
TD、驱动晶体管；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；T5、第五晶体管；T6、第六晶体管；T7、第七晶体管；T8、第八晶体管；OLED、有机发光二极管；
Cst、存储电容；C1、稳压电容；
N1、第一节点；N2、第一节点；N3、第三节点；
GATE、栅信号端；DATA、数据信号端；RESET1、第一重置信号端；RESET2、第二重置信号端；INIT、初始化信号端；INIT1、第一初始化信号端；INIT2、第二初始化信号端；EM、控制信号端；VDD、第一电源信号端；VSS、第二电源信号端；VDC、定压信号源；
11、连接部；12、附加部；2、发光器件；31、辅助导电结构；32、横连结构；331、第一发光接入结构；332、第二发光接入结构；34、屏蔽结构；351、第一连接结构；352、第二连接结构；353、第三连接结构。
具体实施方式
为使本领域的技术人员更好地理解本公开实施例的技术方案，下面结合附图对本公开实施例提供的像素电路及其驱动方法、显示基板、显示装置进行详细描述。
在下文中将参考附图更充分地描述本公开实施例，但是所示的实施例可以以不同形式来体现，且不应当被解释为限于本公开阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
本公开实施例可借助本公开的理想示意图而参考平面图和/或截面图进行描述。因此，可根据制造技术和/或容限来修改示例图示。
在不冲突的情况下，本公开各实施例及实施例中的各特征可相互组合。
本公开所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本公开所使用的术语“和/或”包括一个或多个相关列举条目的任何和所有组合。如本公开所使用的单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。如本公开所使用的术语“包括”、“由……制成”，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。
除非另外限定，否则本公开所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本公开明确如此限定。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
本公开实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不是旨在限制性的。
技术术语说明
在本公开中，如无特殊说明，则以下技术术语应按照以下解释理解：
“晶体管(Transistor)”具体可为“薄膜晶体管(TFT，Thin Film Transistor)”，其是指至少包括栅极、漏极、源极三个端子，以及连接在源极与漏极间的有源区的器件；其中，通过控制栅极、源极、漏极间的电压关系，可以使漏极、源极间绝缘而电流无法流过(即晶体管关断)，也可使电流能从源极经有源区而流到漏极(即晶体管导通)。
“晶体管的漏极和源极”是以电流的流向区分的，故对晶体管器件本身而言，在没有信号时不存在明确的源极和漏极；故本公开实施例中，用第一极、第二极代表晶体管的源极、漏极这两个极，但其中第一极、第二极与源极、漏极没有必然的对应关系。
“信号端”是指像素电路中，与外界的其它信号源连接从而提供相应信号的结构。由此，信号端不一定是一个“端头”或“连接端”，而可以包括所有与相应信号源连接的结构，例如，信号端可与相应信号线为一体结构，或者说信号线中处于像素电路中的部分即为信号端。同时，信号端和与其连接的结构也可为一体，例如，信号端(如栅信号端)若是为晶体管提供栅极信号的，则信号端中与晶体管的有源区叠置的部分就可以同时也是晶体管的栅极。
“信号源”是指任何能提供所需的信号的“源头”，其可以是以上“信号端”。
“两个结构连接”是指两个结构直接相互接触而相连，也可以是通过其它的导电结构间接相连；但本公开实施例中，通过晶体管等非必然导电的器件间接相连的结构不视为相互连接。
“节点”是指像素电路中，可在电学上视为一体的所有结构；例如，相互连接的电极以及电极间的连接结构均为一个“节点”，但一个晶体管的第一极和第二极若不相互连接，则是不同的节点。
“导通信号”是指当被加载到晶体管的栅极时，可使晶体管导通的信号；例如，对于P型晶体管，导通信号为低电平信号，而对于N型晶体管，导通信号为高电平信号。
“关断信号”是指当被加载到晶体管的栅极时，可使晶体管关断的信号；例如，对于P型晶体管，关断信号为高电平信号，而对于N型晶体管，关断信号为低电平信号。
多个结构“同层设置”是指多个结构是由同一个材料层形成的，故它们在层叠关系上处于相同层中，但并不代表它们与基底间的距离相等，也不代表它们与基底间的其它层结构完全相同。
“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，构图工艺也可为压印工艺、喷墨打印工艺等其它工艺。
相关技术
在一些相关技术中，有机发光二极管(OLED)显示基板的每个子像素包括像素电路，像素电路包括用于进行发光的有机发光二极管，即有机发光二极管发出每个子像素所需的光。
一种可行的像素电路的结构可参照图1，其中，驱动晶体管TD根据自身栅极的电压控制流过的电流，该电流也就是有机发光二极管OLED发光的驱动电流Ioled，故驱动晶体管TD根据驱动电压驱动有机发光二极管OLED发光。而在发光阶段，存储电容Cst使驱动晶体管TD的栅极保持所需的驱动电压。
参照图1，驱动晶体管TD的栅极的第一极还分别通过第一晶体管T1和第二晶体管T2连接第二节点N2和第三节点N3。在发光阶段，第二节点N2和第三节点N3的电压通常不同，例如第二节点N2的电压可低于第一节点N1的电压，而第三节点N3的电压高于第一节点N1的电压。而由于第一晶体管T1和第二晶体管T2不可避免的存在一定的漏电流，故第二节点N2会因为第一晶体管T1的漏电流而将第一节点N1的电压逐渐“拉低”，而第三节点N3会因为第二晶体管T2的漏电流而将第一节点N1的电压逐渐“拉高”。而且，通常第三节点N3的“拉高”比第二节点N2的“拉低”更强。
由此，相关技术的像素电路中，发光阶段中部分信号随时间的变化的模拟结果参照图2，可见，在发光阶段中，第一节点N1的电压会逐渐升高，即驱动电压会之间升高，从而使流过有机发光二极管OLED的驱动电流Ioled降低。进一步的，在多帧中像素电路发出的光的亮度变化参照图3，可见在每帧(每个发光阶段中)，有机发光二极管OLED的发光亮度降低。
由此，当以上亮度降低达到人眼可察觉的程度时，则会导致闪烁(Flicker)现象，影响显示质量。
本公开实施例的具体实施方式
第一方面，参照图4至图8，本公开实施例提供一种像素电路，其包括：
发光模块，配置为进行发光；
驱动模块，配置为在发光阶段根据驱动电压驱动发光模块发光；
存储模块，存储模块配置为在发光阶段保持驱动电压，并向所述驱动模块提供驱动电压；
第一晶体管T1，第一晶体管T1的第一极连接驱动模块获取驱动电压的位置，第一晶体管T1的第二极不与信号源直接连接；在发光阶段，第一晶体管T1的第二极的电压低于第一晶体管T1的第一极的电压，第二晶体管T2的第二极的电压高于第一晶体管T1的第一极的电压；
第二晶体管T2，第二晶体管T2的第一极连接第一晶体管T1的第一极，第二晶体管T2的第二极连接的结构与第一晶体管T1的第二极连接的结构不同；
稳压电容C1，稳压电容C1的第一极连接第一晶体管T1的第二极，稳压电容C1的第二极连接定压信号源VDC。
本公开实施例的像素电路中，驱动模块在发光阶段根据驱动电压(如驱动晶体管TD栅极的电压)驱动发光模块发光，存储模块则用于在发光阶段保持并提供驱动电压。
其中，第一晶体管T1和第二晶体管T2的第一极均连接驱动模块提供驱动电压的位置(如第一节点N1，也就是驱动晶体管TD的栅极)，而它们的第二极则连接不同位置(如分别连接第二节点N2和第三节点N3)；由此，第二节点N2会因为第一晶体管T1的漏电流使第一节点N1的电压变化，而第三节点N3会因为第二晶体管T2的漏电流使第一节点N1的电压变化。
其中，在发光阶段，第二节点N2(第一晶体管T1的第二极)的电压和第三节点N3(第二晶体管T2的第二极)的电压中，通常是前者比第一节点N1的电压(驱动电压)低，后者比第一节点N1的电压(驱动电压)高，故二者分别将第一节点N1的电压“拉低”和“拉高”。
如前，在一些相关技术中，第三节点N3的“拉高”能力比第二节点N2的“拉低”能力更强，从而参照图2、图3，在发光阶段中，第一节点N1的电压(驱动电压)会逐渐升高，从而引起显示亮度的变化。
本公开实施例中，第一晶体管T1的第二极(第二节点N2)没有直接连接信号源，故在发光阶段其本身的电压也是可变的。本公开实施例中，在第一晶体管T1的第二极(第二节点N2)处连接了稳压电容C1，该稳压电容C1的另一极(第二极)连接定压信号源VDC，即连接任意一个在一帧中提供恒定不变的电压的信号源。显然，由于稳压电容C1的第二极为定压信号，故其可起到阻止电容的第一极(也就是第二节点N2)电压变化的作用，且稳压电容C1的电容值越大，阻止作用也越强。
当然，在实际中，第二节点N2处的结构本身也可能具有一定的寄生电容，但是，该寄生电容的电容值很小，一般最大不超过1.5fF(飞法)，且其另一极也不是连接定压信号源VDC，故该寄生电容不同于以上稳压电容C1。
可见，本公开实施例中，通过在第一晶体管T1的第二极(第二节点N2)增加“电容(稳压电容C1)”，可使第二节点N2的信号稳定性增强，从而在发光阶段保持“更低”的电压，以增强其对第一节点N1的电压的“拉低”能力，使第一节点N1受到的“拉低”和“拉高”作用趋向平衡，进而使第一节点N1的电压(驱动电压)在发光阶段能更好的保持稳定，降低发光器件2发出的光的亮度的变化，以改善或避免闪烁现象，提高显示质量。
由此，本公开实施例的像素电路中，在稳压电容的电容值分别为3.5fF、5fF、10fF时，发光阶段中部分信号随时间的变化的模拟结果参照图6。
其中，第二节点N2的电压可能因为与其它信号(如第一重置信号端RESET1的信号)的耦合作用而“跳变”的更高，导致其在发光阶段的初始电压更高；参照图6可见，稳压电容C1的电容值越大，则第二节点N2在发光阶段的初始电压越低，这表明，通过增加稳压电容C1，可提高第二节点N2抵御以上“跳变”的能力，从而使第二节点N2在发光阶段的初始电压降低，即，使第二节点N2的电压在发光阶段可相对保持在“更低”的水平，提升其“拉低”第一节点N1的电压(驱动电压)的能力，使第一节点N1的电压的变化减小，使驱动电流Ioled稳定，也就是使发光阶段中发光器件2的发光亮度的稳定，以改善或避免闪烁现象，提高显示质量。
而且，在第二节点N2将第一节点N1的电压“拉低”的同时，其本身的电压必然也会被“拉高”，但从图6中可见，稳压电容C1的电容值越大时，第二节点N2电压对应的线的“斜率”越小，即第二节点N2的电压被“拉高”的程度约小，这表明，通过增加稳压电容C1，还可使第二节点N2的电压被“拉高”的速率降低，从进一步增强其“拉低”第一节点N1的电压的能力，使第一节点N1的电压的变化更小，进一步提高显示质量。
参照图4、图7，下面对本公开实施例的像素电路一些可用的具体形式进行介绍。
在一些实施例中，像素电路还包括：
第三晶体管T3，第三晶体管T3的第一极连接第一晶体管T1的第二极，第三晶体管T3的栅极连接第一晶体管T1的栅极。
本公开实施例中，以上第二节点N2可以是在第一晶体管T1与第三晶体管T3之间的节点，且该第一晶体管T1与第三晶体管T3的栅极相互连接，从而二者构成一个“双栅晶体管”，即第二节点N2可为双栅晶体管的中间节点。
双栅晶体管的中间节点通常不直接连接其它信号源，从而其保持自身电压的能力较弱，更适于采用本公开实施例的稳压电容C1。
在一些实施例中，像素电路还包括：
第四晶体管T4，第四晶体管T4的第一极连接第二晶体管T2的第二极，第四晶体管T4的栅极连接第二晶体管T2的栅极。
本公开实施例中，以上第三节点N3可以是在第二晶体管T2与第四晶体管T4之间的节点，且该第二晶体管T2与第四晶体管T4的栅极相互连接，从而二者构成一个“双栅晶体管”，即第三节点N3可为双栅晶体管的中间节点。
在一些实施例中，发光模块包括发光器件2；
驱动模块包括驱动晶体管TD，驱动晶体管TD配置为根据其栅极的电压驱动发光器件2发光；
存储模块包括存储电容Cst，存储电容Cst的第一极连接驱动晶体管TD的栅极，存储电容Cst配置为在发光阶段使其第一极保持驱动电压，并向驱动模块提供驱动电压。
在一些实施例中，发光器件2为有机发光二极管OLED。
作为本公开实施例的一种方式，以上驱动模块可包括驱动晶体管TD，而存储模块则包括存储电容Cst，发光器件2则可为有机发光二极管OLED(OLED)。
本公开实施例中，以发光器件2则为有机发光二极管OLED为例进行说明。当然，若发光器件2为其它形式，也是可行的。
在一些实施例中，像素电路包括第一重置模块和写入模块；
第一重置模块配置为根据初始化信号端INIT和第一重置信号端RESET1的信号重置驱动晶体管TD的栅极的电压；第一重置模块包括：
第一晶体管T1；
第三晶体管T3，第三晶体管T3的第一极连接第一晶体管T1的第二极，第三晶体管T3的第二极连接初始化信号端INIT，第三晶体管T3的栅极连接第一晶体管T1的栅极以及第一重置信号端RESET1；
写入模块配置为根据栅信号端GATE和数据信号端DATA的信号向存储电容Cst的第一极写入驱动电压；写入模块包括：
第二晶体管T2；
第四晶体管T4，第四晶体管T4的第一极连接第二晶体管T2的第二极，第四晶体管T4的第二极连接驱动晶体管TD的第二极，第四晶体管T4的栅极连接第二晶体管T2的栅极以及栅信号端GATE；
第五晶体管T5，第五晶体管T5的第一极连接驱动晶体管TD的第一极，第五晶体管T5的第二极连接数据信号端DATA，第五晶体管T5的栅极连接栅信号端GATE；
第六晶体管T6，第六晶体管T6的第一极连接第一电源信号端VDD，第六晶体管T6的第二极连接驱动晶体管TD的第一极，第六晶体管T6的栅极连接控制信号端EM；
其中，
驱动晶体管TD和发光器件2串联在第一电源信号端VDD与第二电源信号端VSS之间；
存储电容Cst的第二极连接第一电源信号端VDD；
发光器件2的第二极连接第二电源信号端VSS。
其中，以上第一电源信号端VDD和第二电源信号端VSS用于为发光器件2提供显示用的工作电压。
例如，第一电源信号端VDD可提供第一电源信号Vdd，或者说提供正极电压信号，而第二电源信号端VSS可提供第二电源信号Vdd，或者说提供负极电压信号(如接地信号)。从而，发光器件2的第一极可为其正极(如有机发光二极管OLED的阳极)，而发光器件2的第二极可为其负极(如有机发光二极管OLED的阴极)。
在一些实施例中，像素电路还包括控制模块，控制模块配置为根据控制信号端EM的信号控制发光器件2是否发光；控制模块包括：
第七晶体管T7，第七晶体管T7的第一极连接驱动晶体管TD的第二极，第七晶体管T7的第二极连接发光器件2的第一极，第七晶体管T7的栅极连接控制信号端EM。
在一些实施例中，像素电路还包括第二重置模块，第二重置模块配置为根据第二重置信号端RESET2和初始化信号端INIT的信号重置发光器件2的第一极的电压；第二重置模块包括：
第八晶体管T8，第八晶体管T8的第一极连接发光器件2的第一极，第八晶体管T8的第二极连接初始化信号端INIT，第八晶体管T8的栅极连接第二重置信号端RESET2。
作为本公开实施例的一种方式，像素电路还可包括控制模块、第二重置模块等其它的模块。
在一些实施例中，驱动晶体管TD、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8均为P型晶体管；
或者，
驱动晶体管TD、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8均为N型晶体管。
当像素电路为以上具体形式时，为了简便，其中的各晶体管可以均是N型晶体管，或均是P型晶体管。
在一些实施例中，定压信号源VDC为初始化信号端INIT、第一电源信号端VDD、第二电源信号端VSS中的任意一者。
当像素电路为以上具体形式时，稳压电容C1的第二极连接的定压信号源VDC可以就是该像素电路中的已有信号源，例如是初始化信号端INIT(稳定为初始化信号Vinit)、第一电源信号端VDD(稳定为第一电源信号Vdd)、第二电源信号端VSS(稳定为第二电源信号Vss)等，在此不再详细描述。
其中，以上像素电路的驱动方法和工作原理等，在后续介绍。
第二方面，参照图4至图8，本公开实施例提供一种像素电路的驱动方法，像素电路为上述的任意一种像素电路，像素电路的驱动方法包括：
在发光阶段，使存储模块保持驱动电压，并向驱动模块提供驱动电压。
本公开实施例中，在发光阶段使存储模块保持驱动电压，并向驱动模块提供驱动电压，以驱动发光器件2发光。
本公开实施例中，由于像素电路中增加了稳压电容C1，故发光阶段中的驱动电压具有更好的稳定性，发光器件2的发光亮度的变化程度小，可改善或避免闪烁现象，提高显示质量。
在显示过程中，像素电路的驱动过程(驱动方法)可以是多次进行的，每次驱动过程均包括多个阶段。
在一些实施例中，像素电路的驱动方法包括：
持续向初始化信号端INIT提供初始化信号，持续向第一电源信号端VDD提供第一电源信号，持续向第二电源信号端VSS提供第二电源信号；
在重置阶段，向第一重置信号端RESET1提供导通信号，向栅信号端GATE提供关断信号，向控制信号端EM提供关断信号；
在写入阶段，向第一重置信号端RESET1提供关断信号，向栅信号端GATE提供导通信号，向控制信号端EM提供关断信号，向数据信号端DATA提供数据信号；
在发光阶段，向第一重置信号端RESET1提供关断信号，向栅信号端GATE提供关断信号，向控制信号端EM提供导通信号。
在一些实施例中，像素电路的驱动方法包括：
在重置阶段，向第二重置信号端RESET2提供关断信号；
在写入阶段，向第二重置信号端RESET2提供导通信号；
在重置阶段，向第二重置信号端RESET2提供关断信号。
在一些实施例中，在驱动过程的各个阶段中，可按照以上的方式向各信号端提供相应的信号，以驱动像素电路。
其中，以上第二重置信号端RESET2的信号与栅信号端GATE的信号一直相同，故像素电路的第二重置信号端RESET2与栅信号端GATE可以连接同一个信号源，例如连接驱动芯片(Driver IC)上的同一个引脚(Pin)。
参照图4、图5，作为本公开实施例的一种方式，下面以驱动晶体管TD、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8均为P型晶体管为例，说明本公开实施例的像素电路的驱动方法。
在本公开实施例的像素电路的驱动过程的各个阶段中，都持续向初始化信号端INIT提供初始化信号Vinit，持续向第一电源信号端VDD提供第一电源信号Vdd，持续向第二电源信号端VSS提供第二电源信号Vss；而各阶段中向其它各信号端提供的信号状况如下：
S101重置阶段：向第一重置信号端RESET1提供低电平信号，向栅信号端GATE提供高电平信号，向控制信号端EM提供高电平信号，向第二重置信号端RESET2提供高电平信号。
本阶段中，第一重置信号端RESET1的低电平信号使第一晶体管T1和第三晶体管T3导通，从而将初始化信号Vinit写入第一节点N1和第二节点N2。
S102写入阶段，向第一重置信号端RESET1提供高电平信号，向栅信号端GATE提供低电平信号，向控制信号端EM提供高电平信号，向数据信号端DATA提供数据信号，向第二重置信号端RESET2提供低电平信号。
本阶段中，栅信号端GATE的低电平信号使第二晶体管T2、第四晶体管T4、第五晶体管T5导通，从而数据信号端DATA的数据信号Vdata通过第五晶体管T5写入驱动晶体管TD的第一极；且经过驱动晶体管TD后，使第一节点N1(存储电容Cst的第一极)的电压变为Vdata-Vth，其中Vth为驱动晶体管TD的阈值电压。
其中，以上数据信号是指对应本像素电路的数据信号，而驱动过程的其它时间，数据信号端DATA实际也会获取对应其它像素电路的数据信号(因为其它像素电路可能正处于写入阶段)，但因其它时间中第五晶体管T5均关断，故这些数据信号不会写入本像素电路。
同时，由于第二重置信号端RESET2为低电平信号，故初始化信号端INIT的初始化信号Vinit经第八晶体管T8写入发光器件2的第一极，重置该位置的电压。
S103发光阶段，向第一重置信号端RESET1提供高电平信号，向栅信号端GATE提供高电平信号，向控制信号端EM提供低电平信号，向第二重置信号端RESET2提供高电平信号。
本阶段中，控制信号端EM为低电平信号，从而第六晶体管T6、第七晶体管T7均导通，故电流可从第一电源信号端VDD流向第二电源信号端VSS，发光器件2可以持续发光，直到下一次(如下一帧中的)重置阶段来到。
由于存储电容Cst的保持作用，故本阶段中驱动晶体管TD的栅极(第一节点N1)的电压(驱动电压)保持为Vdata-Vth；而由于驱动晶体管TD的第一极的电压为第一电源信号Vdd，故其栅源电压Vgs为Vdata-Vth。而流过驱动晶体管TD的驱动电流Ioled与其栅源电压Vgs和阈值电压Vth的差成正比，即驱动电流Ioled正比于Vdd-(Vdata-Vth)-Vth＝Vdd-Vdata。可见，该驱动电流Ioled仅与数据电压Vdata有关，而与驱动晶体管TD的阈值电压Vth无关，即消除了阈值电压漂移的影响。
本公开实施例中，在发光阶段中，第二节点N2理论上应保持初始化信号Vinit，该初始化信号Vinit的电压通常低于第一节点N1的电压Vdata-Vth，故第二节点N2会因第一晶体管T1的漏电流而将第一节点N1的电压“拉低”；而第三节点N3的电压比第一节点N1的电压高，故第三节点N3会因第二晶体管T2的漏电流而将第一节点N1的电压“拉高”，而且，通常第三节点N3的“拉高”能力比第二节点N2的“拉低”能力更强，从而导致发光阶段中第一节点N1的电压逐渐升高，发光器件2的亮度逐渐降低。
本公开实施例中，因为设有稳压电容C1，故第二节点N2的电压更加稳定，可保持在“更低”的水平，从而对第一节点N1有更强的“拉低”能力，以使第一节点N1的电压在发光阶段中更加稳定，发光器件2的亮度也更加稳定。
具体的，在进入写入阶段时，第一重置信号端RESET1的信号从低电平信号“跳变”为高电平信号，以使第一晶体管T1和第三晶体管T3关断。可见，第一重置信号端RESET1连接第一晶体管T1和第三晶体管T3的栅极，而第二节点N2为第一晶体管T1的第二极和第三晶体管T3的第一极，故第二节点N2与第一重置信号端RESET1的距离通常很接近；由此，以上第一重置信号端RESET1的信号的“跳变”，也会通过耦合作用使第二节点N2的电压升高，使第二节点N2在发光阶段开始时的初始电压实际高于初始化信号Vinit的电压。
而本公开实施例因设有稳压电容C1，故第一重置信号端RESET1的信号的“跳变”对第二节点N2电压的影响减弱，第二节点N2在发光阶段开始时的初始电压更低的水平，可增强其对第一节点N1电压的“下拉”能力，改善显示质量。
参照图7、图8，作为本公开实施例的另一种方式，下面以驱动晶体管TD、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8均为N型晶体管为例，说明本公开实施例的像素电路的驱动方法。
在本公开实施例的像素电路的驱动过程的各个阶段中，都持续向初始化信号端INIT提供初始化信号Vinit，持续向第一电源信号端VDD提供第一电源信号Vdd，持续向第二电源信号端VSS提供第二电源信号Vss；而各阶段中向其它各信号端提供的信号状况如下：
S201重置阶段：向第一重置信号端RESET1提供高电平信号，向栅信号端GATE提供低电平信号，向控制信号端EM提供低电平信号，向第二重置信号端RESET2提供低电平信号。
本阶段中，第一重置信号端RESET1的高电平信号使第一晶体管T1和第三晶体管T3导通，从而将初始化信号Vinit写入第一节点N1和第二节点N2。
S202写入阶段，向第一重置信号端RESET1提供低电平信号，向栅信号端GATE提供高电平信号，向控制信号端EM提供低电平信号，向数据信号端DATA提供数据信号，向第二重置信号端RESET2提供高电平信号。
本阶段中，栅信号端GATE的高电平信号使第二晶体管T2、第四晶体管T4、第五晶体管T5导通，从而数据信号端DATA的数据信号Vdata通过第五晶体管T5写入驱动晶体管TD的第一极；且经过驱动晶体管TD后，使第一节点N1(存储电容Cst的第一极)的电压变为Vdata-Vth，其中Vth为驱动晶体管TD的阈值电压。
其中，以上数据信号是指对应本像素电路的数据信号，而驱动过程的其它时间，数据信号端DATA实际也会获取对应其它像素电路的数据信号(因为其它像素电路可能正处于写入阶段)，但因其它时间中第五晶体管T5均关断，故这些数据信号不会写入本像素电路。
同时，由于第二重置信号端RESET2为高电平信号，故初始化信号端INIT的初始化信号Vinit经第八晶体管T8写入发光器件2的第一极，重置该位置的电压。
S203发光阶段，向第一重置信号端RESET1提供低电平信号，向栅信号端GATE提供低电平信号，向控制信号端EM提供高电平信号，向第二重置信号端RESET2提供低电平信号。
本阶段中，控制信号端EM为高电平信号，从而第六晶体管T6、第七晶体管T7均导通，故电流可从第一电源信号端VDD流向第二电源信号端VSS，发光器件2可以持续发光，直到下一次(如下一帧中的)重置阶段来到。
由于存储电容Cst的保持作用，故本阶段中驱动晶体管TD的栅极(第一节点N1)的电压(驱动电压)保持为Vdata-Vth；而由于驱动晶体管TD的第一极的电压为第一电源信号Vdd，故其栅源电压Vgs为Vdata-Vth。而流过驱动晶体管TD的驱动电流Ioled与其栅源电压Vgs和阈值电压Vth的差成正比，即驱动电流Ioled正比于Vdd-(Vdata-Vth)-Vth＝Vdd-Vdata。可见，该驱动电流Ioled仅与数据电压Vdata有关，而与驱动晶体管TD的阈值电压Vth无关，即消除了阈值电压漂移的影响。
可见，当晶体管的形式不同时，只是导通信号和关断信号的电平相互对换，本公开实施例的像素电路的具体驱动过程和原理并无变化，故在此不再详细描述。
第三方面，参照图4至图21，本公开实施例提供一种显示基板，其包括：
基底；
设于基底上的多个子像素，至少部分子像素包括上述的任意一种的像素电路。
其中，基底是用于承载显示基板上的其它结构的基础，其是由玻璃、硅(如单晶硅)、聚合物材料(如聚酰亚胺)等材料构成的基本为片状的结构，可为刚性，也可为柔性，厚度可在毫米量级。
其中，子像素是指可用于独立显示所需内容的最小的结构，即显示装置中可被单独控制的最小的“点”。其中，不同的子像素可具有不同的颜色，从而通过不同子像素的混光可实现彩色显示：例如，可以是多个排在一起的不同颜色的子像素组成一个“像素(或像素单元)”，即这些子像素发出的光混在一起成为视觉上的一个“点”，如红色、绿色、蓝色三种颜色的三个子像素组成一个像素；或者，也可不存在明确的像素(或像素单元)，而是通过临近子像素间的“公用”实现彩色显示。
本公开实施例中，可将以上的像素电路的各器件设于基底上，从每个像素电路对应一个子像素，即像素电路中发光器件2发出的光作为该子像素发出的光。
其中，对应不同颜色的子像素的像素电路中，可以是发光器件2直接发出不同颜色的光，也可以是发光器件2都发出白光，再经过不同颜色的彩色滤光膜(CF)后成为不同颜色的光。
由于采用了以上的像素电路，故本公开实施例的显示基板显示时亮度稳定，无闪烁现象，显示质量好。
在一些实施例中，子像素在显示基板上可排成阵列，且通过多条信号线为各子像素中的像素电路提供信号，以控制其进行显示。
其中，信号线可包括多条沿第一方向(如行方向)延伸的栅信号线、多条沿第一方向延伸的第一重置信号线、多条沿第一方向延伸的第二重置信号线、多条沿第一方向延伸的控制信号线、多条沿第一方向延伸的初始化信号线；每条栅信号线连接一行中各子像素的像素电路的栅信号端GATE，每条第一重置信号线连接一行中各子像素的像素电路的第一重置信号端RESET1，每条第二重置信号线连接一行中各子像素的像素电路的第二重置信号端RESET2(且第二重置信号线可与对应同行子像素的栅信号线连接同一个信号源)，每条控制信号线连接一行中各子像素的像素电路的控制信号端EM、每条初始化信号线连接一行中各子像素的像素电路的初始化信号端INIT。
其中，信号线还可包括多条沿第二方向(如列方向)延伸的数据线；每条数据线连接一行中各子像素的像素电路的数据信号端DATA。
其中，信号线还可包括第一电源信号线、第二电源信号线、初始化信号线等，这些信号线可沿行方向或列方向延伸，也可形成网格状，且分别与各子像素的像素电路的第一电源信号端VDD、第二电源信号端VSS、初始化信号端INIT相连。
在一些实施例中，稳压电容C1的电容值不低于8fF(飞法)，且不超过存储电容Cst的电容值的四分之一。
稳压电容C1的电容值如果过小，则不能起到足够的稳压作用，经过研究发现，至少应为8fF，例如为8fF、10fF、12fF等。
如图6，当稳压电容C1的电容值不同时，对第一节点N1的电压的变化的阻值能力不同，且稳压电容C1的电容值越大第一节点N1的电压的变化的阻值能力越强。
进一步的，当稳压电容C1的电容值不同时，模拟得到的Flicker值参照图9。其中，Flicker值是根据发光阶段中亮度-时间变化曲线计算得到的无量纲的数值，其用于表示显示的闪烁程度，其值越低表示闪烁程度越小，即亮度越稳定，显示质量越好。
当然，稳压电容C1的电容值也不能太高，否则会使第二节点N2的“下拉”能力比第三节点N3的“上拉”能力更强，引起第一节点N1的电压在发光阶段“反向”变化(降低)，同样会导致亮度不稳定，由此稳压电容C1的电容值一般不能超过存储电容Cst的电容值的1/4，可在存储电容Cst的电容值的1/5左右。
在一些实施例中，稳压电容C1的第一极与第一晶体管T1的第二极同层设置并连为一体。
设于基底上的像素电路的各结构可设于不同的层中，而由于稳压电容C1的第一极需要和第一晶体管T1的第二极相连，故参照图10、图11，作为本公开实施例的一种方式，二者可以是同层设置的一体结构，以简化显示基板的结构和制备方法。
其中，当第三晶体管T3的第一极也连接稳压电容C1的第一极时，参照图10、图11，稳压电容C1的第一极、第一晶体管T1的第二极、第三晶体管T3的第一极三者可为一体结构。
在一些实施例中，稳压电容C1的第一极与驱动晶体管TD的有源区同层设置，稳压电容C1的第一极为导体化的半导体材料；
第一晶体管T1的第二极与驱动晶体管TD的有源区同层设置，第一晶体管T1的第二极为导体化的半导体材料。
参照图10、图11，为了进一步简化结构，以上稳压电容C1的第一极、第一晶体管T1的第二极(也可有第三晶体管T3的第一极)构成的一体结构，还可与第一晶体管T1的有源区也连成一体(也可与第三晶体管T3的有源区一体)，即这些结构均为半导体材料(如多晶硅材料)，但其中对应稳压电容C1的第一极、第一晶体管T1的第二极、第三晶体管T3的第一极的部分需要经过导体化处理而形成导体。
当然，如果第一晶体管T1的第一极、第三晶体管T3的第二极等结构也与以上各结构连成一体，也是可行的。
当然，如果稳压电容C1的第一极、第一晶体管T1的第二极、第三晶体管T3的第一极、第一晶体管T1的有源区、第三晶体管T3的有源区等分别设于不同层中，并通过绝缘层中的过孔等结构连接，也是可行的。
在一些实施例中，稳压电容C1的第一极包括：连接在第三晶体管T3的第一极与第一晶体管T1的第二极之间的连接部11；与连接部11相连的附加部12。
显然，第三晶体管T3的第一极与第一晶体管T1的第二极应当相连以构成“双栅晶体管”，从而可参照图10、图11，直接用第三晶体管T3的第一极与第一晶体管T1的第二极间的连接结构(连接部11)作为稳压电容C1的第一极，即第三晶体管T3的第一极与第一晶体管T1的第二极通过稳压电容C1的第一极连接。
参照图10、图11，直接将第三晶体管T3的第一极与第一晶体管T1的第二极连接的结构(连接部11)的面积比较小，故若仅用连接部11作为稳压电容C1的第一极，则稳压电容C1的电容值较小，稳压效果不够好。为此，稳压电容C1的第一极除了包括连接部11外，还可包括从连接部11上“扩展”出的额外部分(附加部12)，而附加部12虽然不直接起到连接作用，但可以增大稳压电容C1的电容值。
在一些实施例中，稳压电容C1的第二极与初始化信号端INIT同层设置并连为一体。
显然，稳压电容C1的第二极应当是与稳压电容C1的第一极叠置且绝缘的，即稳压电容C1的第一极和稳压电容C1的第二极在基底上的正投影应当有重叠，且稳压电容C1的第一极与稳压电容C1的第二极之间通过至少一个绝缘层隔开。
为此，作为本公开实施例的一种方式，参照图10、图13、图14，可以用与初始化信号端INIT同层设置的结构作为稳压电容C1的第二极，并且该稳压电容C1的第二极直接连接初始化信号端INIT。
在一些实施例中，如参照图13，稳压电容C1的第二极可位于初始化信号端INIT内，即初始化信号端INIT的一部分同时也是稳压电容C1的第二极；或者说，可直接使初始化信号端INIT覆盖稳压电容C1的第一极所在位置。
在一些实施例中，在逐渐远离基底的方向上，显示基板依次包括：
驱动晶体管TD的有源区和稳压电容C1的第一极；
栅绝缘层(GI)；
驱动晶体管TD的栅极；
第一层间绝缘层(ILD1)；
稳压电容C1的第二极和初始化信号端INIT。
其中，初始化信号端INIT所在层(如GATE2层)与晶体管的有源区所在层(POLY)比较接近(之间的绝缘层比较少)，故用这两个层分别作为稳压电容C1的两极所在层，可缩小稳压电容C1的两极间的距离，以提高稳压电容C1的电容值；同时，稳压电容C1的第二极直接与同层设置的初始化信号端INIT为一体，故可很方便的用初始化信号端INIT作为定压信号源VDC。
相对的，比初始化信号端INIT更远离基底的各层(如SD1层)与晶体管的有源区所在层比较远，若用它们作为稳压电容C1的第二极容易导致稳压电容C1的电容值降低；而栅信号端GATE所在层(如GATE1层)虽然与晶体管的有源区所在层也比较接近，但栅信号端GATE的信号是变化的，故若要用栅信号端GATE所在层中的结构作为稳压电容C1的第二极，还需要从其它层中向该结构单独引入定压信号，比较麻烦。
当然，如果是用与其它结构(如第一电源信号端VDD、第二电源信号端VSS等)同层设置的结构作为作为稳压电容C1的第二极，也是可行的。
在一些实施例中，初始化信号端INIT包括同层设置的第一初始化信号端INIT1和第二初始化信号端INIT2，第一初始化信号端INIT1和第二初始化信号端INIT2平行且间隔设置；
第八晶体管T8的第二极连接第一初始化信号端INIT1；
第三晶体管T3的第二极连接第二初始化信号端INIT2。
参照图13，初始化信号端INIT可分为两个同层设置但相互独立的结构(第一初始化信号端INIT1和第二初始化信号端INIT2)，它们分别连接第三晶体管T3的第二极和第八晶体管T8的第二极，从而根据需要，第三晶体管T3的第二极和第八晶体管T8的第二极它们的信号可以相同，也可以不同，以实现更复杂的控制。
当然，如果连接第三晶体管T3的第二极和第八晶体管T8的第二极的初始化信号端INIT是一体结构(即不区分第一初始化信号端INIT1和第二初始化信号端INIT2)，也是可行的。
在一些实施例中，稳压电容C1的第一极沿第一方向延伸；
数据信号端DATA和/或第一电源信号端VDD沿第二方向延伸；第一方向与第二方向交叉。
参照图11，稳压电容C1的第一极可整体上沿第一方向(图11中横向)延伸；而参照图15，数据信号端DATA、第一电源信号端VDD可沿与第一方向交叉(进一步可为垂直)的第二方向(图15中纵向)延伸；从而参照图10，稳压电容C1的第一极可与数据信号端DATA、第一电源信号端VDD有交叠(当然相互绝缘)。
在一些实施例中，第一重置信号端RESET1沿第一方向延伸；
至少部分像素电路的第一重置信号端RESET1，复用为沿第二方向与该像素电路相邻的像素电路的第二重置信号端RESET2；第一方向与第二方向交叉。
参照图5、图8，第一重置信号端RESET1的信号与第二重置信号端RESET2的信号间相差一个周期。由此，沿第二方向(如图12中纵向)相邻的像素电路中，上一行像素电路的第二重置信号端RESET2的信号，与本一行像素电路的第一重置信号端RESET1的信号是相同的。
由此，参照图12，为了简化结构，每个像素电路的第一重置信号端RESET1可以是沿第一方向(图12中横向)延伸的，同时，其复用沿第二方向(如图12中纵向)相邻的像素电路的第二重置信号端RESET2；即参照图10，上一行像素电路的第八晶体管T8，可与行像素电路的其它结构处在一个矩形区域内，以便用本行像素电路的第一重置信号端RESET1(即上一行像素电路的第二重置信号端RESET2)作为其栅极。
在一些实施例中，存储电容Cst的第二极包括沿第一方向延伸的横连结构32；至少部分沿第一方向相邻的像素电路的横连结构32相互连接；
第一电源信号端VDD沿第二方向延伸；第一方向与第二方向交叉。
参照图13，存储电容Cst的第二极除了与存储电容Cst的第一极交叠的结构(图13中内有缺口的矩形)外，还有沿第一方向(图13中横向)延伸的横连结构32，从而同行中的多个存储电容Cst可通过横连结构32连为一体。
同时，参照图15，第一电源信号端VDD是沿与第一方向交叉的第二方向(图15中纵向)延伸的，且第一电源信号端VDD必然与各自像素电路中的存储电容Cst连接。
由此可见，多列的第一电源信号端VDD，实际分别与同行的存储电容Cst的第二极电连接，即在电学上，提供第一电源信号Vdd的结构形成了“网格状”，从而降低其供电电阻。
在一些实施例中，显示基板还包括：
与第一电源信号端VDD交叠设置的辅助导电结构31；辅助导电结构31与第一电源信号端VDD间设有至少一个绝缘层，且辅助导电结构31通过绝缘层中的过孔与第一电源信号端VDD连接。
参照图16，显示基板中还可包括与第一电源信号端VDD有交叠(如也沿第二方向延伸且)的辅助导电结构31，且辅助导电结构31与第一电源信号端VDD连接，以起到进一步降低第一电源信号Vdd的供电电阻的作用。
下面用以上的像素电路为例，对其中结构的具体分层进行示例性的介绍。
在一些实施例中，在逐渐远离基底的方向上，显示基板依次包括：
(1)半导体层(POLY)。
半导体层由半导体材料构成，例如由多晶硅材料(poly-Si)构成。
半导体层包括：驱动晶体管TD的第一极、第二极、有源区，第一晶体管T1的第一极、第二极、有源区，第二晶体管T2的第一极、第二极、有源区，第三晶体管T3的第一极、第二极、有源区，第四晶体管T4的第一极、第二极、有源区，第五晶体管T5的第一极、第二极、有源区，第六晶体管T6的第一极、第二极、有源区，第七晶体管T7的第一极、第二极、有源区，第八晶体管T8的第一极、第二极、有源区，稳压电容C1的第一极。
其中，稳压电容C1的第一极与第一晶体管T1的第二极连为一体，且均为导体化的半导体材料。
即参照图11，各晶体管的有源区、第一极、第二极均可位于半导体层中；且稳压电容C1的第一极(连接部11和附加部12)与第一晶体管T1的第二极连为一体，也位于半导体层中。
当然，所有晶体管的电极以及稳压电容C1的第一极，均是由导体化的半导体材料构成的。
(2)栅绝缘层(GI)。
栅绝缘层由绝缘材料构成，例如由氮化硅、氧化硅、氮氧化硅等构成，用于将各晶体管的有源区与栅极隔开。
其中，由于此时各晶体管的有源区比其栅极更靠近基底，故各晶体管均为“底栅型晶体管”。
参照图17，栅绝缘层可包括：用于连接第一电源信号端VDD和第六晶体管T1的第一极的过孔，用于连接数据信号端DATA和连接第五晶体管T5的第二极的过孔，用于连接第一发光接入结构331和第七晶体管T7的第二极的过孔，用于连接第一连接结构351和第八晶体管T8的第二极的过孔，用于连接第二连接结构352和第三晶体管T3的第二极的过孔，用于连接第三连接结构353和第一晶体管T1的第一极的过孔(后续详细说明)。
(3)第一栅极层(GATE1)。
第一栅极层由导电材料构成，例如由金属材料构成。
第一栅极层包括：驱动晶体管TD的栅极，第一晶体管T1的栅极，第二晶体管T2的栅极，第三晶体管T3的栅极，第四晶体管T4的栅极，第五晶体管T5的栅极，第六晶体管T6的栅极，第七晶体管T7的栅极，第八晶体管T8的栅极，第一重置信号端RESET1，第二重置信号端RESET2，控制信号端EM，存储电容Cst的第一极。
即参照图12，所有晶体管的栅极，以及用于为栅极提供信号的各信号端，均可位于第一栅极层中。
另外，存储电容Cst的第一极因必然驱动晶体管TD的栅极(例如是一体结构)，故也位于第一栅极层中。
如前，本行像素电路的第一重置信号端RESET1也可复用为上一行的像素电路的第二重置信号端RESET2，即每个像素电路中，实际只有一个重置信号端结构。
(4)第一层间绝缘层(ILD1)。
第一层间绝缘层由绝缘材料构成，例如由氮化硅、氧化硅、氮氧化硅等构成，其用于将第一栅极层的结构与后续的第二栅极层的结构隔开。
参照图18，第一层间绝缘层可包括：用于连接第一电源信号端VDD和第六晶体管T1的第一极的过孔，用于连接数据信号端DATA和连接第五晶体管T5的第二极的过孔，用于连接第一发光接入结构331和第七晶体管T7的第二极的过孔，用于连接第一连接结构351和第八晶体管T8的第二极的过孔，用于连接第二连接结构352和第三晶体管T3的第二极的过孔，用于连接第三连接结构353和连接驱动晶体管TD的栅极的过孔，用于连接第三连接结构353和第一晶体管T1的第一极的过孔(后续详细说明)。
(5)第二栅极层(GATE2)。
第二栅极层由导电材料构成，例如由金属材料构成。
第二栅极层包括：初始化信号端INIT，稳压电容C1的第二极，存储电容Cst的第二极。
其中，稳压电容C1的第二极与初始化信号端INIT连为一体。
参照图13，初始化信号端INIT、稳压电容C1的第二极、存储电容Cst的第二极可设于第二栅极层中，且稳压电容C1的第二极与初始化信号端INIT连为一体。
其中，参照图13，初始化信号端INIT也可分为以上第一初始化信号端INIT1和第二初始化信号端INIT2，此时稳压电容C1的第二极可与其中一者为一体结构，例如与第二初始化信号端INIT2为一体结构。
其中，参照图13，存储电容Cst的第二极也可包括以上横连结构32。
其中，参照图13，存储电容Cst的第二极除了横连结构32外的部分，可为有缺口的矩形，该缺口是为了让位于其下方的存储电容Cst的第一极能与第一晶体管T1的第一极连接(后续详细说明)。
在一些实施例中，第二栅极层还包括：屏蔽结构34，屏蔽结构34通过第二层间绝缘层中的过孔连接第一电源信号端VDD，屏蔽结构34与第一晶体管T1的第一极、第五晶体管T5的第二极存在交叠且绝缘。
参照图13，第二栅极层中还可设有屏蔽结构34；参照图10、图15，该屏蔽结构34连接第一电源信号端VDD(后续详细描述)，且与第一晶体管T1的第一极、第五晶体管T5的第二极有交叠，以屏蔽其它信号(如数据信号端DATA的信号)对这两个晶体管的影响。
(6)第二层间绝缘层(ILD2)。
第二层间绝缘层由绝缘材料构成，例如由氮化硅、氧化硅、氮氧化硅等构成，其用于将第二栅极层的结构与后续的第一源漏层的结构隔开。
参照图19，第二层间绝缘层可包括：用于连接第一电源信号端VDD和存储电容Cst的第二极的过孔，用于连接第一电源信号端VDD和第六晶体管T1的第一极的过孔用于连接数据信号端DATA和连接第五晶体管T5的第二极的过孔，用于连接第一发光接入结构331和第七晶体管T7的第二极的过孔，用于连接第一连接结构351和第八晶体管T8的第二极的过孔，用于连接第一连接结构351和初始化信号端INIT的过孔，用于连接第二连接结构352和第三晶体管T3的第二极的过孔，用于连接第二连接结构352和初始化信号端INIT的过孔，用于连接第三连接结构353和连接驱动晶体管TD的栅极的过孔，用于连接第三连接结构353和第一晶体管T1的第一极的过孔，用于连接第一电源信号端VDD与屏蔽结构34的过孔(后续详细说明)。
(7)第一源漏层(SD1)。
第一源漏层由导电材料构成，例如由金属材料构成。
第一源漏层包括：第一电源信号端VDD，数据信号端DATA，第一发光接入结构331。
其中，第一电源信号端VDD通过第二层间绝缘层中的过孔连接存储电容Cst的第二极，且通过栅绝缘层、第一层间绝缘层、第二层间绝缘层中的过孔连接第六晶体管T1的第一极；数据信号端DATA通过栅绝缘层、第一层间绝缘层、第二层间绝缘层中的过孔连接第五晶体管T5的第二极，第一发光接入结构331通过栅绝缘层、第一层间绝缘层、第二层间绝缘层中的过孔连接第七晶体管T7的第二极。
参照图15，第一电源信号端VDD和数据信号端DATA可设于第一源漏层中，且第一电源信号端VDD连接存储电容Cst的第二极，而数据信号端DATA连接第五晶体管T5的第二极，以形成以上像素电路。
其中，七晶体管T7的第二极需要连接发光器件2的第一极，但二者之间的层很多，距离较大，故参照图15，第一源漏层中还可包括与第七晶体管T7的第二极连接的第一发光接入结构331，以通过多个结构实现第七晶体管T7的第二极需要连接发光器件2的第一极的连接(后续详细描述)，以避免产生断线。
其中，如果具有以上屏蔽结构34，则第一电源信号端VDD还通过第二层间绝缘层中的过孔与其连接。
在一些实施例中，第一源漏层还包括：
第一连接结构351，第一连接结构351通过栅绝缘层、第一层间绝缘层、第二层间绝缘层中的过孔连接第八晶体管T8的第二极，并通过第二层间绝缘层中的过孔连接初始化信号端INIT；
第二连接结构352，第二连接结构352通过栅绝缘层、第一层间绝缘层、第二层间绝缘层中的过孔连接第三晶体管T3的第二极，并通过第二层间绝缘层中的过孔连接初始化信号端INIT；
第三连接结构353，第三连接结构353通过第一层间绝缘层、第二层间绝缘层中的过孔连接驱动晶体管TD的栅极，并通过栅绝缘层、第一层间绝缘层、第二层间绝缘层中的过孔连接第一晶体管T1的第一极。
参照图10、图15，为实现像素电路中一些不同层的结构的电连接，还可在第一源漏层中设置多个相应的连接结构。
其中，连接结构具体可包括将第八晶体管T8的第二极与初始化信号端INIT(如第一初始化信号端INIT1)连接的第一连接结构351；将第三晶体管T3的第二极与初始化信号端INIT(如第二初始化信号端INIT2)连接的第二连接结构352；以及，将驱动晶体管TD(即存储电容Cst的第一极)与第一晶体管T1的第一极连接(如通过以上存储电容Cst中的缺口)的第三连接结构353等。
当然，如果以上连接结构设于其它层中，或者个晶体管和电容的各电极的形式改变从而需要不同的连接结构，也均是可行的。
(8)第一平坦化层(PLN1)。
第一平坦化层由有机绝缘材料构成，用于消除下方结构的段差。
参照图20，第一平坦化层可包括：用于连接第一发光接入结构331和第二发光接入结构332的过孔，以及用于连接第一电源信号端VDD和辅助导电结构31的过孔(后续详细描述)。
(9)钝化层(PVX)。
钝化层由绝缘材料构成，例如由氮化硅、氧化硅、氮氧化硅等构成，用于避免后续形成的结构与第一平坦化层直接接触。
其中，钝化层与第一平坦化层是两个连续的绝缘层(或者视为一个绝缘层的两个子层)，故参照图20，钝化层中的过孔是与第一平坦化层中的过孔完全一样的。
因此，本公开实施例的所有描述中，第一平坦化层中的过孔也可包括钝化层中的过孔，在此不再详细描述。
(10)第二源漏层(SD2)。
第二源漏层由导电材料构成，例如由金属材料构成。
第二源漏层包括：辅助导电结构31、第二发光接入结构332。
其中，辅助导电结构31与第一电源信号端VDD交叠设置，且通过第一平坦化层中的过孔与第一电源信号端VDD连接；而第二发光接入结构332通过第一平坦化层中的过孔连接第一发光接入结构331。
以上降低第一电源信号Vdd的供电电阻的辅助导电结构31可位于第二源漏层中，并与第一电源信号端VDD连接。
而第二源漏层中还可包括与以上第一发光接入结构331连接的第二发光接入结构332，以供后续发光器件2的第一极通过第二发光接入结构332、第一发光接入结构331连接第七晶体管T7的第二极。
(11)第二平坦化层(PLN2)。
第二平坦化层由有机绝缘材料构成，用于消除下方结构的段差。
参照图21，第二平坦化层可包括：用于连接第二发光接入结构332和发光器件2的第一极的过孔(后续详细描述)。
(12)发光器件2的第一极。
其中，发光器件2的第一极通过第二平坦化层中的过孔连接第二发光接入结构332。
发光器件2的第一极可设于第二平坦化层上，并通过以上第二发光接入结构332、第一发光接入结构331连接第七晶体管T7的第二极。
具体的，发光器件2的第一极可为有机发光二极管OLED的阳极(Anode)，其可由氧化铟锡(ITO)等金属氧化物导电材料构成。
在一些实施例中，在远离基底的方向上，显示基板还可继续依次包括以下的结构：
(13)像素界定层(PDL)。
像素界定层由有机绝缘材料构成，用于通过其中的开口限定发光器件2(如有机发光二极管OLED)的范围。
(14)发光器件2的发光层。
发光层是发光器件2中实际用于发光层。
具体的，发光器件2的发光层可为有机发光二极管OLED的发光层。有机发光二极管OLED的发光层由有机材料构成，其至少包括有机发光层(EML)，还可包括电子注入层(EIL)、电子传输层(ETL)、空穴注入层(HIL)、空穴传输层(HTL)等其它的层叠设置的辅助层。
其中，有机发光二极管OLED的发光层可为整层的结构，其在像素界定层的开口处与有机发光二极管OLED的阳极接触，从而形成有机发光二极管OLED。
(15)发光器件2的第二电极。
具体的，发光器件2的第二电极可为有机发光二极管OLED的阴极(Cathode)，有机发光二极管OLED的阴极可由铝等金属导电材料构成。
其中，有机发光二极管OLED的阴极可为整层的结构，从而其同时也是第二电源信号端VSS。
(16)封装层。
封装层可为有机层与无机层交替的层叠结构，用于将其它结构封装在其中，避免其它结构(尤其是发光层)与环境中的水、氧接触而老化。
其中，以上各层结构中的完整膜层，则可通过溶液工艺、沉积工艺等形成；而以上各层结构中若具有特定形状的结构，则可通过构图工艺形。
当然，以上介绍的具体层结构只是示意性的，其还可进行很多变化。
例如，各具体结构所处的层可有不同；再如，各晶体管的栅极也可位于比其有源区更靠近基底的层中，即各晶体管的也可以不是以上的“底栅型晶体管”，而是“顶栅型晶体管”等。
第四方面，本公开实施例提供一种显示装置，其包括：
上述的任意一种显示基板。
可将以上显示基板与其它器件(例如对盒盖板、柔性线路板、驱动芯片、电源组件等)组合形成具有显示功能的显示装置。
在一些实施例中，显示装置为有机发光二极管(OLED)显示装置。
由于采用了以上的显示基板，故本公开实施例的显示装置显示时亮度稳定，无闪烁现象，显示质量好。
本公开已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本公开的范围的情况下，可进行各种形式和细节上的改变。

Claims (20)

1.一种显示基板，其中，包括：
基底；
设于所述基底上的多个子像素，至少部分所述子像素包括像素电路，所述像素电路包括：
发光模块，配置为进行发光；所述发光模块包括发光器件；
驱动模块，配置为在发光阶段根据驱动电压驱动所述发光模块发光；所述驱动模块包括驱动晶体管，所述驱动晶体管配置为根据其栅极的电压驱动所述发光器件发光；
存储模块，所述存储模块配置为在所述发光阶段保持所述驱动电压，并向所述驱动模块提供所述驱动电压；
第一重置模块，所述第一重置模块配置为根据初始化信号端和第一重置信号端的信号重置所述驱动晶体管的栅极的电压；所述第一重置模块包括第一晶体管和第三晶体管，所述第一晶体管的第一极连接所述驱动模块获取所述驱动电压的位置，所述第一晶体管的第二极不与信号源直接连接；所述第三晶体管的第一极连接所述第一晶体管的第二极，所述第三晶体管的栅极连接所述第一晶体管的栅极以及所述第一重置信号端，所述第三晶体管的第二极连接所述初始化信号端；
第二晶体管，所述第二晶体管的第一极连接所述第一晶体管的第一极，所述第二晶体管的第二极连接的结构与所述第一晶体管的第二极连接的结构不同；在所述发光阶段，所述第一晶体管的第二极的电压低于所述第一晶体管的第一极的电压，所述第二晶体管的第二极的电压高于所述第一晶体管的第一极的电压；
第四晶体管，所述第四晶体管的第一极连接所述第二晶体管的第二极，所述第四晶体管的栅极连接所述第二晶体管的栅极；
稳压电容，所述稳压电容的第一极与所述第一晶体管的第二极连为一体，且均为导体化的半导体材料，所述稳压电容的第二极连接定压信号源；
所述稳压电容的第一极与所述驱动晶体管的有源区同层设置；
所述第一晶体管的第二极与所述驱动晶体管的有源区同层设置，所述第一晶体管的第二极为导体化的半导体材料；所述稳压电容的第二极与所述初始化信号端同层设置并连为一体；
所述稳压电容的第一极包括：连接在所述第三晶体管的第一极与所述第一晶体管的第二极之间的连接部，以及与所述连接部相连的附加部，所述附加部位于所述第一晶体管的第二极远离所述连接部的一侧。
2.根据权利要求1所述的显示基板，其中，所述存储模块包括存储电容，所述存储电容的第一极连接所述驱动晶体管的栅极，所述存储电容配置为在所述发光阶段使其第一极保持所述驱动电压，并向所述驱动模块提供所述驱动电压。
3.根据权利要求2所述的显示基板，其中，所述显示基板包括写入模块；
所述写入模块配置为根据栅信号端和数据信号端的信号向所述存储电容的第一极写入所述驱动电压；所述写入模块包括：
所述第二晶体管；
所述第四晶体管，所述第四晶体管的第一极连接所述第二晶体管的第二极，所述第四晶体管的第二极连接所述驱动晶体管的第二极，所述第四晶体管的栅极连接所述第二晶体管的栅极以及所述栅信号端；
第五晶体管，所述第五晶体管的第一极连接所述驱动晶体管的第一极，所述第五晶体管的第二极连接所述数据信号端，所述第五晶体管的栅极连接所述栅信号端；
第六晶体管，所述第六晶体管的第一极连接第一电源信号端，所述第六晶体管的第二极连接所述驱动晶体管的第一极，所述第六晶体管的栅极连接控制信号端；
其中，
所述驱动晶体管和发光器件串联在第一电源信号端与第二电源信号端之间；
所述存储电容的第二极连接所述第一电源信号端；
所述发光器件的第二极连接所述第二电源信号端。
4.根据权利要求3所述的显示基板，其中，
所述定压信号源为所述初始化信号端、所述第一电源信号端、所述第二电源信号端中的任意一者。
5.根据权利要求3所述的显示基板，其中，还包括：
控制模块，所述控制模块配置为根据所述控制信号端的信号控制所述发光器件是否发光；所述控制模块包括：第七晶体管，所述第七晶体管的第一极连接所述驱动晶体管的第二极，所述第七晶体管的第二极连接所述发光器件的第一极，所述第七晶体管的栅极连接所述控制信号端；
第二重置模块，所述第二重置模块配置为根据第二重置信号端和所述初始化信号端的信号重置所述发光器件的第一极的电压；所述第二重置模块包括：第八晶体管，所述第八晶体管的第一极连接所述发光器件的第一极，所述第八晶体管的第二极连接所述初始化信号端，所述第八晶体管的栅极连接所述第二重置信号端。
6.根据权利要求5所述的显示基板，其中，
所述驱动晶体管、第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管均为P型晶体管；
或者，
所述驱动晶体管、第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管、所述第八晶体管均为N型晶体管。
7.根据权利要求1所述的显示基板，其中，在逐渐远离所述基底的方向上，所述显示基板依次包括：
所述驱动晶体管的有源区和所述稳压电容的第一极；
栅绝缘层；
所述驱动晶体管的栅极；
第一层间绝缘层；
所述稳压电容的第二极和所述初始化信号端。
8.根据权利要求5或6所述的显示基板，其中，
所述初始化信号端包括同层设置的第一初始化信号端和第二初始化信号端，所述第一初始化信号端和第二初始化信号端平行且间隔设置；
所述第八晶体管的第二极连接所述第一初始化信号端；
所述第三晶体管的第二极连接所述第二初始化信号端。
9.根据权利要求3至6中任意一项所述的显示基板，其中，
所述稳压电容的第一极沿第一方向延伸；
所述数据信号端和/或所述第一电源信号端沿第二方向延伸；所述第一方向与所述第二方向交叉。
10.根据权利要求5或6所述的显示基板，其中，
所述第一重置信号端沿第一方向延伸；
至少部分所述像素电路的所述第一重置信号端，复用为沿第二方向与该像素电路相邻的所述像素电路的所述第二重置信号端；所述第一方向与所述第二方向交叉。
11.根据权利要求3至6中任意一项所述的显示基板，其中，
所述存储电容的第二极包括沿第一方向延伸的横连结构；至少部分沿第一方向相邻的所述像素电路的所述横连结构相互连接；
所述第一电源信号端沿第二方向延伸；所述第一方向与所述第二方向交叉。
12.根据权利要求3至6中任意一项所述的显示基板，其中，所述显示基板还包括：
与所述第一电源信号端交叠设置的辅助导电结构；所述辅助导电结构与所述第一电源信号端间设有至少一个绝缘层，且所述辅助导电结构通过所述绝缘层中的过孔与所述第一电源信号端连接。
13.根据权利要求5或6所述的显示基板，其中，在逐渐远离所述基底的方向上，所述显示基板依次包括：
半导体层，其包括：所述驱动晶体管的第一极、第二极、有源区，所述第一晶体管的第一极、第二极、有源区，所述第二晶体管的第一极、第二极、有源区，所述第三晶体管的第一极、第二极、有源区，所述第四晶体管的第一极、第二极、有源区，所述第五晶体管的第一极、第二极、有源区，所述第六晶体管的第一极、第二极、有源区，所述第七晶体管的第一极、第二极、有源区，所述第八晶体管的第一极、第二极、有源区，所述稳压电容的第一极；
栅绝缘层；
第一栅极层，其包括：所述驱动晶体管的栅极，所述第一晶体管的栅极，所述第二晶体管的栅极，所述第三晶体管的栅极，所述第四晶体管的栅极，所述第五晶体管的栅极，所述第六晶体管的栅极，所述第七晶体管的栅极，所述第八晶体管的栅极，所述第一重置信号端，所述第二重置信号端，所述控制信号端，所述存储电容的第一极；
第一层间绝缘层；
第二栅极层，其包括：所述初始化信号端，所述稳压电容的第二极，所述存储电容的第二极；其中，所述稳压电容的第二极与所述初始化信号端连为一体；
第二层间绝缘层；
第一源漏层，其包括：所述第一电源信号端，所述数据信号端，第一发光接入结构；其中，所述第一电源信号端通过所述第二层间绝缘层中的过孔连接所述存储电容的第二极，且通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第六晶体管的第一极；所述数据信号端通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第五晶体管的第二极，所述第一发光接入结构通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第七晶体管的第二极；
第一平坦化层；
第二源漏层，其包括：辅助导电结构、第二发光接入结构；其中，所述辅助导电结构与所述第一电源信号端交叠设置，且通过所述第一平坦化层中的过孔与所述第一电源信号端连接；所述第二发光接入结构通过所述第一平坦化层中的过孔连接所述第一发光接入结构；
第二平坦化层；
所述发光器件的第一极，所述发光器件的第一极通过所述第二平坦化层中的过孔连接所述第二发光接入结构。
14.根据权利要求13所述的显示基板，其中，所述第二栅极层还包括：
屏蔽结构，所述屏蔽结构通过所述第二层间绝缘层中的过孔连接所述第一电源信号端，所述屏蔽结构与所述第一晶体管的第一极、所述第五晶体管的第二极存在交叠且绝缘。
15.根据权利要求13所述的显示基板，其中，所述第一源漏层还包括：
第一连接结构，所述第一连接结构通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第八晶体管的第二极，并通过所述第二层间绝缘层中的过孔连接所述初始化信号端；
第二连接结构，所述第二连接结构通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第三晶体管的第二极，并通过所述第二层间绝缘层中的过孔连接所述初始化信号端；
第三连接结构，所述第三连接结构通过所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述驱动晶体管的栅极，并通过所述栅绝缘层、所述第一层间绝缘层、所述第二层间绝缘层中的过孔连接所述第一晶体管的第一极。
16.根据权利要求2所述的显示基板，其中，
所述稳压电容的电容值不低于8fF，且不超过所述存储电容的电容值的四分之一。
17.一种显示装置，其中，包括：
权利要求1至16中任意一项所述的显示基板。
18.一种显示基板的驱动方法，其中，所述显示基板为权利要求1至16中任意一项所述的显示基板，所述显示基板的驱动方法包括：
在所述像素电路的发光阶段，使所述存储模块保持所述驱动电压，并向所述驱动模块提供所述驱动电压。
19.根据权利要求18所述的显示基板的驱动方法，其中，所述显示基板为权利要求3至6、8至15中任一项所述的显示基板，所述显示基板的驱动方法包括：
持续向所述初始化信号端提供初始化信号，持续向所述第一电源信号端提供第一电源信号，持续向所述第二电源信号端提供第二电源信号；
在重置阶段，向所述第一重置信号端提供导通信号，向所述栅信号端提供关断信号，向所述控制信号端提供关断信号；
在写入阶段，向所述第一重置信号端提供关断信号，向所述栅信号端提供导通信号，向所述控制信号端提供关断信号，向所述数据信号端提供数据信号；
在所述发光阶段，向所述第一重置信号端提供关断信号，向所述栅信号端提供关断信号，向所述控制信号端提供导通信号。
20.根据权利要求19所述的显示基板的驱动方法，其中，所述显示基板为权利要求5或6所述的显示基板，所述显示基板的驱动方法还包括：
在所述重置阶段，向所述第二重置信号端提供关断信号；
在所述写入阶段，向所述第二重置信号端提供导通信号；
在所述发光阶段，向所述第二重置信号端提供关断信号。
CN202080003064.0A 2020-11-27 2020-11-27 像素电路及其驱动方法、显示基板、显示装置 Active CN114902321B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410064244.XA CN117711325A (zh) 2020-11-27 2020-11-27 像素电路、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/132090 WO2022109984A1 (zh) 2020-11-27 2020-11-27 像素电路及其驱动方法、显示基板、显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410064244.XA Division CN117711325A (zh) 2020-11-27 2020-11-27 像素电路、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN114902321A CN114902321A (zh) 2022-08-12
CN114902321B true CN114902321B (zh) 2024-01-30

Family

ID=81755126

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410064244.XA Pending CN117711325A (zh) 2020-11-27 2020-11-27 像素电路、显示基板和显示装置
CN202080003064.0A Active CN114902321B (zh) 2020-11-27 2020-11-27 像素电路及其驱动方法、显示基板、显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410064244.XA Pending CN117711325A (zh) 2020-11-27 2020-11-27 像素电路、显示基板和显示装置

Country Status (3)

Country Link
US (1) US11721286B2 (zh)
CN (2) CN117711325A (zh)
WO (1) WO2022109984A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110992880A (zh) * 2019-12-19 2020-04-10 武汉天马微电子有限公司 一种显示面板及显示装置
CN111477179A (zh) * 2020-05-20 2020-07-31 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN111613177A (zh) * 2020-06-28 2020-09-01 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN111627387A (zh) * 2020-06-24 2020-09-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板及显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288900B (en) * 2004-04-30 2007-10-21 Fujifilm Corp Active matrix type display device
JP4846999B2 (ja) * 2004-10-20 2011-12-28 株式会社 日立ディスプレイズ 画像表示装置
KR101682691B1 (ko) * 2010-07-20 2016-12-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
WO2013065594A1 (ja) * 2011-11-02 2013-05-10 シャープ株式会社 カラー表示装置
CN104064139B (zh) * 2014-06-05 2016-06-29 上海天马有机发光显示技术有限公司 一种有机发光二极管像素补偿电路、显示面板和显示装置
KR102627074B1 (ko) * 2016-12-22 2024-01-22 엘지디스플레이 주식회사 표시소자, 표시장치 및 데이터 구동부
KR102663039B1 (ko) * 2017-02-28 2024-05-07 엘지디스플레이 주식회사 전계 발광 표시장치
US10504431B2 (en) * 2018-03-27 2019-12-10 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with light-emitting device initialization
CN208335702U (zh) * 2018-05-14 2019-01-04 北京京东方技术开发有限公司 显示面板及显示装置
CN108847186B (zh) 2018-06-29 2021-05-25 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置
KR20200016425A (ko) * 2018-08-06 2020-02-17 삼성디스플레이 주식회사 유기발광 표시 장치
US20200202783A1 (en) * 2018-12-21 2020-06-25 Int Tech Co., Ltd. Pixel compensation circuit
CN110706654B (zh) * 2019-09-12 2020-12-08 深圳市华星光电半导体显示技术有限公司 一种oled像素补偿电路及oled像素补偿方法
CN110610684B (zh) 2019-10-29 2021-03-30 厦门天马微电子有限公司 一种有机电致发光显示面板及显示装置
CN111179859B (zh) 2020-03-16 2021-03-02 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
CN111445858A (zh) * 2020-04-20 2020-07-24 昆山国显光电有限公司 像素电路及其驱动方法、显示装置
CN111445848B (zh) 2020-04-30 2021-10-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
CN111489701B (zh) 2020-05-29 2021-09-14 上海天马有机发光显示技术有限公司 阵列基板及其驱动方法、显示面板和显示装置
CN113871418A (zh) * 2020-06-30 2021-12-31 京东方科技集团股份有限公司 显示面板和显示装置
CN113963667B (zh) * 2020-07-21 2023-04-18 京东方科技集团股份有限公司 一种显示装置及其驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110992880A (zh) * 2019-12-19 2020-04-10 武汉天马微电子有限公司 一种显示面板及显示装置
CN111477179A (zh) * 2020-05-20 2020-07-31 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN111627387A (zh) * 2020-06-24 2020-09-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板及显示装置
CN111613177A (zh) * 2020-06-28 2020-09-01 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、显示面板和显示装置

Also Published As

Publication number Publication date
CN114902321A (zh) 2022-08-12
CN117711325A (zh) 2024-03-15
WO2022109984A1 (zh) 2022-06-02
US11721286B2 (en) 2023-08-08
US20230137937A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
KR101990226B1 (ko) 향상된 개구율을 갖는 유기 발광 다이오드 디스플레이
US9397124B2 (en) Organic light-emitting diode display with double gate transistors
JP6031954B2 (ja) 発光素子、表示装置及び電子機器
US9847051B2 (en) Organic light-emitting diode display with minimized subpixel crosstalk
TWI593099B (zh) 具有矽及半導電性氧化物薄膜電晶體之顯示器
US9647048B2 (en) Capacitor structures for display pixel threshold voltage compensation circuits
US9542892B2 (en) Organic light-emitting diode display with reduced lateral leakage
JP2023504696A (ja) 画素内補償及び酸化物駆動トランジスタを有する電子ディスプレイ
JP2005338781A (ja) 有機電界発光表示パネル及びその製造方法
JP2005338754A (ja) 発光表示装置及び発光表示パネル
CN111292687A (zh) 像素驱动电路、像素结构及显示面板
US20240135879A1 (en) Display substrate and display apparatus
KR102382591B1 (ko) 유기 발광 표시 장치
KR102537379B1 (ko) 발광 표시 장치
CN114902321B (zh) 像素电路及其驱动方法、显示基板、显示装置
CN115104186B (zh) 显示基板、显示面板、显示装置
US20230351969A1 (en) Pixel circuit and driving method thereof, display substrate and display device
JP2007010872A (ja) 表示装置及びアレイ基板
KR20240010621A (ko) 표시 장치 및 이의 제조 방법
KR100560451B1 (ko) 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant