CN113871418A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN113871418A
CN113871418A CN202010621890.3A CN202010621890A CN113871418A CN 113871418 A CN113871418 A CN 113871418A CN 202010621890 A CN202010621890 A CN 202010621890A CN 113871418 A CN113871418 A CN 113871418A
Authority
CN
China
Prior art keywords
pixel
sub
display panel
line
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010621890.3A
Other languages
English (en)
Inventor
王彬艳
孙开鹏
龙跃
程羽雕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010621890.3A priority Critical patent/CN113871418A/zh
Priority to PCT/CN2021/094378 priority patent/WO2022001434A1/zh
Priority to EP21833998.4A priority patent/EP4057356A4/en
Priority to JP2022532838A priority patent/JP2023531339A/ja
Priority to KR1020227016411A priority patent/KR20230028201A/ko
Priority to US17/755,281 priority patent/US20220376003A1/en
Publication of CN113871418A publication Critical patent/CN113871418A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种显示面板和显示装置，显示面板包括：第一显示区域；第二显示区域，至少位于第一显示区域的一侧；多个子像素，位于第一显示区域和第二显示区域；多个像素组，位于第一显示区域，多个像素组中的至少一个像素组包括至少两个子像素；第一电源线，被配置为向像素电路提供第一电压信号，第一电源线包括多条第一导线和多条第二导线；多条第一导线中的至少一条包括沿第一方向延伸的第一子走线和沿第二方向延伸的第二子走线，第二子走线电连接所述多条第二导线中的至少一条。该显示面板可以使得第一电源线的网状结构更稳定，减小第一电源线上的压降，以使得显示面板的亮度均一性更好。

Description

显示面板和显示装置
技术领域
本公开至少一实施例涉及一种显示面板和显示装置。
背景技术
基于屏下摄像头的设计，显示面板通常包括高像素密度(Pixels Per Inch，PPI)区域和低PPI区域，然而，通常的显示面板在低PPI区域的光透过率较低，不利于提高摄像头在成像区域的显示效果。
发明内容
本公开至少一实施例提供一种显示面板，包括：第一显示区域；第二显示区域，至少位于所述第一显示区域的一侧；多个子像素，位于所述第一显示区域和所述第二显示区域，所述第一显示区域的子像素的密度小于所述第二显示区域的子像素的密度，所述子像素包括像素电路；多个像素组，位于所述第一显示区域，所述多个像素组中的至少一个像素组包括至少两个子像素；以及第一电源线，被配置为向所述像素电路提供第一电压信号，所述第一电源线包括多条第一导线和多条第二导线，所述多条第一导线从所述第二显示区域延伸至所述第一显示区域，且电连接所述多个像素组，所述多条第二导线位于所述第一显示区域，并且位于相邻第一导线之间，所述多条第二导线沿第一方向延伸，相邻第二导线沿所述第一方向彼此间隔，所述多条第二导线电连接所述多个像素组；所述多条第一导线中的至少一条包括沿第一方向延伸的第一子走线和沿所述第二方向延伸的第二子走线，所述第一方向和所述第二方向交叉，所述第二子走线电连接所述多条第二导线中的至少一条。
例如，在本公开至少一实施例提供的显示面板中，所述至少两个子像素包括第一子像素和第二子像素，所述第一子像素和所述第二子像素沿所述第一方向排列，所述多条第二导线中的至少一条电连接所述第一子像素和所述第二子像素，所述第二子走线与所述多条第二导线位于不同层。
例如，在本公开至少一实施例提供的显示面板中，所述子像素还包括发光元件，所述像素电路包括第一晶体管、第二晶体管和存储电容，所述第一晶体管分别与所述第二晶体管相连，所述第二晶体管与所述发光元件相连，所述第一晶体管包括第一有源部和第二有源部，所述第一有源部和所述第二有源部通过导电部相连。
例如，在本公开至少一实施例提供的显示面板中，所述第二导线还包括连接臂，所述连接臂与所述像素组中的与所述第二导线交叠的一个子像素的所述导电部在第三方向上彼此间隔，且在所述第三方向上部分重叠，所述第三方向垂直于所述第一方向，并且垂直于所述第二方向。
例如，在本公开至少一实施例提供的显示面板中，所述连接臂的形状包括C型。
例如，在本公开至少一实施例提供的显示面板中，所述多个像素组包括间隔排列的多个第一像素组和多个第二像素组，相邻的第一像素组和第二像素组之间通过多条走线连接。
例如，本公开至少一实施例提供的显示面板，还包括连接导线，所述相邻的第一像素组和第二像素组之间的所述多条走线中的至少两条在所述衬底基板上的正投影落入所述连接导线在所述衬底基板上的正投影内。
例如，在本公开至少一实施例提供的显示面板中，所述多条走线之间具有多个间隙，所述多个间隙中的至少一个间隙在所述衬底基板的正投影与所述连接导线在所述衬底基板的正投影至少部分交叠。
例如，在本公开至少一实施例提供的显示面板中，所述像素电路包括第一复位信号线，第二复位信号线、栅线、发光控制信号线和初始化信号线，以分别为所述像素电路提供第一复位信号、第二复位信号、栅极扫描信号、发光控制信号和初始化信号；所述多条走线选自所述第一复位信号线，所述第二复位信号线、所述栅线、所述发光控制信号线、所述初始化信号线和所述第一导线中的至少两种。
例如，在本公开至少一实施例提供的显示面板中，所述连接导线具有挡块，所述挡块与所述连接导线同层设置且一体形成；所述子像素还包括发光元件，所述像素电路包括第一晶体管、第二晶体管和存储电容，所述第一晶体管分别与所述第二晶体管和所述存储电容相连，所述第二晶体管与所述发光元件相连，所述第一晶体管包括第一有源部和第二有源部，所述第一有源部和所述第二有源部通过导电部相连；所述挡块与所述像素组中的与所述第一导线交叠的一个像素单元的所述导电部在所述第三方向上彼此间隔，且在所述第三方向上部分重叠。
例如，在本公开至少一实施例提供的显示面板中，所述连接导线在所述衬底基板上的正投影的至少部分位于所述相邻的第一像素组和第二像素组在所述衬底基板上的正投影之间。
例如，在本公开至少一实施例提供的显示面板中，所述第一像素组的第一复位信号线、第二复位信号线、栅线、发光控制信号线、初始化信号线和第二导线通过所述多条走线分别与所述第二像素组的第一复位信号线，第二复位信号线、栅线、发光控制信号线、初始化信号线和第二导线连接。
例如，在本公开至少一实施例提供的显示面板中，所述连接导线与所述第二导线位于同一层且一体形成；或者所述连接导线与所述初始化信号线位于同一层且一体形成；或者所述连接导线与所述第一导线位于同一层。
例如，在本公开至少一实施例提供的显示面板中，所述至少两个子像素还包括第三子像素和第四子像素，所述第三子像素和所述第四子像素沿所述第一方向排列且沿所述第二方向位于所述第一子像素和所述第二子像素的一侧，所述第三子像素和所述第四子像素电连接所述多条第二导线中的另一条，且所述第二子走线电连接所述多条第二导线中的至少一条。
例如，在本公开至少一实施例提供的显示面板中，所述第二子走线具有挡块，所述挡块与所述第二子走线位于不同层，且通过过孔连接，所述挡块与所述像素组中的与所述第一导线交叠的一个像素单元的所述导电部在所述第三方向上彼此间隔，且在所述第三方向上部分重叠。
例如，在本公开至少一实施例提供的显示面板中，所述第一方向垂直于所述第二方向。
例如，在本公开至少一实施例提供的显示面板中，所述多条第二导线沿所述第一方向依次排列。
例如，在本公开至少一实施例提供的显示面板中，所述相邻第二导线不直接相连。
例如，在本公开至少一实施例提供的显示面板中，所述第一导线与所述第二导线通过贯穿绝缘层的过孔相连。
例如，在本公开至少一实施例提供的显示面板中，所述第一电源线还包括第三导线和第四导线，所述第三导线沿所述第二方向延伸，所述第三导线从所述第二显示区域延伸至所述第一显示区域，并且所述第二导线与所述第三导线电连接；所述第四导线沿所述第二方向延伸，所述第二导线与所述第四导线电连接，所述第四导线在所述第二方向上的长度小于或等于所述第三导线在所述第二方向上的长度。
例如，在本公开至少一实施例提供的显示面板，包括多条第四导线，所述多条第四导线位于相邻第三导线之间，所述多条第四导线沿所述第二方向依次排列，相邻第四导线在所述第二方向上彼此间隔。
例如，在本公开至少一实施例提供的显示面板中，所述第一导线与所述第三导线位于同一层，所述第四导线与所述第三导线位于同一层。
例如，在本公开至少一实施例提供的显示面板中，所述第一显示区域包括多个透光区域，位于相邻的像素组之间。
例如，在本公开至少一实施例提供的显示面板中，所述多个像素组以及与相邻像素组连接的走线围绕所述多个透光区域。
本公开至少一实施例还提供一种显示装置，包括本公开任一实施例提供的显示面板。
例如，本公开至少一实施例提供的显示装置，还包括传感器；所述传感器设置于所述显示面板的一侧，所述传感器在所述衬底基板上的正投影与所述第一显示区域至少部分重叠。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A至图1C为本公开的一些实施例提供的显示面板的示意图；
图2为本公开至少一实施例提供的显示面板的第二显示区域的示意图；
图3为本公开至少一实施例提供的显示面板的第一显示区域的示意图；
图4为本公开至少一实施例提供的一种显示面板中的子像素以及为子像素提供信号的信号线的示意图；
图5为本公开至少一实施例提供的一种显示面板的示意图；
图6A至图6F为本公开一些实施例提供的一种像素电路及其层叠结构图；
图7为本公开至少一实施例提供的一种显示面板的示意图；
图8A为图7中所示的区域A11的放大后的示意图；
图8B为图7中所示的区域A12的放大后的示意图；
图8C为图7所示的显示面板的半导体图形的平面图；
图9为图7所示的显示面板的第一导电图案层的平面图；
图10为图7所示的显示面板的第二导电图案层的平面图；
图11为图7所示的显示面板的第三导电图案层的平面图；
图12为本公开至少一实施例提供的另一种显示面板的平面图；
图13为图12中所示的区域A21的放大后的示意图；
图14为图12中所示的显示面板的半导体图形的平面图；
图15为图12所示的显示面板的第一导电图案层的平面图；
图16为图12所示的显示面板的第二导电图案层的平面图；
图17为图12所示的显示面板的第三导电图案层的平面图；
图18为本公开至少一实施例提供的又一种显示面板的示意图；
图19为图18中所示的显示面板的半导体图形的平面图；
图20为图18所示的显示面板的第一导电图案层的平面图；
图21为图18所示的显示面板的第二导电图案层的平面图；
图22为图18所示的显示面板的第三导电图案层的平面图；
图23为本公开至少一实施例提供的一种显示面板的像素电路的剖视示意图；
图24为本公开至少一实施例提供的一种显示面板的剖视示意图；以及
图25为本公开至少一实施例提供的一种显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
由于人们对于自拍的喜欢，前置摄像孔必须存在，而前置摄像孔和传感器会占用掉一部分的空间，目前放置前置摄像孔的方法有：采用刘海屏或水滴屏；或者采用AA孔(Active Area，动作区)，即AA区内挖孔，将摄像孔和传感器整个放置于AA区域内。但是，这两种方法，都不能达到全面屏的需求。所以，我们选择采用屏下摄像头技术，通过改变像素密度来提高屏幕的开口率，将摄像头放置在屏幕下方，这样就不会破坏整个屏幕显示的完整性。
为了实现无边框的全面屏设计，必须采用屏下摄像头技术，这需要提高显示面板的开口率。因此，在实现上述需求的前提下，如何布置显示面板的结构以保证显示面板的显示效果成为亟需解决的问题。
本公开至少一实施例提供一种显示面板，包括：第一显示区域；第二显示区域，至少位于第一显示区域的一侧；多个子像素，位于第一显示区域和第二显示区域，第一显示区域的子像素的密度小于第二显示区域的子像素的密度，子像素包括像素电路；多个像素组，位于第一显示区域，多个像素组中的至少一个像素组包括至少两个子像素；以及第一电源线，被配置为向像素电路提供第一电压信号，第一电源线包括多条第一导线和多条第二导线，多条第一导线从第二显示区域延伸至第一显示区域，且电连接多个像素组，多条第二导线位于所述第一显示区域，并且位于相邻第一导线之间，多条第二导线沿第一方向延伸，相邻第二导线沿第一方向彼此间隔，多条第二导线电连接多个像素组；多条第一导线中的至少一条包括沿第一方向延伸的第一子走线和沿第二方向延伸的第二子走线，第一方向和第二方向交叉，第二子走线电连接所述多条第二导线中的至少一条。
本公开实施例提供的显示面板可以使得第一电源线的网状结构更稳定，减小第一电源线上的压降，以使得显示面板的亮度均一性更好，从而提高摄像头在成像区域的显示效果。
下面结合附图对本公开的实施例进行详细地介绍。
通常的显示面板中，不论是在高PPI区域还是在低PPI区域，第一电源线都是采用网状结构。为了第一电源线的网状结构更稳定，减小第一电源线上的压降，以使得显示面板的亮度均一性更好，从而提高摄像头在成像区域的显示效果，本公开的实施例提供的显示面板对低PPI区域的信号线进行优化，例如，本公开的实施例通过对网状的第一电源线的横纵排列的导线进行优化。
图1A至图1C为本公开的一些实施例提供的显示面板的示意图。如图1A至图1C所示，显示面板包括第一显示区域R1和第二显示区域R2。第一显示区域R1为低像素密度(Pixels Per Inch，PPI)区域，第二显示区域R2为高PPI区域。第一显示区域R1为局部透光区域。如图1A至图1C所示，第二显示区域R2至少位于第一显示区域R1的一侧。图1A和图1B所示的显示面板还包括第三区域R3。传感器例如摄像头可以设置在第一显示区域R1(如图1C所示)，或者设置在第一显示区域R1和第三区域R3(如图1A和图1B所示)。图1A和图1B所示的第三区域R3可为挖孔区域，即，第三区域R3所对应的位置的材料被去除，形成通孔。传感器可接收环境光。以传感器为摄像头为例，实现屏下摄像头，使得在正常使用屏幕时，传感器对应的第一显示区域能够正常显示画面，而在进行摄像头拍摄时，第一显示区域能够透过环境光，支持正常的使用。例如，传感器设置在显示面板的非显示侧。传感器也可称作屏下器件。
图1A还示出了多条栅线113和多条数据线313。多条栅线113包括第一栅线GL1，多条数据线313包括第一数据线DL1。第一栅线GL1从第二显示区域R2延伸至第一显示区域R1。第一数据线DL1从第一显示区域R1延伸至第二显示区域R2。本公开的实施例中，某一元件从第一显示区域R1延伸至第二显示区域R2可以理解为该元件位于第一显示区域R1和第二显示区域R2，也可以说成某一元件从第二显示区域R2延伸至第一显示区域R1。为了图示清晰，图1A示意性的示出了几条栅线113和几条数据线313，栅线113和数据线313的个数可根据需要而定。多条栅线113和多条数据线313相互交叉且彼此绝缘。
图2为本公开至少一实施例提供的显示面板的第二显示区域的示意图。图3为本公开至少一实施例提供的显示面板的第一显示区域的示意图。如图2和图3所示，显示面板包括多个子像素P0，多个子像素P0包括第一子像素101、第二子像素102、第三子像素103和第四子像素104。例如，该显示面板包括多个像素组P1，位于第一显示区域R1，多个像素组P1中的至少一个像素组P1包括至少两个子像素。例如，在一些示例中，一个像素组P1可以包括4个子像素，例如，如图3所示，一个第一子像素101、一个第二子像素102、一个第三子像素103和一个第四子像素104构成一个像素组P1；例如，在另一些示例中，一个像素组P1可以包括2个子像素，例如，如图5所示，一个第一子像素101和一个第二子像素102构成一个像素组P1；例如，一个像素组P1还可以包括三个子像素(如图18所示)，本公开的实施例在此不作限制。例如，一个像素组P1为一个重复单元，在第二显示区域R2阵列排布。如图3所示，在第一显示区域R1中，一个像素组P1也称作一个像素岛P1，以下实施例与此相同与此相同，不再赘述。第一显示区域R1包括多个透光区域R0；透光区域R0位于相邻像素岛P1之间。透光区域R0可透过环境光。例如，透光区域R0可包括衬底基板以及位于衬底基板上的透明绝缘层，透光区域R0不具有光遮挡结构，例如，不具有金属走线。例如，透光区域R0位于四个相邻像素岛P1围设的区域内，但不限于此。例如，如图3所示，相邻像素岛P1间隔设置。
例如，多个透光区域R0的每个的长度与一个子像素的长度大致相同。例如，像素组以及与相邻像素组连接的走线围绕多个透光区域R0。
例如，在图7所示的示例中，一个像素岛还可以包括两个子像素，例如，包括第一子像素101和第二子像素102，例如，第一子像素101为红色子像素，第二子像素102为绿色子像素；例如，在图18所示的实施例中，一个像素岛P1还可以包括三个子像素，例如，包括第一子像素101、第二子像素102、第三子像素103，例如，第一子像素101为红色子像素，第二子像素102为绿色子像素，第三子像素103为蓝色子像素，例如，该三个子像素位于一行；例如，在图12所示的示例中，一个像素岛还可以包括四个子像素，例如，包括第一子像素101、第二子像素102、第三子像素103和第四子像素104，例如，第一子像素101为红色子像素，第二子像素102为绿色子像素，第三子像素103为蓝色子像素，第四子像素104为绿色子像素，在其他的实施例中，像素组也可以采用其他颜色的像素单元。当然，在其他的实施例中，显示面板中多个子像素P0的排列方式也不限于图2和图3所示。本公开的实施例对此不作限制。
参考图2和图3，多个子像素P0位于第一显示区域R1和第二显示区域R2，第一显示区域R1的像素单元的密度小于第二显示区域R2的像素单元的密度。或者说，第一显示区域R1的子像素的密度小于第二显示区域R2的子像素的密度。图3所示的第一显示区域R1中的像素单元的密度为第二显示区域R2中的像素单元的密度的四分之一。即，图3所示的第一显示区域R1中的子像素的密度为第二显示区域R2中的子像素的密度的四分之一。第一显示区域R1内的透光区域R0和像素单元的排布方式不限于图3所示，可根据需要进行设置。例如，在其他的实施例中，第一显示区域R1中的子像素的密度为第二显示区域R2中的子像素的密度的二分之一、三分之一、六分之一或者八分之一等不同于四分之一的其他的数值，本公开的实施例对此不作限制。
例如，如图1A和图3所示，显示面板还包括栅线113和数据线313。栅线113和数据线313彼此绝缘。每条栅线113连接一行子像素，每条数据线313连接一列子像素。例如，栅线113被配置为向一行子像素提供扫描信号。
例如，如图1A和图3所示，数据线313包括第一数据线DL1。第一数据线DL1至少位于第一显示区域R1。例如，第一数据线DL1从第一显示区域R1延伸至第二显示区域R2。
例如，如图1A和图3所示，栅线包括第一栅线GL1，第一栅线GL1从第二显示区域R2延伸至第一显示区域R1。如图3所示，透光区域R0由两条相邻第一栅线GL1、两条相邻第一数据线DL1围设而成，但不限于此。
图4为本公开一实施例提供的一种显示面板中的子像素以及为子像素提供信号的信号线的示意图。如图4所示，显示面板包括：多个子像素P0，每个子像素P0包括发光元件EMC和为发光元件EMC提供驱动电流的像素电路10，发光元件EMC可为电致发光元件，例如，有机电致发光元件，例如可为有机发光二极管(OLED)。
如图4所示，显示面板还包括初始化信号线210、发光控制信号线110、数据线313、第一电源线311以及第二电源线312。例如，栅线113被配置为向像素电路10提供扫描信号SCAN。发光控制信号线110被配置为向子像素P0提供发光控制信号EM。数据线313被配置为向像素电路10提供数据信号DATA，第一电源线311被配置为向像素电路10提供恒定的第一电压信号ELVDD，第二电源线312被配置为向像素电路10提供恒定的第二电压信号ELVSS，并且第一电压信号ELVDD大于第二电压信号ELVSS。初始化信号线210被配置为向像素电路10提供初始化信号Vint。初始化信号Vint为恒定的电压信号，其大小例如可以介于第一电压信号ELVDD和第二电压信号ELVSS之间，但不限于此，例如，初始化信号Vint可小于或等于第二电压信号ELVSS。例如，像素电路10在扫描信号SCAN、数据信号DATA、初始化信号Vint、第一电压信号ELVDD、第二电压信号ELVSS、发光控制信号EM等信号的控制下输出驱动电流以驱动发光元件EMC发光。如图4所示，发光元件EMC包括像素电极E1和公共电极E2。像素电极E1与像素电路10相连，公共电极E2与第二电源线312相连。
图5为本公开一些实施例提供的显示面板的示意图。需要注意的是，图5中以一个像素岛P1包括两个子像素为例进行说明，每个像素岛P1还可以包括3个或4个子像素，其具体连接关系与此类似，在此不再赘述，本公开的实施例对此不作限制。
如图5所示，第一电源线311包括多条第一导线L1和多条第二导线L2。例如，第一电源线311还可以包括多条第三导线L3。例如，第一导线L1从第二显示区域R2延伸至第一显示区域R1，且电连接多个像素组(即像素岛)P1。多条第二导线L2位于第一显示区域R1，并且位于相邻第一导线L1之间，每条第二导线L2沿第一方向D1延伸，且多条第二导线L2电连接多个像素组P1。例如，第三导线L3至少位于第一显示区域R1，例如，第三导线L3从第二显示区域R2延伸至第一显示区域R1，第三导线L3沿第二方向D2延伸，第一方向D1与第二方向D2相交，并且相邻第二导线L2沿第一方向D1彼此间隔，相邻的第二导线L2之间通过第一导线L1连接，且与第三导线L3相连以接收第一电压信号ELVDD。例如，第一方向D1垂直于第二方向D2，但不限于此。例如，第一导线L1沿第一方向D1延伸。例如，在本公开的实施例中，第二导线L2仅位于第一显示区域R1。本公开的实施例中，沿着某一方向延伸的元件不一定为直线，也可以具有曲线或者折线的部分，例如，某一元件的延伸方向是指该元件的大体延伸趋势，例如，该元件的每个部分不一定都沿该方向延伸。
例如，如图5所示，第一导线L1和第二导线L2分别连接相邻两个像素岛P1中位于对应行子像素，但不限于此，在其他的实施例中，像素岛P1还可以包括两行或两行以上的子像素。例如，如图6A至图6E所示，像素岛P1至少包括1行的两个像素单元，第二导线L2与该1行的两个像素单元交叠。例如，如图5所示，第一导线L1位于相邻的两个像素岛P1之间，与相邻的两个像素岛P1分别交叠的第二导线L2通过第一导线L1连接。
例如，如图5所示，多条第二导线L2沿第一方向D1依次排列。例如，如图5所示，相邻的第二导线L2不直接相连，例如通过跳线方式连接，即通过位于不同层的第一导线L1连接，从而可以使得第一电源线的网状结构更稳定，减小第一电源线上的压降，以使得显示面板的亮度均一性更好。当然相邻的第二导线L2也可以直接相连，本公开的实施例对此不作限制。
例如，如图5所示，为了提高第一显示区域的光透过率，第一导线L1的位于第一显示区域R1的部分在第一方向D1上的长度大于第二导线L2在第一方向D1上的长度。
例如，如图5所示，第一电源线311还包括第四导线L4，第四导线L4沿第二方向D2延伸，第二导线L2与第四导线L4连接以接收第一电压信号ELVDD，第四导线L4在第二方向D2上的长度小于或等于第三导线L3在第二方向D2上的长度。在图5所示的显示面板中，第四导线L4在第二方向D2上的长度小于第三导线L3在第二方向D2上的长度。
例如，如图5所示，为了进一步提高第一显示区域的光透过率，提供多条第四导线L4，多条第四导线L4沿第二方向D2依次排列，相邻第四导线L4在第二方向D2上彼此间隔。例如，如图5所示，多条第四导线L41位于第三导线L31和第三导线L32之间，第三导线L31和第三导线L32为相邻的第三导线L3。图5示出了5条第四导线L41，但位于相邻第三导线L3之间的第四导线L4的个数不限于图中所示，可根据需要而定。因为多条第四导线L4在第二方向D2上彼此间隔，相当于去除了通常的显示面板中的部分第一电源线的沿第二方向设置的部分，从而减少布线，优化走线空间，提高光的透过率。
例如，如图5所示，第一电源线311还包括第五导线L5，第五导线L5沿第一方向D1延伸，第五导线L5位于第二显示区域R2，第五导线L5和与其相邻的第二导线L2沿第一方向D1彼此间隔。从而，在第一显示区域和第二显示区域的交界位置处，减小布线，提高光的透过率。
本公开的实施例中，对每个像素岛包括的像素单元的个数以及像素单元的排列方式不做限定。
如图5所示，在显示面板中，第一电源线311还包括多条第六导线L6，第六导线L6位于第二显示区域R2，第六导线L6沿第二方向D2延伸。在第二显示区域R2，多条第五导线L5和多条第六导线L6交叉设置。在本公开的实施例中，第五导线L5和第六导线L6均仅位于第二显示区域R2。
如图5所示，同一条栅线113连接位于第一显示区域R1的两侧的第二显示区域内的子像素以及位于第一显示区域R1内的子像素，构成一行子像素。本公开的实施例对于第一导线的形态不做限定，只要其可以从第二显示区域R2延伸至第一显示区域R1即可。图5中的第一电源线也可以替换为本公开的其他实施例中的第一电源线。并且，栅线113的延伸方式也不限于图5所示，只要栅线113的排布方式可以使得第二显示区域R2中的像素和第一显示区域R1中的像素相连即可。例如，在第一显示区域R1中，相邻两个像素岛之间对应行的子像素的栅线通过第七导线L7(即跳线的方式)连接，当然，相邻两个像素岛之间对应行的子像素的栅线也可以直接连接，本公开的实施例对此不作限制。
例如，其余的信号线(例如提供初始化信号Vint的初始化信号线、提供发光控制信号EM的发光控制信号线)与一个像素岛P1的对应关系如图5所示，本公开的实施例对此不作限制，在此不再赘述。
例如，在图5所示的显示面板中，第一导线与两条相邻第二导线例如通过贯穿绝缘层的过孔接触。
例如，在本公开的实施例中，一行子像素为连接至同一条栅线113的子像素，而一列子像素为连接至同一条数据线313的子像素。在本公开的实施例中，以第一导线L1、第二导线L2、以及第五导线L5均沿行方向(即第一方向D1)延伸，第三导线L3、第四导线L4和第六导线L6沿列方向(即第二方向D2)延伸为例进行说明，但不限于此。在其他的实施例中，还可以第一导线L1、第二导线L2、以及第五导线L5均沿列方向延伸，第三导线L3、第四导线L4和第六导线L6沿行方向延伸，相应地，第二方向D2和第一方向D1也相互替换。
图5以像素岛包括两个子像素(例如，一行子像素)为例，在其他的实施例中，像素岛还可以包括三个或者三个以上(例如，两行子像素)的子像素，该情况下，上述的多个第二导线可以理解为与一个像素岛中的同一行子像素相连的第二导线。在第一导线L1、第二导线L2、以及第五导线L5均沿列方向延伸，第三导线L3、第四导线L4和第六导线L6沿行方向延伸的情况下，上述的多个第二导线可以理解为与一个像素岛中的同一列子像素相连的第二导线。
以下结合图6A至图24对本公开的一些实施例进行描述。图6A至图24以7T1C的像素电路为例进行说明。
图6A为本公开一实施例提供的一种显示面板的像素电路的原理图。图6B为本公开一实施例提供的一种显示面板中的半导体图形的平面图。图6C为本公开一实施例提供的一种显示面板中的第一导电图案层的平面图。图6D为本公开一实施例提供的一种显示面板中的第二导电图案层的平面图。图23为本公开一实施例提供的一种显示面板的剖视示意图。图24为本公开一实施例提供的一种显示面板的剖视示意图。本公开的实施例中，为了图示清晰，平面图中，绝缘层以过孔的形式示出，绝缘层本身采用了透明化处理。
需要注意的是，图6B-图6F中分别示出了包括两个子像素的像素电路的分层结构图，需要注意的是，还可以包括更多或更少的子像素，其像素电路的结构可以采用图6B-图6F中示出的其中一个像素的版图进行设计，本公开的实施例对此不作限制。例如，图6F以第一子像素101的像素结构为例进行介绍，其余子像素，例如，第二子像素、第三子像素和第四子像素的像素结构与此类似，不再赘述。
例如，参考图6A，栅线113被配置为向像素电路10提供扫描信号SCAN。发光控制信号线110被配置为向子像素P0提供发光控制信号EM。数据线313被配置为向像素电路10提供数据信号DATA，第一电源线311被配置为向像素电路10提供恒定的第一电压信号ELVDD，第二电源线312被配置为向像素电路10提供恒定的第二电压信号ELVSS，并且第一电压信号ELVDD大于第二电压信号ELVSS。初始化信号线210被配置为向像素电路10提供初始化信号Vint。初始化信号Vint为恒定的电压信号，其大小例如可以介于第一电压信号ELVDD和第二电压信号ELVSS之间，但不限于此，例如，初始化信号Vint可小于或等于第二电压信号ELVSS。例如，像素电路在扫描信号SCAN、数据信号DATA、初始化信号Vint、第一电压信号ELVDD、第二电压信号ELVSS、发光控制信号EM等信号的控制下输出驱动电流以驱动发光元件20发光。发光元件20在其对应的像素电路10的驱动下发出红光、绿光、蓝光，或者白光等。
如图6A所示，该像素电路10包括驱动晶体管T1、数据写入晶体管T2、阈值补偿晶体管T3、第一发光控制晶体管T4、第二发光控制晶体管T5、第一复位晶体管T6、第二复位晶体管T7以及存储电容C1。驱动晶体管T1与发光元件20电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号ELVDD、第二电压信号ELVSS等信号的控制下输出驱动电流以驱动发光元件20发光。
例如，本公开实施例提供的显示面板还包括：数据驱动电路和扫描驱动电路。数据驱动电路被配置为根据控制电路的指令向子像素P0提供数据信号DATA；扫描驱动电路被配置为根据控制电路的指令向子像素P0提供发光控制信号EM、扫描信号SCAN以及第一复位控制信号RST1和第二复位信号RST2等信号。例如，控制电路包括外部集成电路(IC)，但不限于此。例如，扫描驱动电路为安装于该显示面板上的GOA(Gate driver On Array)结构，或者为与该显示面板进行绑定(Bonding)的驱动芯片(IC)结构。例如，还可以采用不同的驱动电路分别提供发光控制信号EM和扫描信号SCAN。例如，显示面板还包括电源(图中未示出)以提供上述电压信号，根据需要可以为电压源或电流源，所述电源被配置为分别通过第一电源线311、第二电源线312、以及初始化信号线210向子像素P0提供第一电压信号ELVDD、第二电压信号ELVSS、以及初始化信号Vint等。
如图6A所示，存储电容C1的第二极C12与第一电源线311电连接，存储电容C1的第一极C11与阈值补偿晶体管T3的第二极T32电连接。数据写入晶体管T2的栅极T20与栅线113电连接，数据写入晶体管T2的第一极T21与第二极T22分别与数据线313、驱动晶体管T1的第一极T11电连接。阈值补偿晶体管T3的栅极T30与栅线113电连接，阈值补偿晶体管T3的第一极T31与驱动晶体管T1的第二极T12电连接，阈值补偿晶体管T3的第二极T32与驱动晶体管T1的栅极T10电连接。
例如，如图6A所示，第一发光控制晶体管T4的栅极T40和第二发光控制晶体管T5的栅极T50均与发光控制信号线110相连。
例如，如图6A所示，第一发光控制晶体管T4的第一极T41与第二极T42分别与第一电源线311和驱动晶体管T1的第一极T11电连接。第二发光控制晶体管T5的第一极T51与第二极T52分别与驱动晶体管T1的第二极T12、发光元件20的像素电极E1(可为OLED的阳极)电连接。发光元件20的公共电极E2(可为OLED的公共电极，例如阴极)与第二电源线312电连接。
例如，如图6A所示，第一复位晶体管T6的栅极T60与第一复位控制信号线111电连接，第一复位晶体管T6的第一极T61与初始化信号线210(第一初始化信号线211)电连接，第一复位晶体管T6的第二极T62与驱动晶体管T1的栅极T10电连接。第二复位晶体管T7的栅极T70与第二复位控制信号线112电连接，第二复位晶体管T7的第一极T71与初始化信号线210(第二初始化信号线212)电连接，第二复位晶体管T7的第二极T72与发光元件20的像素电极E1电连接。
图6B示出了半导体图形SCP，图6C示出了第一导电图案层LY1，第一导电图案层LY1和半导体图形SCP之间设置有第一栅绝缘层。以第一导电图案层LY1为掩模版对半导体图形SCP进行掺杂，使得半导体图形SCP的未被第一导电图案层LY1覆盖的区域保留半导体特性，形成薄膜晶体管的沟道，而半导体图形SCP的被第一导电图案层LY1覆盖的区域被导体化，形成薄膜晶体管的源极或者漏极。如图6A示出了半导体图形SCP被部分导体化之后形成的有源层ALT。
如图6C所示，第一导电图案层LY1包括第一复位控制信号线111、第二复位控制信号线112、发光控制信号线110、栅线113和存储电容C1的第一极C11。图6C还示出了第一数据线DL1的第一部分DL11(导线114)。例如，参考图7，在本公开的实施例中，当前行栅线113还和位于同一行的第二复位控制信号线112相连。
图6D示出了第二导电图案层LY2，第二导电图案层LY2和第一导电图案层LY1之间设置有第二栅极绝缘层。第二导电图案层LY2包括挡块BK0、挡块BK1、初始化信号线210和存储电容C1的第二极C12。一个像素岛的两个子像素的存储电容C1的第二极C12一体形成作为第二导线L2。存储电容C1的第二极C12具有开口OPN。层间绝缘层位于第二导电图案层LY2和第三导电图案层LY3之间。有关于第一栅绝缘层、第二栅绝缘层和层间绝缘层、第一导电图案层LY1、第二导电图案层LY2和第三导电图案层LY3可参照本领域的介绍，在此不再赘述。
图6E示出了第三导电图案层LY3，第三导电图案层LY3包括第一导线L1、第三导线L3(第一电源线311的一部分)、第四导线L4(第一电源线311的一部分)、数据线的第二部分DL12(数据线313的一部分)，第一连接电极31a、第二连接电极31b、第三连接电极31c和第四连接电极31d。
例如，如图6E所示，多条第一导线L1中的至少一条包括沿第一方向D1延伸的第一子走线L111和沿第二方向D2延伸的第二子走线L112，第二子走线L112电连接多条第二导线L2中的至少一条。例如，如图11所示，第二子走线L112电连接相邻像素岛中对应行的第二导线L2。例如，如图13和图17所示，第二子走线L112电连接一个像素岛中的2条第二导线L2和与该像素岛相邻的像素岛中的2条第二导线L2。本公开的实施例对此不作限制。
例如，第二子走线L112通过贯穿层间绝缘层的过孔与挡块BK0连接，通过贯穿层间绝缘层的过孔与第二导线L2连接。
图6F为图6B-图6E的层叠结构图。参考图6B-图8A，数据线313通过过孔与数据写入晶体管T2的第一极T21电连接，第一电源线311通过过孔与第一发光控制晶体管T4的第一极T41电连接，第一电源线311通过过孔与存储电容C1的第二极C12电连接，第一电源线311通过过孔与导电块BK1电连接。第一连接电极31a的一端通过过孔与第一初始化信号线211电连接，第一连接电极31a的另一端通过过孔与第一复位晶体管T6的第一极T61相连，进而使得第一复位晶体管T6的第一极T61与第一初始化信号线211电连接。第二连接电极31b的一端通过过孔与第一复位晶体管T6的第二极T62电连接，第二连接电极31b的另一端通过过孔与驱动晶体管T1的栅极T10(也即存储电容C1的第一极C11)电连接，从而使得第一复位晶体管T6的第二极T62与驱动晶体管T1的栅极T10(也即存储电容C1的第一极C11)电连接。第三连接电极31c的一端通过过孔与第二初始化信号线212电连接，第三连接电极31c的另一端通过过孔与第二复位晶体管T7的第一极T71相连，进而使得第二复位晶体管T7的第一极T71与第二初始化信号线212电连接。第四连接电极31d通过过孔与第二发光控制晶体管T5的第二极T52电连接。第四连接电极31d可用来与后续形成的发光元件20的像素电极E1(参照图6A)电连接。例如，第一连接电极31a和第三连接电极31c的位置关系可参考图6E中的位置，为了表示清楚简洁，不再在图6F中示出。
需要说明的是，本公开一些实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开一实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极，所以本公开实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。例如，本公开实施例所述的晶体管的第一极可以为源极，第二极可以为漏极；或者，晶体管的第一极为漏极，第二极为源极。
此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。本公开实施例以晶体管均采用P型晶体管为例进行说明。基于本公开对该实现方式的描述和教导，本领域普通技术人员在无需做出创造性劳动前提下，能够容易想到将本公开实施例的像素电路中至少部分晶体管采用N型晶体管，即采用N型晶体管或N型晶体管和P型晶体管组合的实现方式，因此，这些实现方式也是在本公开的保护范围内的。
图6A至图6F以7T1C的像素电路为例进行说明，本公开的实施例包括但不限于此。需要说明的是，本公开的实施例对像素电路包括的薄膜晶体管的个数以及电容的个数不做限定。例如，在另外的一些实施例中，显示基面板的像素电路还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。
图23为本公开一些实施例提供的显示面板的像素电路的剖视示意图。例如，如图23所示，显示面板包括薄膜晶体管50和存储电容C1。薄膜晶体管50包括位于衬底基板BS上的有源层ATL1，位于有源层ATL1远离衬底基板BS一侧的第一栅绝缘层GI1，位于第一栅绝缘层GI1远离衬底基板BS一侧的栅极GE。显示面板还包括位于栅极GE远离衬底基板BS一侧的第二栅绝缘层GI2，位于第二栅绝缘层GI2远离衬底基板BS一侧的层间绝缘层ILD，以及位于层间绝缘层ILD远离衬底基板BS一侧的源极或漏极CNE1。例如，当该薄膜晶体管50实现为N型晶体管时，CNE1表示该薄膜晶体管50的源极，CNE2表示该薄膜晶体管50的漏极，当该薄膜晶体管50实现为P型晶体管时，CNE1表示该薄膜晶体管50的漏极，CNE2表示该薄膜晶体管50的源极。有源层ATL1包括沟道CN11以及分别位于沟道CN11两侧的第一极ET1和第二极ET2，连接电极CNE1通过贯穿的第一栅绝缘层GI1、第二栅绝缘层GI2以及层间绝缘层ILD的过孔与第二极ET2相连。存储电容C1包括第一极C11和第二极C12，第一极C11和栅极GE位于同一层，均位于第一导电图案层LY1，第二极C12位于第二栅绝缘层GI2和层间绝缘层ILD之间，位于第二导电图案层LY2。第一极ET1和第二极ET2之一为源极，第一极ET1和第二极ET2之另一为漏极。连接电极CNE1位于第三导电图案层LY3。显示面板还包括钝化层PVX和平坦化层PLN。例如，源极或漏极CNE1为上述图6E或6F中示出的第四连接电极31d的第一部分，薄膜晶体管50可为上述第二发光控制晶体管T5。
如图23所示，显示面板还包括发光元件EMC，发光元件EMC包括像素电极E1、发光功能层EML和公共电极E2，像素电极E1通过贯穿钝化层PVX和平坦化层PLN的过孔与连接电极CNE1相连。显示面板还包括封装层CPS，封装层CPS包括第一封装层CPS1、第二封装层CPS2以及第三封装层CPS3。例如，第一封装层CPS1和第三封装层CPS3为无机材料层，第二封装层CPS2为有机材料层。例如，像素电极E1为阳极，公共电极E2为阴极，但不限于此。
例如，发光元件EMC包括有机发光二极管。发光功能层位于公共电极E2和像素电极E1之间。发光功能层EML至少包括发光层，还可以包括空穴传输层、空穴注入层，电子传输层、电子注入层至少之一。
如图23所示，显示面板还包括像素定义层PDL和隔垫物PS。像素定义层PDL具有开口，开口被配置为限定像素单元的发光面积(出光区域，有效发光面积)，隔垫物PS被配置为在形成发光功能层EML时支撑精细金属掩膜。图23示出了发光元件相对的两侧均设置隔垫物PS，但不限于此。
例如，数据线被配置为向像素单元输入数据信号，第一电源线被配置为向驱动晶体管输入第一电压信号。第二电源线被配置为向子像素输入第二电压信号。第一电压信号为恒定电压，第二电压信号为恒定电压，例如，第一电压信号为正电压，第二电压信号为负电压，但不限于此。例如，在一些实施例中，第一电压信号为正电压，第二电源线接地。
参考图23，本公开的实施例中，第一绝缘层ISL1包括第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间绝缘层ILD至少之一，第二绝缘层ISL2包括平坦化层PLN。
例如，第一栅极绝缘层GI1、第二栅极绝缘层GI2、层间绝缘层ILD、钝化层PVX、平坦化层PLN、像素定义层PDL和隔垫物PS均采用绝缘材料制作。例如，第一栅极绝缘层GI1、第二栅极绝缘层GI2、层间绝缘层ILD和钝化层PVX的材料包括SiOx和SiNx至少之一，但不限于此。例如，平坦化层PLN、像素定义层PDL和隔垫物PS可采用有机绝缘材料制作，例如，可采用树脂，但不限于此。
参考图6F，阈值补偿晶体管T3包括第一有源部CN1和第二有源部CN2，第一有源部CN1和第二有源部CN2通过导电部CP相连。参考图8B和图10，第二导线L2还包括连接臂L21。阈值补偿晶体管T3为双栅晶体管，导电部CP在阈值补偿晶体管T3关闭时处于浮接(floating)状态，易受周围线路电压的影响而跳变，导电部CP的电压跳变会影响阈值补偿晶体管T3的漏电流，进而影响像素单元的发光亮度，从而，需要保持导电部CP的电压稳定，可以设计挡块与导电部CP形成电容，挡块可具有恒定的电压信号，以使得处于浮接状态的导电部CP的电压亦保持稳定。本公开的实施例中提及的挡块BK0、挡块BK1以及后面提到的连接臂都起到稳定导电部CP的电压的作用。
图7为本公开至少一实施例提供的一种显示面板的示意图；图8A为图7中所示的区域A11的放大后的示意图；图8B为图7中所示的区域A12的放大后的示意图；图8C为图7所示的显示面板的半导体图形的平面图；图9为图7所示的显示面板的第一导电图案层的平面图；图10为图7所示的显示面板的第二导电图案层的平面图；图11为图7所示的显示面板的第三导电图案层的平面图。
例如，如图7所示，至少两个子像素包括第一子像素101和第二子像素102，第一子像素101和第二子像素102沿第一方向D1排列。例如他，如图8A所示，多条第二导线L2中的至少一条电连接第一子像素101和第二子像素102，第二子走线L112与多条第二导线L2位于不同层。
例如，如图6A所示，该子像素P0还包括发光元件20，像素电路包括第一晶体管(例如，阈值补偿晶体管T3)和第二晶体管(例如，图6A中所示的第二发光控制晶体管T5)，第一晶体管T3与第二晶体管T5相连，第二晶体管T5与发光元件20相连，例如，如图6F所示，第一晶体管T3包括第一有源部CN1和第二有源部CN2，第一有源部CN1和第二有源部CN2通过导电部CP相连。
例如，如图8B和图10所示，第二导线L2还包括连接臂L21，连接臂L21与像素组中的与第二导线L2交叠的一个子像素的导电部CP在第三方向D3上彼此间隔，且在第三方向D3上部分重叠(参照图24)，第三方向D3垂直于第一方向D1，并且垂直于第二方向D2。
例如，如图8B和图10所示，连接臂L21的形状包括C型。需要说明的是，连接臂L21大体呈C型即可，当然，连接臂L21也可以采用其他形状，只要能够起到稳定阈值补偿晶体管T3的作用即可。
参考图24，连接臂L21与阈值补偿晶体管T3的导电部CP部分重叠以形成电容C0，连接臂L21与导电部CP之间设置有第一栅绝缘层GI1和第二栅绝缘层GI2。图24还示出了第二有源部CN2。电容C0可称作稳定电容，连接臂L21与导电部CP为电容C0的两个极板。如图24所示，栅极GE2与第二有源部CN2在垂直于衬底基板BS的方向上重叠。栅极GE2为阈值补偿晶体管T3的一个栅极。如图24所示，第二连接电极31b(如图6E中所示)的部分作为阈值补偿晶体管T3的第二极T32(例如，漏极)。
参例如，第三方向D3垂直于第一方向D1，并且垂直于第二方向D2，第三方向D3为垂直于衬底基板BS的方向，连接臂L21与导电部CP之间设置有第一栅绝缘层GI1和第二栅绝缘层GI2。例如，第一方向D1和第二方向D2为平行于衬底基板BS的主表面的方向，第三方向D3为垂直于衬底基板BS的主表面的方向。在衬底基板BS的主表面上制作各种元件。
参考图6F、图8A和图24，挡块BK0与像素岛中的与第一导线L1交叠的一个子像素的导电部在第三方向D3上彼此间隔，且在第三方向D3上部分重叠。参考图6F、图8A和图24，挡块BK0与像素岛中的与第一导线L1交叠的一个子像素(图8A中右下角的子像素)的导电部CP在第三方向D3上彼此间隔，且在第三方向D3上部分重叠。
例如，参考图6A、图6F、图8B和图24，第二导线L2还包括连接臂L21，连接臂L21与像素岛中的与第二导线L2交叠的一个子像素(图7中位于右上角的子像素，即图8B中的子像素)的导电部CP在第三方向D3上彼此间隔，且在第三方向D3上部分重叠。例如，上述的第一晶体管和第二晶体管分别为像素电路10中的阈值补偿晶体管T3和与发光元件相连的发光控制晶体管。例如，与发光元件相连的发光控制晶体管为上述的第二发光控制晶体管T5。当然，在本公开的其他实施例中，与像素岛中的第一晶体管中的导电部CP形成电容的挡块或者连接臂也可以采用其他的形式，在此不做限定。
例如，如图6D所示，初始化信号线210包括多个镂空区域HP，第二导线L2位于一个镂空区域HP内，并被初始化信号线的围成该镂空区域HP的部分包围，第二导线L2与初始化信号线的围成该镂空区域的部分不交叠。即，第二导线L2被初始化信号线的围成该镂空区域HP的部分完全包围。在本公开的实施例中，镂空区域HP为在制作初始化信号线210时，去除的薄膜的部分对应的位置。
例如，参考图图8A，第一导线L1包括第一子走线L111和第二子走线L112，第一导线L1的第一子走线L111不与第二导线L2位于同一层，第一导线L1的第二子走线L112不与第二导线L2位于同一层。参考图8A、图10和图11，第二导线L2位于第二导电图案层LY2，第一导线L1位于第三导电图案层LY3。
例如，参考图3，数据线313包括第一数据线DL1，第一数据线DL1从第一显示区域R1延伸至第二显示区域R2。例如，如图8A所示，第一数据线DL1的第一部分DL11与第三导线L3在衬底基板BS上的正投影部分交叠。该种设置方式利于减少布线面积，提高光的透过率。
例如，参考图6C、图6D、图7和图8A，第一数据线DL1包括第一部分DL11和第二部分DL12，第一数据线DL1的第一部分DL11与第三导线L3部分交叠，第一数据线DL1的第二部分DL12与第三导线L4不交叠，第一数据线DL1的第一部分DL11和第一数据线DL1的第二部分DL12分别位于不同的层。例如，图8A中左侧的第一数据线DL1的第一部分DL11(导线214)位于第二导电图案层，左侧的第一数据线DL1的第二部分DL12位于第三导电图案层，图8A中右侧的第一数据线DL1的第一部分DL11(导线114)位于图9所示的第一导电图案层，图8A中右侧的第一数据线DL1的第二部分DL12位于图11所示第三导电图案层。例如，参考图3、图19和图23，第一数据线DL1的第一部分DL11位于相邻像素岛P1之间。
例如，参考图3，提供两条第一数据线DL1，两条第一数据线DL1分别与相邻两列子像素连接。例如，如图8A所示，两条第一数据线的第一部分DL11与同一条第三导线L3在衬底基板BS上的正投影部分交叠。该种设置方式使得相邻两列子像素中位于像素岛之间的数据线可以藏在第三导线之下，从而，减小布线面积，提高光的透过率。
例如，第一导线L1与第二导线L2位于不同层，且通过贯穿绝缘层的过孔相连。参考图8A和图11，第一导线L1位于第三导电图案层LY3，第二导线位于第二导电图案层LY2。参考图23和图24，第二导电图案层LY2和第三导电图案层LY3之间设置有层间介电层ILD，即第一导线L2的第二子走线L112和第二导线L2通过贯穿层间介电层ILD的过孔连接。
例如，参考图11，第一导线与第三导线L3位于同一层，均位于第三导电图案层LY3。第四导线L4与第三导线L3位于同一层，均位于第三导电图案层LY3。
例如，多个像素组包括间隔排列的多个第一像素组(即，像素岛)和多个第二像素组(即，像素岛)，相邻的第一像素组和第二像素组之间通过多条走线(例如，包括连接相邻像素岛的栅线之间走线L11、连接相邻像素岛的初始化信号线之间的走线L13(即210)、连接相邻像素岛的发光控制信号线之间的走线L14以及第一导线L1等)连接。
例如，如图8A和图10所示，显示面板1还包括连接导线Ld，相邻的第一像素组和第二像素组之间的多条走线中的至少两条在衬底基板上的正投影落入连接导线Ld在衬底基板上的正投影内。例如，在一些示例中，多条走线之间具有多个间隙，多个间隙中的至少一个间隙在衬底基板的正投影与连接导线Ld在所述衬底基板的正投影至少部分交叠，从而可以防止走线之间的空隙漏光。
例如，如图6A-图6F所示，像素电路10包括第一复位信号线111，第二复位信号线112、栅线113、发光控制信号线110和初始化信号线210，以分别为所述像素电路提供第一复位信号、第二复位信号、栅极扫描信号、发光控制信号和初始化信号；多条走线选自第一复位信号线111，第二复位信号线112、栅线113、发光控制信号线110、初始化信号线210和第一导线中的至少两种。例如，第一像素组的第一复位信号线111、第二复位信号线112、栅线113、发光控制信号线110、初始化信号线21和第二导线通过多条走线分别与第二像素组的第二复位信号线112、栅线113、发光控制信号线110、初始化信号线210和第二导线连接。
例如，如图8A和图10所示，连接导线Ld在衬底基板上的正投影的至少部分位于相邻的第一像素组和第二像素组在基板上的正投影之间，连接导线Ld与初始化信号线位于同一层且一体形成。
图18为本公开至少一实施例提供的一种一个像素岛包括三个子像素的显示面板的示意图。例如，一个像素岛包括第一子像素101、第二子像素102和第三子像素103。图19为图18中所示的显示面板的半导体图形的平面图；图20为图18所示的显示面板的第一导电图案层的平面图；图21为图18所示的显示面板的第二导电图案层的平面图；图22为图18所示的显示面板的第三导电图案层的平面图。
例如，图18中所示的显示面板与图7所示的显示面板的连接结构基本相同，不同之处在于：图18所示的相邻像素岛位于同一行，图7中所示的相邻的像素岛交错排布。关于图18的相关描述可参考图7-图11的相关描述，在此不再赘述。
例如，如图18和图21所示，连接导线Ld与第二导线L2位于同一层且一体形成。需要注意的是，连接导线Ld还可以与第一导线L1位于同一层且一体设置，本公开的实施例对此不作限制。
例如，在该实施例中，如图21所示，连接导线Ld具有挡块BK0，挡块BK0与连接导线Ld同层设置且一体形成。挡块与BK0像素组中的与第一导线L1交叠的一个像素单元的导电部在第三方向D1上彼此间隔，且在第三方向D3上部分重叠，从而可以保证阈值补偿晶体管T3的稳定性，具体描述可参考上面的介绍，在此不再赘述。
图12为本公开至少一实施例提供的一种一个像素岛包括4个子像素的显示面板的示意图。例如，一个像素岛包括第一子像素101、第二子像素102、第三子像素103和第四子像素104。图13为图12中所示的区域A21的放大后的示意图。图14为图12中所示的显示面板的半导体图形的平面图；图15为图12所示的显示面板的第一导电图案层的平面图；图16为图12所示的显示面板的第二导电图案层的平面图；图17为图12所示的显示面板的第三导电图案层的平面图。
例如，在本公开的一些实施例中，如图12所示，至少两个子像素还包括第三子像素103和第四子像素104，第三子像素103和第四子像素104沿第一方向D1排列且沿第二方向D2位于第一子像素101和第二子像素102的一侧，第三子像素103和第四子像素104电连接多条第二导线L2中的另一条(例如，如图16中所示的位于版图下方的第二导线L21)，且第二子走线L112电连接多条第二导线中的至少一条，例如，电连接位于第一行像素的(即第一子像素101和第二子像素102)第二导线L2和/或位于第二行像素(即第三子像素103和第四子像素104)的第二导线L21。
例如，图12中所示的显示面板与图7所示的显示面板基本相同，区别在于：连接相邻两个像素组的走线位于的层数不同。具体地，例如，如图15所示，连接相邻两个像素岛的栅线的走线L11位于第一导电图案层LY2，而在图7中位于第三导电图案层LY3；初始化信号线111在第一导电图案层从第二显示区域R2延伸至第一显示区域R1；如图16所示，初始化信号线111还可以通过位于第二导电图案层的走线Lrest连接。
例如，如图16和图10所示，第二子走线L112具有挡块BK0，挡块BK0与第二子走线L112位于不同层，且通过过孔连接。例如，同时参考图24，挡块BK0位于第二导电图案层，第二子走线L112位于图17和图11所示的第三导电图案层LY3，因此，在该实施例中，挡块BK0通过贯穿绝缘层的过孔与第二子走线L112连接，以保证阈值补偿晶体管T3的稳定性。
需要注意的是，该显示面板的其余结构(例如，挡块BK0)第一导线L1等可参考图7-图11的介绍，在此不再赘述。
本公开至少一实施例还提供一种显示装置，包括上述任一显示面板。例如，显示装置可以为有机发光二极管(Organic Light-Emitting Diode，OLED)显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。
图25为本公开至少一实施例提供的一种显示装置的示意图。如图25所示，该显示装置2包括显示面板1和传感器3。例如，传感器3设置于显示面板1的一侧。
例如，如图1A-图1C所示，传感器3设置于显示面板1的第二侧，并且传感器3配置为接收来自显示面板的第一侧的光。例如，显示面板1的第一侧用于显示，第一显示区域R1允许来自显示面板的第一侧的光至少部分透射至显示面板的第二侧。
例如，传感器3在衬底基板上的正投影与第一显示区域R1至少部分重叠。
需要说明的是，为表示清楚、简洁，本公开的实施例并没有给出该显示装置的全部组成单元。为实现该显示装置的基本功能，本领域技术人员可以根据具体需要提供、设置其他未示出的结构，本公开的实施例对此不作限制。
关于上述实施例提供的显示装置2的技术效果可以参考本公开的实施例中提供的显示面板1的技术效果，这里不再赘述。
有以下几点需要说明：
(1)除非另作定义，本公开实施例以及附图中，同一附图标记代表同一含义。
(2)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(3)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(4)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (26)

1.一种显示面板，包括：
第一显示区域；
第二显示区域，至少位于所述第一显示区域的一侧；
多个子像素，位于所述第一显示区域和所述第二显示区域，所述第一显示区域的子像素的密度小于所述第二显示区域的子像素的密度，所述子像素包括像素电路；
多个像素组，位于所述第一显示区域，所述多个像素组中的至少一个像素组包括至少两个子像素；以及
第一电源线，被配置为向所述像素电路提供第一电压信号，
其中，所述第一电源线包括多条第一导线和多条第二导线，所述多条第一导线从所述第二显示区域延伸至所述第一显示区域，且电连接所述多个像素组，所述多条第二导线位于所述第一显示区域，并且位于相邻第一导线之间，所述多条第二导线沿第一方向延伸，相邻第二导线沿所述第一方向彼此间隔，所述多条第二导线电连接所述多个像素组；
其中，所述多条第一导线中的至少一条包括沿第一方向延伸的第一子走线和沿所述第二方向延伸的第二子走线，所述第一方向和所述第二方向交叉，所述第二子走线电连接所述多条第二导线中的至少一条。
2.根据权利要求1所述的显示面板，其中，所述至少两个子像素包括第一子像素和第二子像素，所述第一子像素和所述第二子像素沿所述第一方向排列，所述多条第二导线中的至少一条电连接所述第一子像素和所述第二子像素，所述第二子走线与所述多条第二导线位于不同层。
3.根据权利要求2所述的显示面板，其中，所述子像素还包括发光元件，所述像素电路包括第一晶体管、第二晶体管和存储电容，所述第一晶体管分别与所述第二晶体管和所述存储电容相连，所述第二晶体管与所述发光元件相连，所述第一晶体管包括第一有源部和第二有源部，所述第一有源部和所述第二有源部通过导电部相连。
4.根据权利要求3所示的显示面板，其中，所述第二导线还包括连接臂，所述连接臂与所述像素组中的与所述第二导线交叠的一个子像素的所述导电部在第三方向上彼此间隔，且在所述第三方向上部分重叠，所述第三方向垂直于所述第一方向，并且垂直于所述第二方向。
5.根据权利要求4所述的显示面板，其中，所述连接臂的形状包括C型。
6.根据权利要求1所述的显示面板，其中，所述多个像素组包括间隔排列的多个第一像素组和多个第二像素组，相邻的第一像素组和第二像素组之间通过多条走线连接。
7.根据权利要求6所述的显示面板，还包括连接导线，所述相邻的第一像素组和第二像素组之间的所述多条走线中的至少两条在所述衬底基板上的正投影落入所述连接导线在所述衬底基板上的正投影内。
8.根据权利要求6所述的显示面板，其中，所述多条走线之间具有多个间隙，所述多个间隙中的至少一个间隙在所述衬底基板的正投影与所述连接导线在所述衬底基板的正投影至少部分交叠。
9.根据权利要求6-8任一项所述的显示面板，其中，所述像素电路包括第一复位信号线，第二复位信号线、栅线、发光控制信号线和初始化信号线，以分别为所述像素电路提供第一复位信号、第二复位信号、栅极扫描信号、发光控制信号和初始化信号；
所述多条走线选自所述第一复位信号线，所述第二复位信号线、所述栅线、所述发光控制信号线、所述初始化信号线和所述第一导线中的至少两种。
10.根据权利要求7所述的显示面板，其中，所述连接导线具有挡块，所述挡块与所述连接导线同层设置且一体形成；
所述子像素还包括发光元件，所述像素电路包括第一晶体管、第二晶体管和存储电容，所述第一晶体管分别与所述第二晶体管和所述存储电容相连，所述第二晶体管与所述发光元件相连，所述第一晶体管包括第一有源部和第二有源部，所述第一有源部和所述第二有源部通过导电部相连；
所述挡块与所述像素组中的与所述第一导线交叠的一个像素单元的所述导电部在所述第三方向上彼此间隔，且在所述第三方向上部分重叠。
11.根据权利要求9所述的显示面板，其中，所述连接导线在所述衬底基板上的正投影至少部分位于所述相邻的第一像素组和第二像素组在所述衬底基板上的正投影之间。
12.根据权利要求11所述的显示面板，其中，所述第一像素组的第一复位信号线、第二复位信号线、栅线、发光控制信号线、初始化信号线和第二导线通过所述多条走线分别与所述第二像素组的第一复位信号线，第二复位信号线、栅线、发光控制信号线、初始化信号线和第二导线连接。
13.根据权利要求12所述的显示面板，其中，所述连接导线与所述第二导线位于同一层且一体形成；或者所述连接导线与所述初始化信号线位于同一层且一体形成；或者所述连接导线与所述第一导线位于同一层。
14.根据权利要求3所述的显示面板，其中，所述至少两个子像素还包括第三子像素和第四子像素，所述第三子像素和所述第四子像素沿所述第一方向排列且沿所述第二方向位于所述第一子像素和所述第二子像素的一侧，所述第三子像素和所述第四子像素电连接所述多条第二导线中的另一条，且所述第二子走线电连接所述多条第二导线中的至少一条。
15.根据权利要求3或14所述的显示面板，其中，所述第二子走线具有挡块，所述挡块与所述第二子走线位于不同层，且通过过孔连接，
所述挡块与所述像素组中的与所述第一导线交叠的一个像素单元的所述导电部在所述第三方向上彼此间隔，且在所述第三方向上部分重叠。
16.根据权利要求1所述的显示面板，其中，所述第一方向垂直于所述第二方向。
17.根据权利要求1所述的显示面板，其中，所述多条第二导线沿所述第一方向依次排列。
18.根据权利要求1所述的显示面板，其中，所述相邻第二导线不直接相连。
19.根据权利要求1所述的显示面板，其中，所述第一导线与所述第二导线通过贯穿绝缘层的过孔相连。
20.根据权利要求1所述的显示面板，其中，所述第一电源线还包括第三导线和第四导线，
所述第三导线沿所述第二方向延伸，所述第三导线从所述第二显示区域延伸至所述第一显示区域，并且所述第二导线与所述第三导线电连接；
所述第四导线沿所述第二方向延伸，所述第二导线与所述第四导线电连接，所述第四导线在所述第二方向上的长度小于或等于所述第三导线在所述第二方向上的长度。
21.根据权利要求1所述的显示面板，包括多条第四导线，所述多条第四导线位于相邻第三导线之间，所述多条第四导线沿所述第二方向依次排列，相邻第四导线在所述第二方向上彼此间隔。
22.根据权利要求20所述的显示面板，其中，所述第一导线与所述第三导线位于同一层，所述第四导线与所述第三导线位于同一层。
23.根据权利要求1所述的显示面板，其中，所述第一显示区域包括多个透光区域，位于相邻的像素组之间。
24.根据权利要求22所述的显示面板，其中，所述多个像素组以及与相邻像素组连接的走线围绕所述多个透光区域。
25.一种显示装置，包括权利要求1-24任一项所述的显示面板。
26.根据权利要求25所述的显示装置，还包括传感器，其中，
所述传感器设置于所述显示面板的一侧，所述传感器在所述衬底基板上的正投影与所述第一显示区域至少部分重叠。
CN202010621890.3A 2020-06-30 2020-06-30 显示面板和显示装置 Pending CN113871418A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010621890.3A CN113871418A (zh) 2020-06-30 2020-06-30 显示面板和显示装置
PCT/CN2021/094378 WO2022001434A1 (zh) 2020-06-30 2021-05-18 显示面板和显示装置
EP21833998.4A EP4057356A4 (en) 2020-06-30 2021-05-18 DISPLAY BOARD AND DISPLAY DEVICE
JP2022532838A JP2023531339A (ja) 2020-06-30 2021-05-18 表示パネル及び表示装置
KR1020227016411A KR20230028201A (ko) 2020-06-30 2021-05-18 디스플레이 패널 및 디스플레이 장치
US17/755,281 US20220376003A1 (en) 2020-06-30 2021-05-18 Display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010621890.3A CN113871418A (zh) 2020-06-30 2020-06-30 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN113871418A true CN113871418A (zh) 2021-12-31

Family

ID=78981993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010621890.3A Pending CN113871418A (zh) 2020-06-30 2020-06-30 显示面板和显示装置

Country Status (6)

Country Link
US (1) US20220376003A1 (zh)
EP (1) EP4057356A4 (zh)
JP (1) JP2023531339A (zh)
KR (1) KR20230028201A (zh)
CN (1) CN113871418A (zh)
WO (1) WO2022001434A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115835698A (zh) * 2022-05-30 2023-03-21 京东方科技集团股份有限公司 显示基板及显示装置
WO2023231737A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板及显示装置
WO2023245557A1 (zh) * 2022-06-23 2023-12-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3779612A1 (fr) * 2019-08-16 2021-02-17 The Swatch Group Research and Development Ltd Procédé et système de diffusion d'un message à un porteur d'une montre
CN114902321B (zh) * 2020-11-27 2024-01-30 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104793417B (zh) * 2015-04-16 2019-04-05 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置
CN110767717B (zh) * 2019-04-30 2022-04-05 昆山国显光电有限公司 阵列基板、显示面板及显示装置
CN210516000U (zh) * 2019-09-26 2020-05-12 昆山国显光电有限公司 显示基板及显示装置
CN110658952B (zh) * 2019-09-29 2023-10-03 武汉天马微电子有限公司 一种触控显示面板及显示装置
CN114203791A (zh) * 2019-11-29 2022-03-18 武汉天马微电子有限公司 显示面板和显示装置
CN111146362B (zh) * 2019-12-31 2022-12-23 武汉天马微电子有限公司 一种显示面板及显示装置
CN114999362B (zh) * 2020-01-03 2024-05-28 武汉天马微电子有限公司 显示面板和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115835698A (zh) * 2022-05-30 2023-03-21 京东方科技集团股份有限公司 显示基板及显示装置
CN115835698B (zh) * 2022-05-30 2023-10-31 京东方科技集团股份有限公司 显示基板及显示装置
WO2023231737A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板及显示装置
WO2023245557A1 (zh) * 2022-06-23 2023-12-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
JP2023531339A (ja) 2023-07-24
EP4057356A1 (en) 2022-09-14
US20220376003A1 (en) 2022-11-24
EP4057356A4 (en) 2023-08-09
KR20230028201A (ko) 2023-02-28
WO2022001434A1 (zh) 2022-01-06

Similar Documents

Publication Publication Date Title
WO2022001434A1 (zh) 显示面板和显示装置
US11862081B2 (en) Display panel and display device
WO2022001435A1 (zh) 显示基板和显示装置
CN114639343B (zh) 有机发光显示装置
WO2021243875A1 (zh) 显示基板以及显示装置
US10903300B2 (en) Display panel
CN113675247B (zh) 显示面板、显示面板的制造方法和显示装置
CN114388558A (zh) 显示基板和显示装置
CN215266306U (zh) 显示面板及显示装置
US20230189596A1 (en) Display panel and display device
WO2023143568A1 (zh) 显示面板、显示模组及显示装置
CN115768205A (zh) 显示基板及显示装置
US20220069049A1 (en) Display device
KR20230104453A (ko) 표시장치
US20240206261A1 (en) Organic light emitting display device
CN219999921U (zh) 显示基板
US11844255B2 (en) Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof
WO2023044763A1 (zh) 阵列基板及显示装置
US20240099098A1 (en) Display panel and display device
WO2022204995A1 (zh) 显示面板及其制备方法、显示装置
KR20230100057A (ko) 표시장치
CN118056234A (zh) 阵列基板、显示面板及显示装置
CN117858546A (zh) 显示装置
CN115548078A (zh) 显示面板及显示装置
CN116940175A (zh) 显示基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination