JP2005338781A - 有機電界発光表示パネル及びその製造方法 - Google Patents

有機電界発光表示パネル及びその製造方法 Download PDF

Info

Publication number
JP2005338781A
JP2005338781A JP2005093778A JP2005093778A JP2005338781A JP 2005338781 A JP2005338781 A JP 2005338781A JP 2005093778 A JP2005093778 A JP 2005093778A JP 2005093778 A JP2005093778 A JP 2005093778A JP 2005338781 A JP2005338781 A JP 2005338781A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
line
display panel
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005093778A
Other languages
English (en)
Other versions
JP4150012B2 (ja
Inventor
Keun-Nam Kim
▲襟▼ 男 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005338781A publication Critical patent/JP2005338781A/ja
Application granted granted Critical
Publication of JP4150012B2 publication Critical patent/JP4150012B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】単位画素の配置構造を改善することで、開口率を向上させた有機電界発光表示パネルを提供する。
【解決手段】本発明は画素の開口率を改善し、画素別画素回路を備えた有機電界発光表示パネルにおいて、画素回路を構成する少なくとも１の薄膜トランジスタは半導体層でソース及びドレイン電極が形成され、この薄膜トランジスタのゲート電極上に金属層を配置する。これにより、有機ダイオードが配置される空間を大きく確保することができる長所がある。
【選択図】 図７

Description

本発明は、有機電界発光表示パネルに関し、より詳しくは単位画素の配置構造を改善して開口率を向上させた有機電界発光表示パネルに関する。
有機電界発光装置は、カソードから供給された電子と、アノードから供給された正孔の結合によって残光時間の短い蛍光性有機ダイオードを電気的に励起して発光させる。
この時、有機ダイオードは、電子と正孔の供給を良くするため、発光層ＥＭＬ、電子輸送層ＥＴＬ及び正孔輸送層ＨＴＬを含んだ多層構造で形成されるのが一般的である。
有機電界発光装置の駆動方式は、大別すると受動マトリックス型と能動マトリックス型の２つに分類することができる。さらに能動マトリックス型は、キャパシタ電圧が表現する信号の形態により電圧記入（voltage programming）方式と電流記入（current programming）方式に分かれる。
図１は、能動マトリックス型有機電界発光装置の等価回路図で、従来の有機電界発光装置の画素回路は、スイッチング薄膜トランジスタＳＴと駆動薄膜トランジスタＤＴ、及び、ストレージキャパシタＣＳＴを含む。この時、単位画素は、走査線Ｓ１〜Ｓｎとデータ線Ｄ１〜Ｄｍ、そして電源線Ｖ１〜Ｖｍの交差配列によって定義された画素領域を持つマトリックス配列構造を有する。
単位画素において、スイッチング薄膜トランジスタＳＴは、走査線Ｓ１〜Ｓｎとデータ線Ｄ１〜Ｄｍに各々ゲート電極及びソース電極が接続され、ドレイン電極には、駆動薄膜トランジスタＤＴのゲート電極が接続される。
そして、スイッチング薄膜トランジスタＳＴのドレイン電極と電源線Ｖ１〜Ｖｍの間には、ストレージキャパシタＣＳＴが接続される。
駆動薄膜トランジスタＤＴのソース電極は、電源線Ｖ１〜Ｖｍと接続され、ドレイン電極は、有機ダイオードＥＬに接続されて有機ダイオードＥＬの正極を形成する。そして、有機ダイオードＥＬの負極には、共通電圧が各画素に一律に供給される。
スイッチング薄膜トランジスタＳＴのゲートに印加される選択信号によって、薄膜トランジスタＳＴが導通すれば、データ線Ｄ１〜Ｄｍからデータ電圧が駆動薄膜トランジスタＤＴのゲートに印加される。そうすると、ストレージキャパシタＣＳＴによってゲート・ソース間に充電された電圧ＶＧＳに対応して薄膜トランジスタＤＴに電流ＩＯＬＥＤが流れて、この電流ＩＯＬＥＤによって有機ダイオードＥＬが発光する。
しかし、このように駆動する電圧記入方式では、駆動薄膜トランジスタＤＴの各画素別特性偏差、例えば、しきい値電圧の偏差、チャンネルの移動度などによりパネルの輝度が不均一になるという問題が生じる。従って、駆動薄膜トランジスタＤＴの特性偏差を補正する各種の補償回路が提案されたが、薄膜トランジスタの個数を増加させて単位画素の開口率を落とすなどの新たな問題が生じている。
これに対して、電流記入方式の有機電界発光装置は、画素回路に電流を供給する電流源が、パネル全体、つまり、全てのデータ配線に対して均一であるとすると、各画素内の駆動薄膜トランジスタが不均一な電圧−電流特性を有する場合であっても、均一なディスプレイ特性を得ることができる。
図２は、有機電界発光装置を駆動するための従来の電流記入方式の画素回路であって、Ｎ×Ｍ個の画素の中で、１つのみ、第ｍ列と第ｎ行の交点を選んで図示した。
有機ダイオードＥＬには駆動薄膜トランジスタＤＴが接続され、該駆動薄膜トランジスタＤＴに発光のための電流を供給して、有機ダイオードＥＬを発光させる。この薄膜トランジスタＤＴに流れる電流量は、スイッチング薄膜トランジスタＳＴ１を通して供給されるデータ電流ＩＤＡＴＡにより制御されるように構成される。
走査線Ｓｎからの低レベル選択信号によってスイッチング薄膜トランジスタＳＴ１、ＳＴ２が導通すると、薄膜トランジスタＤＴがダイオード接続状態となり、ストレージキャパシタＣＳｉに電流が流れて、ダイオード電圧（Ｖth相当値）が充電される。また、薄膜トランジスタＤＴのゲート電位が低下して、ソースからドレインに電流が流れ、輝度設定用データ電流ＩＤＡＴＡに対応する電圧がストレージキャパシタＣＳｉに蓄積される。
次に、スイッチング薄膜トランジスタＳＴ１、ＳＴ２を遮断し、発光制御線Ｅｎに接続された薄膜トランジスタＥＴを導通させる。そうすると、電源線ＶＤＤから電源が供給され、ストレージキャパシタＣＳｉに保存された電圧に対応する電流が有機ダイオードＥＬに流れて設定された輝度で発光する。
しかし、有機ダイオードに流れる電流ＩＯＬＥＤは、微細電流であり、またデータ線Ｄｍの電圧が変化する範囲が広いため、微細電流ＩＤＡＴＡで画素回路を駆動する場合には、データ配線の寄生容量等に起因して充電時間が多くかかるという問題点がある。また、単位画素に配置される薄膜トランジスタの個数が増加して、開口率が著しく減少するため、輝度を落として、高電流駆動による寿命減少の問題も生じる。
本発明は、上記した従来の問題点を解決するために創案されたものであって、その目的とするところは、単位画素の配置構造を改善することで、開口率を向上させた有機電界発光表示パネル及びその製造方法を提供することにある。
本発明の一実施例で提供する有機電界発光表示パネルは、画素別画素回路を備えた有機電界発光表示パネルにおいて、画素回路を構成する少なくとも１つの薄膜トランジスタが、半導体層を用いたソース・ドレイン領域を有すると共に、各領域に接する電極を形成し、この薄膜トランジスタのゲート電極上に、金属層を配置する構造である。
本発明において、金属層は少なくとも一部がゲート電極と重なり合うように、ゲート電極上に配置されることが好ましい。
画素回路には、各々互いに対向するように形成されるデータ線と電源線、これらと交差しながら互いに対向する走査線及び発光制御線により囲まれる第１領域、及び、発光制御線から離隔して前記データ線及び電源線と交差するブースト制御線により囲まれる第２領域を形成することができる。この時、画素回路を構成する薄膜トランジスタが、第１領域に配置され、キャパシタ及び有機ダイオードが第２領域に形成される。
そして、画素回路は、前記走査線からの選択信号に応答してデータ線からのデータ電流を伝達する第１及び第２薄膜トランジスタ、有機ダイオードを発光させるための駆動電流を供給して、第１及び第２薄膜トランジスタからデータ電流が伝えられる間、ダイオード接続される第３薄膜トランジスタ、駆動電流を第３薄膜トランジスタから有機ダイオードに伝達する第４薄膜トランジスタ、第１薄膜トランジスタからのデータ電流に対応する第１電圧を蓄積する第１キャパシタ、及び、第１キャパシタとブースト制御線の間に電気的に接続され、第１キャパシタとのカップリングを通して第１キャパシタの第１電圧を第２電圧に変更する第２キャパシタ、を含む。
この時、本発明では、データ線と走査線が交差する位置の近傍の領域に第１薄膜トランジスタが配置され、データ線と発光制御線が交差する位置の近傍の領域に第２薄膜トランジスタが配置され、走査線と電源線が交差する位置の近傍の領域に第３薄膜トランジスタが配置され、発光制御線を横切る領域に第４薄膜トランジスタが配置される。
本発明において、第１薄膜トランジスタのドレイン電極は、接続孔を通して金属層に接続されて第１キャパシタと接続される構造である。
この時、金属層は、第１薄膜トランジスタのドレイン電極を起点とし、第３薄膜トランジスタのゲート電極の上を通り、発光制御線を横切る平面視「Ｌ」字形状に構成される。
また、第３薄膜トランジスタのゲート電極上に形成される接続孔を通して第３薄膜トランジスタのゲート電極が、金属層を介して各々第１キャパシタ及び第１薄膜トランジスタのドレイン電極に接続される構造を有する。
一方、第３薄膜トランジスタは、半導体層を通して第２薄膜トランジスタと接続され、この半導体層が発光制御線を横切って第２領域に延長されて、第４電極のソース及びドレイン電極を形成する。
本発明の他の実施例で提供する有機電界表示パネルの製造方法は、絶縁基板上に多結晶シリコン膜を形成する段階と、前記多結晶シリコン膜を所定の平面形状にパターン化して画素別画素回路を構成する薄膜トランジスタのソース・ドレイン電極用半導体を形成する段階と、半導体を覆うゲート絶縁膜を形成する段階と、ゲート絶縁膜の上部にゲート電極を形成する段階と、半導体に不純物を注入してゲート電極を中心に両側にソース電極及びドレイン電極を形成する段階と、ゲート電極を覆う第１層間絶縁膜を形成する段階と、ゲート電極と少なくとも部分的に重なる第１層間絶縁膜にゲート電極が露出される接続孔を形成する段階、及び接続孔上に金属層を形成する段階を含む。
本発明は、大電流値を要する有機ダイオードに流れる電流を制御できるので、正確な電流記入による駆動が可能になる。また、トランジスタの製造工程において発生する画素間のしきい値電圧偏差や移動度の偏差を補償してセル間の輝度偏差を解消することができる。
また、狭い領域においても、複数のトランジスタを配置する場合に、トランジスタをより一層密に配置することができるので、発光用の有機ダイオードが配置される領域を相対的に広げて、パネルの開口率を向上させるという効果がある。
以下では、添付した図面を参照して本発明の好ましい実施例について当業者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現できるものであり、ここで説明する実施例に限定されるものではない。
また、添付した図面では、本発明を明確に説明するために説明と関係ない部分は省略した。明細書全体を通して類似した部分については同一図面符号を付けた。また、ある部分が他の部分と接続されている場合には、直接接続されている場合のみだけでなく、その中間に他の素子を介して接続されている場合も含む。
また、層、膜、領域、板などの部分が他の部分上にある場合には、これは他の部分の真上にある場合のみだけでなく、それらの間に更に他の部分が存在する場合も含む。
図３は、本発明が適用される有機電界発光装置の構成を概略的に示す図面である。これを参照すると、有機電界発光装置は、表示パネル１００、走査駆動部２００及びデータ駆動部４００を含む。表示パネル１００は、図面の行方向に長く延長された複数の走査線Ｓ１〜Ｓｎ、発光制御線Ｅ１〜Ｅｎ及びブースト制御線Ｂ１〜Ｂｎと、列方向に長く延長された複数のデータ線Ｄ１〜Ｄｎ、複数の電源線ＶＤＤ、及び複数の画素１１１を含む。
任意の画素１１１は破線で囲まれていて、隣接する任意の二つの走査線Ｓｋ-1、Ｓｋと隣接する任意の二つのデータ線Ｄｎ-1、Ｄｎによって形成される画素領域に形成され、各画素１１１は、走査線Ｓ１〜Ｓｎ、発光制御線Ｅ１〜Ｅｎ、ブースト制御線Ｂ１〜Ｂｎ及びデータ線Ｄ１〜Ｄｎから伝えられる信号により駆動される。
そして、走査駆動部２００は、当該ラインの画素にデータ信号が印加できるよう、当該ラインを選択するための選択信号を順次に走査線Ｓ１〜Ｓｎに出力し、且つ、有機ダイオードＥＬ（ＯＬＥＤ；図４参照）の発光を制御するための発光制御信号を順次に発光制御線Ｅ１〜Ｅｎに出力する。
また、走査駆動部２００は、ブースト制御線Ｂ１〜Ｂｎを通して当該ラインの画素にブースト信号を印加して、ブースト制御線に接続された２つのキャパシタＣ１、Ｃ２（図４参照）のカップリングによって駆動トランジスタのゲート電圧の上昇幅を決定する。これにより、有機ダイオードＥＬに供給される電流を所望の値に設定することができる。
そして、データ駆動部４００は、前記走査線Ｓ１〜Ｓｎを通して伝えられる選択信号が順次に与えられると、前記選択信号が印加されたラインの画素に対応するデータ信号をデータ線Ｄ１〜Ｄｎに出力する。
このように構成される走査駆動部２００とデータ駆動部４００は、各々表示パネル１００が形成された基板に電気的に接続される。
これとは異なって、走査駆動部２００及びデータ駆動部４００の少なくとも一方を表示パネル１００のガラス基板上に直接装着することもでき、表示パネル１００の基板に走査線、データ線及びトランジスタと同一層で形成されている駆動回路に代替することもできる。
または、走査駆動部２００及びデータ駆動部４００の少なくとも一方を、表示パネル１００の基板に接着されて電気的に接続されたＴＣＰ、ＦＰＣまたはＴＡＢにチップなどの形態で装着する事も出来る。
次に、図４及び図５を参照して有機電界発光装置の具体的な動作について説明する。図４は、図３に示された有機電界発光装置に適用される本発明の一実施例による表示パネルを概略的に示しており、図５は、図４のｎ番目画素に対応する等価回路図である。これらの図を参照すると、本実施例の表示パネル１００を形成する画素回路は、駆動トランジスタＭ３（第３薄膜トランジスタ）、発光トランジスタＭ４（第４薄膜トランジスタ）、スイッチングトランジスタＭ１（第１薄膜トランジスタ）及びダイオードトランジスタＭ２（第２薄膜トランジスタ）と、有機ダイオードＥＬ、そして、２つのキャパシタＣ１（第２キャパシタ）、Ｃ２（第１キャパシタ）を含む。
より具体的に説明すると、スイッチングトランジスタＭ１は、データ線Ｄｎと駆動トランジスタＭ３のゲートの間に接続され、走査線Ｓｎからの低レベル選択信号に応答してデータ線Ｄｎから入力されたデータ電流ＩＤＡＴＡを駆動トランジスタＭ３のゲートに伝達する。
ダイオードトランジスタＭ２は、駆動トランジスタＭ３のドレインとデータ線Ｄｎの間に接続され、走査線Ｓｎからの低レベル選択信号に応答して駆動トランジスタＭ３をダイオード接続させる。
そして、駆動トランジスタＭ３は、電源線ＶＤＤにソースが接続され、ダイオードトランジスタＭ２にドレインが接続される。この駆動トランジスタＭ３のゲート・ソース間電圧は、データ電流ＩＤＡＴＡに応じて決定される。
キャパシタＣ２は、駆動トランジスタＭ３のゲートとソース（即ち、ＶＤＤ）との間に接続され、駆動トランジスタＭ３のゲート・ソース間電圧を一定期間維持する。また、キャパシタＣ１は、ブースト制御線Ｂｎと駆動トランジスタＭ３のゲートの間に接続され、駆動トランジスタＭ３のゲート電圧を調節する。
このように、各キャパシタＣ１，Ｃ２を接続することにより、キャパシタＣ１に印加される電圧は、ブースト制御線Ｂｎから入力されたブースト信号の電圧上昇幅（ΔＶＢ）だけ上昇する。よって、駆動トランジスタＭ３のゲート電圧ＶＧの増加量（ΔＶＧ）は、（１）式で求めることができる。
従って、トランジスタＭ１、Ｍ２、Ｍ３の寄生キャパシタンス成分に対応してブースト信号の電圧上昇幅ΔＶＢを調節することができ、且つ、駆動トランジスタＭ３のゲート電圧ＶＧの上昇幅ΔＶＧを所望の値に設定することができる。つまり、有機ダイオードＥＬに供給される電流ＩＯＬＥＤを所望の値に設定することができるようになる。
ΔＶＧ＝ΔＶＢ＊Ｃ１／（Ｃ１＋Ｃ２） ・・・（１）
次に、発光トランジスタＭ４は、発光制御線Ｅｎからの低レベル発光信号に応答して、駆動トランジスタＭ３に流れる電流を有機ダイオードＥＬに供給する。有機ダイオードＥＬは、発光トランジスタＭ４と基準電圧ＶＳＳとの間に接続されて、駆動トランジスタＭ３に流れる電流の量に対応する光を発生する。
このように形成された画素回路の動作について、以下に詳細に説明する。まず、走査線Ｓｎを介して印加される低レベル選択信号によって、スイッチングトランジスタＭ１、及びダイオードトランジスタＭ２が導通する。これにより、駆動トランジスタＭ３がダイオード接続され、データ線Ｄｎに流れる電流ＩＤＡＴＡが、駆動トランジスタＭ３のゲートに流れるようになる。これと同時に、発光制御線Ｅｎを通して印加される高レベル発光信号によって発光トランジスタＭ４は遮断されるので、駆動トランジスタＭ３と有機ダイオードＥＬは電気的に遮断される。この時、駆動トランジスタＭ３のゲート・ソース間電圧の絶対値（以下、「ゲート・ソース電圧」という）ＶＧＳと、駆動トランジスタＭ３に流れる電流ＩＤＡＴＡの間には、以下の（２）式の関係が成立するので、駆動トランジスタＭ３のゲート・ソース電圧ＶＧＳは、以下の（３）式により求められる。
ＩＤＡＴＡ＝（β／２）（ＶＧＳ−ＶＴＨ）２ ・・・（２）
ここで、βは定数値でありＶＴＨは駆動トランジスタＭ３のしきい値電圧の絶対値である。
Figure 2005338781
ここで、ＶＧは駆動トランジスタＭ３のゲート電圧であり、ＶＤＤは電源線ＶＤＤにより駆動トランジスタＭ３に供給される電圧である。
次いで、走査線Ｓｎの高レベル選択信号と、発光制御線Ｅｎの低レベル発光信号によってスイッチングトランジスタＭ１、及びダイオードトランジスタＭ２が遮断されて、発光トランジスタＭ４が導通する。
この時、スイッチングトランジスタＭ１の寄生キャパシタＣＰと走査線Ｓｎとの接続点の電圧が、選択信号によって「ΔＶＳ」だけ上昇する。従って、この寄生キャパシタＣＰとキャパシタＣ１、Ｃ２とのカップリングによって駆動トランジスタＭ３のゲート電圧ＶＧが上昇する。その上昇幅ΔＶＧは、次の（４）式により求めることができる。
ΔＶＧ＝ΔＶＳ＊ＣＰ／（ＣＰ＋Ｃ１＋Ｃ２） ・・・（４）
ここで、 ＣＰ＝トランジスタＭ１のゲートからＭ３のゲートまでの容量、ブースト線Ｂｎの電圧は不変、と仮定する。また、Ｃ１及びＣ２は各々キャパシタＣ１、Ｃ２のキャパシタンスである。
駆動トランジスタＭ３のゲート電圧ＶＧがΔＶＧだけ増加したため、トランジスタＭ３に流れる電流ＩＯＬＥＤは、以下に示す（５）式により求めることができる。つまり、駆動トランジスタＭ３のゲート電圧ＶＧが増加した分だけ、トランジスタＭ３のゲート・ソース間電圧ＶＧＳの大きさが小さくなるので、トランジスタＭ３のドレイン電流ＩＯＬＥＤの大きさを、データ電流ＩＤＡＴＡに対して比べて小さくすることができる。そして、発光制御線Ｅｎの発光信号によって発光トランジスタＭ４がターンオンされているので、駆動トランジスタＭ３の電流ＩＯＬＥＤが、有機ダイオードＥＬに流れて該有機ダイオードＥＬが発光する。
Figure 2005338781
また、（５）式より、データ電流ＩＤＡＴＡは、下記の（６）式のように導かれるので、データ電流ＩＤＡＴＡを、有機ダイオードＥＬに流れる電流ＩＯＬＥＤより大きい値に設定することができる。
Figure 2005338781
以下では、図６〜図９を参照して、本発明の一実施例に係る単位画素内部のレイアウトを説明する。図６は、本実施例による単位画素内部の平面的配置構造を示し、図７〜図９は積層構造を説明する断面図である。
図６を参照すると、本実施例の単位画素は、第１方向（図面のＹ軸方向）に延長されるデータ線１１０および同方向に延長される電源線１３０、データ線１１０と交差する方向（図面のＸ軸方向）に延長された走査線１２０、走査線１２０から一定の間隔で離隔された状態で、走査線１２０に平行に配置された発光制御線１４０及び発光制御線１４０から一定の間隔を維持しながら平行に配置されたブースト制御線１５０によって区画される。
この時、画素回路を構成するスイッチングトランジスタＭ１、駆動トランジスタＭ３、ダイオードトランジスタＭ２及び発光トランジスタＭ４は、走査線１２０と発光制御線１４０で区切られた空間（第１領域）に配置される。
これにより、ブースト制御線１５０が画素回路の構成素子等と重ならないため、画素回路素子とブースト信号の相互干渉を防止できる。
従って、安定的にブースト信号をキャパシタに入力することができるので、従来と比較して正確にデータ電流ＩＤＡＴＡを有機ダイオードＥＬに伝達することができる。
前記画素回路の配置構造について述べると、スイッチングトランジスタＭ１は、走査線１２０から下方に突出した部分がゲート電極５１、接触孔ｈ１とｈ２の中間がソース・ドレイン領域３１ｂ，３１ｃおよびチャンネル領域３１ａである。
スイッチングトランジスタＭ１のドレイン電極は、接続孔ｈ２、ｈ３を通して駆動トランジスタＭ３のゲート電極５４と接続される。この時、ドレイン電極は金属層を「Ｌ」字形状に形成した接続線１３５を通して駆動トランジスタＭ３と電気的に接続され、このように構成することによって画素回路の配置面積を減らし、単位画素の開口率を向上させるようにする。
そして、ダイオードトランジスタＭ２は、スイッチングトランジスタＭ１と発光制御線１４０の間にあり、データ線１１０との接続孔ｈ１に接続される部分がソース領域３２ｂであり、ゲート電極５２は、スイッチングトランジスタＭ１のゲート電極を延長した部分である。また、ドレイン電極はゲート電極５２の右側（図７中の右側）にあって、駆動トランジスタＭ３のドレイン電極と接続される。
一方、駆動トランジスタＭ３は、走査線１２０と電源線１３０が交差する地点に形成されており、ゲート電極層を四角形に形成したゲート電極５４が、接続孔ｈ３を通じてスイッチングトランジスタＭ１のドレイン電極と接続される。そして、ソース電極が接続孔ｈ４を通じて電源線１３０と接続されており、ドレイン電極が半導体層を通じて発光トランジスタＭ４のソース電極と接続される。
次に、発光トランジスタＭ４は、発光制御線１４０の一部をゲート電極５３として利用し、ドレイン電極が接続孔ｈ５を通して画素電極接続線８１（図７参照）に接続され、また画素電極接続線８１が接続孔ｈ６を通して有機ダイオードＥＬと接続される。一方、キャパシタＣ１、Ｃ２は、有機ダイオードＥＬの長辺２０１に隣接して電源線１３０と重なるように形成されており、キャパシタの第１電極をなすゲート電極層５０が接続孔ｈ７を通して駆動トランジスタＭ３のゲート電極と接続される。
この時、キャパシタＣ１、Ｃ２を構成するゲート電極層５０は、スイッチングトランジスタＭ１のドレイン電極に延長して形成されて、駆動トランジスタＭ３のゲート電極上部を横切る金属層１３５によって駆動トランジスタＭ３のゲート電極に接続される。
次に、図７〜図９を参照して、このように配置された単位画素を有する表示パネルの積層構造について説明する。
本実施例の表示パネルには、絶縁基板１０上に酸化ケイ素または窒化ケイ素などからなる遮断層２０が形成されており、この遮断層上に半導体層である多結晶シリコン層３０が形成される。この半導体層は非晶質シリコンを使ってもよいが、導電率が低いので、低温プロセスの多結晶シリコンが望ましい。このプロセス温度が有機ダイオードＥＬに悪影響を与える恐れがあるならば、低温多結晶シリコンを形成した後に有機ダイオードＥＬを積層し、電極配置も下側を金属のカソード電極、上側をＩＴＯ（インジウム錫酸化物）のアノード電極にして有機ダイオードＥＬの周辺をフォトレジストなどで埋め、前述した画素電極接続線８１の接続孔ｈ６を、このフォトレジスト部分に、バイア・ホールとして作成すればよい。この時、開口率を高めるには、単位画素面積の大部分に有機ダイオードＥＬを形成し、アノード電極を上側に配置すればよく、その位置は電気系統の画素領域から少し移動させてもよい。
また、開口率向上が少しでよいなら、図６に示した配置でも差し支えない。つまり、領域の一部を電気系に使用し、空いた領域に発光部を配置してもよい。この場合には、有機ダイオードＥＬの裏表を自由に設定できる。
多結晶シリコン層３０は、それぞれのトランジスタに対してソース領域３１ｂ、３２ｂ、３３ｂ、３４ｂ、ドレイン領域３１ｃ、３２ｃ、３３ｃ、３４ｃ及びチャンネル領域３１ａ、３２ａ、３３ａ、３４ａを含んで形成される。この際、各々のソース領域３１ｂ、３２ｂ、３３ｂ、３４ｂとドレイン領域３１ｃ、３２ｃ、３３ｃ、３４ｃは、駆動条件や素子極性の選び方によって、ｎ型不純物、或いはｐ型不純物でドーピングし、素子別の使い分けもできる。
そして、多結晶シリコン層３０上には、酸化ケイ素または窒化ケイ素からなるゲート絶縁膜４０が形成される。ゲート絶縁膜４０上にはアルミニウムまたはアルミニウム合金など、低抵抗の導電物質からなる導電膜を用いて、走査線１２０とトランジスタのゲート電極等５１、５２、５３、５４になるゲート電極層５０が形成される。
前述の発光制御線１４０、及びブースト制御線１５０も、このゲート電極層５０を用いており、走査線１２０またはゲート電極と同一物質層から形成される。
また、キャパシタＣ１、Ｃ２の一電極もゲート電極層５０で形成される。より具体的に説明すると、スイッチングトランジスタＭ１、及びダイオードトランジスタＭ２のゲート電極５１、５２は、走査線１２０に接続されて枝状に形成され、各々トランジスタＭ１、Ｍ２のチャンネル領域３１ａ、３２ａと重なる。そして、発光トランジスタＭ４のゲート電極５３は、走査線１２０とは分離されていて、ｎ型の半導体層３０で形成されたチャンネル領域３３ａと重なっている。この時、発光トランジスタＭ４のゲート電極５３は、同一層で形成される発光制御線１４０の一部からなり、発光制御線１４０が行方向に延長されながら発光トランジスタＭ４のチャンネル領域３３ａと重なって発光トランジスタＭ４のゲート電極を形成している。
また、駆動トランジスタＭ３のゲート電極は、走査線１２０とは分離されていて、ｎ型の半導体層３０で形成されたチャンネル領域３４ａと重なっている。そして、ゲート電極層５０上には第１層間絶縁膜６０が形成される。
第１層間絶縁膜６０には、キャパシタＣ１、Ｃ２の第２電極５４と駆動トランジスタＭ３のゲート電極５４を接続するそれぞれの接続孔ｈ７、ｈ３（図９参照）が形成される。従って、第１層間絶縁膜６０の上に形成される金属層１３５を通してキャパシタＣ１，Ｃ２と駆動トランジスタＭ３のゲート電極とが接続される。
金属層の接続線１３５は、スイッチングトランジスタＭ１のドレイン電極を起点としており、駆動トランジスタＭ３のゲート電極上を通り、発光制御線１４０を横切って接続孔ｈ７を通してキャパシタＣ１、Ｃ２と接続される「Ｌ」字形状に構成される。
この時、前記駆動トランジスタＭ３のソース及びドレイン電極は金属層を使用しないで、ソース・ドレイン領域と同じｐ型の半導体層３０を使用してダイオードトランジスタＭ２及び電源線１３０と接続するので、ゲート電極上部には何もない構造となる。つまり、駆動トランジスタＭ３は、ｐ型の半導体層３０で形成されたドレイン領域３４ｂが同一層の同一物質で形成されたダイオードトランジスタＭ２のドレイン電極と直接接続されており、ソース領域３４ｃが、ゲート絶縁膜４０及び第１層間絶縁膜６０を貫通する接続孔ｈ４を通して電源線１３０と接触される。
これにより、金属層１３５が駆動トランジスタＭ３のゲート電極上部に配置されて、スイッチングトランジスタＭ１のドレイン電極と駆動トランジスタＭ３のゲート電極を、接続孔ｈ２、ｈ３を通して互いに接続する。また、金属層１３５は、接続孔ｈ７を通して駆動トランジスタＭ３のゲート電極とキャパシタＣ１、Ｃ２の一電極を接続するので、駆動トランジスタＭ３のゲート電極でスイッチングトランジスタＭ１、駆動トランジスタＭ３、キャパシタＣ１、Ｃ２が互いに最短距離となるノードを形成するようになる。
これにより、画素回路が配置される空間を減少させることができて、有機ダイオードＥＬが配置される領域がより広くなり、パネルの開口率を向上させることができるようになる（図９参照）。
また、第１層間絶縁膜６０上には、接続孔ｈ１〜ｈ６を通して当該トランジスタの電極に接触されるよう、データ線１１０と電源電圧を供給する電源線１３０が形成される。
データ線１１０（図７）は、第１層間絶縁膜６０とゲート絶縁膜４０を貫通している接続孔ｈ２を通して、各々スイッチングトランジスタＭ１のソース領域３１ｂと、ダイオードトランジスタＭ２のソース領域３２ｂに接続された状態で、列方向に長く延長形成される。
そして、電源線１３０は、第１層間絶縁膜６０とゲート絶縁膜４０を貫通している接続孔ｈ４を通して、駆動トランジスタＭ３のソース領域に接続された状態で、列方向に長く延長形成される。これは前述のデータ線１１０の延長形成方法と類似している。データ線１１０及び電源線１３０と同一層の同一物質で発光トランジスタＭ４のドレイン電極７１が形成される。つまり、第１層間絶縁膜６０、及びゲート絶縁膜４０を貫通している接続孔ｈ５を通して、発光トランジスタＭ４のドレイン領域に接触される。
データ線１１０、電源線１３０及び発光トランジスタＭ４のドレイン電極上には、窒化ケイ素、酸化ケイ素または有機絶縁物質などからなる第２層間絶縁膜８０が形成されており、第２層間絶縁膜８０は、有機ダイオードＥＬを発光トランジスタＭ４のドレイン電極７１と電気的に接続させる接続孔ｈ６を有する。第２層間絶縁膜８０上部の有機ダイオードＥＬには、接続孔ｈ６を通して発光トランジスタＭ４のドレイン電極７１と接続されている画素電極接続線８１が形成される。
また、この画素電極をＩＴＯ（インジウム錫酸化物）またはＩＺＯ（インジウム亜鉛酸化物）などの透明な物質で形成することもできる。透明な導電性物質からなる画素電極は、表示パネル１００の下方向に画像を表示する背面発光方式の有機電界発光装置に適用することができる。不透明な導電物質からなる画素電極は、表示パネル１００の上部方向に画像を表示する前面発光方式の有機電界発光装置に適用することができる。
第２層間絶縁膜８０上部は、有機絶縁物質からなっており、有機発光セルを分離させるための隔壁８３が形成される。この隔壁８３は、画素電極周辺を囲み、有機ダイオードＥＬが入る領域を限定している。
また、隔壁８３は、黒色顔料を含む感光剤を露光、現像して形成することによって遮光幕の役割を果たすと同時に、形成工程も単純化させることができる。この隔壁８３に囲まれた画素電極上の領域には、有機発光層８５が形成される。有機発光層８５は、赤色、緑色、青色の中のいずれか１つの光を発する有機ダイオードＥＬからなる。そして、有機発光層８５と隔壁８３上には、バッファー層９０が形成される。バッファー層９０は必要に応じて省略可能である。
バッファー層９０上には、共通電極９５が形成される。共通電極９５は、ＩＴＯまたはＩＺＯなどの透明な導電物質からなる。画素電極がＩＴＯまたはＩＺＯなどの透明な導電物質からなる場合には、共通電極９５はアルミニウムなどの反射性が良い金属からなることができる。
また、共通電極９５の伝導性を補完するため、抵抗が低い金属で補助電極を形成することもできる（図示せず）。補助電極は、共通電極９５とバッファー層９０の間、または共通電極９５上に形成することができ、有機発光層８５とは重複しないように隔壁８３に沿ってマトリックス状で形成することが好ましい。
以上のように、本発明は限定された実施例と図面によって説明されたが、本発明はこれらに限定されることなく、本発明の属する技術分野における通常の知識を有する者が、本発明の技術思想と特許請求の範囲で多様に変形及び修正して実施することが可能で、これらも本発明の範囲に属するものと見なすべきである。
有機電界発光表示パネルの開口率を向上させる上で極めて有用である。
従来の技術による能動マトリックス型有機電界発光装置の等価回路図である。 従来の技術による有機電界発光装置を駆動するための従来の電流記入方式の画素回路図である。 本発明が適用される有機電界発光装置の構成を概略的に示す図である。 本発明の一実施例による有機電界発光表示パネルについて概略的に示した図である。 図４の中の一つの画素に対応する等価回路図である。 本発明の一実施例による有機電界発光表示パネルの配置構造を説明するための図である。 図６のＩ-Ｉ´線に沿って切り取った断面図である。 図６のＩＩ-ＩＩ´線に沿って切り取った断面図である。 図６のＩＩＩ-ＩＩＩ´線に沿って切り取った断面図である。
符号の説明
Ｂ１〜Ｂｎ ブースト制御線
ＣＳＴ，ＣＳｉ ストレージキャパシタ
Ｃ１、Ｃ２ キャパシタ
ＤＴ 駆動薄膜トランジスタ
Ｄ１〜Ｄｎ データ線
ＥＬ 有機ダイオード
Ｅ１〜Ｅｎ 発光制御線
ｈ１〜ｈ７ 接続孔
ＩＤＡＴＡ データ電流
ＩＯＬＥＤ 有機ダイオードＥＬに流れる電流
Ｍ１ スイッチングトランジスタ
Ｍ２ ダイオードトランジスタ
Ｍ３ 駆動トランジスタ
Ｍ４ 発光トランジスタ
ＳＴ，ＳＴ１，ＳＴ２ スイッチング薄膜トランジスタ
Ｓ１〜Ｓｎ 走査線
ＶＤＤ（Ｖ１〜Ｖｍ） 電源線
ＶＤＤ 駆動トランジスタＭ３に供給される電圧
ＶＧ 駆動トランジスタＭ３のゲート電圧
ＶＧＳ トランジスタＭ３のゲート・ソース電圧
１０ 絶縁基板
２０ 遮断層
３０ 多結晶シリコン層（半導体層）
３１ａ〜３４ａ チャンネル領域
３１ｂ〜３４ｂ ソース領域
３１ｃ〜３４ｃ ドレイン領域
４０ ゲート絶縁膜
５０ ゲート電極層
５１，５２，５３，５４ ゲート電極
５４ キャパシタＣ１、Ｃ２の第２電極（ゲート電極５４と一致）
６０ 第１層間絶縁膜
７１ 発光トランジスタＭ４のドレイン電極
８０ 第２層間絶縁膜
８１ 画素電極接続線
８３ 隔壁
８５ 有機発光層
９０ バッファー層
９５ 共通電極
１００ 表示パネル
１１０ データ線
１１１ 単位画素
１２０ 走査線
１３０ 電源線
１３５ 金属層
１４０ 発光制御線
１５０ ブースト制御線
２００ 走査駆動部
２０１ 有機ダイオードＥＬの長辺
４００ データ駆動部

Claims (17)

  1. 画素別画素回路を備えた有機電界発光表示パネルにおいて、
    前記画素回路を構成する少なくとも１つの薄膜トランジスタが半導体層でソース及びドレイン電極を形成し、この薄膜トランジスタのゲート電極よりも上側の層に金属層が配置されることを特徴とする有機電界発光表示パネル。
  2. 前記金属層の少なくとも一部が、前記ゲート電極に重畳するように前記ゲート電極上に配置されることを特徴とする請求項１に記載の有機電界発光表示パネル。
  3. 前記画素回路が、各々互いに対向するように形成されるデータ線と電源線、これらと交差しながら互いに対向する走査線及び発光制御線により囲まれる第１領域、及び前記発光制御線と、該発光制御線から離隔されて前記データ線及び電源線と交差するブースト制御線により囲まれる第２領域からなることを特徴とする請求項１に記載の有機電界発光表示パネル。
  4. 前記画素回路を構成する前記薄膜トランジスタが、前記第１領域に形成され、キャパシタ及び有機ダイオードが前記第２領域に形成されることを特徴とする請求項３に記載の有機電界発光表示パネル。
  5. 前記画素回路が、
    前記走査線からの選択信号に応答して前記データ線からのデータ電流を伝達する第１（Ｍ１）及び第２薄膜トランジスタ（Ｍ２）と、
    前記有機ダイオードを発光させるための駆動電流を供給して、前記第１及び第２薄膜トランジスタから前記データ電流が伝えられる間、ダイオード接続される第３薄膜トランジスタ（Ｍ３）と、
    前記駆動電流を前記第３薄膜トランジスタから前記有機ダイオードに伝達する第４薄膜トランジスタ（Ｍ４）と、
    前記第１薄膜トランジスタからのデータ電流に対応する第１電圧を蓄積する第１キャパシタ（Ｃ２）と、
    前記第１キャパシタと前記ブースト制御線の間に電気的に接続され、前記第１キャパシタとのカップリングを通して前記第１キャパシタの第１電圧を第２電圧に変更する第２キャパシタ（Ｃ１）と、を含むことを特徴とする請求項４に記載の有機電界発光表示パネル。
  6. 前記データ線と走査線との交差位置近傍の領域に前記第１薄膜トランジスタが配置され、前記データ線と発光制御線との交差位置近傍の領域に前記第２薄膜トランジスタが配置され、前記走査線と電源線との交差位置近傍の領域に前記第３薄膜トランジスタが配置され、前記発光制御線を横切って第４薄膜トランジスタが配置されることを特徴とする請求項５に記載の有機電界発光表示パネル。
  7. 前記第１薄膜トランジスタのドレイン電極が、接続孔を通して前記金属層に接続され、該金属層を介して前記第１キャパシタと接続されることを特徴とする請求項６に記載の有機電界発光表示パネル。
  8. 前記金属層は、前記第１薄膜トランジスタのドレイン電極を起点とし、前記第３薄膜トランジスタのゲート電極の上側を通り、前記発光制御線を横切る平面視「Ｌ」字形状に形成されることを特徴とする請求項７に記載の有機電界発光表示パネル。
  9. 前記第３薄膜トランジスタのゲート電極上に形成される接続孔を経て、第３薄膜トランジスタのゲート電極が、前記金属層を介して各々前記第１キャパシタ及び前記第１薄膜トランジスタのドレイン電極に接続されることを特徴とする請求項８に記載の有機電界発光表示パネル。
  10. 前記第３薄膜トランジスタが、半導体層を経て前記第２薄膜トランジスタと接続され、この半導体層が発光制御線を横切って第２領域に延長されて第４薄膜トランジスタのソース及びドレイン電極を形成することを特徴とする請求項９に記載の有機電界発光表示パネル。
  11. 前記金属層が前記データ線及び電源線と同一層の同一物質からなることを特徴とする請求項６に記載の有機電界発光表示パネル。
  12. 絶縁基板上に多結晶シリコン膜を形成する段階と、
    前記多結晶シリコン膜を所定の平面形状にパターン化して画素別画素回路を構成する薄膜トランジスタのソース及びドレイン電極用半導体を形成する段階と、
    前記半導体を覆うゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の上部にゲート電極を形成する段階と、
    前記半導体に不純物を注入してゲート電極を中心とした両側にソース電極及びドレイン電極を形成する段階と、
    前記ゲート電極を覆う第１層間絶縁膜を形成する段階と、
    前記ゲート電極と少なくとも一部が重なる前記第１層間絶縁膜に前記ゲート電極が露出される接続孔を形成する段階、及び、
    前記接続孔上に金属層を形成する段階、
    を含むことを特徴とする有機電界発光表示パネルの製造方法。
  13. 前記画素回路が、各々互いに対向するように形成されるデータ線と電源線、これらと交差しながら互いに対向する走査線及び発光制御線により囲まれる第１領域、及び、前記発光制御線と、該発光制御線から離隔して前記データ線及び電源線と交差するブースト制御線により囲まれる第２領域からなることを特徴とする請求項１２に記載の有機電界発光表示パネルの製造方法。
  14. 前記画素回路を構成する薄膜トランジスタが、前記第１領域に形成され、キャパシタ及び有機ダイオードが、前記第２領域に形成されることを特徴とする請求項１３に記載の有機電界発光表示パネルの製造方法。
  15. 前記画素回路が、
    前記走査線からの選択信号に応答して前記データ線からのデータ電流を伝達する第１及び第２薄膜トランジスタと、
    前記有機ダイオードを発光させるための駆動電流を供給して、前記第１及び第２薄膜トランジスタから前記データ電流が伝えられる間、ダイオード接続される第３薄膜トランジスタと、
    前記駆動電流を前記第３薄膜トランジスタから、前記有機ダイオードに伝達する第４薄膜トランジスタと、
    前記第１薄膜トランジスタからのデータ電流に対応する第１電圧を蓄積する第１キャパシタと、
    前記第１キャパシタと前記ブースト制御線の間に電気的に接続され、前記第１キャパシタとのカップリングを通して前記第１キャパシタの第１電圧を第２電圧に変更する第２キャパシタと、
    を含むことを特徴とする請求項１４に記載の有機電界発光表示パネルの製造方法。
  16. 前記第１薄膜トランジスタのドレイン電極を覆うゲート絶縁膜、及び第１層間絶縁膜を貫通して前記ドレイン電極を露出させる第１接続孔を形成する段階と、
    前記第１キャパシタの電極をなすゲート電極層を覆っている第１層間絶縁膜を貫通して前記ゲート電極層を露出させる第２接続孔を形成する段階と、を含み、
    前記金属層が、前記第１接続孔及び第２接続孔上に渡って形成されることを特徴とする請求項１２に記載の有機電界発光表示パネルの製造方法。
  17. 前記金属層が、前記第１薄膜トランジスタのドレイン電極を起点とし、前記第３薄膜トランジスタのゲート電極の上側を通り、前記発光制御線を横切る平面視「Ｌ」字形状に形成されることを特徴とする請求項１６に記載の有機電界発光表示パネルの製造方法。
JP2005093778A 2004-05-25 2005-03-29 有機電界発光表示パネル Expired - Fee Related JP4150012B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037278A KR100637458B1 (ko) 2004-05-25 2004-05-25 유기전계 발광 표시 패널

Publications (2)

Publication Number Publication Date
JP2005338781A true JP2005338781A (ja) 2005-12-08
JP4150012B2 JP4150012B2 (ja) 2008-09-17

Family

ID=35424472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005093778A Expired - Fee Related JP4150012B2 (ja) 2004-05-25 2005-03-29 有機電界発光表示パネル

Country Status (4)

Country Link
US (1) US7184006B2 (ja)
JP (1) JP4150012B2 (ja)
KR (1) KR100637458B1 (ja)
CN (1) CN100446295C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020184081A1 (ja) * 2019-03-08 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 表示装置、及び、電子機器

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100592636B1 (ko) * 2004-10-08 2006-06-26 삼성에스디아이 주식회사 발광표시장치
KR100688803B1 (ko) * 2004-11-23 2007-03-02 삼성에스디아이 주식회사 전류 범위 제어회로, 데이터 구동부 및 발광 표시장치
KR100635511B1 (ko) * 2005-09-30 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP2007108381A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法
JP5013697B2 (ja) * 2005-10-19 2012-08-29 三洋電機株式会社 表示装置
US7679586B2 (en) 2006-06-16 2010-03-16 Roger Green Stewart Pixel circuits and methods for driving pixels
US20080062090A1 (en) * 2006-06-16 2008-03-13 Roger Stewart Pixel circuits and methods for driving pixels
US8446394B2 (en) * 2006-06-16 2013-05-21 Visam Development L.L.C. Pixel circuits and methods for driving pixels
JP4207988B2 (ja) * 2006-07-03 2009-01-14 セイコーエプソン株式会社 発光装置、画素回路の駆動方法および駆動回路
JP2009169071A (ja) * 2008-01-16 2009-07-30 Sony Corp 表示装置
JP2009288734A (ja) * 2008-06-02 2009-12-10 Sony Corp 画像表示装置
JP2010010446A (ja) * 2008-06-27 2010-01-14 Nec Corp 発光素子の駆動回路と駆動方法、及び光送信器
CN102460557B (zh) 2009-06-12 2014-07-30 夏普株式会社 像素电路和显示装置
WO2010143613A1 (ja) * 2009-06-12 2010-12-16 シャープ株式会社 画素回路および表示装置
KR101107178B1 (ko) * 2009-07-20 2012-01-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
EP2498244A1 (en) * 2009-11-06 2012-09-12 Sharp Kabushiki Kaisha Pixel circuit and display device
WO2011129209A1 (en) * 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Power source circuit
KR20140099077A (ko) * 2013-02-01 2014-08-11 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 회로 및 그 구동 방법
TWI479467B (zh) * 2013-05-30 2015-04-01 Au Optronics Corp 畫素及其畫素電路
KR20150011661A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
JP6460592B2 (ja) 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
KR102285398B1 (ko) * 2015-04-29 2021-08-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102463735B1 (ko) * 2015-06-22 2022-11-04 삼성디스플레이 주식회사 유기 발광 소자, 이의 제조 방법 및 이를 포함하는 유기 발광 표시 장치
CN113470589B (zh) * 2016-04-04 2022-12-30 株式会社半导体能源研究所 显示装置、显示模块以及电子设备
KR102501656B1 (ko) * 2016-05-31 2023-02-21 삼성디스플레이 주식회사 표시장치
CN107170748B (zh) * 2017-04-20 2019-11-08 上海天马微电子有限公司 一种阵列基板、显示面板及显示设备
CN108320701B (zh) * 2018-03-07 2019-08-30 昆山国显光电有限公司 一种像素电路、有机电致发光显示面板及显示装置
KR102538000B1 (ko) 2018-03-29 2023-05-31 삼성디스플레이 주식회사 디스플레이 장치
KR20200040046A (ko) * 2018-10-08 2020-04-17 엘지디스플레이 주식회사 표시장치
WO2020237345A1 (en) * 2019-05-29 2020-12-03 Qing Li Opto-electronic device fabrication method and electronic circuit
KR20210010686A (ko) * 2019-07-17 2021-01-28 삼성디스플레이 주식회사 표시 장치
CN111048561A (zh) * 2019-12-13 2020-04-21 福建华佳彩有限公司 一种分层式像素补偿电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW441136B (en) * 1997-01-28 2001-06-16 Casio Computer Co Ltd An electroluminescent display device and a driving method thereof
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
JP3788916B2 (ja) 2001-03-30 2006-06-21 株式会社日立製作所 発光型表示装置
US6734463B2 (en) * 2001-05-23 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a window
JP2002358031A (ja) * 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
KR100906964B1 (ko) * 2002-09-25 2009-07-08 삼성전자주식회사 유기 전계발광 구동 소자와 이를 갖는 유기 전계발광 표시패널
JP2004118013A (ja) 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020184081A1 (ja) * 2019-03-08 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 表示装置、及び、電子機器
CN113519021A (zh) * 2019-03-08 2021-10-19 索尼半导体解决方案公司 显示装置与电子设备

Also Published As

Publication number Publication date
CN1703127A (zh) 2005-11-30
KR20050113694A (ko) 2005-12-05
CN100446295C (zh) 2008-12-24
US20050264228A1 (en) 2005-12-01
KR100637458B1 (ko) 2006-10-20
US7184006B2 (en) 2007-02-27
JP4150012B2 (ja) 2008-09-17

Similar Documents

Publication Publication Date Title
JP4150012B2 (ja) 有機電界発光表示パネル
KR101152120B1 (ko) 표시 장치 및 그 구동 방법
JP4031788B2 (ja) 発光表示装置及び発光表示パネル
US9202857B2 (en) Display device
JP4353237B2 (ja) 画素回路および表示装置、並びに画素回路の製造方法
KR101368006B1 (ko) 유기전계발광표시장치 및 이의 구동방법
US8994623B2 (en) Pixel circuit and display device
US20080117146A1 (en) Pixel circuit, display device, and method of manufacturing pixel circuit
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
KR100560452B1 (ko) 발광 표시 패널 및 발광 표시 장치
US7969391B2 (en) Pixel circuit, display device, and method of manufacturing pixel circuit
JP5212683B2 (ja) トランジスタパネル及びその製造方法
KR100627284B1 (ko) 유기전계 발광 표시 패널
KR100627358B1 (ko) 유기전계 발광 표시 패널
KR100599772B1 (ko) 유기전계 발광 표시 패널
KR20050104603A (ko) 발광 표시 패널 및 발광 표시 장치
KR100637457B1 (ko) 유기전계 발광 표시 패널
JP2008180785A (ja) 画素回路および表示装置
KR100560451B1 (ko) 발광 표시 장치
KR20050104596A (ko) 발광 표시 패널 및 발광 표시 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071030

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080626

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees