JP4031788B2 - 発光表示装置及び発光表示パネル - Google Patents

Description

本発明は，発光表示装置及び発光表示パネルに関する。

一般に，有機電界発光（以下，「有機ＥＬ」という）表示装置は，蛍光性有機化合物を電気的に励起させて発光させる表示装置であって，マトリックス状に配列されたＮ×Ｍ個の有機発光素子を駆動して映像を表現する。

この種の有機発光素子は，ダイオード特性があるため，有機発光ダイオード（ＯＬＥＤ）とも言われており，アノード（ＩＴＯ），有機薄膜，カソード電極層（金属）の構造を有している。有機薄膜は，電子と正孔のバランスを良くして発光効率を向上させるために，発光層（ＥＭＬ：ｅｍｉｔｔｉｎｇ ｌａｙｅｒ），電子輸送層（ＥＴＬ：ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ），及び正孔輸送層（ＨＴＬ：ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ）を含んだ多層構造から成り，さらに別途の電子注入層（ＥＩＬ：ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｎｇ ｌａｙｅｒ）と正孔注入層（ＨＩＬ：ｈｏｌｅ ｉｎｊｅｃｔｉｎｇ ｌａｙｅｒ）を含んでいる。このような有機発光素子がＮ×Ｍ個のマトリックス状に配列され，有機ＥＬ表示パネルを形成する。

有機ＥＬ表示パネルを駆動する方式には，パッシブマトリックス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）方式と，薄膜トランジスタ（ＴＦＴ：ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリックス（ａｃｔｉｖｅ ｍａｔｒｉｘ）方式がある。パッシブマトリックス方式は，陽極と陰極を直交するように形成し，ラインを選択して駆動する方式である。これに対して，アクティブマトリックス方式は，データ線と走査線にそれぞれ接続される多数の薄膜トランジスタを走査選択信号に応じて順次ターンオンさせることにより，有機ＥＬ素子を駆動する方式である。

以下，一般的なアクティブマトリックス有機ＥＬ表示装置の画素回路について説明する。

図１は，画素回路であって，Ｎ×Ｍ個の画素中の一つ，すなわち第１行と第１列に位置する画素を等価的に示した図である。

図１に示すように，一つの画素１０は３つの副画素１０ｒ，１０ｇ，１０ｂから構成されており，副画素１０ｒ，１０ｇ，１０ｂにはそれぞれ赤（Ｒ），緑（Ｇ）及び青（Ｂ）の光を発光する有機ＥＬ素子ＯＬＥＤｒ，ＯＬＥＤｇ，ＯＬＥＤｂが形成されている。副画素１０ｒ，１０ｇ，１０ｂがストライプ状に配列された構造では，副画素１０ｒ，１０ｇ，１０ｂはそれぞれ別個のデータ線Ｄ１ｒ，Ｄ１ｇ，Ｄ１ｂと共通の走査線Ｓ_１に接続されている。

赤の副画素１０ｒは有機ＥＬ素子ＯＬＥＤｒを駆動するための２つのトランジスタＭ１ｒ，Ｍ２ｒとキャパシタＣ１ｒを含む。同様に，緑の副画素１０ｇは２つのトランジスタＭ１ｇ，Ｍ２ｇとキャパシタＣ１ｇを含み，青の副画素１０ｂも２つのトランジスタＭ１ｂ，Ｍ２ｂとキャパシタＣ１ｂを含む。これらの副画素１０ｒ，１０ｇ，１０ｂの動作は相互に略同一であるため，ここでは一つの副画素１０ｒの動作を代表的に説明する。

電源電圧ＶＤＤの供給源と有機ＥＬ素子ＯＬＥＤｒのアノードとの間には，発光のための電流を有機ＥＬ素子ＯＬＥＤｒに伝達する駆動トランジスタＭ１ｒが接続されている。有機ＥＬ素子ＯＥＬＤｒのカソードは，電源電圧ＶＤＤより低い電圧ＶＳＳの供給源に接続されている。駆動トランジスタＭ１ｒの電流量は，スイッチングトランジスタＭ２ｒを介して印加されるデータ電圧によって制御される。キャパシタＣ１ｒは，トランジスタＭ１ｒのソースとゲートとの間に接続され，印加された電圧を一定の期間保つ。トランジスタＭ２ｒのゲートにはオン／オフ形式の選択信号を伝達する走査線Ｓ_１が接続されており，ソース側には赤の副画素１０ｒに対応するデータ電圧を伝達するデータ線Ｄ１ｒが接続されている。

次に，この画素回路の動作について説明する。スイッチングトランジスタＭ２ｒがゲートに印加される選択信号に応答してターンオンすると，データ線Ｄ１ｒからのデータ電圧Ｖ_ＤＡＴＡがトランジスタＭ１ｒのゲートに印加される。すると，キャパシタＣ１ｒによってゲートとソースとの間に充電された電圧Ｖ_ＧＳに対応してトランジスタＭ１ｒに電流Ｉ_ＯＬＥＤが流れ，この電流Ｉ_ＯＬＥＤに対応して有機ＥＬ素子ＯＬＥＤｒが発光する。この際，有機ＥＬ素子ＯＬＥＤｒに流れる電流Ｉ_ＯＬＥＤは数式１で表わされる。

数式１において，Ｖ_ＴＨはトランジスタＭ２ｒのしきい値電圧であり，βは定数値である。

数式１の如く，図１に示した画素回路では，データ電圧Ｖ_ＤＡＴＡに対応する電流が有機ＥＬ素子ＯＬＥＤｒに供給され，供給された電流に対応する輝度で有機ＥＬ素子ＯＬＥＤｒが発光する。この際，トランジスタＭ１ｒのゲートに印加されるデータ電圧は，所定の明暗階調を表現するために一定の範囲で多段階の値を有する。

このように従来の有機ＥＬ表示装置は，一つの画素１０が３つの副画素１０ｒ，１０ｇ，１０ｂからなり，副画素別に有機ＥＬ素子駆動用の駆動トランジスタ，スイッチングトランジスタ，及びキャパシタが形成される。また，副画素別に，データ信号を伝達するためのデータ線及び電源電圧ＶＤＤを伝達するための電源線が形成される。

したがって，一つの画素領域にトランジスタ，キャパシタなどの素子が多く配置されなければならず，これにより電圧または信号を伝達するための配線も多く必要とされる。それ故に，これらの構成素子を狭い画素領域内に全て配置することは，特に製造技術上，高い難易度が要求されていた。

本発明は，このような問題に鑑みてなされたもので，その目的は，画素回路を構成する素子が画素領域内に効率よく配置できる配置構造を有する新規かつ改良された発光表示パネル及び発光表示装置を提供することにある。

上記課題を解決するために，本発明の第１の観点によれば，第１方向に延びており，第１選択信号を伝達する第１走査線と，第１方向に延びており，第２選択信号を伝達する第２走査線と，第１走査線及び第２走査線と絶縁されて交差し，第２方向に延びており，第１データ信号を伝達する第１データ線と，第１走査線及び第２走査線と絶縁されて交差し，第２データ信号を伝達する第２データ線と，第１走査線，第２走査線，第１データ線，及び第２データ線によって区分される画素領域に配置される画素回路とを含む発光表示装置が提供される。そして，この発光表示装置において，画素回路は，制御電極が第１走査線に電気的に接続され，第１選択信号に応答してターンオンして第１データ信号を伝達する第１トランジスタと，第１データ信号に対応する電流を出力する第２トランジスタと，制御電極が第２走査線に電気的に接続され，第２選択信号に応答してターンオンする第３トランジスタとを含むことを特徴としている。ここで，第１トランジスタは，第１データ線に隣接して配置され，第３トランジスタは，第２データ線に隣接して配置され，第１トランジスタと第３トランジスタは，画素回路が配置される画素領域の対角線上にそれぞれ配置されることが好ましい。

また，画素回路は，制御電極が第２走査線に電気的に接続され，第２選択信号に応答してターンオンする第４トランジスタと，第１走査線及び第２走査線と絶縁されて交差し，第２方向に延びており，第１データ線と第２データ線の間に配置される電源電極線と，を含むことが好ましい。

第４トランジスタは，電源電極線と第１データ線との間の領域に配置され，第２トランジスタは，第４トランジスタと電源電極線との間の領域に配置されることが好ましい。

画素回路は，第２トランジスタからの電流に対応する光を放出する第１発光素子，第２発光素子，及び第３発光素子と，第２トランジスタと第１発光素子との間に接続され，第１発光素子の発光を制御する第５トランジスタと，第２トランジスタと第２発光素子との間に接続され，第２発光素子の発光を制御する第６トランジスタと，第２トランジスタと第３発光素子との間に接続され，第３発光素子の発光を制御する第７トランジスタと，をさらに含むことができる。

上記課題を解決するために，本発明の第２の観点によれば，少なくとも一部領域が第１方向に長く延びている走査線と，走査線の長く延びた領域と絶縁されてそれぞれ交差する第１半導体層領域，第２半導体層領域，及び第３半導体層領域と，第２方向に長く延びており，第１半導体層領域の一端とコンタクトホールを介して電気的に接続されるデータ電極とを含む発光表示パネルが提供される。そして，この発光表示パネルにおいて，第２半導体層領域は，第１半導体層領域と第３半導体層領域との間の領域に配置されることを特徴としている。

第１半導体層領域，第２半導体層領域，及び第３半導体層領域はそれぞれ，走査電極と少なくとも２回交差する形状を有することが好ましい。また，第１半導体層領域は略Ｕ字形状を有し，第２半導体層領域及び第３半導体層領域は略ｎ字形状を有することが好ましい。

上記課題を解決するために，本発明の第３の観点によれば，少なくとも一部が第１方向に長く延びており，第１選択信号を伝達する第１走査線を含む複数の走査線と，第２方向に延びており，データ信号を伝達する複数のデータ線と，走査線とデータ線それぞれに接続された第１画素回路及び第２画素回路を含む複数の画素回路とを含む発光表示パネルが提供される。そして，この発光表示パネルにおいて，第１走査線は，第１画素回路が配置される第１画素領域と第２画素回路が配置される第２画素領域の間の領域に位置し，第１画素回路は，第１選択信号に応答してターンオンする第１トランジスタを含み，第２画素回路は，第１選択信号に応答してターンオンする第２トランジスタ及び第３トランジスタを含み，第２トランジスタは，第１トランジスタと第３トランジスタとの間の領域に配置され，第１トランジスタ，第２トランジスタ，及び第３トランジスタの各チャネル領域は互いに並んで隣接配置されることが好ましい。

第１トランジスタ，第２トランジスタ，及び第３トランジスタの各チャネル領域は，第１走査線に隣接して配置されることが好ましい。チャンネル領域を第１走査線に隣接させずに遠く配置した場合，第１走査線は，チャンネル領域を形成するために，長く延びた形状を有する必要がある。これに対して，チャンネル領域が第１走査線に隣接して配置されれば，第１走査線を長く延ばすことなくチャネル領域を構成することが可能となる。

第１トランジスタは，その第１電極がデータ線に電気的に接続され，第１選択信号に応答してターンオンしてデータ信号を伝達することが好ましい。

上記課題を解決するために，本発明の第４の観点によれば，第１方向に延びており，第１選択信号及び第２選択信号を伝達する第１走査線及び第２走査線を含む複数の走査線と，走査線と絶縁されて交差し，第２方向に延びており，データ信号を伝達する複数のデータ線と，電源電極線と，走査線とデータ線にそれぞれ接続される複数の画素回路と，を含む発光表示装置が提供される。そして，この発光表示装置において，各画素回路は，制御電極が第１走査線に電気的に接続され，第１選択信号に応答してターンオンしてデータ信号を伝達する第１トランジスタと，一方の電極が前記電源電極線に接続され，制御電極と前記電源電極線との電圧差に対応する電流を他方の電極へ出力する第２トランジスタと，制御電極が第２走査線に電気的に接続され，一方の電極が電源電極線に接続される第３トランジスタと，制御電極が第２走査線に電気的に接続され，第２選択信号に応答してターンオンして第２トランジスタをダイオード接続状態とする第４トランジスタと，第２トランジスタからの電流に対応する光を放出する第１発光素子，第２発光素子，及び第３発光素子と，第２トランジスタの他方の電極と第１発光素子，第２発光素子，及び第３発光素子との間にそれぞれ電気的に接続される第１発光トランジスタ，第２発光トランジスタ，及び第３発光トランジスタとを含むことを特徴としている。そして，第１トランジスタは，データ線に隣接して配置され，第２トランジスタは，データ線に隣り合う他のデータ線に隣接して配置され，第１トランジスタと第２トランジスタは，画素回路が配置される画素領域の対角線上にそれぞれ配置される。

電源電極線は，第２方向に延びており，データ線と他のデータ線との間の領域に配置され得る。

第４トランジスタは，データ線と電源電極線との間の領域に配置され，第３トランジスタは，他のデータ線と電源電極線との間の領域に配置され得る。

電源電極線は，第２発光素子と第３発光素子との間の領域を通過して延びていることが好ましい。

本発明によれば，画素領域内に，複数の素子を効率よく配置することが可能となる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

以下，ある部分が他の部分と接続されていると説明されている場合，これは直接的な接続だけでなく，その中間に他の素子が介在する間接的な接続も含む。また，層，膜，領域，板などの部分が他の部分の上にあると説明されている場合，これは他の部分の「直上に」ある状態だけでなく，その中間に別の部分が介在する状態も含む。さらに，以下の説明において，現在選択信号を伝達している（または，伝達しようとしている）走査線を「現在走査線」といい，現在選択信号が伝達される前に選択信号を伝達した走査線を「直前走査線」という。また，現在走査線の選択信号に基づいて発光している画素を「現在画素」といい，直前走査線の選択信号に基づいて発光した画素を「直前画素」，次の走査線の選択信号に基づいて発光する画素を「次の画素」という。

図２は，本発明の実施の形態に係る有機ＥＬ表示装置の構成を概略的に示す図である。

図２に示すように，本実施の形態に係る有機ＥＬ表示装置は，表示パネル１００，走査駆動部２００，発光制御部３００，及びデータ駆動部４００を含む。表示パネル１００は，行方向（第１方向）に延びている複数の走査線Ｓ０，Ｓ１，……，Ｓｋ，…，Ｓｎ，発光制御線Ｅ１，……，Ｅｋ，…，Ｅｎ，列方向（第２方向）に延びている複数のデータ線Ｄ１，…，Ｄｋ，…，Ｄｍ，電源電圧ＶＤＤの供給線（電源電極線），及び複数の画素１１０を含む。画素１１０は，隣り合う任意の２本の走査線Ｓｋ−１（第１走査線），走査線Ｓｋ（第２走査線）と，隣り合う任意の２本のデータ線Ｄｋ−１（第１データ線），データ線Ｄｋ（第２データ線）によって設けられる画素領域に形成される。各画素１１０は，現在走査線Ｓｋ，直前走査線Ｓｋ−１，発光制御線Ｅｋ，及びデータ線Ｄｋから伝達される信号によって駆動される。また，図２に示してはいないが，発光制御線Ｅ１〜Ｅｎはそれぞれ複数本（例えば，３本）の発光制御線Ｅ１ｒ〜Ｅｎｒ，Ｅ１ｇ〜Ｅｎｇ，Ｅ１ｂ〜Ｅｎｂから成る。

走査駆動部２００は，所定のラインの画素にデータ信号が印加できるように，所定のラインを選択するための選択信号を順次走査線Ｓ０〜Ｓｎに伝達する。発光制御部３００は，有機ＥＬ素子ＯＬＥＤｒ，ＯＬＥＤｇ，ＯＬＥＤｂの発光を制御するための発光制御信号を順次発光制御線Ｅ１〜Ｅｎに伝達する。データ駆動部４００は，選択信号が順次印加される度に，選択信号が印加されたラインの画素に対応するデータ信号をデータ線Ｄ１〜Ｄｍに印加する。

走査駆動部２００，発光制御部３００，及びデータ駆動部４００は，それぞれ表示パネル１００が形成された基板に電気的に接続される。この他，走査駆動部２００，発光制御部３００，及び／またはデータ駆動部４００を表示パネル１００のガラス基板上に直接装着することもでき，表示パネル１００の基板に走査線，データ線，及びトランジスタと同一の層で形成されている駆動回路で代替することもできる。或いは，走査駆動部２００，発光制御部３００，及び／またはデータ駆動部４００を表示パネル１００の基板に接着されて電気的に接続されたＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ），ＦＰＣ（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ），またはＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｉｃ ｂｏｎｄｉｎｇ）にチップなどの形で装着することもできる。

本実施の形態においては，一つのフィールドが３つのサブフィールドに分割されて駆動され，３つのサブフィールドではそれぞれ，赤，緑，青のデータが画素回路に書き込まれて発光がなされる。すなわち，走査駆動部２００は，サブフィールド毎に選択信号を順次走査線Ｓ０〜Ｓｎに伝達し，発光制御部３００は，各色相の有機ＥＬ素子が一つのサブフィールドで発光するように発光制御信号を発光制御線Ｅ１〜Ｅｎに印加する。そして，データ駆動部４００は，３つのサブフィールドにおいてそれぞれ赤，緑，青の有機ＥＬ素子にそれぞれ対応するデータ信号をデータ線Ｄ１〜Ｄｍに印加する。

次に，本実施の形態に係る有機ＥＬ表示装置の具体的な動作について図３を参照しながら詳細に説明する。

図３は，図２の有機ＥＬ表示装置における一つの画素１１０の等価回路図である。図３では，便宜上，任意のｋ行目の走査線Ｓｋとｋ列目のデータ線Ｄｋに接続される画素Ｐｋ（第２画素回路）を例として示し，全てのトランジスタはｐチャネル型トランジスタとした。

図３に示すように，本実施の形態に係る画素回路は，駆動トランジスタＭ１（第２トランジスタ），ダイオードトランジスタＭ３（第４トランジスタ／第２トランジスタ），キャパシタトランジスタＭ４（第３トランジスタ），スイッチングトランジスタＭ５（第１トランジスタ），３つの有機ＥＬ素子ＯＬＥＤｒ，ＯＬＥＤｇ，ＯＬＥＤｂ（第１〜３発光素子），及び有機ＥＬ素子ＯＬＥＤｒ，ＯＬＥＤｇ，ＯＬＥＤｂの発光をそれぞれ制御する発光トランジスタＭ２ｒ，Ｍ２ｇ，Ｍ２ｂ（第５〜７トランジスタ／第１〜３発光トランジスタ）を含み，２つのキャパシタＣｓｔ，Ｃｖｔｈを含む。一つの発光制御線Ｅｋは，３本の発光制御線Ｅｋｒ，Ｅｋｇ，Ｅｋｂからなる。発光トランジスタＭ２ｒ，Ｍ２ｇ，Ｍ２ｂは，発光制御線Ｅｋｒ，Ｅｋｇ，Ｅｋｂによって伝達される発光制御信号に応答して駆動トランジスタＭ１からの電流を有機ＥＬ素子ＯＬＥＤｒ，ＯＬＥＤｇ，ＯＬＥＤｂに選択的に伝達する。

具体的に，トランジスタＭ５は，ゲートが現在走査線Ｓｋに接続され，ソースがデータ線Ｄｋに接続され，走査線Ｓｋからの選択信号に応答してデータ線Ｄｋからのデータ電圧をキャパシタＣｖｔｈのノードＢに伝達する。トランジスタＭ４は，直前走査線Ｓｋ−１からの選択信号に応答してキャパシタＣｖｔｈのノードＢを電源電圧ＶＤＤの供給線に直接接続する。トランジスタＭ３は，直前走査線Ｓｋ−１からの選択信号に応答してトランジスタＭ１をダイオード接続させる。駆動トランジスタＭ１は，有機ＥＬ素子ＯＬＥＤを駆動するための駆動トランジスタであって，ゲートがキャパシタＣｖｔｈのノードＡに接続され，ソースが電源電圧ＶＤＤの供給線に接続され，ゲートに印加される電圧によって有機ＥＬ素子ＯＬＥＤへの印加電流を制御する。

キャパシタＣｓｔは，一方の電極が電源電圧ＶＤＤの供給線に接続され，他方の電極がトランジスタＭ４のドレイン電極（ノードＢ）に接続されている。キャパシタＣｖｔｈは，一方の電極がキャパシタＣｓｔの他方の電極に接続されており（すなわち，２つのキャパシタＣｖｔｈ，Ｃｓｔは直列接続されている），他方の電極が駆動トランジスタＭ１のゲート（ノードＡ）に接続されている。

駆動トランジスタＭ１のドレインには発光トランジスタＭ２ｒ，Ｍ２ｇ，Ｍ２ｂのソースがそれぞれ接続され，トランジスタＭ２ｒ，Ｍ２ｇ，Ｍ２ｂのゲートにはそれぞれ発光制御線Ｅｋｒ，Ｅｋｇ，Ｅｋｂが接続される。発光トランジスタＭ２ｒ，Ｍ２ｇ，Ｍ２ｂのドレインにはそれぞれ有機ＥＬ素子ＯＬＥＤｒ，ＯＬＥＤｇ，ＯＬＥＤｂのアノードが接続され，有機ＥＬ素子ＯＬＥＤｒ，ＯＬＥＤｇ，ＯＬＥＤｂのカソードには電源電圧ＶＤＤより低い電源電圧ＶＳＳが印加される。このような電源電圧ＶＳＳとしては，負の電圧または接地電圧が使用できる。

直前走査線Ｓｋ−１に論理的低レベル（以下，「Ｌレベル」という）の走査電圧が印加されると，トランジスタＭ３とトランジスタＭ４がターンオンする。トランジスタＭ３がターンオンすると，トランジスタＭ１はダイオード接続状態になる。したがって，トランジスタＭ１のゲートとソースとの間の電圧差が，トランジスタＭ１のしきい値電圧Ｖｔｈになるまで変わる。この際，トランジスタＭ１のソースが電源電圧ＶＤＤの供給線に接続されているため，トランジスタＭ１のゲート，すなわちキャパシタＣｖｔｈのノードＡに印加される電圧は，電源電圧ＶＤＤとしきい値電圧Ｖｔｈとの和になる。また，トランジスタＭ４がターンオンしてキャパシタＣｖｔｈのノードＢには電源電圧ＶＤＤが印加されるため，キャパシタＣｖｔｈに充電される電圧Ｖ_Ｃｖｔｈは数式２で表わされる。

ここで，Ｖ_ＣｖｔｈはキャパシタＣｖｔｈに充電される電圧を示し，Ｖ_{ＣｖｔｈＡ}はキャパシタＣｖｔｈのノードＡに印加される電圧，Ｖ_{ＣｖｔｈＢ}はキャパシタＣｖｔｈのノードＢに印加される電圧をそれぞれ示す。

現在走査線ＳｋにＬレベルの走査電圧が印加されると，トランジスタＭ５がターンオンしてデータ電圧ＶｄａｔａがノードＢに印加される。また，キャパシタＣｖｔｈにはトランジスタＭ１のしきい値電圧Ｖｔｈに相当する電圧が充電されているため，トランジスタＭ１のゲートにはデータ電圧ＶｄａｔａとトランジスタＭ１のしきい値電圧Ｖｔｈとの和に対応する電圧が印加される。すなわち，トランジスタＭ１のゲート−ソース間の電圧Ｖｇｓは数式３で表わされる。この際，発光制御線ＥｋはＬレベルの信号が印加され，トランジスタＭ２は遮断される。

その後，発光制御線Ｅｋの論理的高レベルに応答してトランジスタＭ２がオンし，トランジスタＭ１のゲート−ソース電圧Ｖ_ＧＳに対応する電流Ｉ_ＯＬＥＤが有機ＥＬ素子ＯＬＥＤに供給され，有機ＥＬ素子ＯＬＥＤは発光する。電流Ｉ_ＯＬＥＤは数式４で表わされる。

ここで，Ｉ_ＯＬＥＤは有機ＥＬ素子ＯＬＥＤに流れる電流，ＶｇｓはトランジスタＭ１のソースとゲートとの間の電圧，ＶｔｈはトランジスタＭ１のしきい値電圧，Ｖｄａｔａはデータ電圧，βは定数値をそれぞれ示す。

データ電圧Ｖｄａｔａが赤色データ信号の場合，発光トランジスタＭ２ｒが発光制御線ＥｋｒからのＬレベルの発光制御信号に応答してターンオンし，この電流Ｉ_ＯＬＥＤが赤の有機ＥＬ素子ＯＬＥＤｒに伝達されて発光がなされる。

同様に，データ電圧Ｖｄａｔａが緑色データ信号の場合，発光トランジスタＭ２ｇが発光制御線ＥｋｇからのＬレベルの発光制御信号に応答してターンオンし，電流Ｉ_ＯＬＥＤが緑の有機ＥＬ素子ＯＬＥＤｇに伝達されて発光がなされる。また，データ電圧Ｖｄａｔａが青色データ信号の場合，発光トランジスタＭ２ｂが発光制御線ＥｋｂからのＬレベルの発光制御信号に応答してターンオンし，電流Ｉ_ＯＬＥＤが青の有機ＥＬ素子ＯＬＥＤｂに伝達されて発光がなされる。そして，一つの画素が赤，緑，及び青を表示することができるように，３本の発光制御線にそれぞれ印加される３つの発光制御信号は一つのフィールドの間に重複しないＬレベル期間をそれぞれ有する。

次に，図４，図５，及び図６を参照しながら，本実施の形態に係る有機ＥＬ表示装置において一つの画素回路が配置される画素領域の配置構造をより詳細に説明する。図４及び図５では，現在画素Ｐｋの主な構成要素に対して図面符号を付し，現在画素Ｐｋの各構成要素に対応する直前画素Ｐｋ−１（第１画素回路）の構成要素に対して同一の番号に「’」を追加した図面符号を付した。

図４は，図３に示した画素回路の配置構造の一例を示す平面図であり，図５は，図４の行方向のI−I’に沿った断面図であり，図６は，図４の略列方向のII−II’に沿った断面図である。

図４，図５，及び図６に示すように，絶縁基板１上には，酸化珪素などからなる遮断層３が形成され，遮断層３上には，半導体層の多結晶珪素層（図中，斜線で表す）２１，２２，２３，２４，２５，２６，２７，２８，２９が形成される。

多結晶珪素層２１（第１半導体層領域）は，図中左側下端部に，現在画素ＰｋのトランジスタＭ５のソース領域，ドレイン領域，及びチャネル領域を含む半導体層を平面方向からみて略「Ｕ」字状に形成する。多結晶珪素層２２は，発光素子ＯＬＥＤｒの上部に，現在画素ＰｋのトランジスタＭ２ｒのソース領域，ドレイン領域，及びチャネル領域を含む半導体層を略「┌」状に形成する。多結晶珪素層２３は，発光素子ＯＬＥＤｇの上部に，現在画素ＰｋのトランジスタＭ２ｇのソース領域，ドレイン領域，及びチャネル領域を含む半導体層を列方向に延設する。多結晶珪素層２４は，発光素子ＯＬＥＤｂの上部に，現在画素ＰｋのトランジスタＭ２ｂのソース領域，ドレイン領域，及びチャネル領域を含む半導体層を略「┐」状に形成する。このような多結晶珪素層２２，２３，２４は，一体に接続されて略「ｍ」字状を成す。多結晶珪素層２３を中心として多結晶珪素層２２と多結晶珪素層２４は略対称に形成される。

多結晶珪素層２５は，画素領域の上端中央部に，トランジスタＭ１のソース領域，チャネル領域，及びドレイン領域を含む半導体層を行方向に長く形成する。多結晶珪素層２６は，略四角形状にキャパシタＣｖｔｈの一方の電極（ノードＡ）を形成し，多結晶珪素層２７は，略行方向に長い四角形状にキャパシタＣｓｔの一方の電極を形成する。多結晶珪素層２８（第２半導体層領域）は，多結晶珪素層２６と多結晶珪素層２７との間に略「ｎ」字状に形成され，一端が多結晶珪素層２６に接続され，他端が多結晶珪素層２５及び多結晶珪素層２２，２３，２４に接続されるように列方向に長く延びて形成され，トランジスタＭ３（第２トランジスタ）のソース領域，ドレイン領域，及びチャネル領域を形成する。多結晶珪素層２９（第３半導体層領域）は，略「ｎ」字状を有し，一端が多結晶珪素層２５及び多結晶珪素層２７に接続され，トランジスタＭ４（第３トランジスタ）のソース領域，チャネル領域，及びドレイン領域を形成する。

このように形成された多結晶珪素層２１〜２９上にゲート絶縁膜３０が形成される。

ゲート絶縁膜３０上にゲート電極４１，４２，４３，４４，４５，４６，４７が形成される。具体的に，ゲート電極線４１は，行方向に延びており，現在画素Ｐｋの現在走査線Ｓｋに対応するため，多結晶珪素層２１と絶縁されるように交差し，現在画素ＰｋのトランジスタＭ５のゲート電極を形成する。ゲート電極線４２は，行方向に延びており，現在画素Ｐｋの発光信号線Ｅｋｂに対応するため，トランジスタＭ２ｂのゲート電極を形成する。ゲート電極線４３は，行方向に延びており，現在画素Ｐｋの発光信号線Ｅｋｇに対応するため，トランジスタＭ２ｇのゲート電極を形成する。ゲート電極線４４は，行方向に延びており，現在画素Ｐｋの発光信号線Ｅｋｒに対応するため，トランジスタＭ２ｒのゲート電極を形成する。ゲート電極４５は，長方形状に形成され且つ多結晶珪素層２５と絶縁されるように交差し，トランジスタＭ１のゲート電極を形成する。ゲート電極４６は，多結晶珪素層２６の上部に略四角形状に形成され，キャパシタＣｖｔｈの他方の電極（ノードＢ）を形成する。ゲート電極４７は，ゲート電極４６に接続されて多結晶珪素層２７の上部に略四角形状に形成され，キャパシタＣｓｔの他方の電極（ノードＢ）を形成する。

ゲート電極線４１’（第１走査線）は，行方向に延びており，直前画素Ｐｋ−１の直前走査線Ｓｋ−１に対応するため，多結晶珪素層２１’（第１半導体層領域）と絶縁されるように交差して直前画素Ｐｋ−１のトランジスタＭ５（第１トランジスタ）のゲート電極を形成する。また，ゲート電極線４１’は，多結晶珪素層２８，２９と絶縁されるように交差して現在画素ＰｋのトランジスタＭ３，Ｍ４のゲート電極を形成する。

このようなゲート電極４１，４２，４３，４４，４５，４６，４７上に層間絶縁膜５０が形成される。層間絶縁膜５０上には，コンタクトホール５１ａ，５１ｂ，５３，５４ａ，５４ｂ，５５，５６ａ，５６ｂ，５７ｒ，５７ｇ，５７ｂを介して対応する電極に接触するように，データ線６１，電源線６２，及び電極６３，６４，６５，６６ｒ，６６ｇ，６６ｂが形成される。

データ線６１は，画素領域と他の画素領域との間に列方向に長く延びており，層間絶縁膜５０及びゲート絶縁膜３０を貫通するコンタクトホール５１ａを介して多結晶珪素層２１に接続されてトランジスタＭ５のソースと電気的に接続される。

電源線６２は，列方向に長く延びており，層間絶縁膜５０及びゲート絶縁膜３０を貫通するコンタクトホール５５を介して多結晶珪素層２７及び多結晶珪素層２９に接続されてキャパシタＣｓｔの一方の電極及びトランジスタＭ１のソースに電源電圧を供給する。

電極６３は，データ線６１と隣接して平行に形成され，層間絶縁膜５０及びゲート絶縁膜３０を貫通するコンタクトホール５１ｂ，及び層間絶縁膜５０を貫通するコンタクトホール５３を介して多結晶珪素層２１のドレイン領域とゲート電極４６を電気的に接続してノードＢになる。

電極６４は，ゲート電極４１’と隣接して平行に延びており，層間絶縁膜５０及びゲート絶縁膜３０を貫通するコンタクトホール５４ａ，及び層間絶縁膜５０を貫通するコンタクトホール５４ｂを介して多結晶珪素層２８においてトランジスタＭ３のドレイン領域とゲート電極４５を電気的に接続してノードＡになる。

電極６５は，ゲート電極４１’と隣接して略長方形に形成され，層間絶縁膜５０及びゲート絶縁膜３０を貫通するコンタクトホール５６ａ，及び層間絶縁膜５０を貫通するコンタクトホール５６ｂを介して多結晶珪素層２９においてトランジスタＭ４のドレイン領域とゲート電極４７を電気的に接続してノードＢになる。

電極６６ｒ，６６ｇ，６６ｂは，各発光素子の画素電極８１ｒ，８１ｇ，８１ｂとトランジスタＭ２ｒ，Ｍ２ｇ，Ｍ２ｂのドレインをそれぞれ接続するための電極である。電極６６ｒ，６６ｇ，６６ｂは，データ線６１が延びた縦方向よりもゲート電極４２〜４４が延びた横方向に長い略長方形に形成される。電極６６ｒ，６６ｇ，６６ｂは，それぞれゲート絶縁膜３０及び層間絶縁膜５０を貫通するコンタクトホール５７ｒ，５７ｇ，５７ｂを介して多結晶珪素層２２，２３，２４とそれぞれ接触してトランジスタＭ２ｒ，Ｍ２ｇ，Ｍ２ｂのドレイン電極にそれぞれ電気的に接続されるように形成される。

このような電極６３，６４，６５，６６ｒ，６６ｇ，６６ｂ上に平坦化膜７０が形成される。画素電極８１ｒ，８１ｇ，８１ｂは，平坦化膜７０を貫通するコンタクトホール７１ｒ，７１ｇ，７１ｂを介して電極６６ｒ，６６ｇ，６６ｂにそれぞれ電気的に接続される。図６に示すように，画素電極８１ｒ，８１ｇ，８１ｂ上には，発光層ＥＭＬ，電子輸送層ＥＴＬ，及び正孔輸送層ＨＴＬを含む多層構造の赤，緑，青の有機薄膜８５ｒ，８５ｇ，８５ｂがそれぞれ形成される。

前述したように，本実施の形態によれば，走査線４１がデータ線６１から順次多結晶珪素層２１，多結晶珪素層２８’（第２半導体層領域），及び多結晶珪素層２９’（第３半導体層領域）と絶縁されて交差し，現在画素ＰｋのスイッチングトランジスタＭ５，次の画素Ｐｋ＋１のトランジスタＭ３及びトランジスタＭ４が形成される。同様に，走査線４１’がデータ線６１から順次多結晶珪素層２１’，多結晶珪素層２８，及び多結晶珪素層２９と絶縁されて交差し，直前画素Ｐｋ−１のスイッチングトランジスタＭ５，現在画素ＰｋのトランジスタＭ３及びトランジスタＭ４が形成される。言い換えると，図４において左側下端部に現在画素ＰｋのスイッチングトランジスタＭ５が配置され，右側上端部に現在画素ＰｋのトランジスタＭ４が配置されるので，現在画素Ｐｋが配置される画素領域において略対角線上に現在画素ＰｋのスイッチングトランジスタＭ５とトランジスタＭ４とが配置される。

すなわち，データ線６１の近くの位置にスイッチングトランジスタＭ５を形成することにより，スイッチングトランジスタＭ５のソースとキャパシタＣｖｔｈの一方の電極（ノードＢ）を接続する電極線６３をデータ線６１と隣接して平行に形成できる。また，画素領域においてデータ線６１から遠い位置にトランジスタＭ４を形成することにより，トランジスタＭ４のソースを電源線６３の近くに配置できる。そして，トランジスタＭ３をトランジスタＭ５とトランジスタＭ４との間に配置できる。

このように直前画素のスイッチングトランジスタＭ５，現在画素のトランジスタＭ３及びトランジスタＭ４をデータ線から順次配置することにより，画素領域内に素子をより効率よく配置することができる。

本実施の形態によれば，一のデータ線とこれに隣接した他のデータ線との間で走査線と制御電極が接続されるトランジスタに，直前画素のスイッチングトランジスタＭ５，現在画素のトランジスタＭ３，トランジスタＭ４の順序で接続される。したがって，画素領域に素子をより効率よく配置することができる。

また，本実施の形態によれば，トランジスタＭ３とトランジスタＭ４との間に電源電極線を設けられるため，電源電極線とトランジスタＭ４のソース電極との近接配置が可能になる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば，本実施の形態では，一つの画素回路に３つの発光素子が含まれ，５つのトランジスタ，２つのキャパシタを含む場合を例として説明したが，本発明は，発光素子の数が３つに限定されず，複数個，例えば２つまたは４つの発光素子を含む画素回路にも適用できる。

本発明は，有機ＥＬ表示装置に適用可能である。

発光表示パネルの画素回路を示す回路図である。 本発明の実施の形態に係る有機ＥＬ表示装置の構成を概略的に示す平面図である。 図２の有機ＥＬ表示装置における一つの画素の等価回路図である。 図３の画素回路の配置構造の一例を示す平面図である。 図４の行方向のI−I’線に沿った断面図である。 図４の略列方向のII−II’線に沿った断面図である。

符号の説明

１００ 表示パネル
１１０ 画素
２００ 走査駆動部
３００ 発光制御部
４００ データ駆動部

Claims (6)

1. 第１方向に延びており，第１選択信号を伝達する第１走査線と，
   前記第１方向に延びており，第２選択信号を伝達する第２走査線と，
   前記第１走査線及び前記第２走査線と絶縁されて交差し，第２方向に延びており，第１データ信号を伝達する第１データ線と，
   前記第１走査線及び前記第２走査線と絶縁されて交差し，前記第２方向に延びており，第２データ信号を伝達する第２データ線と，
   前記第１走査線，前記第２走査線，前記第１データ線，及び前記第２データ線によって区分される画素領域に配置される画素回路と，
   を含み，
   前記画素回路は，
   電源電極線と，
   制御電極が前記第１走査線に電気的に接続され，前記第１選択信号に応答してターンオンして前記第１データ信号を伝達する第１トランジスタと，
   第１電極が前記電源電極線に電気的に接続され、ゲート電極に伝達される前記第１データ信号に対応する電流を出力する第２トランジスタと，
   前記第２トランジスタのゲート電極及び前記電源電極線に電気的に接続されている容量性素子と，
   制御電極が前記第２走査線に電気的に接続され，前記第２選択信号に応答してターンオンし,前記容量性素子の一端に第１電極が接続され，前記容量性素子の他端に第２電極が接続されている第３トランジスタと，
   制御電極が前記第２走査線に電気的に接続され，前記第２選択信号に応答してターンオンし，前記第２トランジスタをダイオード接続させる第４トランジスタと，
   前記第１走査線及び第２走査線と絶縁されて交差し，第２方向に延びており，前記第１データ線と第２データ線の間に配置される電源電極線と，
   前記第２トランジスタからの電流に対応する光を放出する第１発光素子，第２発光素子，及び第３発光素子と，
   前記第２トランジスタと前記第１発光素子との間に接続され，前記第１発光素子の発光を制御する第５トランジスタと，
   前記第２トランジスタと前記第２発光素子との間に接続され，前記第２発光素子の発光を制御する第６トランジスタと，
   前記第２トランジスタと前記第３発光素子との間に接続され，前記第３発光素子の発光を制御する第７トランジスタと，
   を含み，
   前記第１トランジスタは，前記第１データ線に隣接して配置され，
   前記第２トランジスタは，前記第４トランジスタと前記電源電極線との間の領域に配置され，
   前記第３トランジスタは，前記第２データ線に隣接して配置され，
   前記第４トランジスタは，前記電源電極線と前記第１データ線との間の領域に配置され，
   前記第１トランジスタと前記第３トランジスタは，前記画素回路が配置される画素領域の対角線上にそれぞれ配置されることを特徴とする，発光表示装置。
2. 少なくとも一部が第１方向に延びており，第１選択信号を伝達する第１走査線を含む複数の走査線と，
   第２方向に延びており，データ信号を伝達する複数のデータ線と，
   前記走査線と前記データ線それぞれに接続された第１画素回路及び第２画素回路を含む複数の画素回路と，
   を含み，
   前記第１走査線は，前記第１画素回路が配置される第１画素領域と第２画素回路が配置される第２画素領域の間の領域に位置し，
   前記第１画素回路は，前記第１選択信号に応答してターンオンし前記データ信号を伝達する第１トランジスタを含み，
   前記第２画素回路は，電源電極線及び電流に応じて光を放出する発光素子に電気的に接続され前記第１選択信号に応答してターンオンし前記データ信号に対応する電流を出力する駆動トランジスタをダイオード接続させる第２トランジスタ，及び
   前記電源電極線及び前記駆動トランジスタの制御電極に電気的に接続され前記第１選択信号に応答してターンオンし電源電圧の印加を制御する第３トランジスタを含み，
   前記第２トランジスタは，前記第１トランジスタと前記第３トランジスタとの間の領域に配置され，
   前記第１トランジスタ，第２トランジスタ，及び第３トランジスタの各チャネル領域は，前記第１走査線に隣接し，互いに並んで隣接配置され，
   前記第１トランジスタは，第１電極が前記データ線に電気的に接続され，前記第１選択信号に応答してターンオンし前記データ信号を伝達することを特徴とする，発光表示パネル。
3. 第１方向に延びており，第１選択信号及び第２選択信号を伝達する第１走査線及び第２走査線を含む複数の走査線と，
   前記走査線と絶縁されて交差し，第２方向に延びており，データ信号を伝達する複数のデータ線と，
   電源電極線と，
   前記走査線と前記データ線にそれぞれ接続される複数の画素回路と，
   を含み，
   前記各画素回路は，
   制御電極が前記第１走査線に電気的に接続され，前記第１選択信号に応答してターンオンして前記データ信号を伝達する第１トランジスタと，
   一方の電極が前記電源電極線に接続され，制御電極に伝達される前記データ信号に応じて制御電極と前記電源電極線との電圧差に対応する電流を他方の電極へ出力する第２トランジスタと，
   制御電極が前記第２走査線に電気的に接続され，一方の電極が前記電源電極線に接続され，他方の電極が前記第２トランジスタの前記制御電極に電気的に接続される第３トランジスタと，
   制御電極が前記第２走査線に電気的に接続され，前記第２選択信号に応答してターンオンして前記第２トランジスタをダイオード接続状態とする第４トランジスタと，
   前記第２トランジスタからの電流に対応する光を放出する第１発光素子，第２発光素子，及び第３発光素子と，
   前記第２トランジスタの他方の電極と前記第１発光素子，第２発光素子，及び第３発光素子との間にそれぞれ電気的に接続される第１発光トランジスタ，第２発光トランジスタ，及び第３発光トランジスタと，
   を含み，
   前記第１トランジスタは，前記データ線に隣接して配置され，
   前記第３トランジスタは，前記データ線に隣り合う他のデータ線に隣接して配置され，
   前記第１トランジスタと前記第３トランジスタは，前記画素回路が配置される画素領域の対角線上にそれぞれ配置されることを特徴とする，発光表示装置。
4. 前記電源電極線は，第２方向に延びており，前記データ線と前記他のデータ線との間の領域に配置されることを特徴とする，請求項３に記載の発光表示装置。
5. 前記第４トランジスタは，前記データ線と前記電源電極線との間の領域に配置され，
   前記第３トランジスタは，前記他のデータ線と前記電源電極線との間の領域に配置されることを特徴とする，請求項３または４に記載の発光表示装置。
6. 前記電源電極線は，前記第２発光素子と前記第３発光素子との間の領域を通過して延びていることを特徴とする，請求項３〜５のいずれかに記載の発光表示装置。

Images