CN111354758A - 发光二极管显示设备 - Google Patents

发光二极管显示设备 Download PDF

Info

Publication number
CN111354758A
CN111354758A CN201911324784.2A CN201911324784A CN111354758A CN 111354758 A CN111354758 A CN 111354758A CN 201911324784 A CN201911324784 A CN 201911324784A CN 111354758 A CN111354758 A CN 111354758A
Authority
CN
China
Prior art keywords
region
transistor
electrode
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911324784.2A
Other languages
English (en)
Inventor
邢浚宇
孙荣烂
李承勋
李智炫
郑荣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111354758A publication Critical patent/CN111354758A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种发光二极管显示设备，包括：基板，被布置在基板上的第一层，被布置在第一层上并且包括第一栅电极的第一晶体管，以及连接至第一晶体管的发光二极管，其中：第一层可以与第一栅电极重叠，并且可以包括：包括第一材料的第一区以及包括不同于第一材料的第二材料的第二区，第一材料可以包括采用杂质掺杂的非晶硅，并且第二材料可以包括非晶硅。

Description

发光二极管显示设备
本申请要求2018年12月21日提交的韩国专利申请第10-2018-0167472号的优先权以及由此获得的所有权益，其全部内容通过引用方式并入本文。
技术领域
本发明的示例性实施例涉及一种发光二极管显示设备。
背景技术
近来，发光二极管显示设备作为用于显示图像的设备已经引起了重视。
因为发光二极管显示设备具有自发射特性并且无需额外光源，所以不同于液晶显示设备，可以减小发光二极管显示设备的厚度和重量。进一步，发光二极管显示设备具有诸如低功耗、高亮度和高响应速度的高质量特性。
通常，发光二极管显示设备包括基板、被布置在基板上的多个晶体管、被布置在晶体管中所包括的布线之间的多个绝缘膜以及连接至晶体管的发光二极管。
发明内容
本发明的示例性实施例提供了一种可以由简单制造工艺制造、具有出色的晶体管性能并且改善了残像的发光二极管显示设备。
本发明的示例性实施例提供了一种发光二极管显示设备，包括：基板，被布置在基板上的第一层，被布置在第一层上并且包括第一栅电极的第一晶体管，以及连接至第一晶体管的发光二极管，其中：第一层可以与第一栅电极重叠，并且可以包括：包括第一材料的第一区以及包括不同于第一材料的第二材料的第二区，第一材料可以包括采用杂质掺杂的非晶硅，并且第二材料可以包括非晶硅。
在示例性实施例中，第一区可以具有导电性。
在示例性实施例中，发光二极管显示设备可以包括：被布置在第一层上的第一栅导体，并且第一栅导体可以包括第二扫描线、第一扫描线、发光控制线和第一栅电极。
在示例性实施例中，第一区可以具有与第一栅导体的平面形状基本上相同的平面形状。
在示例性实施例中，第一区可以包括以下中的至少一个：与第二扫描线重叠的第一子区、与第一扫描线重叠的第二子区、与第一栅电极重叠的第三子区和与发光控制线重叠的第四子区。
在示例性实施例中，第一子区、第二子区和第四子区可以沿着第一方向延伸。
在示例性实施例中，发光二极管显示设备可以包括被布置在第一层上的第二栅导体，并且第二栅导体可以包括寄生电容器控制图案、存储线和初始化电压线。
在示例性实施例中，第一区可以具有与第二栅导体的平面形状基本上相同的平面形状。
在示例性实施例中，第一区可以包括以下中的至少一个：与初始化电压线重叠的第一子区、与寄生电容器控制图案重叠的第二子区和与存储线重叠的第三子区。
在示例性实施例中，第一子区和第三子区可以沿着第一方向延伸。
在示例性实施例中，第一区可以与第一晶体管重叠。
在示例性实施例中，第一区可以接收预定电压。
在示例性实施例中，驱动电压可以被施加至第一区。
在示例性实施例中，第一区的厚度可以朝向第一区的端部减小。
在示例性实施例中，第一区的厚度可以小于第一层的厚度。
在示例性实施例中，第一区的厚度可以等于第一层的厚度。
本发明的另一示例性实施例提供了一种发光二极管显示设备，包括：基板，被布置在基板上的第一层，被布置在第一层上的第一晶体管，以及连接至第一晶体管的发光二极管，其中：第一层可以包括与第一晶体管重叠并且具有导电性的第一区以及围绕第一区并且包括半导体材料的第二区。
在示例性实施例中，基板可以包括发光设备被布置在其中的显示区域和围绕显示区域的外围区域，并且第一区可以在外围区域中接收恒定电压。
在示例性实施例中，可以由形成栅导体的掩模形成包括采用杂质掺杂的非晶硅的第一区。在示例性实施例中，不必制造用于形成第一区的单独的掩模，以便可以简化用于形成第一区的工艺并且可以减小工艺所需的成本。此外，在示例性实施例中，因为可以仅在必需的位置处形成第一区，所以可以提供残像改善效果出色而不影响其他晶体管的发光二极管显示设备。
附图说明
本公开的上面和其他示例性实施例、优点和特征将通过参照附图进一步详细描述其示例性实施例而变得更明显，其中：
图1图示发光二极管显示设备的一个像素的示例性实施例的等效电路图。
图2图示施加至发光二极管显示设备的一个像素的信号的示例性实施例的时序图。
图3图示发光二极管显示设备的部分区的示例性实施例的平面图。
图4图示第一层的示例性实施例的平面图。
图5图示沿着图3的线V-V’截取的截面图。
图6图示发光二极管显示设备的示例性实施例的截面图。
图7图示发光二极管显示设备的示例性实施例的截面图。
图8图示发光二极管显示设备的部分区的示例性实施例的平面图。
图9图示第一层的示例性实施例的平面图。
图10图示沿着图8的线X-X’截取的截面图。
图11图示发光二极管显示设备的示例性实施例的截面图。
图12图示发光二极管显示设备的示例性实施例的截面图。
图13图示发光二极管显示设备的示例性实施例的示意性平面图。
图14图示发光二极管显示设备的示例性实施例的示意性平面图。
图15图示发光二极管显示设备的示例性实施例的示意性平面图。
图16、图17、图18、图19、图20和图21分别图示根据制造工艺的发光二极管显示设备的截面图。
具体实施方式
下文中将参照其中示出本发明的示例性实施例的附图更全面地描述本发明。如本领域技术人员将认识到的，所描述的实施例可以以各种不同的方式修改，所有修改均不脱离本发明的精神或范围。
为了清楚地描述本发明，省略了与描述无关的部分，并且贯穿说明书，相同的附图标记标示相同的元件。
进一步，在图中，为了易于描述，任意地图示了每个元件的大小和厚度，并且本发明不必限于图中所图示的那些元件。在图中，为了清楚，夸大了层、膜、面板、区等的厚度。在图中，为了易于描述，夸大了一些层和区域的厚度。
将理解，当诸如层、膜、区或基板的元件被称作在另一元件“上”时，它可以直接在该另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接”在另一元件“上”时，不存在中间元件。进一步，在说明书中，词语“上”或“上面”意味着位于目标部分上或下，并且不一定意味着基于重力方向而位于目标部分的上侧。
此外，除非明确地相反描述，否则词语“包括”以及诸如“包含”或“含有”的变形将被理解为暗示包括了所述元件但是不排除任何其他元件。
进一步，贯穿说明书，短语“在平面图中”意味着从顶部观看目标部分，并且短语“在截面中”意味着从侧面观看通过垂直切割目标部分形成的截面。
考虑所讨论的测量以及与特定量的测量相关联的误差(即测量系统的限制)，如本文所使用的“大约”或“近似”包括所述值并且意味着在如由本领域普通技术人员所确定的特定值的可接受偏差范围内。例如，“大约”可以意味着在所述值的一个或多个标准偏差内或在所述值的±30％、20％、10％、5％内。
除非另外限定，否则本文所使用的所有术语(包括技术术语和科学术语)具有与如本公开所属领域普通技术人员通常所理解的含义相同的含义。将进一步理解，诸如在通常所使用的词典中限定的那些术语应该解释为具有与在相关领域的上下文和本公开中它们的含义一致的含义，并且将不以理想化或过度正式的意义解释，除非本文明确地如此限定。
参照作为理想化实施例的示意性图示的截面图示而在本文中描述示例性实施例。因此，预期了由于例如制造技术和/或容差的结果导致的图示的形状的变形。因此，本文中描述的实施例不应解释为限定于如本文所图示的区的特定形状，而是要包括例如由制造导致的形状的偏差。例如，图示或描述为平坦的区可以通常具有粗糙的和/或非线性的特征。而且，可以圆化图示的锐角。因此，在图中所图示的区本质上是示意性的，并且它们的形状不意在图示区的精确形状且也不意在限制本权利要求的范围。
下文中，将参照图1和图2描述发光二极管显示设备的示例性实施例。图1图示发光二极管显示设备的一个像素的示例性实施例的等效电路图，并且图2图示施加至发光二极管显示设备的一个像素的信号的示例性实施例的时序图。
参照图1，发光二极管显示设备的像素PX包括连接至多条信号线127、151、152、153、158、171、172和741的多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst以及发光二极管LED。
在示例性实施例中，第一层可以被布置在图1中所示的像素PX的正面上。第一层包括第一区和第二区，并且第一区可以与第一晶体管T1被布置处的位置重叠。下面将参照图3至图5详细描述第一层。
发光二极管显示设备包括在其中显示图像的显示区域，并且在显示区域中，像素PX被以各种形状设置。
多个晶体管T1、T2、T3、T4、T5、T6和T7包括驱动晶体管T1，连接至第一扫描线151的开关晶体管(也就是说，第二晶体管T2和第三晶体管T3)，并且其他晶体管是用于执行驱动发光二极管LED所需的操作的晶体管(下文中也被称为补偿晶体管)。补偿晶体管T4、T5、T6和T7可以包括第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
多条信号线127、151、152、153、158、171、172和741可以包括第一扫描线151、第二扫描线152、发光控制线153、旁路控制线158、数据线171、驱动电压线172、初始化电压线127以及公共电压线741。旁路控制线158可以是第二扫描线152的一部分，或者可以电连接至第二扫描线152。
第一扫描线151连接至栅驱动器以将扫描信号Sn传输至第二晶体管T2和第三晶体管T3。第二扫描线152连接至栅驱动器，并且将被布置在前一级处的、施加至像素PX的前扫描信号Sn-1传输至第四晶体管T4。发光控制线153连接至发光控制部分，并且将用于控制发光二极管LED的发光时间的发光控制信号EM传输至第五晶体管T5和第六晶体管T6。旁路控制线158将旁路信号GB传输至第七晶体管T7。
数据线171是用于传输在数据驱动器中产生的数据电压Dm的布线，并且发光二极管LED(也被称为发光元件)发射的亮度根据数据电压Dm而改变。驱动电压线172施加驱动电压ELVDD。初始化电压线127传输用于对驱动晶体管T1进行初始化的初始化电压Vint。公共电压线741施加公共电压ELVSS。施加至驱动电压线172、初始化电压线127和公共电压线741的电压可以是恒定的。
下文中，将描述多个晶体管。
驱动晶体管T1是根据所施加的数据电压Dm而调节输出的电流的晶体管。输出的驱动电流Id被施加至发光二极管LED以根据数据电压Dm而调节发光二极管LED的亮度。为此，驱动晶体管T1的第一电极S1被布置为接收驱动电压ELVDD。第一电极S1经由第五晶体管T5连接至驱动电压线172。此外，驱动晶体管T1的第一电极S1连接至第二晶体管T2的第二电极D2以接收数据电压Dm。驱动晶体管T1的第二电极D1(输出电极)被布置为能够将电流输出至发光二极管LED。驱动晶体管T1的第二电极D1经由第六晶体管T6连接至发光二极管LED的阳极。驱动晶体管T1的栅电极G1连接至存储电容器Cst的一个电极(第二存储电极E2)。因此，栅电极G1的电压取决于存储电容器Cst中存储的电压而改变，因此由驱动晶体管T1输出的驱动电流Id改变。
第二晶体管T2是用于接收至像素PX中的数据电压Dm的晶体管。第二晶体管T2的栅电极G2连接至第一扫描线151，并且第二晶体管T2的第一电极S2连接至数据线171。第二晶体管T2的第二电极D2连接至驱动晶体管T1的第一电极S1。当第二晶体管T2取决于通过第一扫描线151传输的第一扫描信号Sn而被导通时，通过数据线171传输的数据电压Dm被传输至驱动晶体管T1的第一电极S1。
第三晶体管T3是允许补偿电压(Dm+Vth的电压)的晶体管，其中数据电压Dm在通过驱动晶体管T1以传输至存储电容器Cst的第二存储电极E2时被改变。第三晶体管T3的栅电极G3连接至第一扫描线151，并且第三晶体管T3的第一电极S3连接至驱动晶体管T1的第二电极D1。第三晶体管T3的第二电极D3连接至存储电容器Cst的第二存储电极E2和驱动晶体管T1的栅电极G1。第三晶体管T3取决于通过第一扫描线151接收的扫描信号Sn而连接驱动晶体管T1的栅电极G1和第二电极D1，并且它也连接驱动晶体管T1的第二电极D1和存储电容器Cst的第二存储电极E2。
第四晶体管T4用于对驱动晶体管T1的栅电极G1和存储电容器Cst的第二存储电极E2进行初始化。第四晶体管T4的栅电极G4连接至第二扫描线152，并且第四晶体管T4的第一电极S4连接至初始化电压线127。第四晶体管T4的第二电极D4经由第三晶体管T3的第二电极D3连接至存储电容器Cst的第二存储电极E2和驱动晶体管T1的栅电极G1。第四晶体管T4取决于通过第二扫描线152接收的前扫描信号Sn-1而将初始化电压Vint传输至驱动晶体管T1的栅电极G1和存储电容器Cst的第二存储电极E2。因此，驱动晶体管T1的栅电极G1的栅电压和存储电容器Cst被初始化。初始化电压Vint具有低电压值，因此它可以是能够导通驱动晶体管T1的电压。
第五晶体管T5用于将驱动电压ELVDD传输至驱动晶体管T1。第五晶体管T5的栅电极G5连接至发光控制线153，并且第五晶体管T5的第一电极S5连接至驱动电压线172。第五晶体管T5的第二电极D5连接至驱动晶体管T1的第一电极S1。
第六晶体管T6用于将从驱动晶体管T1输出的驱动电流Id传输至发光二极管LED。第六晶体管T6的栅电极G6连接至发光控制线153，并且第六晶体管T6的第一电极S6连接至驱动晶体管T1的第二电极D1。第六晶体管T6的第二电极D6连接至发光二极管LED的阳极。
第五晶体管T5和第六晶体管T6被通过发光控制线153接收的发光控制信号EM同时导通，并且当驱动电压ELVDD通过第五晶体管T5被施加至驱动晶体管T1的第一电极S1时，驱动晶体管T1根据驱动晶体管T1的栅电极G1的电压(即存储电容器Cst的第二存储电极E2的电压)而输出驱动电流Id。所输出的驱动电流Id通过第六晶体管T6被传输至发光二极管LED。当电流Iled流过发光二极管LED时，发光二极管LED发光。
第七晶体管T7用于对发光二极管LED的阳极进行初始化。第七晶体管T7的栅电极G7连接至旁路控制线158，第七晶体管T7的第一电极S7连接至发光二极管LED的阳极，并且第七晶体管T7的第二电极D7连接至初始化电压线127。在示例性实施例中，旁路控制线158可以连接至第二扫描线152，并且旁路信号GB可以与前扫描信号Sn-1是同一时序信号。在示例性实施例中，旁路控制线158不连接至第二扫描线152，并且可以传输不同于前扫描信号Sn-1的单独的信号。当第七晶体管T7被旁路信号GB导通时，初始化电压Vint被施加至发光二极管LED的阳极以对它进行初始化。
存储电容器Cst的第一存储电极E1连接至驱动电压线172，并且第二存储电极E2连接至驱动晶体管T1的栅电极G1、第三晶体管T3的第二电极D3以及第四晶体管T4的第二电极D4。结果，第二存储电极E2确定驱动晶体管T1的栅电极G1的电压，并且它通过第三晶体管T3的第二电极D3接收数据电压Dm，或者通过第四晶体管T4的第二电极D4接收初始化电压Vint。
发光二极管LED的阳极连接至第六晶体管T6的第二电极D6和第七晶体管T7的第一电极S7，并且发光二极管LED的阴极连接至用于传输公共电压ELVSS的公共电压线741。
在图1的示例性实施例中，像素电路包括七个晶体管T1至T7以及一个电容器Cst，但是不限于此，并且可以对晶体管的数量和电容器的数量以及它们的连接进行各种改变。
现在将参照图1和图2描述在示例性实施例中的发光二极管显示设备的一个像素的操作。
在初始化时段期间，低电平的前扫描信号Sn-1通过第二扫描线152被供应至像素PX。在此情况下，被施加低电平的前扫描信号Sn-1的第四晶体管T4被导通，以便初始化电压Vint通过第四晶体管T4被施加至驱动晶体管T1的栅电极G1和存储电容器Cst的第二存储电极E2。因此，驱动晶体管T1和存储电容器Cst被初始化。初始化电压Vint的电压是低的，使得驱动晶体管T1可以被导通。
此外，在初始化时段期间，低电平的旁路信号GB被施加至第七晶体管T7。被施加低电平的旁路信号GB的第七晶体管T7被导通，以便初始化电压Vint通过第七晶体管T7被施加至发光二极管LED的阳极。因此，发光二极管LED的阳极也被初始化。
此后，在数据写入时段期间，低电平的扫描信号Sn通过第一扫描线151被供应至像素PX。第二晶体管T2和第三晶体管T3被低电平的扫描信号Sn导通。
当第二晶体管T2被导通时，数据电压Dm通过第二晶体管T2被输入至驱动晶体管T1的第一电极S1。
此外，在数据写入时段期间，第三晶体管T3被导通，以便驱动晶体管T1的第二电极D1电连接至栅电极G1和存储电容器Cst的第二存储电极E2。驱动晶体管T1的栅电极G1和第二电极D1二极管连接。进一步，因为在初始化时段期间低电压(初始化电压Vint)被施加至栅电极G1，所以驱动晶体管T1处于导通状态。因此，输入至驱动晶体管T1的第一电极S1的数据电压Dm通过驱动晶体管T1的沟道从第二电极D1输出，并且随后通过第三晶体管T3存储在存储电容器Cst的第二存储电极E2中。
在此情况下，施加至第二存储电极E2的电压根据驱动晶体管T1的阈值电压Vth而改变，数据电压Dm被施加至驱动晶体管T1的第一电极S1，并且当初始化电压Vint被施加至驱动晶体管T1的栅电极G1时，在第二电极D1处输出的电压可以是“Vgs+Vth”。在本文中，Vgs是施加至驱动晶体管T1的栅电极G1和第一电极S1的电压之间的差，因此它可以是“Dm-Vint”。因此，从第二电极D1输出并且存储在第二存储电极E2中的电压可以是“Dm-Vint+Vth”。
此后，在发光时段期间，因为从发光控制线153供应的发光控制信号EM是低电平，所以第五晶体管T5和第六晶体管T6被导通。结果，驱动电压ELVDD被施加至驱动晶体管T1的第一电极S1，并且驱动晶体管T1的第二电极D1连接至发光二极管LED。驱动晶体管T1根据栅电极G1的电压和第一电极S1的电压(即驱动电压ELVDD)之间的差而输出驱动电流Id。驱动晶体管T1的驱动电流Id可以具有与“Vgs-Vth”的平方值成正比的值。在本文中，Vgs是施加至存储电容器Cst的两端子的电压之间的差，并且因为Vgs是“Vg-Vs”，所以它可以是“Dm-Vint+Vth-ELVDD”。在本文中，当“Vgs-Vth”通过减去Vth而获得时，它是“Dm-Vint-ELVDD”。也就是说，驱动晶体管T1的驱动电流Id可以是独立于驱动晶体管T1的阈值电压Vth的电流。
因此，即使被布置在各自像素PX中的驱动晶体管T1由于工艺散布而具有不同阈值电压Vth，也可以输出为恒定的驱动晶体管T1的输出电流，从而改善驱动晶体管T1的特性的非均匀性。
在上面的计算公式中，当晶体管是使用多晶半导体的p型晶体管时，Vth可以是稍微大于0的值或者负值。此外，+和-的符号可以取决于计算电压的方向而改变。然而，即使在此情况下，作为驱动晶体管T1的输出电流的驱动电流Id也可以具有独立于阈值电压Vth的值。
当上述发光时段结束时，从初始化时段重复相同的操作。
取决于电压或电流被施加的方向，多个晶体管T1、T2、T3、T4、T5、T6和T7中的每一个晶体管的第一电极和第二电极中的一个电极可以是源电极，并且多个晶体管T1、T2、T3、T4、T5、T6和T7中的每一个晶体管的第一电极和第二电极中的另一个电极可以是漏电极。
在一些示例性实施例中，在第七晶体管T7在初始化时段中对发光二极管LED的阳极进行初始化时，它甚至可以防止在驱动晶体管T1实际上未导通的条件下发射的少量电流流向发光二极管LED。在此情况下，少量电流作为旁路电流Ibp通过第七晶体管T7放电至提供初始化电压Vint的端子。因此，发光二极管LED不发射不必要的光，使得可以更清楚地显示黑色灰度并且可以改善对比度。在此情况下，旁路信号GB可以是具有与前扫描信号Sn-1的时序不同的时序的信号。在一些示例性实施例中，可以省略第七晶体管T7。
在如上所述操作的像素PX中，第一层可以不具体地操作，并且可以处于恒定电压被施加的状态或处于基态。恒定电压的施加意在防止当将特定电荷注入至第一层自身时电势改变。第一层可以抑制第一晶体管T1的特性改变，并且在与第一晶体管T1重叠时具有所需的特性。
下文中，将参照图3至图5描述发光二极管显示设备的像素和第一层31的示例性实施例。图3图示发光二极管显示设备的部分区的示例性实施例的平面图，图4图示第一层31的示例性实施例的平面图，并且图5图示沿着图3的线V-V’截取的截面图。
参照图3，示例性实施例中的发光二极管显示设备包括沿着第一方向D1延伸并且传输扫描信号Sn的第一扫描线151、用于传输前扫描信号Sn-1的第二扫描线152、用于传输发光控制信号EM的发光控制线153以及用于传输初始化电压Vint的初始化电压线127。旁路信号GB通过第二扫描线152被传输。
发光二极管显示设备包括沿着垂直于第一方向D1的第二方向D2延伸并且传输数据电压Dm的数据线171，以及用于传输驱动电压ELVDD的驱动电压线172。
发光二极管显示设备包括驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器Cst以及发光二极管LED。
驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7中的每一个晶体管的沟道位于长长地延伸的半导体层130(参照图5)中。此外，多个晶体管T1、T2、T3、T4、T5、T6和T7的第一电极和第二电极中的至少一些也位于半导体层130中。半导体层130(图3中添加阴影的一部分)可以不同地弯折。半导体层130可以包括诸如多晶硅的多晶半导体或氧化物半导体。
半导体层130包括采用n型杂质或p型杂质掺杂的沟道，并且位于沟道相对侧处的第一掺杂区和第二掺杂区具有比沟道中掺杂的杂质的掺杂浓度高的掺杂浓度。第一掺杂区和第二掺杂区分别与多个晶体管T1、T2、T3、T4、T5、T6和T7的第一电极和第二电极对应。当第一掺杂区和第二掺杂区中的一个是源极区时，另一个是漏极区。此外，在半导体层130中，两个不同的晶体管的第一电极和第二电极之间的区也被掺杂，以便两个晶体管可以彼此电连接。
多个晶体管T1、T2、T3、T4、T5、T6和T7的沟道中的每一个与多个晶体管T1、T2、T3、T4、T5、T6和T7中的每一个晶体管的栅电极重叠，并且位于多个晶体管T1、T2、T3、T4、T5、T6和T7中的每一个晶体管的第一电极和第二电极之间。多个晶体管T1、T2、T3、T4、T5、T6和T7可以具有基本上相同的堆叠结构。下文中，将主要详细描述驱动晶体管T1，并且将简要描述剩余的晶体管T2、T3、T4、T5、T6和T7。
驱动晶体管T1包括沟道、第一栅电极155、第一电极S1以及第二电极D1。驱动晶体管T1的沟道在第一电极S1和第二电极D1之间，并且在平面图中与第一栅电极155重叠。沟道是弯曲的，以便在有限的区中形成长的沟道。施加至驱动晶体管T1的第一栅电极155的栅电压Vg的驱动范围随着沟道的长度增加而增宽，并且驱动电流Id根据栅电压Vg而稳定地增大。因此，可以通过改变栅电压Vg而精细地控制从发光二极管LED发射的光的灰度，并且也可以改善发光二极管显示设备的显示质量。此外，因为沟道在数个方向上延伸而不是在一个方向上延伸，所以在制造工艺中抵消了由于方向性导致的影响，从而减小了工艺散布的影响。因此，可以防止由于驱动晶体管T1的特性而能够出现诸如点缺陷(例如取决于像素而出现的亮度差，即使当相同的数据电压Dm被施加时)的图像质量的退化，驱动晶体管T1的特性由于工艺散布根据显示设备的区而改变。沟道的形状不限于所图示的马蹄形状(Ω形状)，并且沟道可以具有各种形状。
在平面图中，第一栅电极155与沟道重叠。第一电极S1和第二电极D1被布置在沟道的相对侧处。存储线126的延伸部分被绝缘并且被布置在第一栅电极155上。在平面图中，存储线126的延伸部分与第一栅电极155重叠以形成存储电容器Cst，第二栅绝缘膜在存储线126的延伸部分和第一栅电极155之间。存储线126的延伸部分是存储电容器Cst的第一存储电极(图1的E1)，并且第一栅电极155是第二存储电极(图1的E2)。存储线126的延伸部分被提供有开口56，以便第一栅电极155可以连接至第一数据连接构件71。在开口56中，第一栅电极155的上表面和第一数据连接构件71通过接触孔61电连接。第一数据连接构件71连接至第三晶体管T3的第二电极D3以连接驱动晶体管T1的第一栅电极155和第三晶体管T3的第二电极D3。
第二晶体管T2的栅电极可以是第一扫描线151的一部分。数据线171通过接触孔62连接至第二晶体管T2的第一电极S2。第一电极S2和第二电极D2可以被布置在半导体层130上。
第三晶体管T3可以由彼此相邻的两个晶体管配置而成。在图3的像素PX中，符号T3相对于半导体层130的弯折部分而图示在左侧和下侧处。这两个部分用作第三晶体管T3，并且一个第三晶体管T3的第一电极S3连接至另一个第三晶体管T3的第二电极D3。两个晶体管T3的栅电极可以是第一扫描线151的一部分，或者从第一扫描线151向上突出的一部分。这种结构可以被视作双栅结构，并且可以阻挡泄漏电流流动。第三晶体管T3的第一电极S3连接至第六晶体管T6的第一电极S6和驱动晶体管T1的第二电极D1。第三晶体管T3的第二电极D3通过接触孔63连接至第一数据连接构件71。
第四晶体管T4包括两个第四晶体管T4，并且两个第四晶体管T4被布置在第二扫描线152和半导体层130相交的位置处。第四晶体管T4的栅电极可以是第二扫描线152的一部分。一个第四晶体管T4的第一电极S4连接至另一个第四晶体管T4的第二电极D4。这种结构可以被视作双栅结构，并且可以用于阻挡泄漏电流。第二数据连接构件72通过接触孔65连接至第四晶体管T4的第一电极S4，并且第一数据连接构件71通过接触孔63连接至第四晶体管T4的第二电极D4。
如上所述，可以提供第三晶体管T3和第四晶体管T4以具有双栅结构，以通过阻挡处于关断状态的沟道的电子移动路径而有效地防止泄漏电流产生。
第五晶体管T5的栅电极可以是发光控制线153的一部分。驱动电压线172通过接触孔67连接至第五晶体管T5的第一电极S5，并且第二电极D5通过半导体层130连接至驱动晶体管T1的第一电极S1。
第六晶体管T6的栅电极可以是发光控制线153的一部分。第三数据连接构件73通过接触孔69连接至第六晶体管T6的第二电极D6，并且第一电极S6通过半导体层130连接至驱动晶体管T1的第二电极D1。
第七晶体管T7的栅电极可以是第二扫描线152的一部分。第七晶体管T7的第一电极S7连接至第六晶体管T6的第二电极D6，并且第二电极D7连接至第四晶体管T4的第一电极S4。
存储电容器Cst包括彼此重叠的第一存储电极E1和第二存储电极E2，第二栅绝缘膜142在第一存储电极E1和第二存储电极E2之间。第二存储电极E2与驱动晶体管T1的第一栅电极155对应，并且第一存储电极E1可以是存储线126的延伸部分。在本文中，第二栅绝缘膜142成为电介质，并且电容由存储在存储电容器Cst中的电荷以及第一存储电极E1和第二存储电极E2之间的电压来决定。通过使用第一栅电极155作为第二存储电极E2，可以确保能够在由于驱动晶体管T1的沟道在像素中占据大的面积而变窄的空间中形成存储电容器Cst的空间。
驱动电压线172通过接触孔68连接至第一存储电极E1。因此，存储电容器Cst存储与在通过驱动电压线172传输至第一存储电极E1的驱动电压ELVDD和第一栅电极155的栅电压Vg之间的差对应的电荷。
第二数据连接构件72通过接触孔64连接至初始化电压线127。被称为像素电极的电极通过接触孔81连接至第三数据连接构件73。
寄生电容器控制图案79可以被布置在第三晶体管(也被称为“开关晶体管”)T3的双栅电极之间。寄生电容器存在于像素中，并且当施加至寄生电容器的电压改变时图像质量特性可以改变。驱动电压线172通过接触孔66连接至寄生电容器控制图案79。因此，可以通过将作为恒定直流(“DC”)电压的驱动电压ELVDD施加至寄生电容器而防止图像质量特性改变。寄生电容器控制图案79可以被布置在与所示的区域不同的区域中，并且可以施加除了驱动电压ELVDD之外的电压。
第一数据连接构件71的一端通过接触孔61连接至第一栅电极155，并且第一数据连接构件71的另一端通过接触孔63连接至第三晶体管T3的第二电极D3和第四晶体管T4的第二电极D4。
第二数据连接构件72的一端通过接触孔65连接至第四晶体管T4的第一电极S4，并且第二数据连接构件72的另一端通过接触孔64连接至初始化电压线127。
第三数据连接构件73通过接触孔69连接至第六晶体管T6的第二电极D6。
参照图4，将详细描述第一层31。
示例性实施例中的发光二极管显示设备包括第一层31。第一层31可以与基板110的正面重叠。第一层31被布置在基板110与稍后描述的半导体层130之间。
第一层31包括具有导电性的第一区31a和第二区31b。第一层31可以包括：包括第一材料的第一区31a以及包括第二材料的第二区31b。第一材料和第二材料可以是可以彼此区分的不同材料。第一层31可以包括半导体材料。在示例性实施例中，第一区31a中所包括的第一材料可以包括采用杂质掺杂的非晶硅，并且第二区31b中所包括的第二材料可以包括非晶硅。第一区31a中掺杂的杂质可以是第5族元素，并且第一区31a可以是n+掺杂区。
第一区31a可以具有与第一栅导体的平面形状基本上相同的平面形状。可以由与形成第一栅导体的工艺中使用的掩模相同的掩模而在非晶硅层上掺杂杂质。因此，杂质掺杂的第一区31a可以具有与第一栅导体的形状基本上相同的形状。第一区31a的边缘可以与第一栅导体的边缘基本上对齐。
在图3中，第一栅导体被示出为粗线。第一栅导体可以包括第一栅电极155、第一扫描线151、第二扫描线152以及发光控制线153。
第一区31a包括以下中的至少一个：与第二扫描线152重叠的第一子区31a-1、与第一扫描线151重叠的第二子区31a-2、与第一栅电极155重叠的第三子区31a-3和与发光控制线153重叠的第四子区31a-4。示例性实施例中的第一区31a可以包括与第二扫描线152重叠的第一子区31a-1、与第一扫描线151重叠的第二子区31a-2、与第一栅电极155重叠的第三子区31a-3和与发光控制线153重叠的第四子区31a-4中的全部，但是本发明不限于此，并且可以通过第一栅导体的配置来修改第一区31a。
第一子区31a-1可以具有与第二扫描线152的平面形状基本上相同的平面形状。第一子区31a-1和第二扫描线152的边缘可以基本上对齐。类似于第二扫描线152，第一子区31a-1可以具有沿着第一方向D1延伸的形状。
第一子区31a-1可以与在第四晶体管T4的第一电极S4和第二电极D4之间以及在第七晶体管T7的第一电极S7和第二电极D7之间的半导体层130重叠。
第一子区31a-1可以与沿着第二方向D2延伸的数据线171和驱动电压线172重叠。此外，第一子区31a-1可以与第二数据连接构件72重叠。
第二子区31a-2可以具有与第一扫描线151的平面形状基本上相同的平面形状。第二子区31a-2和第一扫描线151的边缘可以基本上对齐。类似于第一扫描线151，第二子区31a-2可以具有沿着第一方向D1延伸的形状，并且第二子区31a-2的一部分可以具有沿着第二方向D2突出的形状。
第二子区31a-2可以与在第二晶体管T2的第一电极S2和第二电极D2之间以及在第三晶体管T3的第一电极S3和第二电极D3之间的半导体层130重叠。
第二子区31a-2可以与沿着第二方向D2延伸的数据线171和驱动电压线172重叠。此外，第二子区31a-2可以与第一数据连接构件71重叠。
第三子区31a-3可以具有与第一栅电极155的平面形状基本上相同的平面形状。第三子区31a-3和第一栅电极155的边缘可以基本上对齐。
第三子区31a-3可以与形成第一晶体管T1的半导体层130重叠。第三子区31a-3可以与第一晶体管T1的第一电极S1和第二电极D1以及被布置在第一晶体管T1的第一电极S1和第二电极D1之间的沟道重叠。
此外，第三子区31a-3可以与在第二方向D2上延伸的驱动电压线172重叠，并且可以与第一数据连接构件71的一部分重叠。
第四子区31a-4可以具有与发光控制线153的平面形状基本上相同的平面形状。第四子区31a-4和发光控制线153的边缘可以基本上对齐。类似于发光控制线153，第四子区31a-4可以具有沿着第一方向D1延伸的形状。
第四子区31a-4可以与在第五晶体管T5的第一电极S5和第二电极D5之间以及在第六晶体管T6的第一电极S6和第二电极D6之间的半导体层130重叠。
此外，第四子区31a-4可以与在第二方向D2上延伸的数据线171和驱动电压线172重叠，并且可以与第三数据连接构件73的一部分重叠。
下文中，除了图5之外，还将参照图3和图4描述发光二极管显示设备的截面结构的示例性实施例。
示例性实施例中的发光二极管显示设备包括基板110。
基板110可以包括塑料层和阻挡层。塑料层和阻挡层可以交替堆叠。
在示例性实施例中，塑料层可以包括聚醚砜(“PES”)、聚丙烯酸酯(“PAR”)、聚醚酰亚胺(“PEI”)、聚酰亚胺、聚萘二甲酸乙二酯(“PEN”)、聚苯二甲酸乙二酯(“PET”)、聚苯硫醚(“PPS”)、聚芳酯、聚酰亚胺(“PI”)、聚碳酸酯(“PC”)、聚(亚芳基醚砜)及其组合物中的至少一种。
阻挡层可以包括氧化硅、氮化硅和氧化铝中的至少一种，但是不限于此，并且可以包括任何无机材料。
粘合层111被布置在基板110上。可以提供粘合层111以用于接合基板110和第一层31，并且在另一示例性实施例中，可以省略粘合层111。
第一层31被布置在粘合层111上。第一层31包括具有导电性的第一区31a和第二区31b。
第一区31a的厚度可以朝向第一区31a的端部变得更小。如图5中所示，第一区31a的端部可以相对于基板110的一个表面具有倾斜形状。
因为上面参照图4给出了第一层31的其他描述，所以下面将省略第一层31的详细描述。
缓冲层112被布置在第一层31上。在示例性实施例中，缓冲层112可以包括诸如氧化硅、氮化硅或氧化铝的无机绝缘材料，或者可以包括诸如聚酰亚胺丙烯酸酯的有机绝缘材料。
包括多个晶体管T1、T2、T3、T4、T5、T6和T7的沟道、第一电极以及第二电极的半导体层130被布置在缓冲层112上。
第一栅绝缘膜141被布置在半导体层130上。包括第一栅电极155、第一扫描线151、第二扫描线152和发光控制线153的第一栅导体被布置在第一栅绝缘膜141上。
在示例性实施例中，第一栅导体和第一区31a可以具有基本上相同的平面形状。第一区31a的端部可以与第一栅导体的端部对齐。在平面图中，第一区31a和第一栅导体可以彼此完全重叠。
覆盖第一栅导体的第二栅绝缘膜142被布置在第一栅导体上。在示例性实施例中，第一栅绝缘膜141和第二栅绝缘膜142可以包括诸如氮化硅、氧化硅或氧化铝的无机绝缘材料，或者可以包括有机绝缘材料。
包括存储线126、初始化电压线127和寄生电容器控制图案79的第二栅导体被布置在第二栅绝缘膜142上。
覆盖第二栅导体的层间绝缘膜160被布置在第二栅导体上。在示例性实施例中，层间绝缘膜160可以包括诸如氮化硅、氧化硅或氧化铝的无机绝缘材料，或者可以包括有机绝缘材料。
包括数据线171、驱动电压线172、第一数据连接构件71、第二数据连接构件72和第三数据连接构件73的数据导体被布置在层间绝缘膜160上。第一数据连接构件71可以通过接触孔61连接至第一栅电极155。
覆盖数据导体的钝化膜180被布置在数据导体上。在示例性实施例中，钝化膜180可以是平坦化膜，并且可以包括有机绝缘材料或无机绝缘材料。
像素电极191被布置在钝化膜180上。像素电极191通过在钝化膜180中限定的接触孔81连接至第三数据连接构件73。
隔断墙350被布置在钝化膜180和像素电极191上。隔断墙350具有与像素电极191重叠的开口351。发光层370被布置在开口351中。公共电极270被布置在发光层370和隔断墙350上。像素电极191、发光层370和公共电极270形成发光二极管LED。
在一些示例性实施例中，像素电极可以是作为空穴注入电极的阳极，并且公共电极可以是作为电子注入电极的阴极。相反，像素电极可以是阴极，并且公共电极可以是阳极。当空穴和电子分别从像素电极和公共电极被注入至发光层中时，当其中注入的空穴和电子复合的激子从激发态进入基态时发光。
用于保护发光二极管LED的封装层400被布置在公共电极270上。封装层400可以如所示与公共电极270接触，并且在一些示例性实施例中，它可以与公共电极270间隔开。
封装层400可以是其中无机膜和有机膜堆叠的薄膜封装层，并且可以包括：包括无机膜、有机膜和无机膜的三层。在一些示例性实施例中，覆盖层和功能层可以被布置在公共电极270和封装层400之间。
下文中，将参照图6和图7描述发光二极管显示设备的示例性实施例。图6图示发光二极管显示设备的示例性实施例的截面图，并且图7图示发光二极管显示设备的示例性实施例的截面图。
将省略与上述示例性实施例的构成元件相同或相似的构成元件的描述。
参照图6，第一层31中的第一区31a的最大厚度ta可以小于第一层31的最大厚度t1。可以通过在厚度方向D3上采用杂质仅掺杂第一层31的一部分而提供第一区31a。可以通过调节在第一层31中掺杂的杂质的掺杂深度而提供第一区31a。
参照图7，第一区31a可以具有基本上相同的厚度。第一区31a的厚度ta和第一层31的厚度t1可以相同。此外，在示例性实施例中，第一区31a可以具有均匀厚度。第一区31a的端部可以与第一栅导体的端部对齐。
下文中，将参照图8至图10描述发光二极管显示设备的示例性实施例。图8图示发光二极管显示设备的部分区的示例性实施例的平面图，图9图示第一层的示例性实施例的平面图，并且图10图示沿着图8的线X-X’截取的截面图。将省略与上述示例性实施例的构成元件相同或相似的构成元件的描述。
在图8中，其中第二栅导体被布置的区域由粗线指示。第二栅导体可以包括：包括第一存储电极的存储线126、初始化电压线127以及寄生电容器控制图案79。
如图9中所示，第一层31包括具有导电性的第一区31a和第二区31b。第一层31可以包括半导体材料，并且例如，第一区31a可以包括采用杂质掺杂的非晶硅，并且第二区31b可以包括非晶硅。第二区31b也可以包括一些杂质，但是第一区31a中掺杂的杂质的浓度可以大于第二区31b中掺杂的杂质的浓度。第一区31a可以具有与金属的导电性相似的导电性。
第一区31a可以具有与第二栅导体的平面形状基本上相同的平面形状。可以由与形成第二栅导体的工艺中使用的掩模相同的掩模而提供第一区31a。具体地，可以通过在非晶硅层上布置形成第二栅导体的工艺中使用的掩模并且掺杂杂质而提供具有与第二栅导体的平面形状基本上相同的平面形状的第一区31a。
第一区31a包括以下中的至少一个：与初始化电压线127重叠的第五子区31a-5、与寄生电容器控制图案79重叠的第六子区31a-6和与存储线126重叠的第七子区31a-7。在本文中，图示其中第一区31a包括与初始化电压线127重叠的第五子区31a-5、与寄生电容器控制图案79重叠的第六子区31a-6和与存储线126重叠的第七子区31a-7中的全部的示例性实施例，但是本发明不限于此，并且可以通过第二栅导体的配置修改第一区31a。
第五子区31a-5可以具有与初始化电压线127的平面形状基本上相同的平面形状。第五子区31a-5和初始化电压线127的边缘可以基本上对齐。类似于初始化电压线127，第五子区31a-5可以具有沿着第一方向D1延伸的形状。
第五子区31a-5可以与在第四晶体管T4的第一电极S4和第二电极D4之间的半导体层130重叠，并且可以与第七晶体管T7的第一电极S7重叠。
第五子区31a-5可以与沿着第二方向D2延伸的数据线171和驱动电压线172重叠。此外，第五子区31a-5可以与第二数据连接构件72部分重叠。
第六子区31a-6可以具有与寄生电容器控制图案79的平面形状基本上相同的平面形状。第六子区31a-6和寄生电容器控制图案79的边缘可以基本上对齐。
第六子区31a-6可以与沿着第二方向D2延伸的数据线171和驱动电压线172重叠。此外，在半导体层130中，第六子区31a-6可以与第三晶体管T3的一部分、第二晶体管T2的第一电极S2和第四晶体管T4的第二电极D4重叠。
第七子区31a-7可以具有与存储线126的平面形状基本上相同的平面形状。第七子区31a-7和存储线126的边缘可以基本上对齐。类似于存储线126，第七子区31a-7可以沿着第一方向D1延伸，并且可以包括延伸区和移除区。
第七子区31a-7可以与沿着第二方向D2延伸的数据线171和驱动电压线172重叠。此外，第七子区31a-7可以与第一数据连接构件71和第一栅电极155重叠。第七子区31a-7可以与第一晶体管T1重叠。
下文中，将在额外参照图10时描述第一层31的截面结构。将省略与上述配置相同的配置的描述。
第一层31被布置在粘合层111上。第一层31包括具有导电性的第一区31a和第二区31b。
第一区31a的厚度可以朝向第一区31a的端部变得更小。如图10中所示，第一区31a的端部可以相对于基板110的一个表面具有倾斜形状。
在示例性实施例中，第二栅导体和第一区31a可以具有基本上相同的平面形状。第一区31a的端部可以与第二栅导体的端部对齐。
下文中，将参照图11和图12描述发光二极管显示设备的示例性实施例。图11图示发光二极管显示设备的示例性实施例的截面图，并且图12图示发光二极管显示设备的示例性实施例的截面图。
参照图11，第一层31中的第一区31a的最大厚度ta可以小于第一层31的最大厚度t1。可以通过在第一层31的厚度方向D3上采用杂质仅掺杂第一层31的一部分而提供第一区31a。可以通过调节第一区31a的掺杂深度而提供比第一层31薄的第一区31a。
参照图12，第一区31a可以具有与第一层31的厚度基本上相同的厚度。第一区31a可以具有基本上均匀的厚度。第一区31a的端部可以垂直于基板110。第一区31a的具有垂直形状的端部可以与第二栅导体的端部对齐。
下文中，将参照图13至图15描述发光二极管显示设备的示例性实施例。图13、图14和图15分别图示发光二极管显示设备的示例性实施例的示意性平面图。将省略与上述示例性实施例的构成元件相同或相似的构成元件的描述。
参照图13，基板110包括：包括发光二极管的显示区域DA以及围绕显示区域DA的外围区域PA。在示例性实施例中，被布置在显示区域DA中的第一区31a可以在第一方向D1上延伸以被布置在外围区域PA中。
被布置在外围区域PA中的第一区31a可以连接至被布置在同一层或另一层中的信号线SL，并且可以通过接触孔连接。信号线SL被布置在外围区域PA中，并且可以将第一区31a的端部彼此连接。
信号线SL可以连接至焊盘并且连接至电源或接地。预定电压可以通过信号线SL施加至第一区31a。在说明书中，图示了其中焊盘被布置在与显示设备的长边平行的区中的配置，但是本发明不限于此，并且焊盘可以被布置在与显示设备的短边平行的区中。
在示例性实施例中，第一区31a可以接收驱动电压ELVDD，但是不限于此，并且例如，第一区31a可以接收公共电压ELVSS、数据电压、栅电压或另一恒定电压。
与第一区31a重叠的晶体管的沟道的阈值电压Vth(参照图1)可以根据施加至第一区31a的电压而偏移。当施加的电压是驱动电压ELVDD时并且当施加的电压是初始化电压Vint时，晶体管的阈值电压Vth可以在相反方向上偏移。因此，可以通过利用这种特性而根据要补偿的晶体管的特性将各个电压施加至第一区31a来补偿晶体管。此外，可以考虑晶体管的沟道是p型还是n型而确定施加至第一区31a的电压。
具体地，参照图14，与第二扫描线152重叠的第一子区31a-1可以沿着第一方向D1延伸，并且可以延伸至被布置在显示区域DA外部的外围区域PA。在此情况下，被布置在外围区域PA中的第一子区31a-1可以通过第一接触孔CNT1连接至信号线SL。
信号线SL可以如参照图13所描述而施加恒定电压，并且例如，它可以施加驱动电压ELVDD，但是不限于此，并且可以施加诸如栅电压、数据电压或公共电压的各种电压。在说明书中，第一子区31a-1在第一子区31a-1的两个端部处连接至信号线SL，但是本发明不限于此，并且第一子区31a-1可以仅在第一子区31a-1的任何一个端部处连接至信号线SL。
与第一扫描线151重叠的第二子区31a-2可以沿着第一方向D1延伸，并且可以延伸至被布置在显示区域DA外部的外围区域PA。在此情况下，被布置在外围区域PA中的第二子区31a-2可以通过第二接触孔CNT2连接至用于施加预定电压的信号线SL。
与发光控制线153重叠的第四子区31a-4可以沿着第一方向D1延伸，并且可以延伸至被布置在显示区域DA外部的外围区域PA。在此情况下，被布置在外围区域PA中的第四子区31a-4可以通过第三接触孔CNT3连接至用于施加预定电压的信号线SL。
此外，与第一栅电极155重叠的第三子区31a-3可以具有岛状。多个第三子区31a-3可以彼此不连接，并且可以不延伸至外围区域PA。可以不为多个第三子区31a-3直接供应单独的电压。
多个像素PX可以沿着第一方向D1和第二方向D2被重复布置，并且在说明书中，尽管仅示出其中多个像素PX沿第一方向D1被重复布置的一行PX1，但是多个像素PX可以在第二方向D2上被重复布置。
参照图15，与初始化电压线127重叠的第五子区31a-5可以沿着第一方向D1延伸，并且它可以横穿显示区域DA以延伸至被布置在显示区域DA外部的外围区域PA。在此情况下，被布置在外围区域PA中的第五子区31a-5可以通过第四接触孔CNT4连接至用于施加预定电压的信号线SL。
与存储线126重叠的第七子区31a-7可以沿着第一方向D1延伸，并且它可以横穿显示区域DA以延伸至被布置在显示区域DA外部的外围区域PA。在此情况下，被布置在外围区域PA中的第七子区31a-7可以通过第五接触孔CNT5连接至用于施加预定电压的信号线SL。
与寄生电容器控制图案79重叠的第六子区31a-6可以具有岛状。多个第六子区31a-6可以彼此不连接，并且可以不延伸至外围区域PA。可以不为第六子区31a-6直接供应单独的电压。
甚至在图15的示例性实施例中，多个像素PX可以沿着第一方向D1和第二方向D2被重复布置，并且在说明书中，尽管仅示出其中多个像素PX沿着第一方向D1被重复布置的一行PX1，但是多个像素PX可以在第二方向D2上被重复布置。
下文中，将参照图16至图21描述发光二极管显示设备的制造方法的示例性实施例。图16、图17、图18、图19、图20和图21分别图示根据制造工艺的发光二极管显示设备的截面图。将省略与上述示例性实施例的构成元件相同或相似的构成元件的描述。
参照图16，粘合层111被布置在基板110上，并且非晶硅层30被布置在粘合层111上。非晶硅层30可以与基板110的正面重叠。
基板110可以包括塑料层110a和110c以及阻挡层110b。塑料层110a和110c以及阻挡层110b可以交替堆叠。
随后，如图17中所示，光敏树脂合成物PR被涂敷在非晶硅层30上，并且使用用于栅导体的掩模MASK对光敏树脂合成物PR进行曝光。在此情况下，光敏树脂合成物PR可以是负性光敏树脂合成物。
随后，如图18中所示，提供图案化后的光敏树脂层PR1。可以通过对曝光后的光敏树脂合成物PR进行显影而提供图案化后的光敏树脂层PR1。在图17中，被布置在不与掩模MASK重叠的区中的光敏树脂合成物被固化以形成图18的图案化后的光敏树脂层PR1。
随后，使用图案化后的光敏树脂层PR1作为掩模而提供包括第一区31a和第二区31b的第一层31。第一区31a可以是不与图案化后的光敏树脂层PR1重叠并且采用杂质掺杂的区。第二区31b与图案化后的光敏树脂层PR1重叠，并且包括未采用杂质掺杂的非晶硅。
下文中，图案化后的光敏树脂层PR1被移除。
随后，如图19中所示，缓冲层112、半导体层130和第一栅绝缘膜141被顺序地布置在第一层31上。此外，第一金属层150被堆叠在第一栅绝缘膜141上。第一金属层150是用于形成第一栅导体的层，并且可以与基板110的正面重叠。
随后，如图20中所示，第二光敏树脂图案PR2通过图17中使用的掩模MASK被布置在第一金属层150上。
可以通过涂敷光敏树脂合成物、使用掩模MASK对它进行曝光和显影而提供第二光敏树脂图案PR2。在此情况下，光敏树脂合成物可以是正性光敏树脂合成物，并且可以移除光敏树脂合成物的由掩模MASK暴露的一部分。
随后，可以使用第二光敏树脂图案PR2蚀刻暴露的第一金属层150以形成如图21中所示的第一栅导体的发光控制线153和第一栅电极155。在示例性实施例中，在形成第一栅导体和第一区的工艺中使用的掩模可以是相同的掩模。可以简化工艺，并且可以降低工艺成本。
随后，在示例性实施例中，堆叠剩余的部件以能够提供发光二极管显示设备。
在示例性实施例中，可以利用在形成第一栅导体或第二栅导体的工艺中使用的掩模以形成包括第一区和第二区的第一层。因此，在制造工艺中使用的掩模的数量未增加，并且因此可以简化工艺。此外，可以提供其中在与基板的正面重叠的区中未掺杂杂质并且仅在需要部分阻挡的区中掺杂杂质的第一区。通过包括这种第一层，可以提供具有出色性能的晶体管以及具有残像改善效果的发光二极管显示设备。
虽然已经结合当前被视作是实际的示例性实施例而描述了本发明，但是要理解，本发明不限于所公开的实施例，而是相反，意在覆盖包括在所附权利要求的精神和范围内的各种修改和等价设置。

Claims (10)

1.一种发光二极管显示设备，包括：
基板；
被布置在所述基板上的第一层；
被布置在所述第一层上并且包括第一栅电极的第一晶体管；以及
电连接至所述第一晶体管的发光二极管，
其中：所述第一层与所述第一栅电极重叠，并且包括：包括第一材料的第一区以及包括不同于所述第一材料的第二材料的第二区，
所述第一材料包括采用杂质掺杂的非晶硅，并且所述第二材料包括非晶硅。
2.根据权利要求1所述的发光二极管显示设备，进一步包括：
被布置在所述第一层上的第一栅导体，
其中：所述第一栅导体包括第一扫描线、第二扫描线、发光控制线和所述第一栅电极。
3.根据权利要求2所述的发光二极管显示设备，其中：
所述第一区具有与所述第一栅导体的平面形状相同的平面形状。
4.根据权利要求2所述的发光二极管显示设备，其中：
所述第一区包括以下中的至少一个：
与所述第二扫描线重叠的第一子区，
与所述第一扫描线重叠的第二子区，
与所述第一栅电极重叠的第三子区，和
与所述发光控制线重叠的第四子区，其中：
所述第一子区、所述第二子区和所述第四子区沿着第一方向延伸。
5.根据权利要求1所述的发光二极管显示设备，其中：
所述发光二极管显示设备包括被布置在所述第一层上的第二栅导体，并且
所述第二栅导体包括寄生电容器控制图案、存储线和初始化电压线。
6.根据权利要求5所述的发光二极管显示设备，其中：
所述第一区具有与所述第二栅导体的平面形状相同的平面形状。
7.根据权利要求5所述的发光二极管显示设备，其中：
所述第一区包括以下中的至少一个：
与所述初始化电压线重叠的第一子区，
与所述寄生电容器控制图案重叠的第二子区，和
与所述存储线重叠的第三子区，
其中：
所述第一子区和所述第三子区沿着第一方向延伸。
8.根据权利要求1所述的发光二极管显示设备，其中：
所述第一区与所述第一晶体管重叠。
9.根据权利要求1所述的发光二极管显示设备，其中：
驱动电压被施加至所述第一区。
10.根据权利要求1所述的发光二极管显示设备，其中：
所述第一区的厚度朝向所述第一区的端部减小。
CN201911324784.2A 2018-12-21 2019-12-20 发光二极管显示设备 Pending CN111354758A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180167472A KR102537379B1 (ko) 2018-12-21 2018-12-21 발광 표시 장치
KR10-2018-0167472 2018-12-21

Publications (1)

Publication Number Publication Date
CN111354758A true CN111354758A (zh) 2020-06-30

Family

ID=71097760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911324784.2A Pending CN111354758A (zh) 2018-12-21 2019-12-20 发光二极管显示设备

Country Status (3)

Country Link
US (1) US11133364B2 (zh)
KR (1) KR102537379B1 (zh)
CN (1) CN111354758A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN114388596A (zh) * 2020-10-19 2022-04-22 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20230020035A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 증착용 마스크

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
KR101912406B1 (ko) 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
KR101960458B1 (ko) * 2012-09-18 2019-03-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102139677B1 (ko) 2013-11-25 2020-07-30 엘지디스플레이 주식회사 플렉서블 유기전계 발광장치 및 그 제조방법
KR102141557B1 (ko) 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR102367215B1 (ko) 2015-08-31 2022-02-24 엘지디스플레이 주식회사 유기발광표시장치

Also Published As

Publication number Publication date
KR102537379B1 (ko) 2023-05-26
KR20200078778A (ko) 2020-07-02
US20200203456A1 (en) 2020-06-25
US11133364B2 (en) 2021-09-28

Similar Documents

Publication Publication Date Title
US10885847B2 (en) Organic light emitting diode display
US11272078B2 (en) Display device having an emission layer
US11682353B2 (en) Organic light emitting diode display device
US10930725B2 (en) Organic light emitting diode display device
US20180226618A1 (en) Organic light emitting diode display device and manufacturing method thereof
US11087678B2 (en) Organic light-emitting display
US11380746B2 (en) Organic light emitting diode display device
US9929225B2 (en) Display device and a manufacturing method thereof
US11133364B2 (en) Light emitting diode display device
US20220416005A1 (en) Display panel and display device
CN111834378A (zh) 显示装置
US11683964B2 (en) Organic light emitting diode display having electrode structure for improved display quality
US20240021770A1 (en) Display device and manufacturing method thereof
CN110581153A (zh) 有机发光二极管显示装置
US20230371325A1 (en) Organic light emitting diode display
US20230206841A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination