CN111834378A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111834378A
CN111834378A CN202010305109.1A CN202010305109A CN111834378A CN 111834378 A CN111834378 A CN 111834378A CN 202010305109 A CN202010305109 A CN 202010305109A CN 111834378 A CN111834378 A CN 111834378A
Authority
CN
China
Prior art keywords
voltage line
common voltage
line
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010305109.1A
Other languages
English (en)
Inventor
金兑勋
郭源奎
裵汉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111834378A publication Critical patent/CN111834378A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及一种显示装置，所述显示装置包括：基底，包括显示区域和非显示区域；外部公共电压线，设置在所述非显示区域中；多个像素和公共电压线，设置在所述显示区域中；以及驱动电压线，连接到所述多个像素中的每个像素，其中，在平面图中，所述多个像素的子集与所述显示区域中的所述公共电压线重叠，并且所述外部公共电压线和所述公共电压线彼此连接。

Description

显示装置
相关申请的交叉引用
本申请要求于2019年4月18日在韩国知识产权局提交的第10-2019-0045420号韩国专利申请的优先权和权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及显示装置，具体地，涉及在显示区域内部连接非显示区域的公共电压线的显示装置。
背景技术
显示装置显示图像。近来，发射显示装置已作为自发射显示器引起关注。
发射显示装置具有自发光特性，且与液晶显示器不同，不需要单独的光源，因此可以减小发射显示装置的厚度和重量。此外，发射显示装置呈现出诸如低功耗、高亮度和高响应速度的高质量特性。
通常，发射显示装置可以包括：基底；设置在基底上的多个薄膜晶体管；设置在构成薄膜晶体管的布线之间的多个绝缘层；以及连接到薄膜晶体管的发光元件。有机发光元件可以是发光元件的示例。
另一方面，随着显示装置的边框变得更薄，用户的视线会固定或会聚在图像(或显示装置的屏幕)上。近年来，已经开发了一种全表面显示技术以消除显示装置的前表面上的边框，并且在显示装置的整个前表面上显示图像。
本背景部分中公开的以上信息仅用于增强对本公开的背景的理解，因此，以上信息可能包含不构成对于本领域普通技术人员而言已知的现有技术的信息。
发明内容
本公开提供了用于防止公共电压下降并使右边框/左边框最小化的显示装置。
根据本公开的示例性实施例的显示装置包括：基底，包括显示区域和非显示区域；外部公共电压线，设置在所述非显示区域中；多个像素和公共电压线，设置在所述显示区域中；以及驱动电压线，连接到所述多个像素中的每个像素，其中，在平面图中，所述多个像素的子集与所述显示区域中的所述公共电压线重叠，并且所述外部公共电压线和所述公共电压线彼此连接。
所述驱动电压线可以经由驱动电压连接线间接地连接到所述多个像素的所述子集。
所述外部公共电压线可以设置为围绕所述显示区域的四个边缘。
所述公共电压线还可以包括横向公共电压线和纵向公共电压线。
所述外部公共电压线可以经由所述显示区域被划分。
所述显示装置还可以包括设置在所述非显示区域中的外部初始化电压线和外部驱动电压线，并且所述外部初始化电压线、所述外部驱动电压线和所述外部公共电压线中的每一条可以具有多层结构。
所述外部初始化电压线、所述外部驱动电压线和所述外部公共电压线中的每一条可以包括彼此分离的多个部分，并且所述多个部分中的每个部分可以通过连接构件彼此连接。
所述连接构件可以与所述显示区域中的栅极线、数据线或像素电极设置在同一层上。
所述连接构件可以包括与所述栅极线设置在同一层上的第一连接构件以及与所述像素电极设置在同一层上的第二连接构件，并且所述第一连接构件和所述第二连接构件可以在平面图中彼此重叠。
所述显示区域还可以包括设置在所述显示区域中并与所述驱动电压线交叉的驱动电压连接线，并且所述驱动电压连接线的宽度可以在所述公共电压线和所述驱动电压连接线重叠处减小。
所述驱动电压连接线、所述驱动电压线和所述公共电压线可以设置在彼此不同的层上，并且所述驱动电压连接线可以设置为比所述驱动电压线和所述公共电压线更靠近所述基底。
所述显示装置还可以包括与所述非显示区域中的所述外部公共电压线接触的公共电极。
根据本公开的另一示例性实施例的显示装置包括：基底，包括显示区域和非显示区域；外部公共电压线，设置在所述非显示区域中；多个像素，设置在所述显示区域中；驱动电压线，连接到所述多个像素中的每个像素；以及多条公共电压线，设置在所述显示区域中，其中，所述外部公共电压线和所述多条公共电压线彼此连接。
所述外部公共电压线可以设置为围绕所述显示区域的四个边缘。
所述多条公共电压线和所述驱动电压线可以设置在同一层上。
所述多条公共电压线中的每条公共电压线还可以包括横向公共电压线和纵向公共电压线。
所述多条公共电压线可以设置为比所述驱动电压线更远离所述基底，并且绝缘层可以设置在所述多条公共电压线和所述驱动电压线之间。
所述外部公共电压线可以设置为经由所述显示区域被划分。
所述显示装置还可以包括设置在所述非显示区域中的外部初始化电压线和外部驱动电压线，并且所述外部初始化电压线、所述外部驱动电压线和所述外部公共电压线中的每一条可以具有多层结构。
所述外部初始化电压线、所述外部驱动电压线和所述外部公共电压线中的每一条可以包括彼此分离的多个部分，并且所述多个部分中的每个部分可以通过连接构件彼此连接。
所述连接构件可以与所述显示区域中的栅极线、数据线或像素电极设置在同一层上。
所述显示装置还可以包括设置在所述显示区域中并与所述驱动电压线交叉的驱动电压连接线，并且所述驱动电压连接线的宽度可以在所述公共电压线和所述驱动电压连接线重叠处减小。
根据示例性实施例，通过将非显示区域中的外部公共电压线连接到显示区域中的公共电压线，可以防止公共电压下降，并且可以使显示装置的右侧边框和左侧边框最小化。
附图说明
图1是示出了根据本公开的示例性实施例的显示装置的视图。
图2是示出了根据另一示例性实施例的显示装置的视图。
图3是示出了根据另一示例性实施例的显示装置的视图。
图4是示出了根据另一示例性实施例的显示装置的视图。
图5是示出了根据另一示例性实施例的显示装置的视图。
图6是示出了根据另一示例性实施例的显示装置的视图。
图7是示意性地示出了根据示例性实施例的显示装置的显示区域中的驱动电压连接线、驱动电压线和公共电压线的布置形状的视图。
图8至图10分别是示意性地示出了根据另一示例性实施例的显示装置中的显示区域内的驱动电压连接线、驱动电压线和公共电压线的布置形状的视图。
图11是示出了根据本公开的示例性实施例的显示装置中的显示区域和非显示区域的布线连接结构的视图。
图12和图13是示出了根据另一示例性实施例的显示装置中的显示区域和非显示区域的布线连接结构的视图。
图14是根据示例性实施例的显示装置的一个像素的等效电路图的视图。
图15是根据示例性实施例的显示装置的像素区域的布局图。
图16是沿着图15的线XVI-XVI'截取的截面图。
图17是根据示例性实施例的显示装置的像素区域的布局图。
具体实施方式
在下文中将参考附图更充分地描述本公开，在附图中示出了本公开的示例性实施例。如本领域技术人员将认识到的，在不脱离本公开的精神或范围的情况下，可以以各种不同的方式修改所描述的实施例。
附图和附随的描述将被认为本质上是说明性的而不是限制性的。在整个说明书中，同样的附图标记表示同样的元件。
此外，在附图中，为了更好地理解和易于描述，任意地表示每个元件的尺寸和厚度，并且本公开不限于此。在附图中，为了清楚、更好地理解和易于描述，夸大了层、膜、面板、区域、区位等的厚度。
将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”时，该元件可以直接在另一元件上，或者在它们之间也可以存在一个或多个中间元件。相比之下，当元件被称为“直接在”另一元件“上”时，不存在中间元件。此外，在说明书中，词语“在……上”或“在……上方”意指位于目标部分上或位于目标部分下方，而不必然意指基于重力方向位于目标部分的上侧。
另外，除非明确地描述为相反，否则词语“包括”和诸如“包含”或“含有”的变型将被理解为隐含包括陈述的元件，而不排除任何其他元件。
此外，在整个说明书中，短语“在平面上”意指从顶部观察目标部分，而短语“在截面上”意指通过从侧面垂直切割目标部分所形成的截面。
现在，参照附图描述根据本公开的示例性实施例的显示装置。
图1是示出了根据本公开的示例性实施例的显示装置的视图。参照图1，显示装置包括显示区域DA和非显示区域NDA。
多个像素PX1、PX2和PX3设置在显示区域中，并且驱动电压线172连接到每个像素并向像素施加驱动电压VDD。与驱动电压线172交叉的驱动电压连接线172c设置在显示区域DA中。驱动电压连接线172c与驱动电压线172交叉，并在交叉点处连接到驱动电压线172。因此，传输到驱动电压线172的驱动电压可以经由驱动电压连接线172c传输到相邻的像素。驱动电压连接线172c可以设置在与驱动电压线172的层不同的层上。
为了方便起见，图1仅示出了像素PX1、PX2和PX3、驱动电压线172以及驱动电压连接线172c的部分视图。
外部驱动电压线1720设置在非显示区域NDA中。外部驱动电压线1720可以包括经由显示区域DA彼此分离的第一驱动电压线1720a和第二驱动电压线1720b。第一驱动电压线1720a和第二驱动电压线1720b可以在非显示区域NDA中彼此不连接，并可以连接到显示区域DA中的驱动电压线172。
外部公共电压线7410设置在非显示区域NDA中。外部公共电压线7410可以包括彼此分离的第一公共电压线7410a和第二公共电压线7410b。第一公共电压线7410a和第二公共电压线7410b可以经由显示区域DA彼此分离，并可以通过设置在显示区域DA中的公共电压线741彼此连接。
参照图1，连接到多个像素PX1、PX2和PX3的驱动电压线172中的一条驱动电压线172可以替换为公共电压线741。因此，经由显示区域DA彼此间隔开的第一公共电压线7410a和第二公共电压线7410b可以经由公共电压线741彼此连接。
因此，当通过显示区域DA中的公共电压线741连接第一公共电压线7410a和第二公共电压线7410b时，可以解决在公共电压VSS的传输时段期间的电压下降的问题。另外，因为第一公共电压线7410a和第二公共电压线7410b未设置在显示区域DA的边缘处，所以可以使左侧非显示区域NDA和右侧非显示区域NDA最小化。
换言之，当外部公共电压线7410设置为围绕显示区域DA的全部四个边缘时，在传输公共电压VSS的过程中会发生电压下降。另外，因为外部公共电压线7410应当设置在位于显示区域DA的左侧边缘和右侧边缘外部的左侧非显示区域NDA和右侧非显示区域NDA上，所以可能无法去除左侧非显示区域NDA和右侧非显示区域NDA。
然而，如图1中所示，当外部公共电压线7410设置为经由显示区域DA彼此分离并通过设置在显示区域DA中的公共电压线741彼此连接时，可以防止公共电压减小的问题，并且可以去除左侧非显示区域NDA和右侧非显示区域NDA，从而使边框最小化，或者甚至完全去除至少位于显示装置的右侧和左侧的边框。
公共电极270(本文中，也称为第二电极)与外部公共电压线7410接触，从而接收公共电压VSS。如图1中所示，连接到多个像素PX1、PX2和PX3的驱动电压线172之中的连接到像素PX3的驱动电压线172替换为公共电压线741，然而，驱动电压线172通过显示区域DA中的驱动电压连接线172c连接，从而所有像素PX1、PX2和PX3均可以接收驱动电压VDD。
下面的表1示出了根据图1的示例性实施例的显示装置的长期均匀性(long rangeuniformity，LRU)、电压下降和面板耗电减小量。表2示出了其中公共电压线741未设置在显示区域DA中并且外部公共电压线7410围绕显示区域DA的全部四个边缘的比较性显示装置的LRU、电压下降和面板耗电减小量。
(表1)
项目 结果
LRU(％) 81.25
VDD下降(V) 0.22
VSS下降(V) 2.16
面板耗电减小量 19.2％
(表2)
项目 结果
LRU(％) 79.24
VDD下降(V) 0.18
VSS下降(V) 4.09
将表1和表2进行比较，当外部公共电压线7410未设置在显示区域DA的右侧和左侧并且外部公共电压线7410通过显示区域DA内部的公共电压线741连接时，公共电压减小量低。通过经由显示区域DA中的公共电压线741连接外部公共电压线7410，可以减小公共电压下降，并可以改善LRU。
图2是示出了根据另一示例性实施例的显示装置的视图。参照图2，除了外部公共电压线7410的形状以及外部公共电压线7410围绕显示区域DA的四个边缘的点之外，该显示装置与图1的显示装置相同。省略了相同的组成元件的详细描述。在图2的情况下，与图1中同样地，设置在显示区域DA中的公共电压线741连接到外部公共电压线7410。因此，可以防止在公共电压VSS的传输过程期间的电压下降。
图3是示出了根据另一示例性实施例的显示装置的视图。参照图3，除了设置在显示区域DA中的公共电压线741包括横向公共电压线741b和纵向公共电压线741a之外，该显示装置与图2的显示装置相同。省略了相同的组成元件的详细描述。即，该显示装置具有网格结构，该网格结构的公共电压线741包括横向公共电压线741b和纵向公共电压线741a。在这种情况下，可以有效地防止公共电压VSS的减小，并且公共电压VSS可以通过具有网格结构的公共电压线741均匀地传输。
图4至图6是分别示出了根据另一示例性实施例的显示装置的视图。参照图4，公共电压线741设置在显示区域DA中，然而，与图1中示出的显示装置不同，公共电压线741与分别连接到像素PX1、PX2和PX3的驱动电压线172分离地设置。其他构造与图1中示出的构造相同，并且省略了相同构造的详细描述。即，如果在显示区域DA中有足够的空间可以分离地设置公共电压线741，则可以在不去除现有的驱动电压线172的情况下分离地形成公共电压线741。
除了在不去除显示区域DA中的驱动电压线172的情况下另外形成公共电压线741之外，图5也与图2相同。省略了相同的组成元件的详细描述。
除了在不去除显示区域DA中的驱动电压线172的情况下另外形成公共电压线741之外，图6与图3相同。省略了相同的组成元件的详细描述。
在图1至图6中，驱动电压连接线172c、驱动电压线172和公共电压线741可以分别设置在不同的层中，从而彼此分离。尽管驱动电压连接线172c和驱动电压线172可以设置在彼此不同的层中，但是驱动电压连接线172c和驱动电压线172通过接触孔连接，从而均匀地传输驱动电压VDD。
图7示意性地示出了显示区域DA中的驱动电压连接线172c、驱动电压线172和公共电压线741的布置形状。在图7中，PX1、PX2和PX3表示连接到一条或多条连接布线中的各自的连接布线的像素。
参照图7，驱动电压连接线172c、驱动电压线172和公共电压线741分别设置在不同的层上。例如，驱动电压连接线172c可以设置在最底层上，使得驱动电压连接线172c最靠近显示装置的基底，接着是驱动电压线172和公共电压线741。然而，本公开不限于此，并且它们可以以不同的堆叠顺序设置。在一些实施例中，驱动电压线172和公共电压线741可以设置在同一层上。
参照图7，与公共电压线741重叠的驱动电压连接线172c的宽度可以比与驱动电压线172重叠的驱动电压连接线172c的宽度窄。因此，可以减小公共电压线741和驱动电压连接线172c彼此短路的风险。驱动电压连接线172c和驱动电压线172通过接触孔28彼此连接。
图8示意性地示出了根据另一示例性实施例的显示装置中的显示区域DA中的驱动电压连接线172c、驱动电压线172和公共电压线741的布置形状。参照图8，公共电压线741包括横向公共电压线741b和纵向公共电压线741a。除了公共电压线741包括横向公共电压线741b和纵向公共电压线741a之外，该显示装置与根据图7的示例性实施例的显示装置相同。省略了相同的组成元件的详细描述。
横向公共电压线741a和纵向公共电压线741b可以设置在同一层上并彼此连接。即，公共电压线741可以具有包括横向公共电压线741b和纵向公共电压线741a的网格形状。在这种情况下，公共电压线741可以设置在与驱动电压线172的层不同的层上，并且在公共电压线741和驱动电压线172之间可以设置有绝缘层。在一个实施例中，驱动电压线172可以设置为比公共电压线741更靠近基底。
图9示意性地示出了根据另一示例性实施例的显示装置中的显示区域DA中的驱动电压连接线172c、驱动电压线172和公共电压线741的布置形状。参照图9，除了公共电压线741设置在像素PX1、PX2和PX3外部之外，该显示装置与图7的示例性实施例相同。省略了相同的组成元件的详细描述。因为公共驱动电压线741设置在像素PX1、PX2和PX3外部，所以在未去除现有的驱动电压线172的情况下设置公共电压线741。即，每条驱动电压线172连接到像素PX1、PX2和PX3中的各自的像素，并且公共电压线741分离地设置在像素之间的每个空的区域中。公共电压线741可以与驱动电压线172设置在同一层上。
图10示意性地示出了根据另一示例性实施例的显示装置中的显示区域DA中的驱动电压连接线172c、驱动电压线172和公共电压线741的布置形状。参照图10，公共电压线741包括横向公共电压线741b和纵向公共电压线741a。除了公共电压线741包括横向公共电压线741b和纵向公共电压线741a之外，该显示装置与根据图9的示例性实施例的显示装置相同。省略了相同的组成元件的详细描述。
横向公共电压线741b和纵向公共电压线741a可以设置在同一层上并彼此连接。即，公共电压线741可以具有包括横向公共电压线741a和纵向公共电压线741b的网格形状。
公共电压线741可以设置在驱动电压线172上。公共电压线741可以设置为比驱动电压线172更远离基底，并且绝缘层可以设置在驱动电压线172和公共电压线741之间。
接下来，参照附图描述显示区域DA和非显示区域NDA的连接布线的各种方法。
图11示出了根据本公开的示例性实施例的显示装置中的显示区域DA和非显示区域NDA的布线连接结构。在图11至图13中，为了更好地理解和便于描述，关于布线描述了从每条布线传输的电压。
参照图11，显示装置包括设置在非显示区域NDA中的外部公共电压线7410、外部初始化电压线1270和外部驱动电压线1720。
外部公共电压线7410包括彼此分离的第一公共电压线7410a、第二公共电压线7410b、第三公共电压线7410c和第四公共电压线7410d。外部公共电压线7410可以以包括至少第一层和第二层的多个层形成。在图11中，以不同的图案示出了第一层和第二层。第二公共电压线7410b、第三公共电压线7410c和第四公共电压线7410d可以包括第一层和第二层，并且第一公共电压线7410a可以仅包括第一层。
在这种情况下，第一层可以是与显示区域DA的第一源极/漏极层相同的层，并且第二层可以是与显示区域DA的第二源极/漏极层相同的层。
第一公共电压线7410a、第二公共电压线7410b、第三公共电压线7410c和第四公共电压线7410d通过第一连接构件7415、第二连接构件7416以及接触孔14和15彼此连接。第一连接构件7415可以与其中设置有显示区域DA中的像素电极的层设置在同一层中。第一连接构件7415可以通过接触孔15连接到第二连接构件7416，并且第二连接构件7416可以通过接触孔14连接到外部公共电压线7410a。第二连接构件7416可以与显示区域DA的第二源极/漏极层设置在同一层中。
另外，设置为靠近显示区域DA的第一公共电压线7410a通过连接构件7417连接到设置在显示区域DA中的公共电压线741。第一公共电压线7410a和连接构件7417可以通过接触孔18连接。连接构件7417可以与第二源极/漏极层设置在同一层中。
外部初始化电压线1270部分地突出，并且突出的区域的一部分包括第二层。即，外部初始化电压线1270可以包括与显示区域DA的第一源极/漏极层处于同一层的第一层以及与显示区域DA的第二源极/漏极层处于同一层的第二层。
外部初始化电压线1270通过连接构件1275连接到显示区域DA内部的初始化电压线127。连接构件1275可以与第二源极/漏极层设置在同一层中。连接构件1275可以经由接触孔27连接到外部初始化电压线1270。连接构件1275的第二层还可以通过接触孔28连接到第一层。
外部驱动电压线1720可以包括与显示区域DA的第一源极/漏极层处于同一层的第一层以及与显示区域DA的第二源极/漏极层处于同一层的第二层。第二层的一部分延伸到显示区域DA，以连接到显示区域DA的驱动电压线172。
接下来，参照图12描述根据本公开的另一示例性实施例的显示装置。参照图12，外部初始化电压线1270设置为比外部公共电压线7410更靠近显示区域DA。外部初始化电压线1270通过接触孔27连接到连接构件1275，并通过连接构件1275连接到显示区域DA内部的初始化电压线127。连接构件1275可以与显示区域DA的第一源极/漏极层设置在同一层中。外部初始化电压线1270可以经由连接构件1276、1277和1278连接到外部。连接构件1276和连接构件1278可以与连接构件1275设置在同一层中，并且连接构件1277可以与显示区域DA中的像素电极设置在同一层中。连接构件1277可以通过接触孔25分别连接到连接构件1276和连接构件1278。连接构件1276还经由接触孔28连接到外部初始化电压线1270。
外部公共电压线7410经由接触孔14连接到连接构件7417。外部公共电压线7410经由连接构件7417连接到显示区域DA的公共电压线741。外部公共电压线7410与显示区域DA的第一源极/漏极层设置在同一层中。外部公共电压线7410的一部分包括第二层，并且第二层与显示区域DA的第二源极/漏极层设置在同一层中。第一层和第二层可以通过接触孔15彼此连接。
接下来，描述外部驱动电压线1720。外部驱动电压线1720包括与显示区域DA的第一源极/漏极层处于同一层的第一层以及与显示区域DA的第二源极/漏极层处于同一层的第二层。外部驱动电压线1720的第一层的各个部分彼此分离，但是通过第二层彼此连接。第二层的一部分延伸为连接到显示区域DA的驱动电压线172，以传输驱动电压VDD。
接下来，参照图13描述根据本公开的另一示例性实施例的显示装置。参照图13，外部驱动电压线1720、外部公共电压线7410和外部初始化电压线1270以单个层形成。外部驱动电压线1720、外部公共电压线7410和外部初始化电压线1270中的每一条沿在显示区域DA的边缘平行的方向上设置。
另外，岛形状的外部驱动电压线1721、外部公共电压线7411和外部初始化电压线1271通过连接构件7711分别连接到岛形状的外部驱动电压线1720、外部公共电压线7410和外部初始化电压线1270。连接构件7711通过接触孔17连接到每条布线。连接构件7711可以与其中设置有显示区域DA中的像素电极的层设置在同一层中。
另外，岛形状的外部驱动电压线1721、外部公共电压线7411和外部初始化电压线1271通过连接构件7712分别连接到岛形状的外部驱动电压线1720、外部公共电压线7410和外部初始化电压线1270。每个连接构件7712通过接触孔12连接到布线。连接构件7712可以与显示区域DA中的栅极导体层设置在同一层。
岛形状的布线和线形状的布线可以通过彼此重叠的两个连接构件来连接。即，彼此分离的布线通过连接构件7712和连接构件7711连接，连接构件7712与显示区域DA中的栅极导体层设置在同一层，连接构件7711与其中设置有显示区域DA中的像素电极的层设置在同一层。
图11至图13仅是示例，并且图1至图9中示出的显示装置的布线连接结构不限于图11至图13的结构。
接下来，参照图14至图16描述显示区域DA的像素结构。图14是根据示例性实施例的显示装置的一个像素的等效电路图。
参照图14，显示装置的像素PX包括多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、发光二极管LED以及多条信号线127、151、152、153、158、171、172和741。
显示装置包括其中显示图像的显示区域，并且像素PX以各种形式布置在显示区域中。
多个晶体管T1、T2、T3、T4、T5、T6和T7包括驱动晶体管T1、两个开关晶体管以及用于操作发光二极管LED的补偿晶体管T4、T5、T6和T7，所述两个开关晶体管连接到扫描线151且包括第二晶体管T2和第三晶体管T3。这些补偿晶体管T4、T5、T6和T7可以包括第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。
多条信号线127、151、152、153、158、171、172和741可以包括扫描线151、前一扫描线152、发光控制线153、旁路控制线158、数据线171、驱动电压线172、初始化电压线127和公共电压线741。旁路控制线158可以对应于前一扫描线152的一部分，或者可以与其电连接。
扫描线151连接到第二晶体管T2的栅电极G2和第三晶体管T3的栅电极G3，并传输扫描信号Sn。前一扫描线152连接到第四晶体管T4的栅电极G4，并传输施加到设置在前一级的像素PX的前一扫描信号Sn-1。发光控制线153连接到发光控制器(未示出)，并将发光控制信号EM传输到第五晶体管T5的栅电极G5和第六晶体管T6的栅电极G6，并且控制发光二极管LED发射的时间。旁路控制线158将旁路信号GB传送到第七晶体管T7的栅电极G7。
数据线171是传输从数据驱动器(未示出)产生的数据电压Dm的布线，并且发光二极管LED(也称为发光元件)的亮度根据数据电压Dm而变化。驱动电压线172施加驱动电压ELVDD(也称为VDD，如图1中所示)。当第四晶体管T4导通时，初始化电压线127传输初始化电压Vint(即VINT，如图11、图12和图13中所示)，初始化电压Vint使施加到驱动晶体管T1的栅电极G1的电压初始化。公共电压线741施加公共电压ELVSS(也称为VSS，如图1中所示)。施加到驱动电压线172、初始化电压线127和公共电压线741的电压可以是恒定电压。
驱动晶体管T1根据数据电压Dm调节从驱动晶体管T1输出的驱动电流Id的量。驱动电流Id被施加到发光二极管LED，以根据数据电压Dm控制发光二极管LED的亮度。为此目的，驱动晶体管T1的第一电极S1设置为接收驱动电压ELVDD。第一电极S1经由第五晶体管T5连接到驱动电压线172。另外，驱动晶体管T1的第一电极S1还连接到第二晶体管T2的第二电极D2，以便当第二晶体管T2导通时，数据电压Dm被还施加到第一电极S1。驱动晶体管T1的第二电极D1(输出电极)设置为朝向发光二极管LED输出驱动电流Id。驱动晶体管T1的第二电极D1经由第六晶体管T6连接到发光二极管LED。另一方面，驱动晶体管T1的栅电极G1连接到存储电容器Cst的第二存储电极E2。因此，施加到驱动晶体管T1的栅电极G1的电压根据存储在存储电容器Cst中的电压而改变，并且从驱动晶体管T1输出的驱动电流Id相应地改变。
第二晶体管T2将数据电压Dm接收到像素PX中。第二晶体管T2的栅电极G2连接到扫描线151，第二晶体管T2的第一电极S2连接到数据线171，第二晶体管T2的第二电极D2连接到驱动晶体管T1的第一电极S1。当第二晶体管T2根据通过扫描线151传输的扫描信号Sn而导通时，通过数据线171传输的数据电压Dm被传送到驱动晶体管T1的第一电极S1。
第三晶体管T3使得补偿电压(数据电压Dm和驱动晶体管T1的阈值电压Vth之和)传输到存储电容器Cst的第二存储电极E2，所述补偿电压的数据电压Dm通过驱动晶体管T1而改变。第三晶体管T3的栅电极G3与扫描线151连接，第三晶体管T3的第一电极S3连接到驱动晶体管T1的第二电极D1，并且第三晶体管T3的第二电极D3连接到存储电容器Cst的第二存储电极E2和驱动晶体管T1的栅电极G1。当第三晶体管T3根据通过扫描线151传输的扫描信号Sn而导通时，驱动晶体管T1的栅电极G1和第二电极D1被以二极管方式连接，并且驱动晶体管T1的第二电极D1和存储电容器Cst的第二存储电极E2连接。
第四晶体管T4用于使驱动晶体管T1的栅电极G1和存储电容器Cst的第二存储电极E2初始化。第四晶体管T4的栅电极G4连接到前一扫描线152，第四晶体管T4的第一电极S4连接到初始化电压线127，并且第四晶体管T4的第二电极D4经由第三晶体管T3的第二电极D3连接到存储电容器Cst的第二存储电极E2和驱动晶体管T1的栅电极G1。第四晶体管T4根据通过前一扫描线152传输的前一扫描信号Sn-1将初始化电压Vint传送到驱动晶体管T1的栅电极G1和存储电容器Cst的第二存储电极E2。因此，驱动晶体管T1的栅电极G1的栅极电压和存储电容器Cst被初始化。初始化电压Vint具有低电压值，从而作为可以使驱动晶体管T1导通的电压。
第五晶体管T5用于将驱动电压ELVDD传输到驱动晶体管T1。第五晶体管T5的栅电极G5连接到发光控制线153，第五晶体管T5的第一电极S5连接到驱动电压线172，并且第五晶体管T5的第二电极D5连接到驱动晶体管T1的第一电极S1。
第六晶体管T6用于将从驱动晶体管T1输出的驱动电流Id传递到发光二极管LED。第六晶体管T6的栅电极G6连接到发光控制线153，第六晶体管T6的第一电极S6连接到驱动晶体管T1的第二电极D1，并且第六晶体管T6的第二电极D6连接到发光二极管LED的阳极。
第五晶体管T5和第六晶体管T6根据通过发光控制线153传输的发光控制信号EM而同时导通。当将驱动电压ELVDD通过第五晶体管T5施加到驱动晶体管T1的第一电极S1时，驱动晶体管T1根据驱动晶体管T1的栅电极G1的电压(即，存储电容器Cst的第二存储电极E2的电压)输出驱动电流Id。驱动电流Id通过第六晶体管T6流到发光二极管LED。随着电流Iled流过发光二极管LED，发光二极管LED发光。
第七晶体管T7负责使发光二极管LED的阳极初始化。第七晶体管T7的栅电极G7连接到旁路控制线158，第七晶体管T7的第一电极S7连接到发光二极管LED的阳极，并且第七晶体管T7的第二电极D7连接到初始化电压线127。根据一个实施例，旁路控制线158可以连接到前一扫描线152。在这种情况下，旁路信号GB被施以与前一扫描信号Sn-1相同时序的信号。在另一实施例中，旁路控制线158可以不连接到前一扫描线152，并且可以传输与前一扫描信号Sn-1不同的信号。当第七晶体管T7根据旁路信号GB而导通时，初始化电压Vint被施加到发光二极管LED的阳极，以使发光二极管LED处于初始化状态。
存储电容器Cst的第一存储电极E1连接到驱动电压线172，并且第二存储电极E2连接到驱动晶体管T1的栅电极G1、第三晶体管T3的第二电极D3和第四晶体管T4的第二电极D4。因此，在存储电容器Cst处跨过第二存储电极E2和第一存储电极E1充入的电压确定施加到驱动晶体管T1的栅电极G1的电压。存储电容器Cst的第二存储电极E2通过第三晶体管T3的第二电极D3接收数据电压Dm，或者通过第四晶体管T4的第二电极D4接收初始化电压Vint。
另一方面，发光二极管LED的阳极连接到第六晶体管T6的第二电极D6和第七晶体管T7的第一电极S7，并且发光二极管LED的阴极连接到传输公共电压ELVSS的公共电压线741。
在图14的示例性实施例中，像素PX包括七个晶体管T1至T7以及一个电容器Cst，但是本公开不限于此，在不脱离本公开的范围的情况下，可以改变晶体管的数量、电容器的数量和它们的连接。
图15是根据示例性实施例的显示装置的像素区域的布局图，并且图16是沿着图15的线XVI-XVI'截取的截面图。
参照图15，根据示例性实施例的显示装置包括在第一方向DR1上延伸并传输扫描信号Sn的扫描线151、传输前一扫描信号Sn-1的前一扫描线152、传输发光控制信号EM的发光控制线153和传输初始化电压Vint的初始化电压线127。旁路信号GB可以通过前一扫描线152传输。
显示装置包括沿着与第一方向DR1正交的第二方向DR2延伸并传输数据电压Dm的数据线171以及传输公共电压ELVSS的公共电压线741。图15和图16中示出的第一像素PX1对应于其中驱动电压线172被替换为图1至图3中的公共电压线741的像素。图15中示出的连接到第二像素PX2的驱动电压线172未被替换为公共电压线741，并且设置了传统的驱动电压线172。在下文中，与第二像素PX2相比较地描述第一像素PX1。
显示装置包括驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器Cst和发光二极管LED。
驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7的每个沟道设置在半导体层130内。多个晶体管T1、T2、T3、T4、T5、T6和T7的第一电极和第二电极中的至少一些电极也设置在半导体层130中。半导体层130(图15中的添加阴影的部分)可以形成为弯曲成各种形状。半导体层130可以包括诸如多晶硅的多晶半导体或者氧化物半导体。
半导体层130包括掺杂有N型杂质或P型杂质的沟道以及位于沟道的各自侧并具有比沟道高的掺杂浓度的第一掺杂区和第二掺杂区。第一掺杂区和第二掺杂区可以分别对应于多个晶体管T1、T2、T3、T4、T5、T6和T7的第一电极和第二电极。如果第一掺杂区和第二掺杂区中的一个掺杂区为源极区，则另一个掺杂区可以为漏极区。另外，在半导体层130中，不同晶体管的第一电极和第二电极之间的区域(例如，沟道)可以掺杂为使得一个晶体管的源电极和另一晶体管的漏电极可以彼此电连接。
晶体管T1、T2、T3、T4、T5、T6和T7的每个沟道与晶体管T1、T2、T3、T4、T5、T6和T7中的每个晶体管的栅电极重叠，并设置在晶体管T1、T2、T3、T4、T5、T6和T7中的每个晶体管的第一电极和第二电极之间。多个晶体管T1、T2、T3、T4、T5、T6和T7可以具有基本相同的堆叠结构。在下文中，主要详细地描述驱动晶体管T1，并且示意性地描述其余的晶体管T2至T7。
驱动晶体管T1包括沟道、第一栅电极155(图14中示出的栅电极G1)、第一电极S1和第二电极D1。在平面图中，驱动晶体管T1的设置在第一电极S1和第二电极D1之间的沟道与第一栅电极155重叠。如图15中所示，沟道是弯曲的，以在有限的区域内形成较长的沟道长度。当沟道的长度变得较长时，施加到驱动晶体管T1的第一栅电极155的栅极电压Vg的驱动范围加宽，并且驱动电流Id根据栅极电压Vg不断增加。因此，通过改变栅极电压Vg的大小，可以更精确地控制由发光二极管LED发射的光的灰度，并可以改善显示装置的显示质量。另外，因为沟道在若干方向上延伸而不是在一个方向上延伸，所以由于方向性导致的影响在制造工艺中被抵消，从而减小了工艺分散的影响。因此，可以防止由于驱动晶体管T1的特性而发生的诸如斑点缺陷的图像质量的劣化(例如，即使施加相同的数据电压Dm仍根据像素发生的不均匀的亮度)，该驱动晶体管T1的特性可能由于工艺分散根据显示装置的区域而改变。沟道的形状不限于示出的Ω形状，并且沟道可以具有各种形状。
第一栅电极155在平面图中与沟道重叠。第一电极S1和第二电极D2位于沟道的相对侧。存储线126的延伸部分被隔离并位于第一栅电极155上。存储线126的延伸部分在平面图中与第一栅电极155重叠，第二栅极绝缘层位于它们之间，以形成存储电容器Cst。存储线126的延伸部分对应于存储电容器Cst的第一存储电极E1，并且第一栅电极155可以对应于图14中示出的存储电容器Cst的第二存储电极E2。存储线126的延伸部分设置有开口56，使得第一栅电极155可以连接到第一数据连接构件71。在开口56中，第一栅电极155的上表面和第一数据连接构件71通过开口61电连接。第一数据连接构件71连接到第三晶体管T3的第二电极D3，以连接驱动晶体管T1的第一栅电极155和第三晶体管T3的第二电极D3。
第二晶体管T2的栅电极G2可以对应于扫描线151的一部分。数据线171通过接触孔62连接到第二晶体管T2的第一电极S2。第二晶体管T2的第一电极S2和第二电极D2可以设置在半导体层130上。
第三晶体管T3可以由彼此相邻的两个晶体管形成。在图15中所示的像素PX中，第三晶体管T3被示出为具有相对于半导体层130的折叠部分延伸到左侧的第一部分和延伸到下侧的第二部分。这两个部分中的每个部分均起到第三晶体管T3的作用，并且具有其中两个晶体管中的一个晶体管的第一电极S3连接到另一个晶体管的第二电极D3的结构。两个晶体管的栅电极可以对应于扫描线151的一部分或从扫描线151向上突出的一部分。这样的结构可以被称为双栅结构，并起到防止漏电流的作用。第三晶体管T3的第一电极S3连接到第六晶体管T6的第一电极S6和驱动晶体管T1的第二电极D1。第三晶体管T3的第二电极D3通过接触孔63连接到第一数据连接构件71。
第四晶体管T4包括在前一扫描线152和半导体层130相遇处形成的两个第四晶体管。第四晶体管T4的栅电极G4可以对应于前一扫描线152的一部分。存在其中两个晶体管中的一个晶体管的第一电极S4连接到另一晶体管的第二电极D4的结构。类似于第三晶体管T3，第四晶体管T4具有可以防止漏电流的双栅结构。第二数据连接构件72通过接触孔65连接到第四晶体管T4的第一电极S4，并且第一数据连接构件71通过接触孔63连接到第四晶体管T4的第二电极D4。
如上所述，第三晶体管T3和第四晶体管T4具有双栅结构，因此，它们的沟道的电子移动路径在截止状态下被阻挡，从而有效地防止了漏电流。
第五晶体管T5的栅电极G5可以对应于发光控制线153的一部分。驱动电压线172通过接触孔77连接到第五晶体管T5的第一电极S5，并且第五晶体管T5的第二电极D5通过半导体层130连接到驱动晶体管T1的第一电极S1。
因为连接到像素的驱动电压线172被替换为公共电压线741，所以第一像素PX1通过连接到相邻的像素PX2的驱动电压线172的驱动电压连接线172c从相邻的像素PX2接收驱动电压ELVDD。
然而，在第二像素PX2中，公共电压线172通过接触孔67连接到第五晶体管T5的第一电极S5，并且第五晶体管T5的第二电极D5通过半导体层130连接到驱动晶体管T1的第一电极S1。
第六晶体管T6的栅电极G6可以对应于发光控制线153的一部分。第三数据连接构件73通过接触孔69连接到第六晶体管T6的第二电极D6，并且第六晶体管T6的第一电极S6通过半导体层130连接到驱动晶体管T1的第二电极D1。
第七晶体管T7的栅电极G7可以对应于前一扫描线152的一部分。第七晶体管T7的第一电极S7连接到第六晶体管T6的第二电极D6，并且第七晶体管T7的第二电极D7连接到第四晶体管T4的第一电极S4。
存储电容器Cst包括经由第二栅极绝缘层142彼此重叠的第一存储电极E1和第二存储电极E2。存储电容器Cst的第二存储电极E2可以对应于驱动晶体管T1的第一栅电极155，并且存储电容器Cst的第一存储电极E1可以对应于存储线126的延伸部分。这里，第二栅极绝缘层142可以由介电材料形成，并且电容由在存储电容器Cst中充入的电荷和介于第一存储电极E1与第二存储电极E2之间的电压来确定。通过使用驱动晶体管T1的第一栅电极155作为存储电容器Cst的第二存储电极E2，可以在由于驱动晶体管T1的在像素PX内占据大面积的沟道而变窄的空间中确保用于形成存储电容器Cst的空间。
第一像素PX1的第一存储电极E1通过驱动电压连接线172c接收驱动电压ELVDD。因此，存储电容器Cst存储与通过驱动电压连接线172c传输到第一存储电极E1的驱动电压ELVDD和第一栅电极155的栅极电压Vg之间的差对应的电荷。
然而，驱动电压线172通过接触孔68连接到第二像素PX2的第一存储电极E1。因此，第二像素PX2的存储电容器Cst存储与通过驱动电压线172传输到第一存储电极E1的驱动电压ELVDD和第一栅电极155的栅极电压Vg之间的差对应的电荷。
第二数据连接构件72通过接触孔64连接到初始化电压线127。第一电极(例如，图16中示出的191)通过接触孔81连接到第三数据连接构件73。第一电极可以是像素PX的像素电极。
寄生电容器控制图案79可以形成在第三晶体管T3的双栅电极之间。在像素PX的内部会存在寄生电容器，如果施加到寄生电容器的电压改变，则显示装置的图像质量特性会劣化。在图15中示出的第一像素PX1中，设置了公共电压线741而不是驱动电压线172，因此，驱动电压线172和寄生电容器控制图案79被连接。然而，在第二像素PX2中，寄生电容器控制图案79和驱动电压线172通过接触孔66连接。因此，可以通过将具有恒定DC电压的驱动电压ELVDD施加到寄生电容器来防止图像质量特性劣化。寄生电容器控制图案79可以设置在与图15中所示的区域不同的区域中。寄生电容器控制图案79可以被施以除了驱动电压ELVDD之外的电压。
第一数据连接构件71的一个端子通过接触孔61连接到驱动晶体管T1的第一栅电极155，并且第一数据连接构件71的另一端子通过接触孔63连接到第三晶体管T3的第二电极D3和第四晶体管T4的第二电极D4。
第二数据连接构件72的一个端子通过接触孔65连接到第四晶体管T4的第一电极S4，并且第二数据连接构件72的另一端子通过接触孔64连接到初始化电压线127。
第三数据连接构件73经由接触孔69连接到第六晶体管T6的第二电极D6。
在下文中，除了参照图15，还参照图16以堆叠的顺序描述根据示例性实施例的显示装置的截面结构。
根据示例性实施例的显示装置包括第一基底110。
第一基底110可以包括塑料层和阻挡层。在一些实施例中，塑料层和阻挡层可以交替地堆叠。
塑料层可以包括从包括聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二酯(PEN)、聚(对苯二甲酸乙二酯)(PET)、聚苯硫醚(PPS)、多芳基化合物、聚酰亚胺(PI)、聚碳酸酯(PC)、聚(亚芳基醚砜)和它们的任意组合的组中选择的一种。
阻挡层可以包括氧化硅、氮化硅和氧化铝中的至少一种。阻挡层可以包括无机材料，但不限于此。
缓冲层112设置在第一基底110上，并且可以在缓冲层112与第一基板110之间设置附加的阻挡层111。缓冲层112可以包括诸如氧化硅、氮化硅和氧化铝的无机绝缘材料或者诸如聚酰亚胺丙烯酸树脂(polyimide acryl)的有机绝缘材料。
包括多个晶体管T1、T2、T3、T4、T5、T6和T7中的每个晶体管的沟道、第一电极和第二电极的半导体层130设置在缓冲层112上。
第一栅极绝缘层141设置在半导体层130上以覆盖半导体层130。包括第一栅电极155、扫描线151、前一扫描线152和发光控制线153的第一栅极导体层设置在第一栅极绝缘层141上。
第二栅极绝缘层142设置在第一栅极导体层上以覆盖第一栅极导体层。第一栅极绝缘层141和第二栅极绝缘层142可以包括诸如氮化硅、氧化硅和氧化铝的无机绝缘材料以及有机绝缘材料。
包括存储线126、初始化电压线127和寄生电容器控制图案79的第二栅极导体层设置在第二栅极绝缘层142上。
层间绝缘层160设置在第二栅极导体层上以覆盖第二栅极导体层。层间绝缘层160可以包括诸如氮化硅、氧化硅和氧化铝的无机绝缘材料，并且可以包括有机绝缘材料。
包括数据线171、驱动电压线172、第一数据连接构件71、第二数据连接构件72和第三数据连接构件73的数据导体层设置在层间绝缘层160上。第一数据连接构件71可以通过接触孔61连接到第一栅电极155。
钝化层180设置在数据导体层上以覆盖数据导体层。钝化层180可以是平坦化层，并且可以包括有机绝缘材料或无机绝缘材料。
第一电极191设置在钝化层180上。第一电极191经由形成在钝化层180中的接触孔81连接到第三数据连接构件73。
分隔层350设置在钝化层180和第一电极191上。分隔层350具有与第一电极191重叠的开口351。发射层370设置在开口351中。第二电极270设置在发射层370和分隔层350上。第一电极191、发射层370和第二电极270可以形成发光二极管(发光元件)LED。第一电极191可以是像素电极，第二电极270可以是公共电极。
根据示例性实施例，像素电极可以是作为空穴注入电极的阳极，并且公共电极可以是作为电子注入电极的阴极。反之，像素电极可以是阴极，并且公共电极可以是阳极。当空穴和电子从像素电极和公共电极注入到发射层370中时，空穴和电子结合的激子在从激发态跃迁至基态时被发射。
保护发光元件LED的封装层400设置在第二电极270上。如图16中所示，封装层400可以与第二电极270接触，或者根据另一示例性实施例，封装层400可以与第二电极270间隔开。
封装层400可以是其中堆叠有无机膜和有机膜的薄膜封装层，并且可以包括包含无机膜、有机膜和无机膜的三层。根据示例性实施例，覆盖层和/或功能层可以设置在第二电极270和封装层400之间。
图17是根据示例性实施例的显示装置的像素区域的布局图。参照图17，显示装置包括多条信号线127、151、152、153、171、172和741。多条信号线127、151、152、153、171、172和741可以包括在第一方向DR1上设置的扫描线151、前一扫描线152、发光控制线153、在第二方向DR2上设置的数据线171、驱动电压线172、初始化电压线127和公共电压线741。
显示装置包括驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和存储电容器Cst。
驱动晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6的每个沟道设置在半导体层130内。多个晶体管T1、T2、T3、T4、T5和T6的第一电极和第二电极的至少一部分可以设置在半导体层130中。
多条信号线127、151、152、153、171、172和741中的每条信号线和半导体层130通过多个接触孔82、83、84、85、86、87和88连接。
每个晶体管和多条信号线127、151、152、153、171、172和741与图15中所示的相应晶体管和信号线类似，并且省略了相同的组成元件的详细描述。
参照图17，公共电压线741设置在像素PX1、PX2和PX3的区域外部。参考图15中示出的显示装置，部分像素PX1的驱动电压线172被替换为公共电压线741，并且相应的像素PX1通过驱动电压连接线172c从相邻的像素接收驱动电压ELVDD。
返回参考图17中示出的显示装置，公共电压线741单独地设置在像素PX1、PX2和PX3的区域外部。因此，可以在不去除像素PX1、PX2和PX3的常规驱动电压线172中的任何常规驱动电压线的情况下设置公共电压线741。
即，图15对应于上面描述的图1至图3、图7和图8的示例性实施例，并且图17对应于上面描述的图4至图6、图9和图10的示例性实施例。
图17与图15的不同之处还在于，初始化电压线127在第二方向DR2上设置，而不是在第一方向DR1上设置。初始化电压线127还可以设置在介于相邻的像素PX1、PX2和PX3之间的区域中。
虽然已经结合目前被视为实际示例性实施例的实施例描述了本公开，但是将理解，本公开不限于示例性实施例。相反，本公开旨在覆盖在本公开的精神和范围内包括的各种修改和等同布置。

Claims (10)

1.一种显示装置，其中，所述显示装置包括：
基底，包括显示区域和非显示区域；
外部公共电压线，设置在所述非显示区域中；
多个像素和公共电压线，设置在所述显示区域中；以及
驱动电压线，连接到所述多个像素中的每个像素，
其中，在平面图中，所述多个像素的子集与所述显示区域中的所述公共电压线重叠，并且
所述外部公共电压线和所述公共电压线彼此连接。
2.根据权利要求1所述的显示装置，其中，
所述驱动电压线经由驱动电压连接线间接地连接到所述多个像素的所述子集。
3.根据权利要求1所述的显示装置，其中，
所述外部公共电压线设置为围绕所述显示区域的四个边缘。
4.根据权利要求1所述的显示装置，其中，
所述公共电压线还包括横向公共电压线和纵向公共电压线。
5.根据权利要求1所述的显示装置，其中，
所述外部公共电压线经由所述显示区域被划分。
6.一种显示装置，其中，所述显示装置包括：
基底，包括显示区域和非显示区域；
外部公共电压线，设置在所述非显示区域中；
多个像素，设置在所述显示区域中；
驱动电压线，连接到所述多个像素中的每个像素；以及
多条公共电压线，设置在所述显示区域中，
其中，所述外部公共电压线和所述多条公共电压线彼此连接。
7.根据权利要求6所述的显示装置，其中，
所述外部公共电压线设置为围绕所述显示区域的四个边缘。
8.根据权利要求6所述的显示装置，其中，
所述多条公共电压线和所述驱动电压线设置在同一层上。
9.根据权利要求7所述的显示装置，其中，
所述多条公共电压线中的每条公共电压线还包括横向公共电压线和纵向公共电压线，
其中，
所述多条公共电压线设置为比所述驱动电压线更远离所述基底，并且
绝缘层设置在所述多条公共电压线和所述驱动电压线之间。
10.根据权利要求6所述的显示装置，其中，
所述外部公共电压线经由所述显示区域被划分。
CN202010305109.1A 2019-04-18 2020-04-17 显示装置 Pending CN111834378A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0045420 2019-04-18
KR1020190045420A KR20200123314A (ko) 2019-04-18 2019-04-18 표시 장치

Publications (1)

Publication Number Publication Date
CN111834378A true CN111834378A (zh) 2020-10-27

Family

ID=70333811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010305109.1A Pending CN111834378A (zh) 2019-04-18 2020-04-17 显示装置

Country Status (4)

Country Link
US (3) US11322065B2 (zh)
EP (1) EP3726515A1 (zh)
KR (1) KR20200123314A (zh)
CN (1) CN111834378A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200123314A (ko) * 2019-04-18 2020-10-29 삼성디스플레이 주식회사 표시 장치
KR20220064183A (ko) * 2020-11-11 2022-05-18 엘지디스플레이 주식회사 투명 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100573132B1 (ko) 2004-02-14 2006-04-24 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법
KR100882245B1 (ko) * 2006-11-27 2009-02-06 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 이를 구비한 티엔 모드액정표시장치
JP4591511B2 (ja) 2008-01-15 2010-12-01 ソニー株式会社 表示装置及び電子機器
KR101484642B1 (ko) 2012-10-24 2015-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
KR101987320B1 (ko) * 2012-12-31 2019-06-11 삼성디스플레이 주식회사 표시 장치
JP6219656B2 (ja) * 2013-09-30 2017-10-25 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR102195166B1 (ko) 2013-12-26 2020-12-24 엘지디스플레이 주식회사 탑 에미션 방식의 유기 발광 표시 장치 및 탑 에미션 방식의 유기 발광 표시 장치 제조 방법
KR102199359B1 (ko) * 2014-10-13 2021-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160096739A (ko) * 2015-02-05 2016-08-17 삼성디스플레이 주식회사 표시 장치
KR102447828B1 (ko) * 2015-12-22 2022-09-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102560268B1 (ko) 2015-12-31 2023-07-27 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102417112B1 (ko) * 2017-09-28 2022-07-06 삼성디스플레이 주식회사 디스플레이 장치
KR102556020B1 (ko) * 2018-01-31 2023-07-17 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 유기발광표시장치
KR20200123314A (ko) * 2019-04-18 2020-10-29 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230343262A1 (en) 2023-10-26
US11322065B2 (en) 2022-05-03
KR20200123314A (ko) 2020-10-29
US20220230574A1 (en) 2022-07-21
US11735084B2 (en) 2023-08-22
EP3726515A1 (en) 2020-10-21
US20200335025A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
US11264412B2 (en) Thin-film transistor array substrate with connection node and display device including the same
CN111243510B (zh) 有机发光二极管显示器
US11682353B2 (en) Organic light emitting diode display device
KR102624623B1 (ko) 유기 발광 표시 장치
EP2693482A2 (en) Organic light emitting diode display
US8823010B2 (en) Thin-film transistor array substrate and display device including the same
KR20050113694A (ko) 유기전계 발광 표시 패널
US20230343262A1 (en) Display device preventing a common voltage drop and minimizing a bezel
KR20200047834A (ko) 유기 발광 표시 장치
US20220223660A1 (en) Display device
KR20210033580A (ko) 표시 장치
CN111354758A (zh) 发光二极管显示设备
KR20200036976A (ko) 표시 장치
KR100627358B1 (ko) 유기전계 발광 표시 패널
CN112186003A (zh) 显示装置
KR100637457B1 (ko) 유기전계 발광 표시 패널
CN118119233A (zh) 显示装置
KR20050113696A (ko) 유기전계 발광 표시 패널

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination