CN116072681A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116072681A
CN116072681A CN202211356577.7A CN202211356577A CN116072681A CN 116072681 A CN116072681 A CN 116072681A CN 202211356577 A CN202211356577 A CN 202211356577A CN 116072681 A CN116072681 A CN 116072681A
Authority
CN
China
Prior art keywords
signal line
electrode
power
line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211356577.7A
Other languages
English (en)
Inventor
李龙熙
郭真善
金璟陪
李智慧
表基贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116072681A publication Critical patent/CN116072681A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置包括：第一电极和第二电极，在衬底上；像素单元，包括在第一电极和第二电极上的发光元件；第一信号线，电连接到第一电极；以及第二信号线，电连接到第二电极，其中，第一电力配置为从第一信号线提供到第一电极，其中，第二电力配置为从第二信号线提供到第二电极，其中，第一信号线的至少一部分和第二信号线的至少一部分在第一方向上延伸，以及其中，第一信号线的至少另一部分在不平行于第一方向的第二方向上延伸。

Description

显示装置
相关申请的交叉引用
本申请要求于2021年11月4日提交的第10-2021-0150836号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文。
技术领域
本公开涉及显示装置。
背景技术
近年来，随着对信息显示的兴趣的增加，对显示装置的研究和开发不断地进行。
发明内容
本公开的一方面旨在提供减少或防止在与向其供应电力的区域相邻的区域中的热发生的显示装置。
本公开的另一方面旨在提供降低或防止电极配置之间的短路缺陷的可能性的显示装置。
本公开的方面不限于以上描述的客体，并且本领域技术人员将从以下描述清楚地理解未描述的其他方面。
根据本公开的一个或多个实施方式，可以提供显示装置。该显示装置可以包括：第一电极和第二电极，在衬底上；像素单元，包括在第一电极和第二电极上的发光元件；第一信号线，电连接到第一电极；以及第二信号线，电连接到第二电极，其中，第一电力配置为从第一信号线提供到第一电极，其中，第二电力配置为从第二信号线提供到第二电极，其中，第一信号线的至少一部分和第二信号线的至少一部分在第一方向上延伸，以及其中，第一信号线的至少另一部分在不平行于第一方向的第二方向上延伸。
显示装置还可以包括：显示区域，像素单元位于显示区域中；非显示区域，围绕显示区域的至少一部分；第一电力线，具有在非显示区域中的至少一部分，并且配置为向第一信号线供应第一电力；以及第二电力线，具有在非显示区域中的至少一部分，并且配置为向第二信号线供应第二电力，其中，第一电力线和第二电力线具有板形状。
第一电力线和第二电力线可以在第一方向上彼此隔开，并且在相同的层中。
第一信号线可以包括在第一方向上延伸的第(1-1)信号线和在第二方向上延伸的第(1-2)信号线，其中，第二信号线包括在第一方向上延伸的第(2-1)信号线和在第二方向上延伸的第(2-2)信号线。
像素单元可以包括在平面图中在相对于第二方向在第一电力线上方的第一相邻像素区域，以及在平面图中相对于第二方向在第二电力线上方的第二相邻像素区域，其中，第一相邻像素区域相对于第二方向不在第二电力线上方，并且第二相邻像素区域相对于第二方向不在第二电力线上方。
第(1-1)信号线和第(2-1)信号线可以在与第一电力线和第二电力线彼此隔开的方向相同的方向上延伸。
第一电力线可以通过第(1-1)信号线和第(1-2)信号线电连接到第一电极，其中，第二电力线通过第(2-1)信号线和第(2-2)信号线电连接到第二电极。
第一信号线还可以包括电连接到第(1-2)信号线并且与第(1-1)信号线在相同的方向上延伸的第(1-3)信号线，其中，第一电力线通过第(1-1)信号线、第(1-2)信号线和第(1-3)信号线电连接到第一电极。
第一信号线还可以包括第(1-4)信号线，该第(1-4)信号线包括电连接到第(1-2)信号线并且与第(1-1)信号线在相同的方向上延伸的第一延伸部分，以及与第(1-2)信号线在相同的方向上延伸的第二延伸部分，其中，第一电力线通过第(1-1)信号线、第(1-2)信号线和第(1-4)信号线电连接到第一电极。
显示装置还可以包括在衬底上的第三电极，并且配置为被提供有从第二信号线供应的第二电力，其中，第二电极在第一电极的一侧上，以及其中第三电极在第一电极的另一侧上。
第一电力线和第二电力线可以在与第一电极和第二电极的层不同的层中。
第一信号线和第二信号线可以在与第一电极和第二电极的层不同的层中。
第一信号线的至少一部分可以在与第二信号线的至少一部分的层不同的层中。
显示装置还可以包括晶体管，晶体管电连接到发光元件，并且包括源电极和漏电极，其中，第一信号线和第二信号线与源电极和漏电极在相同的层中。
第一电极和第二电极与衬底隔开的距离可以大于第一信号线和第二信号线与衬底隔开的距离。
显示装置还可以包括：显示区域，像素单元位于显示区域中；以及非显示区域，围绕显示区域的至少一部分，其中，在与第一电极和第二电极的工艺相同的工艺中形成的电极配置不在非显示区域中。
第一信号线和第二信号线可以与第一电力线和第二电力线在相同的层中。
第一信号线和第二信号线与衬底隔开的距离可以小于第一电力线和第二电力线与衬底隔开的距离。
第一电极的厚度和第二电极的厚度可以大于第一信号线的厚度和第二信号线的厚度。
根据本公开的一个或多个其它实施方式，显示装置包括：显示区域和非显示区域；第一对准电极和第二对准电极，在所述显示区域中；像素单元，包括发光元件，所述发光元件具有定位于所述第一对准电极和所述第二对准电极之间的至少一部分；驱动控制器，在所述非显示区域中并且配置为控制所述像素单元的驱动；以及线路单元，包括电连接到所述第一对准电极的第一信号线和电连接到所述第二对准电极的第二信号线，其中，所述非显示区域包括位于所述显示区域和所述驱动控制器之间的扇出区域，其中，所述线路单元包括第一电力线和第二电力线，所述第一电力线和所述第二电力线具有在所述扇出区域中的至少一部分，并且在第一方向上彼此隔开，所述第一电力线配置为通过所述第一信号线和所述第一对准电极向所述发光元件供应第一电力，其中，所述第二电力线配置为通过所述第二信号线和所述第二对准电极向所述发光元件供应不同于所述第一电力的第二电力，以及其中，所述第一信号线和所述第二信号线中的每一个的至少一部分在所述第一方向上延伸。
本公开的方面不限于上述内容，并且本领域技术人员将从本说明书和附图清楚地理解未描述的其它方面。
根据本公开的一个或多个实施方式，可以提供显示装置，该显示装置相对于向其供应电力的区域具有减少的热发生，并且具有改善的性能和使用可靠性。
根据本公开的一个或多个其它实施方式，可以提供显示装置，在该显示装置中，减小或防止电极配置之间的短路缺陷的可能性，并因此提高电信号的可靠性。
本公开不限于以上描述的方面，并且本领域技术人员将从本说明书和附图清楚地理解未描述的方面。
附图说明
通过参考附图更详细地描述本公开的实施方式，本公开的上述和其它方面将变得更加清楚，其中：
图1和图2是示出根据一个或多个实施方式的发光元件的立体图和剖视图；
图3是示出根据一个或多个实施方式的显示装置的框图；
图4是示出根据一个或多个实施方式的显示装置的平面图；
图5是示出根据一个或多个实施方式的包括在像素中的像素电路的电路图；
图6是示出根据一个或多个实施方式的包括在显示装置中的堆叠结构的图示；
图7是图4的区域EA1的放大视图；
图8是图4的区域EA2的放大视图；
图9是图4的区域EA2的放大视图，并且是示出根据一个或多个实施方式的电极结构的平面图；
图10是图9的区域EA3的放大视图；
图11和图12是示出根据一个或多个实施方式的配置像素的电极配置的布局图；
图13和图14是示意性地示出根据一个或多个实施方式的电极线的平面图；以及
图15是沿图13的线I-I'截取的剖视图。
具体实施方式
通过参考实施方式的详细描述和附图，可以更容易地理解本公开的一些实施方式的方面和实现其的方法。在下文中，将参考附图更详细地描述实施方式。
由于本说明书中所描述的实施方式用于向本公开所属领域的技术人员清楚地描述本公开，所以本公开不受本说明书中所描述的实施方式限制，并且本公开的范围应被解释为包括不背离本公开的修改或变更。所描述的实施方式可以具有各种修改并且可以以各种不同的形式来实现，并且不应被解释为仅限于本文中所说明的实施方式。更确切地，提供这些实施方式作为示例，使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达本公开的方面，并且应当理解，本公开涵盖本公开的思想和技术范围内的所有修改、等同和替换。因此，可能未描述对本领域普通技术人员来说为了完全理解本公开的方面而不是必需的工艺、元件和技术。
除非另有说明，否则在所有附图和整个书面描述中，相同的附图标号、附图标记或其组合表示相同的元件，并且因此，将不再重复其描述。此外，与实施方式的描述无关或与实施方式的描述不相干的部件可能不被示出以使描述清楚。
在附图中，为了清楚起见，可能夸大元件、层和区域的相对尺寸。此外，交叉影线和/或阴影在附图中的使用通常用于澄清相邻元件之间的边界。因此，除非另有说明，否则交叉影线或阴影的存在或不存在均不传达或指示对特定材料、材料性质、大小、比例、所示出的元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。
本文中参考作为实施方式和/或中间结构的示意图的剖视图描述各种实施方式。同样地，应预期例如由于制造技术和/或公差而导致的、图中的形状的变型。另外，本文中公开的特定结构性或功能性描述仅是说明性的，以用于描述根据本公开构思的实施方式的目的。因此，本文中所公开的实施方式不应该解释为受限于具体示出的区域形状，而是应包括例如由制造而导致的形状的偏差。
例如，示出为矩形的注入区域通常在其边缘处具有圆化或弯曲的特征和/或注入浓度的梯度，而不具有从注入区域到非注入区域的二元变化。同样，通过注入形成的埋置区域可以导致在埋置区域和通过其发生注入的表面之间的区域中的一些注入。
因此，图中示出的区域本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，并且不旨在进行限制。此外，如本领域技术人员将认识到的，在均不背离本公开的精神或范围的情况下，所描述的实施方式可以以各种不同的方式进行修改。
在详细描述中，出于说明的目的，阐述了诸多具体细节以提供对各种实施方式的透彻理解。然而，显而易见的是，各种实施方式可在没有这些具体细节或具有一个或多个等同布置的情况下实施。在其他示例中，公知的结构和装置以框图形式示出，以避免不必要地模糊各种实施方式。
为易于说明，可在本文中使用空间相对术语，诸如“下面”、“下方”、“下部”、“之下”、“上方”、“上部”等来描述如图中所示的一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。应当理解，除了附图中描绘的定向之外，空间相对术语旨在包含装置在使用或操作中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”或“之下”的元件将随之被定向在其他元件或特征“上方”。因此，示例性术语“下方”和“之下”可以包含上方和下方两种定向。装置可具有另外的定向(例如，旋转90度或处于其他定向)，并且本文中使用的空间相对描述语应相应地进行解释。类似地，当第一部分被描述为布置在第二部分“上”时，这表示第一部分布置在第二部分的上侧或下侧处，而不限于其基于重力方向的上侧。
此外，在本说明书中，短语“在平面上”或“平面图”是指从顶部观察目标部分，而短语“在截面上”是指通过从侧面垂直切割目标部分而形成的截面。
应理解，当元件、层、区域或组件被称为“形成在”另一元件、层、区域或组件“上”、“连接至”或“联接至”另一元件、层、区域或组件时，其可直接形成在该另一元件、层、区域或组件上、直接连接至或直接联接至该另一元件、层、区域或组件，或可间接地形成在该另一元件、层、区域或组件上、间接地连接至或间接地联接至该另一元件、层、区域或组件使得可以存在一个或多个介于中间的元件、层、区域或组件。此外，这可以共同指直接或间接联接或直接或间接连接以及一体或非一体联接或一体或非一体连接。例如，当层、区域或组件被称为“电连接”或“电联接”到另一层、区域或组件时，其可直接电连接或电联接到该另一层、区域和/或组件，或可存在介于中间的层、区域或组件。然而，“直接连接/直接联接”或“直接在……上”表示一个组件直接地连接/联接另一组件或直接在另一组件上，而没有中间组件。同时，可以类似地解释描述组件之间的关系的其他表述，诸如“位于……之间”、“直接在……之间”或“邻近于”和“直接邻近于”。此外，还将理解，当元件或层被称为在两个元件或层“之间”时，其可以是所述两个元件或层之间的唯一的元件或层，或者还可存在一个或多个介于中间的元件或层。
出于本公开的目的，当位于一列表的元素之后时，诸如“…中的至少一个”的表述修饰整个列表的元素而不是修饰该列表中的个别元素。例如，“X、Y和Z中的至少一个”、“X、Y或Z中的至少一个”和“选自由X、Y和Z组成的群组中的至少一个”可解释为：仅X、仅Y、仅Z；X、Y和Z中的两个或更多个的任意组合(诸如例如XYZ、XYY、YZ和ZZ)；或X、Y和Z中的两个或更多个的任何变型。类似地，诸如“A和B中的至少一个”的表述可包括A、B或者A和B。如本文中所使用的，“或”通常指“和/或”，且术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。例如，诸如“A和/或B”的表述可以包括A、B或者A和B。
将理解，虽然在本文中可使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应被这些术语限制。这些术语用于将一个元件、组件、区域、层或区段与另一个元件、组件、区域、层或区段区分开。因此，在不背离本公开的精神和范围的情况下，以下所描述的第一元件、第一组件、第一区域、第一层或第一区段可以被称作第二元件、第二组件、第二区域、第二层或第二区段。作为“第一”元件的元件的描述可以不需要或暗示第二元件或其它元件的存在。术语“第一”、“第二”等在本文中也可用于区分不同类的元件或不同组的元件。为了简明起见，术语“第一”、“第二”等可以分别表示“第一类(或第一组)”、“第二类(或第二组)”等。
在示例中，x-轴、y-轴和/或z-轴不限于直角坐标系的三个轴，且可以以更宽泛的含义来解释。例如，x-轴、y-轴和z-轴可彼此垂直，或者可表示彼此不垂直的不同的方向。这同样适用于第一方向、第二方向和/或第三方向。
本文中使用的术语仅用于描述特定实施方式的目的，并且不旨在限制本公开。如本文中所使用的，单数形式“一(a)”和“一个(an)”旨在还包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“具有(have)”、“具有(having)”、“包括(includes)”和“包括(including)”指定所阐述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
当一个或多个实施方式可以不同地实现时，特定的工艺顺序可以与所描述的顺序不同地执行。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。
如本文中所使用的，术语“基本上”、“约”、“近似”和类似的术语用作近似术语而不用作程度术语，并且旨在解释将由本领域普通技术人员认识到的所测量或计算的值中的固有偏差。如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。另外，在描述本公开的实施方式时使用的“可”表示“本公开的一个或多个实施方式”。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开的构思所属领域中的普通技术人员所通常理解的含义相同的含义。还应当理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
本说明书中使用的术语可鉴于本公开的功能而被选择为广泛使用的一般术语，这些术语可以根据本公开所属领域的技术人员的意图、习惯、新技术的出现等而变化。然而，与此不同，当特定术语被定义为任意含义并使用时，该术语的含义将被单独描述。因此，本说明书中使用的术语应基于其实际含义和贯穿本说明书的内容来解释，而不基于简单的术语名称来解释。
本公开涉及显示装置。在下文中，参考图1至图15描述根据一个或多个实施方式的显示装置。
图1和图2示出了根据一个或多个实施方式的包括在显示装置(参考图3的附图标记100)中的发光元件LD。图1和图2是示出根据一个或多个实施方式的发光元件LD的立体图和剖视图。尽管图1和图2示出了柱状的发光元件LD，但是发光元件LD的类型和/或形状不限于此。
参考图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。作为示例，当发光元件LD的延伸方向是长度L方向时，发光元件LD可以包括沿着长度L方向顺序堆叠的第一半导体层11、有源层12和第二半导体层13。
发光元件LD可以设置成沿一个方向延伸的柱形状。发光元件LD可以具有第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以与发光元件LD的第一端EP1相邻。第一半导体层11和第二半导体层13中剩余的一个可以与发光元件LD的第二端EP2相邻。
根据一个或多个实施方式，发光元件LD可以是通过蚀刻方法等制造成柱形状的发光元件。在本说明书中，术语“柱形状”包括在长度L方向上长(即，纵横比大于1)的棒状形状或条状形状，诸如圆形柱或多边形柱，并且“柱形状”的截面的形状没有特别限制。例如，发光元件LD的长度L可以大于其直径D(或截面的宽度)。
根据一个或多个实施方式，发光元件LD的尺寸可以小至纳尺度至微尺度(纳米尺度至微米尺度)。作为示例，每个发光元件LD可以具有纳尺度到微尺度范围的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此。
第一半导体层11可以是第一导电类型半导体层。例如，第一半导体层11可以包括N型半导体层。作为示例，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任一种半导体材料，并且可以包括掺杂有第一导电类型掺杂剂(诸如Si、Ge和Sn)的N型半导体层。然而，配置第一半导体层11的材料不限于此。
有源层12可以位于第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。有源层12的位置可以根据发光元件LD的类型而进行各种改变。
在一些实施方式中，可以在有源层12上和/或在有源层12之下形成掺杂有导电掺杂剂的包层。例如，包层可以形成为AlGaN层或InAlGaN层。根据一个或多个实施方式，AlGaN、InAlGaN等的材料可用于形成有源层12，并且各种其他材料可配置有源层12
第二半导体层13可以位于有源层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可以包括P型半导体层。作为示例，第二半导体层13可包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，且可包括掺杂有第二导电类型掺杂剂(诸如Mg)的P型半导体层。然而，配置第二半导体层13的材料不限于此，且各种其它材料可配置第二半导体层13。
当大于或等于阈值电压的电压被施加到发光元件LD的两端时，电子-空穴对在有源层12中复合，且因此发光元件LD发光。通过使用该原理控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素的各种发光装置的光源。
根据一个或多个实施方式，发光元件LD还可以包括设置在表面上的绝缘层INF。绝缘层INF可以由单层或双层形成，但不限于此，并且可以由多个层形成。作为示例，绝缘层INF可以包括包含第一材料的第一绝缘层和包含不同于第一材料的第二材料的第二绝缘层。
根据一个或多个实施方式，绝缘层INF可以暴露发光元件LD的具有不同极性的两端。例如，绝缘层INF可以暴露第一半导体层11和第二半导体层13中的每一个的定位于发光元件LD的第一端EP1或第二端EP2处的一端。
根据一个或多个实施方式，绝缘层INF可以通过包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)和氧化钛(TiOx)中的至少一种绝缘材料而由单层或多层配置，但不限于此。
根据一个或多个实施方式，绝缘层INF可以确保发光元件LD的电稳定性。此外，即使多个发光元件LD彼此靠近地定位，也可以减小或防止在发光元件LD之间发生不希望的短路的可能性。
根据一个或多个实施方式，除了第一半导体层11、有源层12、第二半导体层13和/或围绕第一半导体层11、有源层12和第二半导体层13的绝缘层INF之外，发光元件LD还可以包括附加配置。例如，发光元件LD可以另外包括位于第一半导体层11、有源层12和/或第二半导体层13的一端侧上的至少一个磷光体层、有源层、半导体层和/或电极层。作为一个或多个实施方式，接触电极层还可以位于发光元件LD的第一端EP1和第二端EP2中的每一个上。
图3是示出根据一个或多个实施方式的显示装置的框图。
显示装置100是指配置为向用户提供可视数据的装置。显示装置100可以是使用上面参考图1和图2描述的发光元件LD作为光源的电子装置。根据示例，显示装置100可以是平板PC、电视、智能电话或笔记本计算机，但不限于特定示例。
根据一个或多个实施方式，显示装置100可以包括像素单元102和驱动控制器D-IC。根据示例，驱动控制器D-IC可以包括扫描驱动器104、数据驱动器106、补偿器108和控制器109。
像素单元102可以包括连接到扫描线(参考图5的附图标记SL)和数据线(参考图5的附图标记DL)的像素(参考图4的附图标记PXL)。根据一个或多个实施方式，像素PXL可以包括多个子像素。例如，多个子像素中的每一个可以发射具有不同颜色的光。
扫描驱动器104可以连接到像素单元102。扫描驱动器104可以位于像素单元102的一侧。扫描驱动器104可以从控制器109接收第一控制信号SCS。扫描驱动器104可以响应于第一控制信号SCS向扫描线SL供应扫描信号。
根据一个或多个实施方式，第一控制信号SCS可以是用于控制扫描驱动器104的驱动时序的信号。第一控制信号SCS可以包括用于扫描信号的扫描起始信号和多个时钟信号。扫描信号可设定为与相应的扫描信号供应至其的晶体管的类型对应的栅极导通电平。
数据驱动器106可以连接到像素单元102。数据驱动器106可以位于像素单元102的一侧。数据驱动器106可以从控制器109接收第二控制信号DCS。数据驱动器106可以响应于第二控制信号DCS向数据线DL供应数据信号。
根据一个或多个实施方式，第二控制信号DCS可以是用于控制数据驱动器106的驱动时序的信号。
补偿器108可以连接到像素单元102。补偿器108可以通过感测线(参考图5的附图标记SENL)接收从像素PXL提取的感测值(电流或电压信息)。补偿器108可基于感测值产生用于补偿像素PXL的劣化的补偿值。例如，补偿器108可以获得与第一晶体管(参考图5的附图标记T1)和/或发光元件LD的特性变化(例如，第一晶体管T1的阈值电压变化、迁移率变化和其它特性变化)有关的信息。补偿器108可以基于与特性变化有关的信息来计算用于补偿数据信号的补偿值，并且可以将补偿值提供至控制器109或数据驱动器106。
根据一个或多个实施方式，补偿器108可以从控制器109接收第三控制信号CCS。补偿器108可以响应于第三控制信号CCS向像素PXL供应感测信号。
根据一个或多个实施方式，第三控制信号CCS可以是用于控制用于感测和补偿像素PXL的劣化的补偿器108的驱动的信号。
控制器109可以获得第一控制信号SCS、第二控制信号DCS和第三控制信号CCS。控制器109可以产生第一控制信号SCS和第二控制信号DCS，并且可以分别将第一控制信号SCS和第二控制信号DCS提供至扫描驱动器104和数据驱动器106。控制器109可以产生第三控制信号CCS，并且可以将第三控制信号CCS提供至补偿器108。
根据一个或多个实施方式，可以提供扫描驱动器104和数据驱动器106位于像素单元102的一侧上的单侧驱动结构。
在下文中，为了便于描述，基于包括单侧驱动结构的显示装置100来描述本公开。
在图3中，单独示出了扫描驱动器104、数据驱动器106、补偿器108和控制器109，但是扫描驱动器104、数据驱动器106、补偿器108和控制器109的至少一部分可以集成到一个模块或集成电路芯片(IC)中。例如，控制器109的至少一部分的配置和/或功能可以包括在数据驱动器106中。
图4是示出根据一个或多个实施方式的显示装置的平面图。
参考图4，显示装置100可以包括衬底SUB和包括发光元件LD的像素PXL。根据一个或多个实施方式，显示装置100可以包括显示区域DA和非显示区域NDA。显示装置100可以包括驱动控制器D-IC和线路单元LP。
衬底SUB可以配置显示装置100的基底构件。根据示例，衬底SUB可以是刚性的衬底或膜或者柔性的衬底或膜，但不限于任何特定示例。
像素PXL可以位于显示区域DA中。光可以从显示区域DA发射。非显示区域NDA可以指像素PXL不位于其中的区域。非显示区域NDA可以指除显示区域DA之外的区域。例如，非显示区域NDA可以设置为在平面图中观察时围绕显示区域DA的至少一部分。
根据一个或多个实施方式，驱动控制器D-IC可以位于非显示区域NDA中。此外，线路单元LP的至少一部分可以位于非显示区域NDA中。在一些实施方式中，电连接驱动控制器D-IC和线路单元LP的焊盘部分可以进一步位于非显示区域NDA中。
像素PXL可以位于显示区域DA中。像素PXL可以根据条纹或
Figure BDA0003920100570000141
排列结构规则地排列，
Figure BDA0003920100570000143
排列结构可以被称为RGBG矩阵结构(例如，
Figure BDA0003920100570000142
矩阵结构、
Figure BDA0003920100570000144
结构或RGBG结构、
Figure BDA0003920100570000145
是韩国三星显示有限公司的注册商标)。然而，像素PXL的排列结构不限于此。
根据一个或多个实施方式，像素PXL可以通过线路单元LP连接到驱动控制器D-IC。线路单元LP可以包括扇出线(参考图7的附图标记320)、第一电力线(参考图7的附图标记VDD)和第二电力线(参考图7的附图标记VSS)。扇出线320可以包括扫描线SL、数据线DL和感测线SENL。
驱动控制器D-IC可以向像素PXL提供信号(例如，预定信号)和电力(例如，预定电力)。像素PXL可以基于该信号(例如，预定信号)和该电力(例如，预定电力)进行驱动。从驱动控制器D-IC施加的信号和电力可以经由线路单元LP施加到像素PXL。根据一个或多个实施方式，像素PXL可基于从扫描线SL、数据线DL、感测线SENL、第一电力线VDD和第二电力线VSS提供的电信号进行驱动。
线路单元LP可以位于非显示区域NDA中。线路单元LP可以围绕显示区域DA的至少一部分。根据示例，线路单元LP的至少一部分可以位于显示区域DA和驱动控制器D-IC之间。尽管线路单元LP在图4中仅位于显示区域DA和驱动控制器D-IC之间，但是本公开不限于此。根据一个或多个实施方式，线路单元LP可以位于邻近显示区域DA的位置处。
根据一个或多个实施方式，线路单元LP可以电连接驱动控制器D-IC和像素PXL。根据示例，线路单元LP可包括扫描线SL、数据线DL、第一电力线VDD和/或第二电力线VSS中的每一个的至少一部分。
根据一个或多个实施方式，线路单元LP可以包括扇出区域300。线路单元LP可以包括位于扇出区域300中的扇出线320。当在平面图中观察时，扇出区域300可以位于显示区域DA和驱动控制器D-IC之间。
根据示例，当在平面图中观察时，扇出线320可以包括扫描线SL、数据线DL和感测线SENL中的每一个的至少一部分作为位于扇出区域300中的线。
根据一个或多个实施方式，第一电力线VDD和第二电力线VSS中的每一个的至少一部分可位于非显示区域NDA中。第一电力线VDD和第二电力线VSS中的每一个的至少一部分可以位于扇出区域300中。
根据一个或多个实施方式，扇出区域300可以具有朝向一个方向变得更宽的形状。扇出区域300可以沿着第二方向DR2具有不同的宽度。例如，扇出区域300的宽度可以从驱动控制器D-IC向显示区域DA增加。
图5是示出根据一个或多个实施方式的包括在像素PXL中的像素电路PXC的电路图。图5示出了上面参考图4描述的像素PXL。
参考图5，像素PXL可以包括发光元件LD和像素电路PXC。
发光元件LD可以连接在第一电力线VDD和第二电力线VSS之间。发光元件LD的一端(例如，P型半导体)可以经由像素电路PXC和第一信号线120连接到第一电力线VDD，并且发光元件LD的另一端(例如，N型半导体)可以经由第二信号线130连接到第二电力线VSS。
根据一个或多个实施方式，当通过像素电路PXC供应驱动电流时，发光元件LD可以发射对应于驱动电流的亮度的光。
根据一个或多个实施方式，发光元件LD可以在第一电力线VDD和第二电力线VSS之间通过各种连接结构彼此连接。例如，发光元件LD可以仅彼此并联连接或者可以仅彼此串联连接。可选地，发光元件LD可以以串联/并联混合结构连接。
第一电力线VDD和第二电力线VSS可以具有不同的电势，使得发光元件LD可以发光。例如，第一电力线VDD可以设定到比第二电力线VSS的电势高的电势。
根据一个或多个实施方式，第一电力线VDD和第二电力线VSS可以具有一电平的电势差，在该电平下，在像素PXL的发射周期期间可发射光。
像素电路PXC可以连接在第一电力线VDD和发光元件LD之间。像素电路PXC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容器Cst。
第一晶体管T1的一个电极可以连接到第一电力线VDD，而另一个电极可以连接到发光元件LD的一个电极(例如，阳极电极)。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于通过第一节点N1施加的电压来控制流过发光元件LD的电流。
第二晶体管T2的一个电极可以连接到数据线DL，而另一个电极可以连接到第一节点N1。第二晶体管T2的栅电极可以连接到扫描线SL。当从扫描线SL供应扫描信号时，第二晶体管T2可以导通，并且此时，第二晶体管T2可以将从数据线DL提供的数据信号传送到第一节点N1。
第三晶体管T3的一个电极可以连接到感测线SENL，而另一个电极可以连接到第二节点N2。第三晶体管T3的栅电极可以连接到感测信号线SEL。当第三晶体管T3响应于从感测信号线SEL提供的感测信号而导通时，可以通过感测线SENL向第二节点N2提供参考电压。
根据一个或多个实施方式，参考电压可以将第一晶体管T1的连接到发光元件LD的电极(例如，第一晶体管T1的源电极)的电压设定为或初始化为恒定值。根据示例，参考电压可以设定为小于或等于第二电力线VSS的电压。
根据一个或多个实施方式，当第三晶体管T3响应于从感测信号线SEL提供的感测信号而导通时，第三晶体管T3可以将感测电流传送到感测线SENL。
根据一个或多个实施方式，可以将感测电流提供至补偿器108。感测电流可用于计算第一晶体管T1的阈值电压和迁移率的变化量。
存储电容器Cst可以连接在第一节点N1(或第一晶体管T1的栅电极)和第二节点N2(或第一晶体管T1的另一电极)之间。存储电容器Cst可以存储与第一节点N1的电压和第二节点N2的电压之间的差有关的信息。
同时，像素电路PXC的结构不限于图5所示的结构，并且可以实现各种类型的结构。此外，在图5中，基于N型晶体管示出了第一晶体管T1至第三晶体管T3，但是本公开不限于此，并且根据一个或多个实施方式，第一晶体管T1至第三晶体管T3可以由P型晶体管配置。
在下文中，描述了根据一个或多个实施方式的显示装置100的电极线。然而，在描述显示装置100的电极线之前，首先描述在根据一个或多个实施方式的显示装置100中限定的堆叠结构。
图6是示出根据一个或多个实施方式的显示装置100中包含的堆叠结构的图示。参考图6，包括在根据一个或多个实施方式的显示装置100中的堆叠结构可以具有至少一部分图案化成衬底SUB、势垒电极层BML、缓冲层BFL、有源层ACT、栅绝缘层GI、栅电极层GE、层间绝缘层ILD、源/漏电极层SDL、保护层PSV和对准电极层ELT顺序地堆叠的结构的形状。
衬底SUB配置显示装置100的基底构件，并且可以指刚性的衬底或膜或者柔性的衬底或膜。
缓冲层BFL可以指用于减少或防止杂质扩散到或者减少或防止湿气渗透到包括半导体的有源层ACT中的层。根据一个或多个实施方式，缓冲层BFL可以包括化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。
有源层ACT可以是包括半导体的层。例如，有源层ACT可以包括多晶硅、非晶硅和氧化物半导体中的至少一种。根据一个或多个实施方式，有源层ACT可配置第一晶体管T1至第三晶体管T3的沟道，且可在与源/漏电极层SDL接触的部分中掺杂杂质。
势垒电极层BML、栅电极层GE、源/漏电极层SDL和对准电极层ELT可以是包括一个或多个导体的层。势垒电极层BML、栅电极层GE和源/漏电极层SDL中的每一个可以配置为单层或多层。根据一个或多个实施方式，势垒电极层BML、栅电极层GE和源/漏电极层SDL中的每一个可以包括金(Au)、银(Ag)、铝(Al)、钼(Mo)、铬(Cr)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和铂(Pt)中的至少一种。然而，本公开不限于此。
栅绝缘层GI、层间绝缘层ILD和保护层PSV可以插置在各个层之间，以将有源层ACT、栅电极层GE、源/漏电极层SDL和对准电极层ELT彼此电分离。根据一个或多个实施方式，合适的电极图案可以通过形成在栅绝缘层GI、层间绝缘层ILD和保护层PSV中的任一个中的接触孔(例如，接触部分CNT)彼此电连接。
根据一个或多个实施方式，栅绝缘层GI、层间绝缘层ILD和保护层PSV可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一个。根据一个或多个实施方式，栅绝缘层GI、层间绝缘层ILD和保护层PSV可以包括有机材料，并且可以由单层或多个层配置。
根据一个或多个实施方式，对准电极层ELT可以位于显示区域DA中，并且可以从非显示区域NDA中省略。稍后参考图8描述其细节。
在下文中，参考图7至图14更详细地描述根据一个或多个实施方式的显示装置100中包括的电极结构。
首先，参考图7至图10描述在显示区域DA和非显示区域NDA中提供的电极线。
图7是图4的区域EA1的放大视图。图7是示出根据一个或多个实施方式的扇出区域300的一部分的平面图。
参考图7，第一电力线VDD、第二电力线VSS和扇出线320可以位于扇出区域300中。
根据一个或多个实施方式，扇出线320可以位于与第一电力线VDD和第二电力线VSS的层不同的层中。例如，扇出线320可以与势垒电极层BML位于相同的层中。扇出线320可与势垒电极层BML在相同的工艺中形成。然而，本公开不限于此，并且根据一个或多个实施方式，扇出线320可以位于与势垒电极层BML的层不同的层中。
根据一个或多个实施方式，第一电力线VDD和第二电力线VSS中的每一个可以具有板形状。例如，第一电力线VDD和第二电力线VSS中的每一个可以具有平坦地覆盖扇出区域300内的相应区域的形状。
根据一个或多个实施方式，当在平面图中观察时，第一电力线VDD和第二电力线VSS在扇出区域300中可不重叠。
例如，扇出区域300可以包括第一重叠区域422、第二重叠区域424和分离区域426。此时，第一重叠区域422可以指当在平面图中观察时第一电力线VDD和扇出线320重叠的区域。第二重叠区域424可以指当在平面图中观察时第二电力线VSS和扇出线320重叠的区域。分离区域426可以指第一电力线VDD和第二电力线VSS不位于其中的区域。
根据一个或多个实施方式，第一电力线VDD和第二电力线VSS可以在第一方向DR1上彼此隔开。第一电力线VDD和第二电力线VSS可以彼此隔开，且分离区域426在第一电力线VDD和第二电力线VSS之间。
例如，第一电力线VDD和第二电力线VSS可以彼此隔开，以限定分离区域426。因此，分离区域426的厚度方向(例如，宽度)可对应于第一方向DR1(或可与第一方向DR1相同)，并且分离区域426的纵向方向(例如，长度)可对应于与第一方向DR1不平行(或与第一方向DR1相交)的第二方向DR2(或可与第二方向DR2相同)。
本文限定的第一方向DR1和第二方向DR2分别不限于特定方向。例如，第一方向DR1可以被定义为水平方向，且第二方向DR2可以被定义为竖直方向。然而，根据一个或多个实施方式，第一方向DR1可以指特定方向，而第二方向DR2可以指至少与该特定方向不平行(或不同)的方向。
根据一个或多个实施方式，当在平面图中观察时，扇出线320可以位于第一重叠区域422、第二重叠区域424和/或分离区域426中。尽管在图7中扇出线320布置在整个表面上，但是根据一个或多个实施方式，扇出线320可以包括彼此隔开的多条线。然而，本公开不限于此，并且可以实现各种设置形式来配置扇出区域300。
图8是图4的区域EA2的放大视图。图8示出了如位于非显示区域NDA中的第一电力线VDD和第二电力线VSS与显示区域DA中的线之间的连接关系。
根据一个或多个实施方式，第一信号线120和第二信号线130中的每一个的至少一部分可以位于显示区域DA中。
根据一个或多个实施方式，第一信号线120和第二信号线130可以位于与对准电极层ELT的层不同的层中。例如，第一信号线120和第二信号线130可以位于与第一电极(参考图12的附图标记ELT1，其可以被称为第一对准电极)和第二电极(参考图12的附图标记ELT2，其可以被称为第二对准电极)的层不同的层中。第一电极ELT1和第二电极ELT2与衬底SUB隔开的距离可以大于第一信号线120和第二信号线130与衬底SUB隔开的距离。
根据一个或多个实施方式，第一电力线VDD和第二电力线VSS可不位于显示区域DA中。根据一个或多个实施方式，具有板形状的第一电力线VDD和第二电力线VSS可以分离成多条线，并且多个分离的线可以连接到显示区域DA中的每个像素PXL。
例如，第一电力线VDD可以通过接触孔(例如，预定的接触孔)电连接至设置到显示区域DA的线，并且从第一电力线VDD提供的电信号可以被施加到发光元件LD。第二电力线VSS可以通过接触孔(例如，预定的接触孔)电连接到设置到显示区域DA的线，并且从第二电力线VSS提供的电信号可以被施加到发光元件LD。
根据一个或多个实施方式，第一电力线VDD和第二电力线VSS可以位于与对准电极层ELT的层不同的层中。
根据一个或多个实施方式，通过第一电力线VDD向其供应第一电力的线可以位于与对准电极层ELT的层不同的层中。通过第二电力线VSS向其供应第二电力的线可以位于与对准电极层ELT的层不同的层中。
根据一个或多个实施方式，第一电力线VDD可在邻近显示区域DA的区域中电连接到(多条)第一信号线120。此时，在电连接到第一电力线VDD的区域中，第一信号线120可以位于比第一电力线VDD的层低的层中，或者可以与第一电力线VDD位于相同的层中。例如，第一信号线120与衬底SUB隔开的距离可以小于第一电力线VDD和第二电力线VSS与衬底SUB隔开的距离。根据一个或多个实施方式，第一信号线120可以在电连接到第一电力线VDD的区域中位于与对准电极层ELT的层不同的层中。
根据一个或多个实施方式，第二电力线VSS可以在邻近显示区域DA的区域中电连接到第二信号线130。此时，在电连接到第二电力线VSS的区域中，第二信号线130可以位于比第二电力线VSS的层低的层中，或者可以与第二电力线VSS位于相同的层中。例如，第二信号线130与衬底SUB隔开的距离可以小于第一电力线VDD和第二电力线VSS与衬底SUB隔开的距离。根据一个或多个实施方式，第二信号线130可以在电连接到第二电力线VSS的区域中位于与对准电极层ELT的层不同的层中。
根据一个或多个实施方式，第一电力线VDD可以连接到第一信号线120。供应到第一电力线VDD的第一电力可以经由第一信号线120施加到发光元件LD。
根据一个或多个实施方式，第一信号线120的至少一部分可以在第一方向DR1上延伸，并且第一信号线120的至少另一部分可以在第二方向DR2上延伸。例如，根据一个或多个实施方式，第一信号线120可以包括第(1-1)信号线122和第(1-2)信号线124。
根据一个或多个实施方式，第(1-1)信号线122的延伸方向可以与第(1-2)信号线124的延伸方向不平行。例如，第(1-1)信号线122可以在第一方向DR1上延伸，并且第(1-2)信号线124可以在第二方向DR2上延伸，该第二方向DR2与第一方向DR1不平行(和/或与第一方向DR1相交)。
根据一个或多个实施方式，可以提供多条第(1-2)信号线124，并且彼此相邻的第(1-2)信号线124可以在第一方向DR1上彼此隔开。
根据一个或多个实施方式，第(1-1)信号线122延伸的方向可以与第一电力线VDD和第二电力线VSS彼此隔开的方向相同。例如，如上所述，第一电力线VDD和第二电力线VSS可以在第一方向DR1上彼此隔开，并且第(1-1)信号线122可以在第一方向DR1上延伸。
根据一个或多个实施方式，第(1-2)信号线124延伸的方向与从第一电力线VDD和第二电力线VSS位于其中的区域朝向显示区域DA的方向相同。例如，如上所述，从第一电力线VDD和第二电力线VSS朝向相邻的显示区域DA的方向可以是第二方向DR2，并且类似地，第(1-2)信号线124可以在第二方向DR2上延伸。
根据一个或多个实施方式，第二电力线VSS可以连接到第二信号线130。供应到第二电力线VSS的第二电力可以经由第二信号线130施加到发光元件LD。
根据一个或多个实施方式，第二信号线130的至少一部分可以在第一方向DR1上延伸，并且第二信号线130的至少另一部分可以在第二方向DR2上延伸。例如，根据一个或多个实施方式，第二信号线130可以包括第(2-1)信号线132和第(2-2)信号线134。
根据一个或多个实施方式，第(2-1)信号线132的延伸方向可以与第(2-2)信号线134的延伸方向不平行。例如，第(2-1)信号线132可以在第一方向DR1上延伸，并且第(2-2)信号线134可以在第二方向DR2上延伸，该第二方向DR2与第一方向DR1不平行(和/或与第一方向DR1相交)。
根据一个或多个实施方式，可以提供多条第(2-2)信号线134，并且相邻的第(2-2)信号线134可以在第一方向DR1上彼此隔开。
根据一个或多个实施方式，第(2-1)信号线132延伸的方向可以与第一电力线VDD和第二电力线VSS彼此隔开的方向相同。例如，如上所述，第一电力线VDD和第二电力线VSS可以在第一方向DR1上彼此隔开，并且第(2-1)信号线132可以在第一方向DR1上延伸。
根据一个或多个实施方式，第(2-2)信号线134延伸的方向可以与从第一电力线VDD和第二电力线VSS位于其中的区域朝向显示区域DA的方向相同。例如，如上所述，从第一电力线VDD和第二电力线VSS朝向相邻的显示区域DA的方向可以是第二方向DR2，并且类似地，第(2-2)信号线134可以在第二方向DR2上延伸。
根据一个或多个实施方式，位于非显示区域NDA中的第一电力线VDD可以通过第一电极路径(例如，预定的第一电极路径)向显示区域DA提供电信号。位于非显示区域NDA中的第二电力线VSS可以通过第二电极路径(例如，预定的第二电极路径)向显示区域DA提供电信号。
根据一个或多个实施方式，第一信号线120和第二信号线130可以包括在势垒电极层BML、栅电极层GE和源/漏电极层SDL中的至少任一个层中。
也就是说，根据一个或多个实施方式，第一信号线120和第二信号线130可以包括单层或多个层，并且第一信号线120和第二信号线130中的每一个可以沿着路径(例如，预定路径)形成(或提供)。
作为一个或多个实施方式，参考图9和图10，描述第一信号线120、第二信号线130、对准电极层ELT、第一电力线VDD和第二电力线VSS的实现结构。图9是图4的区域EA2的放大视图，并且是示出根据一个或多个实施方式的电极结构的平面图。图10是图9的区域EA3的放大视图。
根据一个或多个实施方式，对准电极层ELT可以位于显示区域DA中，并且可以不位于非显示区域NDA中。也就是说，第一电力线VDD和第二电力线VSS可以通过在非显示区域NDA中不包括在对准电极层ELT中的电极配置(例如，源/漏电极层SDL和势垒电极层BML)提供(或施加)电信号。
根据一个或多个实施方式，第一电力线VDD可以包括源/漏电极层SDL或可以包括在源/漏电极层SDL中。第(1-1)信号线122可以包括源/漏电极层SDL或可以包括在源/漏电极层SDL中。第(1-2)信号线124可以包括势垒电极层BML或者可以包括在势垒电极层BML中。
根据一个或多个实施方式，第一电力线VDD可以通过第(1-1)接触构件502电连接到在第二方向DR2上延伸的第(1-2)信号线124，并且第(1-2)信号线124可以通过第(1-2)接触构件504电连接到在第一方向DR1上延伸的第(1-1)信号线122。因此，至少部分地位于不同层中的第一电力线VDD和第(1-2)信号线124可以通过第(1-1)接触构件502彼此电连接，并且从第一电力线VDD提供的电信号可以通过第(1-2)信号线124在显示区域DA中沿着第二方向DR2移动。此外，位于不同层中的第(1-2)信号线124和第(1-1)信号线122可以通过第(1-2)接触构件504彼此电连接，并且从第一电力线VDD提供的电信号可以通过第(1-1)信号线122在显示区域DA中沿着第一方向DR1移动。总之，在不同方向上延伸的第(1-1)信号线122和第(1-2)信号线124可以以网格结构提供，并且可以配置为向各个像素PXL提供电信号。
根据一个或多个实施方式，第二电力线VSS可以包括源/漏电极层SDL或可以包括在源/漏电极层SDL中。第(2-1)信号线132可以包括源/漏电极层SDL或可以包括在源/漏电极层SDL中。第(2-2)信号线134可以包括势垒电极层BML或者可以包括在势垒电极层BML中。
根据一个或多个实施方式，第二电力线VSS可以通过第(2-1)接触构件602电连接到在第二方向DR2上延伸的第(2-2)信号线134，并且第(2-2)信号线134可以通过第(2-2)接触构件604电连接到在第一方向DR1上延伸的第(2-1)信号线132。因此，位于不同层中的第二电力线VSS和第(2-2)信号线134可以通过第(2-1)接触构件602彼此电连接，并且从第二电力线VSS提供的电信号可以通过第(2-2)信号线134在显示区域DA中沿着第二方向DR2移动。此外，位于不同层中的第(2-2)信号线134和第(2-1)信号线132可以通过第(2-2)接触构件604彼此电连接，并且从第二电力线VSS提供的电信号可以通过第(2-1)信号线132在显示区域DA中沿着第一方向DR1移动。总之，在不同方向上延伸的第(2-1)信号线132和第(2-2)信号线134可以以网格结构提供，并且可以配置为向各个像素PXL提供电信号。
同时，图10以图9的区域EA3为中心的详细电极布局结构。例如，图10示出了从第一电力线VDD提供的电信号通过其提供的路径。
参考图10，从第一电力线VDD提供的电信号可以最终提供至与单独的像素PXL相邻或经过单独的像素PXL的对准电极层ELT。因此，对准电极层ELT可不位于非显示区域DA中。例如，从第一电力线VDD提供的电信号可以通过第(1-2)信号线124在第二方向DR2上移动，可以通过第(1-1)信号线122在第一方向DR1上移动，并且可以提供至对准电极层ELT中的任一个。
根据一个或多个实施方式，第(1-2)信号线124可以包括对应于势垒电极层BML的第一部分124_1和对应于源/漏电极层SDL的第二部分124_2。
根据一个或多个实施方式，第(1-2)信号线124的第一部分124_1可以在显示区域DA中大体沿着第二方向DR2延伸，使得从第一电力线VDD提供的电信号可以被提供至在显示区域DA中沿着第二方向DR2的线(例如列线)。例如，第(1-2)信号线124的第一部分124_1的一部分可以沿着第一方向DR1与作为像素PXL中的任何一个的第一像素重叠，并且可以通过与第一像素相邻的第(1-1)信号线122提供电信号。此外，第(1-2)信号线124的第一部分124_1可沿着第一方向DR1与第二像素重叠，并且可以通过与第二像素相邻的第(1-1)信号线122提供电信号，该第二像素沿着第二方向DR2与第一像素重叠。
第(1-2)信号线124的第一部分124_1可以通过第(1-2)接触构件504电连接到第(1-1)信号线122。
根据一个或多个实施方式，第(1-2)信号线124的第二部分124_2可以在显示区域DA中大体沿着第二方向DR2延伸，以允许从第一电力线VDD向各个像素PXL提供电信号。例如，从第一电力线VDD提供的电信号可以经由第(1-1)信号线122和第(1-2)信号线124的第二部分124_2提供至第一电极ELT1。
根据一个或多个实施方式，第(2-1)信号线132可以在第一方向DR1上延伸，并且可以邻近像素PXL定位。
第一信号线120、第二信号线130、第一电力线VDD和第二电力线VSS的结构不必限于以上描述的示例。在下文中，为了便于描述，基于第一信号线120和第二信号线130的至少一部分包括源/漏电极层SDL或包括在源/漏电极层SDL中的一个或多个实施方式来描述本公开。此外，基于第(1-2)信号线124的第二部分124_2来描述第(1-2)信号线124。然而，本公开不限于此，并且可以适当地选择第一信号线120和第二信号线130位于其中的层。例如，配置第一信号线120的线可以位于不同的层中，并且配置第二信号线130的线可以位于不同的层中。
根据一个或多个实施方式，如图8和图9所示，显示区域DA可以包括第一相邻像素区域220和第二相邻像素区域230。第一相邻像素区域220可以指邻近第一电力线VDD定位的像素PXL中的任一个位于其中的区域。第二相邻像素区域230可以指邻近第二电力线VSS定位的像素PXL中的任一个位于其中的区域。
根据一个或多个实施方式，第一相邻像素区域220可在第二方向DR2上与第一电力线VDD重叠(例如，在平面图中可在第一电力线VDD上方)。第一相邻像素区域220可在第二方向DR2上不与第二电力线VSS重叠(例如，在平面图中可不在第二电力线VSS上方)。可以避免第一相邻像素区域220与第二电力线VSS在第二方向DR2上的重叠。
相反，第二相邻像素区域230可以在第二方向DR2上与第二电力线VSS重叠，并且第二相邻像素区域230可以在第二方向DR2上不与第一电力线VDD重叠。可以避免第二相邻像素区域230与第一电力线VDD在第二方向DR2上的重叠。
根据一个或多个实施方式，第一相邻像素区域220和第二相邻像素区域230可以沿着第一方向DR1重叠。
根据一个或多个实施方式，位于第一相邻像素区域220中的发光元件LD可以从第一信号线120接收第一电力，并且可以从第二信号线130接收第二电力。位于第二相邻像素区域230中的发光元件LD可以从第一信号线120接收第一电力，并且可以从第二信号线130接收第二电力。
例如，从第一电力线VDD提供的第一电力可以经由第一信号线120和第一电极ELT1施加到发光元件LD。从第二电力线VSS提供的第二电力可以经由第二信号线130和第二电极ELT2施加到发光元件LD。
根据一个或多个实施方式，位于第一相邻像素区域220中的发光元件LD可以从第二电力线VSS接收第二电力。此时，实验上，因为第一相邻像素区域220在第二方向DR2上不与第二电力线VSS重叠，所以位于第一相邻像素区域220中的发光元件LD可能难以直接从在第二方向DR2上延伸的线接收电力。然而，根据一个或多个实施方式，用作通过其提供第二电力的路径的第二信号线130可以包括彼此不平行的第(2-1)信号线132和第(2-2)信号线134，并且因此从第二电力线VSS提供的第二电力可以被施加到第一相邻像素区域220中的发光元件LD。
根据一个或多个实施方式，位于第二相邻像素区域230中的发光元件LD可以从第一电力线VDD接收第一电力。实验上，因为第二相邻像素区域230在第二方向DR2上不与第一电力线VDD重叠，所以位于第二相邻像素区域230中的发光元件LD可能难以直接从在第二方向DR2上延伸的线接收电力。然而，根据一个或多个实施方式，用作通过其提供第一电力的路径的第一信号线120可以包括彼此不平行的第(1-1)信号线122和第(1-2)信号线124，并且因此从第一电力线VDD提供的第一电力可以被施加到第二相邻像素区域230中的发光元件LD。
因此，显示区域DA中的第一信号线120和第二信号线130可以由彼此交叉的多条线配置，并且因此可以在显示区域DA中形成由第一信号线120和第二信号线130限定的网格图案。
根据一个或多个实施方式，对准电极层ELT可不位于第一电力线VDD和第二电力线VSS位于其中的区域中。实验上，对准电极层ELT是与用作第一对准电极的第一电极ELT1和用作第二对准电极的第二电极ELT2形成在相同的层中的层，并且可以适当地具有薄的厚度，使得发光元件LD位于第一电极ELT1和第二电极ELT2之间。因此，当对准电极层ELT电连接到第一电力线VDD和/或第二电力线VSS时，存在会在连接区域中产生热量的风险。
然而，根据一个或多个实施方式，在第一电力线VDD和第二电力线VSS与其电连接的区域(例如，如第一电力线VDD和第二电力线VSS位于其中的区域和/或第一电力线VDD和第二电力线VSS与其相邻的区域)中提供不必需需要对准电极层ELT的结构。也就是说，根据示例，在与第一电极ELT1和第二电极ELT2的工艺相同的工艺中形成的电极配置可以不位于非显示区域NDA中。此外，可以将连接到第一电力线VDD和第二电力线VSS的电极线实现为包括在势垒电极层BML、栅电极层GE和源/漏电极层SDL中的任何一个中，而不包括在对准电极层ELT中。此时，根据一个或多个实施方式，势垒电极层BML、栅电极层GE和源/漏电极层SDL中的每一个的厚度可以大于对准电极层ELT的厚度。因此，当连接用于第一电力线VDD和第二电力线VSS的电极线时，可以降低与热发生相关的风险。根据一个或多个实施方式，第一电极ELT1的厚度和第二电极ELT2的厚度可以大于第一信号线120的厚度和第二信号线130的厚度。
在下文中，基于包括在显示区域DA中的电极线参考图11至图14来描述根据一个或多个实施方式的显示装置100。
图11和图12是示出根据一个或多个实施方式的配置像素PXL的电极配置的布局图。
图11和图12示出了像素PXL的电极配置。图11和图12示出了针对相同区域的不同层。图11示出了上面参考图6描述的势垒电极层BML、有源层ACT和栅电极层GE。图12示出了上面参考图6描述的源/漏电极层SDL和对准电极层ELT。在图12中，源/漏电极层SDL由粗实线边界表示，并且用于电连接不同电极图案的接触孔由四边形框中的X表示。
根据一个或多个实施方式，第一晶体管T1至第三晶体管T3、存储电容器Cst、第一数据线DL1至第三数据线DL3、扫描线SL和感测线SENL可包括在像素PXL中且位于像素PXL中。
如以上参考图5描述的，第一晶体管T1至第三晶体管T3和存储电容器Cst可以配置一个像素电路PXC。图11示出了第一晶体管T1至第三晶体管T3和存储电容器Cst配置三个不同的像素电路PXC中的每一个的结构。
参考图12，第一信号线120、第二信号线130和第一电极ELT1至第三电极ELT3可以包括像素PXL中并位于像素PXL中。
根据一个或多个实施方式，如上所述，第一信号线120可以包括第(1-1)信号线122和第(1-2)信号线124。根据一个或多个实施方式，第一信号线120还可以包括第(1-3)信号线126和第(1-4)信号线128。
根据一个或多个实施方式，从第一电力线VDD提供的第一电力可以经由第(1-1)信号线122、第(1-2)信号线124和第(1-3)信号线126提供至第一电极ELT1(其可以被称为第一对准电极)。第(1-3)信号线126可以通过形成在保护层PSV中的接触部分CNT电连接到第一电极ELT1。提供至第一电极ELT1的第一电力可以提供至发光元件LD。
根据一个或多个实施方式，从第一电力线VDD提供的第一电力可以经由第(1-1)信号线122、第(1-2)信号线124和第(1-4)信号线128提供至第一电极ELT1。第(1-4)信号线128可以通过接触部分CNT电连接到第一电极ELT1。提供至第一电极ELT1的第一电力可以提供至发光元件LD。
根据一个或多个实施方式，第二信号线130可以通过接触部分CNT电连接到第二电极ELT2和/或第三电极ELT3。因此，从第二电力线VSS提供的第二电力可以经由第二信号线130提供至第二电极ELT2和/或第三电极ELT3。提供至第二电极ELT2和/或第三电极ELT3的第二电力可以提供至发光元件LD。
根据一个或多个实施方式，发光元件LD可以位于第一电极ELT1和第二电极ELT2上。发光元件LD可以位于第一电极ELT1和第三电极ELT3上。
根据一个或多个实施方式，发光元件LD可以位于第一电极ELT1和第二电极ELT2之间。发光元件LD可以位于第一电极ELT1和第三电极ELT3之间。发光元件LD的至少一部分可以定位于第一电极ELT1和第二电极ELT2之间和/或第一电极ELT1和第三电极ELT3之间。
根据一个或多个实施方式，在第二电极ELT2和第三电极ELT3中形成由从第二电力线VSS供应的第二电力限定的电势，并且在第一电极ELT1中形成由从第一电力线VDD提供的第一电力限定的电势。因此，可以在第一电极ELT1和第二电极ELT2之间形成用于布置发光元件LD的电场，且因此可以提供通道区域。此外，可以在第一电极ELT1和第三电极ELT3之间形成用于布置发光元件LD的电场，并且因此可以提供通道区域。
通道区域可以是发光元件LD将位于其中的区域，并且当在平面图中观察时，通道区域可以与发光元件LD的至少一部分重叠，并且每个电极可以通过通道区域彼此隔开。例如，第一电极ELT1和第二电极ELT2可以沿着第一方向DR1彼此隔开，并且发光元件LD可以位于相应地限定的通道区域中。类似地，第二电极ELT2和第三电极ELT3可以沿着第一方向DR1彼此隔开，并且发光元件LD可以位于相应地限定的通道区域中。
根据一个或多个实施方式，可以在邻近第一电极ELT1的区域中形成切割区域500。切割区域500可以形成在第一电极ELT1上和/或之下。
根据一个或多个实施方式，切割区域500可以是在形成电极层(例如，预定电极层)之后电极层(例如，预定电极层)的一部分在其中被去除的区域，并且可以是设置为在第二方向DR2上将彼此相邻的第一电极ELT1分隔开的区域。根据一个或多个实施方式，在形成电极层(例如，预定电极层)并且在电极层(例如，预定电极层)上形成绝缘层之后，可以去除位于将要形成切割区域500的位置处的绝缘层。此外，可以在绝缘层的至少一部分从其去除的区域中对电极层(例如，预定电极层)进行蚀刻以形成切割区域500。
根据一个或多个实施方式，在形成切割区域500并布置发光元件LD之后，可以向第一电极ELT1供应第一电力。因此，可以防止第一电极ELT1作为浮置线提供，并且可以减少或防止电信号的串扰。
随后，参考图13和图14描述根据一个或多个实施方式的第一信号线120和第二信号线130的结构。
图13和图14是示意性地示出根据一个或多个实施方式的电极线的平面图。
图13是以第一信号线120的第(1-3)信号线126为中心示出的图示。图14是以第一信号线120的第(1-4)信号线128为中心示出的图示。
根据一个或多个实施方式，可以布置第一电极ELT1至第三电极ELT3。相应的发光元件LD可以位于第一电极ELT1和第二电极ELT2之间，并且可以位于第一电极ELT1和第三电极ELT3之间。
根据一个或多个实施方式，第(1-2)信号线124可以连接到第(1-1)信号线122。第(1-2)信号线124可以具有从第(1-1)信号线122分支的形状。例如，第(1-1)信号线122可以在第一方向DR1上延伸，并且可以配置为主体线，并且第(1-2)信号线124可以在第二方向DR2上延伸，并且可以配置为从配置为主体线的第(1-1)信号线122突出的分支线。因此，沿着第(1-1)信号线122提供的第一电力可以移动到第(1-2)信号线124。
根据一个或多个实施方式，第(1-3)信号线126和/或第(1-4)信号线128可以位于在第一方向DR1上延伸的第(1-1)信号线122和第(2-1)信号线132之间。
根据一个或多个实施方式，第(1-3)信号线126可以电连接到第(1-2)信号线124(参考图13)。例如，第(1-3)信号线126可以形成为岛形状，并且可以电连接到第(1-2)信号线124。在一个或多个实施方式中，第(1-2)信号线124和第(1-3)信号线126可以分别通过接触孔连接到可设置在另一层(例如，势垒电极层BML)中的电极配置，并且总之，第(1-2)信号线124和第(1-3)信号线126可以彼此电连接。然而，本公开不限于此，并且根据一个或多个实施方式，第(1-2)信号线124和第(1-3)信号线126可以彼此物理连接。
根据一个或多个实施方式，第(1-3)信号线126的至少一部分可以与第(1-1)信号线122在相同的方向上延伸。第(1-3)信号线126可以在第一方向DR1上延伸。第(1-3)信号线126的至少一部分可以在与第(1-2)信号线124延伸的方向交叉的方向上延伸。因此，从第一电力线VDD提供的第一电力可以被施加到沿着第(1-3)信号线126提供的对准电极(例如，第一电极ELT1)。
根据一个或多个实施方式，第(1-4)信号线128可以电连接到第(1-2)信号线124(参考图14)。例如，第(1-4)信号线128可以通过接触孔连接到设置在另一层(例如，势垒电极层BML)中的电极配置，第(1-2)信号线124可以通过接触孔连接到设置在另一层中的电极配置，并且因此第(1-2)信号线124和第(1-4)信号线128可以彼此电连接。然而，本公开不限于此，并且根据一个或多个实施方式，第(1-4)信号线128和第(1-3)信号线126可以彼此物理连接。
根据一个或多个实施方式，第(1-4)信号线128可以包括在第一方向DR1上延伸的第一延伸部分228和在第二方向DR2上延伸的第二延伸部分229。根据一个或多个实施方式，可以适当地选择第(1-4)信号线128的第一延伸部分228的长度(和/或厚度)和第二延伸部分229的长度(和/或厚度)，且因此，可以将从第一电力线VDD提供的第一电力提供到对准电极(例如，第一电极ELT1)。
然而，第一信号线120和第二信号线130的结构不限于以上描述的示例。例如，第二信号线130可以包括以与包括在第一信号线120中的第(1-3)信号线126和第(1-4)信号线128的结构类似的结构实现的信号线。
在下文中，参考图15描述根据一个或多个实施方式的像素PXL的截面结构。
图15是沿着图13的线I-I'截取的剖视图。图15是示出包括发光元件LD的堆叠结构的图示。简化或省略了可与以上描述的内容重复的内容。
参考图15，像素PXL可以包括衬底SUB、像素电路单元PCL和显示元件单元DPL。
像素电路单元PCL可包括缓冲层BFL、栅绝缘层GI、层间绝缘层ILD、第(1-3)信号线126、第二信号线130和保护层PSV。
根据一个或多个实施方式，第(1-3)信号线126可以位于层间绝缘层ILD上。第(1-3)信号线126可以通过形成在保护层PSV中的接触部分CNT电连接到第一电极ELT1。
根据一个或多个实施方式，第二信号线130可以位于层间绝缘层ILD上。第二信号线130可以通过形成在保护层PSV中的接触部分CNT电连接到第二电极ELT2。
同时，在一些实施方式中，像素电路单元PCL可以包括第一晶体管T1至第三晶体管T3中的至少任一个。例如，像素电路单元PCL可以包括第一晶体管T1，并且发光元件LD可以基于从第一晶体管T1提供的电信号来发光。
根据一个或多个实施方式，第一晶体管T1可以包括源电极和漏电极。根据示例，源电极和漏电极可以与第一信号线120和第二信号线130位于相同的层中。
显示元件单元DPL可以包括堤部BNK、包括在对准电极层ELT中的第一电极ELT1和第二电极ELT2、第一绝缘层INS1、第一接触电极CNE1、发光元件LD、第二接触电极CNE2和第二绝缘层INS2。
根据一个或多个实施方式，堤部BNK可以具有在上方向上突出的形状。上方向可以是发光元件LD的显示方向，并且可以指第三方向DR3。第一电极ELT1和第二电极ELT2可以位于堤部BNK上，可以相对于堤部BNK形成反射分隔壁，且因此可以提高发光元件LD的光效率。
根据一个或多个实施方式，第一电极ELT1可以通过接触部分CNT电连接到第(1-3)信号线126。因此，从第一电力线VDD供应的电力可以通过第(1-3)信号线126提供至第一电极ELT1。
根据一个或多个实施方式，第二电极ELT2可以通过接触部分CNT电连接到第二信号线130。因此，从第二电力线VS供应的电力可以通过第二信号线130提供至第二电极ELT2。
根据一个或多个实施方式，第一电极ELT1和第二电极ELT2与衬底SUB隔开的距离可以大于第一信号线120和第二信号线130与衬底SUB隔开的距离。
第一绝缘层INS1可以位于保护层PSV上。第一绝缘层INS1可以包括氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和氧化铝(AlOx)中的至少一种。第一绝缘层INS1可以稳定电极配置之间的电连接，并且可以削弱外部影响。
发光元件LD可以定位于第一绝缘层INS1上。根据示例，第一绝缘层INS1可以具有凹槽(例如，预定凹槽)，发光元件LD的至少一部分可以与从凹槽形成的一端部接触，并且发光元件LD的另一部分可以与从凹槽形成的另一端部接触。
第二绝缘层INS2可以位于发光元件LD上。可以将第二绝缘层INS2形成为覆盖对应于发光元件LD的有源层12的区域。根据一个或多个实施方式，第二绝缘层INS2可以包括有机材料和无机材料中的任一种。根据一个或多个实施方式，第二绝缘层INS2可以填充设置在发光元件LD的后表面上的空间。
第一接触电极CNE1和第二接触电极CNE2可以位于第一绝缘层INS1上。第一接触电极CNE1和第二接触电极CNE2可以通过形成在第一绝缘层INS1中的接触孔分别电连接到第一电极ELT1和第二电极ELT2。
根据一个或多个实施方式，第一接触电极CNE1和第二接触电极CNE2可以包括透明导电材料。根据示例，第一接触电极CNE1可以包括导电材料中的至少一种，所述导电材料包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)。
关于发光元件LD、电极配置等的设置关系不限于以上参考图15描述的示例，并且可以实现根据各种可变型实施方式的设置关系。
以上描述仅是本公开的技术方面的示例，并且本公开所属领域的技术人员将能够在不脱离本公开的基本特征的情况下进行各种修改和改变。因此，以上描述的本公开的实施方式可以单独实现或彼此组合实现。
因此，在本公开中公开的实施方式不旨在限制本公开的技术方面，而是旨在描述本公开的技术方面，并且本公开的技术方面的范围不受这些实施方式的限制。本公开的保护范围应当由权利要求书来解释，并且应当理解等同范围内的所有技术方面都包括在本公开的范围内。

Claims (20)

1.一种显示装置，包括：
第一电极和第二电极，在衬底上；
像素单元，包括在所述第一电极和所述第二电极上的发光元件；
第一信号线，电连接到所述第一电极；以及
第二信号线，电连接到所述第二电极，
其中，第一电力配置为从所述第一信号线提供到所述第一电极，
其中，第二电力配置为从所述第二信号线提供到所述第二电极，
其中，所述第一信号线的至少一部分和所述第二信号线的至少一部分在第一方向上延伸，以及
其中，所述第一信号线的至少另一部分在不平行于所述第一方向的第二方向上延伸。
2.根据权利要求1所述的显示装置，还包括：
显示区域，所述像素单元位于所述显示区域中；
非显示区域，围绕所述显示区域的至少一部分；
第一电力线，具有在所述非显示区域中的至少一部分，并且配置为向所述第一信号线供应所述第一电力；以及
第二电力线，具有在所述非显示区域中的至少一部分，并且配置为向所述第二信号线供应所述第二电力，
其中，所述第一电力线和所述第二电力线具有板形状。
3.根据权利要求2所述的显示装置，其中，所述第一电力线和所述第二电力线在所述第一方向上彼此隔开，并且在相同的层中。
4.根据权利要求2所述的显示装置，其中，所述第一信号线包括在所述第一方向上延伸的第(1-1)信号线和在所述第二方向上延伸的第(1-2)信号线，以及
其中，所述第二信号线包括在所述第一方向上延伸的第(2-1)信号线和在所述第二方向上延伸的第(2-2)信号线。
5.根据权利要求4所述的显示装置，其中，所述像素单元包括：
第一相邻像素区域，在平面图中相对于所述第二方向在所述第一电力线上方，以及
第二相邻像素区域，在平面图中相对于所述第二方向在所述第二电力线上方，
其中，所述第一相邻像素区域相对于所述第二方向不在所述第二电力线上方，以及
所述第二相邻像素区域相对于所述第二方向不在所述第一电力线上方。
6.根据权利要求5所述的显示装置，其中，所述第(1-1)信号线和所述第(2-1)信号线在与所述第一电力线和所述第二电力线彼此隔开的方向相同的方向上延伸。
7.根据权利要求4所述的显示装置，其中，所述第一电力线通过所述第(1-1)信号线和所述第(1-2)信号线电连接到所述第一电极，以及
其中，所述第二电力线通过所述第(2-1)信号线和所述第(2-2)信号线电连接到所述第二电极。
8.根据权利要求4所述的显示装置，其中，所述第一信号线还包括第(1-3)信号线，所述第(1-3)信号线电连接到所述第(1-2)信号线并且与所述第(1-1)信号线在相同的方向上延伸，以及
其中，所述第一电力线通过所述第(1-1)信号线、所述第(1-2)信号线和所述第(1-3)信号线电连接到所述第一电极。
9.根据权利要求8所述的显示装置，其中，所述第一信号线还包括第(1-4)信号线，所述第(1-4)信号线包括：第一延伸部分，电连接到所述第(1-2)信号线并且与所述第(1-1)信号线在相同的方向上延伸；以及第二延伸部分，与所述第(1-2)信号线在相同的方向上延伸，以及
其中，所述第一电力线通过所述第(1-1)信号线、所述第(1-2)信号线和所述第(1-4)信号线电连接到所述第一电极。
10.根据权利要求9所述的显示装置，还包括第三电极，所述第三电极在所述衬底上，并且配置为被提供有从所述第二信号线供应的所述第二电力，
其中，所述第二电极在所述第一电极的一侧上，以及
其中，所述第三电极在所述第一电极的另一侧上。
11.根据权利要求4所述的显示装置，其中，所述第一电力线和所述第二电力线在与所述第一电极和所述第二电极的层不同的层中。
12.根据权利要求11所述的显示装置，其中，所述第一信号线和所述第二信号线在与所述第一电极和所述第二电极的层不同的层中。
13.根据权利要求1所述的显示装置，其中，所述第一信号线的至少一部分在与所述第二信号线的至少一部分的层不同的层中。
14.根据权利要求1所述的显示装置，还包括晶体管，所述晶体管电连接到所述发光元件，并且包括源电极和漏电极，
其中，所述第一信号线和所述第二信号线与所述源电极和所述漏电极在相同的层中。
15.根据权利要求1所述的显示装置，其中，所述第一电极和所述第二电极与所述衬底隔开的距离大于所述第一信号线和所述第二信号线与所述衬底隔开的距离。
16.根据权利要求1所述的显示装置，还包括：
显示区域，所述像素单元位于所述显示区域中；以及
非显示区域，围绕所述显示区域的至少一部分，
其中，在与所述第一电极和所述第二电极的工艺相同的工艺中形成的电极配置不在所述非显示区域中。
17.根据权利要求2所述的显示装置，其中，所述第一信号线和所述第二信号线与所述第一电力线和所述第二电力线在相同的层中。
18.根据权利要求2所述的显示装置，其中，所述第一信号线和所述第二信号线与所述衬底隔开的距离小于所述第一电力线和所述第二电力线与所述衬底隔开的距离。
19.根据权利要求1所述的显示装置，其中，所述第一电极的厚度和所述第二电极的厚度大于所述第一信号线的厚度和所述第二信号线的厚度。
20.一种显示装置，包括：
显示区域和非显示区域；
第一对准电极和第二对准电极，在所述显示区域上；
像素单元，包括发光元件，所述发光元件具有定位于所述第一对准电极和所述第二对准电极之间的至少一部分；
驱动控制器，在所述非显示区域中并且配置为控制所述像素单元的驱动；以及
线路单元，包括电连接到所述第一对准电极的第一信号线和电连接到所述第二对准电极的第二信号线，
其中，所述非显示区域包括位于所述显示区域和所述驱动控制器之间的扇出区域，
其中，所述线路单元包括第一电力线和第二电力线，所述第一电力线和所述第二电力线具有在所述扇出区域中的至少一部分，并且在第一方向上彼此隔开，所述第一电力线配置为通过所述第一信号线和所述第一对准电极向所述发光元件供应第一电力，
其中，所述第二电力线配置为通过所述第二信号线和所述第二对准电极向所述发光元件供应不同于所述第一电力的第二电力，
其中，所述第一信号线和所述第二信号线中的每一个的至少一部分在所述第一方向上延伸。
CN202211356577.7A 2021-11-04 2022-11-01 显示装置 Pending CN116072681A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210150836A KR20230065430A (ko) 2021-11-04 2021-11-04 표시 장치
KR10-2021-0150836 2021-11-04

Publications (1)

Publication Number Publication Date
CN116072681A true CN116072681A (zh) 2023-05-05

Family

ID=84330180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211356577.7A Pending CN116072681A (zh) 2021-11-04 2022-11-01 显示装置

Country Status (4)

Country Link
US (1) US20230140325A1 (zh)
EP (1) EP4177949A1 (zh)
KR (1) KR20230065430A (zh)
CN (1) CN116072681A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200103925A (ko) * 2019-02-25 2020-09-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2021118081A1 (ko) * 2019-12-12 2021-06-17 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US20230140325A1 (en) 2023-05-04
EP4177949A1 (en) 2023-05-10
KR20230065430A (ko) 2023-05-12

Similar Documents

Publication Publication Date Title
CN111128080B (zh) 显示基板及显示装置
KR102605335B1 (ko) 발광 표시 장치 및 그의 제조 방법
CN104332485B (zh) 硅和半导体氧化物薄膜晶体管显示器
CN116508157A (zh) 显示设备
US11362136B2 (en) Display apparatus
KR20220067649A (ko) 표시 장치
KR20210141828A (ko) 화소 및 이를 구비한 표시 장치
CN116072681A (zh) 显示装置
CN116868343A (zh) 显示装置及其制造方法
KR20220002797A (ko) 화소 및 이를 구비한 표시 장치
US11436974B1 (en) Display device
JP2008502933A (ja) Ｏｌｅｄ画素レイアウト
EP4080568A1 (en) Display device
US20220108979A1 (en) Display device
EP4239447A2 (en) Display device
CN220402271U (zh) 显示装置
US11984548B2 (en) Display device
KR102675913B1 (ko) 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
CN115581090A (zh) 显示装置
CN116137791A (zh) 显示装置
CN117476836A (zh) 显示装置
CN116364744A (zh) 显示装置
KR20240009003A (ko) 표시 장치
KR20240077528A (ko) 표시 장치
CN115812252A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication