CN116364744A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116364744A
CN116364744A CN202211683666.2A CN202211683666A CN116364744A CN 116364744 A CN116364744 A CN 116364744A CN 202211683666 A CN202211683666 A CN 202211683666A CN 116364744 A CN116364744 A CN 116364744A
Authority
CN
China
Prior art keywords
electrode
disposed
light emitting
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211683666.2A
Other languages
English (en)
Inventor
梁银娥
金翰洙
李宗璨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116364744A publication Critical patent/CN116364744A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开涉及显示装置，该显示装置包括：多个像素，具有发射区域；第一电极和第二电极，在发射区域中；堤部层，在发射区域周围延伸，并且在发射区域中的相邻发射区域之间具有多个沟槽部分；多个发光元件，在第一电极和第二电极上；以及第一连接电极和第二连接电极，分别在第一电极和第二电极上，并且与发光元件中的至少一个接触。沟槽部分中的一些在第一方向上彼此间隔开，并且通过使堤部层的顶表面部分地凹陷而形成，并且沟槽部分中的每个具有小于发光元件的长度的最大宽度。

Description

显示装置
技术领域
本公开的实施方式的方面涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置的重要性稳步增加。响应于此，已经使用了各种类型的显示装置，诸如有机发光显示器(OLED)、液晶显示器(LCD)等。
作为用于显示图像的一种类型的装置的自发光显示装置包括发光元件。自发光显示装置包括使用有机材料作为发光材料的有机发光显示装置、使用无机材料作为发光材料的无机发光显示装置等。
发明内容
本公开的方面提供了一种显示装置，该显示装置具有以减少的不必要的重复工艺来制造的结构。
然而，本公开的方面和特征不限于本文中阐述的方面和特征。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面以及特征对于本公开所属领域中的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示装置包括：多个像素，包括多个发射区域；第一电极和第二电极，在发射区域中，在第一方向上延伸，并且在与第一方向相交的第二方向上彼此间隔开；堤部层，在发射区域的外缘周围延伸，并且在发射区域中的相邻发射区域之间具有多个沟槽部分；多个发光元件，在第一电极和第二电极上；第一连接电极，在第一电极上并且与发光元件中的至少一个发光元件接触；以及第二连接电极，在第二电极上并且与发光元件中的所述至少一个发光元件接触。沟槽部分中的一些在第一方向上彼此间隔开，并且通过使堤部层的顶表面部分地凹陷而形成，并且沟槽部分中的每个具有小于发光元件的长度的最大宽度。
发光元件的长度可以为约4μm或更大，并且沟槽部分的最大宽度可以为约4μm或更小。
堤部层可以具有在第二方向上延伸的部分，并且可以与第一电极和第二电极重叠，并且沟槽部分中的每个可以不与第一电极和第二电极重叠。
堤部层的最大厚度可以大于堤部层的形成有沟槽部分的部分的厚度，并且堤部层的形成有沟槽部分的部分的厚度可以为约1.5μm或更大。
显示装置还可以包括在发光元件和堤部层上的第一绝缘层，并且第一绝缘层可以在发射区域之间和堤部层上具有多个开口孔。
开口孔中的每个可以与沟槽部分重叠，并且沟槽部分具有与开口孔重叠的第一沟槽部分和与第一沟槽部分间隔开并且不与开口孔重叠的第二沟槽部分，第一沟槽部分和第二沟槽部分之间的距离可以小于开口孔中的相邻开口孔之间的距离。
显示装置还可以包括在第一绝缘层上的第二绝缘层，第二绝缘层可以与沟槽部分和开口孔中的每个重叠。
开口孔中的每个可以不与沟槽部分重叠。
开口孔中的每个可以部分地与沟槽部分中的每个重叠。
显示装置还可以包括在第一电极和第二电极上的下部绝缘层，并且堤部层和发光元件可以直接在下部绝缘层上，第一连接电极可以通过穿透下部绝缘层的第一接触部分与第一电极直接接触，并且第二连接电极可以通过穿透下部绝缘层的第二接触部分与第二电极直接接触。
根据本公开的实施方式的显示装置包括在制造工艺期间在向其喷射(或沉积)油墨的区域周围形成的沟槽部分，从而增加喷射的油墨的体积。
根据本公开的实施方式的显示装置允许在对准发光元件的工艺中执行的缩短的油墨喷射和油墨干燥工艺。
然而，本公开的方面和特征不限于上述方面和特征，并且本文中包括和描述了各种其它方面和特征。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面以及特征将变得更加显而易见，在附图中：
图1是根据一个实施方式的显示装置的示意性平面图；
图2是示出根据一个实施方式的显示装置的一个像素的平面图；
图3是示出设置在图2的一个像素中的第一绝缘层的平面图；
图4是沿着图2的线E1-E1'截取的剖视图；
图5是沿着图2的线E2-E2'截取的剖视图；
图6是沿着图2的线E3-E3'截取的剖视图；
图7是根据一个实施方式的子像素的等效电路图；
图8是示出根据一个实施方式的显示装置中的形成在堤部层中的沟槽部分和形成在第一绝缘层中的开口(例如，开口孔)的平面图；
图9是沿着图8的线E4-E4'截取的剖视图；
图10是根据一个实施方式的发光元件的示意图；
图11是示出根据另一实施方式的显示装置中的形成在堤部层中的沟槽部分和形成在第一绝缘层中的开口孔的平面图；
图12是沿着图11的线E5-E5'截取的剖视图；
图13是示出根据另一实施方式的显示装置中的形成在堤部层中的沟槽部分和形成在第一绝缘层中的开口孔的平面图；
图14和图15是示出根据另一实施方式的显示装置中的形成在堤部层中的沟槽部分的平面图；
图16是示出根据另一实施方式的显示装置的子像素的平面图；
图17是示出设置在图16中所示的显示装置中的一个子像素中的第一绝缘层和堤部层的布置的平面图；
图18是沿着图16的线E6-E6'截取的剖视图；
图19是沿着图16的线E7-E7'截取的剖视图；
图20是示出根据另一实施方式的显示装置的子像素的平面图；
图21是沿着图20中的线E8-E8'截取的剖视图；
图22是沿着图20中的线E9-E9'截取的剖视图；以及
图23是沿着图20的线E10-E10'截取的剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，在附图中示出了本公开的实施方式。然而，本公开可以以不同的形式来实现，并且不应被解释为限于本文中阐述的实施方式。确切地说，提供这些实施方式使得本公开将是彻底和完整的，并且将本公开的范围完全传达给本领域中技术人员。
将理解的是，当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在所述另一元件或层上、直接连接到或直接联接到所述另一元件或层，或者也可以存在一个或多个居间元件或层。当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时、不存在居间元件或层。例如，当第一元件被描述为“联接”或“连接”到第二元件时，第一元件可以直接联接或连接到第二元件，或者第一元件可以经由一个或多个居间元件间接联接或连接到第二元件。
在附图中，为了说明的清楚，可以夸大各种元件、层等的尺寸。相同的附图标记表示相同的元件。如本文中所用，术语“和/或”包括相关联的所列项目中的一个或多个的任何和所有组合。此外，当描述本公开的实施方式时，“可以”的使用涉及“本公开的一个或多个实施方式”。诸如“…中的至少一个”的表述当在元件列表之后时，修饰整个元素列表，而不修饰列表中的单独元件。如本文中所用，术语“使用”、“正使用”和“使用的”可以分别被认为与术语“利用”、“正利用”和“利用的”同义。如本文中所用，术语“基本上”、“约”和类似术语用作近似术语而不用作程度术语，并且旨在解释本领域中普通技术人员将认识到的测量值或计算值的固有变化。
将理解的是，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
为了便于描述，本文中可以使用诸如“下面”、“下方”、“下部”、“上方”、“上部”等的空间相对术语来描述如附图中所示的一个元件或特征与另一(多个)元件或特征的关系。将理解的是，除了附图中描绘的定向之外，空间相对术语旨在还包括装置在使用或操作中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“下面”的元件将随之定向为在其它元件或特征“上方”或“之上”。因此，术语“下方”可以包括上方和下方的定向两者。装置可以以其它方式定向(旋转90度或处于其它定向)，并且应当相应地解释本文中使用的空间相对描述语。
本文中使用的术语用于描述本公开的实施方式的目的，并且不旨在限制本公开。如本文中所用，单数形式“一个”和“一种”旨在也包括复数形式，除非上下文另外清楚地指示。还将理解的是，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和/或“包含有”，指定所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。
在下文中，将参考附图描述实施方式。
图1是根据一个实施方式的显示装置的示意性平面图。
参考图1，显示装置10显示(例如，配置为显示)移动图像或静止图像。显示装置10可以是提供(或包括)显示屏的任何电子装置。显示装置10的示例可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、可携式摄像机等。
显示装置10包括提供(例如，包括)显示屏的显示面板。显示面板可以是无机发光二极管显示面板、有机发光二极管显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在以下描述中，将显示装置10描述为无机发光二极管显示面板，但本公开不限于此，并且本公开的方面和特征可以应用于其它合适的显示面板。
显示装置10的形状可以进行各种改变。例如，显示装置10可以具有诸如(在附图中)在水平方向上伸长的矩形形状、(在附图中)在竖直方向上伸长的矩形形状、正方形形状、具有圆角(例如，顶点)的四边形形状、另外的多边形形状和圆形形状的形状。显示装置10的显示区域DPA的形状可以类似于显示装置10的整体形状。在图1中，显示装置10具有在第二方向DR2上伸长的矩形形状。
显示装置10可以具有显示区域DPA和非显示区域NDA。显示区域DPA是可以显示图像的区域，并且非显示区域NDA是不显示(或不存在)图像的区域。显示区域DPA可以被称为有效区域，以及非显示区域NDA可以被称为非有效区域。显示区域DPA可以基本上占据显示装置10的中心。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置成矩阵形式。在平面图中，每个像素PX的形状可以具有矩形形状或正方形形状。然而，本公开不限于此，并且每个像素PX可以具有其中每侧相对于一个方向倾斜的菱形形状。像素PX可以布置成条型或岛型。此外，像素PX中的每个可以包括一个或多个发光元件，该一个或多个发光元件发射(例如，配置为发射)特定波长带的光以显示特定颜色。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA(例如，在平面图中在显示区域DPA的外缘周围延伸或围绕显示区域DPA延伸)。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以邻近显示区域DPA的四个侧部设置。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的布线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以安装在其中。
图2是示出根据一个实施方式的显示装置的一个像素的平面图。
图2示出了设置在显示装置10的一个像素PX中的电极RME(RME1和RME2)、堤部图案BP1和BP2、堤部层BNL、多个发光元件ED(ED1和ED2(参见图3))以及连接电极CNE(CNE1和CNE2)的平面布置。
参考图2，显示装置10的像素PX中的每个可以包括多个子像素SPXn(其中，n为诸如1、2和3的正整数)。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素SPXn可以发射相同颜色的光。在一个实施方式中，子像素SPXn中的每个可以发射蓝光。尽管一个像素PX被示出为包括三个子像素SPXn，但是本公开不限于此，并且一个像素PX可以包括更多数量的子像素SPXn。
显示装置10的每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中设置有发光元件ED以发射特定波长带的光的区域。非发射区域可以是其中不设置发光元件ED的区域和由于从发光元件ED发射的光不到达那里而不发射光的区域。
发射区域EMA可以包括其中设置有发光元件ED的区域和与发光元件ED相邻的、其中从发光元件ED发射的光被发射的区域。例如，发射区域EMA也可以包括其中从发光元件ED发射的光被另一构件反射或折射并被发射的区域。多个发光元件ED可以设置在每个子像素SPXn中，并且发射区域EMA可以包括设置有发光元件ED的区域和与其相邻的区域。
尽管子像素SPXn被示出为具有在尺寸上基本上相同的发射区域EMA，但是本公开不限于此。在一些实施方式中，子像素SPXn的发射区域EMA可以根据从设置在每个子像素SPXn中的发光元件ED发射的光的颜色或波长带而具有不同的尺寸。
每个子像素SPXn也可以包括设置在非发射区域中的子区域SA。相应子像素SPXn的子区域SA可以设置在发射区域EMA的下侧上，该发射区域EMA的下侧是在第一方向DR1上的另一侧。发射区域EMA和子区域SA可以沿着第一方向DR1交替布置，并且子区域SA可以设置于在第一方向DR1上彼此间隔开的不同(例如，相邻)子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以在第一方向DR1上交替布置，并且发射区域EMA和子区域SA中的每个可以在第二方向DR2上重复布置。然而，本公开不限于此，并且发射区域EMA和子区域SA在多个像素PX中的布置可以不同于图2中所示的布置。
可以不从子区域SA发射光，因为发光元件ED不设置在子区域SA中，但是设置在每个子像素SPXn中的电极RME可以部分地设置在子区域SA中。设置在不同子像素SPXn中的电极RME可以设置成在子区域SA的分离部分ROP处分离。
设置在每个像素PX中并连接到发光二极管EL(参见图7)的电路层的布线和电路元件中的每个可以连接到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。然而，布线和电路元件可以不设置成与由每个子像素SPXn或发射区域EMA占据的区域对应，并且可以设置成与发射区域EMA在一个像素PX内的位置无关。
堤部层BNL可以设置成围绕多个子像素SPXn、发射区域EMA和子区域SA(例如，在它们的外缘周围延伸)。堤部层BNL可以设置于在第一方向DR1和第二方向DR2上相邻的子像素SPXn之间的边界处，并且也可以设置在发射区域EMA和子区域SA之间的边界处。显示装置10的子像素SPXn、发射区域EMA和子区域SA可以是通过堤部层BNL的布置而区分开的区域。多个子像素SPXn、发射区域EMA和子区域SA之间的间隙可以根据堤部层BNL的宽度而变化。
堤部层BNL可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以便遍及显示区域DPA的整个表面以栅格图案布置。堤部层BNL可以沿着子像素SPXn之间的边界设置，以界定相邻的子像素SPXn。堤部层BNL也可以布置成围绕为每个子像素SPXn设置的发射区域EMA和子区域SA(例如，在它们的外缘周围延伸)，以将它们彼此分界。
图3是示出设置在图2中所示的一个像素中的第一绝缘层的平面图。图4是沿着图2的线E1-E1'截取的剖视图。图5是沿着图2的线E2-E2'截取的剖视图。图6是沿着图2的线E3-E3'截取的剖视图。
图3以平面图示出了设置在一个像素PX中的第一绝缘层PAS1、电极RME1和RME2以及堤部层BNL的相对布置。图4示出了横跨设置在第一子像素SPX1中的发光元件ED的两端以及电极接触孔(例如，电极接触开口)CTD和CTS的剖面，图5示出了横跨设置在第一子像素SPX1中的发光元件ED的两端以及接触部分CT1和CT2的剖面，以及图6示出了横穿发光元件ED的两端以及形成在堤部层BNL中的沟槽部分P的剖面。
参考图2和图3至图6，显示装置10可以包括第一衬底SUB以及设置在第一衬底SUB上的半导体层、多个导电层和多个绝缘层。此外，显示装置10可以包括多个电极RME(RME1和RME2)、发光元件ED和连接电极CNE(CNE1和CNE2)。半导体层、导电层和绝缘层可以各自形成(或构成)显示装置10的电路层。
第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由绝缘材料制成，诸如玻璃、石英或聚合物树脂。此外，第一衬底SUB可以是刚性衬底，或者可以是可以弯曲、折叠或卷曲的柔性衬底。第一衬底SUB可以具有显示区域DPA和围绕显示区域DPA(例如，在显示区域DPA的外缘周围延伸)的非显示区域NDA，并且显示区域DPA可以具有发射区域EMA和作为非发射区域的一部分的子区域SA。
第一导电层可以设置在第一衬底SUB上。第一导电层包括下部金属层BML，该下部金属层BML设置成与第一晶体管T1的第一有源层ACT1重叠。下部金属层BML可以防止光入射到第一晶体管T1的第一有源层ACT1上和/或可以电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。然而，在一些实施方式中，可以省略下部金属层BML。
缓冲层BL可以设置在下部金属层BML和第一衬底SUB上。缓冲层BL可以形成在第一衬底SUB上，以保护像素PX的晶体管免受渗透通过第一衬底SUB(易受湿气渗透)的湿气的影响，并且可以提供平坦表面。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以设置成分别部分地与稍后将描述的第二导电层的第一栅电极G1和第二栅电极G2重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在一个实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含(或包括)铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
尽管第一晶体管T1和第二晶体管T2被示出为设置在显示装置10的子像素SPXn中，但是本公开不限于此，并且显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI在显示区域DPA中设置在半导体层上。第一栅极绝缘层GI可以是用于晶体管T1和T2中的每个的栅极绝缘层。在附图中，第一栅极绝缘层GI被示出为与稍后将描述的第二导电层的栅电极G1和G2一起被图案化，并且部分地设置在第二导电层的栅电极G1和G2与半导体层的有源层ACT1和ACT2之间。然而，本公开不限于此。在一些实施方式中，第一栅极绝缘层GI可以完全设置在缓冲层BL上(例如，第一栅极绝缘层GI可以不被图案化)。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以设置成在第三方向DR3(即，厚度方向)上与第一有源层ACT1的沟道区域重叠，并且第二栅电极G2可以设置成在第三方向DR3(即，厚度方向)上与第二有源层ACT2的沟道区域重叠。尽管附图中未示出，但是第二导电层还可以包括存储电容器的一个电极。
第一层间绝缘层IL1设置在第二导电层、半导体层和缓冲层BL上。第一层间绝缘层IL1可以是第二导电层和设置在其上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括设置在显示区域DPA中的第一电压线VL1和第二电压线VL2、第一导电图案CDP1、第一晶体管T1的源电极S1和漏电极D1以及第二晶体管T2的源电极S2和漏电极D2。第三导电层还可以包括存储电容器的另外的(例如，另一)电极。
可以将高电位电压(例如，第一电力电压)施加到第一电压线VL1并传送到第一电极RME1，并且可以将低电位电压(例如，第二电力电压)施加到第二电压线VL2并传送到第二电极RME2。第一电压线VL1的一部分(或部分)可以通过穿透(例如，延伸穿过)第一层间绝缘层IL1的接触孔(例如，接触开口)与第一晶体管T1的第一有源层ACT1接触。第一电压线VL1可以是第一晶体管T1的第一漏电极D1。第二电压线VL2可以直接连接到稍后将描述的第二电极RME2。尽管第一电压线VL1和第二电压线VL2被示出为设置在第三导电层中，但是本公开不限于此。在一些实施方式中，第一电压线VL1和第二电压线VL2可以设置在第一导电层中，并且第三导电层可以包括电连接到第一电压线VL1或第二电压线VL2的连接图案。
第一导电图案CDP1可以通过穿透(例如，延伸穿过)第一层间绝缘层IL1的接触孔(例如，接触开口)与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过另一接触孔(例如，另一接触开口)与下部金属层BML接触。第一导电图案CDP1可以是第一晶体管T1的第一源电极S1。此外，第一导电图案CDP1可以连接到稍后将描述的第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将从第一电压线VL1施加的第一电力电压传送到第一电极RME1或第一连接电极CNE1。
第二源电极S2和第二漏电极D2可以通过穿透第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2可以是参考图7描述的开关晶体管中的任何一个。第二晶体管T2可以将从图7中所示的数据线DTL施加的信号传送到第一晶体管T1，或者可以将从图7中所示的初始化电压线VIL施加的信号传送到存储电容器的另一电极。
第一钝化层PV1设置在第三导电层和第一层间绝缘层IL1上。第一钝化层PV1可以是第三导电层和其它层之间的绝缘层，并且可以保护第三导电层。
上述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由以交替方式堆叠的多个无机层形成(例如，可以由以交替方式堆叠的多个无机层形成和/或可以包括以交替方式堆叠的多个无机层)。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为(例如，可以各自形成为)通过堆叠形成的双层，或通过交替堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层而形成的多层。然而，本公开不限于此，并且缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为(例如，可以各自形成为)包含(或包括)上述绝缘材料的单个无机层。此外，在一些实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)等的有机绝缘材料制成。
过孔层VIA在显示区域DPA中设置在第一钝化层PV1上。过孔层VIA可以包含(或包括)诸如聚酰亚胺(PI)的有机绝缘材料，并且可以补偿由设置在其下方的导电层形成的台阶部分，以使顶表面变平。然而，在一些实施方式中，可以省略过孔层VIA。
显示装置10可以包括堤部图案BP1和BP2、多个电极RME(例如，RME1和RME2)、堤部层BNL、多个发光元件ED和多个连接电极CNE(例如，CNE1和CNE2)作为设置在过孔层VIA上的显示元件层。此外，显示装置10可以包括设置在过孔层VIA上的绝缘层RPAS、PAS1和PAS2。
多个堤部图案BP1和BP2可以设置在每个子像素SPXn的发射区域EMA中。堤部图案BP1和BP2可以在第二方向DR2上具有宽度(例如，预定宽度)，并且可以具有在第一方向DR1上延伸(例如，主要在第一方向DR1上延伸)的形状。
例如，堤部图案BP1和BP2可以包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此间隔开的第一堤部图案BP1和第二堤部图案BP2。第一堤部图案BP1可以相对于发射区域EMA的中心设置在左侧上，该左侧是在第二方向DR2上的一侧，第二堤部图案BP2可以相对于发射区域EMA的中心设置在右侧上，同时与第一堤部图案BP1间隔开，该右侧是在第二方向DR2上的另一侧。第一堤部图案BP1和第二堤部图案BP2可以沿着第二方向DR2交替设置，并且可以以岛状图案设置在显示区域DPA中。多个发光元件ED可以布置在第一堤部图案BP1和第二堤部图案BP2之间。
第一堤部图案BP1和第二堤部图案BP2在第一方向DR1上的长度可以相同(例如，可以彼此相同)，并且可以小于由堤部层BNL围绕的发射区域EMA在第一方向DR1上的长度。第一堤部图案BP1和第二堤部图案BP2可以与堤部层BNL的在第二方向DR2上延伸的一部分间隔开。然而，本分开不限于此，并且堤部图案BP1和BP2可以是与堤部层BNL集成的(或集成)，或者可以部分地与堤部层BNL的在第二方向DR2上延伸的一部分重叠。在这样的实施方式中，堤部图案BP1和BP2在第一方向DR1上的长度可以大于或等于由堤部层BNL围绕(例如，在平面图中由堤部层BNL围绕)的发射区域EMA在第一方向DR1上的长度。
第一堤部图案BP1和第二堤部图案BP2在第二方向DR2上的宽度可以相同。然而，本公开不限于此，并且它们可以具有不同的宽度。例如，一个堤部图案可以具有比另一堤部图案大的宽度，并且具有更大宽度的堤部图案可以横跨在第二方向DR2上相邻的不同子像素SPXn的发射区域EMA设置。在这样的实施方式中，在横跨多个发射区域EMA设置的堤部图案中，堤部层BNL的在第一方向DR1上延伸的一部分可以在厚度方向上与具有更大宽度的该堤部图案重叠。尽管示出了为每个子像素SPXn布置具有相同宽度的两个堤部图案BP1和BP2，但是本公开不限于此。堤部图案BP1和BP2的数量和形状可以根据电极RME的数量或布置结构而变化。
多个堤部图案BP1和BP2可以设置在过孔层VIA上。例如，堤部图案BP1和BP2中的每个可以直接设置在过孔层VIA上，并且可以具有其中堤部图案BP1和BP2的至少一部分相对于过孔层VIA的顶表面突出(例如，远离过孔层VIA的顶表面突出)的结构。堤部图案BP1和BP2的突出部分可以具有倾斜表面或带曲率的曲化表面，并且从发光元件ED发射的一些光可以被设置在堤部图案BP1和BP2上的电极RME反射，并且在过孔层VIA的向上方向上(例如，在远离过孔层VIA的方向上)发射。与附图中所示的实施方式不同，堤部图案BP1和BP2可以具有诸如其中在剖视图中外表面以曲率曲化的半圆形形状或半椭圆形形状的形状。堤部图案BP1和BP2可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但不限于此。
多个电极RME(例如，RME1和RME2)具有在一个方向上延伸的形状，并且为每个子像素SPXn设置。多个电极RME1和RME2可以在第一方向DR1上延伸，以横跨子像素SPXn的发射区域EMA和子区域SA设置，并且可以设置成在第二方向DR2上彼此间隔开。多个电极RME可以电连接到稍后将描述的发光元件ED，但是本公开不限于此。电极RME可以不电连接到发光元件ED。
显示装置10可以包括布置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1相对于发射区域EMA的中心位于左侧上，并且第二电极RME2相对于发射区域EMA的中心位于右侧上，同时在第二方向DR2上与第一电极RME1间隔开。第一电极RME1可以设置在第一堤部图案BP1上，并且第二电极RME2可以设置在第二堤部图案BP2上。第一电极RME1和第二电极RME2可以遍及堤部层BNL部分地布置在相应发射区域EMA和子区域SA中。不同子像素SPXn的第一电极RME1和第二电极RME2可以相对于位于一个子像素SPXn的子区域SA中的分离部分ROP分离(例如，可以在分离部分ROP处分离)。
尽管针对每个子像素SPXn的两个电极RME被示出为具有在第一方向DR1上延伸(例如，主要在第一方向DR1上延伸)的形状，但是本公开不限于此。例如，显示装置10可以具有其中更多数量的电极RME设置在一个子像素SPXn中或者电极RME部分地弯曲并且根据位置具有不同的宽度的形状。
第一电极RME1和第二电极RME2可以至少布置在堤部图案BP1和BP2的倾斜表面上。在一个实施方式中，多个电极RME的在第二方向DR2上测量的宽度可以小于堤部图案BP1和BP2的在第二方向DR2上测量的宽度，并且第一电极RME1和第二电极RME2之间在第二方向DR2上的间隙可以小于堤部图案BP1和BP2之间的间隙。第一电极RME1和第二电极RME2的至少一部分可以直接布置在过孔层VIA上，使得第一电极RME1和第二电极RME2可以布置在相同的平面上。
设置在堤部图案BP1和BP2之间的发光元件ED可以朝向发光元件ED的两端发射光，并且发射的光可以朝向设置在堤部图案BP1和BP2上的电极RME引导。电极RME可以具有其中电极RME的设置在堤部图案BP1和BP2上的部分反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2可以布置成覆盖堤部图案BP1和BP2的至少一个侧表面，并且可以反射从发光元件ED发射的光。
电极RME可以在发射区域EMA和子区域SA之间的与堤部层BNL重叠的部分处通过电极接触孔(例如，电极接触开口)CTD和CTS与第三导电层直接接触。第一电极接触孔CTD可以形成在其中堤部层BNL和第一电极RME1重叠的区域中，并且第二电极接触孔CTS可以形成在其中堤部层BNL和第二电极RME2重叠的区域中。第一电极RME1可以通过穿透过孔层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过穿透过孔层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1，使得第一电力电压可以施加到第一电极RME1，并且第二电极RME2可以电连接到第二电压线VL2，使得第二电力电压可以施加到第二电极RME2。然而，本公开不限于此。在另一实施方式中，电极RME1和RME2可以不分别电连接到第三导电层的电压线VL1和VL2，并且稍后将描述的连接电极CNE可以直接连接到第三导电层。
多个电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包含(或包括)诸如银(Ag)、铜(Cu)或铝(Al)的金属，或者可以包含(或包括)含有铝(Al)、镍(Ni)、镧(La)等的合金。在其它实施方式中，电极RME可以具有其中诸如钛(Ti)、钼(Mo)和铌(Nb)的金属层和合金堆叠的结构。在一些实施方式中，电极RME可以形成为通过堆叠由包括铝(Al)、钛(Ti)、钼(Mo)和铌(Nb)的合金制成的至少一个金属层而形成的双层或多层。
本公开不限于此，并且每个电极RME还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO和ITZO的材料。在一些实施方式中，电极RME中的每个可以具有其中至少一种透明导电材料和具有高反射率的至少一个金属层堆叠的结构，或者可以形成为包括它们的一个层。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。电极RME可以电连接到发光元件ED，并且可以在第一衬底SUB的向上方向上反射从发光元件ED发射的光中的一些。
下部绝缘层RPAS可以横跨显示区域DPA的整个表面设置，并且可以设置在过孔层VIA和多个电极RME上。下部绝缘层RPAS可以设置在稍后将描述的发光元件ED下方，以覆盖电极RME。下部绝缘层RPAS可以包括绝缘材料，以保护多个电极RME并使不同的电极RME彼此绝缘。下部绝缘层RPAS设置成在形成堤部层BNL之前覆盖电极RME，使得电极RME在形成堤部层BNL的工艺中不被损坏。下部绝缘层RPAS可以防止设置在其上的发光元件ED由于与其它构件直接接触而被损坏。
在实施方式中，下部绝缘层RPAS可以具有台阶部分，使得其顶表面在于第二方向DR2上间隔开的电极RME之间部分地凹陷。发光元件ED可以设置在下部绝缘层RPAS的形成台阶部分的顶表面上，并且因此，可以在发光元件ED和下部绝缘层RPAS之间保留空间。发光元件ED和下部绝缘层RPAS之间的空间可以填充有稍后将描述的第一绝缘层PAS1。
根据一个实施方式，下部绝缘层RPAS可以具有接触部分CT1和CT2。下部绝缘层RPAS的接触部分CT1和CT2可以在子区域SA中形成在连接电极CNE连接到电极RME的部分处。下部绝缘层RPAS可以完全设置在过孔层VIA上，并且形成接触部分CT1和CT2的部分可以暴露其下方的层的一部分。
在下部绝缘层RPAS中形成的接触部分CT1和CT2可以设置成与不同的电极RME重叠。例如，接触部分CT1和CT2可以包括设置成与第一电极RME1重叠的第一接触部分CT1和设置在子区域SA中以在子区域SA中与第二电极RME2重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以穿透下部绝缘层RPAS，以部分地暴露在其下方的第一电极RME1或第二电极RME2的顶表面。第一接触部分CT1和第二接触部分CT2中的每个还可以穿透设置在下部绝缘层RPAS上的其它绝缘层中的一些。由接触部分CT1和CT2中的每个暴露的电极RME可以与连接电极CNE接触。
堤部层BNL可以设置在下部绝缘层RPAS上。堤部层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn。堤部层BNL可以围绕每个子像素SPXn的发射区域EMA和子区域SA并区分每个子像素SPXn的发射区域EMA和子区域SA，并且可以围绕显示区域DPA的最外部分并且区分显示区域DPA和非显示区域NDA。堤部层BNL设置在整个显示区域DPA中以形成栅格图案，并且由显示区域DPA中的堤部层BNL暴露的区域可以是发射区域EMA和子区域SA。
类似于堤部图案BP1和BP2，堤部层BNL可以具有高度(例如，确定高度)。在一些实施方式中，堤部层BNL的顶表面可以高于堤部图案BP1和BP2的顶表面(例如，可以延伸到堤部图案BP1和BP2的顶表面上方)，并且堤部层BNL的厚度可以等于或大于堤部图案BP1和BP2的厚度。堤部层BNL可以在显示装置10的制造工艺期间的喷墨打印工艺期间防止油墨溢出到相邻的子像素SPXn中。类似于堤部图案BP1和BP2，堤部层BNL可以包括诸如聚酰亚胺的有机绝缘材料。
根据一个实施方式，在显示装置10中，堤部层BNL可以包括多个沟槽部分P。沟槽部分P可以在第二方向DR2上彼此相邻的子像素SPXn之间设置在堤部层BNL的在第一方向DR1上延伸的部分中。例如，沟槽部分P可以设置于在第二方向DR2上布置的不同子像素SPXn的发射区域EMA之间。沟槽部分P可以设置成不与设置在发射区域EMA中的堤部图案BP1和BP2、电极RME1和RME2以及稍后将描述的发光元件ED重叠(例如，可以与它们偏离)。设置在相邻发射区域EMA之间的沟槽部分P可以在第一方向DR1上彼此间隔开，并且设置在其它发射区域EMA之间的沟槽部分P可以在第二方向DR2上彼此间隔开。设置在第一子像素SPX1的发射区域EMA和第二子像素SPX2的发射区域EMA之间的沟槽部分P可以在第一方向DR1上彼此间隔开，并且设置在第一子像素SPX1和第二子像素SPX2之间的沟槽部分P可以与设置在第二子像素SPX2和第三子像素SPX3之间的沟槽部分P在第二方向DR2上间隔开。
沟槽部分P可以形成在堤部层BNL的顶表面中。沟槽部分P可以是通过使堤部层BNL的顶表面部分地凹陷而形成的部分，并且可以具有比堤部层BNL的其它部分的厚度小的厚度。沟槽部分P可以具有比堤部层BNL的平坦顶表面的高度低的高度，并且可以具有池状形状。稍后将参考其它附图提供对沟槽部分P的详细描述。
多个发光元件ED可以布置在发射区域EMA中。发光元件ED可以设置在堤部图案BP1和BP2之间，并且可以布置成在第一方向DR1上彼此间隔开。在一个实施方式中，多个发光元件ED可以具有在一个方向上延伸的形状，并且其两端可以设置在不同的电极RME上。发光元件ED的长度可以大于在第二方向DR2上彼此间隔开的电极RME之间的间隙。发光元件ED的延伸方向可以基本上垂直于电极RME沿其延伸的第一方向DR1。然而，本公开不限于此，并且发光元件ED可以在第二方向DR2上或在与第二方向DR2倾斜的方向上延伸。
多个发光元件ED可以直接设置在下部绝缘层RPAS上。发光元件ED可以具有在一个方向上延伸的形状，并且可以设置成使得发光元件ED沿其延伸的一个方向与第一衬底SUB的顶表面平行。如稍后将描述的，发光元件ED可以包括沿着发光元件ED沿其延伸的一个方向布置的多个半导体层，并且该多个半导体层可以沿着与第一衬底SUB的顶表面平行的方向依次布置。然而，本公开不限于此，并且当发光元件ED具有不同的结构时，多个半导体层可以在与第一衬底SUB的顶表面垂直的方向上布置。
根据构成半导体层的材料，设置在每个子像素SPXn中的发光元件ED可以发射不同波长带的光。然而，本公开不限于此，并且布置在每个子像素SPXn中的发光元件ED可以包括具有相同材料(或由相同材料形成)的半导体层以发射相同颜色的光。
发光元件ED可以在与连接电极CNE(例如，CNE1和CNE2)接触的同时电连接到电极RME和过孔层VIA下方的导电层，并且可以响应于电信号发射特定波长带的光。
第一绝缘层PAS1可以设置在多个发光元件ED、下部绝缘层RPAS和堤部层BNL上。第一绝缘层PAS1可以包括设置在多个发光元件ED上同时在堤部图案BP1和BP2之间在第一方向DR1上延伸的图案部分。图案部分设置成部分地围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端。图案部分可以在平面图中在每个子像素SPXn中形成线性图案或岛状图案。第一绝缘层PAS1的图案部分可以在显示装置10的制造工艺期间保护发光元件ED并固定发光元件ED。此外，第一绝缘层PAS1可以设置成填充发光元件ED和其下方的下部绝缘层RPAS之间的空间。此外，第一绝缘层PAS1的一部分可以设置在堤部层BNL上和子区域SA中。
根据一个实施方式，第一绝缘层PAS1可以具有多个开口OP1、OP2和OPR、开口孔OPH以及接触部分CT1和CT2。第一绝缘层PAS1可以具有形成为与子区域SA的分离部分ROP对应的多个分离开口OPR、设置成部分地与电极RME重叠以在发射区域EMA中暴露发光元件ED的第一端和第二端的多个开口OP1和OP2、以及设置在堤部层BNL上的开口孔OPH。此外，第一绝缘层PAS1可以包括形成在其中连接电极CNE和电极RME连接的部分处的多个接触部分CT1和CT2。第一绝缘层PAS1可以完全设置在下部绝缘层RPAS和堤部层BNL上，并且可以在其中形成有多个开口OP1和OP2的部分处部分地暴露设置在其下方的层。
在形成为与子区域SA的分离部分ROP对应的分离开口OPR处，可以执行分离设置在其下方的电极RME的工艺，其中分离开口OPR是形成在第一绝缘层PAS1中的开口。下部绝缘层RPAS和第一绝缘层PAS1可以包括分离开口OPR，该分离开口OPR在其中执行分离电极RME的工艺的分离部分ROP处暴露过孔层VIA的顶表面。
第一绝缘层PAS1可以具有部分地与第一电极RME1重叠的第一开口OP1和部分地与第二电极RME2重叠的第二开口OP2。第一开口OP1和第二开口OP2可以设置在发射区域EMA中并且可以暴露发光元件ED的两端。第一开口OP1可以暴露(或不覆盖)发光元件ED的设置在第一电极RME1上的第一端，并且第二开口OP2可以暴露(或不覆盖)发光元件ED的设置在第二电极RME2上的第二端。
多个第一开口OP1可以设置成与第一电极RME1的面对第二电极RME2的一侧重叠，并且可以具有在第一方向DR1上延伸的形状。第一开口OP1可以暴露发光元件ED的第一端。
类似地，第二开口OP2可以设置成与第二电极RME2的面对第一电极RME1的一侧重叠，并且可以具有在第一方向DR1上延伸的形状。第二开口OP2可以暴露发光元件ED的第二端。第二开口OP2也可以穿透稍后将描述的第二绝缘层PAS2。连接电极CNE可以与发光元件ED的通过多个第一开口OP1和多个第二开口OP2暴露的两端接触。
一个第一开口OP1和一个第二开口OP2可以设置在一个子像素SPXn中。然而，本公开不限于此。在一些实施方式中，多个第一开口OP1和多个第二开口OP2可以设置在一个子像素SPXn中。
根据一个实施方式，第一绝缘层PAS1可以包括设置在堤部层BNL上的多个开口孔OPH。不同于部分地与电极RME重叠的开口OP1和OP2，开口孔OPH可以设置成不与电极RME重叠。作为示例，多个开口孔OPH可以在第一方向DR1上彼此间隔开，并且可以设置在堤部层BNL的在第一方向DR1上延伸的一部分上。与堤部层BNL中的沟槽部分P类似，开口孔OPH可以设置在不同子像素SPXn的发射区域EMA之间。开口孔OPH可以设置成暴露堤部层BNL的顶表面的一部分，并且稍后将描述的第二绝缘层PAS2可以直接设置在堤部层BNL的暴露的顶表面上。
开口孔OPH可以设置于在第二方向DR2上布置的不同子像素SPXn的发射区域EMA之间。设置在相邻发射区域EMA之间的开口孔OPH可以在第一方向DR1上彼此间隔开，并且设置在不同发射区域EMA之间的开口孔OPH可以在第二方向DR2上彼此间隔开。例如，设置在第一子像素SPX1的发射区域EMA和第二子像素SPX2的发射区域EMA之间的开口孔OPH可以在第一方向DR1上彼此间隔开，并且设置在第一子像素SPX1和第二子像素SPX2之间的开口孔OPH可以与设置在第二子像素SPX2和第三子像素SPX3之间的开口孔OPH在第二方向DR2上间隔开。
第一开口OP1和第二开口OP2可以设置在发射区域EMA中以暴露发光元件ED的一部分，使得设置在第一绝缘层PAS1上的连接电极CNE可以与发光元件ED接触。与沟槽部分P类似，开口孔OPH可以形成在没有设置发光元件ED的位置处。开口孔OPH可以设置成不与发光元件ED和电极RME重叠(例如，与发光元件ED和电极RME偏离)。
与具有通过使堤部层BNL的顶表面部分地凹陷而形成的形状的沟槽部分P不同，开口孔OPH可以穿透(例如，可以延伸穿过)第一绝缘层PAS1。开口孔OPH可以暴露堤部层BNL的顶表面的一部分，并且可以根据与沟槽部分P的布置关系而暴露堤部层BNL的平坦顶表面或沟槽部分P。因为开口孔OPH形成为穿透第一绝缘层PAS1，所以它可以提供在显示装置10的制造工艺期间可能在堤部层BNL和其下方的层中产生的气体的排放路径。稍后将参考其它附图描述开口孔OPH的详细描述。
第一绝缘层PAS1可以具有设置在子区域SA中的设置成与第一电极RME1重叠的第一接触部分CT1、以及设置成与第二电极RME2重叠的第二接触部分CT2。除了下部绝缘层RPAS之外，接触部分CT1和CT2还可以穿透第一绝缘层PAS1。多个第一接触部分CT1和多个第二接触部分CT2可以部分地暴露设置在其下方的第一电极RME1或第二电极RME2的顶表面。
多个连接电极CNE(例如，CNE1和CNE2)可以设置在多个电极RME和堤部图案BP1和BP2上。多个连接电极CNE可以具有在一个方向上延伸的形状，并且可以设置成彼此间隔开。连接电极CNE中的每个可以与发光元件ED接触并且可以电连接到第三导电层。
多个连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1或第一堤部图案BP1上。第一连接电极CNE1可以部分地与第一电极RME1重叠，并且可以遍及堤部层BNL横跨发射区域EMA和子区域SA设置。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2或第二堤部图案BP2上。第二连接电极CNE2可以部分地与第二电极RME2重叠，并且可以遍及堤部层BNL横跨发射区域EMA和子区域SA设置。第一连接电极CNE1和第二连接电极CNE2中的每个可以与发光元件ED接触，并且可以电连接到电极RME或设置在其下方的导电层。
例如，第一连接电极CNE1和第二连接电极CNE2中的每个可以设置在第一绝缘层PAS1上并且可以与发光元件ED接触。第一连接电极CNE1可以部分地与第一电极RME1重叠并且可以与发光元件ED的一端接触。第二连接电极CNE2可以部分地与第二电极RME2重叠，并且可以与发光元件ED的另一端接触。多个连接电极CNE横跨发射区域EMA和子区域SA设置。连接电极CNE可以在设置在发射区域EMA中的部分处与发光元件ED接触，并且可以在设置在子区域SA中的部分处电连接到第三导电层。
第一连接电极CNE1可以设置成部分地与第一绝缘层PAS1中的第一开口OP1重叠。第二连接电极CNE2可以设置成部分地与第一绝缘层PAS1中的第二开口OP2重叠。第一连接电极CNE1可以与发光元件ED的通过第一开口OP1暴露的第一端接触，并且第二连接电极CNE2可以与发光元件ED的通过第二开口OP2暴露的第二端接触。
根据一个实施方式，在显示装置10中，连接电极CNE可以通过设置在子区域SA中的接触部分CT1和CT2与电极RME接触。第一连接电极CNE1可以通过第一接触部分CT1与第一电极RME1接触，该第一接触部分CT1在子区域SA中穿透下部绝缘层RPAS、第一绝缘层PAS1和第二绝缘层PAS2。第二连接电极CNE2可以通过第二接触部分CT2与第二电极RME2接触，该第二接触部分CT2在子区域SA中穿透下部绝缘层RPAS和第一绝缘层PAS1。连接电极CNE中的每个可以通过电极RME中的每个电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1，使得第一电力电压可以施加到第一连接电极CNE1，并且第二连接电极CNE2可以电连接到第二电压线VL2，使得第二电力电压可以施加到第二连接电极CNE2。每个连接电极CNE可以在发射区域EMA中与发光元件ED接触，以将电力电压传送到发光元件ED。
然而，本公开不限于此。在一些实施方式中，多个连接电极CNE可以与第三导电层直接接触，并且可以通过不同于电极RME的图案电连接到第三导电层。
连接电极CNE可以包括导电材料。例如，它们可以包括ITO、IZO、ITZO、铝(Al)等。作为示例，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过连接电极CNE以被发射。
第二绝缘层PAS2设置在第二连接电极CNE2和第一绝缘层PAS1上。第二绝缘层PAS2可以设置在整个第一绝缘层PAS1上以覆盖第二连接电极CNE2，并且第一连接电极CNE1可以设置在第二绝缘层PAS2上。第二绝缘层PAS2可以使第一连接电极CNE1和第二连接电极CNE2绝缘，以防止它们之间直接接触。
根据一个实施方式，第二绝缘层PAS2可以具有第一开口OP1和第一接触部分CT1。第二绝缘层PAS2可以包括多个第一开口OP1和多个第一接触部分CT1，其中多个第一开口OP1设置成部分地与电极RME重叠以暴露发光元件ED的第一端，多个第一接触部分CT1形成在第一连接电极CNE1和第一电极RME1连接的区域中。第一开口OP1可以穿透第一绝缘层PAS1和第二绝缘层PAS2。第二绝缘层PAS2可以设置在整个第一绝缘层PAS1上，并且可以在其中形成有多个第一开口OP1的部分处部分地暴露设置在其下方的层。第一连接电极CNE1可以设置成部分地与第二绝缘层PAS2的第一开口OP1重叠。
第二绝缘层PAS2的第一开口OP1可以在发射区域EMA中部分地与第一电极RME1重叠，并且可以暴露或不覆盖发光元件ED的设置在第一电极RME1上的第一端。第一开口OP1可以设置成与第一电极RME1的面对第二电极RME2的一侧重叠，并且可以具有在第一方向DR1上延伸的形状。
第二绝缘层PAS2可以设置在第一绝缘层PAS1中的第二开口OP2和开口孔OPH上。因为第二连接电极CNE2设置在第一绝缘层PAS1中的第二开口OP2中，所以第二绝缘层PAS2可以设置成覆盖第二连接电极CNE2。堤部层BNL的顶表面可以通过第一绝缘层PAS1中的开口孔OPH部分地暴露，并且第二绝缘层PAS2可以与堤部层BNL的顶表面的一部分直接接触。根据堤部层BNL中的沟槽部分P和第一绝缘层PAS1中的开口孔OPH的布置，第二绝缘层PAS2可以覆盖沟槽部分P或者可以直接覆盖堤部层BNL的平坦表面。在其他实施方式中，第二绝缘层PAS2可以设置在第一绝缘层PAS1上，同时与沟槽部分P重叠。
第二绝缘层PAS2可以包括设置在子区域SA中以与第一电极RME1重叠的第一接触部分CT1。除了下部绝缘层RPAS和第一绝缘层PAS1之外，多个第一接触部分CT1还可以穿透第二绝缘层PAS2。多个第一接触部分CT1可以部分地暴露设置在其下方的第一电极RME1的顶表面。
在一些实施方式中，另一绝缘层可以设置在第二绝缘层PAS2和第一连接电极CNE1上。该绝缘层可以保护设置在第一衬底SUB上的构件免受外部环境的影响。
上述下部绝缘层RPAS、第一绝缘层PAS1和第二绝缘层PAS2中的每个可以包括无机绝缘材料或有机绝缘材料。例如，下部绝缘层RPAS、第一绝缘层PAS1和第二绝缘层PAS2中的每个可以包括无机绝缘材料。在其它实施方式中，下部绝缘层RPAS和第二绝缘层PAS2可以包括无机绝缘材料，并且第一绝缘层PAS1可以包括有机绝缘材料。下部绝缘层RPAS、第一绝缘层PAS1和第二绝缘层PAS2中的每个或至少一个可以具有其中多个绝缘层交替或重复堆叠的结构。在实施方式中，下部绝缘层RPAS、第一绝缘层PAS1和第二绝缘层PAS2中的每个可以是氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的任何一个。下部绝缘层RPAS、第一绝缘层PAS1和第二绝缘层PAS2可以由相同的材料或不同的材料制成。在其它实施方式中，它们中的一些可以由相同的材料制成，并且它们中的一些可以由不同的材料制成。
显示装置10的每个像素PX或子像素SPXn(其中，n是1至3的整数)包括像素驱动电路。上述布线可以穿过每个像素PX或其外缘，以向每个像素驱动电路施加驱动信号。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以变化。根据一个实施方式，在显示装置10的每个子像素SPXn中，像素驱动电路可以具有包括三个晶体管和一个电容器的3T1C结构。下文中，将描述具有3T1C结构的像素驱动电路作为示例，但本公开不限于此，并且可以应用各种其它修改结构，诸如2T1C结构、7T1C结构和6T1C结构。
图7是根据一个实施方式的子像素的等效电路图。
参考图7，除了发光二极管EL之外，根据一个实施方式的显示装置10的每个子像素SPXn还包括三个晶体管T1、T2和T3和一个存储电容器Cst。
发光二极管EL通过(或根据)经由第一晶体管T1提供的电流发射光。发光二极管EL包括至少一个发光元件ED。发光元件ED可以通过从第一电极RME1和第二电极RME2传送的电信号来发射特定波长带的光。
发光二极管EL的一端可以连接到第一晶体管T1的源电极，并且其另一端可以连接到第二电压线VL2，其中比第一电压线VL1的高电位电压(下文中，称为第一电力电压)低的低电位电压(下文中，称为第二电力电压)提供到第二电压线VL2。
第一晶体管T1根据栅电极和源电极之间的电压差来调节从第一电力电压提供到其的第一电压线VL1流向发光二极管EL的电流。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光二极管EL的第一电极，并且第一晶体管T1的漏电极可以连接到第一电力电压施加到其的第一电压线VL1。
第二晶体管T2由第一扫描线SL1的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到第一扫描线SL1，其源电极可以连接到第一晶体管T1的栅电极，并且其漏电极可以连接到数据线DTL。
第三晶体管T3由第二扫描线SL2的扫描信号导通，以将初始化电压线VIL连接到发光二极管EL的一端。第三晶体管T3的栅电极可以连接到第二扫描线SL2，其漏电极可以连接到初始化电压线VIL，并且其源电极可以连接到发光二极管EL的一端或第一晶体管T1的源电极。
第二晶体管T2和第三晶体管T3的栅电极被示出为分别电连接到不同的扫描线SL1和SL2，但是本公开不限于此。在一些实施方式中，第二晶体管T2和第三晶体管T3的栅电极可以电连接到相同的扫描线。
晶体管T1、T2和T3中的每个的源电极和漏电极不限于上述内容，并且反之亦然。此外，晶体管T1、T2和T3中的每个可以由薄膜晶体管形成。此外，在图7中，晶体管T1、T2和T3中的每个被描述为由N型金属氧化物半导体场效应晶体管(MOSFET)形成，但是它们不限于此。例如，晶体管T1、T2和T3中的每个可以由P型MOSFET形成。在其它实施方式中，晶体管T1、T2和T3中的一些可以由N型MOSFET形成，并且其它的可以由P型MOSFET形成。
存储电容器Cst形成在第一晶体管T1的栅电极和源电极之间(例如，电连接在第一晶体管T1的栅电极和源电极之间)。存储电容器Cst存储第一晶体管T1的栅极电压和源极电压之间的电压差。
图8是示出根据一个实施方式的显示装置中的形成在堤部层中的沟槽部分和形成在第一绝缘层中的开口孔的布置的平面图。图9是沿着图8的线E4-E4'截取的剖视图。
图8是其中设置有堤部层BNL中的沟槽部分P和第一绝缘层PAS1中的开口孔OPH的区域的放大图。图9示出了沿着第一方向DR1截取的沟槽部分P和开口孔OPH的剖面。
参考图8和图9，堤部层BNL中的沟槽部分P可以形成在堤部层BNL的在第一方向DR1上延伸的一部分中。沟槽部分P可以设置于在第二方向DR2上相邻的发射区域EMA之间，并且可以不设置于在第二方向DR2上相邻的子区域SA之间。如稍后将描述的，沟槽部分P可以有助于在显示装置10的制造工艺中增加油墨的量。因此，沟槽部分P的位置是油墨将被喷射到其的区域，并且可以邻近发射区域EMA定位。沟槽部分P可以具有包括在第一方向DR1和第二方向DR2上延伸的边的矩形形状，但不限于此。沟槽部分P在平面图中的形状可以进行各种修改。
第一绝缘层PAS1中的开口孔OPH也可以设置在堤部层BNL的在第一方向DR1上延伸的一部分上。开口孔OPH可以设置于在第二方向DR2上相邻的发射区域EMA之间，但是可以不设置于在第二方向DR2上相邻的子区域SA之间。第一绝缘层PAS1中的开口孔OPH可以是用于在制造工艺中从设置在其下方的有机层(诸如堤部层BNL和过孔层VIA)产生的气体的排放路径。因此，开口孔OPH可以设置在除了发射区域EMA(或发射区域EMA的外部)之外的堤部层BNL上(或遍及堤部层BNL形成)。
根据一个实施方式，根据第一绝缘层PAS1中的开口孔OPH的布置，堤部层BNL中的多个沟槽部分P可以分成不同的沟槽部分P1和P2。例如，沟槽部分P可以包括与开口孔OPH重叠的第一沟槽部分P1和不与开口孔OPH重叠的第二沟槽部分P2。因为第一沟槽部分P1与开口孔OPH重叠，所以第一绝缘层PAS1不设置在第一沟槽部分P1内，并且第二绝缘层PAS2可以直接设置在第一沟槽部分P1内。因为第二沟槽部分P2不与开口孔OPH重叠，所以第一绝缘层PAS1可以直接设置在其中。在其中沟槽部分P和开口孔OPH布置成在第一方向DR1上彼此规则地间隔开的实施方式中，在第一方向DR1上间隔开的沟槽部分P之间的距离可以小于在第一方向DR1上间隔开的开口孔OPH之间的距离。一个或多个第二沟槽部分P2可以设置于在第一方向DR1上间隔开的开口孔OPH之间。
然而，本公开不限于此。沟槽部分P的布置和开口孔OPH的布置可以不限于彼此的特定关系。在另一实施方式中，开口孔OPH可以设置成不与沟槽部分P重叠(例如，与沟槽部分P偏移)，或者可以仅与沟槽部分P的一部分重叠。沟槽部分P和开口孔OPH之间的重叠关系可以根据在形成每个层的工艺中使用的掩模图案的配置而变化。
发光元件ED可以设置在每个子像素SPXn的发射区域EMA中。在显示装置10的制造工艺中，发光元件ED在分散在油墨中的状态下的同时可以被喷射到发射区域EMA中，以便在电极RME上对准。当包括发光元件ED的油墨被喷射到发射区域EMA中时，发光元件ED可以在电极RME上对准，并且然后，可以执行干燥油墨的工艺以布置发光元件ED。
在将发光元件ED喷射到发射区域EMA中的工艺中，喷射(或沉积)的发光元件ED的数量可以与油墨中的发光元件ED的浓度和喷射的油墨的体积相关。用于喷射发光元件ED以提供每发射区域EMA所需数量的发光元件ED的工艺的数量可以根据油墨中的发光元件ED的浓度和喷射的油墨的体积而变化。作为示例，随着喷射到发射区域EMA中的油墨的体积增加，可以沉积期望数量的发光元件ED，而不重复油墨喷射工艺和油墨干燥工艺，并且因此，可以缩短工艺时间。
显示装置10可以包括形成在堤部层BNL的顶表面中的多个沟槽部分P，使得喷射到发射区域EMA中的油墨的体积增加。可以在形成下部绝缘层RPAS和堤部层BNL之后执行油墨喷射工艺(其中，油墨包括发光元件ED)。喷射到发射区域EMA中的油墨可以填充由堤部层BNL围绕(例如，由堤部层BNL界定)的区域，并且油墨所处的界面的边缘可以位于堤部层BNL的顶表面上，其中油墨所处的界面是指油墨的钉扎点。当沟槽部分P形成在堤部层BNL的顶表面中时，油墨的钉扎点可以位于沟槽部分P内，并且因此，油墨的体积可以增加。由于显示装置10中的沟槽部分P，可以缩短布置发光元件ED的工艺中的油墨喷射和干燥工艺。沟槽部分P可以尽可能地与发射区域EMA间隔开，以进一步增加油墨的体积。例如，沟槽部分P可以布置在堤部层BNL的在第一方向DR1上延伸的一部分的中心处。
因为油墨的钉扎点可以位于沟槽部分P中，所以油墨中的发光元件ED中的一些可以进入沟槽部分P。然而，在显示装置10中，因为沟槽部分P的尺寸太小以至于发光元件ED不能设置在其中，所以发光元件ED可以不在沟槽部分P中损失。
根据一个实施方式，沟槽部分P的在一个方向上测量的最大宽度PW1或长轴的宽度PW2可以小于发光元件ED的长度。如图8和图9中所示，在其中沟槽部分P具有矩形形状的实施方式中，沟槽部分P的最大宽度PW1可以是沟槽部分P的在对角线方向(例如，从一个角到相对角)上测量的宽度，并且最大宽度PW1可以小于发光元件ED的长度。在一些实施方式中，根据沟槽部分P的形状，沟槽部分P的长轴的宽度PW2可以小于发光元件ED的长度。在一个实施方式中，发光元件ED可以具有在约4μm至约10μm的范围内(例如，约5μm)的长度，并且沟槽部分P的在一个方向上(例如，在任何方向上)测量的最大宽度PW1或其长轴的宽度PW2可以在小于约4μm或小于约5μm的范围内，这取决于发光元件ED的长度。沟槽部分P的最大宽度PW1和长轴的宽度PW2可以根据发光元件ED的长度而变化。只要沟槽部分P的宽度(或尺寸)使得发光元件ED中的一些在发光元件ED的对准工艺中不进入沟槽部分P，其范围就不受限制。然而，沟槽部分P的最大宽度PW1和长轴的宽度PW2可以小于堤部层BNL的在第一方向DR1上延伸的部分的宽度。这是其中可以在发射区域EMA之间在堤部层BNL中形成沟槽部分P的范围。尽管显示装置10包括在堤部层BNL中形成的沟槽部分P，但是发光元件ED可以不设置在除了发射区域EMA之外的区域中，并且因此不会作为异物保留。
堤部层BNL中的沟槽部分P可以具有通过使堤部层BNL的顶表面部分地凹陷而形成的形状。因此，在堤部层BNL中，其中形成有沟槽部分P的部分和其中不形成沟槽部分P的部分可以具有不同的厚度。例如，堤部层BNL的其中形成有沟槽部分P的第一部分的厚度PH可以小于堤部层BNL的除了第一部分之外(例如，与第一部分偏离)的第二部分的厚度BH。然而，因为其中形成有沟槽部分P的部分具有最小厚度，从而可以屏蔽由设置在堤部层BNL下方的布线引起的电场。在发光元件ED的对准工艺中施加到电极RME的电信号可以通过过孔层VIA下方的导电层传送。通过设置在堤部层BNL下方的导电层的布线，可以在堤部层BNL上形成相对弱的电场。为了防止发光元件ED由于这种非故意(或不希望的)电场而未对准，堤部层BNL可以具有足以屏蔽电场的厚度。作为示例，在堤部层BNL中，不形成沟槽部分P的部分的厚度BH可以等于或大于约2μm或约3μm，并且形成有沟槽部分P的部分的厚度PH可以等于或大于约1.5μm。考虑到最大的厚度BH，堤部层BNL的顶表面可以部分地凹陷，使得形成有沟槽部分P的部分的厚度PH可以为至少约1.5μm。
图10是根据一个实施方式的发光元件的示意图。
参考图10，发光元件ED可以是发光二极管。例如，发光元件ED可以是具有纳米或微米尺寸并且由无机材料制成的无机发光二极管。当在彼此面对的两个电极之间在特定方向上形成电场时，发光元件ED可以在具有极性的该两个电极之间对准。
根据一个实施方式的发光元件ED可以具有在一个方向上伸长的形状。发光元件ED可以具有圆柱体、杆、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有诸如规则立方体、矩形平行六面体和六边形棱柱的多边形棱柱形状，或者可以具有诸如在一个方向上伸长并且具有部分倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)掺杂剂的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn等。
第二半导体层32设置在第一半导体层31上，并且发光层36在它们之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管第一半导体层31和第二半导体层32被示出为一个层，但是本公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32可以包括更多数量的层，诸如包覆层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED可以包括设置在第一半导体层31和发光层36之间或者设置在第二半导体层32和发光层36之间的另一半导体层。设置在第一半导体层31和发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种，并且设置在第二半导体层32和发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。
发光层36设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。当发光层36包括具有多量子阱结构的材料时，多个量子层和阱层可以交替地堆叠。根据通过第一半导体层31和第二半导体层32施加的电信号，发光层36可以通过电子-空穴对的耦合发射光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。例如，当发光层36具有其中量子层和阱层交替堆叠的多量子阱结构时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替堆叠的结构，并且根据要发射的光的波长带可以包括其它III族至V族半导体材料。由发光层36发射的光不限于蓝色波长带的光，但是在一些实施方式中发光层36也可以发射红色波长带或绿色波长带的光。
电极层37可以是欧姆连接电极。然而，本公开不限于此，并且在其它实施方式中可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37，但是本公开不限于此，并且可以省略电极层37。
在显示装置10中，当发光元件ED电连接到电极或连接电极时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括导电金属或透明导电材料。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘膜38布置成围绕上述多个半导体层31和32、发光层36和电极层37的外表面。例如，绝缘膜38可以设置成至少围绕发光层36的外表面，并且可以形成为暴露发光元件ED在纵向方向上的两端。此外，在剖视图中，绝缘膜38可以具有顶表面，该顶表面在邻近发光元件ED的至少一端的区域中是圆化的。
绝缘膜38可以包括具有绝缘特性的至少一种材料，例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlxOy)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。尽管绝缘膜38被示出为单层，但是本公开不限于此。在一些实施方式中，绝缘膜38可以形成为具有堆叠在其中的多个层的多层结构。
绝缘膜38可以保护发光元件ED的半导体层31和32、发光层36和电极层37。绝缘膜38可以防止当电信号被传送到其的电极与发光元件ED直接接触时可能在发光层36处发生的电短路。此外，绝缘膜38可以防止发光元件ED的发光效率降低。
此外，绝缘膜38可以具有经表面处理的外表面。发光元件ED可以以喷射油墨的方式对准，在该方式中发光元件ED分散在电极上。例如，绝缘膜38的表面可以被处理成具有疏水特性或亲水特性，以将发光元件ED保持在分散状态下，而不与油墨中的其它相邻发光元件ED聚集。
在下文中，将参考其它附图描述显示装置10的其它实施方式。
图11是示出根据另一实施方式的显示装置中的形成在堤部层中的沟槽部分和形成在第一绝缘层中的开口孔的布置的平面图。图12是沿着图11的线E5-E5'截取的剖视图。图12示出了在第一方向DR1上横穿堤部层BNL中的沟槽部分P和开口孔OPH的剖面。
参考图11和图12，在根据一个实施方式的显示装置10_1中，堤部层BNL中的沟槽部分P和第一绝缘层PAS1中的开口孔OPH可以设置成彼此不重叠。沟槽部分P和开口孔OPH可以各自设置在堤部层BNL的在第一方向DR1上延伸的一部分中和一部分上，并且可以交替地设置，以便在厚度方向上彼此不重叠。在平面图中，开口孔OPH可以位于在第一方向DR1上间隔开的沟槽部分P之间，并且沟槽部分P可以位于在第一方向DR1上间隔开的开口孔OPH之间。如上所述，在堤部层BNL中的沟槽部分P和在第一绝缘层PAS1中的开口孔OPH的布置可以不受特别限制。
在显示装置10_1中，因为沟槽部分P和开口孔OPH设置成彼此不重叠，所以第二绝缘层PAS2可以与覆盖沟槽部分P的第一绝缘层PAS1以及堤部层BNL的平坦顶表面直接接触。沟槽部分P可以被第一绝缘层PAS1覆盖，并且堤部层BNL的与开口孔OPH重叠的一部分可以与第二绝缘层PAS2直接接触。
图13是示出根据另一实施方式的显示装置中的形成在堤部层中的沟槽部分和形成在第一绝缘层中的开口孔的布置的平面图。
参考图13，在根据一个实施方式的显示装置10_2中，堤部层BNL的沟槽部分P中的每个可以部分地与第一绝缘层PAS1中的开口孔OPH重叠。沟槽部分P和开口孔OPH中的每个可以设置在堤部层BNL的在第一方向DR1上延伸的一部分中和一部分上，并且开口孔OPH可以设置成与不同沟槽部分P中的每个重叠。在平面图中，开口孔OPH的中心可以位于在第一方向DR1上彼此间隔开的沟槽部分P之间，并且开口孔OPH可以具有足以与两个相邻沟槽部分P中的每个重叠的宽度。如上所述，堤部层BNL中的沟槽部分P的布置和第一绝缘层PAS1中的开口孔OPH的布置可以不受特别限制。
图14和图15是示出根据另一实施方式的显示装置中的形成在堤部层中的沟槽部分的平面图。
参考图14和图15，在根据一个实施方式的显示装置10_3和10_4中，堤部层BNL中的沟槽部分P的形状可以进行各种改变。在图14中所示的显示装置10_3中，沟槽部分P在平面图中可以具有圆形形状，并且在图15中所示的显示装置10_4中，沟槽部分P在平面图中可以具有在一个方向上延伸的狭缝形状。第一绝缘层PAS1的开口孔OPH的形状可以与沟槽部分P的形状相同，或者可以具有如例如图3中所示的形状。
因为沟槽部分P是通过使堤部层BNL的顶表面部分地凹陷而形成的，所以沟槽部分P可以有助于增加油墨的体积。只要油墨的体积可以增加，沟槽部分P的形状就可以进行各种改变。当沟槽部分P具有最大宽度PW1(参见例如图8)使得发光元件ED不能进入其中时，沟槽部分P在平面图中可以具有各种结构(或形状)。
图16是示出根据另一实施方式的显示装置的子像素的平面图。图17是示出设置在图16中所示的显示装置中的一个子像素中的第一绝缘层和堤部层的布置的平面图。图18是沿着图16的线E6-E6'截取的剖视图。图19是沿着图16的线E7-E7'截取的剖视图。
图16以平面图示出了设置在一个子像素SPXn中的堤部图案BP1、BP2和BP3、电极RME1、RME2、RME3和RME4、堤部层BNL、发光元件ED和连接电极CNE1、CNE2、CNE3、CNE4和CNE5的布置。图17以平面图示出了堤部层BNL、电极RME1、RME2、RME3和RME4以及第一绝缘层PAS1的布置。图18示出了横穿设置在一个子像素SPXn中的第一发光元件ED1和第二发光元件ED2的两端的剖面。图19示出了横穿设置在一个子像素SPXn中的多个接触部分CT1、CT2、CT3和CT4的剖面。
参考图16至图19，根据一个实施方式的显示装置10可以包括更多数量的电极RME(例如，RME1、RME2、RME3和RME4)、堤部图案BP1、BP2和BP3、发光元件ED(例如，ED1、ED2、ED3和ED4)和连接电极CNE(例如，CNE1、CNE2、CNE3、CNE4和CNE5)。根据该实施方式的显示装置10与图2中所示的实施方式的不同之处在于，在每个子像素SPXn中包括更多数量的电极RME和更多数量的发光元件ED。
堤部图案BP1、BP2和BP3还可以包括设置在第一堤部图案BP1和第二堤部图案BP2之间的第三堤部图案BP3。第一堤部图案BP1可以相对于发射区域EMA的中心位于左侧上，第二堤部图案BP2可以相对于发射区域EMA的中心位于右侧上，并且第三堤部图案BP3可以位于发射区域EMA的中心处。第三堤部图案BP3的在第二方向DR2上测量的宽度可以大于第一堤部图案BP1和第二堤部图案BP2的在第二方向DR2上测量的宽度。堤部图案BP1、BP2和BP3之间在第二方向DR2上的间隙可以大于电极RME之间的间隙。第一堤部图案BP1可以设置成部分地与第一电极RME1重叠，并且第二堤部图案BP2可以设置成部分地与第四电极RME4重叠。第三堤部图案BP3可以设置成部分地与第二电极RME2和第三电极RME3重叠。电极RME的至少部分可以布置成不与堤部图案BP1、BP2和BP3重叠。
除了第一电极RME1和第二电极RME2之外，为每个子像素SPXn布置的多个电极RME还可以包括第三电极RME3和第四电极RME4。
第三电极RME3可以设置在第一电极RME1和第二电极RME2之间，并且第四电极RME4可以在第二方向DR2上与第三电极RME3间隔开，并且第二电极RME2插置在它们之间。多个电极RME可以从子像素SPXn的左侧到右侧按第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4的顺序依次布置。电极RME可以在第二方向DR2上彼此面对并间隔开。多个电极RME可以在子区域SA的分离部分ROP处与在第一方向DR1上相邻的另一子像素SPXn的电极RME间隔开。
在多个电极RME中，第一电极RME1和第二电极RME2可以分别通过设置在堤部层BNL下方的电极接触孔CTD和CTS与设置在其下方的第一导电图案CDP1和第二电压线VL2接触，但是第三电极RME3和第四电极RME4可以不与它们接触。
下部绝缘层RPAS可以以类似于上述实施方式的结构设置。下部绝缘层RPAS可以设置在整个显示区域DPA中，并且可以覆盖多个电极RME和堤部图案BP1、BP2和BP3。
根据一个实施方式，下部绝缘层RPAS可以包括多个接触部分CT1、CT2、CT3和CT4。下部绝缘层RPAS的接触部分CT1、CT2、CT3和CT4可以分别设置成与不同的电极RME重叠。例如，多个接触部分CT1、CT2、CT3和CT4可以设置在子区域SA中，并且可以包括设置成与第一电极RME1重叠的第一接触部分CT1、设置成与第二电极RME2重叠的第二接触部分CT2、设置成与第三电极RME3重叠的第三接触部分CT3、以及设置成与第四电极RME4重叠的第四接触部分CT4。多个接触部分CT1、CT2、CT3和CT4可以穿透下部绝缘层RPAS，以分别部分地暴露设置在其下方的电极RME1、RME2、RME3和RME4的顶表面。接触部分CT1、CT2、CT3和CT4中的每个还可以穿透设置在下部绝缘层RPAS上的其它绝缘层中的一些。
堤部层BNL可以设置在下部绝缘层RPAS上。堤部层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn(例如，可以在子像素SPXn的外缘周围延伸)。堤部层BNL可以围绕每个子像素SPXn的发射区域EMA和子区域SA以区分它们。堤部层BNL的布置基本上与上述布置相同。堤部层BNL可以包括设置在相邻子像素SPXn的发射区域EMA之间的多个沟槽部分P。
多个发光元件ED可以布置在堤部图案BP1、BP2和BP3之间，或者布置在不同的电极RME上。发光元件ED中的一些可以布置在第一堤部图案BP1和第三堤部图案BP3之间，并且发光元件ED中的其它一些可以布置在第三堤部图案BP3和第二堤部图案BP2之间。根据一个实施方式，发光元件ED可以包括布置在第一堤部图案BP1和第三堤部图案BP3之间的第一发光元件ED1和第三发光元件ED3、以及布置在第三堤部图案BP3和第二堤部图案BP2之间的第二发光元件ED2和第四发光元件ED4。第一发光元件ED1和第三发光元件ED3中的每个可以设置在第一电极RME1和第三电极RME3上方，并且第二发光元件ED2和第四发光元件ED4中的每个可以设置在第二电极RME2和第四电极RME4上方。第一发光元件ED1和第二发光元件ED2可以邻近相应子像素SPXn的发射区域EMA的下侧(在附图中)或者邻近子区域SA布置，并且第三发光元件ED3和第四发光元件ED4可以邻近相应子像素SPXn的发射区域EMA的上侧(在附图中)布置。
然而，发光元件ED可以不根据在发射区域EMA中的布置位置来分类，而是可以根据与连接电极CNE的连接关系来分类，稍后将对此进行描述。根据连接电极CNE的布置方法，每个发光元件ED的相对端可以与不同的连接电极CNE接触。根据与之接触的连接电极CNE的类型，发光元件ED可以分类为不同类型的发光元件ED。
第一绝缘层PAS1可以以类似于上述实施方式的结构设置。第一绝缘层PAS1可以设置在多个发光元件ED、下部绝缘层RPAS和堤部层BNL上。
根据一个实施方式，第一绝缘层PAS1可以具有多个开口OP1、OP2、OP3、OP4和OPR、多个接触部分CT1、CT2、CT3和CT4、以及多个开口孔OPH。形成为与子区域SA的分离部分ROP对应的分离开口OPR与以上参考图3描述的分离开口OPR相同，其中，分离开口OPR是第一绝缘层PAS1的开口。
除了部分地与第一电极RME1重叠的多个第一开口OP1和部分地与第二电极RME2重叠的多个第二开口OP2之外，第一绝缘层PAS1还可以包括部分地与第三电极RME3重叠的多个第三开口OP3和部分地与第四电极RME4重叠的多个第四开口OP4。
第一开口OP1和第二开口OP2可以设置在发射区域EMA中并且可以暴露发光元件ED的第一端。第一开口OP1可以暴露(或可以不覆盖)发光元件ED的设置在第一电极RME1上的第一端，并且第二开口OP2可以暴露(或可以不覆盖)发光元件ED的设置在第二电极RME2上的第一端。
第一开口OP1可以设置成与第一电极RME1的面对第三电极RME3的一侧重叠，并且设置在一个子像素SPXn中的不同的第一开口OP1可以设置成在相应的子像素SPXn的发射区域EMA中在第一方向DR1上彼此间隔开。一个第一开口OP1可以暴露第一发光元件ED1的第一端，并且另一第一开口OP1可以暴露第三发光元件ED3的第一端。
第二开口OP2可以设置成与第二电极RME2的面对第四电极RME4的一侧重叠，并且设置在一个子像素SPXn中的不同的第二开口OP2可以设置成在相应的子像素SPXn的发射区域EMA中在第一方向DR1上彼此间隔开。一个第二开口OP2可以暴露第二发光元件ED2的第一端，并且另一第二开口OP2可以暴露第四发光元件ED4的第一端。
类似地，第三开口OP3可以设置成与第三电极RME3的面对第一电极RME1的一侧重叠，并且设置在一个子像素SPXn中的不同的第三开口OP3可以设置成在相应子像素SPXn的发射区域EMA中在第一方向DR1上彼此间隔开。一个第三开口OP3可以暴露第一发光元件ED1的第二端，并且另一第三开口OP3可以暴露第三发光元件ED3的第二端。
第四开口OP4可以设置成与第四电极RME4的面对第二电极RME2的一侧重叠，并且设置在一个子像素SPXn中的不同的第四开口OP4可以设置成在相应子像素SPXn的发射区域EMA中在第一方向DR1上彼此间隔开。一个第四开口OP4可以暴露第二发光元件ED2的第二端，并且另一第四开口OP4可以暴露第四发光元件ED4的第二端。
根据一个实施方式，第一绝缘层PAS1可以具有设置在堤部层BNL上的开口孔OPH。开口孔OPH可以设置在堤部层BNL的在第一方向DR1上延伸的一部分上，并且可以部分地与沟槽部分P重叠。开口孔OPH与上面参考图2至图9描述的开口孔OPH相同。在本实施方式的显示装置10中，开口孔OPH可以设置成与沟槽部分P中的一些重叠，并且沟槽部分P可以包括第一沟槽部分P1和第二沟槽部分P2。然而，本公开不限于此。
除了设置在第一电极RME1上的第一连接电极CNE1和设置在第二电极RME2上的第二连接电极CNE2之外，多个连接电极CNE还可以包括横跨多个电极RME布置的第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5。
与图2至图6中所示的实施方式不同，第一连接电极CNE1和第二连接电极CNE2中的每个在第一方向DR1上的延伸长度可以是相对短的。第一连接电极CNE1和第二连接电极CNE2可以相对于发射区域EMA的中心布置在下侧上。第一连接电极CNE1和第二连接电极CNE2可以横跨相应子像素SPXn的发射区域EMA和子区域SA设置，并且可以分别通过形成在子区域SA中的接触部分CT1和CT2与电极RME直接接触。第一连接电极CNE1可以通过子区域SA中的穿透下部绝缘层RPAS、第一绝缘层PAS1和第二绝缘层PAS2的第一接触部分CT1与第一电极RME1直接接触，并且第二连接电极CNE2可以通过子区域SA中的穿透下部绝缘层RPAS、第一绝缘层PAS1和第二绝缘层PAS2的第二接触部分CT2与第二电极RME2直接接触。
第三连接电极CNE3可以包括设置在第三电极RME3上的第一延伸部分CN_E1、设置在第一电极RME1上的第二延伸部分CN_E2、以及将第一延伸部分CN_E1连接到第二延伸部分CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1可以在第二方向DR2上与第一连接电极CNE1间隔开，并且第二延伸部分CN_E2可以在第一方向DR1上与第一连接电极CNE1间隔开。第一延伸部分CN_E1可以设置在相应子像素SPXn的发射区域EMA的下侧(在附图中)上，并且第二延伸部分CN_E2可以设置在发射区域EMA的上侧(在附图中)上。第一延伸部分CN_E1和第二延伸部分CN_E2可以设置在发射区域EMA中。第一连接部分CN_B1可以在发射区域EMA的中心部分处横跨第一电极RME1和第三电极RME3设置。第三连接电极CNE3可以具有基本上在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上弯曲并且再次在第一方向DR1上延伸的形状。
第四连接电极CNE4可以包括设置在第四电极RME4上的第三延伸部分CN_E3、设置在第二电极RME2上的第四延伸部分CN_E4、以及将第三延伸部分CN_E3连接到第四延伸部分CN_E4的第二连接部分CN_B2。第三延伸部分CN_E3可以在第二方向DR2上面对第二连接电极CNE2并且与第二连接电极CNE2间隔开，并且第四延伸部分CN_E4可以在第一方向DR1上与第二连接电极CNE2间隔开。第三延伸部分CN_E3可以设置在相应子像素SPXn的发射区域EMA的下侧上，并且第四延伸部分CN_E4可以设置在发射区域EMA的上侧上。第三延伸部分CN_E3和第四延伸部分CN_E4可以设置在发射区域EMA中。第二连接部分CN_B2可以横跨第二电极RME2和第四电极RME4设置，同时与发射区域EMA的中心相邻。第四连接电极CNE4可以具有基本上在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上弯曲并且再次在第一方向DR1上延伸的形状。
第五连接电极CNE5可以包括设置在第三电极RME3上的第五延伸部分CN_E5、设置在第四电极RME4上的第六延伸部分CN_E6、以及将第五延伸部分CN_E5连接到第六延伸部分CN_E6的第三连接部分CN_B3。第五延伸部分CN_E5可以在第二方向DR2上面对第三连接电极CNE3的第二延伸部分CN_E2并且与其间隔开，并且第六延伸部分CN_E6可以在第二方向DR2上面对第四连接电极CNE4的第四延伸部分CN_E4并且与其间隔开。第五延伸部分CN_E5和第六延伸部分CN_E6中的每个可以布置在发射区域EMA的上侧上，并且第三连接部分CN_B3可以横跨第三电极RME3、第二电极RME2和第四电极RME4设置。在平面图中，第五连接电极CNE5可以设置成围绕第四连接电极CNE4的第四延伸部分CN_E4。
第三连接电极CNE3可以通过子区域SA中的穿透下部绝缘层RPAS和第一绝缘层PAS1的第三接触部分CT3与第三电极RME3直接接触，并且第四连接电极CNE4可以通过子区域SA中的穿透下部绝缘层RPAS和第一绝缘层PAS1的第四接触部分CT4与第四电极RME4直接接触。
然而，本公开不限于此。在显示装置10的一些实施方式中，连接电极CNE中的一些可以直接连接到第三导电层。例如，作为第一类型连接电极的第一连接电极CNE1和第二连接电极CNE2可以直接连接到第三导电层，并且可以不电连接到电极RME。第二类型连接电极和第三类型连接电极可以不电连接到电极RME，并且可以仅连接到发光元件ED。
第一连接电极CNE1和第二连接电极CNE2可以分别是连接到与第三导电层直接连接的电极RME1和RME2的第一类型连接电极。第三连接电极CNE3和第四连接电极CNE4可以是连接到不与第三导电层的连接的电极RME3和RME4的第二类型连接电极。第五连接电极CNE5可以是不连接到电极RME的第三类型连接电极。第五连接电极CNE5可以与发光元件ED接触而不与电极RME连接，并且可以与其它连接电极CNE一起构成发光元件ED的电连接电路。
作为第二类型连接电极的第三连接电极CNE3和第四连接电极CNE4可以是其中在第一方向DR1上延伸的电极延伸部分在第二方向DR2上彼此不平行的连接电极。作为第三类型连接电极的第五连接电极CNE5可以是其中在第一方向DR1上延伸的电极延伸部分在第二方向DR2上彼此平行的连接电极。第三连接电极CNE3和第四连接电极CNE4可以具有弯曲同时在第一方向DR1上延伸的形状，并且第五连接电极CNE5可以具有围绕另一连接电极的一部分(或在其周围延伸)的形状。
第二绝缘层PAS2可以具有类似于上述实施方式的结构。第二绝缘层PAS2可以设置在第一绝缘层PAS1、第三连接电极CNE3和第四连接电极CNE4上。
形成在第二绝缘层PAS2中的多个接触部分CT1和CT2可以分别设置成与不同的电极RME重叠。例如，第二绝缘层PAS2可以包括设置成与第一电极RME1重叠的第一接触部分CT1、以及设置成与第二电极RME2重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以穿透下部绝缘层RPAS、第一绝缘层PAS1和第二绝缘层PAS2，以暴露在其下方的第一电极RME1和第二电极RME2的顶表面的一部分(或部分)。
第一连接电极CNE1可以设置成部分地与设置在发射区域EMA的下侧上的第一开口OP1重叠。第二连接电极CNE2可以设置成部分地与设置在发射区域EMA的下侧上的第二开口OP2重叠。第三连接电极CNE3可以设置成部分地与设置在发射区域EMA的下侧上的第三开口OP3和设置在发射区域EMA的上侧上的第一开口OP1重叠。第四连接电极CNE4可以设置成部分地与设置在发射区域EMA的下侧上的第四开口OP4和设置在发射区域EMA的上侧上的第二开口OP2重叠。第五连接电极CNE5可以设置成部分地与设置在发射区域EMA的上侧上的第三开口OP3和设置在发射区域EMA的上侧上的第四开口OP4重叠。
第一连接电极CNE1可以与第一发光元件ED1的通过第一开口OP1暴露的第一端接触，并且第二连接电极CNE2可以与第二发光元件ED2的通过第二开口OP2暴露的第一端接触。第三连接电极CNE3可以与第一发光元件ED1的通过第三开口OP3暴露的第二端和第三发光元件ED3的通过第一开口OP1暴露的第一端接触。第四连接电极CNE4可以与第四发光元件ED4的通过第二开口OP2暴露的第一端和第二发光元件ED2的通过第四开口OP4暴露的第二端接触。第五连接电极CNE5可以与第三发光元件ED3的通过第三开口OP3暴露的第二端和第四发光元件ED4的通过第四开口OP4暴露的第二端接触。
根据与发光元件ED的两端接触的连接电极CNE，可以将多个发光元件ED分类为不同的发光元件ED，以与连接电极CNE的布置结构对应。第一发光元件ED1和第二发光元件ED2可以具有与第一类型连接电极接触的第一端和与第二类型连接电极接触的第二端。第一发光元件ED1可以与第一连接电极CNE1和第三连接电极CNE3接触，并且第二发光元件ED2可以与第二连接电极CNE2和第四连接电极CNE4接触。第三发光元件ED3和第四发光元件ED4可以具有与第二类型连接电极接触的第一端和与第三类型连接电极接触的第二端。第三发光元件ED3可以与第三连接电极CNE3和第五连接电极CNE5接触，并且第四发光元件ED4可以与第四连接电极CNE4和第五连接电极CNE5接触。
多个发光元件ED可以通过多个连接电极CNE串联连接。因为根据本实施方式的显示装置10包括用于每个子像素SPXn的更多数量的发光元件ED，并且发光元件ED串联连接，所以可以进一步增加每单位面积的发光量。
图20是示出根据另一实施方式的显示装置的子像素的平面图。图21是沿着图20中的线E8-E8'截取的剖视图。图22是沿着图20中的线E9-E9'截取的剖视图。图23是沿着图20的线E10-E10'截取的剖视图。
图20示出了设置在显示装置10的一个子像素SPXn中的电极RME(例如，RME1和RME2)、堤部图案BP1和BP2、堤部层BNL、多个发光元件ED和连接电极CNE(例如，CNE1、CNE2和CNE3)的平面布置。图21示出了横跨设置在不同电极RME上的发光元件ED(例如，ED1和ED2)的两端的剖面。图22和图23示出了横跨多个电极接触孔CTD、CTS和CTA以及接触部分CT1和CT2的剖面。
参考图20至图23，在根据一个实施方式的显示装置10中，电极RME、连接电极CNE以及堤部图案BP1和BP2的结构可以不同于上述实施方式中的结构。在下文中，将省略对上述实施方式的冗余描述，并且将主要描述它们之间的区别。
多个堤部图案BP1和BP2可以具有在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上测量的不同宽度。堤部图案BP1和BP2中的任何一个可以设置成横跨在第二方向DR2上相邻的子像素SPXn。例如，堤部图案BP1和BP2可以包括设置在每个子像素SPXn的发射区域EMA中的第一堤部图案BP1和横跨不同子像素SPXn的发射区域EMA设置的第二堤部图案BP2。
第一堤部图案BP1设置在发射区域EMA的中心中，并且第二堤部图案BP2设置成与插置在它们之间的第一堤部图案BP1间隔开。第一堤部图案BP1和第二堤部图案BP2可以沿着第二方向DR2交替设置。发光元件ED可以设置在彼此间隔开的第一堤部图案BP1和第二堤部图案BP2之间。
第一堤部图案BP1和第二堤部图案BP2可以在第一方向DR1上具有相同的长度，但是可以具有在第二方向DR2上测量的不同宽度。堤部层BNL的在第一方向DR1上延伸的一部分可以在厚度方向上与第二堤部图案BP2重叠。第一堤部图案BP1可以设置成与第一电极RME1重叠，并且第二堤部图案BP2可以设置成与第二电极RME2的电极分支部分RM_B1和RM_B2以及堤部层BNL重叠。
堤部图案BP1和BP2可以以岛状图案设置在显示区域DPA的整个表面上。
多个电极RME包括设置在每个子像素SPXn的中心部分处的第一电极RME1和横跨不同子像素SPXn设置的第二电极RME2。第一电极RME1和第二电极RME2可以基本上具有在第一方向DR1上延伸的形状，并且第一电极RME1和第二电极RME2的设置在发射区域EMA中的部分可以具有不同的形状。
第一电极RME1可以设置在子像素SPXn的中心处(例如，基本上在中心处)，并且第一电极RME1的设置在发射区域EMA中的部分可以设置在第一堤部图案BP1上。第一电极RME1可以在第一方向DR1上从子区域SA延伸到另一子像素SPXn的子区域SA。第一电极RME1可以具有其中在第二方向DR2上测量的宽度根据位置而变化的形状，并且第一电极RME1的在发射区域EMA中与第一堤部图案BP1重叠的至少一部分可以具有比第一堤部图案BP1的宽度大的宽度。
第二电极RME2可以包括在第一方向DR1上延伸的部分和在发射区域EMA附近分支的部分。在一个实施方式中，第二电极RME2可以包括在第一方向DR1上延伸的电极主干部分RM_S、以及从电极主干部分RM_S分支以在第二方向DR2上弯曲并再次在第一方向DR1上延伸的多个电极分支部分RM_B1和RM_B2。电极主干部分RM_S可以设置成与堤部层BNL的在第一方向DR1上延伸的部分重叠，并且可以设置在子区域SA的第二方向DR2上的一侧处。电极分支部分RM_B1和RM_B2可以从设置在堤部层BNL的在第一方向DR1上延伸的部分和堤部层BNL的在第二方向DR2上延伸的部分处的电极主干部分RM_S分支，并且可以朝向在第二方向DR2上的两侧弯曲。电极分支部分RM_B1和RM_B2可以在第一方向DR1上横跨发射区域EMA设置，并且可以再次弯曲以集成地连接到电极主干部分RM_S。例如，第二电极RME2的电极分支部分RM_B1和RM_B2可以在任何一个子像素SPXn的发射区域EMA的上侧上分支，并且可以在其下侧上再次彼此连接。
第二电极RME2可以包括设置在第一电极RME1的左侧上的第一电极分支部分RM_B1和设置在第一电极RME1的右侧上的第二电极分支部分RM_B2。包括在一个第二电极RME2中的电极分支部分RM_B1和RM_B2可以设置于在第二方向DR2上相邻的子像素SPXn的发射区域EMA中，并且不同的第二电极RME2的电极分支部分RM_B1和RM_B2可以设置在一个子像素SPXn中。第二电极RME2的第一电极分支部分RM_B1可以设置在第一电极RME1的左侧上，并且另一第二电极RME2的第二电极分支部分RM_B2可以设置在第一电极RME1的右侧上。
第二电极RME2的电极分支部分RM_B1和RM_B2可以与第二堤部图案BP2的一侧重叠。第一电极分支部分RM_B1可以部分地与设置在第一堤部图案BP1的左侧上的第二堤部图案BP2重叠，并且第二电极分支部分RM_B2可以部分地与设置在第一堤部图案BP1的右侧上的第二堤部图案BP2重叠。第一电极RME1的两侧可以面对不同第二电极RME2的不同电极分支部分RM_B1和RM_B2并且与它们间隔开，并且第一电极RME1与电极分支部分RM_B1和RM_B2中的每个之间的间隙可以小于不同的堤部图案BP1和BP2之间的间隙。
第一电极RME1的在第二方向DR2上测量的宽度可以大于第二电极RME2的电极主干部分RM_S和电极分支部分RM_B1和RM_B2的宽度。第一电极RME1可以具有比第一堤部图案BP1的宽度大的宽度，并且可以与第一堤部图案BP1的两侧重叠，以及第二电极RME2可以具有相对小的宽度，使得电极分支部分RM_B1和RM_B2可以仅与第二堤部图案BP2的一侧重叠。
第一电极RME1可以与堤部层BNL的在第二方向DR2上延伸的部分重叠的部分处通过第一电极接触孔CTD与第三导电层的第一导电图案CDP1接触。第二电极RME2可以在电极主干部分RM_S处通过第二电极接触孔CTS与第三导电层的第二电压线VL2接触。第一电极RME1的设置在子区域SA中的部分可以设置成与第一接触部分CT1重叠。第二电极RME2可以具有在第二方向DR2上从电极主干部分RM_S突出以设置在子区域SA中的部分，并且第二电极RME2可以在突出部分处与第二接触部分CT2重叠。
在第一电极RME1和第二电极RME2中，第一电极RME1可以延伸到子区域SA的分离部分ROP1和ROP2，并且第二电极RME2可以在子区域SA中不被分离。一个第二电极RME2可以包括多个电极主干部分RM_S以及电极分支部分RM_B1和RM_B2，并且可以具有在第一方向DR1上延伸并且在每个子像素SPXn的发射区域EMA附近分支的形状。第一电极RME1可以设置在设置于每个子像素SPXn的不同子区域SA1和SA2中的分离部分ROP1和ROP2之间，并且可以横跨发射区域EMA设置。
根据一个实施方式，显示装置10可以包括布线连接电极EP，该布线连接电极EP在每个子像素SPXn的多个子区域SA1和SA2中的第一子区域SA1中设置在不同子像素SPXn的第一电极RME1之间。布线连接电极EP可以不设置在子像素SPXn的第二子区域SA2中，并且在第一方向DR1上相邻的不同子像素SPXn的第一电极RME1可以彼此间隔开。在多个子像素SPXn中的图22中所示的子像素SPXn中，其中设置有布线连接电极EP的第一子区域SA1可以设置在发射区域EMA的上侧(在附图中)上，并且第二子区域SA2可以设置在发射区域EMA的下侧(在附图中)上。另一方面，在第一方向DR1上与图22中所示的子像素SPXn相邻的子像素SPXn中，其中设置有布线连接电极EP的第一子区域SA1可以设置在发射区域EMA的下侧(在附图中)上，并且第二子区域SA2可以设置在发射区域EMA的上侧(在附图中)上。
第一电极RME1可以在第一子区域SA1中与布线连接电极EP间隔开，并且第一分离部分ROP1插置在它们之间。两个第一分离部分ROP1可以设置在一个第一子区域SA1中。布线连接电极EP可以与设置在相应子像素SPXn中的第一电极RME1间隔开，其中下部的第一分离部分ROP1插置在它们之间，并且布线连接电极EP可以与设置在另一子像素SPXn中的第一电极RME1间隔开，其中上部的第一分离部分ROP1插置在它们之间。一个第二分离部分ROP2可以设置在第二子区域SA2中，并且不同的第一电极RME1可以在第一方向DR1上彼此间隔开。
在一个实施方式中，布线连接电极EP可以通过第三电极接触孔CTA连接到第三导电层的第一电压线VL1，该第三电极接触孔CTA穿透过孔层VIA和第一钝化层PV1。第一电极RME1可以连接到布线连接电极EP，并且被施加以布置发光元件ED的电信号可以通过布线连接电极EP从第一电压线VL1施加到第一电极RME1。在布置发光元件ED的工艺中，信号可以施加到第一电压线VL1和第二电压线VL2，并且可以传送到第一电极RME1和第二电极RME2。
第二电极接触孔CTS的相对布置可以不同于稍后将描述的第三电极接触孔(例如，第三电极接触开口)CTA的相对布置。第二电极接触孔CTS可以设置在堤部层BNL的围绕(例如，在平面图中围绕)第二子区域SA2的部分处，并且第三电极接触孔CTA可以设置在第一子区域SA1中。因为第二电极接触孔CTS和第三电极接触孔CTA分别暴露不同电压线VL1和VL2的顶表面，所以电极接触孔CTS和CTA的位置可以确定成与电压线VL1和VL2对应。
类似于上述实施方式，堤部层BNL可以围绕发射区域EMA和多个子区域SA1和SA2(例如，可以在它们的外缘周围延伸)。堤部层BNL可以具有设置在相邻子像素SPXn的发射区域EMA之间的沟槽部分P。在其中显示装置10包括彼此区分开的子区域SA1和SA2的实施方式中，由堤部层BNL围绕的区域可以彼此区分开。除了围绕不同的子区域SA1和SA2之外，堤部层BNL与上述实施方式中的堤部层BNL相同。
多个发光元件ED可以在不同的堤部图案BP1和BP2之间设置在不同的电极RME上。发光元件ED可以包括第一发光元件ED1和第二发光元件ED2，其中第一发光元件ED1具有设置在第一电极RME1和第二电极RME2的第二电极分支部分RM_B2上的两端，第二发光元件ED2具有设置在第一电极RME1和另一第二电极RME2的第一电极分支部分RM_B1上的两端。第一发光元件ED1可以相对于第一电极RME1设置在右侧上，并且第二发光元件ED2可以相对于第一电极RME1设置在左侧上。第一发光元件ED1可以设置在第一电极RME1和第二电极RME2上，并且第二发光元件ED2可以设置在第一电极RME1和第二电极RME2上。
多个连接电极CNE(例如，CNE1、CNE2和CNE3)可以包括第一连接电极CNE1、第二连接电极CNE2和第三连接电极CNE3。
第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1的设置在第一堤部图案BP1上的一部分可以与第一电极RME1重叠，并且可以在第一方向DR1上从其延伸，以遍及堤部层BNL设置在位于发射区域EMA的上侧上的第一子区域SA1中。第一连接电极CNE1可以在第一子区域SA1中通过第一接触部分CT1与第一电极RME1接触。
第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2的设置在第二堤部图案BP2上的一部分可以与第二电极RME2重叠，并且可以在第一方向DR1上从其延伸，以遍及堤部层BNL设置在位于发射区域EMA的上侧上的第一子区域SA1中。第二连接电极CNE2可以在第一子区域SA1中通过第二接触部分CT2与第二电极RME2接触。
在第一方向DR1上与图20中所示的子像素SPXn相邻的子像素SPXn中，第一连接电极CNE1和第二连接电极CNE2可以分别通过设置在第二子区域SA2中的接触部分CT1和CT2与第一电极RME1和第二电极RME2接触。
第三连接电极CNE3可以包括在第一方向DR1上延伸的延伸部分CN_E1和CN_E2以及连接延伸部分CN_E1和CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1可以设置在第二电极RME2的第二电极分支部分RM_B2上，同时在发射区域EMA中面对第一连接电极CNE1，并且第二延伸部分CN_E2可以设置在第一电极RME1上，同时在发射区域EMA中面对第二连接电极CNE2。第一连接部分CN_B1可以在第二方向DR2上在设置在发射区域EMA的下侧上的堤部层BNL上延伸，以将第一延伸部分CN_E1连接到第二延伸部分CN_E2。第三连接电极CNE3可以设置在发射区域EMA中和堤部层BNL上，并且可以不直接连接到电极RME。设置在第一延伸部分CN_E1下方的第二电极分支部分RM_B2可以电连接到第二电压线VL2，并且施加到第二电极分支部分RM_B2的第二电力电压可以不被传送到第三连接电极CNE3。
在结束详细描述时，本领域中的技术人员将理解的是，在基本上不背离本公开的方面和特征的情况下，可以对本文中描述的实施方式进行许多变化和修改。因此，所描述的本公开的实施方式将以一般性和描述性的意义来使用，而不是出于限制的目的。

Claims (10)

1.一种显示装置，包括：
多个像素，包括多个发射区域；
第一电极和第二电极，在所述多个发射区域中，在第一方向上延伸，并且在与所述第一方向相交的第二方向上彼此间隔开；
堤部层，在所述多个发射区域的外缘周围延伸，并且在所述多个发射区域中的相邻发射区域之间具有多个沟槽部分；
多个发光元件，在所述第一电极和所述第二电极上；
第一连接电极，在所述第一电极上并且与所述发光元件中的至少一个发光元件接触；以及
第二连接电极，在所述第二电极上并且与所述发光元件中的所述至少一个发光元件接触，
其中，所述沟槽部分中的一些沟槽部分在所述第一方向上彼此间隔开，并且通过使所述堤部层的顶表面部分地凹陷而形成，以及
其中，所述沟槽部分中的每个具有小于所述发光元件的长度的最大宽度。
2.根据权利要求1所述的显示装置，其中，所述发光元件的所述长度为4μm或更大，以及
其中，所述沟槽部分的所述最大宽度为4μm或更小。
3.根据权利要求1所述的显示装置，其中，所述堤部层具有在所述第二方向上延伸的部分，并且与所述第一电极和所述第二电极重叠，以及
其中，所述沟槽部分中的每个不与所述第一电极和所述第二电极重叠。
4.根据权利要求1所述的显示装置，其中，所述堤部层的最大厚度大于所述堤部层的形成有所述沟槽部分的部分的厚度，以及
其中，所述堤部层的形成有所述沟槽部分的所述部分的所述厚度为1.5μm或更大。
5.根据权利要求1所述的显示装置，还包括在所述发光元件和所述堤部层上的第一绝缘层，
其中，所述第一绝缘层在所述多个发射区域之间和所述堤部层上具有多个开口孔。
6.根据权利要求5所述的显示装置，其中，所述开口孔中的每个与所述沟槽部分重叠，
其中，所述沟槽部分具有与所述开口孔重叠的第一沟槽部分和与所述第一沟槽部分间隔开并且不与所述开口孔重叠的第二沟槽部分，以及
其中，所述第一沟槽部分和所述第二沟槽部分之间的距离小于所述开口孔中的相邻开口孔之间的距离。
7.根据权利要求5所述的显示装置，还包括在所述第一绝缘层上的第二绝缘层，
其中，所述第二绝缘层与所述沟槽部分和所述开口孔中的每个重叠。
8.根据权利要求5所述的显示装置，其中，所述开口孔中的每个不与所述沟槽部分重叠。
9.根据权利要求5所述的显示装置，其中，所述开口孔中的每个部分地与所述沟槽部分中的每个重叠。
10.根据权利要求1所述的显示装置，还包括在所述第一电极和所述第二电极上的下部绝缘层，
其中，所述堤部层和所述发光元件直接在所述下部绝缘层上，其中，所述第一连接电极通过穿透所述下部绝缘层的第一接触部分与所述第一电极直接接触，以及
其中，所述第二连接电极通过穿透所述下部绝缘层的第二接触部分与所述第二电极直接接触。
CN202211683666.2A 2021-12-29 2022-12-27 显示装置 Pending CN116364744A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210191677A KR20230102038A (ko) 2021-12-29 2021-12-29 표시 장치
KR10-2021-0191677 2021-12-29

Publications (1)

Publication Number Publication Date
CN116364744A true CN116364744A (zh) 2023-06-30

Family

ID=84688234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211683666.2A Pending CN116364744A (zh) 2021-12-29 2022-12-27 显示装置

Country Status (4)

Country Link
US (1) US20230207738A1 (zh)
EP (1) EP4207278A1 (zh)
KR (1) KR20230102038A (zh)
CN (1) CN116364744A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102662697B1 (ko) * 2019-03-28 2024-05-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210035362A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치
KR20210095774A (ko) * 2020-01-23 2021-08-03 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230207738A1 (en) 2023-06-29
EP4207278A1 (en) 2023-07-05
KR20230102038A (ko) 2023-07-07

Similar Documents

Publication Publication Date Title
EP4207278A1 (en) Display device
CN219513108U (zh) 显示装置
CN221150022U (zh) 显示装置
CN221960993U (zh) 显示装置
CN220358090U (zh) 显示装置
US20230197764A1 (en) Display device
EP4167283A1 (en) Display device
CN220210915U (zh) 显示装置
US20230261142A1 (en) Display device
US20230207610A1 (en) Display device
US20230260981A1 (en) Display device
US20230275189A1 (en) Display device
EP4246577A1 (en) Display device
US20230016834A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
US20220302178A1 (en) Display device and method of manufacturing the same
EP4439684A1 (en) Light-emitting element and display device comprising same
CN117476836A (zh) 显示装置
CN117637797A (zh) 显示装置
CN117352528A (zh) 显示装置
CN118541816A (zh) 显示面板及其制造方法
CN115996597A (zh) 显示装置
CN116895679A (zh) 显示装置
CN116544235A (zh) 显示装置及其制造方法
CN116722012A (zh) 显示装置及该显示装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication