CN117352528A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117352528A
CN117352528A CN202310801855.3A CN202310801855A CN117352528A CN 117352528 A CN117352528 A CN 117352528A CN 202310801855 A CN202310801855 A CN 202310801855A CN 117352528 A CN117352528 A CN 117352528A
Authority
CN
China
Prior art keywords
electrode
layer
light
display device
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310801855.3A
Other languages
English (en)
Inventor
柳济源
金民主
金勳
李胜揆
黄溶湜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117352528A publication Critical patent/CN117352528A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。显示装置包括：衬底；第一电极和第二电极，在衬底上方，在一个方向上延伸，并且在另一方向上彼此间隔开；发光元件，在第一电极和第二电极上方；第一连接电极，接触发光元件的一个端部分；第二连接电极，接触发光元件的另一端部分；以及第一绝缘层，在发光元件与第一电极和第二电极之间，并且包括光阻挡材料。

Description

显示装置
技术领域
本公开涉及一种显示装置。
背景技术
随着多媒体技术的发展，显示装置的重要性不断增加。响应于此，已经使用了各种类型的显示装置，诸如有机发光显示器(OLED)、液晶显示器(LCD)等。
作为用于显示显示装置的图像的装置，存在包括发光元件的自发光显示装置。自发光显示装置包括使用有机材料作为用于发光元件的发光材料的有机发光显示装置、使用无机材料作为发光材料的无机发光显示装置等。
发明内容
本公开的一方面提供了一种能够降低反射率的显示装置。
然而，本公开的方面不限于本文中阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的一方面，显示装置包括：衬底；第一电极和第二电极，在衬底上方，在一个方向上延伸，并且在另一方向上彼此间隔开；发光元件，在第一电极和第二电极上方；第一连接电极，接触发光元件的一个端部分；第二连接电极，接触发光元件的另一端部分；以及第一绝缘层，在发光元件与第一电极和第二电极之间，并且包括光阻挡材料。
第一绝缘层可以接触第一电极和第二电极的顶表面，并且可以接触发光元件的底表面。
光阻挡材料可以包括包含炭黑的黑色颜料。
第一绝缘层还可以包括有机材料，且光阻挡材料分散在有机材料中。
显示装置还可以包括堤部层，堤部层在第一绝缘层上方，并且将显示装置的发射区域与显示装置的辅助区域分离开。
第一绝缘层可以在发射区域中与整个第一电极和整个第二电极重叠。
显示装置还可以包括在衬底和第一电极之间的第一堤部图案、以及在衬底和第二电极之间的第二堤部图案，其中，第一绝缘层与第一堤部图案和第二堤部图案重叠。
显示装置还可以包括在发光元件和第一绝缘层之间的第二绝缘层，其中，第二绝缘层不包括光阻挡材料。
第二绝缘层可以接触发光元件的底表面和第一绝缘层的顶表面。
第二绝缘层可以与第一绝缘层完全重叠。
显示装置还可以包括：透光层，在第一连接电极和第二连接电极上方，并且被配置成透射从发光元件发射的光；外涂层，在透光层上方；以及偏振板，在外涂层上方。
发光元件可以包括：第一半导体层，包括p型掺杂剂；第二半导体层，在第一半导体层上方，并且包括n型掺杂剂；以及发射层，在第一半导体层和第二半导体层之间。
根据本公开的一方面，显示装置包括：衬底；第一电极和第二电极，在衬底上方，在一个方向上延伸，并且在另一方向上彼此间隔开；第一绝缘层，在第一电极和第二电极上方；发光元件，在第一绝缘层上方，以及在第一电极和第二电极之间；第一连接电极，接触发光元件的一个端部分，并且与第一电极重叠；第二连接电极，接触发光元件的另一端部分，并且与第二电极重叠；以及光阻挡层，在第一绝缘层、第一连接电极和第二连接电极上方。
光阻挡层可以包括有机材料和分散在有机材料中的光阻挡材料。
发光元件可能不与第一电极和第二电极重叠。
第一电极和第二电极之间的间隙可以大于发光元件的长度。
显示装置还可以包括堤部层，堤部层在第一绝缘层和光阻挡层之间，并且将显示装置的发射区域与显示装置的辅助区域分离开。
光阻挡层可以在发射区域中限定暴露发光元件中的一个或多个的第一开口。
光阻挡层可能不与发光元件重叠。
发光元件可以发射第一颜色的光、第二颜色的光和第三颜色的光中的任何一种，其中，第一颜色为红色，第二颜色为绿色，并且第三颜色为蓝色。
根据本公开的显示装置，通过包括具有光阻挡材料的第一绝缘层，具有高反射率的电极被覆盖，从而减少或防止了外部光的反射。因此，降低了显示装置的反射率，从而改善了显示质量。
然而，本公开的方面不限于前述方面，并且在本说明书中包括各种其它方面。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上和其它方面将变得更加清楚，在附图中：
图1是根据一个或多个实施方式的显示装置的示意性平面图；
图2是示出根据一个或多个实施方式的显示装置的多个布线的示意性布局图；
图3是示出根据本公开的一个或多个实施方式的显示装置的像素的平面图；
图4是沿着图3的线E1-E1'截取的剖视图；
图5是沿着图3的线E2-E2'截取的剖视图；
图6是根据一个或多个实施方式的发光元件的示意图；
图7是根据一个或多个其它实施方式的显示装置的剖视图；
图8是根据一个或多个另外的实施方式的显示装置的剖视图；
图9是示出根据一个或多个实施方式的显示装置的一个像素的平面图；
图10是沿着图9的线E3-E3'截取的剖视图；
图11是示意性地示出根据另外一个或多个其它实施方式的电极和发光元件的视图；
图12是示出根据另外一个或多个其它实施方式的显示装置的一个子像素中的光阻挡层的平面图；
图13是根据另外一个或多个其它实施方式的显示装置的剖视图；以及
图14是根据一个或多个实施方式的显示装置的剖视图。
具体实施方式
本公开的一些实施方式的方面以及实现其的方法可以通过参考对实施方式的详细描述以及附图而更容易理解。在下文中，将参考附图更详细地描述实施方式。然而，所描述的实施方式可以具有各种修改，并且可以以不同的形式实施，并且不应被解释为仅受限于本文中示出的实施方式。更确切地说，这些实施方式提供为示例使得本公开将是透彻且完整的，并且将向本领域技术人员充分地传达本公开的方面，并且应理解，本公开涵盖在本公开的构思和技术范围内的所有修改、等同和替换。因此，可以不描述对于本领域普通技术人员完整地理解本公开的方面而言不必要的过程、元件和技术。
除非另外说明，否则在全部附图和书面描述中，相同的附图标记、字符或其组合表示相同的元件，并且因此，将不重复其描述。另外，可能没有示出与实施方式的描述不相关或与之无关的部分以使得描述清楚。
在附图中，为了清楚，元件、层和区域的相对尺寸可以被夸大。另外，在附图中使用交叉影线和/或阴影通常是为了使相邻元件之间的边界清楚。因此，除非有说明，否则交叉影线或阴影的存在或不存在都不传达或指示对特定材料、材料性质、尺寸、比例、图示元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。
本文中参考作为实施方式和/或中间结构的示意图的剖视图来描述各种实施方式。如此，将预期到例如由于制造技术和/或公差而导致的与图示形状的偏差。另外，本文中公开的特定结构性或功能性描述仅是说明性的，以用于描述根据本公开的构思的实施方式的目的。因此，本文中所公开的实施方式不应解释为受限于区域的具体示出的形状，而是将包括例如由制造而导致的形状的偏差。
例如，示出为矩形的植入区域将通常在其边缘处具有圆化的或曲化的特征和/或植入浓度的梯度，而不是从植入区域到非植入区域的二元变化。同样地，通过植入而形成的埋置区域可能导致在埋置区域与通过其发生植入的表面之间的区域中的一些植入。因此，图中示出的区域本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状，并且不旨在进行限制。此外，如本领域技术人员将认识到的，在均不背离本公开的精神或范围的情况下，所描述的实施方式可以以各种不同的方式进行修改。
在详细描述中，出于说明的目的，阐述了诸多具体细节以提供对各种实施方式的透彻理解。然而，显而易见的是，各种实施方式可以在没有这些具体细节或具有一个或多个等同布置的情况下实施。在其它示例中，公知的结构和装置以框图形式示出，以避免不必要地模糊各种实施方式。
为便于说明，可以在本文中使用空间相对术语，诸如“下面”、“下方”、“下部”、“下侧”、“之下”、“上方”、“上部”、“上侧”等来描述如图中所示的一个元件或特征与另一(些)元件或特征的关系。将理解，除了附图中描绘的取向之外，空间相对术语旨在包含装置在使用或操作中的不同取向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”、“下面”或“之下”的元件将随之被取向在其它元件或特征“上方”。因此，示例性术语“下方”和“之下”可以包含上方和下方两种取向。装置可以具有另外的取向(例如，旋转90度或处于其它取向)，并且本文中使用的空间相对描述语应相应地进行解释。类似地，当第一部分被描述为布置在第二部分“上”时，这指示第一部分布置在第二部分的上侧或下侧处，而不限于其基于重力方向的上侧。
此外，短语“在平面图中”意指当从上方观察对象部分时，并且短语“在示意性剖视图中”意指当从侧面观察通过竖直切割对象部分而获得的示意性剖面时。术语“重叠”或“重叠的”意指第一对象可以在第二对象的上方或下方，或者在第二对象的一侧，并且意指第二对象可以在第一对象的上方或下方，或者在第一对象的一侧。另外，术语“重叠”可以包括层叠、叠层、面对或面向、延伸遍及、覆盖或部分地覆盖、或者如本领域普通技术人员将领会和理解的任何其它合适的术语。表述“不重叠”可以包括诸如“与…间隔开”或“设定在…旁边”或“与…偏离”的含义、以及如本领域普通技术人员将领会和理解的任何其它合适的等同。术语“面对”和“面向”可以意指第一对象可以直接或间接地与第二对象相对。在第三对象插置在第一对象和第二对象之间的情况下，第一对象和第二对象可以被理解为彼此间接相对，但仍然彼此面对。
将理解，当元件、层、区域或部件被称为“形成在”另一元件、层、区域或部件“上”、在另一元件、层、区域或部件“上”、“连接到”或“联接到”另一元件、层、区域或部件时，其可以直接形成在另一元件、层、区域或部件上、或者直接在另一元件、层、区域或部件上、或者直接连接到或直接联接到另一元件、层、区域或部件，或者间接形成在另一元件、层、区域或部件上、或者间接在另一元件、层、区域或部件上、或者间接连接到或间接联接到另一元件、层、区域或部件使得可以存在一个或多个中间的元件、层、区域或部件。另外，这可以总体上意指直接或间接的联接或连接、以及一体式或非一体式的联接或连接。例如，当层、区域或部件被称为“电连接”或“电联接”到另一层、区域或部件时，其可以直接电连接或直接电联接到另一层、区域和/或部件，或可以存在中间的层、区域或部件。然而，“直接连接/直接联接”或“直接在…上”表示在没有中间部件的情况下，一个部件直接地连接/联接另一部件或在另一部件上。此外，在本说明书中，当层、膜、区域、板等的一部分形成在另一部分上时，形成方向不限于向上方向，而是包括在侧表面上或者在向下方向上形成所述一部分。相反，当层、膜、区域、板等的一部分形成在另一部分“下方”时，这不仅包括所述一部分“直接在”另一部分“下方”的情况，而且包括在所述一部分和另一部分之间还有又一部分的情况。同时，可以类似地解释描述部件之间的关系的其它表述，诸如“在…之间”和“直接在…之间”或“邻近于”和“直接邻近于”。此外，还将理解，当元件或层被称为在两个元件或层“之间”时，其可以是所述两个元件或层之间的唯一的元件或层，或者也可以存在一个或多个中间的元件或层。
出于本公开的目的，当位于一列表的元素之后时，诸如“…中的至少一个”的表述修饰整个列表的元素而不是修饰该列表中的个别元素。例如，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以解释为仅X、或仅Y、或仅Z、或X、Y和Z中的两个或更多个的任意组合(诸如，以XYZ、XYY、YZ和ZZ为例)、或其任何变形。类似地，诸如“A和B中的至少一个”的表述可以包括A、B、或A和B。如本文中所使用的，“或”通常意指“和/或”，并且术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。例如，诸如“A和/或B”的表述可以包括A、B、或A和B。类似地，诸如“…中的至少一个”、“…中的多个”、“…中的一个”和其它介词短语的表述，当在元素列表之后时，修饰整个元素列表而不修饰列表中的个别元素。
将理解的是，虽然在本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应被这些术语限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，在不背离本公开的精神和范围的情况下，以下所描述的第一元件、第一部件、第一区域、第一层或第一部分可以被称为第二元件、第二部件、第二区域、第二层或第二部分。将元件描述为“第一”元件可以不需要或可以不暗示第二元件或其它元件的存在。在本文中也可以使用术语“第一”、“第二”等来区分不同类别或不同组的元件。为了简洁，术语“第一”、“第二”等可以分别表示“第一类别(或第一组)”、“第二类别(或第二组)”等。
在示例中，x轴、y轴和/或z轴不限于直角坐标系的三个轴，并且可以以更宽泛的含义来解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同的方向。这同样适用于第一方向、第二方向和/或第三方向。
本文中使用的术语仅用于描述特定实施方式的目的，并且不旨在限制本公开。如本文中所使用的，单数形式“一(a)”和“一个(an)”旨在也包括复数形式，除非上下文另有明确指示。还将理解，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“具有(have)”、“具有(having)”、“包括(includes)”和“包括(including)”指定所阐述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
如本文中所使用的，术语“基本上”、“约”、“近似”和类似的术语用作近似术语而不用作程度术语，并且旨在解释将由本领域普通技术人员认识到的所测量或计算的值中的固有偏差。如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。另外，在描述本公开的实施方式时使用的“可以”表示“本公开的一个或多个实施方式”。
除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还将理解的是，术语，诸如在常用字典中限定的那些术语，应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且除非在本文中明确地如此限定，否则不应以理想化或过于形式化的含义进行解释。
图1是根据一个或多个实施方式的显示装置的示意性平面图。
参考图1，显示装置10显示运动图像或静止图像。显示装置10可以表示提供显示屏的任何电子装置。显示装置10的示例可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄录像机等。
显示装置10包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下面的描述中，将例示应用无机发光二极管显示面板作为显示面板的情况，但是本公开不限于此，并且可以在技术精神的相同范围内应用其它显示面板。
显示装置10的形状可以被不同地修改。例如，显示装置10可以具有一形状，诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有圆润拐角(顶点)的四边形形状、另外的多边形形状、和/或圆形形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。图1示出了具有在第二方向DR2上伸长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是可在其中显示画面的区域，并且非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。显示区域DPA可以基本上占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以以矩阵形式布置。在平面图中，每个像素PX的形状可以是矩形或正方形形状。然而，本公开不限于此，并且每个像素PX的形状可以是每个侧边相对于一个方向倾斜的菱形形状。像素PX可以以条纹类型或岛类型定位。此外，像素PX中的每个可以包括一个或多个发光元件，其发射相应波长带的光以呈现出相应的颜色。
非显示区域NDA可以位于显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以定位成与显示区域DPA的四个侧边相邻。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的布线或电路驱动器可以位于非显示区域NDA中，或者可以在其上安装外部装置。
图2是示出根据一个或多个实施方式的显示装置的多个布线的示意性布局图。
参考图2，显示装置10可以包括多个布线。多个布线可以包括多个扫描线SL(例如，SL1和SL2)、多个数据线DTL、初始化电压线VIL和多个电压线VL(例如，VL1和VL2)。在一个或多个实施方式中，可以在显示装置10中进一步设置其它布线。
多个扫描线SL可以在第一方向DR1上延伸。多个扫描线SL可以彼此间隔开，并且可以包括成对的第一扫描线SL1和第二扫描线SL2。在一个或多个实施方式中，多个扫描线SL可以连接到与扫描驱动器连接的扫描布线焊盘WPD_SC。多个扫描线SL可以从位于非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
同时，如本文中使用的术语“连接”不仅意指一个构件通过物理接触连接到另一构件，而且意指一个构件通过又一构件连接到另一构件。这也可以被理解为作为一体元件的一个部分和另一部分经由另一元件连接成一整体元件。此外，如果一个元件连接到另一元件，则除了物理接触中的直接连接之外，其还可以被解释为包括经由又一元件进行电连接的含义。
多个数据线DTL可以在第一方向DR1上延伸。多个数据线DTL可以以彼此相邻的三个数据线DTL为单位。多个数据线DTL可以从位于非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
初始化电压线VIL也可以在第一方向DR1上延伸。初始化电压线VIL可以位于数据线DTL和扫描线SL之间。初始化电压线VIL可以从位于非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第一电压线VL1和第二电压线VL2可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分。第一电压线VL1和第二电压线VL2的在第一方向DR1上延伸的部分可以跨越显示区域DPA。第一电压线VL1和第二电压线VL2的在第二方向DR2上延伸的部分可以位于显示区域DPA中，并且可以部分地位于非显示区域NDA中，并且位于显示区域DPA的相对于第一方向DR1的两侧处。第一电压线VL1和第二电压线VL2可以在整个显示区域DPA中具有网状结构。
扫描线SL、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2可以电连接到至少一个布线焊盘WPD。布线焊盘WPD可以位于非显示区域NDA中。布线焊盘WPD可以位于定位在显示区域DPA的下侧(其是相对于第一方向DR1的相对侧)上的焊盘区域PDA中，但是本公开不限于此。焊盘区域PDA的位置可以根据显示装置10的尺寸和规格而变化。扫描线SL可以连接到位于焊盘区域PDA中的扫描布线焊盘WPD_SC，并且数据线DTL可以分别连接到数据布线焊盘WPD_DT。初始化电压线VIL可以连接到初始化布线焊盘WPD_Vint，第一电压线VL1可以连接到第一电压布线焊盘WPD_VL1，并且第二电压线VL2可以连接到第二电压布线焊盘WPD_VL2。外部装置可以安装在布线焊盘WPD上。外部装置可以通过各向异性导电膜、超声结合等安装在布线焊盘WPD上。尽管在附图中，布线焊盘WPD位于定位在显示区域DPA的下侧上的焊盘区域PDA中，但是本公开不限于此。多个布线焊盘WPD中的一些可以位于显示区域DPA的上侧、左侧和/或右侧上。
显示装置10的像素PX中的每个或子像素SPXn(参见图3)包括像素驱动器电路，其中n是1至3的整数。以上描述的线可以穿过像素PX中的每个，或者经过其外围，以将驱动信号施加到像素驱动器电路。像素驱动器电路可以包括晶体管和电容器。每个像素驱动器电路的晶体管和电容器的数量可以以多种方式改变。根据本公开的一个或多个实施方式，显示装置10的子像素SPXn中的每个可以具有3T1C结构(例如，像素驱动器电路可以包括三个晶体管和一个电容器)。在以下描述中，将描述具有3T1C结构的像素驱动器电路作为示例。然而，本公开不限于此。可以采用各种修改的像素结构，诸如2T1C结构、7T1C结构和6T1C结构。
图3是示出根据本公开的一个或多个实施方式的显示装置的像素的平面图。图3示出了当从顶部观察时的电极RME(例如，RME1和RME2)、堤部图案BP1和BP2、堤部层BNL、发光元件ED以及连接电极CNE(例如，CNE1和CNE2)的布局。
参考图3，显示装置10的像素PX中的每个可以包括多个子像素SPXn。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。尽管在附图所示的示例中，单个像素PX包括三个子像素SPXn，但是本公开不限于此。像素PX可以包括多于三个子像素SPXn。
显示装置10的子像素SPXn中的每个可以包括发射区域EMA和非发射区域。在发射区域EMA中，发光元件ED发射相应波长带的光。在非发射区域中，不存在发光元件ED，并且从发光元件ED发射的光不到达非发射区域，并且因此没有光从其出射。
发射区域EMA可以包括其中定位有发光元件ED的区域，并且可以包括与发光元件ED相邻、从发光元件ED发射的光从其出射的区域。例如，发射区域EMA也可以包括从发光元件ED发射的光在其中被其它元件反射或折射以出射的区域。多个发光元件ED可以位于子像素SPXn中的每个中，并且发射区域EMA可以包括定位有发光元件ED的区域和相邻区域。
尽管在附图所示的示例中，多个子像素SPXn的发射区域EMA具有一致的面积，但是本公开不限于此。在一些实施方式中，多个子像素SPXn的发射区域EMA可以取决于从位于相应子像素中的发光元件ED发射的光的颜色或波长带，而各自具有不同的面积。
子像素SPXn中的每个还可以包括位于非发射区域中的辅助区域SA。每个子像素SPXn的辅助区域SA可以位于发射区域EMA的下侧(其是在第一方向DR1上的相对侧)上。发射区域EMA和辅助区域SA可以在第一方向DR1上交替地布置，并且每个辅助区域SA可以位于在第一方向DR1上彼此间隔开的不同子像素SPXn的发射区域EMA之间。例如，发射区域EMA和辅助区域SA可以在第一方向DR1上交替地布置，并且发射区域EMA和辅助区域SA可以各自在第二方向DR2上重复地布置。然而，将理解的是，本公开不限于此。多个像素PX的发射区域EMA和辅助区域SA可以具有与图3的布局不同的布局。
没有发光元件ED位于辅助区域SA中，并且因此没有光从其出射。位于子像素SPXn中的电极RME可以部分地位于辅助区域SA中。位于不同子像素SPXn中的电极RME可以在辅助区域SA的分离区域ROP处彼此分离。
显示装置10可以包括多个电极RME(例如，RME1和RME2)、堤部图案BP1和BP2、堤部层BNL、发光元件ED以及连接电极CNE(CNE1和CNE2)。
堤部图案BP1和BP2可以位于每个子像素SPXn的发射区域EMA中。堤部图案BP1和BP2中的每个可以具有在第二方向DR2上具有恒定宽度并且在第一方向DR1上延伸的形状。
例如，堤部图案BP1和BP2可以包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此间隔开的第一堤部图案BP1和第二堤部图案BP2。第一堤部图案BP1可以位于发射区域EMA的中心的左侧(其是在第二方向DR2上的一侧)上，并且第二堤部图案BP2可以与第一堤部图案BP1间隔开，并且可以位于发射区域EMA的中心的右侧(其是在第二方向DR2上的相对侧)上。第一堤部图案BP1和第二堤部图案BP2可以沿着第二方向DR2交替地布置，并且可以在显示区域DPA中以岛状图案定位。多个发光元件ED可以位于第一堤部图案BP1和第二堤部图案BP2之间。
在第一方向DR1上，第一堤部图案BP1的长度可以基本上等于第二堤部图案BP2的长度。在第一方向DR1上，第一堤部图案BP1和第二堤部图案BP2的长度可以小于由堤部层BNL围绕的发射区域EMA的长度。第一堤部图案BP1和第二堤部图案BP2可以与堤部层BNL的在第二方向DR2上延伸的部分间隔开。然而，应理解，本公开不限于此。堤部图案BP1和BP2可以与堤部层BNL成一体，或者可以部分地与堤部层BNL的在第二方向DR2上延伸的部分重叠。在这种情况下，堤部图案BP1和BP2的在第一方向DR1上的长度可以等于或大于由堤部层BNL围绕的发射区域EMA的在第一方向DR1上的长度。
第一堤部图案BP1和第二堤部图案BP2可以在第二方向DR2上具有基本上相同的宽度。然而，应理解，本公开不限于此。它们可以具有不同的宽度。例如，堤部图案BP1和BP2中的一个可以具有比另一个大的宽度，并且更大的堤部图案可以定位成跨过在第二方向DR2上彼此相邻的不同子像素SPXn的发射区域EMA。在这种情况下，当堤部图案BP1和BP2中的一个(例如，第二堤部图案BP2)定位成跨过多个发射区域EMA时，堤部层BNL的在第一方向DR1上延伸的部分可以在厚度方向上与第二堤部图案BP2重叠。尽管在附图所示的示例中，两个堤部图案BP1和BP2位于每个子像素SPXn中并且具有基本上相同的宽度，但是本公开不限于此。堤部图案BP1和BP2的数量和形状可以取决于电极RME的数量和布置结构而变化。
多个电极RME(RME1和RME2)具有在一个方向上延伸的形状，并且位于子像素SPXn中的每个中。多个电极RME1和RME2可以在第一方向DR1上延伸以位于子像素SPXn的发射区域EMA和辅助区域SA中，并且可以在第二方向DR2上彼此间隔开。多个电极RME可以电连接到将在稍后描述的发光元件ED。然而，应理解，本公开不限于此。电极RME可能不电连接到发光元件ED。
显示装置10可以包括位于子像素SPXn中的每个中的第一电极RME1和第二电极RME2。第一电极RME1位于发射区域EMA的中心的左侧上，并且第二电极RME2在第二方向DR2上与第一电极RME1间隔开并且位于发射区域EMA的中心的右侧上。第一电极RME1可以位于第一堤部图案BP1上，并且第二电极RME2可以位于第二堤部图案BP2上。第一电极RME1和第二电极RME2可以延伸超出堤部层BNL，并且可以部分地位于子像素SPXn的辅助区域SA中。子像素SPXn的第一电极RME1和第二电极RME2可以在位于子像素SPXn中的一个的辅助区域SA中的分离区域ROP处与另一子像素SPXn的电极间隔开。
尽管在附图中，两个电极RME位于每个子像素SPXn中，并且具有在第一方向DR1上延伸的形状，但是本公开不限于此。例如，多于两个的电极RME可以位于显示装置10的单个子像素SPXn中，或者电极RME可以部分地弯曲，同时在相应的方向上具有变化的宽度。
堤部层BNL可以围绕多个子像素SPXn，并且也可以围绕子像素SPXn的发射区域EMA和辅助区域SA。堤部层BNL可以位于在第一方向DR1和第二方向DR2上彼此相邻的子像素SPXn之间的边界处，并且也可以位于发射区域EMA和辅助区域SA之间的边界处。显示装置10的相应子像素SPXn可以通过堤部层BNL彼此区分开，并且子像素SPXn的发射区域EMA和辅助区域SA也可以通过堤部层BNL彼此区分开。多个子像素SPXn之间的距离、发射区域EMA之间的距离和辅助区域SA之间的距离可以根据堤部层BNL的宽度而变化。
当从顶部观察时，堤部层BNL可以以网格图案定位在显示区域DPA中，并且包括在第一方向DR1和第二方向DR2上延伸的部分。堤部层BNL可以沿着子像素SPXn中的每个的边界定位，以在相邻的子像素SPXn之间进行区分。此外，堤部层BNL可以围绕位于子像素SPXn中的每个中的发射区域EMA和辅助区域SA，以在它们之间进行区分。
多个发光元件ED可以位于发射区域EMA中。发光元件ED可以位于堤部图案BP1和BP2之间，并且可以在第一方向DR1上彼此间隔开。根据本公开的一个或多个实施方式，多个发光元件ED可以具有在一个方向上延伸的形状，并且发光元件ED的两端可以分别位于不同的电极RME上。发光元件ED的在第二方向DR2上的长度可以大于在第二方向DR2上彼此间隔开的电极RME之间的距离。发光元件ED大致沿其延伸的方向可以垂直于电极RME沿其延伸的第一方向DR1。然而，本公开不限于此。发光元件ED沿其延伸的方向可以面向第二方向DR2或与其倾斜的方向。
多个连接电极CNE(例如，CNE1和CNE2)可以位于多个电极RME以及堤部图案BP1和BP2上。多个连接电极CNE可以各自具有在一个方向上延伸的形状，并且可以彼此间隔开。连接电极CNE中的每个可以与发光元件ED接触，并且可以电连接到电极RME或在其下方的导电层。
连接电极CNE可以包括位于每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以位于第一电极RME1或第一堤部图案BP1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以超出堤部层BNL从发射区域EMA定位到辅助区域SA。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以位于第二电极RME2上或第二堤部图案BP2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以超出堤部层BNL从发射区域EMA定位到辅助区域SA。
图4是沿着图3的线E1-E1'截取的剖视图。图5是沿着图3的线E2-E2'截取的剖视图。
图4示出了穿过位于第一子像素SPX1中的发光元件ED的两端以及电极接触孔CTD和CTS的剖面，并且图5示出了穿过位于第一子像素SPX1中的发光元件ED的两端以及接触部CT1和CT2的剖面。
参考图3至图5，将描述显示装置10的剖面结构。显示装置10可以包括衬底SUB，并且可以包括位于衬底SUB上的半导体层、多个导电层和多个绝缘层。此外，显示装置10可以包括多个电极RME(例如，RME1和RME2)、发光元件ED和连接电极CNE(例如，CNE1和CNE2)。
衬底SUB可以是绝缘衬底。衬底SUB可以由诸如玻璃、石英和聚合物树脂的绝缘材料制成。衬底SUB可以是刚性衬底，或者可以是可被弯曲、折叠或卷曲的柔性衬底。衬底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA。显示区域DPA可以包括发射区域EMA和为非发射区域的一部分的辅助区域SA。
第一导电层可以位于衬底SUB上。第一导电层包括底部金属层BML。底部金属层BML与第一晶体管T1的第一有源层ACT1重叠。底部金属层BML可以减少或防止入射在第一晶体管T1的第一有源层ACT1上的光，或者可以电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。然而，在一个或多个实施方式中可以省略底部金属层BML。
缓冲层BL可以位于底部金属层BML和衬底SUB上。可以在衬底SUB上形成缓冲层BL，以保护像素PX的晶体管不受渗透穿过衬底SUB(其易被湿气渗透)的湿气的影响，并且也可以提供平坦的表面。
半导体层位于缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以分别与将稍后描述的第二导电层的第一栅电极G1和第二栅电极G2部分地重叠。
半导体层可以包括单晶硅、氧化物半导体等。在其它实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)、氧化铟镓锌锡(IGZTO)等中的至少一种。
尽管在附图中第一晶体管T1和第二晶体管T2位于显示装置10的子像素SPXn中，但是本公开不限于此。在显示装置10中可以包括更多数量的晶体管。
第一栅极绝缘层GI在显示区域DPA中位于半导体层上。第一栅极绝缘层GI可以用作晶体管T1和T2的栅极绝缘膜。在附图所示的示例中，第一栅极绝缘层GI与将在稍后描述的第二导电层的栅电极G1和G2一起被图案化，并且部分地位于第二导电层和半导体层的有源层ACT1和ACT2之间。然而，本公开不限于此。在一些实施方式中，第一栅极绝缘层GI可以整体地位于缓冲层BL上。
第二导电层位于第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以在第三方向DR3(其是厚度方向)上与第一有源层ACT1的沟道区重叠。第二栅电极G2可以在第三方向DR3(其是厚度方向)上与第二有源层ACT2的沟道区重叠。
第一层间电介质层IL1位于第二导电层上。第一层间电介质层IL1可以用作第二导电层和位于其上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层位于第一层间电介质层IL1上。第三导电层可以包括位于显示区域DPA中的第一电压线VL1和第二电压线VL2，并且可以包括第一导电图案CDP1，并且也可以包括晶体管T1和T2的源电极S1和S2以及漏电极D1和D2。
高电平电压(或第一电源电压)可以被施加到第一电压线VL1以被传输到第一电极RME1，并且低电平电压(或第二电源电压)可以被施加到第二电压线VL2以被传输到第二电极RME2。第一电压线VL1的一部分可以通过穿透第一层间电介质层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第二电压线VL2可以直接连接到将在稍后描述的第二电极RME2。
第一导电图案CDP1可以通过穿透第一层间电介质层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过穿透第一层间电介质层IL1和缓冲层BL的另一接触孔与底部金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。此外，第一导电图案CDP1可以连接到将在稍后描述的第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将从第一电压线VL1施加的第一电源电压传送到第一电极RME1或第一连接电极CNE1。
第二源电极S2和第二漏电极D2中的每个可以通过穿透第一层间电介质层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。
缓冲层BL、第一栅极绝缘层GI和第一层间电介质层IL1可以由彼此交替地堆叠的多个无机层构成。例如，缓冲层BL、第一栅极绝缘层GI和第一层间电介质层IL1可以由包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)中的至少一种的多个无机层在其中彼此堆叠的双层构成，或者可以由所述多个无机层在其中彼此交替地堆叠的多层构成。然而，本公开不限于此。缓冲层BL、第一栅极绝缘层GI和第一层间电介质层IL1可以由包括以上描述的绝缘材料的单个无机层构成。此外，在一些实施方式中，第一层间电介质层IL1可以由有机绝缘材料(诸如，聚酰亚胺(PI))制成。
过孔层VIA在显示区域DPA中位于第三导电层上。过孔层VIA可以包括诸如聚酰亚胺(PI)的有机绝缘材料，以在具有不同高度的下面的导电层之上提供平坦表面。应注意的是，在一些实现方式中，可以去除过孔层VIA。
显示装置10可以包括堤部图案BP1和BP2、电极RME(RME1和RME2)、堤部层BNL、发光元件ED以及连接电极CNE(CNE1和CNE2)，作为位于过孔层VIA上的显示元件层。此外，显示装置10可以包括位于过孔层VIA上的第一绝缘层PAS1。
多个堤部图案BP1和BP2可以位于过孔层VIA上。例如，堤部图案BP1和BP2可以直接位于过孔层VIA上，并且可以具有从过孔层VIA的上表面至少部分地突出的结构。堤部图案BP1和BP2的突出部分可以具有倾斜的侧表面，或者可以具有以一曲率(例如，预定曲率)弯曲的侧表面。从发光元件ED发射的光可以被位于堤部图案BP1和BP2上的电极RME反射，使得光可以朝向过孔层VIA的上侧出射。与附图中所示的不同，堤部图案BP1和BP2可以呈具有以一曲率或预定曲率弯曲的外表面的形状(例如，在剖视图中，呈半圆形或半椭圆形形状)。堤部图案BP1和BP2可以包括但不限于诸如聚酰亚胺(PI)的有机绝缘材料。
多个电极RME1和RME2可以分别位于堤部图案BP1和BP2以及过孔层VIA上。例如，第一电极RME1和第二电极RME2可以位于堤部图案BP1和BP2的至少倾斜的侧表面上。多个电极RME的在第二方向DR2上测量的宽度可以小于堤部图案BP1和BP2的当在第二方向DR2上测量时的宽度。在第二方向DR2上彼此间隔开的第一电极RME1和第二电极RME2之间的距离可以小于堤部图案BP1和BP2之间的距离。第一电极RME1和第二电极RME2的至少一部分可以直接位于过孔层VIA上，使得它们可以位于相同的平面上。
位于堤部图案BP1和BP2之间的发光元件ED可以通过两端发射光。可以将发射的光向位于堤部图案BP1和BP2上的电极RME引导。电极RME中的每个的位于堤部图案BP1和BP2上的部分可以反射从发光元件ED发射的光。第一电极RME1和第二电极RME2可以覆盖堤部图案BP1和BP2的至少一个侧表面，以反射从发光元件ED发射的光。
电极RME中的每个可以在其与发射区域EMA和辅助区域SA之间的堤部层BNL重叠的位置通过电极接触孔CTD和CTS与第三导电层直接接触。第一电极接触孔CTD可以形成在堤部层BNL和第一电极RME1彼此重叠的位置。第二电极接触孔CTS可以形成在堤部层BNL和第二电极RME2彼此重叠的位置。第一电极RME1可以通过穿透过孔层VIA的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过穿透过孔层VIA的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1以接收第一电源电压。第二电极RME2可以电连接到第二电压线VL2以接收第二电源电压。然而，本公开不限于此。根据一个或多个其它实施方式，电极RME1和RME2中的每个可以与第三导电层的电压线VL1和VL2电绝缘，并且将在稍后描述的连接电极CNE可以直接连接到第三导电层。
电极RME中的每个可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)和铝(Al)的金属，或者可以包括包含铝(Al)、镍(Ni)、镧(La)等的合金，或者诸如钛(Ti)、钼(Mo)和铌(Nb)以及合金的金属层的叠层。在一些实施方式中，电极RME可以由包含铝(Al)的合金和由钛(Ti)、钼(Mo)和铌(Nb)制成的至少一个金属层在其中彼此堆叠的双层或多层构成。
然而，本公开不限于此。电极RME还可以包括透明导电材料。例如，电极RME中的每个可以包括诸如ITO、IZO和ITZO的材料。在一些实施方式中，电极RME1和RME2中的每个可以具有一层或多层透明导电材料和一个或多个具有高反射率的金属层彼此堆叠的结构，或者可以由包括其的单个层构成。例如，电极RME中的每个可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的叠层结构。电极RME可以电连接到发光元件ED，并且可以将从发光元件ED发射的光中的一些朝向衬底SUB的上侧反射。
第一绝缘层PAS1可以位于显示区域DPA中，并且可以位于过孔层VIA和多个电极RME上。第一绝缘层PAS1可以包括绝缘材料，并且可以保护多个电极RME并且可以使不同的电极RME彼此绝缘。由于第一绝缘层PAS1在形成堤部层BNL之前覆盖电极RME，因此可以减小电极RME在形成堤部层BNL的工艺期间被损坏的可能性，或防止电极RME在形成堤部层BNL的工艺期间被损坏。此外，第一绝缘层PAS1也可以减小位于其上的发光元件ED与其它元件接触并被损坏的可能性，或防止位于其上的发光元件ED与其它元件接触并被损坏。
在一个或多个实施方式中，第一绝缘层PAS1可以具有台阶，使得上表面的一部分在沿着第二方向DR2彼此间隔开的电极RME之间凹陷。发光元件ED可以位于第一绝缘层PAS1的上表面的台阶处，并且可以在发光元件ED和第一绝缘层PAS1之间形成空间。第一绝缘层PAS1可以填充所述空间。
第一绝缘层PAS1可以包括位于辅助区域SA中的接触部CT1和CT2。接触部CT1和CT2可以分别与不同的电极RME重叠。例如，接触部CT1和CT2可以包括与第一电极RME1重叠的第一接触部CT1和与第二电极RME2重叠的第二接触部CT2。第一接触部CT1和第二接触部CT2可以穿透第一绝缘层PAS1以暴露位于其下方的第一电极RME1或第二电极RME2的上表面的一部分。第一接触部CT1和第二接触部CT2中的每个还可以穿透位于第一绝缘层PAS1上的一些其它绝缘层。由接触部CT1和CT2暴露的电极RME可以与连接电极CNE接触。
根据一个或多个实施方式，第一绝缘层PAS1可以包括其中分散有能够阻挡光的光阻挡材料的有机材料。第一绝缘层PAS1可以具有黑颜色。
光阻挡材料可以包括黑色颜料。黑色颜料可以包括例如选自由苯胺黑、二萘嵌苯黑、钛黑和炭黑组成的组中的至少一种。例如，黑色颜料可以是炭黑。例如，炭黑可以包括槽法炭黑(channel black)、炉法炭黑(furnace black)、热裂法炭黑(thermal black)、灯黑(lamp black)等，并且可以单独使用或两种或更多种组合使用。有机材料可以包括聚合物树脂。聚合物树脂可以包括丙烯酸树脂。例如，丙烯酸树脂可以是含羧基的单体和另一种可共聚单体的共聚物。
然而，本公开不限于此，并且光阻挡材料可以包括不透明材料，诸如金属颗粒(如镍、铝、钼及其合金)、金属氧化物颗粒(例如，氧化铬)或金属氮化物颗粒(例如，氮化铬)。此外，有机材料不限于丙烯酸树脂，并且只要其可以用作诸如基于酰亚胺的树脂的有机材料层即可被应用。
如上所述，电极RME可以包括具有高反射率的导电材料，并且因此从外部入射的光可以被电极RME反射，从而劣化显示质量。在一个或多个实施方式中，可以形成包括光阻挡材料的第一绝缘层PAS1。第一绝缘层PAS1覆盖大部分的显示区域DPA并且覆盖电极RME，从而减少或防止从电极RME反射的外部光。因此，可以降低反射率以改善显示装置10的显示质量。
同时，堤部层BNL可以位于第一绝缘层PAS1上。堤部层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn中的每个。堤部层BNL可以围绕子像素SPXn中的每个的发射区域EMA和辅助区域SA以在它们之间进行区分，并且可以围绕显示区域DPA的边界以在显示区域DPA和非显示区域NDA之间进行区分。
堤部层BNL可以具有基本上类似于堤部图案BP1和BP2的高度(例如，预定高度)。在一些实施方式中，堤部层BNL的顶表面可以具有比堤部图案BP1和BP2的高度大的高度，并且堤部层BNL的厚度可以等于或大于堤部图案BP1和BP2的厚度。在制造显示装置10的工艺中的喷墨印刷工艺期间，堤部层BNL可以减小油墨溢出到相邻子像素SPXn中的可能性，或防止油墨溢出到相邻子像素SPXn中。堤部层BNL可以像堤部图案BP1和BP2那样包括有机绝缘材料，诸如聚酰亚胺。
多个发光元件ED可以位于发射区域EMA中。发光元件ED可以在堤部图案BP1和BP2之间位于第一绝缘层PAS1上。发光元件ED沿其延伸的方向可以基本上平行于衬底SUB的上表面。如将在稍后描述的，发光元件ED可以包括在延伸方向上布置的多个半导体层。多个半导体层可以沿着与衬底SUB的上表面基本上平行的方向顺序地布置。然而，应理解，本公开不限于此。当发光元件ED具有不同的结构时，多个半导体层可以定位在与衬底SUB的上表面基本上垂直的方向上。
位于子像素SPXn中的每个中的发光元件ED可以根据半导体层的材料而发射不同的相应波长带的光。例如，位于第一子像素SPX1中的发光元件ED可以发射第一颜色的红光，位于第二子像素SPX2中的发光元件ED可以发射第二颜色的绿光，并且位于第三子像素SPX3中的发光元件ED可以发射第三颜色的蓝光。
当发光元件ED包括将在稍后描述的发射层36(参见图6)中包括的半导体材料中的铟时，所发射的光的颜色可以根据铟的含量而变化。例如，当铟的含量是约10％至约15％时，可以发射第三颜色的蓝光，并且当铟的含量是约20％至约25％时，可以发射第二颜色的绿光。并且，当铟的含量是约30％至约45％时，可以发射第一颜色的红光。
发光元件ED可以电连接到与连接电极CNE1和CNE2接触的电极RME、以及在过孔层VIA下方的导电层，并且可以向发光元件ED施加电信号，从而可以发射相应波长范围的光。
多个连接电极CNE1和CNE2可以位于多个电极RME1和RME2以及堤部图案BP1和BP2上。第一连接电极CNE1可以位于第一电极RME1和第一堤部图案BP1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以超出堤部层BNL从发射区域EMA定位到辅助区域SA。第二连接电极CNE2可以位于第二电极RME2和第二堤部图案BP2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以超出堤部层BNL从发射区域EMA定位到辅助区域SA。
第一连接电极CNE1和第二连接电极CNE2中的每个可以位于第一绝缘层PAS1上，并且可以与发光元件ED接触。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以与发光元件ED的第一端接触。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以与发光元件ED的第二端接触。多个连接电极CNE定位成遍及发射区域EMA和辅助区域SA。连接电极CNE中的每个的位于发射区域EMA中的部分可以与发光元件ED接触，并且其位于辅助区域SA中的部分可以电连接到第三导电层。第一连接电极CNE1可以与发光元件ED的第一端接触，并且第二连接电极CNE2可以与发光元件ED的第二端接触。
在显示装置中，连接电极CNE中的每个可以通过位于辅助区域SA中的接触部CT1和CT2与电极RME接触。第一连接电极CNE1可以在辅助区域SA中通过穿透第一绝缘层PAS1的第一接触部CT1与第一电极RME1接触。第二连接电极CNE2可以在辅助区域SA中通过穿透第一绝缘层PAS1的第二接触部CT2与第二电极RME2接触。连接电极CNE可以通过相应的电极RME电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1以施加第一电源电压，并且第二连接电极CNE2可以电连接到第二电压线VL2以施加第二电源电压。连接电极CNE中的每个可以在发射区域EMA中与发光元件ED接触，以将电源电压传输到发光元件ED。
然而，本公开不限于此。在一些实施方式中，多个连接电极CNE可以与第三导电层直接接触，或者可以通过除电极RME之外的其它图案与第三导电层电连接。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO、铝(Al)等。例如，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以透射穿过连接电极CNE以出射。
在一个或多个实施方式中，另一绝缘层可以进一步位于第一绝缘层PAS1和连接电极CNE上。绝缘层可以保护位于衬底SUB上的元件免受外部环境的影响。
图6是根据一个或多个实施方式的发光元件的示意图。
参考图6，发光元件ED可以是发光二极管。例如，发光元件ED可以具有在纳米至微米的范围内的尺寸，并且可以是由无机材料制成的无机发光二极管。当在彼此面对的两个电极之间通过在相应方向上形成电场而产生极性时，发光元件ED可以在所述两个电极之间对准。
根据一个或多个实施方式的发光元件ED可以具有在一个方向上延伸的形状。发光元件ED可以具有圆柱、杆、线、管等的形状。将理解，发光元件ED的形状不限于此。发光元件ED可以具有多种形状，其包括多边形柱形状，诸如立方体、长方体和六边形柱，或者在一方向上延伸、具有部分地倾斜的外表面的形状。
发光元件ED可以包括掺杂有导电类型(例如，p型或n型)的掺杂剂的半导体层。半导体层可以通过从外部电源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发射层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32位于第一半导体层31上方，且发射层36在它们之间。第二半导体层32可以是p型半导体，并且可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管在附图中第一半导体层31和第二半导体层32中的每个被实现为单个层，但是本公开不限于此。根据发射层36的材料，第一半导体层31和第二半导体层32还可以包括更多的层，例如包覆层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED可以进一步包括位于第一半导体层31和发射层36之间或位于第二半导体层32和发射层36之间的另一半导体层。位于第一半导体层31和发射层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和Superlattice(超晶格)中的一种或多种。位于第二半导体层32和发射层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或多种。
发射层36位于第一半导体层31和第二半导体层32之间。发射层36可以包括具有单量子阱结构或多量子阱结构的材料。当发射层36包括具有多量子阱结构的材料时，该结构可以包括彼此交替地堆叠的量子层和阱层。发射层36可以响应于通过第一半导体层31和第二半导体层32施加的电信号在电子-空穴对在其中复合时发射光。发射层36可以包括诸如AlGaN、AlGaInN和InGaN的材料。例如，当发射层36具有量子层和阱层交替地彼此堆叠的多量子阱结构时，量子层可以包括AlGaN或AlGaInN，并且阱层可以包括诸如GaN和AlGaN的材料。
发射层36可以呈具有大能带隙的半导体材料和具有小能带隙的半导体材料交替地彼此堆叠的结构，并且可以根据所发射的光的波长范围包括其它III族至V族半导体材料。发射层36可以发射红色、绿色或蓝色波长带的光。
电极层37可以是欧姆连接电极。然而，本公开不限于此。电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37。然而，本公开不限于此。可以去除电极层37。
当在显示装置10中发光元件ED与电极或连接电极电连接时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属或金属氧化物。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘膜38围绕以上描述的多个半导体层和电极层的外表面。例如，绝缘膜38可以围绕至少发射层36的外表面，且发光元件ED的两端在纵向方向上暴露。此外，绝缘膜38的上表面的与发光元件ED的端部中的至少一个相邻的部分在剖面中可以被圆化。
绝缘膜38可以包括具有绝缘特性的材料，例如，以下项中的至少一个：氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)。尽管在附图中绝缘膜38形成为单层，但是本公开不限于此。在一些实施方式中，绝缘膜38可以由多层彼此堆叠的多层结构构成。
绝缘膜38可以保护发光元件ED的半导体层和电极层。如果绝缘膜38与通过其将电信号传输到发光元件ED的电极直接接触，则绝缘膜38可以减小在发射层36中发生电短路的可能性，或防止在发射层36中发生电短路。此外，绝缘膜38可以减少或防止发光效率的降低。
此外，绝缘膜38的外表面可以经受表面处理。发光元件ED可以分散在油墨中，并且油墨可以喷射到电极上。在这种情况下，可以对绝缘膜38施加表面处理，以使其变成疏水的或亲水的，从而使分散在油墨中的发光元件ED保持不与彼此聚集。
图7是根据一个或多个其它实施方式的显示装置的剖视图。图8是根据一个或多个另外的实施方式的显示装置的剖视图。
参考图7，当前实施方式与图3至图5的不同之处在于，它们还包括在第一绝缘层PAS1和连接电极CNE之间的第二绝缘层PAS2。在下文中，将省略对与图3至图5的实施方式中的配置相同的配置的描述，并且将描述不同之处。
第二绝缘层PAS2可以位于第一绝缘层PAS1上。第二绝缘层PAS2可以位于第一绝缘层PAS1和发光元件ED之间、以及第一绝缘层PAS1和连接电极CNE之间。第二绝缘层PAS2可以以与第一绝缘层PAS1基本上相同的形状定位。例如，第二绝缘层PAS2可以位于显示区域DPA中，并且可以直接位于第一绝缘层PAS1上。第二绝缘层PAS2可以与第一绝缘层PAS1的顶表面和发光元件ED的底表面接触。在一个或多个实施方式中，第二绝缘层PAS2可以与第一绝缘层PAS1完全重叠。
第二绝缘层PAS2可以包括无机绝缘材料以保护多个电极RME，并且可以基本上同时使不同的电极RME彼此绝缘。第二绝缘层PAS2可以覆盖包括有机材料的第一绝缘层PAS1以保护其免受外部湿气的影响。此外，在第二绝缘层PAS2中，可以减小在发光元件ED的对准工艺期间在电极RME之间形成的电场受包括有机材料的第一绝缘层PAS1的介电常数的差异影响的可能性，或防止在发光元件ED的对准工艺期间在电极RME之间形成的电场受包括有机材料的第一绝缘层PAS1的介电常数的差异影响。
第二绝缘层PAS2可以包括无机绝缘材料。例如，第二绝缘层PAS2可以是氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的任何一种。第二绝缘层PAS2可以具有包括一层绝缘层的单层结构，或者可以具有多层绝缘层交替或重复地堆叠的多层结构。
发光元件ED可以直接位于第二绝缘层PAS2上。在一个或多个实施方式中，第二绝缘层PAS2和第一绝缘层PAS1共同地限定位于辅助区域(例如，图3的辅助区域SA)中的接触部(例如，图3的接触部CT1和CT2)。接触部CT1和CT2可以穿透第一绝缘层PAS1和第二绝缘层PAS2，以暴露在其下方的第一电极RME1或第二电极RME2的上表面的一部分。由接触部CT1和CT2中的每个暴露的电极RME可以与连接电极CNE接触。
多个连接电极CNE可以位于第二绝缘层PAS2和发光元件ED上。例如，第一连接电极CNE1可以直接位于第二绝缘层PAS2上，并且可以从发光元件ED的一端延伸。第二连接电极CNE2可以直接位于第二绝缘层PAS2上，并且可以从发光元件ED的另一端延伸。
参考图8，可以在图3至图5的实施方式中的显示装置10中省略堤部图案BP1和BP2。在这种情况下，电极RME可以直接位于过孔层VIA上以被形成为基本上平坦的。
图9是示出根据一个或多个实施方式的显示装置的一个像素的平面图。图10是沿着图9的线E3-E3'截取的剖视图。图11是示意性地示出根据另外一个或多个其它实施方式的电极和发光元件的视图。图12是示出根据另外一个或多个其它实施方式的显示装置的一个子像素中的光阻挡层的平面图。
参考图9至图12，当前实施方式与以上描述的图3至图5的实施方式的不同之处在于，其还包括整体地覆盖显示区域DPA并且包括/限定第一开口OP1的光阻挡层LSL，所述第一开口OP1暴露多个发光元件ED(例如，光阻挡层LSL可能不与发光元件ED重叠)，并且不同之处在于，第一绝缘层PAS1由透明绝缘材料形成。在下文中，将省略对与图3至图5的实施方式中的配置相同的配置的重复描述，并且将描述不同之处。
电极RME可以位于过孔层VIA上。第一绝缘层PAS1可以位于电极RME上。与图3至图5的以上描述的实施方式不同，第一绝缘层PAS1可以由透明绝缘材料制成。第一绝缘层PAS1可以由例如与图7的第二绝缘层PAS2相同的材料形成。此外，第一绝缘层PAS1可能不包括光阻挡材料。
多个发光元件ED可以位于第一绝缘层PAS1上。多个发光元件ED可以位于发射区域EMA中。发光元件ED可以位于堤部图案BP1和BP2之间，并且可以布置成在第一方向DR1上彼此间隔开。在一个或多个实施方式中，多个发光元件ED可以具有在一个方向上延伸的形状，并且可能不与电极RME重叠。例如，在平面图中，发光元件ED可以与第一电极RME1和第二电极RME2间隔开。电极RME之间的距离可以大于发光元件ED的在第二方向DR2上的长度。连接电极CNE可以位于发光元件ED和第一绝缘层PAS1上。
根据一个或多个实施方式，光阻挡层LSL可以位于堤部层BNL、第一绝缘层PAS1和连接电极CNE上。光阻挡层LSL可以整体地位于显示区域DPA中。光阻挡层LSL可以与第一连接电极CNE1的一部分和第一电极RME1重叠，并且可以与第二连接电极CNE2的一部分和第二电极RME2重叠。例如，在一个或多个实施方式中，光阻挡层LSL可以与整个第一电极RME1和整个第二电极RME2重叠。
光阻挡层LSL可以在发射区域EMA中包括/限定暴露多个发光元件ED的(多个)第一开口OP1。第一开口OP1允许从多个发光元件ED发射的光被发射。除了多个发光元件ED之外，第一开口OP1还可以暴露第一连接电极CNE1的一部分、第二连接电极CNE2的一部分以及第一绝缘层PAS1的一部分。此外，光阻挡层LSL可以覆盖除了第一开口OP1之外的整个发射区域EMA和辅助区域SA。
根据一个或多个实施方式，光阻挡层LSL可以包括有机材料，其包括能够阻挡光的光阻挡材料。光阻挡层LSL可以具有黑颜色。光阻挡层LSL可以由与以上描述的图3至图5的实施方式的第一绝缘层PAS1相同的材料形成。
如上所述，电极RME可以包括具有相对高反射率的导电材料，并且因此从外部入射的光可以被电极RME反射，从而劣化显示质量。此外，除了电极RME之外，位于显示区域DPA中的布线(例如，图2所示的各种布线)可以由金属制成，从而反射光。在一个或多个实施方式中，可以形成包括光阻挡材料的光阻挡层LSL。光阻挡层LSL覆盖大部分的显示区域DPA，并且不仅覆盖发射区域EMA的电极RME，而且覆盖非发射区域的布线，从而减小外部光从电极RME和布线反射的可能性，或防止外部光从电极RME和布线反射。因此，可以降低反射率以改善显示装置10的显示质量。
图13是根据另外一个或多个其它实施方式的显示装置的剖视图。
参考图13，当前实施方式与以上描述的图9至图12的实施方式的不同之处在于，省略了第一堤部图案BP1和第二堤部图案BP2。在这种情况下，由于电极RME可以直接位于过孔层VIA上以基本上是平坦的，因而可以实现工艺特性，并且可以省略堤部图案BP1和BP2以使得位于其上的光阻挡层LSL基本上是平坦的。
图14是根据一个或多个实施方式的显示装置的剖视图。
参考图14，显示装置10可以包括位于衬底SUB上的发光元件ED、以及位于其之上的透光层LTL(例如，第一基础树脂BRS1和散射体SCP)。此外，显示装置10还可以包括位于透光层LTL之间的多个层。在下文中，将描述位于显示装置10的发光元件ED之上的层。在图14中，所述描述针对于图4所示的衬底SUB和位于衬底SUB上的部件。
上堤部层UBN和透光层LTL可以位于堤部层BNL、第一绝缘层PAS1和连接电极CNE上。第一封盖层CPL1可以位于透光层LTL上，并且外涂层OC可以位于第一封盖层CPL1上。偏振板POL可以位于外涂层OC上。
显示装置10可以包括由上堤部层UBN限定并且从其发射光的多个光透射区域TA1、TA2和TA3、以及在光透射区域TA1、TA2和TA3之间的不从其发射光的光阻挡区域BA。光透射区域TA1、TA2和TA3可以被定位成对应于每个子像素SPXn的发射区域EMA的一部分，并且光阻挡区域BA可以是除了光透射区域TA1、TA2和TA3之外的区域。
上堤部层UBN可以位于堤部层BNL上，以与堤部层BNL重叠。上堤部层UBN可以以网格图案定位，所述网格图案包括在第一方向DR1和第二方向DR2上延伸的部分。上堤部层UBN可以围绕发射区域EMA或定位有发光元件ED的部分，并且可以与以上描述的堤部层BNL一起将包括发射区域EMA和辅助区域SA的子像素SPXn区分开。上堤部层UBN可以形成其中定位有透光层LTL的空间。上堤部层UBN被制成疏水的，以减小当施加透光层LTL的油墨时油墨溢出到相邻子像素SPXn中的可能性，或防止当施加透光层LTL的油墨时油墨溢出到相邻子像素SPXn中。
透光层LTL可以位于由上堤部层UBN围绕的区域中。透光层LTL可以与第一绝缘层PAS1和连接电极CNE直接接触。透光层LTL可以位于由上堤部层UBN围绕的光透射区域TA1、TA2和TA3中，以在显示区域DPA中形成岛状图案。然而，本公开不限于此，并且透光层LTL中的每个可以在一个方向上延伸，并且可以定位成遍及多个子像素SPXn以形成线性图案。
透光层LTL可以位于每个子像素SPXn中，以对应于光透射区域TA1、TA2和TA3中的每个。透光层LTL可以包括第一基础树脂BRS1、以及包括在第一基础树脂BRS1中的散射体SCP。透光层LTL透射从发光元件ED发射的第一颜色的红光、第二颜色的绿光和/或第三颜色的蓝光，同时保持光的相应的波长。透光层LTL的散射体SCP可以用于调整通过透光层LTL发射的光的发射路径。
散射体SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等。有机颗粒的材料的示例可以包括丙烯酸树脂、氨基甲酸酯树脂等。
第一基础树脂BRS1可以包括透明有机材料。例如，第一基础树脂BRS1可以包括环氧树脂、丙烯酸树脂、卡多(Cardo)树脂、酰亚胺树脂等。
在一些实施方式中，透光层LTL可以通过喷墨印刷工艺或光刻胶工艺形成。透光层LTL可以通过在由上堤部层UBN围绕的区域中喷射或施加形成透光层LTL的材料并且然后执行干燥或曝光和显影工艺来形成。作为示例，在通过喷墨印刷工艺形成透光层LTL的一个或多个实施方式中，在图14中，透光层LTL的相应层的上表面可以形成为弯曲的，使得透光层LTL的与上堤部层UBN相邻的边缘部分可以低于其中心部分。然而，本公开不限于此。在通过光刻胶工艺形成透光层LTL的一个或多个实施方式中，透光层LTL的相应层的上表面可以形成为平坦的，使得透光层LTL的与上堤部层UBN相邻的边缘部分可以平行于上堤部层UBN的上表面，或者使得透光层LTL的中心部分可以低于其边缘部分，这与图14不同。
第一封盖层CPL1可以位于透光层LTL和上堤部层UBN上。第一封盖层CPL1可以减少或防止杂质(诸如，湿气或空气)从外部渗入以损坏或污染透光层LTL。第一封盖层CPL1可以包括无机绝缘材料。
外涂层OC可以在第一封盖层CPL1上定位成遍及整个显示区域DPA和非显示区域NDA。除了第一封盖层CPL1之外，外涂层OC还可以保护位于衬底SUB上的构件，并且可以部分地补偿在第一封盖层CPL1下方出现的台阶差。例如，外涂层OC可以补偿由在第一封盖层CPL1下方的透光层LTL、上堤部层UBN和堤部层BNL形成的台阶，从而在平坦表面上形成偏振板POL。
偏振板POL可以位于外涂层OC上。偏振板POL可以通过吸收从显示装置10的外部引入的光的一部分来减少反射的外部光。
根据一个或多个实施方式的显示装置10可以从子像素SPXn中的每个发射不同颜色的光。例如，第一子像素SPX1的发光元件ED可以发射第一颜色的红光，并且第一颜色的光可以穿过透光层LTL和偏振板POL到达外部。第二子像素SPX2的发光元件ED可以发射第二颜色的绿光，并且第二颜色的光可以穿过透光层LTL和偏振板POL到达外部。第三子像素SPX3的发光元件ED可以发射第三颜色的蓝光，并且第三颜色的光可以穿过透光层LTL和偏振板POL到达外部。
根据一个或多个实施方式的显示装置10可以包括第一绝缘层PAS1或第二绝缘层PAS2或包括光阻挡材料的光阻挡层LSL。因此，可以减少或防止从电极RME和/或布线反射的外部光，从而改善显示质量。
在结束详细描述时，本领域的技术人员将理解，在基本上不背离本公开的方面的情况下，可以对实施方式做出许多变化和修改。因此，所公开的实施方式仅以概述性和描述性的含义使用，而不是出于限制的目的。

Claims (20)

1.显示装置，包括：
衬底；
第一电极和第二电极，在所述衬底上方，在一个方向上延伸，并且在另一方向上彼此间隔开；
发光元件，在所述第一电极和所述第二电极上方；
第一连接电极，接触所述发光元件的一个端部分；
第二连接电极，接触所述发光元件的另一端部分；以及
第一绝缘层，在所述发光元件与所述第一电极和所述第二电极之间，并且包括光阻挡材料。
2.根据权利要求1所述的显示装置，其中，所述第一绝缘层接触所述第一电极和所述第二电极的顶表面，并且接触所述发光元件的底表面。
3.根据权利要求1所述的显示装置，其中，所述光阻挡材料包括包含炭黑的黑色颜料。
4.根据权利要求1所述的显示装置，其中，所述第一绝缘层还包括有机材料，且所述光阻挡材料分散在所述有机材料中。
5.根据权利要求1所述的显示装置，还包括堤部层，所述堤部层在所述第一绝缘层上方，并且将所述显示装置的发射区域与所述显示装置的辅助区域分离开。
6.根据权利要求5所述的显示装置，其中，所述第一绝缘层在所述发射区域中与整个所述第一电极和整个所述第二电极重叠。
7.根据权利要求1所述的显示装置，还包括在所述衬底和所述第一电极之间的第一堤部图案、以及在所述衬底和所述第二电极之间的第二堤部图案，
其中，所述第一绝缘层与所述第一堤部图案和所述第二堤部图案重叠。
8.根据权利要求1所述的显示装置，还包括在所述发光元件和所述第一绝缘层之间的第二绝缘层，
其中，所述第二绝缘层不包括所述光阻挡材料。
9.根据权利要求8所述的显示装置，其中，所述第二绝缘层接触所述发光元件的底表面和所述第一绝缘层的顶表面。
10.根据权利要求8所述的显示装置，其中，所述第二绝缘层与所述第一绝缘层完全重叠。
11.根据权利要求1所述的显示装置，还包括：
透光层，在所述第一连接电极和所述第二连接电极上方，并且被配置成透射从所述发光元件发射的光；
外涂层，在所述透光层上方；以及
偏振板，在所述外涂层上方。
12.根据权利要求1所述的显示装置，其中，所述发光元件包括：
第一半导体层，包括p型掺杂剂；
第二半导体层，在所述第一半导体层上方，并且包括n型掺杂剂；以及
发射层，在所述第一半导体层和所述第二半导体层之间。
13.显示装置，包括：
衬底；
第一电极和第二电极，在所述衬底上方，在一个方向上延伸，并且在另一方向上彼此间隔开；
第一绝缘层，在所述第一电极和所述第二电极上方；
发光元件，在所述第一绝缘层上方，以及在所述第一电极和所述第二电极之间；
第一连接电极，接触所述发光元件的一个端部分，并且与所述第一电极重叠；
第二连接电极，接触所述发光元件的另一端部分，并且与所述第二电极重叠；以及
光阻挡层，在所述第一绝缘层、所述第一连接电极和所述第二连接电极上方。
14.根据权利要求13所述的显示装置，其中，所述光阻挡层包括有机材料和分散在所述有机材料中的光阻挡材料。
15.根据权利要求13所述的显示装置，其中，所述发光元件不与所述第一电极和所述第二电极重叠。
16.根据权利要求15所述的显示装置，其中，所述第一电极和所述第二电极之间的间隙大于所述发光元件的长度。
17.根据权利要求13所述的显示装置，还包括堤部层，所述堤部层在所述第一绝缘层和所述光阻挡层之间，并且将所述显示装置的发射区域与所述显示装置的辅助区域分离开。
18.根据权利要求17所述的显示装置，其中，所述光阻挡层在所述发射区域中限定暴露所述发光元件中的一个或多个的第一开口。
19.根据权利要求13所述的显示装置，其中，所述光阻挡层不与所述发光元件重叠。
20.根据权利要求13所述的显示装置，其中，所述发光元件发射第一颜色的光、第二颜色的光和第三颜色的光中的任何一种，以及
其中，所述第一颜色为红色，所述第二颜色为绿色，并且所述第三颜色为蓝色。
CN202310801855.3A 2022-07-04 2023-07-03 显示装置 Pending CN117352528A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220081907A KR20240005273A (ko) 2022-07-04 2022-07-04 표시 장치
KR10-2022-0081907 2022-07-04

Publications (1)

Publication Number Publication Date
CN117352528A true CN117352528A (zh) 2024-01-05

Family

ID=89362014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310801855.3A Pending CN117352528A (zh) 2022-07-04 2023-07-03 显示装置

Country Status (3)

Country Link
US (1) US20240006559A1 (zh)
KR (1) KR20240005273A (zh)
CN (1) CN117352528A (zh)

Also Published As

Publication number Publication date
US20240006559A1 (en) 2024-01-04
KR20240005273A (ko) 2024-01-12

Similar Documents

Publication Publication Date Title
CN116057614A (zh) 显示装置
US11830885B2 (en) Display device
CN114335052A (zh) 显示设备
CN117352528A (zh) 显示装置
US20230275189A1 (en) Display device
CN219553636U (zh) 显示装置
CN219961262U (zh) 显示装置
CN219979569U (zh) 显示装置
US20230261142A1 (en) Display device
EP4207278A1 (en) Display device
US20230395753A1 (en) Display device
CN220210915U (zh) 显示装置
CN219696456U (zh) 显示装置
CN219513108U (zh) 显示装置
US20230124028A1 (en) Display device
US11984368B2 (en) Display device
US20230246139A1 (en) Display device and method for fabricating the same
US20220302178A1 (en) Display device and method of manufacturing the same
US20230282795A1 (en) Display device and method of fabricating the same
US20230197764A1 (en) Display device
US20230163247A1 (en) Light emitting element and display device including the same
US20230260980A1 (en) Display device
CN117637797A (zh) 显示装置
CN116137791A (zh) 显示装置
CN117476836A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication