CN219696456U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN219696456U
CN219696456U CN202320580996.2U CN202320580996U CN219696456U CN 219696456 U CN219696456 U CN 219696456U CN 202320580996 U CN202320580996 U CN 202320580996U CN 219696456 U CN219696456 U CN 219696456U
Authority
CN
China
Prior art keywords
layer
pad
disposed
electrode
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320580996.2U
Other languages
English (en)
Inventor
李宗璨
金珍泽
金�显
朴浈洙
李硕浩
郑雄喜
洪晶银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219696456U publication Critical patent/CN219696456U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置包括：焊盘电极，设置在衬底上；焊盘电极上层，设置在焊盘电极上；第一焊盘电极覆盖层，设置在焊盘电极上层上；第二焊盘电极覆盖层，设置在第一焊盘电极覆盖层上；保护层，设置在第二焊盘电极覆盖层上；以及覆盖层，设置在保护层上。保护层包括聚合物树脂和散射颗粒。保护层包括暴露第二焊盘电极覆盖层的第一焊盘开口。

Description

显示装置
技术领域
本公开涉及显示装置及其制造方法。
背景技术
随着多媒体技术的发展，显示装置变得越来越重要。因此，目前使用各种类型的显示装置，诸如有机发光显示(OLED)装置和液晶显示(LCD)装置。
作为用于显示图像的显示装置，存在包括发光元件的自发光显示装置。这种自发光显示装置的示例可以包括使用有机材料作为发光元件的发光材料的有机发光显示装置，或使用无机材料作为发光元件的发光材料的无机发光显示装置。
实用新型内容
本公开的方面提供了能够防止对焊盘区域的损坏的显示装置，以及制造显示装置的方法。
应注意，本公开的方面不限于上述方面；并且根据以下描述，本公开的其它方面将对于本领域技术人员显而易见。
根据本公开的实施方式，显示装置可以包括：焊盘电极，设置在衬底上；焊盘电极上层，设置在焊盘电极上；第一焊盘电极覆盖层，设置在焊盘电极上层上；第二焊盘电极覆盖层，设置在第一焊盘电极覆盖层上；保护层，设置在第二焊盘电极覆盖层上；以及覆盖层，设置在保护层上。保护层可以包括聚合物树脂和散射颗粒。保护层可以包括暴露第二焊盘电极覆盖层的第一焊盘开口。
在实施方式中，衬底包括显示区域和与显示区域间隔开的焊盘区域。焊盘电极可以设置在焊盘区域中。
在实施方式中，显示装置还可以包括：第一电极和第二电极，在显示区域中设置在衬底上并且彼此间隔开；发光元件，设置在第一电极和第二电极上；以及第一连接电极，电连接到发光元件的第一端部；以及第二连接电极，电连接到发光元件的第二端部，并且焊盘电极上层、第一电极和第二电极可以包括相同的材料。第一焊盘电极覆盖层和第一连接电极可以包括相同的材料。第二焊盘电极覆盖层和第二连接电极可以包括相同的材料。
在实施方式中，显示装置还可以包括：透明层，设置在第一连接电极和第二连接电极上，并且包括基础树脂和散射颗粒。覆盖层可以设置在透明层上。
在实施方式中，透明层的基础树脂和保护层的聚合物树脂可以包括相同的材料。透明层的散射颗粒和保护层的散射颗粒可以包括相同的材料，并且覆盖层可以从显示区域延伸到焊盘区域。
在实施方式中，显示装置还可以包括：第一绝缘层，设置在焊盘电极上层和第一焊盘电极覆盖层之间。第一绝缘层可以包括暴露焊盘电极上层的第一焊盘接触部分。第一焊盘电极覆盖层可以经由第一焊盘接触部分与焊盘电极上层接触。
在实施方式中，显示装置还可以包括：第二绝缘层，设置在第一焊盘电极覆盖层和第二焊盘电极覆盖层之间。第二绝缘层可以包括第二焊盘接触部分，第二焊盘接触部分暴露第一焊盘电极覆盖层并且与第一焊盘接触部分重叠。第二焊盘电极覆盖层可以经由第二焊盘接触部分与第一焊盘电极覆盖层接触。
在实施方式中，第一绝缘层可以设置在第一电极和第二电极与发光元件之间。第二绝缘层可以设置在第一连接电极和第二连接电极之间。第一绝缘层和第二绝缘层可以从显示区域延伸到焊盘区域。
在实施方式中，覆盖层可以包括设置在保护层上的第一覆盖层和设置在第一覆盖层上的第二覆盖层。第一覆盖层可以包括暴露第二焊盘电极覆盖层的第二焊盘开口。第二覆盖层可以包括暴露第二焊盘电极覆盖层的第三焊盘开口。
在实施方式中，第二焊盘开口和第三焊盘开口可以与第一焊盘开口重叠，以及保护层的侧表面、第一覆盖层的侧表面和第二覆盖层的侧表面可以彼此对准。
根据本公开的实施方式，通过在焊盘区域中形成保护层、第一覆盖层和第二覆盖层，可以是能够防止在工艺期间因显影剂而在设置于焊盘区域PDA中的电极中出现诸如电化学腐蚀的问题。
根据本公开的实施方式，通过在焊盘区域中形成包括第一焊盘开口的保护层，可以具有的优点是，导电球可以容易地设置在第一焊盘开口中。
应当注意，本公开的效果不限于以上描述的那些效果，并且根据以下描述，本公开的其它效果将对本领域技术人员显而易见。
附图说明
通过参考附图详细描述本公开的实施方式，本公开的以上及其它方面和特征将变得更加清楚。
图1是根据本公开的实施方式的显示装置的示意性平面图。
图2是示意性地示出根据本公开的实施方式的显示装置中的线的布置的视图。
图3是示出根据本公开的实施方式的显示装置的像素的示意性平面图。
图4是沿着图3的线E1-E1'截取的示意性剖视图。
图5是沿着图3的线E2-E2'截取的示意性剖视图。
图6是示出根据本公开的实施方式的发光元件的示意图。
图7是根据本公开的实施方式的显示装置的示意性剖视图。
图8是示出根据实施方式的显示装置的子像素和焊盘区域的部分的示意性剖视图。
图9至图16是示出根据本公开的实施方式的制造显示装置的处理步骤的示意性剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，在附图中示出本公开的实施方式。然而，本公开可以以不同的形式来体现，并且不应被解释为限于本文中阐述的实施方式。更确切地，提供这些实施方式使得本公开将是全面和完整的，并且将向本领域技术人员充分地传达本公开的范围。
除非上下文另有明确说明，否则如本文中所使用的，单数形式“一(a)”、“一(an)”和“该(the)”旨在也包括复数形式。
在说明书和权利要求书中，术语“和/或”出于其含义和解释的目的，旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指包括A、B、或者A和B的任何组合。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
在说明书和权利要求书中，短语“至少一个”出于其含义和解释的目的旨在包括“选自……的集合中的至少一个”的含义。例如，“A和B中的至少一个”可以理解为意指包括A、B、或者A和B的任何组合。
术语“重叠”或“重叠的”意指第一对象可以在第二对象的上方或下方，或到第二对象的一侧，反之亦然。另外，术语“重叠”可以包括分层放置、堆叠、面向(face)或面向(facing)、在……之上延伸、覆盖或部分地覆盖或本领域普通技术人员将明白和理解的任何其它合适的术语。
当元件被描述为“不与”另一元件“重叠的”或“不与”另一元件“重叠”时，这可以包括这些元件彼此间隔开、彼此偏置、或在彼此旁边、或如本领域普通技术人员将明白和理解的任何其它合适的术语。
还将理解，当层被称为在另一层或衬底“上”时，它可以直接在该另一层或衬底上，或也可以存在介于中间的层。在整个说明书中，相同的附图标记表示相同的组件。
将理解，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
本公开的各种实施方式的特征中的每个可以部分地或整体地组合或彼此组合，并且技术上各种互锁和驱动是可能的。各个实施方式可以彼此独立地实现，或可以以关联的方式一起实现。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语，诸如在常用词典中定义的那些术语，应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不以理想化或过于形式化的含义进行解释。
图1是根据本公开的实施方式的显示装置的示意性平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示画面的任何电子装置。例如，显示装置10可以包括电视机、膝上型计算机、监视器、电子广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示装置、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏控制台、数字相机、便携式摄像机等。
显示装置10包括用于提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下面的描述中，无机发光二极管显示面板被用作显示装置10的示例，但是本公开不限于此。可以采用任何其它显示面板，只要可以应用本公开即可。
显示装置10的形状可以以多种方式修改。例如，显示装置10可以具有诸如具有较长侧的矩形、具有较长竖直侧的矩形、正方形、具有圆形的拐角(顶点)的四边形、其它多边形、圆形等的形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中所示的示例中，显示装置10具有在第二方向DR2上具有较长的侧的矩形形状。
显示装置10可以包括显示区域DPA和非显示区域NDA。在显示区域DPA中，可以显示图像。在非显示区域NDA中，可不显示图像。显示区域DPA可以被称为有效区域，而非显示区域NDA可以被称为非有效区域。显示区域DPA通常可以占据显示装置10的中央的大部分。
显示区域DPA可以包括像素PX。像素PX可以布置成矩阵。每个像素PX的形状在平面图中可以是但不限于矩形或正方形。每个像素PX可以具有菱形形状，该菱形形状具有相对于一方向倾斜的侧。像素PX可以布置成条或岛的图案。像素PX中的每个可以包括至少一个发光元件，该至少一个发光元件发射特定波段的光以表示颜色。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个侧相邻。非显示区域NDA可以形成显示装置10的边框。在非显示区域NDA中的每个中，可以设置包括在显示装置10中的线或电路驱动器，或可以安装外部装置。
图2是示意性地示出根据本公开的实施方式的显示装置中的线的布置的视图。
参照图2，显示装置10可以包括线。线可以包括扫描线SL：SL1和SL2、数据线DTL、初始化电压线VIL以及电压线VL：VL1和VL2。尽管在附图中未示出，但是在显示装置10中还可以设置其它线。扫描线SL可以在第一方向DR1上延伸。扫描线SL可以连接到扫描线焊盘WPD_SC，该扫描线焊盘WPD_SC连接到扫描驱动器(未示出)。扫描线SL可以从位于非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
将理解，当元件(或区、层、部分等)在说明书中被称为在另一个元件“上”、“连接到”或“联接到”另一个元件时，它可以直接设置在上述的另一个元件上、直接连接到或直接联接到上述的另一个元件，或介于中间的元件可以设置在该元件和该另一个元件之间。将理解，术语“连接到”或“联接到”可以包括物理连接或联接、或者电连接或联接。
数据线DTL可以在第一方向DR1上延伸。数据线DTL可以包括彼此相邻的三条数据线DTL的单元。数据线DTL可以从位于非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
初始化电压线VIL也可以在第一方向DR1上延伸。初始化电压线VIL可以设置在数据线DTL和扫描线SL之间。初始化电压线VIL可以从位于非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第一电压线VL1和第二电压线VL2可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分。第一电压线VL1和第二电压线VL2在第一方向DR1上延伸的部分可以穿过显示区域DPA。第一电压线VL1和第二电压线VL2在第二方向DR2上延伸的部分可以设置在显示区域DPA中，并且可以部分地设置在位于显示区域DPA的在第一方向DR1上的侧上的非显示区域NDA中。第一电压线VL1和第二电压线VL2可以在整个显示区域DPA中具有网状结构。
扫描线SL、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2可以电连接到至少一个布线焊盘WPD。布线焊盘WPD可以设置在非显示区域NDA中。布线焊盘WPD可以设置在位于显示区域DPA的下侧上的焊盘区域PDA中，显示区域DPA的该下侧可以是在第一方向DR1上的相反侧，但是本公开不限于此。焊盘区域PDA的位置可以根据显示装置10的尺寸和规格而变化。扫描线SL可以连接到设置在焊盘区域PDA中的扫描布线焊盘WPD_SC，并且数据线DTL可以分别连接到不同的数据布线焊盘WPD_DT。初始化电压线VIL可以连接到初始化布线焊盘WPD_Vint，第一电压线VL1可以连接到第一电压布线焊盘WPD_VL1，并且第二电压线VL2可以连接到第二电压布线焊盘WPD_VL2。外部装置可以安装在布线焊盘WPD上。外部装置可以通过各向异性导电膜、超声接合等安装在布线焊盘WPD上。尽管布线焊盘WPD在附图中设置在位于显示区域DPA的下侧上的焊盘区域PDA中，但是本公开不限于此。一些布线焊盘WPD可以设置在显示区域DPA的上侧上或设置在显示区域DPA的左侧和/或右侧上。
显示装置10的像素PX中的每个或子像素SPXn可以包括像素驱动电路，其中，n可以是1到3的整数。以上描述的线可以穿过像素PX中的每个或其周边，以将驱动信号施加到像素驱动电路。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路的晶体管和电容器的数量可以以多种方式改变。根据本公开的实施方式，显示装置10的子像素SPXn中的每个可以具有3T1C结构，即，像素驱动电路包括三个晶体管和一个电容器。在以下描述中，将描述具有3T1C结构的像素驱动电路作为示例。然而，将理解，本公开不限于此。可以采用各种修改的像素结构，诸如2T1C结构、7T1C结构和6T1C结构。
图3是示出根据本公开的实施方式的显示装置的像素的示意性平面图。图3以平面图示出电极RME：RME1和RME2、堤图案BP1和BP2、堤层BNL、发光元件ED和连接电极CNE：CNE1和CNE2的布局。
参照图3，显示装置10的像素PX中的每个可以包括子像素SPXn。例如，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。然而，将理解，本公开不限于此。所有子像素SPXn可以发射相同的颜色的光。根据本公开的实施方式，子像素SPXn可以发射蓝光。尽管在附图中所示的示例中，单个像素PX包括三个子像素SPXn，但是本公开不限于此。例如，像素PX可以包括多于三个子像素SPXn。
显示装置10的子像素SPXn中的每个可以包括发射区域EMA和非发射区域。在发射区域EMA中，可以设置发光元件(例如，发光二极管)ED以发射特定波段的光。在非发射区域中，可以不设置发光元件ED，并且从发光元件ED发射的光可不到达非发射区域中，并且因此没有光从非发射区域出射。
发射区域EMA可以包括其中设置有发光元件ED的区域，并且可以包括与发光元件ED相邻的从发光元件ED发射的光出射的区域。例如，发射区域EMA还可以包括从发光元件ED发射的光可以被其它元件反射或折射以出射的区域。发光元件ED可以设置在子像素SPXn中的每个中，并且发射区域EMA可以包括可以设置发光元件ED的区域和相邻的区域。
尽管在附图中所示的示例中，子像素SPXn的发射区域EMA具有一致的面积，但是本公开不限于此。在一些实施方式中，子像素SPXn的发射区域EMA可以根据从设置在各个子像素SPXn中的发光元件ED发射的光的颜色或波段具有不同的面积。
子像素SPXn中的每个还可以包括设置在非发射区域中的辅助区域SA。每个子像素SPXn的辅助区域SA可以设置在发射区域EMA的下侧上，发射区域EMA的该下侧可以是在第一方向DR1上的相反侧。发射区域EMA和辅助区域SA可以在第一方向DR1上交替布置，并且每个辅助区域SA可以设置于在第一方向DR1上彼此间隔开的不同子像素SPXn的发射区域EMA之间。例如，发射区域EMA和辅助区域SA可以在第一方向DR1上交替布置，并且发射区域EMA和辅助区域SA可以在第二方向DR2上重复布置。然而，将理解，本公开不限于此。像素PX的发射区域EMA和辅助区域SA可以具有与图3的布局不同的布局。
在辅助区域SA中可以不设置发光元件ED，并且因此没有光从辅助区域SA中出射。设置在子像素SPXn中的电极RME可以部分地设置在辅助区域SA中。设置在不同子像素SPXn中的电极RME可以在辅助区域SA的分离区ROP处彼此分开设置。
显示装置10可以包括电极RME：RME1和RME2、堤图案BP1和BP2、堤层BNL、发光元件ED和连接电极CNE：CNE1和CNE2。
堤图案BP1和BP2可以设置在每个子像素SPXn的发射区域EMA中。堤图案BP1和BP2中的每个可以具有在第二方向DR2上具有恒定宽度并且可以在第一方向DR1上延伸的形状。
例如，堤图案BP1和BP2可以包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此间隔开的第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以设置在发射区域EMA的中央的左侧上，发射区域EMA的中央的左侧可以是在第二方向DR2上的相反侧，并且第二堤图案BP2可以与第一堤图案BP1间隔开，并且可以设置在发射区域EMA的中央的右侧上，发射区域EMA的中央的右侧可以是在第二方向DR2上的一侧。第一堤图案BP1和第二堤图案BP2可以沿着第二方向DR2交替布置，并且可以在显示区域DPA中设置为岛状图案。发光元件ED可以设置在第一堤图案BP1和第二堤图案BP2之间。
第一堤图案BP1在第一方向DR1上的长度可以等于第二堤图案BP2在第一方向DR1上的长度。第一堤图案BP1和第二堤图案BP2在第一方向DR1上的长度可以小于由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度。第一堤图案BP1和第二堤图案BP2可以与堤层BNL的可以在第二方向DR2上延伸的部分间隔开。然而，应当理解，本公开不限于此。堤图案BP1和BP2可以与堤层BNL成一体，或可以部分地与堤层BNL的可以在第二方向DR2上延伸的部分重叠。堤图案BP1和BP2在第一方向DR1上的长度可以等于或大于由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度。
第一堤图案BP1和第二堤图案BP2可以在第二方向DR2上具有相同的宽度。然而，应当理解，本公开不限于此。第一堤图案BP1和第二堤图案BP2可以具有不同的宽度。例如，堤图案中的一个可以具有比另一个更大的宽度，并且该宽度更大的堤图案可以跨在第二方向DR2上彼此相邻的不同子像素SPXn的发射区域EMA设置。在跨发射区域EMA设置堤图案的情况下，堤层BNL的在第一方向DR1上延伸的部分可以在厚度方向上与该具有更大宽度的堤图案重叠。尽管在附图中所示的示例中，两个堤图案BP1和BP2设置在每个子像素SPXn中并且具有相同的宽度，但是本公开不限于此。堤图案BP1和BP2的数量和形状可以根据电极RME的数量或布置结构而变化。
电极RME：RME1和RME2具有在一方向上延伸的形状，并且设置在子像素SPXn的每个中。电极RME1和RME2可以在第一方向DR1上延伸，以设置在子像素SPXn的发射区域EMA和辅助区域SA中，并且电极RME1和RME2可以在第二方向DR2上彼此间隔开。电极RME可以电连接到发光元件ED，这将在后面描述。然而，应当理解，本公开不限于此。电极RME可以不电连接到发光元件ED。
显示装置10可以包括设置在子像素SPXn中的每个中的第一电极RME1和第二电极RME2。第一电极RME1可以设置在发射区域EMA的中央的左侧上，并且第二电极RME2可以与第一电极RME1在第二方向DR2上间隔开，并且可以设置在发射区域EMA的中央的右侧上。第一电极RME1可以设置在第一堤图案BP1上，并且第二电极RME2可以设置在第二堤图案BP2上。第一电极RME1和第二电极RME2可以延伸越过堤层BNL，并且可以部分地设置在子像素SPXn的辅助区域SA中。子像素SPXn的第一电极RME1和第二电极RME2可以在位于子像素SPXn中的一个子像素SPXn的辅助区域SA中的分离区ROP处与另一个子像素SPXn的第一电极RME1和第二电极RME2间隔开。
尽管两个电极RME设置在每个子像素SPXn中并且在附图中具有在第一方向DR1上延伸的形状，但是本公开不限于此。例如，可以在显示装置10的单个子像素SPXn中设置多于两个的电极RME，或电极RME可以部分地弯曲并且可以在一方向上具有变化的宽度。
堤层BNL可以设置成围绕子像素SPXn、发射区域EMA和辅助区域SA。堤层BNL可以设置于在第一方向DR1和第二方向DR2上彼此相邻的子像素SPXn之间的边界处，并且也可以设置在发射区域EMA和辅助区域SA之间的边界处。显示装置10的子像素SPXn、发射区域EMA和辅助区域SA可以通过堤层BNL彼此区分。子像素SPXn、发射区域EMA和辅助区域SA之间的距离可以根据堤层BNL的宽度而变化。
堤层BNL可以以网格图案设置在显示区域DPA的前表面上，显示区域DPA的前表面包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分。堤层BNL可以沿着子像素SPXn中的每个的边界设置，以区分相邻的子像素SPXn。堤层BNL可以设置成围绕设置在子像素SPXn中的每个中的发射区域EMA和辅助区域SA，以区分发射区域EMA和辅助区域SA。
发光元件ED可以设置在发射区域EMA中。发光元件ED可以设置在堤图案BP1和BP2之间，并且可以在第一方向DR1上彼此间隔开。根据本公开的实施方式，发光元件ED可以具有在一方向上延伸的形状，并且发光元件ED的端部可以分别设置在不同的电极RME上。发光元件ED的长度可以大于彼此间隔开的电极RME之间在第二方向DR2上的距离。发光元件ED大体的延伸的方向可以垂直于电极RME在其上延伸的第一方向DR1。然而，将理解，本公开不限于此。发光元件ED延伸的方向可以面向第二方向DR2或可以是相对于第二方向DR2倾斜的方向。
连接电极CNE：CNE1和CNE2可以设置在电极RME以及堤图案BP1和BP2上。连接电极CNE可以各自具有在一方向上延伸的形状，并且可以彼此间隔开。连接电极CNE中的每个可以与发光元件ED接触，并且可以电连接到连接电极CNE之下的导电层或电极RME。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1或第一堤图案BP1上。第一连接电极CNE1可以部分地与第一电极RME1重叠，并且可以设置为从发射区域EMA越过堤层BNL到辅助区域SA。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2或第二堤图案BP2上。第二连接电极CNE2可以部分地与第二电极RME2重叠，并且可以设置为从发射区域EMA越过堤层BNL到辅助区域SA。
图4是沿着图3的线E1-E1'截取的示意性剖视图。图5是沿着图3的线E2-E2'截取的示意性剖视图。
图4示出穿过设置在第一子像素SPX1中的发光元件ED的端部和电极接触孔CTD和CTS的截面；并且图5示出穿过设置在第一子像素SPX1中的发光元件ED的端部和接触部CT1和CT2的截面。
参照图3至图5，将描述显示装置10的截面结构。显示装置10可以包括衬底SUB以及设置在衬底SUB上的半导体层、导电层和绝缘层。显示装置10可以包括电极RME：RME1和RME2、发光元件ED和连接电极CNE：CNE1和CNE2。半导体层、导电层和绝缘层可以形成显示装置10的电路层CCL(参见图7)。
衬底SUB可以是绝缘衬底。衬底SUB可以由诸如玻璃、石英和/或聚合物树脂的绝缘材料制成。衬底SUB可以是刚性衬底或能够弯曲、折叠和/或卷曲的柔性衬底。衬底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA。显示区域DPA可以包括发射区域EMA和作为非发射区域的部分的辅助区域SA。
第一导电层可以设置在衬底SUB上。第一导电层可以包括底部金属层BML。底部金属层BML可以设置成与第一晶体管T1的第一活性层ACT1重叠。底部金属层BML可以防止光入射在第一晶体管T1的第一活性层ACT1上，或可以电连接到第一活性层ACT1以稳定第一晶体管T1的电特性。然而，应注意，可以去除底部金属层BML。
缓冲层BL可以设置在底部金属层BML和衬底SUB上。缓冲层BL可以形成在衬底SUB上，以保护像素PX的晶体管免受渗透通过可能易受湿气渗透的衬底SUB的湿气的影响，并且还可以提供平坦的表面。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一活性层ACT1和第二晶体管T2的第二活性层ACT2。第一活性层ACT1和第二活性层ACT2可以设置成分别部分地与第二导电层的第一栅电极G1和第二栅电极G2重叠，这将在后面描述。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等或其组合。在其它实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌氧化物(IGZO)和铟镓锌锡氧化物(IGZTO)中的至少一种。
尽管在附图中第一晶体管T1和第二晶体管T2设置在显示装置10的子像素SPXn中，但是本公开不限于此。在显示装置10中可以包括更多数量的晶体管。
第一栅极绝缘层GI可以在显示区域DPA中设置在半导体层上。第一栅极绝缘层GI可以作为晶体管T1和T2的栅极绝缘膜进行工作。在附图中所示的示例中，第一栅极绝缘层GI可以与后面将描述的第二导电层的栅电极G1和G2一起图案化，并且可以部分地设置在第二导电层和半导体层的活性层ACT1和ACT2之间。然而，应理解，本公开不限于此。在一些实施方式中，第一栅极绝缘层GI可以完全设置在缓冲层BL上。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以在作为厚度方向的第三方向DR3上与第一活性层ACT1的沟道区重叠。第二栅电极G2可以在作为厚度方向的第三方向DR3上与第二活性层ACT2的沟道区重叠。
第一层间介电层IL1可以设置在第二导电层上。第一层间介电层IL1可以作为第二导电层和设置在第二导电层上的其它层之间的绝缘膜工作，并且可以保护第二导电层。
第三导电层可以设置在第一层间介电层IL1上。第三导电层可以包括设置在显示区域DPA中的第一电压线VL1和第二电压线VL2、第一导电图案CDP1、以及晶体管T1和T2的源电极S1和S2以及漏电极D1和D2。
高电平电压(或第一供应电压)可以施加到第一电压线VL1以传输到第一电极RME1，并且低电平电压(或第二供应电压)可以施加到第二电压线VL2以传输到第二电极RME2。第一电压线VL1的部分可以通过穿透第一层间介电层IL1的接触孔与第一晶体管T1的第一活性层ACT1接触。第一电压线VL1可以作为第一晶体管T1的第一漏电极D1工作。第二电压线VL2可以直接连接到后面将要描述的第二电极RME2。
第一导电图案CDP1可以通过穿透第一层间介电层IL1的接触孔与第一晶体管T1的第一活性层ACT1接触。第一导电图案CDP1可以通过穿透第一层间介电层IL1和缓冲层BL的另一个接触孔与底部金属层BML接触。第一导电图案CDP1可以作为第一晶体管T1的第一源电极S1工作。第一导电图案CDP1可以连接到第一电极RME1或后面将描述的第一连接电极CNE1。第一晶体管T1可以将从第一电压线VL1施加的第一供应电压传送到第一电极RME1或第一连接电极CNE1。
第二源电极S2和第二漏电极D2中的每个可以通过穿透第一层间介电层IL1的接触孔与第二晶体管T2的第二活性层ACT2接触。
缓冲层BL、第一栅极绝缘层GI和第一层间介电层IL1可以由彼此交替堆叠的多个无机层组成。例如，缓冲层BL、第一栅极绝缘层GI和第一层间介电层IL1可以由包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)中的至少一个的无机层堆叠在彼此上的双层组成，或由包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)中的至少一个的无机层交替地堆叠在彼此上的多于两个层的多层组成。然而，应理解，本公开不限于此。缓冲层BL、第一栅极绝缘层GI和第一层间介电层IL1可以由包括以上描述的绝缘材料的单个无机层组成。在一些实施方式中，第一层间介电层IL1可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。
过孔层VIA可以在显示区域DPA中设置在第三导电层上。过孔层VIA可以包括有机绝缘材料，例如，诸如聚酰亚胺(PI)的有机绝缘材料，以在位于下方的具有不同高度的导电层之上提供平坦的表面。应当注意，在一些实施例中可以去除过孔层VIA。
显示装置10可以包括堤图案BP1和BP2、电极RME：RME1和RME2、堤层BNL、发光元件ED和连接电极CNE：CNE1和CNE2作为设置在过孔层VIA上的显示元件层。显示装置10可以包括设置在过孔层VIA上的绝缘层PAS1、PAS2、PAS3和PAS4(参见图7)。
堤图案BP1和BP2可以设置在过孔层VIA上。例如，堤图案BP1和BP2可以直接设置在过孔层VIA上，并且可以具有至少部分地从过孔层VIA的上表面突出的结构。堤图案BP1和BP2的突出部分可以具有倾斜侧表面或具备曲率的弯曲侧表面。从发光元件ED发射的光可以由设置在堤图案BP1和BP2上的电极RME反射，使得光可以朝向过孔层VIA的上侧出射。与附图中所示的不同，在剖视图中，堤图案BP1和BP2可以具有具备弯曲外表面(该弯曲外表面具有曲率)的形状，例如，半圆形形状或半椭圆形形状。堤图案BP1和BP2可以包括但不限于包括诸如聚酰亚胺(PI)的有机绝缘材料。
电极RME：RME1和RME2可以设置在堤图案BP1和BP2以及过孔层VIA上。例如，第一电极RME1和第二电极RME2可以分别设置在堤图案BP1和BP2的至少倾斜侧表面上。电极RME的在第二方向DR2上测量的宽度可以小于堤图案BP1和BP2的在第二方向DR2上测量的宽度。在第二方向DR2上彼此间隔开的第一电极RME1和第二电极RME2之间的距离可以小于堤图案BP1和BP2之间的距离。第一电极RME1和第二电极RME2的至少部分可以直接设置在过孔层VIA上，使得它们可以设置在相同的平面上。
设置在堤图案BP1和BP2之间的发光元件ED可以通过端部发射光。发射的光可以被引导到设置在堤图案BP1和BP2上的电极RME。电极RME中的每个的可以设置在堤图案BP1和BP2上的部分可以反射从发光元件ED发射的光。第一电极RME1和第二电极RME2可以设置成覆盖堤图案BP1和BP2的在至少一侧上的侧表面，以反射从发光元件ED发射的光。
电极RME中的每个可以在发射区域EMA和辅助区域SA之间通过电极RME在其中与堤层BNL重叠的电极接触孔CTD和CTS与第三导电层直接接触。第一电极接触孔CTD可以在堤层BNL和第一电极RME1彼此重叠的地方形成。第二电极接触孔CTS可以在堤层BNL和第二电极RME2彼此重叠的地方形成。第一电极RME1可以通过穿透通过过孔层VIA的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过穿透通过过孔层VIA的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1，以接收第一供应电压。第二电极RME2可以电连接到第二电压线VL2以接收第二供应电压。然而，应理解，本公开不限于此。根据另一个实施方式，电极RME1和RME2中的每个可以不电连接到第三导电层的电压线VL1和VL2，并且后面将描述的连接电极CNE可以直接连接到第三导电层。
电极RME中的每个可以包括具有高反射率的导电材料。例如，电极RME可以包括金属(诸如银(Ag)、铜(Cu)和铝(Al))，或可以包括包含铝(Al)、镍(Ni)或镧(La)等的合金，或可以包括金属层(诸如包括钛(Ti)、钼(Mo)、铌(Nb)和/或其合金的金属层)的叠层，或可以包括其组合。在一些实施方式中，电极RME可以由双层或多层组成，在双层或多层中，包含铝(Al)的合金和由钛(Ti)、钼(Mo)和/或铌(Nb)制成的至少一个金属层堆叠在彼此上。
然而，应理解，本公开不限于此。电极RME还可以包括透明导电材料。例如，电极RME中的每个可以包括诸如ITO、IZO和/或ITZO的材料。在一些实施方式中，电极RME1和RME2中的每个可以具有其中透明导电材料中的一个或多个层和一个或多个具有高反射率的金属层彼此堆叠的结构，或可以由包括它们的单个层组成。例如，电极RME中的每个可以具有叠层结构，诸如ITO/Ag/ITO/、ITO/Ag/IZO或者ITO/Ag/IZO/IZO。电极RME可以电连接到发光元件ED，并且可以将从发光元件ED发射的一些光朝向衬底SUB的上侧反射。
第一绝缘层PAS1可以设置在显示区域DPA的前表面上，并且可以设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以包括绝缘材料，并且可以保护电极RME并且可以使不同的电极RME彼此绝缘。由于第一绝缘层PAS1可以设置成在可以形成堤层BNL之前覆盖电极RME，因此可以是能够在形成堤层BNL的工艺期间防止电极RME被损坏的。第一绝缘层PAS1还可以防止设置在其上的发光元件ED与其它元件接触并且被损坏。
在实施方式中，第一绝缘层PAS1可以具有台阶，使得上表面的部分可以于在第二方向DR2上彼此间隔开的电极RME之间凹入。发光元件ED可以设置在第一绝缘层PAS1的上表面的台阶处，并且在发光元件ED和第一绝缘层PAS1之间可以形成空间。
第一绝缘层PAS1可以包括设置在辅助区域SA中的接触部CT1和CT2。接触部CT1和CT2可以分别设置成与不同的电极RME重叠。例如，接触部CT1和CT2可以包括设置成与第一电极RME1重叠的第一接触部CT1以及设置成与第二电极RME2重叠的第二接触部CT2。第一接触部CT1和第二接触部CT2可以穿透第一绝缘层PAS1以暴露设置在第一绝缘层PAS1之下的第一电极RME1或第二电极RME2的上表面的部分。第一接触部CT1和第二接触部CT2中的每个还可以穿透设置在第一绝缘层PAS1上的其它绝缘层中的一些。由接触部CT1和CT2暴露的电极RME可以与连接电极CNE接触。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn中的每个。堤层BNL可以围绕子像素SPXn中的每个的发射区域EMA和辅助区域SA，以区分发射区域EMA和辅助区域SA，并且可以围绕显示区域DPA的边界，以区分显示区域DPA和非显示区域NDA。
堤层BNL可以具有类似于堤图案BP1和BP2的高度。在一些实施方式中，堤层BNL的顶表面可以具有比堤图案BP1和BP2的高度高的高度，并且堤层BNL的厚度可以等于或大于堤图案BP1和BP2的厚度。在制造显示装置10的工艺的喷墨印刷工艺期间，堤层BNL可以防止墨水溢出到相邻的子像素SPXn中。与堤图案BP1和BP2类似，堤层BNL可以包括的有机绝缘材料，诸如聚酰亚胺。
发光元件ED可以设置在发射区域EMA中。发光元件ED可以在堤图案BP1和BP2之间设置在第一绝缘层PAS1上。发光元件ED延伸的方向可以平行于衬底SUB的上表面。如后面将描述的，发光元件ED可以包括在延伸方向上布置的半导体层。半导体层可以沿着平行于衬底SUB的上表面的方向顺序布置。然而，应当理解，本公开不限于此。在发光元件ED具有不同结构的情况下，半导体层可以设置在垂直于衬底SUB的方向上。
设置在子像素SPXn中的每个中的发光元件ED可以根据半导体层的材料发射不同波段的光。然而，应理解，本公开不限于此。设置在子像素SPXn中的每个中的发光元件ED可以包括由相同的材料制成的半导体层，并且可以发射相同的颜色的光。
发光元件ED可以电连接到电极RME和过孔层VIA之下的与连接电极CNE：CNE1和CNE2接触的导电层，并且电信号可以施加到发光元件ED，从而可以发射特定波长范围的光。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2可以在堤图案BP1和BP2之间在第一方向DR1上延伸，并且可以包括设置在发光元件ED上的图案部分。该图案部分可以设置成部分地围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两个端部。图案部分可以在平面图中在每个子像素SPXn中形成线型图案或岛状图案。第二绝缘层PAS2的图案部分可以保护发光元件ED，并且可以在制造显示装置10的工艺期间固定发光元件ED。第二绝缘层PAS2可以设置成填充发光元件ED和发光元件ED之下的第一绝缘层PAS1之间的空间。第二绝缘层PAS2的部分可以设置在堤层BNL上和辅助区域SA中。
第二绝缘层PAS2可以包括设置在辅助区域SA中的接触部CT1和CT2。第二绝缘层PAS2可以包括与第一电极RME1重叠的第一接触部CT1和与第二电极RME2重叠的第二接触部CT2。除了穿透通过第一绝缘层PAS1之外，接触部CT1和CT2可以穿透通过第二绝缘层PAS2。第一接触部CT1和第二接触部CT2可以分别暴露第一接触部CT1之下的第一电极RME1和第二接触部CT2之下的第二电极RME2的上表面的部分。
连接电极CNE：CNE1和CNE2可以设置在电极RME以及堤图案BP1和BP2上。第一连接电极CNE1可以设置在第一电极RME1和第一堤图案BP1上。第一连接电极CNE1可以部分地与第一电极RME1重叠，并且可以设置为从发射区域EMA越过堤层BNL到辅助区域SA。第二连接电极CNE2可以设置在第二电极RME2和第二堤图案BP2上。第二连接电极CNE2可以部分地与第二电极RME2重叠，并且可以设置为从发射区域EMA越过堤层BNL到辅助区域SA。
第一连接电极CNE1和第二连接电极CNE2中的每个可以设置在第二绝缘层PAS2上并且可以与发光元件ED接触。第一连接电极CNE1可以部分地与第一电极RME1重叠并且可以与发光元件ED的第一端部接触。第二连接电极CNE2可以部分地与第二电极RME2重叠并且可以与发光元件ED的第二端部接触。连接电极CNE可以设置成跨发射区域EMA和辅助区域SA。连接电极CNE中的每个的可以设置在发射区域EMA中的部分可以与发光元件ED接触，并且连接电极CNE中的每个的可以设置在辅助区域SA中的部分可以电连接到第三导电层。第一连接电极CNE1可以与发光元件ED的第一端部接触，并且第二连接电极CNE2可以与发光元件ED的第二端部接触。
在根据实施方式的显示装置10中，连接电极CNE中的每个可以通过位于辅助区域SA中的接触部CT1和CT2与电极RME接触。第一连接电极CNE1可以通过在辅助区域SA中穿透第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部CT1与第一电极RME1接触。第二连接电极CNE2可以通过在辅助区域SA中穿透第一绝缘层PAS1和第二绝缘层PAS2的第二接触部CT2与第二电极RME2接触。连接电极CNE可以通过相应的电极RME电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1以被施加第一供应电压，并且第二连接电极CNE2可以电连接到第二电压线VL2以被施加第二供应电压。连接电极CNE中的每个可以在发射区域EMA中与发光元件ED接触，以将供应电压传输到发光元件ED。
然而，应理解，本公开不限于此。在一些实施方式中，连接电极CNE可以与第三导电层直接接触，或可以通过除电极RME之外的其它图案电连接到第三导电层。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO、铝(Al)等。例如，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以透过连接电极CNE以出射。
第三绝缘层PAS3可以设置在第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以完全设置在第二绝缘层PAS2上以覆盖第二连接电极CNE2，并且第一连接电极CNE1可以设置在第三绝缘层PAS3上。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2彼此绝缘，使得它们彼此不直接接触。
第三绝缘层PAS3可以包括设置在辅助区域SA中的第一接触部CT1。第一接触部CT1除了可以穿透通过第一绝缘层PAS1和第二绝缘层PAS2之外，还可以穿透通过第三绝缘层PAS3。第一接触部CT1可以暴露在第一接触部CT1之下的第一电极RME1的上表面的部分。
尽管在附图中未示出，但是另一个第四绝缘层PAS4(参见图7)还可以设置在第三绝缘层PAS3和第一连接电极CNE1上。第四绝缘层PAS4可以保护设置在衬底SUB上的元件免受外部环境的影响。
以上描述的第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料，或第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料，而第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或其中的至少一个可以形成为绝缘层交替地或重复地堆叠在彼此上的结构。根据本公开的实施方式，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以由氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种制成。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同的材料制成。在其它实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的一些绝缘层可以由相同的材料制成，而其它绝缘层可以由不同的材料制成，或第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由彼此不同的材料制成。
图6是示出根据本公开的实施方式的发光元件的示意图。
参照图6，发光元件ED可以是发光二极管。具体地，发光元件ED可以具有从纳米到微米的尺寸，并且可以是由无机材料制成的无机发光二极管。由于可以通过在两个电极之间在特定方向上形成电场来产生极性，所述发光元件ED可以在面向彼此的两个电极之间对准。
根据实施方式的发光元件ED可以具有在一方向上延伸的形状。发光元件ED可以具有圆柱体、棒、线、管等的形状。应理解，发光元件ED的形状不限于此。发光元件ED可以具有各种形状，包括多边形柱形状(诸如立方体、长方体和六边形柱)，或具有部分地倾斜的外表面的可以在一方向上延伸的形状。
发光元件ED可以包括掺杂有导电类型(例如，p型或n型)的掺杂剂的半导体层。半导体层可以通过传输从外部电源施加的电信号来发射某波段的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发射层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn等。
第二半导体层32可以设置在第一半导体层31上方，且发射层36在第二半导体层32和第一半导体层31之间。第二半导体层32可以是p型半导体，并且可以包括具有以下化学式的半导体材料：AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管在附图中第一半导体层31和第二半导体层32中的每个被实现为单层，但是本公开不限于此。根据发射层36的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如覆层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可以包括设置在第一半导体层31和发射层36之间或设置在第二半导体层32和发射层36之间的另一个半导体层。设置在第一半导体层31和发射层36之间的半导体层可以是用n型掺杂剂掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和超晶格(Superlattice)中的至少一种。设置在第二半导体层32和发射层36之间的半导体层可以用p型掺杂剂掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。
发射层36可以设置在第一半导体层31和第二半导体层32之间。发射层36可以包括具有单量子阱结构或多量子阱结构的材料。在发射层36包括具有多量子阱结构的材料的情况下，该结构可以包括交替地堆叠在彼此上的量子层和阱层。当电子-空穴对响应于通过第一半导体层31和第二半导体层32施加的电信号在发射层36中复合时，发射层36可以发射光。发射层36可以包括诸如AlGaN、AlGaInN和/或InGaN的材料。特别地，在发射层36具有其中量子层和阱层交替地堆叠在彼此上的多量子阱结构的情况下，量子层可以包括AlGaN或AlGaInN，并且阱层可以包括诸如GaN和AlGaN的材料。
发射层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料可以交替地堆叠在彼此上的结构，并且可以根据发射光的波长范围包括其它的III族到V族半导体材料。因此，从发射层36发射的光可以不限于蓝色波段的光。在一些实施例中，发射层36可以发射红色波段或绿色波段的光。
电极层37可以是欧姆连接电极。然而，应理解，本公开不限于此。电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。然而，应理解，本公开不限于此。可以去除电极层37。
在发光元件ED电连接到显示装置10中的电极或连接电极的情况下，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘膜38可以设置成围绕以上描述的半导体层和电极层37的外表面。例如，绝缘膜38可以设置成围绕至少发射层36的外表面，其中发光元件ED的两个端部在纵向方向上暴露。绝缘膜38的上表面的可以与发光元件ED的端部中的至少一个相邻的部分在截面中可以是圆化的。
绝缘膜38可以包括具有绝缘性质的材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。尽管在附图中绝缘膜38形成为单层，但是本公开不限于此。在一些实施方式中，绝缘膜38可以由其中多个层堆叠在彼此上的多层结构组成。
绝缘膜38可以保护发光元件ED的半导体层和电极层37。绝缘膜38可以防止在发射层36与电信号可以通过其传输到发光元件ED的电极直接接触时在发射层36中可能发生的电短路。绝缘膜38可以防止发光效率的降低。
绝缘膜38的外表面可以经受表面处理。发光元件ED可以分散在墨水中，并且墨水可以喷射到电极上。在这种情况下，可以对绝缘膜38施加表面处理，使得其变成疏水的或亲水的，从而保持分散在墨水中的发光元件ED不彼此聚集。
根据本公开的实施方式，显示装置10还可以包括设置在发光元件ED上方的颜色控制层CCR(参见图7)和滤色器层CFL(参见图7)。从发光元件ED发射的光可以通过颜色控制层CCR和滤色器层CFL出射。即使相同的类型的发光元件ED可以设置在不同的子像素SPXn中，不同的子像素SPXn也可以输出不同颜色的光。
图7是根据本公开的实施方式的显示装置的示意性剖视图。
参照图7，显示装置10可以包括设置在衬底SUB上的发光元件ED以及设置在发光元件ED上方的颜色控制层CCR和滤色器层CFL。显示装置10还可以包括设置在颜色控制层CCR和滤色器层CFL之间的层。在下文中，将描述设置在显示装置10的发光元件ED之上的层。
第四绝缘层PAS4可以设置在第三绝缘层PAS3、连接电极CNE1和CNE2以及堤层BNL上。第四绝缘层PAS4可以保护设置在衬底SUB上的层。应注意，可以去除第四绝缘层PAS4。
可以在第四绝缘层PAS4上设置上堤层UBN、颜色控制层CCR、颜色图案CP1、CP2和CP3以及滤色器层CFL。多个覆盖层CPL1和CPL2、低折射率层LRL和平坦化层PNL可以设置在颜色控制层CCR和滤色器层CFL之间。外涂层OC可以设置在滤色器层CFL上。
显示装置10可以包括其处可以设置滤色器层CFL以允许光出射的透光区域TA1、TA2和TA3以及在透光区域TA1、TA2和TA3之间的没有光可以出射的挡光区域BA。透光区域TA1、TA2和TA3可以位于与子像素SPXn中的每个的发射区域EMA的特定部分一致的位置，并且挡光区域BA可以是除了透光区域TA1、TA2和TA3之外的其它区域(或多个区域)。
上堤层UBN可以设置在第四绝缘层PAS4上，以与堤层BNL重叠。在平面图中，上堤层UBN可以以网格图案设置，包括在第一方向DR1和第二方向DR2上延伸的部分。上堤层UBN可以围绕发射区域EMA或其处可以设置发光元件ED的部分。上堤层UBN可以限定其中可以设置颜色控制层CCR的空间。
颜色控制层CCR可以在由上堤层UBN围绕的空间中设在第四绝缘层PAS4上。颜色控制层CCR可以设置在由上堤层UBN围绕的透光区域TA1、TA2和TA3中，以在显示区域DPA中形成岛状图案。然而，应当理解，本公开不限于此。颜色控制层CCR可以在一方向上延伸，并且跨子像素SPXn设置，以形成线型图案。
在子像素SPXn中的每个的发光元件ED发射第三颜色的蓝光B的实施方式中，颜色控制层CCR可以包括：第一波长转换层WCL1，设置在与第一透光区域TA1一致的第一子像素SPX1中；第二波长转换层WCL2，设置在与第二透光区域TA2一致的第二子像素SPX2中；以及透明层TPL，设置在与第三透光区域TA3一致的第三子像素SPX3中。
第一波长转换层WCL1可以包括第一基础树脂BRS1和分散在第一基础树脂BRS1中的第一波长转换颗粒WCP1。第二波长转换层WCL2可以包括第二基础树脂BRS2和分散在第二基础树脂BRS2中的第二波长转换颗粒WCP2。第一波长转换层WCL1和第二波长转换层WCL2转换从发光元件ED入射的第三颜色的蓝光B的波长并且透射波长转换后的光。第一波长转换层WCL1和第二波长转换层WCL2还可以包括包含在每个基础树脂中的散射颗粒SCP，并且散射颗粒SCP可以提高波长转换效率。
透明层TPL可以包括第三基础树脂BRS3和分散在第三基础树脂BRS3中的散射颗粒SCP。透明层TPL透射从发光元件ED入射的第三颜色的蓝光B的波长作为可能的波长。透明层TPL的散射颗粒SCP可以调整通过透明层TPL出射的光的发射路径。透明层TPL可以不包括波长转换材料。
散射颗粒SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等或其组合。有机颗粒的材料的示例可以包括丙烯酸树脂、氨基甲酸酯树脂等或其组合。
第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括透明有机材料。例如，第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括环氧树脂、丙烯酸树脂、Cardo树脂、酰亚胺树脂等或其组合。第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以由相同的材料制成，但不限于由相同的材料制成。
第一波长转换颗粒WCP1可以将第三颜色的蓝光B转换为第一颜色的红光R，并且第二波长转换颗粒WCP2可以将第三颜色的蓝光B转换为第二颜色的绿光G。第一波长转换颗粒WCP1和第二波长转换颗粒WCP2可以是量子点、量子棒、磷光体等。量子点可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族纳米晶体或其组合。
在一些实施方式中，颜色控制层CCR可以经由喷墨印刷工艺或光刻胶工艺形成。在形成颜色控制层CCR的材料可以喷射或施加到由上堤层UBN围绕的空间中之后，可以经由干燥或曝光和显影工艺形成颜色控制层CCR。例如，在其中可以经由喷墨印刷工艺形成颜色控制层CCR的实施方式中，在附图中，颜色控制层CCR中的每层的上表面可以形成为弯曲的，使得颜色控制层CCR的可以与上堤层UBN相邻的边缘可以高于颜色控制层CCR的中央。然而，将理解，本公开不限于此。在其中可以经由光刻胶工艺形成颜色控制层CCR的实施方式中，与附图中所示的示例不同，颜色控制层CCR中的每层的上表面可以形成为平坦的，使得颜色控制层CCR的可以与上堤层UBN相邻的边缘可以平行于上堤层UBN的上表面，或颜色控制层CCR的中央可以低于上堤层UBN的上表面。
虽然不同子像素SPXn的发光元件ED可以发射相同的颜色的光，例如第三颜色的蓝光B，但是不同颜色的光可以从不同的子像素SPXn出射。例如，从设置在第一子像素SPX1中的发光元件ED发射的光可以入射在第一波长转换层WCL1上，从设置在第二子像素SPX2中的发光元件ED发射的光可以入射在第二波长转换层WCL2上，并且从设置在第三子像素SPX3中的发光元件ED发射的光可以入射在透明层TPL上。
入射在第一波长转换层WCL1上的光可以被转换成红光R，入射在第二波长转换层WCL2上的光可以被转换成绿光G，并且入射在透明层TPL上的光可以在不进行波长转换的情况下被透射作为相同的蓝光B。尽管子像素SPXn包括发射相同的颜色的光的发光元件ED，但是可以通过在子像素SPXn之上设置颜色控制层CCR来输出不同颜色的光。
第一覆盖层CPL1可以设置在颜色控制层CCR和上堤层UBN上。第一覆盖层CPL1可以防止诸如湿气和空气的杂质从外部渗透以损坏或污染颜色控制层CCR。第一覆盖层CPL1可以包括无机绝缘材料。
低折射率层LRL可以设置在第一覆盖层CPL1上。低折射率层LRL可以是光学层，该光学层回收已经穿过颜色控制层CCR的光，并且可以改善显示装置10的发射效率和色纯度。低折射率层LRL可以由具有低折射率的有机材料制成，并且可以在具有不同高度的颜色控制层CCR和上堤层UBN之上提供平坦的表面。
第二覆盖层CPL2可以设置在低折射率层LRL上，并且可以防止诸如湿气和空气的杂质从外部穿透以损坏或污染低折射率层LRL。第二覆盖层CPL2可以与第一覆盖层CPL1类似包括无机绝缘材料。
平坦化层PNL可以在第二覆盖层CPL2上跨整个显示区域DPA和整个非显示区域NDA设置。平坦化层PNL可以在显示区域DPA中与颜色控制层CCR重叠，并且可以在非显示区域NDA中与堤层BNL和上堤层UBN重叠。
除了保护覆盖层CPL1和CPL2以及低折射率层LRL之外，平坦化层PNL可以保护设置在衬底SUB上的元件，并且可以在具有不同高度的元件之上部分地提供平坦的表面。特别地，平坦化层PNL可以在显示区域DPA中在位于其下方的具有不同高度的颜色控制层CCR、上堤层UBN和堤层BNL之上提供平坦的表面，从而可以在平坦的表面上形成滤色器层CFL。
滤色器层CFL可以设置在平坦化层PNL上。滤色器层CFL可以设置在透光区域TA1、TA2和TA3中，并且可以部分地设置在挡光区域BA中。滤色器层CFL的部分可以与挡光区域BA中的另一个部件或颜色图案CP1、CP2和CP3重叠。光可以在滤色器层CFL不与另一滤色器层CFL重叠的透光区域TA1、TA2和TA3中出射。光可以在滤色器层CFL与另一滤色器层CFL重叠或设置有颜色图案CP1、CP2和CP3的挡光区域BA中被遮挡。
滤色器层CFL可以包括设置在第一子像素SPX1中的第一滤色器CFL1、设置在第二子像素SPX2中的第二滤色器CFL2以及设置在第三子像素SPX3中的第三滤色器CFL3。滤色器CFL中的每个可以形成为设置在透光区域TA1、TA2和TA3或发射区域EMA中的线型图案。然而，应理解，本公开不限于此。滤色器CFL可以设置成分别与透光区域TA1、TA2和TA3一致，以形成岛状图案。
滤色器层CFL可以包括着色剂(诸如染料和颜料)，该着色剂吸收除特定波长范围之外的其它波长范围内的光。滤色器CFL可以分别设置在子像素SPXn中，以仅透射入射在相应子像素SPXn中的滤色器CFL上的光中的一些。显示装置10的子像素SPXn可以仅选择性地显示通过滤色器CFL透射的光。根据本公开的实施方式，第一滤色器CFL1可以是红色滤色器层，第二滤色器CFL2可以是绿色滤色器层，并且第三滤色器CFL3可以是蓝色滤色器层。从发光元件ED发射的光可以通过颜色控制层CCR和滤色器层CFL出射。
颜色图案CP1、CP2和CP3可以设置在平坦化层PNL或滤色器层CFL上。颜色图案CP1、CP2和CP3可以包括与滤色器层CFL相同的材料，并且可以设置在挡光区域BA中。在挡光区域BA中，可以设置颜色图案CP1、CP2和CP3以及不同的滤色器CFL，使得它们堆叠在彼此上，并且可以在它们堆叠在彼此上的区中阻挡光的透射。
第一颜色图案CP1可以包括与第一滤色器CFL1的材料相同的材料，并且可以设置在挡光区域BA中。第一颜色图案CP1可以在挡光区域BA中直接设置在平坦化层PNL上，但是可以不设置在与第一子像素SPX1的第一透光区域TA1相邻的挡光区域BA中。第一颜色图案CP1可以设置在第二子像素SPX2和第三子像素SPX3之间的挡光区域BA中。第一滤色器CFL1可以设置于在第一子像素SPX1周围的挡光区域BA中。
第二颜色图案CP2可以包括与第二滤色器CFL2的材料相同的材料，并且可以设置在挡光区域BA中。第二颜色图案CP2可以在挡光区域BA中直接设置在平坦化层PNL上，但是可以不设置在与第二子像素SPX2的第二透光区域TA2相邻的挡光区域BA中。第二颜色图案CP2可以设置在第一子像素SPX1和第三子像素SPX3之间的挡光区域BA中，或设置在显示区域DPA的最外子像素SPXn和非显示区域NDA之间的边界处。第二滤色器CFL2可以设置于在第二子像素SPX2周围的挡光区域BA中。
类似地，第三颜色图案CP3可以包括与第三滤色器CFL3的材料相同的材料，并且可以设置在挡光区域BA中。第三颜色图案CP3可以在挡光区域BA中直接设置在平坦化层PNL上，但是可以不设置在与第三子像素SPX3的第三透光区域TA3相邻的挡光区域BA中。第三颜色图案CP3可以设置在第一子像素SPX1和第二子像素SPX2之间的挡光区域BA中。第三滤色器CFL3可以设置于在第三子像素SPX3周围的挡光区域BA中。
在显示装置10中，堤层BNL和上堤层UBN彼此重叠的区域可以是挡光区域BA。在挡光区域BA中，第一颜色图案CP1、第二颜色图案CP2和第三颜色图案CP3中的每个可以设置成与包括不同颜色材料的滤色器CFL中的至少一个重叠。例如，第一颜色图案CP1可以设置成与第二滤色器CFL2和第三滤色器CFL3重叠，第二颜色图案CP2可以设置成与第一滤色器CFL1和第三滤色器CFL3重叠，并且第三颜色图案CP3可以设置成与第一滤色器CFL1和第二滤色器CFL2重叠。在挡光区域BA中的每个中，具有不同着色剂的颜色图案CP1、CP2和CP3以及不同的滤色器CFL彼此重叠，从而可以阻挡光的透射。
颜色图案CP1、CP2和CP3可以堆叠在滤色器CFL上，并且通过包括不同着色剂的材料可以防止在相邻的区域之间的颜色混合。由于颜色图案CP1、CP2和CP3包括与滤色器CFL相同的材料，所以穿过挡光区域BA的外部光或反射光可以具有某颜色的波段。用户的眼睛感知的眼睛颜色敏感性根据光的颜色而变化。特别地，与绿色波段中的光和红色波段中的光相比，蓝色波段中的光可以对用户较不敏感地被感知。在显示装置10中，颜色图案CP1、CP2和CP3可以设置在挡光区域BA中，并且因此光的透射可以被阻挡，并且用户可以较不敏感地感知反射光，从而可以是能够通过吸收从显示装置10的外部引入的光的部分来减少因外部光引起的反射光的。
外涂层OC可以设置在滤色器层CFL以及颜色图案CP1、CP2和CP3上。外涂层OC可以遍及整个显示区域DPA设置，并且可以部分地设置在非显示区域NDA中。外涂层OC可以包括有机绝缘材料以保护设置在显示区域DPA中的元件不受外部影响。
根据本公开的实施方式的显示装置10可以包括设置在发光元件ED之上的颜色控制层CCR和滤色器层CFL，使得即使相同的类型的发光元件ED设置在不同的子像素SPXn中，也可以显示不同颜色的光。
例如，设置在第一子像素SPX1中的发光元件ED可以发射第三颜色的蓝光B，并且该光可以通过第四绝缘层PAS4入射在第一波长转换层WCL1上。第一波长转换层WCL1的第一基础树脂BRS1可以由透明材料制成，并且一些光可以穿过第一基础树脂BRS1并且可以入射在设置于第一基础树脂BRS1上的第一覆盖层CPL1上。至少一些光可以入射在分散在第一基础树脂BRS1中的散射颗粒SCP和第一波长转换颗粒WCP1上。光可以被散射并且波长可以被转换成红光R的波长，使得红光R可以入射在第一覆盖层CPL1上。入射在第一覆盖层CPL1上的光可以穿过低折射率层LRL、第二覆盖层CPL2和平坦化层PNL，并且可以入射在第一滤色器CFL1上。第一滤色器CFL1可以阻挡除了红光R之外的其它光的透射。因此，可以从第一子像素SPX1发射红光R。
类似地，从设置在第二子像素SPX2中的发光元件ED发射的光可以穿过第四绝缘层PAS4、第二波长转换层WCL2、第一覆盖层CPL1、低折射率层LRL、第二覆盖层CPL2、平坦化层PNL和第二滤色器CFL2，以作为绿光G出射。
设置在第三子像素SPX3中的发光元件ED可以发射第三颜色的蓝光B，并且该光可以通过第四绝缘层PAS4入射在透明层TPL上。透明层TPL的第三基础树脂BRS3可以由透明材料制成，并且一些光可以穿过第三基础树脂BRS3并且可以入射在设置在透明层TPL上的第一覆盖层CPL1上。入射在第一覆盖层CPL1上的光可以穿过低折射率层LRL、第二覆盖层CPL2和平坦化层PNL，并且可以入射在第三滤色器CFL3上。第三滤色器CFL3可以阻挡除了蓝光B之外的其它光的透射。因此，可以从第三子像素SPX3发射蓝光B。
图8是示出根据实施方式的显示装置的子像素和焊盘区域的部分的示意性剖视图。例如，为了示出焊盘区域的结构，图8一同示出了子像素的剖视结构，并且示出了焊盘区域包括例如单个焊盘电极。
参照图8，衬底SUB可以包括显示区域DPA和焊盘区域PDA。焊盘区域PDA可以设置在衬底SUB的显示区域DPA的外侧上的边缘处。焊盘电极PE可以设置在衬底SUB的焊盘区域PDA中。焊盘电极PE可以由以上描述的图4和图5的第三导电层形成。例如，焊盘电极PE可以设置在第一层间介电层IL1(参见图4)上，并且源电极S1和S2(参见图4)以及漏电极D1和D2(参见图4)可以设置在相同的层上。
焊盘电极PE可以设置在焊盘区域PDA中，并且可以连接到以上描述的布线焊盘WPD(参见图2)中的一个。焊盘电极PE可以电连接到设置在显示区域DPA中的线之一，并且从布线焊盘WPD施加的电信号可以经由焊盘电极PE被传输到显示区域DPA中的线。
显示区域DPA中的过孔层VIA可以不设置在焊盘区域PDA中，并且设置在第一层间介电层IL1(参见图4)上的焊盘电极PE可以不被过孔层VIA覆盖。
焊盘电极上层PEU可以设置在焊盘电极PE上。焊盘电极上层PEU可以设置成覆盖焊盘电极PE。例如，焊盘电极上层PEU可以形成为具有比焊盘电极PE的宽度大的宽度，并且因此可以设置为覆盖焊盘电极PE。焊盘电极上层PEU可以包括包含铝(Al)的材料、包含铝(Al)、镍(Ni)、镧(La)等的合金材料或它们的组合。例如，焊盘电极上层PEU可以由AlNiLa合金制成。焊盘电极上层PEU可以包括与显示区域DPA中的电极RME(参见图4)相同的材料。根据本公开的实施方式，焊盘电极PE可以包括与显示区域DPA的第三导电层相同的材料，并且焊盘电极上层PEU可以包括与显示区域DPA的电极RME相同的材料。
第一绝缘层PAS1可以设置在焊盘电极上层PEU上。第一绝缘层PAS1可以设置在显示区域DPA和焊盘区域PDA的整个表面上，并且可以从显示区域DPA延伸到焊盘区域PDA。第一绝缘层PAS1可以保护焊盘电极PE和焊盘电极上层PEU，并且可以使其它电极彼此绝缘。
第一绝缘层PAS1可以设置成覆盖焊盘电极上层PEU，并且可以包括暴露焊盘电极上层PEU的上表面的部分的开口。例如，第一绝缘层PAS1可以包括暴露焊盘电极上层PEU的上表面的部分的第一焊盘接触部分CTP1。第一焊盘接触部分CTP1可以在焊盘区域PDA中设置在焊盘电极上层PEU上，并且可以设置成与焊盘电极上层PEU重叠。多于一个的第一焊盘接触部分CTP1可以沿着焊盘电极上层PEU的纵向方向设置。在第一焊盘接触部分CTP1处，后面将描述的焊盘电极上层PEU和焊盘电极覆盖层可以彼此接触。
显示区域DPA的第二绝缘层PAS2可以不设置在焊盘区域PDA中。在焊盘区域PDA中，可以仅设置后面将描述的第一绝缘层PAS1和第三绝缘层PAS3，从而可以减小焊盘电极PE和焊盘电极覆盖层之间的高度差。
多个焊盘电极覆盖层CPE1和CPE2可以在焊盘区域PDA中设置在焊盘电极上层PEU上。根据实施方式，显示装置10可以包括设置在焊盘电极上层PEU上的第一焊盘电极覆盖层CPE1以及设置在第一焊盘电极覆盖层CPE1上的第二焊盘电极覆盖层CPE2。第三绝缘层PAS3可以部分地设置在第一焊盘电极覆盖层CPE1和第二焊盘电极覆盖层CPE2之间。
第一焊盘电极覆盖层CPE1可以设置于设置在焊盘区域PDA中的第一绝缘层PAS1上，并且可以与通过第一焊盘接触部分CTP1暴露的焊盘电极上层PEU直接接触。第一焊盘电极覆盖层CPE1可以与第二连接电极CNE2在相同的工艺中形成，并且可以包括与第二连接电极CNE2相同的材料。
第三绝缘层PAS3可以设置在第一焊盘电极覆盖层CPE1上。第三绝缘层PAS3可以完全设置在显示区域DPA和焊盘区域PDA中，并且可以从显示区域DPA延伸到焊盘区域PDA。第三绝缘层PAS3可以设置成覆盖第一焊盘电极覆盖层CPE1，并且可以包括暴露第一焊盘电极覆盖层CPE1的上表面的部分的开口。例如，第三绝缘层PAS3可以包括暴露第一焊盘电极覆盖层CPE1的上表面的部分的第二焊盘接触部分CTP2。第二焊盘接触部分CTP2可以在焊盘区域PDA中设置在第一焊盘电极覆盖层CPE1上，并且可以设置成与第一焊盘接触部分CTP1重叠。
第二焊盘电极覆盖层CPE2可以设置在第三绝缘层PAS3和第一焊盘电极覆盖层CPE1上。第二焊盘电极覆盖层CPE2可以通过第三绝缘层PAS3的第二焊盘接触部分CTP2与第一焊盘电极覆盖层CPE1的上表面接触。第二焊盘电极覆盖层CPE2可以与第一连接电极CNE1在相同的工艺中形成，并且可以包括与第一连接电极CNE1相同的材料。
与连接电极CNE类似，电极覆盖层CPE1和CPE2可以包括导电材料，使得电极覆盖层CPE1和CPE2可以电连接到焊盘电极PE。焊盘电极覆盖层CPE1和CPE2可以防止焊盘电极PE在随后的工艺期间被损坏。
保护层PRL可以设置在焊盘区域PDA中。保护层PRL可以设置在第二焊盘电极覆盖层CPE2和第三绝缘层PAS3上。保护层PRL可以防止焊盘区域PDA在工艺期间被蚀刻剂或显影剂暴露和损坏。具体地，在可以形成第二焊盘电极覆盖层CPE2之后，可以执行在显示区域DPA中形成透明层TPL、第一波长转换层WCL1和第二波长转换层WCL2的工艺。在以上描述的工艺期间，焊盘电极PE、焊盘电极上层PEU、第一焊盘电极覆盖层CPE1以及第二焊盘电极覆盖层CPE2可以由显影剂暴露。特别地，因诸如四甲基氢氧化铵(TMAH)的显影剂而可能在焊盘电极上层PEU和第一焊盘电极覆盖层CPE1中出现诸如电化学腐蚀的问题。根据该实施方式，保护层PRL可以形成在第二焊盘电极覆盖层CPE2上，以覆盖焊盘区域PDA，并且可以在后续工艺期间保护焊盘区域PDA。
保护层PRL可以包括聚合物树脂TRE。聚合物树脂TRE可以包括透光有机材料。例如，聚合物树脂TRE可以包括基于环氧的树脂、丙烯酸树脂、基于Cardo的树脂、基于酰亚胺的树脂或其组合。保护层PRL还可以包括分散在聚合物树脂TRE中的散射颗粒SCP。散射颗粒SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等或其组合。有机颗粒的材料的示例可以包括丙烯酸树脂、氨基甲酸酯树脂等或它们的组合。
根据本公开的实施方式，保护层PRL可以经由与显示区域DPA的透明层TPL相同的工艺形成，并且可以与显示区域DPA的透明层TPL包括相同的材料。例如，保护层PRL的聚合物树脂TRE可以与透明层TPL的第三基础树脂BRS3相同，并且保护层PRL的散射颗粒SCP可以与透明层TPL的散射颗粒SCP相同。根据该实施方式，通过与在显示区域DPA中形成透明层TPL的工艺同时地在焊盘区域PDA中形成保护层PRL，可以是能够在没有任何附加的工艺的情况下保护焊盘区域PDA的。
保护层PRL可以包括暴露第二焊盘电极覆盖层CPE2的上表面的部分的第一焊盘开口POP1。第一焊盘开口POP1可以与焊盘接触部分CTP1和CTP2重叠，并且可以暴露第二焊盘电极覆盖层CPE2的上表面的部分。
外部装置(例如印刷电路板)可以附接到焊盘区域PDA，从而外部信号可以施加到焊盘区域PDA。这种外部装置可以通过包括导电球的各向异性导电膜附接到焊盘区域PDA。导电球可能需要布置成与焊盘电极PE一致，使得导电球可以电连接到焊盘区域PDA中的焊盘电极PE。根据该实施方式，保护层PRL可以由诸如聚合物树脂的有机材料制成以具有大的厚度。由于在保护层PRL中形成的第一焊盘开口POP1具有大的高度差，因此可以具有的优点是，导电球可以容易地设置在第一焊盘开口POP1中。
覆盖层，例如第一覆盖层CPL1和设置在第一覆盖层CPL1上的第二覆盖层CPL2，可以设置在保护层PRL上。第一覆盖层CPL1和第二覆盖层CPL2可以设置在显示区域DPA和焊盘区域PDA的整个表面上，并且可以在后续工艺期间保护焊盘区域PDA。第一覆盖层CPL1可以包括暴露第二焊盘电极覆盖层CPE2的上表面的部分的第二焊盘开口POP2，并且第二覆盖层CPL2可以包括暴露第二焊盘电极覆盖层CPE2的上表面的部分的第三焊盘开口POP3。第二焊盘开口POP2可以与第一焊盘开口POP1重叠，并且第三焊盘开口POP3可以与第二焊盘开口POP2重叠。根据本公开的实施方式，在形成第一焊盘开口POP1、第二焊盘开口POP2和第三焊盘开口POP3的情况下，保护层PRL的侧表面、第一覆盖层CPL1的侧表面和第二覆盖层CPL2的侧表面可以彼此对准。
如以上描述的，通过在焊盘区域PDA形成保护层PRL以及覆盖层CPL1和CPL2，可以是能够防止焊盘区域PDA中的电极在后续工艺期间被损坏的。
在下文中，将参考其它附图描述制造显示装置10的处理步骤。
图9至图16是示出根据本公开的实施方式的制造显示装置的处理步骤的示意性剖视图。图9至图16示出根据子像素SPXn的层的形成顺序的子像素SPXn的层的结构以及焊盘区域PDA的结构的截面，该截面可以与图8的剖视图对应。形成所述层中的每个的工艺可以通过图案化工艺和喷墨印刷来执行。在下面的描述中，将在所述工艺中的每个中描述形成顺序，而不是形成方法。
首先，参照图9，可以准备衬底SUB，并且可以在衬底SUB上形成电路层CCL。电路层CCL形成第一导电层至第三导电层、缓冲层、第一栅极绝缘层和第一层间介电层。通过沉积形成第一导电层至第三导电层的材料(例如，金属材料)，并且使用掩模对它们进行图案化，可以形成设置在衬底SUB上的第一导电层至第三导电层。通过沉积形成缓冲层、第一栅极绝缘层和第一层间介电层的材料(例如，绝缘材料)，并且(如果需要)使用掩模对它们进行图案化，可以形成设置在衬底SUB上的缓冲层、第一栅极绝缘层和第一层间介电层。在形成第三导电层的工艺中，可以在焊盘区域PDA中形成焊盘电极PE。
随后，参照图10，可以在显示区域DPA中在电路层CCL上形成过孔层VIA。可以通过施加有机绝缘材料形成过孔层VIA。随后，可以在过孔层VIA上形成堤图案BP1和BP2。可以在显示区域DPA和焊盘区域PDA的整个表面上形成金属材料层并且进行图案化，从而可以形成电极RME1和RME2以及焊盘电极上层PEU。电极RME1和RME2可以在显示区域DPA中形成在堤图案BP1和BP2以及过孔层VIA上，并且可以形成焊盘电极上层PEU以覆盖焊盘区域PDA中的焊盘电极PE。
随后，可以形成部分地覆盖电极RME1和RME2以及焊盘电极上层PEU的第一绝缘层PAS1，并且可以在第一绝缘层PAS1上形成堤层BNL。发光元件ED可以对准并且形成在第一电极RME1和第二电极RME2上。
第一绝缘层PAS1可以覆盖电极RME1和RME2以及焊盘电极上层PEU，并且可以完全设置在显示区域DPA和焊盘区域PDA中。第一绝缘层PAS1可以包括暴露焊盘电极上层PEU的上表面的部分的第一焊盘接触部分CTP1。尽管在附图中未示出，但是第一绝缘层PAS1可以包括暴露电极RME1和RME2的接触部分。
在实施方式中，可以经由喷墨印刷工艺将发光元件ED设置在电极RME1和RME2上。在可以将其中分散有发光元件ED的墨水喷射到由堤层BNL围绕的区域中之后，可以将电信号施加到电极RME1和RME2。墨水中的发光元件ED可以安置在电极RME1和RME2上，同时发光元件ED的位置和定向可以改变。
随后，可以在显示区域DPA中在发光元件ED和第一绝缘层PAS1上形成第二绝缘层PAS2。第二绝缘层PAS2可以不设置在焊盘区域PDA中。第二绝缘层PAS2可以覆盖并且固定发光元件ED。通过将第二绝缘层PAS2完全施加在显示区域DPA中的第一绝缘层PAS1上，并且图案化第二绝缘层PAS2以使发光元件ED的端部可以暴露，可以形成第二绝缘层PAS2。
随后，参照图11，可以形成设置在显示区域DPA中的第二连接电极CNE2和设置在焊盘区域PDA中的第一焊盘电极覆盖层CPE1，并且可以在第二连接电极CNE2和第一焊盘电极覆盖层CPE1上形成第三绝缘层PAS3。第二连接电极CNE2可以与发光元件ED的由第二绝缘层PAS2暴露的第一端部接触，并且第一焊盘电极覆盖层CPE1可以与由第一绝缘层PAS1的第一焊盘接触部分CTP1暴露的焊盘电极上层PEU接触。第三绝缘层PAS3可以设置在第二绝缘层PAS2和第二连接电极CNE2上，并且可以形成为与第二绝缘层PAS2一起暴露发光元件ED的第二端部。第三绝缘层PAS3可以在焊盘区域PDA中设置在第一焊盘电极覆盖层CPE1上，并且可以包括暴露第一焊盘电极覆盖层CPE1的上表面的部分的第二焊盘接触部分CTP2。
随后，参照图12，可以形成设置在显示区域DPA中的第一连接电极CNE1和设置在焊盘区域PDA中的第二焊盘电极覆盖层CPE2，并且可以在第一连接电极CNE1和第三绝缘层PAS3上形成第四绝缘层PAS4。第一连接电极CNE1可以与发光元件ED的由第三绝缘层PAS3暴露的第二端部接触，并且第二焊盘电极覆盖层CPE2可以与由第三绝缘层PAS3的第二焊盘接触部分CTP2暴露的第一焊盘电极覆盖层CPE1接触。第四绝缘层PAS4可以设置在第三绝缘层PAS3和第一连接电极CNE1上，并且第四绝缘层PAS4可以不设置在焊盘区域PDA中。
随后，可以在显示区域DPA中的第四绝缘层PAS4上形成上堤层UBN。上堤层UBN可以设置成与堤层BNL重叠，并且可以以网格图案形成。
随后，参照图13，可以形成设置在显示区域DPA中的透明层TPL和设置在焊盘区域PDA中的保护层PRL。根据本公开的实施方式，透明层TPL和保护层PRL可以经由图案化工艺同时形成。例如，通过将包含分散在聚合物树脂BRS3和TRE中的散射颗粒SCP的涂覆溶液涂覆到显示区域DPA和焊盘区域PDA的整个表面上，并且将它们进行显影、烘干并使其剥离，可以一起形成透明层TPL和保护层PRL。由此形成的透明层TPL可以包括分散在第三基础树脂BRS3中的散射颗粒SCP，并且保护层PRL可以包括分散在聚合物树脂TRE中的散射颗粒SCP。根据本公开的实施方式，透明层TPL的厚度可以等于或不同于保护层PRL的厚度。例如，当透明层TPL和保护层PRL具有不同的厚度时，可以使用半色调掩模。
随后，尽管在图13中未示出，但是可以涂覆包含第一基础树脂和分散在第一基础树脂中的散射颗粒的涂覆溶液并且图案化，以形成第一波长转换层。可以涂覆包含第二基础树脂和分散在第二基础树脂中的散射颗粒的涂覆溶液并且图案化，以形成第二波长转换层。根据该实施方式，由于可以设置覆盖焊盘区域PDA的保护层PRL，因此可以是能够在图案化第一波长转换层和第二波长转换层的工艺期间保护焊盘区域PDA的。
随后，可以在显示区域DPA和焊盘区域PDA中形成第一覆盖层CPL1。第一覆盖层CPL1可以设置成覆盖显示区域DPA中的透明层TPL、第一波长转换层和第二波长转换层，并且可以覆盖焊盘区域PDA中的保护层PRL。
随后，参照图14，一起蚀刻在焊盘区域PDA中的保护层PRL和第一覆盖层CPL1，从而形成暴露第二焊盘电极覆盖层CPE2的上表面的部分的第一焊盘开口POP1和第二焊盘开口POP2。保护层PRL和第一覆盖层CPL1可以通过干蚀刻形成。可以通过蚀刻保护层PRL形成第一焊盘开口POP1，并且可以通过蚀刻第一覆盖层CPL1形成第二焊盘开口POP2。
随后，可以在显示区域DPA中在第一覆盖层CPL1上形成低折射率层LRL。可以通过施加有机材料形成低折射率层LRL，并且低折射率层LRL可以形成为覆盖第一覆盖层CPL1。低折射率层LRL可以完全形成在显示区域DPA中，但是可以不形成在焊盘区域PDA中。
随后，参照图15，可以在显示区域DPA和焊盘区域PDA中形成第二覆盖层CPL2。第二覆盖层CPL2可以在显示区域DPA中覆盖低折射率层LRL，并且可以在焊盘区域PDA中覆盖第一覆盖层CPL1、保护层PRL和第二焊盘电极覆盖层CPE2。第二覆盖层CPL2可以在后续工艺期间保护第二焊盘电极覆盖层CPE2。
随后，可以在显示区域DPA中在第二覆盖层CPL2上形成平坦化层PNL、颜色图案CP1和CP2以及滤色器层CFL(参照图7)。通过施加形成平坦化层PNL、颜色图案CP1和CP2以及滤色器层CFL的材料并且对它们进行图案化，可以形成平坦化层PNL、颜色图案CP1和CP2以及滤色器层CFL。平坦化层PNL、颜色图案CP1和CP2以及滤色器层CFL可以设置在显示区域DPA中，但不设置在焊盘区域PDA中。根据该实施方式，设置在焊盘区域PDA中的第二覆盖层CPL2、第一覆盖层CPL1和保护层PRL可以在以上描述的图案化层的工艺期间保护焊盘区域PDA。
随后，参照图16，可以在显示区域DPA中形成外涂层OC，并且可以蚀刻焊盘区域PDA中的第二覆盖层CPL2以形成第三焊盘开口POP3。可以经由图案化工艺形成外涂层OC，并且外涂层OC可以不设置在焊盘区域PDA中。可以经由干蚀刻工艺形成第三焊盘开口POP3。第三焊盘开口POP3暴露第二焊盘电极覆盖层CPE2的上表面的部分。
以此方式，可以制造根据本公开的实施方式的显示装置10。根据该实施方式，通过在焊盘区域PDA中形成保护层PRL、第一覆盖层CPL1和第二覆盖层CPL2，可以是能够防止在工艺期间因显影剂而在设置于焊盘区域PDA中的电极中出现诸如电化学腐蚀的问题的。
在结束详细描述时，本领域技术人员将理解，在实质上不脱离本公开的原理的情况下，可以对实施方式进行许多变型和修改。因此，本公开的所公开的实施方式仅以一般的和描述性的意义使用，并且不是用于限制的目的。

Claims (10)

1.一种显示装置，其特征在于，包括：
焊盘电极，设置在衬底上；
焊盘电极上层，设置在所述焊盘电极上；
第一焊盘电极覆盖层，设置在所述焊盘电极上层上；
第二焊盘电极覆盖层，设置在所述第一焊盘电极覆盖层上；
保护层，设置在所述第二焊盘电极覆盖层上；以及
覆盖层，设置在所述保护层上，其中，
所述保护层包括聚合物树脂和散射颗粒，以及
所述保护层包括暴露所述第二焊盘电极覆盖层的第一焊盘开口。
2.根据权利要求1所述的显示装置，其特征在于，
所述衬底包括显示区域和与所述显示区域间隔开的焊盘区域；以及
所述焊盘电极设置在所述焊盘区域中。
3.根据权利要求2所述的显示装置，其特征在于，还包括：
第一电极和第二电极，在所述显示区域中设置在所述衬底上并且彼此间隔开；
发光元件，设置在所述第一电极和所述第二电极上；
第一连接电极，电连接到所述发光元件的第一端部；以及
第二连接电极，电连接到所述发光元件的第二端部，
其中，
所述焊盘电极上层、所述第一电极和所述第二电极包括相同的材料，
所述第一焊盘电极覆盖层和所述第一连接电极包括相同的材料，以及
所述第二焊盘电极覆盖层和所述第二连接电极包括相同的材料。
4.根据权利要求3所述的显示装置，其特征在于，还包括：
透明层，设置在所述第一连接电极和所述第二连接电极上，并且包括基础树脂和散射颗粒，
其中，所述覆盖层设置在所述透明层上。
5.根据权利要求4所述的显示装置，其特征在于，
所述透明层的所述基础树脂和所述保护层的所述聚合物树脂包括相同的材料；以及
所述透明层的所述散射颗粒和所述保护层的所述散射颗粒包括相同的材料，
其中，所述覆盖层从所述显示区域延伸到所述焊盘区域。
6.根据权利要求3所述的显示装置，其特征在于，还包括：
第一绝缘层，设置在所述焊盘电极上层和所述第一焊盘电极覆盖层之间，其中，
所述第一绝缘层包括暴露所述焊盘电极上层的第一焊盘接触部分，以及
所述第一焊盘电极覆盖层经由所述第一焊盘接触部分与所述焊盘电极上层接触。
7.根据权利要求6所述的显示装置，其特征在于，还包括：
第二绝缘层，设置在所述第一焊盘电极覆盖层和所述第二焊盘电极覆盖层之间，其中，
所述第二绝缘层包括第二焊盘接触部分，所述第二焊盘接触部分暴露所述第一焊盘电极覆盖层并且与所述第一焊盘接触部分重叠，以及
所述第二焊盘电极覆盖层经由所述第二焊盘接触部分与所述第一焊盘电极覆盖层接触。
8.根据权利要求7所述的显示装置，其特征在于，
所述第一绝缘层设置在所述第一电极和所述第二电极与所述发光元件之间，
所述第二绝缘层设置在所述第一连接电极和所述第二连接电极之间，以及
所述第一绝缘层和所述第二绝缘层从所述显示区域延伸到所述焊盘区域。
9.根据权利要求1所述的显示装置，其特征在于，
所述覆盖层包括设置在所述保护层上的第一覆盖层和设置在所述第一覆盖层上的第二覆盖层，
所述第一覆盖层包括暴露所述第二焊盘电极覆盖层的第二焊盘开口，以及
所述第二覆盖层包括暴露所述第二焊盘电极覆盖层的第三焊盘开口。
10.根据权利要求9所述的显示装置，其特征在于，所述第二焊盘开口和所述第三焊盘开口与所述第一焊盘开口重叠，以及
其中，所述保护层的侧表面、所述第一覆盖层的侧表面和所述第二覆盖层的侧表面彼此对准。
CN202320580996.2U 2022-04-01 2023-03-22 显示装置 Active CN219696456U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0040933 2022-04-01
KR1020220040933A KR20230143218A (ko) 2022-04-01 2022-04-01 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN219696456U true CN219696456U (zh) 2023-09-15

Family

ID=87964568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320580996.2U Active CN219696456U (zh) 2022-04-01 2023-03-22 显示装置

Country Status (3)

Country Link
US (1) US20230317883A1 (zh)
KR (1) KR20230143218A (zh)
CN (1) CN219696456U (zh)

Also Published As

Publication number Publication date
KR20230143218A (ko) 2023-10-12
US20230317883A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
CN114122044A (zh) 显示设备
EP4191677A1 (en) Display device
EP3993033A2 (en) Display device and method of fabricating the same
CN219696456U (zh) 显示装置
CN114551526A (zh) 显示装置
CN116195060A (zh) 显示装置
US20230387143A1 (en) Display device
CN220367927U (zh) 显示设备
US20240088340A1 (en) Display device and manufacturing method of the same
CN220402270U (zh) 显示设备
CN219961262U (zh) 显示装置
EP4109571A1 (en) Display device
US20240006559A1 (en) Display device
US20230395753A1 (en) Display device
EP4181221A1 (en) Display device
US20230197901A1 (en) Display device and method for fabricating the same
US20220406978A1 (en) Display device
US20230054453A1 (en) Display device and method of fabricating the same
US20230275189A1 (en) Display device
US20230246139A1 (en) Display device and method for fabricating the same
US20230282774A1 (en) Display device and method of fabricating the same
KR20230136819A (ko) 표시 장치 및 이의 제조 방법
CN116469992A (zh) 显示装置和制造该显示装置的方法
KR20230017384A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant