CN116469992A - 显示装置和制造该显示装置的方法 - Google Patents

显示装置和制造该显示装置的方法 Download PDF

Info

Publication number
CN116469992A
CN116469992A CN202310018750.0A CN202310018750A CN116469992A CN 116469992 A CN116469992 A CN 116469992A CN 202310018750 A CN202310018750 A CN 202310018750A CN 116469992 A CN116469992 A CN 116469992A
Authority
CN
China
Prior art keywords
light emitting
emitting element
layer
electrode
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310018750.0A
Other languages
English (en)
Inventor
苏明秀
金明姬
金秀可
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116469992A publication Critical patent/CN116469992A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置和制造该显示装置的方法。所述显示装置包括：第一电极和第二电极，设置在基底上以彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；发光元件，设置在第一绝缘层上；第一连接电极，在第一绝缘层上与发光元件的第一端电接触；以及有机层，设置在第一连接电极上，并且围绕发光元件。

Description

显示装置和制造该显示装置的方法
技术领域
公开涉及一种显示装置和制造该显示装置的方法。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求以各种形式增加。显示装置可以是诸如液晶显示器、场发射显示器或发光显示面板的平板显示器。发光显示装置可以包括有机发光显示装置、无机发光显示装置或微型发光显示装置，有机发光显示装置包括有机发光二极管元件作为发光元件，无机发光显示装置包括无机半导体元件作为发光元件，微型发光显示装置包括微型发光二极管元件作为发光元件。
发明内容
公开的方面提供了一种显示装置和制造该显示装置的方法，所述显示装置即使像素中的发光元件聚集或设置为偏置到一侧也能够防止发光元件短路。
然而，公开的方面不限于这里阐述的那些。通过参照下方给出的公开的详细描述，公开的上述和其他方面对于公开所属领域的普通技术人员而言将变得更加明显。
根据公开的实施例，显示装置可以包括：第一电极和第二电极，设置在基底上以彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；发光元件，设置在第一绝缘层上；第一连接电极，在第一绝缘层上与发光元件的第一端电接触；以及有机层，设置在第一连接电极上，并且围绕发光元件。
在实施例中，有机层的顶表面和第一连接电极的顶表面可以彼此平坦。
在实施例中，发光元件的顶表面的一部分可以从有机层的表面突出。
在实施例中，第一连接电极可以不设置在发光元件的顶表面上。
在实施例中，有机层的高度可以大于发光元件的直径，并且有机层的高度可以小于发光元件的直径的约1.5倍。
在实施例中，有机层的高度在约500nm至约825nm的范围内。
在实施例中，有机层可以包括透光有机材料。
在实施例中，发光元件可以包括：半导体层；发光层，设置在半导体层之间；以及元件绝缘层，部分地围绕半导体层和发光层的外侧表面，并且元件绝缘层可以使发光层的表面暴露。
在实施例中，显示装置还可以包括设置在发光元件和有机层上的第二绝缘层。第二绝缘层可以与发光层物理接触。
在实施例中，第一连接电极可以通过接触部分电连接到第一电极，并且有机层可以设置为覆盖接触部分。
在实施例中，有机层可以包括设置在接触部分上的部分以及围绕发光元件的另一部分，并且所述部分和所述另一部分可以彼此间隔开，且其间插入堤层。
在实施例中，发光元件可以具有与第一端相对的第二端，第二端可以与设置在第一绝缘层上的第二连接电极电接触，并且第二连接电极的顶表面和有机层的顶表面彼此平坦。
在实施例中，显示装置还可以包括设置为覆盖第一连接电极的钝化层。第一连接电极可以通过接触部分电连接到第一电极。
根据公开的实施例，一种制造显示装置的方法可以包括以下步骤：在第一电极和第二电极上对准发光元件，第一电极和第二电极在基底上彼此间隔开；使发光元件的半导体层至少部分地暴露；在发光元件上形成连接电极；在发光元件和连接电极上形成有机层；以及蚀刻连接电极的其上可以不设置有机层的部分。
在实施例中，形成有机层的步骤可以包括：形成覆盖发光元件和连接电极的有机材料层；以及对有机材料层进行热处理和平坦化。
在实施例中，有机层的高度可以形成为低于半导体层的暴露的顶表面的高度。
在实施例中，使发光元件的半导体层至少部分地暴露的步骤可以包括：在发光元件上形成绝缘材料层；以及蚀刻绝缘材料层以形成绝缘层。
在实施例中，可以执行蚀刻连接电极的步骤，以蚀刻在连接电极之中的设置在发光元件的暴露的半导体层上的连接电极。
在实施例中，方法还可以包括在连接电极和发光元件上形成绝缘层。绝缘层可以设置为与发光元件的暴露的半导体层物理接触。
在实施例中，方法还可以包括在形成有机层的步骤之前形成钝化层，所述钝化层设置为覆盖将连接电极和电压线连接的接触部分。
依据根据实施例的显示装置和制造该显示装置的方法，即使像素中的发光元件聚集或设置为偏置到一侧，也可以防止发光元件电短路。因此，可以减少显示装置的暗点。
然而，实施例的效果不限于这里阐述的效果。通过参照权利要求，实施例的上述和其他效果对于实施例所属领域的普通技术人员而言将变得更加明显。
附图说明
通过参照附图详细描述本公开的实施例，本公开的上述和其他方面及特征将变得更加明显，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是示出根据实施例的显示装置的像素的示意性平面图；
图3是示出根据实施例的显示装置的子像素的示意性平面图；
图4是沿着图2的线E1-E1'截取的示意性剖视图；
图5是沿着图3的线E2-E2'、E4-E4'和E5-E5'截取的示意性剖视图；
图6是根据实施例的发光元件的示意图；
图7是图5的区域X1和X2的放大示意性剖视图；
图8至图15是示出根据实施例的制造显示装置的方法的示意性剖视图；
图16是沿着图3的线E3-E3'、E4-E4'和E5-E5'截取的示意性剖视图；
图17是图16的区域X3和X4的放大示意性剖视图；
图18是示出根据另一实施例的显示装置的子像素的示意性平面图；
图19是沿着图18的线E6-E6'和E7-E7'截取的示意性剖视图；
图20是图18的区域X5和X6的放大示意性剖视图；以及
图21至图24是示出根据另一实施例的制造显示装置的方法的示意性剖视图。
具体实施方式
现在将在下文中参照其中示出了实施例的附图更全面地描述公开。然而，该公开可以以不同的形式实施，并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例使得该公开将是彻底的和完整的，并且将向本领域技术人员充分传达公开的范围。
在附图中，为了便于描述和清楚起见，元件的大小、厚度、比率和尺寸可以被夸大。同样的标记始终表示同样的元件。
如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。
还将理解的是，当层被称为“在”另一层或基底“上”时，所述层可以直接在所述另一层或基底上，或者也可以存在居间层。
将理解的是，尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
公开的各种实施例的特征中的每个可以部分地或整体地组合或者彼此组合，并且技术上各种互锁和驱动是可能的。每个实施例可以彼此独立地实现，或者可以关联地一起实现。
在说明书和权利要求书中，为了其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为意为“A、B或者A和B”。术语“和”和“或”可以在连接或分离的意义上使用，并且可以被理解为等同于“和/或”。
在说明书和权利要求书中，为了其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以理解为意为“A、B或者A和B”。
将理解的是，术语“连接到”或“结合到”可以包括物理连接(或结合)或电连接(或结合)。
如这里所使用的“约(大约)”或“近似”包括所陈述的值，并且意为：考虑到正在被谈及的测量以及与具体量的测量相关的误差(即，测量系统的局限性)，在如由本领域普通技术人员确定的具体值的可接受偏差范围内。例如，“约(大约)”可以意为在一个或更多个标准偏差内，或在所陈述的值的±30％、±20％、±10％、±5％内。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员所通常理解的含义相同的含义。还将理解的是，术语(诸如在常用字典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的含义相一致的含义，并且将不以理想化或过于形式化的含义来解释，除非这里明确地如此定义。
图1是根据实施例的显示装置的示意性平面图。
参照图1，显示装置10可以显示运动图像或静止图像。显示装置10可以指提供显示屏幕的所有电子装置。例如，可以包括提供显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等作为显示装置10。
显示装置10可以包括提供显示屏幕的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下文中，将通过示例的方式来描述其中无机发光二极管显示面板被应用为显示面板的示例的情况，但公开不限于此，并且如果可适用，相同的技术构思可以应用于其他显示面板。
显示装置10的形状可以被各种改变。例如，显示装置10可以具有诸如具备长的宽度的矩形、具备长的长度的矩形、正方形、具备倒圆的拐角(顶点)的四边形、其他多边形或圆形的形状。显示装置10的显示区域DPA的形状也可以与显示装置10的整体形状类似。在图1中，示出了具有在第二方向DR2上具有长的长度的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中可以显示画面的区域，非显示区域NDA可以是其中可以不显示画面的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为无效区域。显示区域DPA可以基本上占据显示装置10的中心。
显示区域DPA可以包括像素PX。像素PX可以以矩阵形式布置。每个像素PX的形状在平面图中可以是矩形形状或正方形形状，但不限于此，并且还可以是菱形形状，该菱形形状的每条边可以相对于一方向倾斜。每个像素PX可以以条纹型或岛型布置。像素PX中的每个可以包括发射特定波段的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全地或部分地围绕显示区域DPA。显示区域DPA可以具有正方形形状，非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以构成显示装置10的边框。包括在显示装置10中的线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以安装在非显示区域NDA中。
图2是示出根据实施例的显示装置的像素的示意性平面图。图3是示出根据实施例的显示装置的子像素的示意性平面图。
图2示出了设置在显示装置10的像素PX中的电极RME(RME1和RME2)、堤图案BP1和BP2、堤层BNL、发光元件ED和连接电极CNE(CNE1和CNE2)的平面布置。图3还示出了设置在像素PX中的子像素SPXn中的发光元件组EDG的平面布置。在实施例中，发光元件ED可以指正常的发光元件，发光元件组EDG可以指其中发光元件ED聚集或设置为偏置到一侧的异常的发光元件。
参照图2和图3，显示装置10的像素PX中的每个可以包括子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，第三子像素SPX3可以发射第三颜色的光。作为示例，第一颜色可以是蓝色，第二颜色可以是绿色，第三颜色可以是红色。然而，公开不限于此，并且各个子像素SPXn也可以发射相同颜色的光。在实施例中，各个子像素SPXn可以发射蓝色的光。在图2中已经示出了像素PX包括三个子像素SPXn，但公开不限于此，并且像素PX可以包括更多数量的子像素SPXn。
显示装置10的子像素SPXn中的每个可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中可以设置有发光元件ED以发射特定波段的光的区域。非发射区域可以是其中可以不设置有发光元件ED、并且从发光元件ED发射的光可以不到达并可以不被发射的区域。
发射区域EMA可以包括其中可以设置有发光元件ED的区域以及与发光元件ED相邻的区域，从发光元件ED发射的光可以从发射区域EMA发射。例如，发射区域EMA还可以包括其中从发光元件ED发射的光可以被其他构件反射或折射然后发射的区域。发光元件ED可以设置在每个子像素SPXn中，并且可以形成包括其中可以设置有发光元件ED的区域以及与发光元件ED相邻的区域的发射区域EMA。
在图2中已经示出了每个子像素SPXn的发射区域EMA具有统一的面积，但公开不限于此。在一些实施例中，每个子像素SPXn的发射区域EMA中的每个可以根据从设置在对应的子像素中的发光元件ED发射的光的颜色或波段而具有不同的面积。
每个子像素SPXn还可以包括设置在非发射区域中的子区域SA。对应的子像素SPXn的子区域SA可以设置在发射区域EMA的下侧(可以是发射区域EMA的在第一方向DR1上的另一侧)上。发射区域EMA和子区域SA可以沿着第一方向DR1交替布置，子区域SA可以设置在沿第一方向DR1彼此间隔开的不同子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以在第一方向DR1上交替布置，发射区域EMA和子区域SA中的每个可以在第二方向DR2上重复布置。然而，公开不限于此，并且像素PX的发射区域EMA和子区域SA也可以具有与图2的布置不同的布置。
由于发光元件ED可以不设置在子区域SA中，因此光可以不从子区域SA发射，但设置在每个子像素SPXn中的电极RME的一部分可以设置在子区域SA中。设置在不同子像素SPXn中的电极RME可以设置为基于子区域SA的分离部分ROP而彼此分离。
显示装置10可以包括电极RME(RME1和RME2)、堤图案BP1和BP2、堤层BNL、发光元件ED、发光元件组EDG和连接电极CNE(CNE1和CNE2)。
堤图案BP1和BP2可以设置在每个子像素SPXn的发射区域EMA中。堤图案BP1和BP2可以具有在第二方向DR2上具有宽度且在第一方向DR1上延伸的形状。
例如，堤图案BP1和BP2可以包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此间隔开的第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以设置在从发射区域EMA的中心起的左侧(可以是第二方向DR2上的一侧)上，第二堤图案BP2可以与第一堤图案BP1间隔开并且设置在从发射区域EMA的中心起的右侧(可以是第二方向DR2上的另一侧)上。第一堤图案BP1和第二堤图案BP2可以沿着第二方向DR2交替设置，并且可以在显示区域DPA中以岛状图案设置。发光元件ED和发光元件组EDG可以设置在第一堤图案BP1与第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2的在第一方向DR1上的长度可以彼此相同，但可以小于由堤层BNL围绕的发射区域EMA的在第一方向DR1上的长度。第一堤图案BP1和第二堤图案BP2可以与堤层BNL的在第二方向DR2上延伸的部分间隔开。然而，公开不限于此，并且堤图案BP1和BP2也可以与堤层BNL集成，或者与堤层BNL的在第二方向DR2上延伸的部分部分地叠置。在这种情况下，堤图案BP1和BP2的在第一方向DR1上的长度可以等于或大于由堤层BNL围绕的发射区域EMA的在第一方向DR1上的长度。
第一堤图案BP1和第二堤图案BP2可以在第二方向DR2上具有相同的宽度。然而，公开不限于此，并且第一堤图案BP1和第二堤图案BP2也可以具有不同的宽度。例如，一个堤图案可以具有比另一堤图案大的宽度，并且具有大的宽度的堤图案可以遍及在第二方向DR2上相邻的其他子像素SPXn的发射区域EMA设置。在这种情况下，遍及发射区域EMA设置的堤图案可以与堤层BNL的在第一方向DR1上延伸的部分叠置。在图2中已经示出了具有相同宽度的两个堤图案BP1和BP2设置在每个子像素SPXn中，但公开不限于此。堤图案BP1和BP2的数量和形状可以根据电极RME的数量或布置结构而变化。
电极RME(RME1和RME2)可以以在一方向上延伸的形状设置在每个子像素SPXn中。电极RME1和RME2可以在第一方向DR1上延伸以设置在子像素SPXn的发射区域EMA和子区域SA中，并且可以设置为在第二方向DR2上彼此间隔开。电极RME可以电连接到稍后将描述的发光元件ED。然而，公开不限于此，并且电极RME可以不电连接到发光元件ED。
显示装置10可以包括设置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1可以设置在发射区域EMA的中心的左侧上，第二电极RME2可以在第二方向DR2上与第一电极RME1间隔开且可以设置在发射区域EMA的中心的右侧上。第一电极RME1可以设置在第一堤图案BP1上，第二电极RME2可以设置在第二堤图案BP2上。第一电极RME1和第二电极RME2可以超出堤层BNL部分地设置在对应的子像素SPXn和子区域SA中。不同子像素SPXn的第一电极RME1和第二电极RME2可以基于位于任何一个子像素SPXn的子区域SA中的分离部分ROP而彼此间隔开。
在附图中已经示出了针对每个子像素SPXn而言两个电极RME具有在第一方向DR1上延伸的形状，但公开不限于此。例如，在显示装置10中，更多数量的电极RME可以设置在一个子像素SPXn中，或者电极RME也可以具有其中电极RME部分弯曲且根据电极RME的位置而具有不同宽度的形状。
堤层BNL可以设置为围绕子像素SPXn以及发射区域EMA和子区域SA。堤层BNL可以设置在沿第一方向DR1和第二方向DR2相邻的子像素SPXn之间的边界处，并且还可以设置在发射区域EMA与子区域SA之间的边界处。显示装置10的子像素SPXn、发射区域EMA和子区域SA可以是由堤层BNL的布置划分的区域。子像素SPXn、发射区域EMA与子区域SA之间的间隔可以根据堤层BNL的宽度而变化。
包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分的堤层BNL可以以网格状图案设置在显示区域DPA的前表面上。堤层BNL可以遍及各个子像素SPXn之间的边界设置以区分相邻子像素SPXn。堤层BNL可以设置为围绕设置在每个子像素SPXn中的发射区域EMA和子区域SA，以区分发射区域EMA和子区域SA。
发光元件ED可以设置在发射区域EMA中。发光元件ED可以设置在堤图案BP1与BP2之间，并且布置为在第一方向DR1上彼此间隔开。在实施例中，发光元件ED可以具有在一方向上延伸的形状，并且具有各自设置在不同电极RME上的两端。发光元件ED可以具有比在第二方向DR2上彼此间隔开的电极RME之间的间隔大的长度。发光元件ED可以布置为使得发光元件ED的延伸方向与电极RME延伸所沿的第一方向DR1可以基本上垂直。然而，公开不限于此，并且发光元件ED可以设置为使得发光元件ED的延伸方向可以是第二方向DR2或相对于第二方向DR2倾斜的方向。
发光元件组EDG可以设置在发射区域EMA中。发光元件组EDG可以像发光元件ED一样设置在堤图案BP1与BP2之间。发光元件组EDG可以在第一方向DR1上与发光元件ED或发光元件组EDG间隔开，但它们的布置可以是不规则的。发光元件组EDG可以是通过聚集发光元件ED或通过使发光元件ED偏置到一侧而形成的异常的发光元件。在附图中已经示出了发光元件组EDG可以是包括具有分别设置在不同电极RME上的两端的两个或更多个发光元件ED的发光元件组，并且还可以是具有倾斜为偏置到第一电极RME1的一端的发光元件组，但公开不限于此。
连接电极CNE(CNE1和CNE2)可以设置在电极RME以及堤图案BP1和BP2上。连接电极CNE可以各自具有在一方向上延伸的形状，并且可以设置为彼此间隔开。连接电极CNE中的每个可以与发光元件ED或发光元件组EDG接触，并且可以电连接到电极RME或连接电极CNE的下侧上的导电层。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1或第一堤图案BP1上。第一连接电极CNE1可以与第一电极RME1部分叠置，并且可以超出堤层BNL从发射区域EMA设置到子区域SA。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2或第二堤图案BP2上。第二连接电极CNE2可以与第二电极RME2部分叠置，并且可以超出堤层BNL从发射区域EMA设置到子区域SA。
参照图3，在包括发光元件组EDG的子像素SPXn中，与发光元件组EDG相邻的连接电极CNE可以根据发光元件组EDG的形状或位置而变化。由于可以蚀刻连接电极CNE的设置在发光元件组EDG的顶表面上的部分，并且可以留下连接电极CNE的设置在发光元件组EDG的侧表面上的部分，因此连接电极CNE的形状可以变化。
例如，在发光元件组EDG是通过聚集发光元件ED而形成的第一发光元件组的情况下，连接电极CNE1和CNE2的相对侧表面可以形成为部分凹入。与附图不同，连接电极CNE1和CNE2的相对侧表面可以具有不规则的凹凸结构，以匹配发光元件组EDG的侧表面。作为另一示例，在发光元件组EDG是其中发光元件ED倾斜为偏置到第一电极RME1的第二发光元件组的情况下，第一连接电极CNE1的侧表面可以形成为部分凹入，并且第二连接电极CNE2可以在可以是延伸方向的第一方向DR1上平行地形成。
在实施例中，在连接电极CNE1和CNE2设置在发光元件组EDG的顶表面上的情况下，发光元件组EDG可能电短路，并且可能在显示装置10中产生暗点。在同一平面上，发光元件组EDG的高度会高于发光元件ED的高度(即，直径)。因此，在制造显示装置10的工艺之中的用于形成绝缘层(例如，第二绝缘层PAS2)的蚀刻工艺中，会蚀刻并暴露发光元件组EDG的表面的一部分(见图9和图10)。在连接电极CNE1和CNE2设置在发光元件组EDG的暴露的表面上的情况下，包括发光元件组EDG的子像素SPXn可能电短路，并且电流可能基本上不流过其中。由于正常的发光元件也可能由于设置在子像素SPXn中的异常的发光元件而不发光，因此在显示装置10中可能发生照明故障。
根据实施例的显示装置10可以通过保护连接到发光元件ED的连接电极CNE1和CNE2并且仅去除设置在发光元件组EDG的暴露的表面上的连接电极CNE1和CNE2来防止由发光元件组EDG引起的短路问题。显示装置10可以包括有机层110(见图4)以保护连接到发光元件ED的连接电极CNE1和CNE2，并且选择性地去除连接到发光元件组EDG的连接电极CNE1和CNE2。例如，即使在存在异常的发光元件的情况下，也可以通过选择性地去除连接电极CNE1和CNE2来解决子像素SPXn的照明故障。这将参照稍后描述的附图进行详细描述。
图4是沿着图2的线E1-E1'截取的示意性剖视图。图5是沿着图3的线E2-E2'、E4-E4'和E5-E5'截取的示意性剖视图。
图4示出了穿过设置在第一子像素SPX1中的发光元件ED的两端和电极接触孔CTD和CTS的剖面，并且图5示出了穿过设置在子像素SPXn中的发光元件组EDG中的第一发光元件组的两端和接触部分CT1和CT2的剖面。
参照图4和图5，显示装置10可以包括基底SUB以及设置在基底SUB上的半导体层、导电层和绝缘层。显示装置10可以包括电极RME(RME1和RME2)、发光元件ED、发光元件组EDG和连接电极CNE(CNE1和CNE2)。半导体层、导电层和绝缘层中的每个可以构成显示装置10的电路层。
基底SUB可以是绝缘基底。基底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。基底SUB可以是刚性基底，但也可以是能够弯曲、折叠或卷曲的柔性基底。基底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，显示区域DPA可以包括发射区域EMA和可以是非发射区域的一部分的子区域SA。
第一导电层可以设置在基底SUB上。第一导电层可以包括下金属层BML、第一电压线VL1和第二电压线VL2。下金属层BML可以设置为与第一晶体管T1的第一有源层ACT1叠置。下金属层BML可以执行防止光入射在第一晶体管T1的第一有源层ACT1上的功能或通过电连接到第一有源层ACT1来稳定第一晶体管T1的电特性。然而，可以省略下金属层BML。
传输到第一电极RME1的高电位电压(或第一电源电压)可以施加到第一电压线VL1，传输到第二电极RME2的低电位电压(或第二电源电压)可以施加到第二电压线VL2。第一电压线VL1可以通过第三导电层的导电图案(例如，第三导电图案CDP3)电连接到第一晶体管T1。第二电压线VL2可以通过第三导电层的导电图案(例如，第二导电图案CDP2)电连接到第二电极RME2。
在附图中已经示出了第一电压线VL1和第二电压线VL2可以设置在基底SUB上，但公开不限于此。在一些实施例中，第一电压线VL1和第二电压线VL2可以设置为包括在第三导电层中，并且也可以分别直接电连接到第一晶体管T1和第二电极RME2。
缓冲层BL可以设置在第一导电层和基底SUB上。为了保护像素PX的晶体管免受通过(易受湿气渗透的)基底SUB渗透的湿气的影响，并且可以执行表面平坦化功能，缓冲层BL可以形成在基底SUB上。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以分别设置为与第二导电层的第一栅电极G1和第二栅电极G2部分叠置，这将稍后描述。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等或其组合。在另一实施例中，半导体层也可以包括非晶硅。氧化物半导体可以为包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)、氧化铟镓锌锡(IGZTO)中的至少一种。
在附图中已经示出了第一晶体管T1设置在显示装置10的子像素SPXn中，但公开不限于此，并且显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI可以在显示区域DPA中设置在半导体层上。第一栅极绝缘层GI可以用作晶体管T1和T2中的每个的栅极绝缘层。在附图中已经示出了第一栅极绝缘层GI可以与第二导电层的栅电极G1和G2(稍后将描述)一起图案化，并且可以部分地设置在第二导电层与半导体层的有源层ACT1和ACT2之间，但公开不限于此。在一些实施例中，第一栅极绝缘层GI可以完全设置在缓冲层BL上。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以设置为在第三方向DR3(可以是厚度方向)上与第一有源层ACT1的沟道区叠置，第二栅电极G2可以设置为在第三方向DR3(可以是厚度方向)上与第二有源层ACT2的沟道区叠置。尽管未在附图中示出，但第二导电层还可以包括存储电容器的电极。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层与设置在第二导电层上的其他层之间的绝缘层，并且保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括导电图案CDP1、CDP2和CDP3以及晶体管T1和T2中的每个的源极S1和S2以及漏极D1和D2。导电图案CDP1、CDP2和CDP3中的一些可以将在不同层的导电层或半导体层彼此电连接，并且用作晶体管T1和T2的源/漏极。
第一导电图案CDP1可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔与下金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源极S1。第一导电图案CDP1可以电连接到第一电极RME1或第一连接电极CNE1。第一晶体管T1可以向第一电极RME1或第一连接电极CNE1传输从第一电压线VL1施加的第一电源电压。
第二导电图案CDP2可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔与第二电压线VL2接触。第二导电图案CDP2可以电连接到第二电极RME2或第二连接电极CNE2。第二电压线VL2可以向第二电极RME2或第二连接电极CNE2传输第二电源电压。
第三导电图案CDP3可以通过穿透第一层间绝缘层IL1和缓冲层BL的接触孔与第一电压线VL1接触。第三导电图案CDP3可以通过穿透第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第三导电图案CDP3可以将第一电压线VL1电连接到第一晶体管T1，并且可以用作第一晶体管T1的第一漏极D1。
第二源极S2和第二电极D2可以分别通过穿透第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。第二晶体管T2可以向第一晶体管T1传输数据信号，或者可以向第一晶体管传输初始化信号。
第一钝化层PV1可以设置在第三导电层上。第一钝化层PV1可以用作第三导电层与其他层之间的绝缘层，并且保护第三导电层。
上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由可以交替堆叠的无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为双层(其中可以堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层)或多层(其中可以交替堆叠这些层)。然而，公开不限于此，并且缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1也可以由包括上述绝缘材料的一种无机层形成。在一些实施例中，第一层间绝缘层IL1也可以由诸如聚酰亚胺(PI)的有机绝缘材料形成。
过孔层VIA可以在显示区域DPA中设置在第三导电层上。过孔层VIA可以包括有机绝缘材料，例如，诸如聚酰亚胺(PI)的有机绝缘材料，以补偿由下面的导电层引起的台阶，并且具有平坦的顶表面。然而，在一些实施例中，可以省略过孔层VIA。
显示装置10可以包括作为设置在过孔层VIA上的显示元件层的堤图案BP1和BP2、电极RME(RME1和RME2)、堤层BNL、发光元件ED和连接电极CNE(CNE1和CNE2)。显示装置10可以包括设置在过孔层VIA上的绝缘层PAS1、PAS2和PAS3。
堤图案BP1和BP2可以设置在过孔层VIA上。例如，堤图案BP1和BP2可以直接设置在过孔层VIA上，并且可以具有其中其至少一部分从过孔层VIA的顶表面突出的结构。堤图案BP1和BP2的突出部分可以是倾斜的或具有曲率的弯曲侧，并且从发光元件ED发射的光可以被设置在堤图案BP1和BP2上的电极RME反射，然后在过孔层VIA的向上方向上发射。与附图中示出的不同，堤图案BP1和BP2也可以具有弯曲的形状，该弯曲的形状具有具备曲率的外表面，例如，剖视图中的半圆形形状或半椭圆形形状。堤图案BP1和BP2可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但不限于此。
电极RME(RME1和RME2)可以设置在堤图案BP1和BP2以及过孔层VIA上。例如，第一电极RME1和第二电极RME2可以至少设置在堤图案BP1和BP2的倾斜的侧表面上。电极RME的在第二方向DR2上测量的宽度可以小于堤图案BP1和BP2的在第二方向DR2上测量的宽度，在第二方向DR2上彼此间隔开的第一电极RME1与第二电极RME2之间的间隔可以小于堤图案BP1与BP2之间的间隔。第一电极RME1和第二电极RME2的至少部分区域可以直接设置在过孔层VIA上，使得第一电极RME1和第二电极RME2可以设置在同一平面上。
设置在堤图案BP1与BP2之间的发光元件ED可以在两端方向上发光，并且所发射的光可以被引导到设置在堤图案BP1和BP2上的电极RME上。各个电极RME可以具有其中电极RME的设置在堤图案BP1和BP2上的部分可以反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2可以设置为覆盖堤图案BP1和BP2的至少一个侧表面，以反射从发光元件ED发射的光。
各个电极RME可以在电极RME的与发射区域EMA和子区域SA之间的堤层BNL叠置的部分处通过电极接触孔CTD和CTS与第三导电层直接接触。第一电极接触孔CTD可以形成在堤层BNL与第一电极RME1叠置的区域中，第二电极接触孔CTS可以形成在堤层BNL与第二电极RME2叠置的区域中。第一电极RME1可以通过穿透过孔层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过穿透过孔层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1以接收施加到第一晶体管T1的第一电源电压，第二电极RME2可以电连接到第二电压线VL2以接收施加到第二电压线VL2的第二电源电压。然而，公开不限于此。在另一实施例中，各个电极RME1和RME2可以不电连接到第三导电层的电压线VL1和VL2，并且稍后将描述的连接电极CNE可以直接连接到第三导电层。
电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)、铝(Al)等的金属。在一些实施例中，电极RME可以具有包括包含铝(Al)、镍(Ni)、镧(La)等的合金的单层。在一些实施例中，电极RME可以具有其中可以堆叠包括铝(Al)、镍(Ni)、镧(La)等的合金以及诸如钛(Ti)、钼(Mo)和铌(Nb)的金属层的结构。在一些实施例中，电极RME可以由其中可以堆叠包括铝(Al)的合金以及由钛(Ti)、钼(Mo)和铌(Nb)制成的一个或更多个金属层的双层或多层形成。
公开不限于此，并且电极RME中的每个还可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO或ITZO的材料。在一些实施例中，电极RME中的每个可以具有其中透明导电材料和具有高反射率的金属层可以堆叠在一个或更多个层中的结构，或者可以形成为包括透明导电材料和具有高反射率的金属层的一个层。例如，每个电极RME可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。电极RME可以电连接到发光元件ED，并且可以在基底SUB的向上方向上反射从发光元件ED发射的光中的一些。
第一绝缘层PAS1可以设置在显示区域DPA的整个表面上，并且可以设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以包括绝缘材料以在使不同的电极RME彼此绝缘的同时保护电极RME。第一绝缘层PAS1可以设置为在可以形成堤层BNL之前覆盖电极RME，因此可以防止电极RME在形成堤层BNL的工艺中被损坏。第一绝缘层PAS1可以通过与其他构件直接接触来防止设置在其上的发光元件ED被损坏。
在实施例中，第一绝缘层PAS1可以具有台阶，该台阶形成为使得第一绝缘层PAS1的顶表面的一部分可以在沿第二方向DR2彼此间隔开的电极RME之间凹陷。发光元件ED可以设置在第一绝缘层PAS1的其中可以形成台阶的顶表面上，并且可以在发光元件ED与第一绝缘层PAS1之间形成空间。
第一绝缘层PAS1可以包括设置在子区域SA中的接触部分CT1和CT2。接触部分CT1和CT2可以设置为分别与不同的电极RME叠置。例如，接触部分CT1和CT2可以包括设置为与第一电极RME1叠置的第一接触部分CT1以及设置为与第二电极RME2叠置的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以穿透第一绝缘层PAS1，以使第一电极RME1或第二电极RME2的顶表面的在第一接触部分CT1和第二接触部分CT2的下侧上的部分暴露。第一接触部分CT1和第二接触部分CT2中的每个可以进一步穿透设置在第一绝缘层PAS1上的其他绝缘层中的一些。由接触部分CT1和CT2中的每个暴露的电极RME可以与连接电极CNE接触。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且围绕子像素SPXn中的每个。堤层BNL可以围绕每个子像素SPXn的发射区域EMA和子区域SA以区分每个子像素SPXn的发射区域EMA和子区域SA，并且可以围绕显示区域DPA的最外部分并且可以将显示区域DPA和非显示区域NDA彼此区分开。
堤层BNL可以具有与堤图案BP1和BP2类似的高度。在一些实施例中，堤层BNL的顶表面的高度可以大于堤图案BP1和BP2的顶表面的高度，并且堤层BNL的厚度可以等于或大于堤图案BP1和BP2的厚度。堤层BNL可以防止墨在制造显示装置10的工艺的喷射印刷工艺中溢出到相邻子像素SPXn中。堤层BNL可以像堤图案BP1和BP2一样包括诸如聚酰亚胺的有机绝缘材料。
参照图4，发光元件ED可以在堤图案BP1与BP2之间设置在第一绝缘层PAS1上。发光元件ED可以设置为使得发光元件ED的延伸方向可以与基底SUB的顶表面平行。如稍后将描述的，发光元件ED可以包括沿着延伸方向设置的半导体层，并且半导体层可以沿着与基底SUB的顶表面平行的方向顺序地设置。
设置在每个子像素SPXn中的发光元件ED可以根据上述半导体层的材料发射不同波段的光。然而，公开不限于此，并且设置在每个子像素SPXn中的发光元件ED可以包括由相同材料制成的半导体层以发射相同颜色的光。
发光元件ED可以与连接电极CNE接触以电连接到电极RME和过孔层VIA的下侧上的导电层，并且可以接收施加到电极RME和过孔层VIA的下侧上的导电层的电信号以发射特定波段的光。
参照图5，发光元件组EDG可以在堤图案BP1与BP2之间设置在第一绝缘层PAS1上。像发光元件ED一样，发光元件组EDG可以设置为使得发光元件组EDG的延伸方向可以与基底SUB的顶表面平行。在实施例中，发光元件组EDG可以具有如下形式：其中包括设置在第一绝缘层PAS1上的下发光元件和设置在下发光元件上的上发光元件的两个发光元件ED可以聚集。包括在发光元件组EDG中的发光元件ED中的每个可以包括沿着发光元件ED的延伸方向设置的半导体层，并且半导体层可以沿着与基底SUB的顶表面平行的方向顺序地设置。
可以通过去除发光元件组EDG的顶表面的至少一部分来凹入地形成发光元件组EDG。可以凹入地形成发光元件组EDG的发光元件ED之中的上发光元件的顶表面的一部分。由于发光元件组EDG的宽度可以为发光元件ED的宽度的近似两倍，因此发光元件组EDG的高度可以为在电极RME1和RME2的平坦表面上的发光元件ED的高度的近似两倍。由于可以基于发光元件ED的高度来确定制造显示装置10的工艺的用于形成绝缘层的蚀刻工艺的条件或环境，因此可以在蚀刻工艺中一起去除发光元件组EDG的顶表面的一部分。
发光元件组EDG的两端可以与连接电极CNE1和CNE2接触，但发光元件组EDG的暴露的顶表面可以不与连接电极CNE1和CNE2接触。在其中连接电极CNE1和CNE2设置在发光元件组EDG的暴露的表面上的情况下，由于发光元件组EDG的半导体层和发光层电连接，所以发光元件组EDG可能短路。在实施例中，通过不将连接电极CNE1和CNE2设置在发光元件组EDG的暴露的顶表面上，可以防止包括发光元件组EDG的像素PX的短路，并且可以去除显示装置10的暗点。
由于发光元件组EDG的两端可以与连接电极CNE1和CNE2接触，因此发光元件组EDG像发光元件ED一样可以电连接到发光元件组EDG的下侧上的导电层，并且可以接收施加到发光元件组EDG的下侧上的导电层的电信号以发射特定波段的光。然而，公开不限于此，并且发光元件组EDG可以是防止短路但可以不发光的虚设发光元件，这将参照图16和图17详细描述。
第二绝缘层PAS2可以设置在发光元件ED、发光元件组EDG、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2可以包括在第一方向DR1上在堤图案BP1与BP2之间延伸且设置在发光元件ED上的图案部分。图案部分可以设置为部分地围绕发光元件ED和发光元件组EDG的外表面，并且可以不覆盖发光元件ED和发光元件组EDG的两侧或两端。图案部分可以在平面图中在每个子像素SPXn中形成线性图案或岛状图案。第二绝缘层PAS2的图案部分可以保护发光元件ED，并且在制造显示装置10的工艺中固定发光元件ED。第二绝缘层PAS2的图案部分可以固定发光元件组EDG，但发光元件组EDG的顶表面的一部分可以在形成图案部分的工艺中被暴露。第二绝缘层PAS2也可以设置为填充发光元件ED与第一绝缘层PAS1之间的在发光元件ED的下侧上的空间。第二绝缘层PAS2的一部分可以设置在堤层BNL上并且设置在子区域SA中。
第二绝缘层PAS2可以包括设置在子区域SA中的接触部分CT1和CT2。第二绝缘层PAS2可以包括设置为与第一电极RME1叠置的第一接触部分CT1以及设置为与第二电极RME2叠置的第二接触部分CT2。除了第一绝缘层PAS1之外，接触部分CT1和CT2还可以穿透第二绝缘层PAS2。第一接触部分CT1和第二接触部分CT2中的每个可以使第一电极RME1或第二电极RME2的顶表面的在第一接触部分CT1和第二接触部分CT2的下侧上的部分暴露。
连接电极CNE(CNE1和CNE2)可以设置在电极RME以及堤图案BP1和BP2上。第一连接电极CNE1可以设置在第一电极RME1和第一堤图案BP1上。第一连接电极CNE1可以与第一电极RME1部分地叠置，并且可以设置在发射区域EMA中或可以设置在子区域SA中。第二连接电极CNE2可以设置在第二电极RME2和第二堤图案BP2上。第二连接电极CNE2可以与第二电极RME2部分地叠置，并且可以设置在发射区域EMA中或可以设置在子区域SA中。
参照图4，第一连接电极CNE1和第二连接电极CNE2可以分别设置在第二绝缘层PAS2上，并且可以与发光元件ED接触。第一连接电极CNE1可以与第一电极RME1部分地叠置，并且可以与发光元件ED的一端接触。第二连接电极CNE2可以与第二电极RME2部分地叠置，并且可以与发光元件ED的另一端接触。连接电极CNE可以遍及发射区域EMA和子区域SA设置。连接电极CNE可以在连接电极CNE的设置在发射区域EMA中的部分处与发光元件ED接触，并且在连接电极CNE的设置在子区域SA中的部分处电连接到第三导电层。第一连接电极CNE1可以与发光元件ED的第一端接触，第二连接电极CNE2可以与发光元件ED的第二端接触。
参照图5，在实施例中，第一连接电极CNE1和第二连接电极CNE2可以与发光元件组EDG接触，但在发射区域EMA中不与第二绝缘层PAS2接触。第一连接电极CNE1可以与发光元件组EDG的一端接触，第二连接电极CNE2可以与发光元件组EDG的另一端接触，并且可以在第一连接电极CNE1和第二连接电极CNE2的设置在子区域SA中的部分中电连接到第三导电层。第一连接电极CNE1可以与发光元件组EDG的第一端接触，第二连接电极CNE2可以与发光元件组EDG的第二端接触，但公开不限于此。
与连接电极CNE1和CNE2可以设置在发光元件ED的顶表面上不同，连接电极CNE1和CNE2可以不设置在发光元件组EDG的顶表面上。由于连接电极CNE1和CNE2可以不设置在发光元件组EDG的暴露的顶表面上，因此可以防止包括发光元件组EDG的像素PX的电短路。选择性去除连接电极CNE1和CNE2的步骤可以通过设置为覆盖连接电极CNE1和CNE2的有机层110来执行。因此，连接电极CNE1和CNE2可以设置在低于堤图案BP1和BP2的顶表面的位置处，例如，设置在堤图案BP1和BP2的侧表面的一部分处。连接电极CNE1和CNE2的最大高度可以基本上等于有机层110的高度，并且连接电极CNE1和CNE2和有机层110的顶表面可以彼此平坦。
在实施例中，连接电极CNE中的每个可以通过设置在子区域SA中的接触部分CT1和CT2与电极RME接触。第一连接电极CNE1可以在子区域SA中通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第一接触部分CT1与第一电极RME1接触。第二连接电极CNE2可以在子区域SA中通过穿透第一绝缘层PAS1和第二绝缘层PAS2的第二接触部分CT2与第二电极RME2接触。连接电极CNE中的每个可以通过电极RME中的每个电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1以接收施加到第一晶体管T1的第一电源电压，第二连接电极CNE2可以电连接到第二电压线VL2以接收施加到第二电压线VL2的第二电源电压。连接电极CNE中的每个可以在发射区域EMA中与发光元件ED接触，以向发光元件ED传输电源电压。
然而，公开不限于此。在一些实施例中，连接电极CNE可以与第三导电层直接接触，并且也可以通过其他图案而不是电极RME而电连接到第三导电层。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO、铝(Al)等或其组合。作为示例，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以透射通过连接电极CNE然后被发射。
有机层110(110_1、110_2和110_3)可以设置在连接电极CNE1和CNE2以及第二绝缘层PAS2上。有机层110可以包括设置在发射区域EMA中的有机层110_1和110_2以及设置在子区域SA中的有机层110_3。有机层110_1和110_2以及有机层110_3可以彼此间隔开，且其间插入堤图案BP1和BP2或堤层BNL。有机层110_1和110_2可以包括设置为覆盖正常的发光元件ED的有机层110_1以及设置为围绕可以是异常的发光元件的发光元件组EDG的有机层110_2。
参照图4，有机层110_1可以设置在堤图案BP1与BP2之间以覆盖发光元件ED。有机层110_1可以设置在发光元件ED、覆盖发光元件ED的连接电极CNE1和CNE2以及第二绝缘层PAS2上。由于有机层110_1可以形成为比发光元件ED的直径厚，因此有机层110_1可以设置为覆盖发光元件ED、连接电极CNE1和CNE2以及第二绝缘层PAS2的图案部分中的所有。因此，有机层110_1可以在连接电极CNE1和CNE2的蚀刻工艺中保护覆盖正常的发光元件ED的顶表面的连接电极CNE1和CNE2，以减少暗点。
参照图5，有机层110_2可以设置在堤图案BP1与BP2之间，以覆盖发光元件组EDG。有机层110_2可以被暴露，而不覆盖发光元件组EDG的侧表面的至少一部分。例如，发光元件组EDG可以具有其中其一部分从有机层110_2的顶表面突出的形状。
有机层110_2可以设置为围绕发光元件组EDG以及覆盖发光元件组EDG的连接电极CNE1和CNE2，但可以不设置为围绕第二绝缘层PAS2的图案部分。由于有机层110_2的厚度(或高度)可以小于发光元件组EDG的直径，因此有机层110_2可以设置为部分地围绕发光元件组EDG的一端和另一端，并且可以设置为围绕连接到的发光元件组EDG的一端和另一端的连接电极CNE1和CNE2。由于有机层110_2可以低于发光元件组EDG的高度，因此有机层110_2可以低于第二绝缘层PAS2的设置在发光元件组EDG的顶表面上的图案部分的高度，并且可以不设置在第二绝缘层PAS2的图案部分上。
有机层110_2的顶表面的高度可以与连接到发光元件组EDG的连接电极CNE1和CNE2的顶表面的高度基本上相同。有机层110_2的表面和连接电极CNE1和CNE2中的每个的表面可以是基本上平坦的。如稍后将描述的，由于有机层110_2在连接电极CNE1和CNE2的蚀刻工艺中用作掩模以减少暗点，因此可以部分地蚀刻其上可以不设置有机层110_2的连接电极。由于连接电极CNE1和CNE2可以被蚀刻到与有机层110_2的表面平坦化的高度，因此连接电极CNE1和CNE2的表面可以彼此平坦。
参照图4和图5，有机层110_3可以在子区域SA中设置为覆盖连接电极CNE1和CNE2以及其中可以形成有接触部分CT1和CT2的第二绝缘层PAS2。有机层110_3可以通过在连接电极CNE1和CNE2的蚀刻工艺中保护接触部分CT1和CT2来稳定地向连接电极CNE1和CNE2施加电信号，以减少暗点。
有机层110可以包括有机绝缘材料。例如，有机层110可以各自包括丙烯酸酯树脂、氨基甲酸乙酯树脂、环氧树脂和/或聚酰亚胺树脂，但不限于此。有机层110可以包括透光有机材料。由于有机层110可以设置为覆盖发光元件ED的顶表面，因此在发光元件ED的向上方向上发射的光可以穿过有机层110。有机层110可以包括可以不降低发光元件ED的发光效率的透明有机材料。
在附图中已经示出了发光元件组EDG的两个发光元件ED具有在上下方向上彼此叠置的剖面，但公开不限于此。例如，发光元件组EDG可以具有顺序叠置的三个发光元件ED。
第三绝缘层PAS3可以设置在第一连接电极CNE1、第二连接电极CNE2、第二绝缘层PAS2、有机层110和发光元件组EDG上。第三绝缘层PAS3可以完全设置在第二绝缘层PAS2和有机层110上，以覆盖第一连接电极CNE1和第二连接电极CNE2。例如，第三绝缘层PAS3可以设置在有机层110_1、110_2和110_3上，并且可以与连接电极CNE1和CNE2的暴露的顶表面接触。
第三绝缘层PAS3可以与发光元件组EDG的暴露的顶表面接触。第三绝缘层PAS3可以保护发光元件组EDG的顶表面上的半导体层和发光层免受外部环境的影响，在该发光元件组EDG的所述顶表面上的连接电极CNE1和CNE2可被蚀刻。
尽管未在附图中示出，但另一绝缘层可以进一步设置在第三绝缘层PAS3上。这种绝缘层可以用于保护设置在基底SUB上的构件免受外部环境的影响。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。作为示例，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料，或者第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料且第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少一个也可以以其中绝缘层可以交替或重复堆叠的结构形成。在实施例中，在第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3包括无机绝缘材料的情况下，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以由氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种制成。在第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3包括有机绝缘材料的情况下，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以由丙烯酸酯树脂、氨基甲酸乙酯树脂、环氧树脂、聚酰亚胺树脂等或其组合制成。
根据实施例，即使显示装置10具有由聚集在一起或偏置到一侧的一个或更多个发光元件ED形成的发光元件组EDG，也可以减少显示装置10的暗点。显示装置10可以包括有机层110以选择性地从发光元件组EDG的暴露的顶表面去除连接电极CNE1和CNE2并保护正常的发光元件ED。即使显示装置10具有异常的发光元件，也可以通过防止异常的发光元件电短路来减少显示装置10的暗点或照明故障。
图6是根据实施例的发光元件的示意图。
参照图6，发光元件ED可以是发光二极管。具体地，发光元件ED可以是具有纳米至微米的尺寸且由无机材料制成的无机发光二极管。发光元件ED可以在两个电极之间对准，在该两个电极中，在彼此面对的两个电极之间的特定方向上形成电场的情况下可以形成极性。
根据实施例的发光元件ED可以具有在一方向上延伸的形状。发光元件ED可以具有诸如圆柱、棒、线或管的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有各种形状。例如，发光元件ED可以具有诸如立方体形状、长方体形状或六边棱柱形状的多边形棱柱形状，或者具有在一方向上延伸且具有部分倾斜的外表面的形状。发光元件ED的直径可以为近似500nm至近似550nm，并且发光元件ED的长度可以为1μm至10μm，在实施例中为4μm至5μm，但不限于此。
发光元件ED可以包括掺杂有任意导电型(例如，p型或n型)掺杂剂的半导体层。半导体层可以接收从外部电源施加的电信号以发射特定波段的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和元件绝缘层38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，并且0≤x+y≤1)的半导体材料。例如，第一半导体层31的半导体材料可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。掺杂在第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn、Se等或其组合。
第二半导体层32可以设置在第一半导体层31上，且其间插入发光层36。第二半导体层32可以是p型半导体，并且可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，并且0≤x+y≤1)的半导体材料。例如，第二半导体层32的半导体材料可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的一种或更多种。掺杂在第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等或其组合。
在附图中已经示出了第一半导体层31和第二半导体层32被构造为一个层，但公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如，包层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可以包括设置在第一半导体层31与发光层36之间或第二半导体层32与发光层36之间的另一半导体层。设置在第一半导体层31与发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和AlInN中的任一种或更多种，并且设置在第二半导体层32与发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任一种或更多种。
发光层36可以设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，发光层36可以具有其中量子层和阱层可以交替堆叠的结构。发光层36可以根据通过第一半导体层31和第二半导体层32施加的电信号通过电子-空穴对的结合而发光。发光层36可以包括诸如AlGaN、AlGaInN、InGaN等或其组合的材料。具体地，在发光层36具有多量子阱结构(即，其中量子层和阱层可以交替堆叠的结构)的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36也可以具有其中具有大的能带隙的半导体材料和具有小的能带隙的半导体材料可以交替堆叠的结构，并且也可以根据所发射的光的波段而包括其他III族至V族半导体材料。由发光层36发射的光不限于蓝色波段的光，并且在一些情况下，发光层36也可以发射红色波段的光和绿色波段的光。
电极层37可以是欧姆连接电极。然而，公开不限于此，并且电极层37也可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或更多个电极层37，但不限于此，并且也可以省略电极层37。
在发光元件ED电连接到显示装置10中的电极或连接电极的情况下，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中的至少一种。
元件绝缘层38可以设置为围绕上述半导体层和电极层的外表面。例如，元件绝缘层38可以设置为至少围绕发光层36的外表面，但可以形成为在长度方向上使发光元件ED的两端暴露。元件绝缘层38也可以形成为使得其顶表面在与发光元件ED的至少一端相邻的区域中的剖面中可以是倒圆的。
元件绝缘层38可以包括具有绝缘性质的材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。在附图中已经示出了元件绝缘层38可以形成为单层，但公开不限于此，并且在一些实施例中，元件绝缘层38也可以形成在其中可以堆叠层的多层结构中。
元件绝缘层38可以用于保护发光元件ED的半导体层和电极层。在发光层36与电极(电信号可以通过该电极传输到发光元件ED)直接接触的情况下，元件绝缘层38可以防止在发光层36中可能发生的电短路。元件绝缘层38可以防止发光元件ED的发光效率降低。
元件绝缘层38的外表面可以被表面处理。发光元件ED可以以分散在墨中的状态喷射到电极上以对准。这里，为了将发光元件ED保持在其中发光元件ED可以分散而不与墨中的其他相邻发光元件ED聚集的状态下，可以在元件绝缘层38的表面上执行疏水处理或亲水处理。
图7是图5的区域X1和X2的放大示意性剖视图。
参照图6和图7，发光元件组EDG可以包括上发光元件和下发光元件，并且发光元件ED中的每个可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和元件绝缘层38。发光元件组EDG的其上可以设置有电极层37的一端可以设置在第一电极RME1上，发光元件组EDG的其上可以设置有第一半导体层31的另一端可以设置在第二电极RME2上。发光元件组EDG可以包括在长度方向上顺序布置的第一半导体层31、发光层36、第二半导体层32和电极层37。
发光元件组EDG可以具有通过部分地去除其外表面而被暴露的表面。例如，可以根据绝缘层(例如，第二绝缘层PAS2)的蚀刻工艺去除发光元件组EDG的元件绝缘层38的顶表面，并且可以使第一半导体层31、第二半导体层32、发光层36和电极层37部分地暴露。可以部分地去除存在于发光元件组EDG的顶表面上的元件绝缘层38、第一半导体层31、第二半导体层32、发光层36和电极层37，使得发光元件组EDG可以具有凹入表面。
发光元件组EDG的两端可以与连接电极CNE1和CNE2接触，但发光元件组EDG的暴露的顶表面可以不与连接电极CNE1和CNE2接触。例如，在当发光元件组EDG的发光层36和第二半导体层32的表面被暴露时、发光元件组EDG的发光层36和第二半导体层32同时连接到连接电极的情况下，发光元件组EDG会电短路。发光元件组EDG的电短路可能在显示装置10中引起暗点。因此，发光元件组EDG的半导体层31和32、发光层36和电极层37的暴露的顶表面可以不与连接电极CNE1和CNE2接触。
在实施例中，由于发光元件组EDG具有其中两个发光元件ED可以堆叠在第一绝缘层PAS1上的结构，所以发光元件组EDG的在厚度方向上的宽度(或高度)可以是发光元件ED的直径的两倍。例如，发光元件组EDG的宽度可以为1000nm或更大且1100nm或更小，但不限于此。
第二绝缘层PAS2可以包括设置为部分地围绕发光元件组EDG的外表面的图案部分。除了发光元件组EDG的外表面的其上可以设置有第二绝缘层PAS2的图案部分的部分之外，可以蚀刻发光元件组EDG的外表面的剩余部分。公开不限于此，但在用于形成第二绝缘层PAS2的图案部分的蚀刻工艺中，可以蚀刻元件绝缘层38的可以是发光元件组EDG的外表面的部分。
连接电极CNE1和CNE2可以设置在发光元件组EDG的两端处。连接电极CNE1和CNE2可以不设置在发光元件组EDG的顶表面上。连接电极CNE1和CNE2可以通过第二绝缘层PAS2的接触部分CT1和CT2连接到电极RME1和RME2。作为示例，在连接电极CNE1和CNE2与发光元件组EDG的两端接触的情况下，施加到连接电极CNE1和CNE2的第一电源电压和第二电源电压可以传输到发光元件组EDG。因此，发光元件组EDG可以根据电压而发射特定波段的光。作为另一示例，在连接电极CNE1和CNE2仅与发光元件组EDG的一端接触或不与发光元件组EDG接触的情况下，发光元件组EDG可以不发光。
有机层110可以设置在连接电极CNE1和CNE2上，并且可以设置为围绕发光元件组EDG。设置在堤图案BP1与BP2之间的有机层110_2可以设置为覆盖连接电极CNE1和CNE2的侧表面中的全部和顶表面的一部分。
有机层110的高度H1可以大于发光元件ED的直径W1，并且小于发光元件ED的直径的约1.5倍(图7中的“W2”)。在一个发光元件ED的直径为近似500nm至近似550nm的情况下，有机层110的高度H1可以在近似500nm至近似825nm的范围内。在制造显示装置10的工艺的蚀刻绝缘层的工艺中，可以去除发光元件组EDG的顶表面的厚度可以不超过一个发光元件ED的直径的一半。例如，发光元件组EDG的顶表面可以被去除至多一个发光元件ED的直径。因此，即使可以去除发光元件组EDG的顶表面的一部分，发光元件组EDG也可以具有发光元件ED的直径的约1.5倍或更大的高度。
有机层110的高度H1可以等于或低于发光元件组EDG的暴露的顶表面的高度W2。有机层110的高度H1可以等于或大于与下发光元件的高度对应的发光元件ED的直径W1。因此，有机层110可以用作掩模以去除设置在发光元件组EDG的暴露的顶表面上的连接电极CNE1和CNE2，并且保护设置在发光元件ED的顶表面上的连接电极CNE1和CNE2。
连接电极CNE1和CNE2以及有机层110的顶表面可以是平坦的。连接电极CNE1和CNE2的最大高度可以基本上等于有机层110的高度H1。
在实施例中，“高度”意为从同一平面到组件的顶表面的长度，并且在附图中已经示出了“高度”可以是从第一绝缘层PAS1的表面到每个组件的顶表面的长度。
尽管未示出，但在发光元件组EDG包括顺序堆叠的三个或更多个发光元件ED的情况下，可以基于一个发光元件ED执行绝缘层的蚀刻工艺。因此，发光元件组EDG的高度可以是发光元件ED的直径的约1.5倍或更大，并且有机层110的高度H1可以与上述相同。然而，在一些实施例中，发光元件组EDG的高度可以小于发光元件ED的直径的约1.5倍，因此，可以适当地调节有机层110的高度H1。
第三绝缘层PAS3可以与发光元件组EDG的暴露的顶表面、连接电极CNE1和CNE2以及有机层110接触。第三绝缘层PAS3可以与通过去除连接电极CNE1和CNE2而暴露的发光元件组EDG的第一半导体层31、第二半导体层32、发光层36和电极层37接触。第三绝缘层PAS3可以保护发光元件组EDG的第一半导体层31、第二半导体层32、发光层36和电极层37免受外部环境的影响。
根据实施例，即使显示装置10具有由聚集在一起或偏置到一侧的一个或更多个发光元件ED形成的发光元件组EDG，也可以减少显示装置10的暗点。显示装置10的有机层110可以选择性地从发光元件组EDG的暴露的顶表面去除连接电极CNE1和CNE2，并且保护正常的发光元件ED。即使显示装置10具有异常的发光元件，也可以通过防止异常的发光元件电短路来减少显示装置10的暗点或照明故障。
在下文中，将参照其他附图描述用于制造发光元件ED的工艺。
图8至图15是示出根据实施例的制造显示装置的方法的示意性剖视图。
参照图8，可以在于基底SUB上彼此间隔开的第一电极RME1和第二电极RME2上对准发光元件ED，并且可以部分地对准发光元件组EDG。
在对准之前，可以通过在溶液中混合来制备发光元件ED，并且可以通过喷射印刷方法将包括发光元件ED的溶液排出到第一绝缘层PAS1上，但不限于此。
可以在第一电极RME1与第二电极RME2之间形成在特定方向上的电场，并且可以在第一电极RME1与第二电极RME2之间使溶液中的发光元件ED或发光元件组EDG对准。
发光元件ED可以具有发光元件组EDG的形状，该发光元件组EDG具有其中发光元件ED可以聚集并竖直堆叠的结构。
参照图9和图10，可以在发光元件组EDG上形成绝缘材料层(图9中的“PAS2”)，并且可以蚀刻绝缘材料层PAS2以形成第二绝缘层PAS2(蚀刻1)。因此，可以使发光元件组EDG的顶表面的一部分暴露。
参照图9，可以在绝缘材料层PAS2上形成硬掩模HM。可以沿着硬掩模HM在第三方向DR3上蚀刻绝缘材料层PAS2。可以形成第二绝缘层PAS2。
例如，蚀刻绝缘材料层PAS2的工艺可以是干法蚀刻方法、湿法蚀刻方法、反应离子蚀刻(RIE)方法、电感耦合等离子体反应离子蚀刻(ICP-RIE)方法等。在干法蚀刻方法的情况下，各向异性蚀刻可以是可能的，并且干法蚀刻方法因此可以适用于竖直蚀刻。在实施例中，可以通过干法蚀刻方法在第三方向DR3上蚀刻绝缘材料层PAS2。
可以在蚀刻绝缘材料层PAS2之后，可以形成第二绝缘层PAS2的图案部分和第二接触部分CT2(或第一接触部分CT1)。第二绝缘层PAS2的图案部分可以设置在发光元件组EDG上，第二绝缘层PAS2的第二接触部分CT2可以使第二电极RME2暴露。
参照图10，发光元件组EDG的通过蚀刻绝缘材料层PAS2而形成的表面可以被暴露。由于可以基于一个发光元件ED的高度来确定用于形成第二绝缘层PAS2的蚀刻工艺的条件，因此可以在蚀刻工艺中一起去除发光元件组EDG的顶表面的具有比第二绝缘层PAS2的高度高的高度的部分。因此，与发光元件组EDG的上发光元件对应的第一半导体层31、第二半导体层32、发光层36和电极层37可以被部分地暴露。由于可以去除存在于发光元件组EDG的顶表面上的元件绝缘层38，所以可以暴露或部分地去除第一半导体层31、第二半导体层32、发光层36和电极层37的表面，使得发光元件组EDG可以具有凹入表面。
在附图中已经示出了发光元件组EDG的顶表面在形成第二绝缘层PAS2的步骤中被暴露，但公开不限于此。例如，可以在蚀刻第一绝缘层PAS1的工艺中或在蚀刻其他绝缘层的工艺中以相同的方式使发光元件组EDG的顶表面暴露。
参照图11，可以在发光元件组EDG上形成连接电极CNE1和CNE2。
连接电极CNE1和CNE2可以形成在发光元件组EDG的第一端、第二端和部分暴露的顶表面上。连接电极CNE1和CNE2可以设置在发光元件组EDG的第一半导体层31、第二半导体层32、发光层36和电极层37上，并且可以与发光元件组EDG的第一半导体层31、第二半导体层32、发光层36和电极层37接触。连接电极CNE1和CNE2可以设置在第二绝缘层PAS2上，并且可以在第二绝缘层PAS2的第二接触部分CT2处与第二电极RME2接触。例如，第一连接电极CNE1可以与发光元件组EDG的第一端、电极层37、第二半导体层32和发光层36接触，第二连接电极CNE2可以与发光元件组EDG的第二端和第一半导体层31接触。
在第一连接电极CNE1与发光层36和第二半导体层32接触的情况下，施加相同电压的发光元件组EDG会电短路。在这种情况下，由于在显示装置10中可能发生暗点，因此可以根据实施例通过去除连接电极CNE1和CNE2来防止电短路。
参照图12和图13，可以在发光元件组EDG、发光元件ED和连接电极CNE1和CNE2上形成有机层110。
首先，在图12中，可以形成具有足够高的高度以覆盖发光元件组EDG、发光元件ED以及连接电极CNE1和CNE2中的全部的有机材料层1100。有机材料层1100可以与有机层110对应。例如，有机材料层1100可以以与有机层110相同的方式包括透光有机材料。有机材料层1100可以完全涂覆在堤图案BP1和BP2、堤层BNL以及设置在其上的第一连接电极CNE1和第二连接电极CNE2上。
参照图13，可以通过对有机材料层1100进行热处理而形成平坦化的有机层110。有机材料层1100可以通过从烘箱施加的热而平坦化，并且有机层110可以具有适当的高度以使设置在发光元件组EDG的暴露的顶表面上的连接电极CNE1和CNE2暴露。
有机层110的高度H1可以等于或大于与下发光元件的高度对应的发光元件ED的直径W1。例如，由于有机层110可以高于设置在下发光元件的顶表面上的连接电极CNE1和CNE2的高度，因此有机层110可以在蚀刻连接电极CNE1和CNE2的后续工艺中保护连接电极CNE1和CNE2。
有机层110的高度H1可以等于或低于发光元件组EDG的暴露的顶表面的高度W2。例如，有机层110可以等于或低于设置在发光元件组EDG的暴露的顶表面上的连接电极CNE1和CNE2的底表面的高度。有机层110可以具有足以蚀刻设置在发光元件组EDG的暴露的顶表面上的连接电极CNE1和CNE2中的全部的高度。例如，有机层110可以不覆盖设置在发光元件组EDG的顶表面上的连接电极CNE1和CNE2。
例如，有机层110的高度H1可以大于发光元件ED的直径W1，并且小于发光元件ED的直径的约1.5倍(图13中的“W2”)。在一个发光元件ED的直径为近似500nm至近似550nm的情况下，有机层110的高度H1可以为近似500nm或更大且近似825nm或更小。
然而，公开不限于此，并且在有机层110在具有恒定的高度H1的同时可以被平坦化的情况下，可以省略涂覆和热处理有机材料层1100的工艺。
参照图14，可以蚀刻连接电极CNE1和CNE2的其上未设置有机层110的部分(蚀刻2)。有机层110可以像光致抗蚀剂层一样用作用于蚀刻连接电极CNE1和CNE2的掩模层。有机层110可以使设置在发光元件组EDG的暴露的顶表面上的区域暴露。可以通过蚀刻工艺去除其上未设置有机层110的暴露的连接电极CNE1和CNE2。蚀刻工艺可以作为干法蚀刻工艺或湿法蚀刻工艺来执行，但在实施例中，可以作为湿法蚀刻工艺来执行。
可以通过蚀刻工艺去除设置在发光元件组EDG的暴露的第一半导体层31上的第二连接电极CNE2以及设置在第二半导体层32、发光层36和电极层37上的第一连接电极CNE1。因此，发光元件组EDG的半导体层31和32、发光层36和电极层37的暴露的顶表面可以不与连接电极CNE1和CNE2接触。
由于有机层110可以设置为覆盖连接到发光元件ED的连接电极CNE1和CNE2以及通过接触部分CT1和CT2连接到电极RME1和RME2的连接电极CNE1和CNE2中的全部，因此连接到发光元件ED的连接电极CNE1和CNE2可以是电稳定的。
最后，参照图15，可以在连接电极CNE1和CNE2、发光元件组EDG和第二绝缘层PAS2上形成第三绝缘层PAS3。可以在蚀刻设置在发光元件组EDG的顶表面上的连接电极CNE1和CNE2之后，可以设置第三绝缘层PAS3以保护暴露的表面。通过第三绝缘层PAS3，发光元件组EDG的半导体层31和32、发光层36和电极层37的暴露的顶表面可以与连接电极CNE1和CNE2接触。
即使显示装置10包括可以是异常的发光元件的发光元件组EDG，也可以通过上述工艺通过防止发光元件组EDG电短路来制造具有减少的暗点的显示装置10。
图16是沿着图3的线E3-E3'、E4-E4'和E5-E5'截取的示意性剖视图。
图16示出了穿过发光元件组EDG之中的第二发光元件组的两端以及设置在子像素SPXn中的接触部分CT1和CT2的剖面。
这里，发光元件组EDG可以具有其中发光元件ED的中心点偏离第一电极RME1与第二电极RME2之间的中心的结构。发光元件组EDG可以设置为在第一堤图案BP1上倾斜以偏置到第一电极RME1，或者可以设置为在第二堤图案BP2上倾斜以偏置到第二电极RME2。
根据实施例，与图5类似，发光元件组EDG可以由第二绝缘层PAS2的图案部分固定，并且可以被有机层110_2围绕。发光元件组EDG可以仅与连接电极CNE1和CNE2之中的第二连接电极CNE2接触。例如，发光元件组EDG的一端可以从有机层110_2的表面突出，并且如图13和图14中示出的，根据蚀刻连接电极CNE1和CNE2的工艺，可以一起去除设置在发光元件组EDG的一端处的第一连接电极CNE1。可以不去除设置在发光元件组EDG的另一端处的第二连接电极CNE2。
在连接电极CNE1和CNE2仅与发光元件组EDG的一端接触或不与发光元件组EDG接触的情况下，发光元件组EDG可以不发光。例如，发光元件组EDG可以是可以不发光的虚设发光元件。即使在这种情况下，由于可以防止发光元件组EDG的电短路，因此可以防止由于显示装置10的整个一个子像素SPXn不发光而导致显示装置10中发生暗点。
图17是图16的区域X3和X4的放大示意性剖视图。
发光元件组EDG可以从有机层110_2的表面突出。有机层110_2和110_3的高度H1可以低于或等于倾斜的发光元件组EDG的暴露的表面的高度。根据蚀刻绝缘层的工艺，与发光元件组EDG的表面对应的第一半导体层31、第二半导体层32、发光层36和电极层37中的一些可以被部分地暴露，并且连接电极CNE1和CNE2可以设置在第一半导体层31、第二半导体层32、发光层36和电极层37的表面上以防止发生电短路。
在附图中已经示出了发光元件组EDG的元件绝缘层38、电极层37、第二半导体层32和发光层36的表面中的一些被去除，但公开不限于此(见图6)。
可以在蚀刻设置在发光元件组EDG的顶表面上的连接电极CNE1之后，可以设置第三绝缘层PAS3以保护暴露的表面。第三绝缘层PAS3可以与电极层37、第二半导体层32和发光层36的表面直接接触，以保护电极层37、第二半导体层32和发光层36。
在下文中，将描述根据实施例的显示装置10的另一实施例。在以下实施例中，与上述实施例的组件相同的组件将由相同的附图标记表示，并且将省略或简化其重复的描述，并且将描述差异。
图18是示出根据另一实施例的显示装置的子像素的示意性平面图。图19是沿着图18的线E6-E6'和E7-E7'截取的示意性剖视图。图20是图18的区域X5和X6的放大示意性剖视图。
在实施例中，由于有机层110可以形成在选择的位置处，因此可以提高制造显示装置10_1的工艺的精度。实施例与前一实施例的不同之处可以至少在于：可以不蚀刻设置在堤图案BP1和BP2上的连接电极CNE1和CNE2，并且可以仅选择性地蚀刻设置在发光元件组EDG上的连接电极CNE1和CNE2。
具体地，参照图18，由于可以不蚀刻设置在堤图案BP1和BP2的侧表面和顶表面上的连接电极CNE1和CNE2，因此连接电极CNE1和CNE2可以在第二方向DR2上具有比前一实施例中的宽度大的宽度。
参照图19和图20，显示装置10_1可以包括钝化层PL以保护将第二电极RME2和第二连接电极CNE2连接的第二接触部分CT2。钝化层PL可以设置在子区域SA中。由于钝化层PL可以保护第二接触部分CT2，因此即使有机层110在后续工艺中可以不设置在第二接触部分CT2上，也可以保护设置在第二接触部分CT2上的连接电极CNE2不被蚀刻。尽管未示出，但钝化层PL可以设置为保护将第一电极RME1和第一连接电极CNE1连接的第一接触部分CT1。
钝化层PL可以包括无机绝缘材料或有机绝缘材料。在实施例中，在钝化层PL包括无机绝缘材料的情况下，无机绝缘材料可以是氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种。
连接电极CNE1和CNE2可以设置在发光元件组EDG的两端、堤图案BP1和BP2以及堤层BNL上。实施例与前一实施例的不同之处可以在于：连接电极CNE1和CNE2可以设置在堤图案BP1和BP2以及堤层BNL的最上部分上。
有机层110可以仅设置在发射区域EMA中。有机层110可以不设置在子区域SA中。有机层110可以仅设置在堤图案BP1与BP2之间。有机层110可以设置为围绕发光元件组EDG，并且可以设置为使发光元件组EDG的一部分暴露。设置在堤图案BP1与BP2之间的有机层110与前一实施例的有机层110_2可以具有基本上相同的结构，并且可以与前一实施例的有机层110_2包括相同的有机材料。
根据实施例的显示装置10_1可以包括保护子区域SA的钝化层PL以及仅设置在堤图案BP1与BP2之间的有机层110。由于有机层110可以仅选择性地设置在需要去除连接电极CNE1和CNE2的局部区域中，因此可以提高制造工艺的精度。
在下文中，将参照其他附图描述用于制造显示装置10_1的工艺。
图21至图24是示出根据另一实施例的制造显示装置的方法的示意性剖视图。
参照图21，可以在于基底SUB上彼此间隔开的第一电极RME1和第二电极RME2上对准发光元件组EDG。可以通过在发光元件组EDG上形成绝缘材料层并蚀刻绝缘材料层来形成第二绝缘层PAS2。在蚀刻工艺中，可以使发光元件组EDG的顶表面暴露。可以在其上部可以被部分地暴露的发光元件组EDG上形成连接电极CNE1和CNE2(见图8至图11)。
接着，可以在连接电极CNE1和CNE2上形成钝化层PL，该钝化层PL保护将连接电极CNE1和CNE2以及电极RME1和RME2连接的接触部分CT1和CT2。
参照图22，可以仅选择性地在堤图案BP1与BP2之间形成有机层110。形成有机层110的工艺可以通过与前一实施例中的同一工艺执行，但不限于此。有机层110可以设置为围绕发光元件组EDG。
参照图23和图24，可以蚀刻发光元件组EDG的侧表面和顶表面上的未设置有机层110的区域中的连接电极CNE1和CNE2。此后，可以形成与通过蚀刻连接电极CNE1和CNE2而暴露的发光元件组EDG的表面接触的第三绝缘层PAS3。
根据实施例，即使有机层110可以不设置在第一接触部分CT1或第二接触部分CT2上，第一接触部分CT1或第二接触部分CT2也可以被钝化层PL保护。因此，有机层110可以选择性地涂覆在期望的区域中。
根据实施例，在有机材料层(图12中的“1100”)被涂覆在显示装置的整个表面上且然后被热处理以被平坦化的情况下，可能需要考虑由堤图案BP1和BP2以及堤层BNL引起的斜率。例如，在有机材料层1100涂覆在具有不同高度的堤图案BP1和BP2以及堤层BNL上的情况下，需要考虑回流。根据实施例，通过不在堤图案BP1和BP2以及堤层BNL上涂覆有机层110，可以不需要考虑有机层110的回流，并且可以仅在必要的部分上选择性地涂覆有机层110。因此，可以改善显示装置10的工艺的精度，并且可以改善有机层110的平坦度。
在总结详细描述时，本领域技术人员将理解的是，在不脱离公开的原理的情况下，可以对实施例进行许多变化和修改。因此，所公开的实施例仅在一般和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种显示装置，所述显示装置包括：
第一电极和第二电极，设置在基底上以彼此间隔开；
第一绝缘层，设置在所述第一电极和所述第二电极上；
发光元件，设置在所述第一绝缘层上；
第一连接电极，在所述第一绝缘层上与所述发光元件的第一端电接触；以及
有机层，设置在所述第一连接电极上，并且围绕所述发光元件。
2.如权利要求1所述的显示装置，其中，所述有机层的顶表面和所述第一连接电极的顶表面彼此平坦。
3.如权利要求1所述的显示装置，其中，所述发光元件的顶表面的一部分从所述有机层的表面突出。
4.如权利要求1所述的显示装置，其中，所述第一连接电极不设置在所述发光元件的顶表面上。
5.如权利要求1所述的显示装置，其中，
所述有机层的高度大于所述发光元件的直径，并且所述有机层的所述高度小于所述发光元件的所述直径的1.5倍。
6.如权利要求1所述的显示装置，其中，所述有机层的高度在500nm至825nm的范围内。
7.如权利要求1所述的显示装置，其中，所述有机层包括透光有机材料。
8.如权利要求1所述的显示装置，其中，
所述发光元件包括：半导体层；发光层，设置在所述半导体层之间；以及元件绝缘层，部分地围绕所述半导体层和所述发光层的外侧表面，并且
所述元件绝缘层使所述发光层的表面暴露。
9.如权利要求8所述的显示装置，所述显示装置还包括：
第二绝缘层，设置在所述发光元件和所述有机层上，
其中，所述第二绝缘层与所述发光层物理接触。
10.如权利要求1所述的显示装置，其中，
所述第一连接电极通过接触部分电连接到所述第一电极，并且
所述有机层设置为覆盖所述接触部分。
11.如权利要求10所述的显示装置，其中，
所述有机层包括设置在所述接触部分上的部分以及围绕所述发光元件的另一部分，并且
所述部分和所述另一部分彼此间隔开，并且堤层置于所述部分与所述另一部分之间。
12.如权利要求1所述的显示装置，其中，
所述发光元件具有与所述第一端相对的第二端，
所述第二端与设置在所述第一绝缘层上的第二连接电极电接触，并且
所述第二连接电极的顶表面和所述有机层的顶表面彼此平坦。
13.如权利要求1所述的显示装置，所述显示装置还包括：
钝化层，设置为覆盖所述第一连接电极，
其中，所述第一连接电极通过接触部分电连接到所述第一电极。
14.一种制造显示装置的方法，所述方法包括以下步骤：
在第一电极和第二电极上对准发光元件，所述第一电极和所述第二电极在基底上彼此间隔开；
使所述发光元件的半导体层至少部分地暴露；
在所述发光元件上形成连接电极；
在所述发光元件和所述连接电极上形成有机层；以及
蚀刻所述连接电极的其上未设置有所述有机层的部分。
15.如权利要求14所述的方法，其中，形成所述有机层的步骤包括：
形成覆盖所述发光元件和所述连接电极的有机材料层；以及
对所述有机材料层进行热处理和平坦化。
16.如权利要求14所述的方法，其中，所述有机层的高度形成为低于所述半导体层的暴露的顶表面的高度。
17.如权利要求14所述的方法，其中，使所述发光元件的所述半导体层至少部分地暴露的步骤包括：
在所述发光元件上形成绝缘材料层；以及
蚀刻所述绝缘材料层以形成绝缘层。
18.如权利要求14所述的方法，其中，执行蚀刻所述连接电极的步骤，以蚀刻在所述连接电极之中的设置在所述发光元件的所述暴露的半导体层上的所述连接电极。
19.如权利要求14所述的方法，所述方法还包括以下步骤：
在所述连接电极和所述发光元件上形成绝缘层，
其中，所述绝缘层设置为与所述发光元件的所述暴露的半导体层物理接触。
20.如权利要求14所述的方法，所述方法还包括以下步骤：
在形成所述有机层的步骤之前，形成钝化层，所述钝化层设置为覆盖将所述连接电极和电压线连接的接触部分。
CN202310018750.0A 2022-01-20 2023-01-06 显示装置和制造该显示装置的方法 Pending CN116469992A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220008382A KR20230112772A (ko) 2022-01-20 2022-01-20 표시 장치 및 이의 제조 방법
KR10-2022-0008382 2022-01-20

Publications (1)

Publication Number Publication Date
CN116469992A true CN116469992A (zh) 2023-07-21

Family

ID=87161245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310018750.0A Pending CN116469992A (zh) 2022-01-20 2023-01-06 显示装置和制造该显示装置的方法

Country Status (3)

Country Link
US (1) US20230231078A1 (zh)
KR (1) KR20230112772A (zh)
CN (1) CN116469992A (zh)

Also Published As

Publication number Publication date
KR20230112772A (ko) 2023-07-28
US20230231078A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
US11670628B2 (en) Display device
CN113707686A (zh) 显示装置
EP3866195B1 (en) Display device
US20220045241A1 (en) Display device and method for manufacturing the same
EP3993033A2 (en) Display device and method of fabricating the same
US20230128161A1 (en) Display device and manufacturing method therefor
CN114551526A (zh) 显示装置
CN116469992A (zh) 显示装置和制造该显示装置的方法
CN220367927U (zh) 显示设备
CN219696456U (zh) 显示装置
US20230253412A1 (en) Display device and manufacturing method of the same
US20230246139A1 (en) Display device and method for fabricating the same
US20230197901A1 (en) Display device and method for fabricating the same
CN220383494U (zh) 显示装置
US20220359790A1 (en) Display device
CN221150022U (zh) 显示装置
EP4246577A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
US20230142777A1 (en) Display device
US20230275189A1 (en) Display device
EP4109571A1 (en) Display device
CN116490031A (zh) 显示装置
CN116344704A (zh) 显示装置
CN117596979A (zh) 显示装置
CN117637797A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication