CN117596979A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117596979A
CN117596979A CN202310775748.8A CN202310775748A CN117596979A CN 117596979 A CN117596979 A CN 117596979A CN 202310775748 A CN202310775748 A CN 202310775748A CN 117596979 A CN117596979 A CN 117596979A
Authority
CN
China
Prior art keywords
electrode
layer
metal layer
display device
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310775748.8A
Other languages
English (en)
Inventor
南润龙
具素英
金亿洙
金亨度
金亨俊
朴晙晳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117596979A publication Critical patent/CN117596979A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/88—Terminals, e.g. bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置包括：第一电极和与第一电极隔开的第二电极；第一绝缘层，在第一电极和第二电极上；多个发光元件，在第一绝缘层上并且在第一电极和第二电极上；第一连接电极，在第一电极上并且接触多个发光元件；以及第二连接电极，在第二电极上并且接触多个发光元件，其中，第一电极和第二电极中的每个包括第一金属层和第二金属层，第二金属层在第一金属层上并且包括与第一金属层不同的材料，第一金属层的厚度在至之间，并且第一电极和第二电极中的每个的厚度为或更小。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着多媒体的发展，显示装置变得越来越重要。因此，正在使用诸如有机发光显示器(OLED)和液晶显示器(LCD)的各种类型的显示装置。
作为用于显示显示装置的图像的装置，存在包括发光元件的自发光显示装置。自发光显示装置可以是使用有机材料作为发光材料的有机发光显示器或使用无机材料作为发光材料的无机发光显示器。
发明内容
本公开的实施方式的方面和特征提供了能够防止在设置在电极上的绝缘层中出现薄膜缺陷的显示装置。
然而，本公开的实施方式的方面和特征不限于本文中所阐述的方面和特征。通过参考以下给出的本公开的详细描述，本公开的上述和其它方面对于本公开所属领域中的普通技术人员将变得更加显而易见。
根据本公开的一个或更多个实施方式，显示装置包括：第一电极和与第一电极隔开的第二电极；第一绝缘层，在第一电极和第二电极上；多个发光元件，在第一绝缘层上并且在第一电极和第二电极上；第一连接电极，在第一电极上并且接触多个发光元件；以及第二连接电极，在第二电极上并且接触多个发光元件，其中，第一电极和第二电极中的每个包括第一金属层和第二金属层，第二金属层在第一金属层上并且包括与第一金属层不同的材料，第一金属层的厚度在至/>之间，并且第一电极和第二电极中的每个的厚度为或更小。
第一电极和第二电极可以具有25度或更小的锥角。
第一金属层和第二金属层可以具有相同的锥角。
第一金属层的锥角可以大于第二金属层的锥角。
第一金属层包括钼(Mo)，并且第二金属层可以包括包含铝(Al)、镍(Ni)和镧(La)的合金。
第一金属层的宽度可以大于第二金属层的宽度，并且第二金属层的下表面的一端可以从第一金属层的上表面的一端向内凹陷。
显示装置还可以包括在多个发光元件上的第二绝缘层，其中，第一连接电极和第二连接电极可以在第二绝缘层上。
第一连接电极和第二连接电极可以接触第二绝缘层的在多个发光元件上的部分的侧表面。
显示装置还可以包括在第二绝缘层和第二连接电极上的第三绝缘层，其中，第一连接电极可以在第三绝缘层上。
显示装置还可以包括：与第一电极重叠的第一壁和与第二电极重叠的第二壁；以及堤层，在显示装置的其中定位有多个发光元件的区域周围，其中，多个发光元件可以在第一壁和第二壁之间。
第一电极可以在第一壁上(例如，直接在第一壁上)，并且第二电极可以在第二壁上(例如，直接在第二壁上)。
第一壁和第二壁中的每个可以在第一绝缘层上，第一连接电极可以在第一壁上，并且第二连接电极可以在第二壁上。
显示装置还可以包括：第一导电层，包括在其上定位有第一电极和第二电极的衬底上的底部金属层、第一电压布线和第二电压布线；缓冲层，在第一导电层上；第一有源层和第二有源层，在缓冲层上；第一栅极绝缘层，在第一有源层和第二有源层上；第二导电层，在第一栅极绝缘层上，并且包括与第一有源层重叠的第一栅电极和与第二有源层重叠的第二栅电极；第一层间绝缘层，在第二导电层上；第三导电层，在第一层间绝缘层上，并且包括接触底部金属层和第一有源层的第一导电图案、接触第二电压布线的第二导电图案及接触第一有源层和第一电压布线的第三导电图案；以及过孔层，在第三导电层上，其中，第一电极在过孔层上以接触第一导电图案，并且第二电极在过孔层上以接触第二导电图案。
显示装置还可以包括：第一导电层，包括在其上定位有第一电极和第二电极的衬底上的底部金属层、第一电压布线和第二电压布线；缓冲层，在第一导电层上；第一有源层和第二有源层，在缓冲层上；第一栅极绝缘层，在第一有源层和第二有源层上；第二导电层，在第一栅极绝缘层上，并且包括与第一有源层重叠的第一栅电极和与第二有源层重叠的第二栅电极；第一层间绝缘层，在第二导电层上；以及过孔层，在第一层间绝缘层上，其中，第一电极可以在过孔层上以接触第一有源层和底部金属层，并且第二电极可以在过孔层上以接触第二电压布线。
根据本公开的一个或更多个实施方式，显示装置包括：第一电极和与第一电极隔开的第二电极；与第一电极重叠的第一壁和与第二电极重叠的第二壁；第一绝缘层，在第一电极和第二电极上；多个发光元件，在第一绝缘层上并且在第一电极和第二电极上，多个发光元件在第一壁和第二壁之间，第一连接电极，在第一电极上并且接触多个发光元件；以及第二连接电极，在第二电极上并且接触多个发光元件，其中，第一电极和第二电极中的每个包括第一金属层和第二金属层，第二金属层在第一金属层上并且包括与第一金属层不同的材料，并且第一电极和第二电极具有25度或更小的锥角。
第一金属层和第二金属层可以具有相同的锥角。
第一金属层的锥角可以大于第二金属层的锥角。
第一金属层的厚度可以在至/>之间，并且第一电极和第二电极中的每个的厚度可以为/>或更小。
第一金属层可以包括钼(Mo)，并且第二金属层包括包含铝(Al)、镍(Ni)和镧(La)的合金。
显示装置还可以包括在多个发光元件上的第二绝缘层以及在第二绝缘层和第二连接电极上的第三绝缘层，其中，第一连接电极可以在第三绝缘层上。
附图说明
从以下结合附图对实施方式的描述中，这些和/或其它方面将变得显而易见并且更容易理解，在附图中：
图1是根据一个或更多个实施方式的显示装置的示意性平面图；
图2是示出根据一个或更多个实施方式的包括在显示装置中的多个布线的布置的平面图；
图3是根据一个或更多个实施方式的显示装置的子像素的等效电路图；
图4是根据一个或更多个实施方式的显示装置的像素的平面图；
图5是沿着图4的线E1-E1'截取的剖视图；
图6是沿着图4的线E2-E2'截取的剖视图；
图7是图5的部分A的放大视图；
图8是根据一个或更多个实施方式的发光元件的示意性剖面图；
图9至图12是示意性地示出根据一个或更多个实施方式的形成显示装置的电极的工艺的剖视图；
图13是示出根据一个或更多个实施方式的相对于电极的每层的厚度的锥角的曲线图；
图14A至图14D是示出根据一个或更多个实施方式的根据电极的厚度的锥角的显微照片；
图15A至图15D是示出根据一个或更多个实施方式的根据电极的第一金属层的厚度的锥角的显微照片；
图16和图17是示出根据一个或更多个实施方式的显示装置中的电极的一端的剖视图；
图18和图19是根据一个或更多个实施方式的显示装置的剖视图；以及
图20和图21是根据一个或更多个实施方式的显示装置的剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，在附图中示出了本公开的实施方式。然而，本公开可以以不同的形式来实施，并且不应被解释为限于在本文中阐述的实施方式。更确切地说，提供这些实施方式使得本公开将是透彻的和完整的，并且将向本领域技术人员完全传达本公开的范围。
还将理解，当层被称为在另一层或衬底“上”时，它可以直接在所述另一层或衬底上，或者也可以存在介于中间的层。在整个说明书中，相同的附图标记表示相同的组件。
将理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参考附图描述实施方式。
图1是根据一个或更多个实施方式的显示装置10的示意性平面图。
参考图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏的任何电子装置。显示装置10的示例可以包括电视、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机和摄像机，它们中的全部都提供显示屏。
显示装置10包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。下面将描述应用无机发光二极管显示面板作为显示面板的示例的情况，但是本公开不限于这种情况，并且也可以应用其它显示面板，只要相同的技术精神适用即可。
可以对显示装置10的形状进行各种修改。例如，显示装置10可以具有诸如水平长矩形、垂直长矩形、正方形、具有圆角(顶点)的四边形、其它多边形或圆形的各种形状。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中，示出了成形为在第二方向DR2上长的矩形的显示装置10。
显示装置10可以包括显示区域DPA和沿着显示区域DPA的边缘或外围的非显示区域NDA。显示区域DPA是可以显示图像的区域，并且非显示区域NDA是不显示图像的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为无效区域。显示区域DPA通常可以占据显示装置10的中央(或中央区)。
显示区域DPA可以包括多个像素PX。像素PX可以布置在矩阵方向上。例如，像素PX可以沿着矩阵的行和列布置。像素PX中的每个在平面图中可以是矩形的或正方形的。然而，本公开不限于此，并且像素PX中的每个还可以具有每一侧相对于一方向倾斜的菱形形状。像素PX可以布置成条型或岛型。此外，像素PX中的每个可以包括发射特定波长带的光以显示特定颜色的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以是矩形的，并且非显示区域NDA可以设置成与显示区域DPA的四个侧相邻。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的布线或电路驱动器可以位于每个非显示区域NDA中，或者外部装置可以安装在每个非显示区域NDA中。
图2是示出根据一个或更多个实施方式的包括在显示装置10中的多个布线的布置的平面图。
参考图2，显示装置10可以包括多条布线。显示装置10可以包括多条扫描线SL1和SL2、多条数据线DTL1至DTL3、初始化电压布线VIL和多条电压布线VL(VL1至VL4)。此外，在一个或更多个实施方式中，还可以在显示装置10中设置其它布线。所述布线可以包括由第一导电层制成并在第一方向DR1上延伸的布线和由第三导电层制成并在第二方向DR2上延伸的布线。然而，布线在其上延伸的方向不限于此。
第一扫描线SL1和第二扫描线SL2可以在第二方向DR2上延伸。每对第一扫描线SL1和第二扫描线SL2可以设置成彼此相邻，并且可以在第一方向DR1上与其它第一扫描线SL1和其它第二扫描线SL2隔开。每对第一扫描线SL1和第二扫描线SL2可以连接到扫描驱动器SCD。第一扫描线SL1和第二扫描线SL2可以从非显示区域NDA中的扫描驱动器SCD延伸到显示区域DPA。
在本公开中，术语“连接”可以意指任何一个构件和另一构件不仅可以通过物理接触而且还可以通过又一构件(例如，电连接)彼此连接。此外，可以理解，任何一个部分和另一部分彼此连接为一个整体构件。此外，任何一个构件和另一个构件之间的连接可以解释为除了通过直接接触的连接之外还包括通过又一构件的电连接。
数据线DTL可以在第一方向DR1上延伸。数据线DTL包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3。第一数据线DTL1中的一条、第二数据线DTL2中的一条和第三数据线DTL3中的一条形成一个组并且设置成彼此相邻。数据线DTL1至DTL3中的每条可以从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。然而，本公开不限于此，并且数据线DTL也可以以相等的间隔设置在将在后面描述的每对第一电压布线VL1和第二电压布线VL2之间。
初始化电压布线VIL可以在第一方向DR1上延伸。初始化电压布线VIL中的每条可以设置在数据线DTL之间。初始化电压布线VIL可以从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第一电压布线VL1和第二电压布线VL2在第一方向DR1上延伸，并且第三电压布线VL3和第四电压布线VL4在第二方向DR2上延伸。第一电压布线VL1和第二电压布线VL2可以沿着第二方向DR2交替地布置，并且第三电压布线VL3和第四电压布线VL4可以沿着第一方向DR1交替地布置。第一电压布线VL1和第二电压布线VL2可以在第一方向DR1上延伸以跨越显示区域DPA。在第三电压布线VL3和第四电压布线VL4之中，一些布线可以设置在显示区域DPA中，并且其它布线可以设置在位于显示区域DPA的在第一方向DR1上的两侧上的非显示区域NDA中。第一电压布线VL1和第二电压布线VL2可以由与第三电压布线VL3和第四电压布线VL4设置在不同的层上的导电层形成。第一电压布线VL1中的每条可以连接到至少一条第三电压布线VL3，并且第二电压布线VL2中的每条可以连接到至少一条第四电压布线VL4。电压布线VL可以在整个显示区域DPA中具有网状结构。然而，本公开不限于此。
数据线DTL、初始化电压布线VIL、第一电压布线VL1和第二电压布线VL2可以电连接到至少一个布线焊盘WPD。每个布线焊盘WPD可以设置在非显示区域NDA中。在一个或更多个实施方式中，每个布线焊盘WPD可以设置在位于显示区域DPA的下侧(即，在第一方向DR1上的第二侧)上的焊盘区域PDA中。每对第一扫描线SL1和第二扫描线SL2连接到设置在非显示区域NDA中的扫描驱动器SCD，并且数据线DTL连接到不同的数据布线焊盘WPD_DT。初始化电压布线VIL中的每条连接到初始化布线焊盘WPD_VIL、第一电压布线VL1连接到第一电压布线焊盘WPD_VL1，并且第二电压布线VL2连接到第二电压布线焊盘WPD_VL2。外部装置可以安装在布线焊盘WPD上。外部装置可以通过各向异性导电膜、超声接合等安装在布线焊盘WPD上。尽管在附图中每个布线焊盘WPD设置在位于显示区域DPA的下侧上的焊盘区域PDA中，但是本公开不限于此。布线焊盘WPD中的一些也可以设置在位于显示区域DPA的左侧和右侧中的任何一个或上侧上的区域中。
显示装置10的每个像素PX或子像素SPXn(其中，n为1至3的整数)包括像素驱动电路。上述布线可以在穿过每个像素PX或在每个像素PX周围穿过的同时向每个像素驱动电路传输驱动信号。像素驱动电路可以包括晶体管和电容器。每个像素驱动电路中的晶体管和电容器的数量可以不同地改变。根据一个或更多个实施方式，显示装置10的每个子像素SPXn可以具有其中像素驱动电路包括三个晶体管和一个电容器的3T1C结构。尽管以下将使用3T1C结构作为示例来描述像素驱动电路，但是本公开不限于此，并且也可以适用诸如2T1C结构、7T1C结构和6T1C结构的其它各种修改结构。
图3是根据一个或更多个实施方式的设置在显示装置10中的子像素SPXn的像素电路图。
参考图3，根据一个或更多个实施方式的显示装置10的每个子像素SPXn除了发光二极管EL之外还包括三个晶体管T1至T3以及一个存储电容器Cst。
发光二极管EL根据通过第一晶体管T1供应的电流发射光。发光二极管EL包括第一电极、第二电极以及设置在它们之间的至少一个发光元件。发光元件可以响应于从第一电极和第二电极接收的电信号而发射特定波长带的光。
发光二极管EL的第一端可以连接到第一晶体管T1的源电极，并且发光二极管EL的第二端可以连接到第二电压布线VL2，其中，第二电压布线VL2被供应比第一电压布线VL1的高电势电压(以下称为第一供电电压)低的低电势电压(以下称为第二供电电压)。
第一晶体管T1根据第一晶体管T1的栅电极和源电极之间的电压差来调节从被供应第一供电电压的第一电压布线VL1流向发光二极管EL的电流。例如，第一晶体管T1可以是用于驱动发光二极管EL的驱动晶体管。第一晶体管T1可以具有连接到第二晶体管T2的源电极的栅电极、连接到发光二极管EL的第一端的源电极以及连接到被施加第一供电电压的第一电压布线VL1的漏电极。
第二晶体管T2由第一扫描线SL1的扫描信号导通，以将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2可以具有连接到第一扫描线SL1的栅电极、连接到第一晶体管T1的栅电极的源电极以及连接到数据线DTL的漏电极。
第三晶体管T3由第二扫描线SL2的扫描信号导通，以将初始化电压布线VIL连接到发光二极管EL的第一端。第三晶体管T3可以具有连接到第二扫描线SL2的栅电极、连接到初始化电压布线VIL的漏电极以及连接到发光二极管EL的第一端或第一晶体管T1的源电极的源电极。
在一个或更多个实施方式中，晶体管T1至T3中的每个的源电极和漏电极不限于以上描述，并且晶体管T1至T3中的每个的源电极和漏电极可以与以上描述的情况相反。此外，晶体管T1至T3中的每个可以形成为薄膜晶体管(TFT)。此外，尽管在图3中晶体管T1至T3中的每个主要被描述为N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。即，晶体管T1至T3中的每个也可以形成为P型MOSFET，或者晶体管T1至T3中的一些晶体管可以形成为N型MOSFET并且晶体管T1至T3中的其它晶体管可以形成为P型MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst存储第一晶体管T1的栅电压和源电压之间的差。
在图3的实施方式中，第二晶体管T2的栅电极可以连接到第一扫描线SL1，并且第三晶体管T3的栅电极可以连接到第二扫描线SL2。第一扫描线SL1和第二扫描线SL2可以是不同的扫描线，并且第二晶体管T2和第三晶体管T3可以由从不同的扫描线传输的扫描信号导通。然而，本公开不限于此。
在一个或更多个实施方式中，第二晶体管T2和第三晶体管T3的栅电极可以连接到相同的扫描线。第二晶体管T2和第三晶体管T3可以由从相同的扫描线传输的扫描信号并行地(例如，同时)导通。
现在将进一步参考其它附图详细描述根据一个或更多个实施方式的显示装置10的像素PX的结构。
图4是根据一个或更多个实施方式的显示装置10的像素PX的平面图。
图4示出了设置在显示装置10的一个像素PX中的电极RME(RME1和RME2)、壁BP1和BP2、堤层BNL、多个发光元件ED以及连接电极CNE(CNE1和CNE2)的平面布置。
参考图4，显示装置10的像素PX中的每个可以包括多个子像素SPXn。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素SPXn也可以发射相同颜色的光。在一个或更多个实施方式中，子像素SPXn可以发射蓝光。尽管在附图中一个像素PX包括三个子像素SPXn，但是本公开不限于此，并且像素PX也可以包括更多数量的子像素SPXn。
显示装置10的每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中设置有发光元件ED以发射特定波长带的光的区域。非发射区域可以是其中没有设置发光元件ED并且由于从发光元件ED发射的光没有到达此区域而没有光从其输出的区域。
发射区域EMA可以包括其中设置有发光元件ED的区域以及与发光元件ED相邻并且从发光元件ED发射的光从其输出的区域。例如，发射区域EMA还可以包括从发光元件ED发射的光在被其它构件反射或折射之后从其输出的区域。在每个子像素SPXn中可以设置多个发光元件ED，并且设置发光元件ED的区域和与此区域相邻的区域可以形成发射区域EMA。
尽管在附图中子像素SPXn的各个发射区域EMA具有相同的面积，但是本公开不限于此。在一个或更多个实施方式中，根据从设置在子像素SPXn中的发光元件ED发射的光的颜色或波长带，每个子像素SPXn的发射区域EMA可以具有不同的面积。
每个子像素SPXn还可以包括设置在非发射区域中的子区域SA。相应子像素SPXn的子区域SA可以设置在发射区域EMA的下侧(其为在第一方向DR1上的第二侧)上。发射区域EMA和子区域SA可以沿着第一方向DR1交替地布置，并且子区域SA可以设置于在第一方向DR1上彼此隔开的不同子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以沿着第一方向DR1交替地布置，并且可以各自沿着第二方向DR2重复地布置。然而，本公开不限于此，并且发射区域EMA和子区域SA在多个像素PX中的布置也可以不同于图4中的布置。
因为发光元件ED不设置在子区域SA中，所以光可以不从子区域SA射出，但是设置在每个子像素SPXn中的电极RME中的每个的一部分可以设置在子区域SA中。设置在不同子像素SPXn中的电极RME可以在子区域SA的分离部分ROP中彼此分离。
根据一个或更多个实施方式的显示装置10可以包括电极RME(RME1和RME2)、壁BP1和BP2、堤层BNL、发光元件ED以及连接电极CNE(CNE1和CNE2)。
壁BP1和BP2可以设置在每个子像素SPXn的发射区域EMA中。壁BP1和BP2可以在第一方向DR1上延伸，并且可以在第二方向DR2上彼此隔开。
例如，壁BP1和BP2可以包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此隔开的第一壁BP1和第二壁BP2。第一壁BP1可以设置在发射区域EMA的中央的左侧(其为在第二方向DR2上的第一侧)上，并且第二壁BP2可以与第一壁BP1隔开并且设置在发射区域EMA的中央的右侧(其为在第二方向DR2上的第二侧)上。第一壁BP1和第二壁BP2可以沿着第二方向DR2交替地布置，并且可以在显示区域DPA中设置为岛状图案。多个发光元件ED可以设置在第一壁BP1和第二壁BP2之间。
第一壁BP1和第二壁BP2可以在第一方向DR1上具有相同的长度，但是可以在第一方向DR1上比由堤层BNL围绕的发射区域EMA短。第一壁BP1和第二壁BP2可以与堤层BNL的在第二方向DR2上延伸的部分隔开。在一个或更多个实施方式中，壁BP1和BP2中的每个在第一方向DR1上的长度可以小于由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度。然而，本公开不限于此，并且壁BP1和BP2也可以与堤层BNL一体，或者可以与堤层BNL的在第二方向DR2上延伸的部分部分地重叠。在这种情况下，壁BP1和BP2中的每个在第一方向DR1上的长度可以等于或大于由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度。
尽管在附图中在每个子像素SPXn中设置两个壁BP1和BP2，但是本公开不限于此。壁BP1和BP2的数量和形状可以根据电极RME的数量和布置结构而变化。
电极RME(RME1和RME2)在一个方向上延伸并且设置在每个子像素SPXn中。电极RME1和RME2可以在第一方向DR1上延伸以处于每个子像素SPXn的发射区域EMA和子区域SA中，并且可以在第二方向DR2上彼此隔开。电极RME可以电连接到将在后面描述的发光元件ED。然而，本公开不限于此，并且电极RME也可以不电连接到发光元件ED。
显示装置10可以包括设置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1设置在发射区域EMA的中央的左侧上，并且第二电极RME2在第二方向DR2上与第一电极RME1隔开且设置在发射区域EMA的中央的右侧上。第一电极RME1可以设置在第一壁BP1上，并且第二电极RME2可以设置在第二壁BP2上。第一电极RME1和第二电极RME2可以延伸超出堤层BNL，以处于子区域SA的一部分和相应的子像素SPXn中。在第一方向DR1上的不同子像素SPXn的第一电极RME1和第二电极RME2可以通过位于任何一个子像素SPXn的子区域SA中的分离部分ROP彼此隔开或分离。
尽管在附图中每个子像素SPXn中的两个电极RME在第一方向DR1上延伸，但是本公开不限于此。例如，在显示装置10中，可以在一个子像素SPXn中设置更多数量的电极RME，或者电极RME可以部分地弯曲并且可以根据位置而具有不同的宽度。
堤层BNL可以在子像素SPXn(诸如，子像素SPXn的发射区域EMA和子区域SA)周围(例如，可以围绕子像素SPXn(诸如，子像素SPXn的发射区域EMA和子区域SA))。堤层BNL可以设置于在第一方向DR1和第二方向DR2上彼此相邻的子像素SPXn之间的边界处，并且也可以设置在发射区域EMA和子区域SA之间的边界处。显示装置10的子像素SPXn(诸如，子像素SPXn的发射区域EMA和子区域SA)可以是由堤层BNL分离的区域。子像素SPXn(诸如，子像素SPXn的发射区域EMA和子区域SA)之间的距离可以根据堤层BNL的宽度而变化。
堤层BNL可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以在整个显示区域DPA中形成栅格图案。堤层BNL可以设置在每个子像素SPXn的边界处，以分离邻近的子像素SPXn。此外，堤层BNL可以在设置在每个子像素SPXn中的发射区域EMA和子区域SA周围(例如，可以围绕设置在每个子像素SPXn中的发射区域EMA和子区域SA)，以将它们彼此分离。
发光元件ED可以设置在发射区域EMA中。发光元件ED可以设置在壁BP1和BP2之间，并且可以在第一方向DR1上彼此隔开。在一个或更多个实施方式中，发光元件ED可以在一方向上延伸，并且其两端可以分别设置在不同的电极RME上。每个发光元件ED的长度可以大于在第二方向DR2上隔开的电极RME之间的距离。发光元件ED在其上延伸的方向可以基本上垂直于电极RME在其上延伸的第一方向DR1。然而，本公开不限于此，并且发光元件ED在其上延伸的方向也可以是第二方向DR2或倾斜于第二方向DR2的方向。
连接电极CNE(CNE1和CNE2)可以设置在电极RME以及壁BP1和BP2上。连接电极CNE可以在一方向上延伸并且可以彼此隔开。连接电极CNE中的每个可以接触发光元件ED，并且可以电连接到电极RME或电极RME下方的导电层。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以在第一方向DR1上延伸，并且可以设置在第一电极RME1或第一壁BP1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以从发射区域EMA超出堤层BNL延伸到子区域SA。第二连接电极CNE2可以在第一方向DR1上延伸，并且可以设置在第二电极RME2或第二壁BP2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以从发射区域EMA超出堤层BNL延伸到子区域SA。
图5是沿着图4的线E1-E1'截取的剖视图。图6是沿着图4的线E2-E2'截取的剖视图。
图5示出了跨越设置在第一子像素SPX1中的发光元件ED的两端以及电极接触孔CTD和CTS的剖面。图6示出了跨越设置在第一子像素SPX1中的发光元件ED的两端以及接触部分CT1和CT2的剖面。
结合图4参考图5和图6，在显示装置10的剖面结构中，显示装置10可以包括第一衬底SUB以及设置在第一衬底SUB上的半导体层、多个导电层和多个绝缘层。此外，显示装置10可以包括电极RME(RME1和RME2)、发光元件ED以及连接电极CNE(CNE1和CNE2)。
第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，第一衬底SUB可以是刚性衬底，但是也可以是可以弯曲、折叠、卷曲等的柔性衬底。第一衬底SUB可以包括显示区域DPA和在显示区域DPA周围(例如，围绕显示区域DPA)的非显示区域NDA，并且显示区域DPA可以包括发射区域EMA和作为非发射区域的一部分的子区域SA。
第一导电层可以包括底部金属层BML、第一电压布线VL1和第二电压布线VL2。底部金属层BML在第一衬底SUB的厚度方向(例如，第三方向DR3)上与第一晶体管T1的第一有源层ACT1重叠。底部金属层BML可以防止光进入第一晶体管T1的第一有源层ACT1，或者可以电连接到第一有源层ACT1以稳定第一晶体管T1的电特性。然而，也可以省略底部金属层BML。
可以将供应给第一电极RME1的高电势电压(或第一供电电压)施加到第一电压布线VL1，并且可以将供应给第二电极RME2的低电势电压(或第二供电电压)施加到第二电压布线VL2。第一电压布线VL1可以通过第三导电层的导电图案(例如，第三导电图案CDP3)电连接到第一晶体管T1。第二电压布线VL2可以通过第三导电层的导电图案(例如，第二导电图案CDP2)电连接到第二电极RME2。
尽管在附图中第一电压布线VL1和第二电压布线VL2设置在第一导电层中(例如，参见图5)，但是本公开不限于此。在一个或更多个实施方式中，第一电压布线VL1和第二电压布线VL2可以设置在第三导电层中并且分别直接电连接到第一晶体管T1和第二电极RME2。
缓冲层BL可以设置在第一导电层和第一衬底SUB上。缓冲层BL可以形成在第一衬底SUB上以保护像素PX的晶体管不受通过易受湿气渗透的第一衬底SUB引入的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以在第三方向DR3上分别与将在后面描述的第二导电层的第一栅电极G1和第二栅电极G2部分地重叠。第二导电层的第一栅电极G1和第二栅电极G2将在后面描述。
半导体层可以包括单晶硅、氧化物半导体等。在一个或更多个实施方式中，半导体层还可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是选自铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)、铟镓锌氧化物(IGZO)和铟镓锌锡氧化物(IGZTO)之中的至少一种。
尽管在附图中显示装置10的每个子像素SPXn中设置有一个第一晶体管T1和一个第二晶体管T2，但是本公开不限于此，并且显示装置10可以包括更多数量的晶体管。
第一栅极绝缘层GI在显示区域DPA中设置在半导体层和缓冲层BL上。第一栅极绝缘层GI可以不设置在焊盘区域PDA中。第一栅极绝缘层GI可以用作晶体管T1和T2中的每个的栅极绝缘膜。在一个或更多个实施方式中，第一栅极绝缘层GI设置在缓冲层BL的整个表面上，但是本公开不限于此。在一个或更多个实施方式中，第一栅极绝缘层GI可以与将在后面描述的第二导电层的栅电极G1和G2一起被图案化，并且因此可以部分地设置在第二导电层与半导体层的有源层ACT1和ACT2之间(例如，参见图5)。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以在第三方向DR3(其为第一衬底SUB的厚度方向)上与第一有源层ACT1的沟道区重叠，并且第二栅电极G2可以在第三方向DR3(其为第一衬底SUB的厚度方向)上与第二有源层ACT2的沟道区重叠。在一个或更多个实施方式中，第二导电层还可以包括存储电容器(例如，参见图3中的Cst)的一个电极。
第一层间绝缘层IL1设置在第二导电层和缓冲层BL上。第一层间绝缘层IL1可以用作第二导电层和设置在第二导电层上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括多个导电图案CDP1至CDP3以及晶体管T1和T2的源电极S1和S2及漏电极D1和D2。导电图案CDP1至CDP3中的一些可以将在不同层上的导电层或半导体层电连接，并且可以用作晶体管T1和T2的源电极/漏电极。
第一导电图案CDP1可以通过穿过第一层间绝缘层IL1的接触孔接触第一晶体管T1的第一有源层ACT1。第一导电图案CDP1可以通过穿过第一层间绝缘层IL1和缓冲层BL的接触孔接触底部金属层BML。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。第一导电图案CDP1可以电连接到第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将从第一电压布线VL1接收的第一供电电压传输到第一电极RME1或第一连接电极CNE1。
第二导电图案CDP2可以通过穿过第一层间绝缘层IL1和缓冲层BL的接触孔接触第二电压布线VL2。第二导电图案CDP2可以电连接到第二电极RME2或第二连接电极CNE2。第二电压布线VL2可以将第二供电电压传输到第二电极RME2或第二连接电极CNE2。
第三导电图案CDP3可以通过穿过第一层间绝缘层IL1和缓冲层BL的接触孔接触第一电压布线VL1。此外，第三导电图案CDP3可以通过穿过第一层间绝缘层IL1的接触孔接触第一晶体管T1的第一有源层ACT1。第三导电图案CDP3可以将第一电压布线VL1电连接到第一晶体管T1，并且可以用作第一晶体管T1的第一漏电极D1。
第二源电极S2和第二漏电极D2中的每个可以通过穿过第一层间绝缘层IL1的接触孔接触第二晶体管T2的第二有源层ACT2。第二晶体管T2可以向第一晶体管T1传输数据信号或传输初始化信号。
第一钝化层PV1设置在第三导电层上。第一钝化层PV1可以用作第三导电层和其它层之间的绝缘膜，并且可以保护第三导电层。
以上描述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以由交替地堆叠的多个无机层组成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以是其中堆叠有包括选自硅氧化物(SiOx)，硅氮化物(SiNx)和硅氮氧化物(SiOxNy)之中的至少一种的无机层的双层，或者可以是其中交替地堆叠有上述无机层的多层。然而，本公开不限于此，并且缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个也可以由包括上述绝缘材料中的一种的一个无机层组成。此外，在一个或更多个实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。
过孔层VIA在显示区域DPA中设置在第一钝化层PV1上。过孔层VIA可以包括诸如聚酰亚胺(PI)的有机绝缘材料，以补偿由于其下方的导电层而导致的台阶差，并且可以形成基本上平坦的上表面。然而，在一些实施方式中，可以省略过孔层VIA。
显示装置10可以包括设置在过孔层VIA、壁BP1和BP2、电极RME(RME1和RME2)、堤层BNL、发光元件ED以及连接电极CNE(CNE1和CNE2)上的显示元件层。此外，显示装置10可以包括多个绝缘层PAS1至PAS3。
壁BP1和BP2可以设置在过孔层VIA上。例如，壁BP1和BP2可以直接设置在过孔层VIA上，并且壁BP1和BP2中的每个的至少一部分可以从过孔层VIA的上表面突出。然而，本公开不限于此。壁BP1和BP2也可以不直接设置在过孔层VIA上。壁BP1和BP2中的每个的突出部分可以具有倾斜侧表面或具备适当的曲率(例如，预定曲率)的弯曲侧表面，并且从发光元件ED发射的光可以通过设置在壁BP1和BP2上的电极RME在过孔层VIA上方被向上反射。与附图中不同，壁BP1和BP2中的每个在剖面中也可以具有具备以适当的曲率(例如，预定曲率)弯曲的外表面的形状，例如，可以具有半圆形或半椭圆形形状。壁BP1和BP2可以包括但是不限于诸如聚酰亚胺(PI)的有机绝缘材料。
电极RME(RME1和RME2)可以设置在壁BP1和BP2以及过孔层VIA上。例如，第一电极RME1和第二电极RME2可以设置在壁BP1和BP2的至少倾斜侧表面上。电极RME的在第二方向DR2上测量的宽度可以小于壁BP1和BP2的在第二方向DR2上测量的宽度，并且第一电极RME1和第二电极RME2之间在第二方向DR2上的距离可以小于壁BP1和BP2之间在第二方向DR2上的距离。第一电极RME1和第二电极RME2中的每个的至少一部分可以直接设置在过孔层VIA上，以使它们处于相同的平面处。
设置在壁BP1和BP2之间的发光元件ED可以在朝向其两端的方向上发射光，并且所发射的光可以朝向设置在壁BP1和BP2上的电极RME行进。每个电极RME可以具有其中设置在壁BP1或BP2上的部分可以反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2中的每个可以覆盖壁BP1或BP2的至少一个侧表面，以反射从发光元件ED发射的光。
电极RME中的每个可以通过在发射区域EMA和子区域SA之间的与堤层BNL重叠的部分中的电极接触孔CTD或CTS直接接触第三导电层。第一电极接触孔CTD可以形成在其中堤层BNL和第一电极RME1重叠的区域中，并且第二电极接触孔CTS可以形成在其中堤层BNL和第二电极RME2重叠的区域中。第一电极RME1可以通过穿过过孔层VIA和第一钝化层PV1的第一电极接触孔CTD接触第一导电图案CDP1。第二电极RME2可以通过穿过过孔层VIA和第一钝化层PV1的第二电极接触孔CTS接触第二电压布线VL2。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1以接收第一供电电压，并且第二电极RME2可以电连接到第二电压布线VL2以接收第二供电电压。然而，本公开不限于此。在一个或更多个实施方式中，电极RME1和RME2可以不电连接到第三导电层的电压布线VL1和VL2，并且将在后面描述的连接电极CNE可以直接连接到第三导电层。
根据一个或更多个实施方式，显示装置10的电极RME1和RME2中的每个可以包括包含不同材料的多个金属层RML1和RML2。显示装置10的电极RME1和RME2中的每个可以包括第一金属层RML1和设置在第一金属层RML1上的第二金属层RML2。显示装置10的电极RME1和RME2中的每个可以包括金属层RML1和RML2，金属层RML1和RML2包括不同的材料以具有小的锥角。因此，可以减少在设置在电极RME1和RME2上的第一绝缘层PAS1中可能出现的空隙或接缝缺陷。
图7是图5的部分A的放大视图。图7示出了图5中的第一电极RME1的一端的放大视图。
参考图5至图7，第一金属层RML1可以是电极RME1和RME2中的每个的基础层。电极RME1和RME2中的每个的第一金属层RML1可以直接设置在过孔层VIA或者壁BP1或BP2上。第一金属层RML1的下表面可以接触过孔层VIA或者壁BP1或BP2的上表面。第二金属层RML2可以是电极RME1和RME2中的每个的上层。电极RME1和RME2中的每个的第二金属层RML2可以直接设置在第一金属层RML1上，并且第二金属层RML2的下表面可以接触第一金属层RML1的上表面。第二金属层RML2的上表面可以接触第一绝缘层PAS1的下表面。
根据一个或更多个实施方式，电极RME1和RME2中的每个的第一金属层RML1可以包括具有比第二金属层RML2高的标准还原电势的金属材料，并且第二金属层RML2可以包括具有高反射率和高电导率的材料。在一个或更多个实施方式中，第一金属层RML1可以包括钼(Mo)，并且第二金属层RML2可以包括包含铝(Al)、镍(Ni)和镧(La)的合金。因为第一金属层RML1包括钼(Mo)，所以第一金属层RML1和包括铝(Al)合金的第二金属层RML2之间的界面粘附可以是强的，并且可以防止金属层RML1和RML2在显示装置10的制造工艺期间被部分地剥离。
尽管第一金属层RML1和第二金属层RML2包括不同的材料，但是它们可以在相同的蚀刻工艺中图案化以形成电极RME1和RME2。因为第一金属层RML1的标准还原电势具有比第二金属层RML2的标准还原电势大的值，所以在使用蚀刻剂的图案化工艺期间，第二金属层RML2的蚀刻速率可以高于第一金属层RML1的蚀刻速率。第二金属层RML2可以在上部部分中以比在其与第一金属层RML1接触的下表面(或下部部分)中高的蚀刻速率被蚀刻，并且可以具有小的锥角。在一个或更多个实施方式中，电极RME1和RME2中的每个的金属层RML1和RML2的锥角TA1和TA2可以是25度或更小，或者可以是5度至25度。
在图7中，第一金属层RML1的第一锥角TA1等于第二金属层RML2的第二锥角TA2。然而，本公开不限于此。在一个或更多个实施方式中，第一金属层RML1的第一锥角TA1和第二金属层RML2的第二锥角TA2可以不同。然而，因为第二金属层RML2比第一金属层RML1厚并且占据电极RME1和RME2中的每个的较大比例，所以至少第二金属层RML2的第二锥角TA2可以是25度或更小，并且第一金属层RML1的第一锥角TA1可以大于第二锥角TA2。
第一金属层RML1和第二金属层RML2的锥角TA1和TA2可以分别根据金属层RML1和RML2的厚度而变化。根据一个或更多个实施方式，第一金属层RML1的厚度TH1可以在至/>之间，并且第二金属层RML2的厚度TH2可以在/>至/>之间。在电极RME1和RME2中的每个中，第一金属层RML1和第二金属层RML2的总厚度(TH1+TH2)可以是/>或更小。当第一金属层RML1的厚度TH1为/>或更小时，可能难以形成金属层，进而降低可加工性。当第一金属层RML1的厚度TH1为/>或更大时，第二金属层RML2的第二锥角TA2可能过小。如果第二金属层RML2的第二锥角TA2太小，则在制造工艺期间光刻胶可能被剥离，导致电极RME1和RME2丢失。此外，当第一金属层RML1的厚度TH1太大时，尽管标准还原电势与第二金属层RML2不同，第一金属层RML1也可能被部分地蚀刻。结果，可能在第一金属层RML1和第二金属层RML2之间形成底切。当第二金属层RML2的厚度TH2为/>或更小时，电极RME1和RME2的厚度可能太小，进而增加电阻。当第二金属层RML2的厚度TH2为或更大时，电极RME1和RME2的锥角TA1和TA2可能太大。在显示装置10中，电极RME1和RME2的金属层RML1和RML2中的每个可以具有在上述范围内的厚度，并且可以具有25度或更小的锥角TA1或TA2。
因为在电极RME1和RME2中的每个的两端处减小了锥角，所以第一绝缘层PAS1的材料可以平滑地沉积在电极RME1和RME2上。此外，由于绝缘材料不是根据其下方的台阶或斜面沉积的，因此可以减少或最小化空隙或接缝缺陷。第一绝缘层PAS1的平滑的膜质量和减少的缺陷可以防止化学溶液渗入到第一绝缘层PAS1的缺陷中并且在显示装置10的制造工艺中的后续工艺期间损坏电极RME1和RME2。
第一绝缘层PAS1可以设置在整个显示区域DPA中，并且可以设置在过孔层VIA和电极RME上。第一绝缘层PAS1可以保护电极RME，同时使电极RME彼此绝缘。因为第一绝缘层PAS1在堤层BNL形成之前覆盖电极RME，所以可以防止在形成堤层BNL的工艺中损坏电极RME。此外，第一绝缘层PAS1可以防止第一绝缘层PAS1上的发光元件ED与其它构件的直接接触，并且因此防止对发光元件ED造成损坏。
在一个或更多个实施方式中，第一绝缘层PAS1可以是台阶状的，使得第一绝缘层PAS1的上表面的一部分于在第二方向DR2上彼此隔开的电极RME之间凹陷。发光元件ED可以设置在第一绝缘层PAS1的台阶状的上表面上，并且在发光元件ED和第一绝缘层PAS1之间可以形成空间。
第一绝缘层PAS1可以包括设置在子区域SA中的接触部分CT1和CT2。接触部分CT1和CT2可以分别与不同的电极RME重叠。例如，第一绝缘层PAS1可以包括与第一电极RME1重叠的第一接触部分CT1和与第二电极RME2重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2中的每个可以穿过第一绝缘层PAS1以暴露其下方的第一电极RME1或第二电极RME2的上表面的一部分。第一接触部分CT1和第二接触部分CT2中的每个还可以穿过设置在第一绝缘层PAS1上的其它绝缘层中的一些。由接触部分CT1和CT2中的每个暴露的电极RME可以接触连接电极CNE。
根据一个或更多个实施方式，在显示装置10中，因为电极RME中的每个包括包含不同的材料的多个金属层RML1和RML2，并且具有相对小的锥角，所以第一绝缘层PAS1可以设置在电极RME上以形成平滑的表面。如上所述，在显示装置10中，可以防止第一绝缘层PAS1的空隙或接缝缺陷，并且可以防止在制造工艺期间因化学溶液渗入到第一绝缘层PAS1的缺陷中而对电极RME1和RME2造成损坏。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以在每个子像素SPXn周围(例如，可以围绕每个子像素SPXn)。堤层BNL可以围绕每个子像素SPXn的发射区域EMA和子区域SA以将它们分离，并且可以围绕显示区域DPA的最外围以将显示区域DPA和非显示区域NDA分离。
与壁BP1和BP2类似，堤层BNL可以具有适当的高度(例如，预定高度)。在一个或更多个实施方式中，堤层BNL的上表面可以在比壁BP1和BP2的上表面高的高度处，并且堤层BNL的厚度可以等于或大于壁BP1和BP2的厚度。在显示装置10的制造工艺期间，堤层BNL可以在喷墨打印工艺中防止墨水溢出到相邻的子像素SPXn。与壁BP1和BP2类似，堤层BNL可以包括诸如聚酰亚胺的有机绝缘材料。
发光元件ED可以设置在发射区域EMA中。发光元件ED可以在壁BP1和BP2之间设置在第一绝缘层PAS1上。发光元件ED在其上延伸的方向可以基本上平行于第一衬底SUB的上表面。如后面将描述的，每个发光元件ED可以包括沿着发光元件ED在其上延伸的方向设置的多个半导体层，并且半导体层可以沿着平行于第一衬底SUB的上表面的方向依次设置。然而，本公开不限于此。当发光元件ED中的每个具有不同的结构时，半导体层可以在垂直于第一衬底SUB的方向上设置。
根据形成上述半导体层的材料，设置在子像素SPXn中的发光元件ED可以发射不同波长带的光。然而，本公开不限于此，并且设置在子像素SPXn中的发光元件ED也可以通过包括由相同材料制成的半导体层来发射相同颜色的光。
发光元件ED可以通过接触连接电极CNE(CNE1和CNE2)而电连接到电极RME和过孔层VIA下方的导电层，并且可以响应于电信号而发射特定波长带的光。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2包括在壁BP1和BP2之间在第一方向DR1上延伸并且设置在发光元件ED上的图案部分。图案部分可以部分地覆盖发光元件ED的外表面(例如，外围表面或外周表面)，但是可以不覆盖发光元件ED的两侧或两端。图案部分在平面图中可以在每个子像素SPXn中形成线型图案或岛状图案。第二绝缘层PAS2的图案部分可以在显示装置10的制造工艺中保护发光元件ED，同时固定发光元件ED。第二绝缘层PAS2还可以填充发光元件ED与发光元件ED下方的第一绝缘层PAS1之间的空间。此外，第二绝缘层PAS2的一部分可以设置在堤层BNL上和子区域SA中。
连接电极CNE(CNE1和CNE2)可以设置在电极RME以及壁BP1和BP2上。第一连接电极CNE1可以设置在第一电极RME1和第一壁BP1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以从发射区域EMA超出堤层BNL延伸到子区域SA。第二连接电极CNE2可以设置在第二电极RME2和第二壁BP2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以从发射区域EMA超出堤层BNL延伸到子区域SA。
第一连接电极CNE1和第二连接电极CNE2中的每个可以接触发光元件ED。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以接触每个发光元件ED的一端。第二连接电极CNE2可以与第二电极RME2部分地重叠并且可以接触每个发光元件ED的另一端。连接电极CNE遍及发射区域EMA和子区域SA设置。连接电极CNE中的每个可以在设置在发射区域EMA中的部分中接触发光元件ED，并且可以在设置在子区域SA中的部分中电连接到第三导电层。第一连接电极CNE1可以接触发光元件ED的第一端，并且第二连接电极CNE2可以接触发光元件ED的第二端。
在显示装置10中，连接电极CNE中的每个可以通过设置在子区域SA中的接触部分CT1或CT2接触电极RME。第一连接电极CNE1可以在子区域SA中通过穿过第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部分CT1接触第一电极RME1。第二连接电极CNE2可以在子区域SA中通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第二接触部分CT2接触第二电极RME2。连接电极CNE可以分别通过电极RME电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1以接收第一供电电压，并且第二连接电极CNE2可以电连接到第二电压布线VL2以接收第二供电电压。连接电极CNE中的每个可以在发射区域EMA中接触发光元件ED，以向发光元件ED传输供电电压。
然而，本公开不限于此。在一个或更多个实施方式中，连接电极CNE可以直接接触第三导电层，或者可以通过不同于电极RME的图案电连接到第三导电层。
连接电极CNE可以包括诸如ITO、IZO、ITZO或铝(Al)的导电材料。例如，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以通过连接电极CNE输出。
第三绝缘层PAS3设置在第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在第二绝缘层PAS2的整个表面上以覆盖第二连接电极CNE2，并且第一连接电极CNE1可以设置在第三绝缘层PAS3上。第三绝缘层PAS3可以设置在过孔层VIA的整个表面上，除了其中设置有第一连接电极CNE1的区域的一部分。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2彼此绝缘，使得第一连接电极CNE1和第二连接电极CNE2彼此不直接接触。
在一个或更多个实施方式中，还可以在第三绝缘层PAS3和第一连接电极CNE1上设置另一绝缘层。所述另一绝缘层可以保护设置在第一衬底SUB上的构件免受外部环境的影响。
以上描述的第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以包括无机绝缘材料，或者第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料，但是第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个或至少任何一个可以形成其中多个绝缘层交替地或重复地堆叠的结构。在一个或更多个实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每个可以是选自硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)之中的一个或更多个。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同的材料制成，或者第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的一些绝缘层可以由相同的材料制成而第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的其它绝缘层由不同的材料制成，或者它们中的全部可以由不同的材料制成。
图8是根据一个或更多个实施方式的发光元件ED的示意性剖面图。
参考图8，发光元件ED可以是发光二极管。具体地，发光元件ED可以是具有在纳米或微米范围内的尺寸的无机发光二极管，并且可以由无机材料制成。当在彼此面对的两个电极之间在特定方向上形成电场时，发光元件ED可以在已经被施加不同的适当的电压的两个电极之间对准。
根据一个或更多个实施方式的发光元件ED可以在一个方向上延伸。发光元件ED可以成形为圆柱体、杆、线、管等。然而，发光元件ED的形状不限于此，并且发光元件ED也可以具有包括多棱柱的各种形状(诸如，立方体、长方体或六棱柱)以及在一方向上延伸并且具有部分地倾斜的外表面的形状。
发光元件ED可以包括掺杂有任何导电类型(例如，P型或N型)的掺杂剂的半导体层。半导体层可以从外部电力源接收电信号并发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是N型半导体。第一半导体层31可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是选自掺杂有N型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN之中的一种或更多种。用于掺杂第一半导体层31的N型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32设置在第一半导体层31上，且发光层36插置在它们之间。第二半导体层32可以是P型半导体。第二半导体层32可以包括具有化学式为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是选自掺杂有P型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN之中的一种或更多种。用于掺杂第二半导体层32的P型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管在附图中第一半导体层31和第二半导体层32中的每个由一个层组成，但是本公开不限于此。第一半导体层31和第二半导体层32中的每个还可以包括更多层，例如，还可以根据发光层36的材料而包括包层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可以包括设置在第一半导体层31和发光层36之间或者第二半导体层32和发光层36之间的另一半导体层。设置在第一半导体层31和发光层36之间的半导体层可以是选自掺杂有N型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和超晶格(Superlattice)之中的一种或更多种。设置在第二半导体层32和发光层36之间的半导体层可以是选自掺杂P型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN之中的一种或更多种。
发光层36设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。当发光层36包括具有多量子阱结构的材料时，它可以具有其中多个量子层和多个阱层交替地堆叠的结构。根据通过第一半导体层31和第二半导体层32接收的电信号，发光层36可以通过电子-空穴对的复合来发射光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。特别地，当发光层36具有其中量子层和阱层交替地堆叠的多量子阱结构时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36还可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料交替地堆叠的结构，或者可以根据其发射的光的波长带而包括不同的III族至V族半导体材料。从发光层36发射的光不限于蓝色波长带中的光。在一些情况下，发光层36可以发射红色或绿色波长带中的光。
电极层37可以是欧姆连接电极。然而，本公开不限于此，并且电极层37也可以是肖特基连接电极。发光元件ED可以在发光元件ED的一端处包括至少一个电极层37。例如，电极层37可以设置在第二半导体层32或第一半导体层31上。发光元件ED可以包括一个或更多个电极层37。然而，本公开不限于此，并且也可以省略电极层37。
电极层37可以减小在发光元件ED电连接到显示装置10中的电极或连接电极时发光元件ED与电极或连接电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括选自铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)之中的至少一种。
绝缘膜38可以在以上描述的半导体层和电极层的外表面(例如，外围表面或外周表面)周围(可以围绕以上描述的半导体层和电极层的外表面)。例如，绝缘膜38可以在至少发光层36的外表面(例如，外围表面或外周表面)周围(例如，可以围绕至少发光层36的外表面)，但是可以在纵向方向上暴露发光元件ED的两端。此外，绝缘膜38的上表面可以在与发光元件ED的至少一端相邻的区域中在剖面中是圆形的。
绝缘膜38可以包括绝缘材料，例如，选自硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)和钛氧化物(TiOx)之中的至少一种。尽管在附图中将绝缘膜38示出为单层，但是本公开不限于此。在一个或更多个实施方式中，绝缘膜38可以形成为其中堆叠有多个层的多层结构。
绝缘膜38可以保护发光元件ED的半导体层和电极层。绝缘膜38可以防止当发光层36直接接触向发光元件ED传输电信号的电极时可能在发光层36中发生的电短路。此外，绝缘膜38可以防止发光元件ED的发光效率的降低。
此外，可以对绝缘膜38的外表面(例如，外围表面或外周表面)进行处理。发光元件ED可以在其分散在适当的墨水(例如，预定墨水)中的状态下喷射到电极上，并且然后可以对准。此处，可以对绝缘膜38的表面进行疏水或亲水处理，使得发光元件ED在墨水中保持分离而不与其它相邻的发光元件ED聚结。
图9至图12是示意性地示出根据一个或更多个实施方式的形成显示装置10的电极RME的工艺的剖视图。在图9至图12中，将形成第一金属层RML1和第二金属层RML2的工艺示出为形成显示装置10的电极RME1和RME2的工艺。
首先，参考图9，在过孔层VIA上依次形成第一金属材料层RL1和第二金属材料层RL2，并且沿着每个电极RME的形状在第二金属材料层RL2上放置光刻胶PR。第一金属材料层RL1和第二金属材料层RL2可以通过常规工艺形成。例如，第一金属材料层RL1和第二金属材料层RL2可以通过诸如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)或溅射的工艺形成。光刻胶PR也可以通过常规工艺形成。例如，光刻胶PR可以通过形成光敏材料并且然后使用掩模曝光和显影所述光敏材料以形成图案来形成。
第一金属材料层RL1和第二金属材料层RL2可以在后续工艺中被图案化以分别形成显示装置10的每个电极RME的第一金属层RML1和第二金属层RML2。第一金属材料层RL1和第二金属材料层RL2可以分别包括与第一金属层RML1和第二金属层RML2相同的金属材料。例如，第一金属材料层RL1可以包括钼(Mo)，并且第二金属材料层RL2可以由包含铝(Al)、镍(Ni)和镧(La)的合金制成。
接着，参考图10和图11，蚀刻第一金属材料层RL1和第二金属材料层RL2以形成每个电极RME的第一金属层RML1和第二金属层RML2。第一金属材料层RL1和第二金属材料层RL2可以包括不同的金属材料，但是可以由相同的蚀刻剂蚀刻。然而，第一金属材料层RL1可以包括具有比第二金属材料层RL2的标准还原电势高的标准还原电势的金属，并且第二金属材料层RL2的蚀刻速率可以高于第一金属材料层RL1的蚀刻速率。
如图11中所示，当使用光刻胶PR作为掩模来图案化第一金属材料层RL1和第二金属材料层RL2时，由光刻胶PR覆盖的部分可以由蚀刻剂部分地蚀刻。因此，通过蚀刻第一金属材料层RL1和第二金属材料层RL2而形成的第一金属层RML1和第二金属层RML2中的每个可以具有比光刻胶PR小的宽度。
由于第一金属材料层RL1和第二金属材料层RL2之间的标准还原电势的差异，第二金属材料层RL2的蚀刻速率可以高于第一金属材料层RL1的蚀刻速率。此外，第二金属材料层RL2在上部部分中的蚀刻速率可以高于在其下部部分中的蚀刻速率。因此，可以更多地蚀刻第二金属材料层RL2的与光刻胶PR接触的上表面，并且第一金属层RML1和第二金属层RML2可以具有小的锥角。
接着，参考图12，在第一金属层RML1和第二金属层RML2上形成第一绝缘层PAS1。因为在第一绝缘层PAS1下方的金属层RML1和RML2具有小的锥角，所以第一绝缘层PAS1可以形成为沿着金属层RML1和RML2的平缓斜面具有均匀的膜质量。因此，可以防止第一绝缘层PAS1由于第一绝缘层PAS1下方的金属层RML1和RML2之间的台阶差而引起空隙或接缝缺陷，并且可以防止在显示装置10的制造工艺中因第一绝缘层PAS1的缺陷而对电极RME造成损坏。
图13是示出根据一个或更多个实施方式的相对于电极RME的每层的厚度的锥角的曲线图。图13示出了锥角相对于电极RME的厚度的变化，所述电极RME包括由钼(Mo)制成的第一金属层RML1以及由包含铝(Al)、镍(Ni)和镧(La)的合金制成的第二金属层RML2。在图13中，样品#1、样品#2和样品#3各自示出在第一金属层RML1具有的厚度的状态下锥角相对于电极RME的厚度的变化(由于第一金属层RML1的厚度不改变，因此也可以示出锥角相对于第二金属层RML2的厚度的变化)。在图13的曲线图中，X轴表示第一金属层RML1和第二金属层RML2的总厚度，并且Y轴表示电极RME的锥角。
参考图13，包括第一金属层RML1和第二金属层RML2的电极RME的锥角除了根据第一金属层RML1和第二金属层RML2的材料之外还可以根据电极RME的总厚度而变化。在图13的曲线图中所示的每个样品中，第一金属层RML1可以由具有的厚度的钼(Mo)制成，并且电极RME的总厚度和锥角可以根据第二金属层RML2的厚度而变化。
当电极RME的总厚度为或更小时，包括第一金属层RML1和第二金属层RML2的电极RME的锥角可以具有25度或更小的值。另一方面，当电极RME的总厚度为/>或更大时，即使第一金属层RML1由具有/>的厚度的钼(Mo)制成，但电极RME的锥角可以具有25度或更大的值。
图14A至图14D是示出根据一个或更多个实施方式的根据电极RME的厚度(即，总厚度)的锥角的显微照片。图14A至图14D各自示出了具有的厚度的第一金属层RML1、根据电极RME的厚度而变化的锥角以及设置在电极RME上的绝缘层的膜质量。
在图14A的电极RME中，第一金属层RML1的厚度为总厚度为/>并且锥角为18.9度。在图14B的电极RME中，第一金属层RML1的厚度为/>总厚度为/>并且锥角为20.8度。在图14C的电极RME中，第一金属层RML1的厚度为/>总厚度为并且锥角为22.5度。另一方面，在图14D的电极RME中，第一金属层RML1的厚度为总厚度为/>或更大，并且锥角为40度或更大。
参考图14A至图14D，可以看出，即使包括具有相同厚度的第一金属层RML1，锥角也根据电极RME的总厚度而变化。如从图14A至图14C的电极RME显而易见的，当总厚度为或更小时，锥角具有25度或更小的值，并且设置在电极RME上的绝缘层具有均匀的膜质量。另一方面，如从图14D显而易见的，当电极RME的总厚度为/>或更大时，锥角具有40度或更大的值。因此，设置在电极RME上的绝缘层中出现接缝缺陷(由箭头指示的部分)。
图15A至图15D是示出根据一个或更多个实施方式的根据电极RME的第一金属层RML1的厚度的锥角的显微照片。图15A至图15D示出了锥角根据电极RME中的第一金属层RML1的厚度的变化，电极RME包括由钼(Mo)制成的第一金属层RML1以及由包含铝(Al)、镍(Ni)和镧(La)的合金制成的第二金属层RML2。图15A示出了仅包括第二金属层RML2而没有第一金属层RML1的电极RME的剖面。图15B至图15D分别示出了包括具有和的厚度的第一金属层RML1的电极RME的剖面。
在图15A的电极RME中，总厚度为并且锥角为76.0度。在图15B的电极RME中，第一金属层RML1的厚度为/>总厚度为/>并且锥角为18.8度。在图15C的电极RME中，第一金属层RML1的厚度为/>总厚度为/>并且锥角为18.8度。在图15D的电极RME中，第一金属层RML1的厚度为/>总厚度为/>或更大，并且锥角为7.8度。
参考图15A至图15D，可以看出，当电极RME包括由不同金属材料制成的第一金属层RML1和第二金属层RML2时，电极RME的锥角减小。即使总厚度为或更大，图15B至图15D的包括第一金属层RML1的电极RME也可以具有20度或更小的锥角。另一方面，即使图15A的不包括第一金属层RML1的电极RME具有相对小的/>的总厚度，其仍然可以具有76.0度的锥角。这表明，当电极RME包括第一金属层RML1时，锥角可以减小。
此外，从图15B至图15D的比较可以看出，电极RME的锥角随着第一金属层RML1的厚度增加而减小。然而，当第一金属层RML1的厚度为时(图15D)，电极RME的锥角可以是7.8度。这里，如果第一金属层RML1的厚度进一步增加，则电极RME的锥角可能变得太小。当电极RME的锥角太小时，在形成金属层RML1和RML2的工艺期间存在光刻胶PR可能被剥离的风险。因此，第一金属层RML1的厚度可以是/>或更小。
在根据一个或更多个实施方式的显示装置10中，通过包括由不同金属材料制成并且分别具有一定厚度的第一金属层RML1和第二金属层RML2，每个电极RME可以具有25度或更小的锥角。因此，可以防止设置在电极RME上的第一绝缘层PAS1由于第一绝缘层PAS1下方的电极RME的台阶差而可能出现空隙或接缝缺陷。此外，第一绝缘层PAS1可以形成为具有均匀的膜质量。在显示装置10中，可以防止因在第一绝缘层PAS1中出现的缺陷而对电极RME造成损坏。
现在将参考其它附图描述显示装置10的其它实施方式。
图16和图17是示出根据一个或更多个实施方式的显示装置10中的电极RME的一端的剖视图。
参考图16，在显示装置10中，第一金属层RML1的第一锥角TA1可以大于第二金属层RML2的第二锥角TA2。如上所述，第一金属层RML1和第二金属层RML2可以包括不同的金属材料，但是可以由相同的蚀刻剂蚀刻。然而，由于材料的差异和标准还原电势的差异，不同的金属层RML1和RML2的蚀刻速率可能不同。在一个或更多个实施方式中，在显示装置10的电极RME中，第一金属层RML1的第一锥角TA1和第二金属层RML2的第二锥角TA2可以彼此不同。因为在电极RME中第一金属层RML1的厚度TH1小于第二金属层RML2的厚度TH2，所以电极RME的总厚度和锥角可以接近第二金属层RML2的厚度TH2和第二锥角TA2。即使第一金属层RML1的第一锥角TA1相对大，但是如果第二金属层RML2的第二锥角TA2足够小，则设置在电极RME上的第一绝缘层PAS1也可以具有均匀的膜质量。
在一个或更多个实施方式中，第一金属层RML1的第一锥角TA1可以是25度或更大，但是至少第二金属层RML2的第二锥角TA2可以是25度或更小。因此，设置在电极RME的第二金属层RML2上的第一绝缘层PAS1可以具有均匀的膜质量而没有空隙或接缝缺陷。
参考图17，在显示装置10中，第二金属层RML2的宽度可以小于第一金属层RML1的宽度，并且第二金属层RML2的一端可以从第一金属层RML1的一端向内凹陷。如上所述，即使第一金属层RML1和第二金属层RML2由相同的蚀刻剂蚀刻，它们也可以具有不同的蚀刻速率，因为它们包括不同的金属材料。由于蚀刻速率的不同，第二金属层RML2的上部部分可以在下部部分之前被蚀刻。根据第二金属层RML2被蚀刻的程度，第二金属层RML2的下部部分可以比第一金属层RML1的上部部分被蚀刻得更多。因此，第二金属层RML2的下表面的一端可以从第一金属层RML1的上表面的一端向内凹陷，并且第二金属层RML2的下端的宽度可以小于第一金属层RML1的上端的宽度。然而，因为在电极RME中第一金属层RML1的厚度TH1小于第二金属层RML2的厚度TH2，所以电极RME的总厚度和锥角可以接近第二金属层RML2的厚度TH2和第二锥角TA2。因此，即使第一金属层RML1和第二金属层RML2具有部分地台阶状的形状，但是只要第二金属层RML2的第二锥角TA2为25度或更小，则设置在第一金属层RML1和第二金属层RML2上的第一绝缘层PAS1可以具有均匀的膜质量。
图18和图19是根据一个或更多个实施方式的显示装置10的剖视图。
参考图18，可以省略第三绝缘层PAS3，并且第一连接电极CNE1和第二连接电极CNE2可以设置在相同的层上(或设置在相同的层处)。与图5和图6的实施方式不同，在根据当前实施方式的显示装置10中，可以省略第三绝缘层PAS3，并且第二绝缘层PAS2可以包括有机绝缘材料。因此，第一连接电极CNE1和第二连接电极CNE2可以直接设置在第二绝缘层PAS2上。
显示装置10可以包括各自包含无机绝缘材料的第二绝缘层PAS2和第三绝缘层PAS3，或者可以包括包含有机绝缘材料的第二绝缘层PAS2而不包括第三绝缘层PAS3。通过包括有机绝缘材料，第二绝缘层PAS2可以相对厚。第一连接电极CNE1和第二连接电极CNE2可以直接设置在第二绝缘层PAS2上，并且可以设置在基本上相同的层上。第二绝缘层PAS2的设置在发光元件ED上的图案部分可以具有分别与连接电极CNE1和CNE2接触的两个侧表面。
参考图19，在根据一个或更多个实施方式的显示装置10中，壁BP1和BP2可以设置在电极RME1和RME2以及第一绝缘层PAS1上，并且第二绝缘层PAS2以及连接电极CNE1和CNE2可以部分地直接设置在壁BP1和BP2上。在壁BP1和BP2的位置方面，根据当前实施方式的显示装置10与图18的实施方式的显示装置10不同。
在图5和图6的实施方式中，壁BP1和BP2设置在电极RME1和RME2与过孔层VIA之间，以形成其中设置发光元件ED的区域，并且以用作将从发光元件ED发射的光在向上方向上反射的反射壁。然而，如果将从发光元件ED发射的光的方向设计成在过孔层VIA上方的向上方向，则不需要将壁BP1和BP2用作反射壁。在这种情况下，电极RME1和RME2可以不一定设置在壁BP1和BP2上，并且相反地，壁BP1和BP2可以设置在电极RME1和RME2上。壁BP1和BP2可以在厚度方向(例如，第三方向DR3)上与电极RME1和RME2重叠，以在壁BP1和BP2之间形成其中设置发光元件ED的区域。
电极RME1和RME2可以直接设置在过孔层VIA上，并且壁BP1和BP2可以直接设置在第一绝缘层PAS1上，同时在厚度方向(例如，第三方向DR3)上与电极RME1和RME2重叠。第二绝缘层PAS2以及连接电极CNE1和CNE2可以部分地直接设置在壁BP1和BP2上。由于电极RME1和RME2直接设置在过孔层VIA上，因此可以进一步减小根据位置的台阶差，并且可以进一步防止设置在电极RME1和RME2上的第一绝缘层PAS1由于第一绝缘层PAS1下方的台阶差而具有缺陷。
图20和图21是根据一个或更多个实施方式的显示装置10的剖视图。
参考图20和图21，在根据一个或更多个实施方式的显示装置10中，可以省略第三导电层，并且电极RME1和RME2以及与电极RME1和RME2设置在相同的层上(或相同的层处)的电极图案RMP1至RMP3可以直接接触第一导电层、第二导电层和半导体层。因为省略了第三导电层，所以缩短了根据当前实施方式的显示装置10的制造工艺。
第一电极RME1可以设置在第一壁BP1上，并且可以通过电极接触孔CTA和CTD直接接触第一导电层和半导体层。第一电极RME1可以通过穿过第一壁BP1、过孔层VIA和第一层间绝缘层IL1的第一电极接触孔CTD直接接触第一晶体管T1的第一有源层ACT1。此外，第一电极RME1可以通过穿过第一壁BP1、过孔层VIA、第一层间绝缘层IL1和缓冲层BL的第三电极接触孔CTA直接接触底部金属层BML。第一电极RME1可以用作第一晶体管T1的第一源电极S1，并且第一晶体管T1可以通过第一电极RME1电连接到底部金属层BML。
第二电极RME2可以通过穿过第二壁BP2、过孔层VIA，第一层间绝缘层IL1和缓冲层BL的第二电极接触孔CTS接触第一导电层的第二电压布线VL2。第一电极RME1可以电连接到第一晶体管T1以接收第一供电电压，并且第二电极RME2可以电连接到第二电压布线VL2以接收第二供电电压。
电极图案RMP1至RMP3可以设置在包括第一壁BP1和第二壁BP2的壁层BPL上，并且可以直接接触它们下方的第一导电层、第二导电层或半导体层。例如，电极图案RMP1至RMP3可以包括电连接到第一晶体管T1的第一栅电极G1和第二晶体管T2的第二有源层ACT2的第一电极图案RMP1、电连接到第一晶体管T1的第一有源层ACT1和第一电压布线VL1的第二电极图案RMP2以及电连接到第二晶体管T2的第二有源层ACT2和数据线DTL的第三电极图案RMP3。
第一电极图案RMP1可以通过穿过壁层BPL、过孔层VIA和第一层间绝缘层IL1的第一接触孔CNT1接触第一栅电极G1和第二有源层ACT2。第一电极图案RMP1可以用作第二晶体管T2的第二源电极S2。第一晶体管T1和第二晶体管T2可以通过第一电极图案RMP1彼此电连接。
第二电极图案RMP2可以通过穿过壁层BPL、过孔层VIA和第一层间绝缘层IL1的第二接触孔CNT2接触第一有源层ACT1，并且可以通过穿过壁层BPL、过孔层VIA、第一层间绝缘层IL1和缓冲层BL的第二接触孔CNT2接触第一电压布线VL1。第二电极图案RMP2可以用作第一晶体管T1的第一漏电极D1。第一晶体管T1和第一电压布线VL1可以通过第二电极图案RMP2彼此电连接。
第三电极图案RMP3可以通过穿过壁层BPL、过孔层VIA和第一层间绝缘层IL1的第三接触孔CNT3接触第二有源层ACT2和数据线DTL。第三电极图案RMP3可以用作第二晶体管T2的第二漏电极D2。第二晶体管T2和数据线DTL可以通过第三电极图案RMP3彼此电连接。
在根据一个或更多个实施方式的显示装置中，电极可以包括包含不同材料的金属层，并且金属层中的每个可以具有特定厚度和小的锥角。因此，在显示装置中，设置在电极上的绝缘层可以具有均匀的膜质量而没有缺陷，并且可以防止在制造工艺期间因缺陷而对电极造成损坏。
然而，本公开的实施方式的效果、方面和特征不限于本文中所阐述的效果、方面和特征。通过参考权利要求书，本公开的上述和其它效果、方面和特征对于本公开所属领域中的常规技术人员将变得更加显而易见。
在结束详细描述时，本领域技术人员将理解，在基本上不背离本公开的原理和范围的情况下可以对所描述的实施方式进行许多变化和修改。因此，所公开的本公开的实施方式仅在一般和描述性意义上使用，而不是出于限制的目的。

Claims (20)

1.显示装置，包括：
第一电极和与所述第一电极隔开的第二电极；
第一绝缘层，在所述第一电极和所述第二电极上；
多个发光元件，在所述第一绝缘层上并且在所述第一电极和所述第二电极上；
第一连接电极，在所述第一电极上并且接触所述多个发光元件；以及
第二连接电极，在所述第二电极上并且接触所述多个发光元件，
其中，所述第一电极和所述第二电极中的每个包括第一金属层和第二金属层，所述第二金属层在所述第一金属层上并且包括与所述第一金属层不同的材料，
其中，所述第一金属层的厚度在至/>之间，以及
其中，所述第一电极和所述第二电极中的每个的厚度为或更小。
2.根据权利要求1所述的显示装置，其中，所述第一电极和所述第二电极具有25度或更小的锥角。
3.根据权利要求2所述的显示装置，其中，所述第一金属层和所述第二金属层具有相同的锥角。
4.根据权利要求2所述的显示装置，其中，所述第一金属层的锥角大于所述第二金属层的锥角。
5.根据权利要求1所述的显示装置，其中，所述第一金属层包括钼，并且所述第二金属层包括包含铝、镍和镧的合金。
6.根据权利要求1所述的显示装置，其中，所述第一金属层的宽度大于所述第二金属层的宽度，以及
其中，所述第二金属层的下表面的一端从所述第一金属层的上表面的一端向内凹陷。
7.根据权利要求1所述的显示装置，还包括在所述多个发光元件上的第二绝缘层，
其中，所述第一连接电极和所述第二连接电极在所述第二绝缘层上。
8.根据权利要求7所述的显示装置，其中，所述第一连接电极和所述第二连接电极接触所述第二绝缘层的在所述多个发光元件上的部分的侧表面。
9.根据权利要求7所述的显示装置，还包括在所述第二绝缘层和所述第二连接电极上的第三绝缘层，
其中，所述第一连接电极在所述第三绝缘层上。
10.根据权利要求1所述的显示装置，还包括：
与所述第一电极重叠的第一壁和与所述第二电极重叠的第二壁；以及
堤层，在所述显示装置的其中定位有所述多个发光元件的区域周围，
其中，所述多个发光元件在所述第一壁和所述第二壁之间。
11.根据权利要求10所述的显示装置，其中，所述第一电极直接在所述第一壁上，并且所述第二电极直接在所述第二壁上。
12.根据权利要求10所述的显示装置，其中，所述第一壁和所述第二壁中的每个在所述第一绝缘层上，
所述第一连接电极在所述第一壁上，以及
所述第二连接电极在所述第二壁上。
13.根据权利要求1所述的显示装置，还包括：
第一导电层，包括在其上定位有所述第一电极和所述第二电极的衬底上的底部金属层、第一电压布线和第二电压布线；
缓冲层，在所述第一导电层上；
第一有源层和第二有源层，在所述缓冲层上；
第一栅极绝缘层，在所述第一有源层和所述第二有源层上；
第二导电层，在所述第一栅极绝缘层上，并且包括与所述第一有源层重叠的第一栅电极和与所述第二有源层重叠的第二栅电极；
第一层间绝缘层，在所述第二导电层上；
第三导电层，在所述第一层间绝缘层上，并且包括接触所述底部金属层和所述第一有源层的第一导电图案、接触所述第二电压布线的第二导电图案以及接触所述第一有源层和所述第一电压布线的第三导电图案；以及
过孔层，在所述第三导电层上，
其中，所述第一电极在所述过孔层上以接触所述第一导电图案，以及
其中，所述第二电极在所述过孔层上以接触所述第二导电图案。
14.根据权利要求1所述的显示装置，还包括：
第一导电层，包括在其上定位有所述第一电极和所述第二电极的衬底上的底部金属层、第一电压布线和第二电压布线；
缓冲层，在所述第一导电层上；
第一有源层和第二有源层，在所述缓冲层上；
第一栅极绝缘层，在所述第一有源层和所述第二有源层上；
第二导电层，在所述第一栅极绝缘层上，并且包括与所述第一有源层重叠的第一栅电极和与所述第二有源层重叠的第二栅电极；
第一层间绝缘层，在所述第二导电层上；以及
过孔层，在所述第一层间绝缘层上，
其中，所述第一电极在所述过孔层上以接触所述第一有源层和所述底部金属层，以及
其中，所述第二电极在所述过孔层上以接触所述第二电压布线。
15.显示装置，包括：
第一电极和与所述第一电极隔开的第二电极；
与所述第一电极重叠的第一壁和与所述第二电极重叠的第二壁；
第一绝缘层，在所述第一电极和所述第二电极上；
多个发光元件，在所述第一绝缘层上并且在所述第一电极和所述第二电极上，所述多个发光元件位于所述第一壁和所述第二壁之间；
第一连接电极，在所述第一电极上并且接触所述多个发光元件；以及
第二连接电极，在所述第二电极上并且接触所述多个发光元件，
其中，所述第一电极和所述第二电极中的每个包括第一金属层和第二金属层，所述第二金属层在所述第一金属层上并且包括与所述第一金属层不同的材料，以及
其中，所述第一电极和所述第二电极具有25度或更小的锥角。
16.根据权利要求15所述的显示装置，其中，所述第一金属层和所述第二金属层具有相同的锥角。
17.根据权利要求15所述的显示装置，其中，所述第一金属层的锥角大于所述第二金属层的锥角。
18.根据权利要求15所述的显示装置，其中，所述第一金属层的厚度在至/>之间，以及
其中，所述第一电极和所述第二电极中的每个的厚度为或更小。
19.根据权利要求15所述的显示装置，其中，所述第一金属层包括钼，并且所述第二金属层包括包含铝、镍和镧的合金。
20.根据权利要求15所述的显示装置，还包括：
第二绝缘层，在所述多个发光元件上；以及
第三绝缘层，在所述第二绝缘层和所述第二连接电极上，
其中，所述第一连接电极在所述第三绝缘层上。
CN202310775748.8A 2022-08-18 2023-06-28 显示装置 Pending CN117596979A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220103165A KR20240026322A (ko) 2022-08-18 2022-08-18 표시 장치
KR10-2022-0103165 2022-08-18

Publications (1)

Publication Number Publication Date
CN117596979A true CN117596979A (zh) 2024-02-23

Family

ID=89906052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310775748.8A Pending CN117596979A (zh) 2022-08-18 2023-06-28 显示装置

Country Status (3)

Country Link
US (1) US20240063356A1 (zh)
KR (1) KR20240026322A (zh)
CN (1) CN117596979A (zh)

Also Published As

Publication number Publication date
US20240063356A1 (en) 2024-02-22
KR20240026322A (ko) 2024-02-28

Similar Documents

Publication Publication Date Title
US11581517B2 (en) Display device comprising an oxide layer
CN115917751A (zh) 显示装置
US20220359790A1 (en) Display device
US11894355B2 (en) Display device and method of fabricating the same
US20240063356A1 (en) Display device
CN219513108U (zh) 显示装置
EP4246577A1 (en) Display device
CN221150022U (zh) 显示装置
US20220406971A1 (en) Display device
US20230054453A1 (en) Display device and method of fabricating the same
EP4439684A1 (en) Light-emitting element and display device comprising same
US20230197901A1 (en) Display device and method for fabricating the same
US20230387143A1 (en) Display device
US20230142777A1 (en) Display device
US20230246139A1 (en) Display device and method for fabricating the same
US20230207610A1 (en) Display device
US20230275189A1 (en) Display device
US20230124028A1 (en) Display device
CN117043951A (zh) 显示装置
KR20230112771A (ko) 표시 장치 및 그 제조 방법
CN116033791A (zh) 显示装置和制造该显示装置的方法
CN116490031A (zh) 显示装置
KR20230017384A (ko) 표시 장치
CN116598328A (zh) 显示装置
CN116722013A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication