CN220402270U - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN220402270U
CN220402270U CN202321628412.0U CN202321628412U CN220402270U CN 220402270 U CN220402270 U CN 220402270U CN 202321628412 U CN202321628412 U CN 202321628412U CN 220402270 U CN220402270 U CN 220402270U
Authority
CN
China
Prior art keywords
layer
disposed
light emitting
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321628412.0U
Other languages
English (en)
Inventor
朴度昤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220402270U publication Critical patent/CN220402270U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示设备。包括显示区域和非显示区域的显示设备包括：发光元件，在显示区域中设置在衬底上；外涂层，设置在发光元件上并且从显示区域延伸到非显示区域；以及阻隔层，在非显示区域中设置在外涂层上，其中，阻隔层不设置在显示区域中并且包括氮化硅。

Description

显示设备
技术领域
本公开涉及显示设备。
背景技术
随着多媒体技术的发展，显示设备的重要性日益增加。响应于此，已经使用了各种类型的显示设备，诸如有机发光显示器(OLED)、液晶显示器(LCD)等。
显示设备是用于显示图像的设备，并且包括显示面板，诸如有机发光显示面板或液晶显示面板。在它们中，发光显示面板可以包括发光元件，例如，发光二极管(LED)，并且发光二极管的示例包括使用有机材料作为发光材料的有机发光二极管和使用无机材料作为发光材料的无机发光二极管。
实用新型内容
本公开的方面提供了能够防止外部湿气渗入内部的显示设备。
然而，本公开的方面不限于本文中所阐述的那些。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的方面，包括显示区域和非显示区域的显示设备可以包括：发光元件，在显示区域中设置在衬底上；外涂层，设置在发光元件上并且从显示区域延伸到非显示区域；以及阻隔层，在非显示区域中设置在外涂层上。阻隔层可以不设置在显示区域中并且可以包括氮化硅。
在实施方式中，非显示区域可以包括其中设置有焊盘电极的焊盘部分，并且阻隔层可以不设置在焊盘部分中。
在实施方式中，阻隔层在平面图中可以围绕显示区域和焊盘部分。
在实施方式中，焊盘部分可以包括：第一焊盘孔，暴露焊盘电极；以及第二焊盘孔，在平面图中与第一焊盘孔重叠。
在实施方式中，在与衬底的厚度方向垂直的方向上，第一焊盘孔的宽度可以小于第二焊盘孔的宽度。
在实施方式中，第一焊盘孔可以穿过外涂层，并且第二焊盘孔可以穿过外涂层和阻隔层。
在实施方式中，外涂层可以包括：第一侧面，与第一焊盘孔的内周表面对应；第二侧面，与第二焊盘孔的内周表面对应；第一顶表面，连接第一侧面和第二侧面；以及第二顶表面，与第一顶表面平行并且连接到第二侧面。
在实施方式中，阻隔层的侧面与外涂层的第二侧面可以在第二焊盘孔中彼此对准并重合。
在实施方式中，阻隔层可以接触外涂层的第二顶表面。
在实施方式中，显示设备还可以包括：坝和孔部分，各自设置在非显示区域中并且在平面图中围绕显示区域。外涂层和阻隔层在平面图中可以与坝和孔部分重叠。
在实施方式中，显示设备还可以包括：第一封盖层，设置在发光元件上；低折射层，设置在第一封盖层上；第二封盖层，设置在低折射层上；以及滤色器层，设置在第二封盖层上。
在实施方式中，外涂层可以设置在滤色器层上。
在实施方式中，外涂层可以插置在滤色器层和第二封盖层之间。
根据本公开的方面，包括显示区域和非显示区域的显示设备可以包括：发光元件，在显示区域中设置在衬底上；外涂层，设置在发光元件上并且从显示区域延伸到非显示区域；以及阻隔层，在非显示区域中设置在外涂层上。非显示区域可以包括其中设置有焊盘电极的焊盘部分。阻隔层可以不设置在显示区域中，可以设置在非显示区域的焊盘部分中，并且可以包括氮化硅。
在实施方式中，焊盘部分可以包括穿过外涂层并且暴露焊盘电极的焊盘孔，并且阻隔层可以设置在焊盘孔中。
在实施方式中，显示设备还可以包括：通孔层，插置在衬底和发光元件之间，并且从显示区域延伸至非显示区域。焊盘孔可以暴露通孔层的顶表面。
在实施方式中，阻隔层可以在焊盘孔中接触通孔层的顶表面。
在实施方式中，阻隔层可以覆盖外涂层的与焊盘孔的内周表面对应的侧面并且可以接触外涂层的侧面。
在实施方式中，显示设备还可以包括：第一电极和第二电极，设置在衬底上并且彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；第一接触电极，设置在第一绝缘层上并且与发光元件的一端电接触；以及第二接触电极，设置在发光元件的另一端上。发光元件可以设置在第一电极和第二电极上。
在实施方式中，发光元件中的每一个可以包括：第一半导体层，包括p型半导体；第二半导体层，设置在第一半导体层上并且包括n型半导体；以及发射层，设置在第一半导体层和第二半导体层之间。
根据显示设备的实施方式，阻隔层可以形成在非显示区域中，从而防止外部湿气的渗透，而不降低显示区域的亮度。因此，可以防止元件的劣化并改善显示质量。
应当注意，本公开的效果不限于以上所描述的那些，并且本公开的其它效果将从以下描述中显而易见。
附图说明
通过参考附图详细描述其实施方式，本公开的以上和其它方面和特征将变得更加显而易见，在附图中：
图1是根据一个实施方式的显示设备的示意性平面图；
图2是示出根据一个实施方式的显示设备的一个像素的平面图；
图3是沿着图2的线E1-E1'截取的示意性剖视图；
图4是沿着图2的线E2-E2'截取的示意性剖视图；
图5是根据一个实施方式的发光元件的示意图；
图6是根据一个实施方式的显示设备的示意性剖视图；
图7是示意性地示出根据一个实施方式的显示设备的平面图；
图8是沿着图7的线A1-A1'截取的示意性剖视图；
图9是示意性地示出根据一个实施方式的显示设备的阻隔层的平面图；
图10是沿着图7的线A2-A2'截取的示意性剖视图；
图11是图10的区域A的放大视图；
图12至图16是示出根据一个实施方式的显示设备的每个制造工艺的示意性剖视图；
图17和图18是示意性地示出根据另一实施方式的显示设备的示意性剖视图；以及
图19是示出根据又一实施方式的显示设备的示意性剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，附图中示出了本公开的实施方式。然而，本公开可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将更加透彻和完整，并且将向本领域技术人员完全传达本公开的范围。
当元件或层被称为在另一个元件或层“上”、“连接到”或“联接到”另一个元件或层时，它可以直接在另一个元件或层上、直接连接到或直接联接到另一个元件或层，或者可以存在居间元件或层。然而，当元件或层被称为直接在另一个元件或层“上”、“直接连接到”或“直接联接到”另一个元件或层时，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。此外，当元件被称为与另一个元件“接触(in contact)”或“接触(contacted)”等时，该元件可以与另一个元件“电接触”或“物理接触”，或者与另一个元件“间接接触”或“直接接触”。在整个说明书中，相同的附图标记表示相同的组件。
应当理解，尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在说明书和权利要求书中，出于其含义和解释的目的，短语“…中的至少一个”旨在包括“从…的群组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以理解为是指“A、B或者A和B”。
本公开的各种实施方式的特征中的每一个可以部分地或整体地彼此组合，并且技术上各种互联和驱动是可能的。每个实施方式可以彼此独立地实施，或者可以关联在一起实施。
除非在本文中另有定义或暗示，否则所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还应当理解，术语，诸如在常用词典中定义的那些术语，应被解释为具有与其在相关领域的上下文中的含义一致的含义，并且除非在说明书中清楚地定义，否则不应以理想化或过于正式的含义进行解释。
在下文中，将参考附图描述本公开的实施方式。
图1是根据一个实施方式的显示设备的示意性平面图。
参考图1，显示设备10可以显示运动图像或静止图像。显示设备10可以是提供显示屏的任何电子设备。显示设备10的示例可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网设备、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航设备、游戏机、数码相机、便携式摄像机等。
显示设备10可以包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在以下描述中，将描述无机发光二极管显示面板用作显示面板的情况，但本公开不限于此，并且在相同技术构思的范围内可以应用其它显示面板。
显示设备10的形状可以各种修改。例如，显示设备10在平面图中可以具有以下形状，诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有圆润拐角(顶点)的四边形形状、另一多边形形状以及圆形形状。显示设备10的显示区域DPA的形状可以类似于显示设备10的整体形状。图1示出了具有在第二方向DR2上伸长的矩形形状的显示设备10。此外，第一方向DR1可以是显示设备10的短边方向，并且第三方向DR3可以是显示设备10的厚度方向。
显示设备10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是可以显示画面的区域，并且非显示区域NDA可以是不显示画面的区域。显示区域DPA可以被称为有效区域，并且非显示区域NDA可以被称为非有效区域。显示区域DPA可以基本上占据显示设备10的中央。
显示区域DPA可以包括多个像素PX。像素PX可以布置成矩阵。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状。然而，本公开不限于此，并且其可以是其中每个边相对于一个方向倾斜的菱形形状。像素PX可以交替地设置成条型或岛型。像素PX中的每一个可以包括发射特定波长带的光的一个或多个发光元件以显示特定颜色。
非显示区域NDA可以设置成与显示区域DPA相邻。非显示区域NDA可以完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个边相邻。非显示区域NDA可以形成显示设备10的边框。包括在显示设备10中的布线或电路驱动器可以设置在非显示区域NDA中，或者外部设备可以安装在其上。
图2是示出根据实施方式的显示设备的一个像素的平面图。图2示出了设置在显示设备10的一个像素PX中的电极RME(RME1和RME2)、堤图案BP1和BP2、堤层BNL、多个发光元件ED以及连接电极CNE(CNE1和CNE2)的平面布置。
参考图2，显示设备10的像素PX中的每一个可以包括多个子像素SPXn(n是正整数)。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是红色，第二颜色可以是绿色，并且第三颜色可以是蓝色。然而，本公开不限于此，并且子像素SPXn可以发射相同颜色的光。在一个实施方式中，子像素SPXn中的每一个可以发射蓝光。尽管图2示出了一个像素PX包括三个子像素SPXn，但是本公开不限于此，并且像素PX可以包括更多数量的子像素SPXn。
显示设备10的每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中设置发光元件ED以发射特定波长带的光的区域。非发射区域可以是其中不设置发光元件ED的区域和由于从发光元件ED发射的光不到达该区域而不发射光的区域。
发射区域EMA可以包括其中设置有发光元件ED的区域以及与发光元件ED相邻的其中发射从发光元件ED发射的光的区域。例如，发射区域EMA可以包括其中从发光元件ED发射的光被另一构件反射或折射并发射的区域。发光元件ED可以设置在每个子像素SPXn中，并且发射区域EMA可以形成为包括设置有发光元件ED的区域和与其相邻的区域。
尽管在附图中示出子像素SPXn具有在尺寸上基本上相同的发射区域EMA，但是本公开不限于此。在一些实施方式中，子像素SPXn的发射区域EMA可以根据从设置在每个子像素SPXn中的发光元件ED发射的光的颜色或波长带而具有不同的尺寸。
每个子像素SPXn还可以包括设置在非发射区域中的子区域SA。相应子像素SPXn的子区域SA可以设置在发射区域EMA的下侧上，发射区域EMA的下侧是第一方向DR1上的另一侧。发射区域EMA和子区域SA可以沿着第一方向DR1交替布置，并且子区域SA可以设置在沿第一方向DR1相邻的子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以交替布置在第一方向DR1上，并且发射区域EMA和子区域SA中的每一个可以重复布置在第二方向DR2上。然而，本公开不限于此，并且像素PX中的发射区域EMA和子区域SA的布置可以与图2中所示的布置不同。
因为发光元件ED没有设置在子区域SA中，所以光可以不从子区域SA发射，并且设置在每个子像素SPXn中的电极RME可以部分地设置在子区域SA中。设置在相邻子像素SPXn中的电极RME可以在子区域SA的分离部分ROP处分离。
显示设备10可以包括多个电极RME(RME1和RME2)、堤图案BP1和BP2、堤层BNL、发光元件ED以及连接电极CNE(CNE1和CNE2)。
多个堤图案BP1和BP2可以设置在每个子像素SPXn的发射区域EMA中。堤图案BP1和BP2可以具有第二方向DR2上的宽度，并且可以在第一方向DR1上延伸。
例如，堤图案BP1和BP2可以包括在每个子像素SPXn的发射区域EMA中在第二方向DR2上彼此间隔开的第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以相对于发射区域EMA的中心设置在左侧上，左侧是第二方向DR2上的一侧，并且第二堤图案BP2可以相对于发射区域EMA的中心设置在右侧上，右侧是第二方向DR2上的另一侧，同时第二堤图案BP2与第一堤图案BP1间隔开。第一堤图案BP1和第二堤图案BP2可以沿着第二方向DR2交替设置，并且可以以岛状图案设置在显示区域DPA中。发光元件ED可以布置在第一堤图案BP1和第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2的第一方向DR1上的长度可以相同，并且可以小于由堤层BNL围绕的发射区域EMA的第一方向DR1上的长度。第一堤图案BP1和第二堤图案BP2可以在第一方向DR1上与堤层BNL间隔开。然而，本公开不限于此，并且堤图案BP1和BP2可以与堤层BNL一体，或者可以部分地与堤层BNL的在第二方向DR2上延伸的部分重叠。堤图案BP1和BP2的第一方向DR1上的长度可以大于或等于由堤层BNL围绕的发射区域EMA的第一方向DR1上的长度。
第一堤图案BP1和第二堤图案BP2的第二方向DR2上的宽度可以相同。然而，本公开不限于此，并且它们可以具有不同的宽度。例如，一个堤图案可以具有比另一堤图案更大的宽度，并且具有更大宽度的堤图案可以设置成跨过在第二方向DR2上相邻的子像素SPXn的发射区域EMA。在设置成跨过发射区域EMA的堤图案中，堤层BNL的在第一方向DR1上延伸的部分可以在厚度方向上与第二堤图案BP2重叠。尽管在附图中示出了针对每个子像素SPXn布置具有相同宽度的两个堤图案BP1和BP2，但是本公开不限于此。堤图案BP1和BP2的数量和形状可以根据电极RME的数量或布置而变化。
电极RME(RME1和RME2)可以具有在一个方向上延伸的形状，并且设置在每个子像素SPXn中。电极RME1和RME2可以在第一方向DR1上延伸，以设置成跨过子像素SPXn的发射区域EMA和子区域SA，并且可以设置成在第二方向DR2上彼此间隔开。电极RME可以电连接到稍后将描述的发光元件ED。然而，本公开不限于此，并且电极RME可以不电连接到发光元件ED。
显示设备10可以包括布置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1可以位于相对于发射区域EMA的中心的左侧上，并且第二电极RME2可以位于相对于发射区域EMA的中心的右侧上，同时在第二方向DR2上与第一电极RME1间隔开。第一电极RME1可以设置在第一堤图案BP1上，并且第二电极RME2可以设置在第二堤图案BP2上。第一电极RME1和第二电极RME2可以跨过堤层BNL部分地布置在相应子像素SPXn的子区域SA中。在第一方向DR1上相邻的子像素SPXn的第一电极RME1和第二电极RME2可以在位于一个子像素SPXn的子区域SA中的分离部分ROP处分离。
尽管在附图中示出了对于每个子像素SPXn，两个电极RME具有在第一方向DR1上延伸的形状，但是本公开不限于此。例如，显示设备10可以具有设置在一个子像素SPXn中的更多数量的电极RME，或者电极RME可以部分地弯曲并且根据位置具有不同的宽度。
在平面图中，堤层BNL可以围绕子像素SPXn、发射区域EMA和子区域SA。堤层BNL可以设置在沿第一方向DR1和第二方向DR2相邻的子像素SPXn的发射区域EMA之间，并且也可以设置在子像素SPXn中的发射区域EMA和子区域SA之间。显示设备10的子像素SPXn、发射区域EMA和子区域SA可以是由堤层BNL的布置限定的区域。子像素SPXn、发射区域EMA和子区域SA之间的距离可以根据堤层BNL的宽度而变化。
在平面图中，堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，以遍及显示区域DPA的整个表面布置成栅格图案。堤层BNL可以沿着子像素SPXn之间的边界设置，以限定相邻的子像素SPXn。堤层BNL也可以布置成围绕针对每个子像素SPXn设置的发射区域EMA和子区域SA，以将它们彼此限定。
发光元件ED可以布置在发射区域EMA中。发光元件ED可以设置在堤图案BP1和BP2之间，并且可以布置成在第一方向DR1上彼此间隔开。在一个实施方式中，发光元件ED可以具有在一个方向上延伸的形状，并且其两端可以设置在不同的电极RME上。发光元件ED的长度可以大于在第二方向DR2上彼此间隔开的电极RME之间的距离。发光元件ED的延伸方向可以基本上垂直于电极RME延伸的第一方向DR1。然而，本公开不限于此，并且发光元件ED可以在第二方向DR2上或在与第二方向DR2倾斜的方向上延伸。
多个连接电极CNE(CNE1和CNE2)可以设置在电极RME和堤图案BP1和BP2上。连接电极CNE可以具有在一个方向上延伸的形状，并且可以设置成彼此间隔开。连接电极CNE中的每一个可以与发光元件ED接触，并且可以电连接到电极RME或其之下的导电层。
连接电极CNE可以包括设置在每个子像素SPXn中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1或第一堤图案BP1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以跨过堤层BNL设置成跨过发射区域EMA和子区域SA。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2或第二堤图案BP2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以跨过堤层BNL设置成跨过发射区域EMA和子区域SA。
图3是沿着图2的线E1-E1'截取的示意性剖视图。图4是沿着图2的线E2-E2'截取的示意性剖视图。
图3示出了跨过设置在第一子像素SPX1中的发光元件ED的两端和电极接触孔CTD和CTS的截面，并且图4示出了跨过设置在第一子像素SPX1中的发光元件ED的两端和接触部分CT1和CT2的截面。
参考图2至图4描述显示设备10的截面结构。显示设备10可以包括衬底SUB以及设置在其上的半导体层、多个导电层和多个绝缘层。显示设备10可以包括电极RME(RME1和RME2)、发光元件ED和连接电极CNE(CNE1和CNE2)。半导体层、导电层和绝缘层中的每一个可以构成显示设备10的电路层(图6中的“CCL”)。
衬底SUB可以是绝缘衬底。衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。衬底SUB可以是刚性衬底，或者可以是可弯曲、折叠或卷曲的柔性衬底。衬底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，并且显示区域DPA可以包括发射区域EMA和作为非发射区域的一部分的子区域SA。
第一导电层可以设置在衬底SUB上。第一导电层可以包括下金属层BML，下金属层BML设置成与第一晶体管T1的第一有源层ACT1重叠。下金属层BML可以防止光进入第一晶体管T1的第一有源层ACT1，或者下金属层BML可以电连接到第一有源层ACT1以使第一晶体管T1的电特性稳定。然而，可以省略下金属层BML。
缓冲层BL可以设置在下金属层BML和衬底SUB上。缓冲层BL可以形成在衬底SUB上，以保护像素PX的晶体管免受渗透通过衬底SUB(其易于被湿气渗透)的湿气的影响，并且可以执行表面平坦化功能。
半导体层可以设置在缓冲层BL上。半导体层可以包括第一晶体管T1的第一有源层ACT1和第二晶体管T2的第二有源层ACT2。第一有源层ACT1和第二有源层ACT2可以设置成分别与稍后描述的第二导电层的第一栅电极G1和第二栅电极G2部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在另一实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包括铟(In)的氧化物半导体。例如，氧化物半导体可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)和氧化铟镓锌锡(IGZTO)中的至少一种。
尽管在附图中示出了第一晶体管T1和第二晶体管T2设置在显示设备10的子像素SPXn中，但是本公开不限于此，并且显示设备10可以包括更多数量的晶体管。
第一栅极绝缘层GI可以在显示区域DPA中设置在半导体层上。第一栅极绝缘层GI可以用作晶体管T1和T2中的每一个的栅极绝缘层。尽管在附图中示出了第一栅极绝缘层GI与稍后将描述的第二导电层的栅电极G1和G2一起被图案化并且部分地设置在第二导电层和半导体层的有源层ACT1和ACT2之间，但是本公开不限于此。在一些实施方式中，第一栅极绝缘层GI可以设置在缓冲层BL的整个区域上。
第二导电层可以设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的第一栅电极G1和第二晶体管T2的第二栅电极G2。第一栅电极G1可以设置成在作为厚度方向的第三方向DR3上与第一有源层ACT1的沟道区域重叠，并且第二栅电极G2可以设置成在作为厚度方向的第三方向DR3上与第二有源层ACT2的沟道区域重叠。
第一层间绝缘层IL1可以设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层和设置在其上的其它层之间的绝缘膜，并且可以保护第二导电层。
第三导电层可以设置在第一层间绝缘层IL1上。第三导电层可以包括设置在显示区域DPA中的第一电压线VL1和第二电压线VL2、第一导电图案CDP1、第一晶体管T1的第一源电极S1和第一漏电极D1以及第二晶体管T2的第二源电极S2和第二漏电极D2。
第一电压线VL1可以被施加有传输到第一电极RME1的高电势电压(或第一电力电压)，并且第二电压线VL2可以被施加有传输到第二电极RME2的低电势电压(或第二电力电压)。第一电压线VL1的一部分可以通过穿过第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。第二电压线VL2可以直接连接到稍后将描述的第二电极RME2。
第一导电图案CDP1可以通过穿过第一层间绝缘层IL1的接触孔与第一晶体管T1的第一有源层ACT1接触。第一导电图案CDP1可以通过穿过第一层间绝缘层IL1和缓冲层BL的另一个接触孔与下金属层BML接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。此外，第一导电图案CDP1可以连接到稍后将描述的第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将从第一电压线VL1施加的第一电力电压传输到第一电极RME1或第一连接电极CNE1。
第二源电极S2和第二漏电极D2可以通过穿过第一层间绝缘层IL1的接触孔与第二晶体管T2的第二有源层ACT2接触。
第一钝化层PV1可以设置在第三导电层上。第一钝化层PV1可以用作第三导电层和其它层之间的绝缘层，并且可以保护第三导电层。
上述缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由以交替方式彼此堆叠的多个无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为通过堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层形成的双层或通过交替堆叠包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的无机层形成的多层。然而，本公开不限于此，并且缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为包括上述绝缘材料的单个无机层。此外，在一些实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)等的有机绝缘材料制成。
通孔层VIA可以在显示区域DPA中设置在第三导电层上。通孔层VIA可以包括有机绝缘材料，例如，聚酰亚胺(PI)，并且可以补偿由设置在其之下的导电层形成的台阶部分，以使顶表面平坦。然而，在一些实施方式中，可以省略通孔层VIA。
显示设备10可以包括堤图案BP1和BP2、电极RME(RME1和RME2)、堤层BNL、发光元件ED和连接电极CNE(CNE1和CNE2)作为设置在通孔层VIA上的显示元件层。显示设备10可以包括设置在通孔层VIA上的绝缘层PAS1、PAS2、PAS3和PAS4。
堤图案BP1和BP2可以设置在通孔层VIA上。例如，堤图案BP1和BP2中的每一个可以直接设置在通孔层VIA上，并且可以具有其中其至少一部分从通孔层VIA的顶表面突出的结构。堤图案BP1和BP2的突出部分可以具有倾斜表面或具有一定曲率的曲化表面，并且从发光元件ED发射的光可以由设置在堤图案BP1和BP2上的电极RME反射，并且在通孔层VIA的向上方向上发射。与图中所示的实施方式不同，堤图案BP1和BP2可以具有其中在剖视图中外表面以一定曲率曲化的形状，例如，半圆形形状或半椭圆形形状。堤图案BP1和BP2可以包括有机绝缘材料，诸如聚酰亚胺(PI)，但不限于此。
电极RME(RME1和RME2)可以设置在堤图案BP1和BP2以及通孔层VIA上。例如，第一电极RME1和第二电极RME2可以至少设置在堤图案BP1和BP2的倾斜侧表面上。电极RME1和RME2中的每一个的在第二方向DR2上测量的宽度可以小于堤图案BP1和BP2中的每一个的在第二方向DR2上测量的宽度，并且第一电极RME1和第二电极RME2之间的第二方向DR2上的距离可以小于堤图案BP1和BP2之间的距离。第一电极RME1和第二电极RME2的至少一部分可以直接布置在通孔层VIA上，使得第一电极RME1和第二电极RME2可以布置在相同的平面上。
设置在堤图案BP1和BP2之间的发光元件ED可以从两端发射光，并且所发射的光可以被引导朝向设置在堤图案BP1和BP2上的电极RME。电极RME可以具有其中其设置在堤图案BP1和BP2上的部分可以反射从发光元件ED发射的光的结构。第一电极RME1和第二电极RME2可以布置成覆盖堤图案BP1和BP2的至少一个侧表面，并且可以反射从发光元件ED发射的光。
电极RME可以在发射区域EMA和子区域SA之间与堤层BNL重叠的部分处通过电极接触孔CTD和CTS与第三导电层直接接触。第一电极接触孔CTD可以形成在其中堤层BNL和第一电极RME1重叠的区域中，并且第二电极接触孔CTS可以形成在其中堤层BNL和第二电极RME2重叠的区域中。第一电极RME1可以通过穿过通孔层VIA和第一钝化层PV1的第一电极接触孔CTD与第一导电图案CDP1接触。第二电极RME2可以通过穿过通孔层VIA和第一钝化层PV1的第二电极接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过第一导电图案CDP1电连接到第一晶体管T1，使得第一电力电压可以施加到第一电极RME1，并且第二电极RME2可以电连接到第二电压线VL2，使得第二电力电压可以施加到第二电极RME2。然而，本公开不限于此。在另一实施方式中，电极RME1和RME2可以不分别电连接到第三导电层的电压线VL1和VL2，并且稍后将描述的连接电极CNE可以直接连接到第三导电层。
电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属，或者可以包括包含铝(Al)、镍(Ni)、镧(La)等的合金。在另一示例中，电极RME可以具有其中诸如钛(Ti)、钼(Mo)和铌(Nb)的金属层与合金彼此堆叠的结构。在一些实施方式中，电极RME可以形成为通过堆叠由包括铝(Al)和钛(Ti)的合金、钼(Mo)和铌(Nb)制成的至少一个金属层而形成的双层或多层。
本公开不限于此，并且每个电极RME可以包括透明导电材料。例如，每个电极RME可以包括诸如ITO、IZO和ITZO的材料。在一些实施方式中，电极RME中的每一个可以具有其中至少一个透明导电材料和具有高反射率的至少一个金属层彼此堆叠的结构，或者可以形成为包括它们的一个层。例如，每个电极RME可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。电极RME可以电连接到发光元件ED，并且可以将从发光元件ED发射的光中的一些向衬底SUB的向上方向反射。
第一绝缘层PAS1可以在整个显示区域DPA中设置在通孔层VIA和电极RME上。第一绝缘层PAS1可以包括绝缘材料以保护电极RME并使电极RME彼此绝缘。第一绝缘层PAS1可以设置成在形成堤层BNL之前覆盖电极RME，使得它可以防止电极RME在形成堤层BNL的工艺中被损坏。第一绝缘层PAS1可以防止设置在其上的发光元件ED由于与其它构件直接接触而被损坏。
在实施方式中，第一绝缘层PAS1可以具有台阶部分，使得其顶表面在沿第二方向DR2间隔开的电极RME之间部分地凹陷。发光元件ED可以设置在第一绝缘层PAS1的形成有台阶部分的顶表面上，并且因此可以在发光元件ED和第一绝缘层PAS1之间保留空间。
第一绝缘层PAS1可以包括设置在子区域SA中的接触部分CT1和CT2。接触部分CT1和CT2中的每一个可以设置成与相应的电极RME重叠。例如，接触部分CT1和CT2可以包括与第一电极RME1重叠的第一接触部分CT1和与第二电极RME2重叠的第二接触部分CT2。第一接触部分CT1和第二接触部分CT2可以穿过第一绝缘层PAS1以部分地暴露其之下的第一电极RME1或第二电极RME2的顶表面。第一接触部分CT1和第二接触部分CT2中的每一个也可以穿过设置在第一绝缘层PAS1上的其它绝缘层中的一些。由接触部分CT1和CT2中的每一个暴露的电极RME可以与连接电极CNE接触。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn。堤层BNL可以围绕每个子像素SPXn的发射区域EMA和子区域SA并且将每个子像素SPXn的发射区域EMA和子区域SA区分开，并且堤层BNL可以围绕显示区域DPA的最外部分并且将显示区域DPA和非显示区域NDA区分开。
类似于堤图案BP1和BP2，堤层BNL可以具有一定的高度。在一些实施方式中，堤层BNL的顶表面可以高于堤图案BP1和BP2的顶表面，并且堤层BNL的厚度可以等于或大于堤图案BP1和BP2的厚度。在显示设备10的制造工艺期间的在喷墨印刷工艺中，堤层BNL可以防止墨水溢出到相邻的子像素SPXn。类似于堤图案BP1和BP2，堤层BNL可以包括诸如聚酰亚胺的有机绝缘材料。
发光元件ED可以布置在发射区域EMA中。发光元件ED可以在堤图案BP1和BP2之间设置在第一绝缘层PAS1上。发光元件ED可以设置成使得发光元件ED延伸的方向平行于衬底SUB的顶表面。如稍后将描述的，发光元件ED可以包括沿着发光元件ED延伸的一个方向布置的多个半导体层，并且半导体层可以沿着平行于衬底SUB的顶表面的方向顺序地布置。然而，本公开不限于此，并且在发光元件ED具有另一结构的情况下，半导体层可以布置在与衬底SUB垂直的方向上。
设置在不同子像素SPXn中的发光元件ED可以根据构成半导体层的材料而发射不同波长带的光。然而，本公开不限于此，并且布置在不同子像素SPXn中的发光元件ED可以包括相同材料的半导体层并且发射相同颜色的光。
发光元件ED可以在与连接电极CNE(CNE1和CNE2)接触的同时电连接到电极RME和通孔层VIA下方的导电层，并且可以通过接收电信号来发射特定波长带的光。
第二绝缘层PAS2可以设置在发光元件ED、第一绝缘层PAS1和堤层BNL上。第二绝缘层PAS2可以包括设置在发光元件ED上的图案部分，该图案部分在堤图案BP1和BP2之间在第一方向DR1上延伸。图案部分可以部分地围绕发光元件ED的外表面，并且可以不覆盖发光元件ED的两侧或两端。图案部分在平面图中可以在每个子像素SPXn中形成线性或岛状图案。第二绝缘层PAS2的图案部分可以在显示设备10的制造工艺期间保护发光元件ED并固定发光元件ED。此外，第二绝缘层PAS2可以填充发光元件ED和第一绝缘层PAS1之间的空间。此外，第二绝缘层PAS2的一部分可以设置在堤层BNL上和子区域SA中。
第二绝缘层PAS2可以包括设置在子区域SA中的接触部分CT1和CT2。第二绝缘层PAS2可以包括与第一电极RME1重叠的第一接触部分CT1和与第二电极RME2重叠的第二接触部分CT2。除了第一绝缘层PAS1之外，接触部分CT1和CT2可以穿过第二绝缘层PAS2。第一接触部分CT1和第二接触部分CT2可以部分地暴露设置在其之下的第一电极RME1或第二电极RME2的顶表面。
连接电极CNE(CNE1和CNE2)可以设置在电极RME以及堤图案BP1和BP2上。第一连接电极CNE1可以设置在第一电极RME1和第一堤图案BP1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以跨过堤层BNL设置成跨过发射区域EMA和子区域SA。第二连接电极CNE2可以设置在第二电极RME2和第二堤图案BP2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以跨过堤层BNL设置成跨过发射区域EMA和子区域SA。
第一连接电极CNE1和第二连接电极CNE2中的每一个可以设置在第二绝缘层PAS2上并且可以与发光元件ED接触。第一连接电极CNE1可以与第一电极RME1部分地重叠并且可以与发光元件ED的一端接触。第二连接电极CNE2可以与第二电极RME2部分地重叠并且可以与发光元件ED的另一端接触。连接电极CNE可以设置成跨过发射区域EMA和子区域SA。连接电极CNE的发射区域EMA中的部分可以与发光元件ED接触，并且连接电极CNE的子区域SA中的部分可以电连接到第三导电层。第一连接电极CNE1可以与发光元件ED的第一端接触，并且第二连接电极CNE2可以与发光元件ED的第二端接触。
根据一个实施方式，在显示设备10中，连接电极CNE可以通过设置在子区域SA中的接触部分CT1和CT2与电极RME接触。第一连接电极CNE1可以在子区域SA中通过穿过第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3的第一接触部分CT1与第一电极RME1接触。第二连接电极CNE2可以在子区域SA中通过穿过第一绝缘层PAS1和第二绝缘层PAS2的第二接触部分CT2与第二电极RME2接触。连接电极CNE中的每一个可以通过电极RME中的每一个电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1，使得第一电力电压可以施加到第一连接电极CNE1，并且第二连接电极CNE2可以电连接到第二电压线VL2，使得第二电力电压可以施加到第二连接电极CNE2。每个连接电极CNE可以与发射区域EMA中的发光元件ED接触，以将电力电压传输到发光元件ED。
然而，本公开不限于此。在一些实施方式中，连接电极CNE可以与第三导电层直接接触，并且可以通过除电极RME之外的图案电连接到第三导电层。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO、铝(Al)等。例如，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过连接电极CNE以发射。
第三绝缘层PAS3可以设置在第二连接电极CNE2和第二绝缘层PAS2上。第三绝缘层PAS3可以设置在第二绝缘层PAS2的整个区域上以覆盖第二连接电极CNE2，并且第一连接电极CNE1可以设置在第三绝缘层PAS3上。第三绝缘层PAS3可以使第一连接电极CNE1和第二连接电极CNE2绝缘，以防止它们之间的直接接触。
第三绝缘层PAS3可以包括设置在子区域SA中的第一接触部分CT1。除了第一绝缘层PAS1和第二绝缘层PAS2之外，第一接触部分CT1可以穿过第三绝缘层PAS3。第一接触部分CT1可以部分地暴露设置在其之下的第一电极RME1的顶表面。
尽管在附图中未示出，但是另一绝缘层(图6中的“PAS4”)可以设置在第三绝缘层PAS3和第一连接电极CNE1上。该绝缘层可以用于保护设置在衬底SUB上的构件免受外部环境的影响。
上述第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每一个可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每一个可以包括无机绝缘材料。在另一示例中，第一绝缘层PAS1和第三绝缘层PAS3可以包括无机绝缘材料，并且第二绝缘层PAS2可以包括有机绝缘材料。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每一个或至少一个可以具有其中多个绝缘层交替或重复地彼此堆叠的结构。在实施方式中，第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3中的每一个可以包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一个。第一绝缘层PAS1、第二绝缘层PAS2和第三绝缘层PAS3可以由相同的材料或不同的材料制成。在另一实施方式中，它们中的一些可以由相同的材料制成，并且其它可以由不同的材料制成。
图5是根据一个实施方式的发光元件的示意图。
参考图5，发光元件ED可以是发光二极管。例如，发光元件ED可以是具有纳米或微米尺寸并且由无机材料制成的无机发光二极管。在电场在特定方向上形成在彼此面对的两个电极之间的情况下，发光元件ED可以在各自具有极性的两个电极之间对准。
根据一个实施方式的发光元件ED可以具有在一个方向上伸长的形状。发光元件ED可以具有圆柱体、杆、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有多边形棱柱形状，诸如规则的立方体、矩形平行六面体和六边形棱柱，或者可以具有诸如在一个方向上伸长并且具有部分倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有导电类型(例如，p型或n型)掺杂剂的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn等。
第二半导体层32可以设置在第一半导体层31上，且发光层36在其之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
尽管在附图中示出第一半导体层31和第二半导体层32中的每一个配置为一个层，但是本公开不限于此。根据发光层36的材料，第一半导体层31和第二半导体层32可以包括更多数量的层，诸如包覆层或拉伸应变势垒减小(TSBR)层。例如，发光元件ED还可以包括设置在第一半导体层31和发光层36之间或设置在第二半导体层32和发光层36之间的另一个半导体层。设置在第一半导体层31和发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN和超晶格(superlattice)中的至少一种，并且设置在第二半导体层32和发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。
发光层36可以设置在第一半导体层31和第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，多个量子层和阱层可以彼此交替堆叠。发光层36可以通过响应于通过第一半导体层31和第二半导体层32施加的电信号而使电子-空穴对复合来发光。发光层36可以包括诸如AlGaN、AlGaInN或InGaN的材料。例如，在发光层36具有其中量子层和阱层彼此交替堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料彼此交替堆叠的结构，并且取决于发射光的波长带，可以包括III族至V族半导体材料。由发光层36发射的光不限于蓝色波长带的光，并且在一些情况下，发光层36可以发射红色波长带的光或绿色波长带的光。
电极层37可以是欧姆接触电极。然而，本公开不限于此，并且它可以是肖特基接触电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37，但是本公开不限于此，并且可以省略电极层37。
在显示设备10中，在发光元件ED电连接到电极或连接电极的情况下，电极层37可以减小发光元件ED和电极或连接电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO和ITZO中的至少一种。
绝缘膜38可以设置成围绕上述半导体层和电极层的外表面。例如，绝缘膜38可以设置成至少围绕发光层36的外表面，并且可以形成为暴露发光元件ED的纵向方向上的两端。在剖视图中，绝缘膜38可以具有在与发光元件ED的至少一端相邻的区域中是圆形的顶表面。
绝缘膜38可以包括具有绝缘性质的至少一种材料，例如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx)。在附图中示出了绝缘膜38形成为单层，但是本公开不限于此。在一些实施方式中，绝缘膜38可以形成为具有彼此堆叠的多个层的多层结构。
绝缘膜38可以执行保护发光元件ED的半导体层和电极层的功能。绝缘膜38可以防止在电信号传输到其的电极与发光元件ED直接接触的情况下可能在发光层36处发生的电短路。绝缘膜38可以防止发光元件ED的发光效率降低。
绝缘膜38可以具有经表面处理的外表面。发光元件ED可以通过将其中分散有发光元件ED的墨水喷射在电极上来对准。绝缘膜38的表面可以被处理成具有疏水性质或亲水性质，以使发光元件ED在墨水中保持在分散状态下，而不与墨水中的其它相邻发光元件ED聚集。
根据一个实施方式，显示设备10还可以包括设置在发光元件ED上的颜色控制层(图6中的“CCR”)和滤色器层(图6中的“CFL”)。从发光元件ED发射的光可以通过颜色控制层CCR和滤色器层CFL发射。即使在相同类型的发光元件ED设置在相应的子像素SPXn中的情况下，所发射的光的颜色对于每个子像素SPXn也可以是不同的。
图6是根据一个实施方式的显示设备的示意性剖视图。
参考图6，显示设备10可以包括设置在衬底SUB上的发光元件ED以及设置在其上方的颜色控制层CCR以及滤色器层CFL。显示设备10还可以包括设置在颜色控制层CCR和滤色器层CFL之间的多个层。在下文中，将描述设置在显示设备10的发光元件ED上的层。
第四绝缘层PAS4可以设置在第三绝缘层PAS3、连接电极CNE1和CNE2以及堤层BNL上。第四绝缘层PAS4可以保护设置在衬底SUB上的层。然而，可以省略第四绝缘层PAS4。
上堤层UBN、颜色控制层CCR、颜色图案CP1、CP2和CP3以及滤色器层CFL可以设置在第四绝缘层PAS4上。多个封盖层CPL1和CPL2以及低折射率层LRL可以设置在颜色控制层CCR和滤色器层CFL之间。外涂层OC可以设置在滤色器层CFL上。
显示设备10可以包括透光区域TA1、TA2和TA3以及光阻挡区域BA，在透光区域TA1、TA2和TA3中，滤色器层CFL设置成发射光，光阻挡区域BA设置在透光区域TA1、TA2和TA3之间并且其中不发射光。透光区域TA1、TA2和TA3可以定位成与每个子像素SPXn的发射区域EMA的一部分对应，并且光阻挡区域BA可以是除透光区域TA1、TA2和TA3之外的区域。
上堤层UBN可以设置在第四绝缘层PAS4上，以与堤层BNL重叠。上堤层UBN可以包括在第一方向DR1和第二方向DR2上延伸的部分，以设置成栅格图案。上堤层UBN可以围绕发射区域EMA或其中设置有发光元件ED的部分。上堤层UBN可以形成其中设置颜色控制层CCR的区域。
颜色控制层CCR可以在第四绝缘层PAS4上设置在由上堤层UBN围绕的区域中。颜色控制层CCR可以设置在由上堤层UBN围绕的透光区域TA1、TA2和TA3中，以在显示区域DPA中形成岛状图案。然而，本公开不限于此，并且颜色控制层CCR中的每一个可以在一个方向上延伸并且可以设置成跨过子像素SPXn以形成线性图案。
在其中每个子像素SPXn的发光元件ED发射第三颜色的蓝光的实施方式中，颜色控制层CCR可以包括设置在第一子像素SPX1中以与第一透光区域TA1对应的第一波长转换层WCL1、设置在第二子像素SPX2中以与第二透光区域TA2对应的第二波长转换层WCL2以及设置在第三子像素SPX3中以与第三透光区域TA3对应的透光层TPL。
第一波长转换层WCL1可以包括第一基础树脂BRS1和设置在第一基础树脂BRS1中的第一波长转换材料WCP1。第二波长转换层WCL2可以包括第二基础树脂BRS2和设置在第二基础树脂BRS2中的第二波长转换材料WCP2。第一波长转换层WCL1和第二波长转换层WCL2可以在转换从发光元件ED入射的蓝光的波长之后透射光。第一波长转换层WCL1和第二波长转换层WCL2还可以包括散射体SCP，散射体SCP包括在基础树脂BRS1和BRS2中，并且散射体SCP可以提高波长转换效率。
透光层TPL可以包括第三基础树脂BRS3和包括在第三基础树脂BRS3中的散射体SCP。透光层TPL可以透射从发光元件ED入射的第三颜色的蓝光，同时保持其波长。透光层TPL的散射体SCP可以用于控制通过透光层TPL发射的光的发射路径。透光层TPL可以不包括波长转换材料。
散射体SCP可以是金属氧化物颗粒或有机颗粒。金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)等。
第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括透光有机材料。例如，第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括环氧树脂、丙烯酸树脂、卡多(cardo)树脂、酰亚胺树脂等。第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以由相同的材料形成，但本公开不限于此。
第一波长转换材料WCP1可以将第三颜色的蓝光转换为第一颜色的红光，并且第二波长转换材料WCP2可以将第三颜色的蓝光转换为第二颜色的绿光。第一波长转换材料WCP1和第二波长转换材料WCP2可以是量子点、量子杆、磷光体等。量子点的示例可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体及其组合。
在一些实施方式中，颜色控制层CCR可以通过喷墨印刷工艺或光刻胶工艺形成。颜色控制层CCR可以在构成颜色控制层CCR的材料喷射到或涂覆在由上堤层UBN围绕的区域中之后，通过干燥或曝光以及显影工艺形成。例如，在其中通过喷墨印刷工艺形成颜色控制层CCR的实施方式的附图中，每个颜色控制层CCR的顶表面可以形成为曲化的，使得其与上堤层UBN相邻的边缘部分高于其中央部分。然而，本公开不限于此。在其中通过光刻胶工艺形成颜色控制层CCR的实施方式中，每个颜色控制层CCR的顶表面可以形成为平坦的，使得与上堤层UBN相邻的边缘部分平行于上堤层UBN的顶表面。在另一实施方式中，与附图不同，颜色控制层CCR的中央部分可以形成为高于其边缘部分。
每个子像素SPXn的发光元件ED可以发射与蓝光相同颜色的光，并且子像素SPXn可以发射不同颜色的光。例如，从设置在第一子像素SPX1中的发光元件ED发射的光可以入射在第一波长转换层WCL1上，从设置在第二子像素SPX2中的发光元件ED发射的光可以入射在第二波长转换层WCL2上，并且从设置在第三子像素SPX3中的发光元件ED发射的光可以入射在透光层TPL上。
入射在第一波长转换层WCL1上的光可以转换成红光，入射在第二波长转换层WCL2上的光可以转换成绿光，并且入射在透光层TPL上的光可以作为相同的蓝光透射而不被波长转换。尽管每个子像素SPXn包括发射相同颜色的光的发光元件ED，但是可以根据设置在其上的颜色控制层CCR的布置来发射不同颜色的光。
第一封盖层CPL1可以设置在颜色控制层CCR和上堤层UBN上。第一封盖层CPL1可以防止诸如湿气或空气的杂质从外部渗入并且损坏或污染颜色控制层CCR。第一封盖层CPL1可以包括无机绝缘材料。
低折射率层LRL可以设置在第一封盖层CPL1上。作为用于使透射通过颜色控制层CCR的光再循环的光学层的低折射率层LRL可以改善显示设备10的光发射效率和颜色纯度。低折射率层LRL可以由具有低折射率的有机材料制成，并且可以补偿由颜色控制层CCR和上堤层UBN形成的台阶部分。
第二封盖层CPL2可以设置在低折射率层LRL上，并且可以防止诸如湿气、空气等的杂质从外部渗入并损害或污染低折射率层LRL。与第一封盖层CPL1类似，第二封盖层CPL2可以包括无机绝缘材料。
滤色器层CFL可以设置在第二封盖层CPL2上。滤色器层CFL可以设置在透光区域TA1、TA2和TA3中，并且其一部分可以设置在光阻挡区域BA中。滤色器层CFL的一部分可以在光阻挡区域BA中与另一滤色器层CFL的一部分或颜色图案CP1、CP2和CP3重叠。滤色器层CFL彼此不重叠的部分可以是从其发射光的透光区域TA1、TA2或TA3。滤色器层CFL彼此重叠的区域或者设置有颜色图案CP1、CP2和CP3的区域可以是其中光被阻挡的光阻挡区域BA。
滤色器层CFL可以包括设置在第一子像素SPX1中的第一滤色器CFL1、设置在第二子像素SPX2中的第二滤色器CFL2以及设置在第三子像素SPX3中的第三滤色器CFL3。滤色器CFL1、CFL2和CFL3中的每一个可以形成为设置在透光区域TA1、TA2和TA3或发射区域EMA中的线性图案。然而，本公开不限于此。滤色器CFL1、CFL2和CFL3可以设置成分别与透光区域TA1、TA2和TA3对应，并且可以形成岛状图案。
滤色器层CFL可以包括吸收除特定波长之外的波长的光的着色剂，诸如染料或颜料。滤色器CFL1、CFL2和CFL3中的每一个可以设置在每个子像素SPXn中，并且可以仅透射入射在相应子像素SPXn中的滤色器CFL1、CFL2和CFL3中的每一个上的光的一部分。在显示设备10的每个子像素SPXn中，仅透射通过滤色器CFL1、CFL2和CFL3中的每一个的光可以被显示。在实施方式中，第一滤色器CFL1可以是红色滤色器层R，第二滤色器CFL2可以是绿色滤色器层G，并且第三滤色器CFL3可以是蓝色滤色器层B。从发光元件ED发射的光可以通过颜色控制层CCR和滤色器层CFL发射。
颜色图案CP1、CP2和CP3可以设置在第二封盖层CPL2上。颜色图案CP1、CP2和CP3可以包括与滤色器层CFL相同的材料，并且可以设置在光阻挡区域BA中。在光阻挡区域BA中，颜色图案CP1、CP2和CP3以及不同的滤色器CFL1、CFL2和CFL3可以彼此堆叠，并且光可以在堆叠区域中被阻挡。
第一颜色图案CP1可以由与第一滤色器CFL1的材料相同的材料制成，并且设置在光阻挡区域BA中。第一颜色图案CP1可以在光阻挡区域BA中直接设置在第二封盖层CPL2上，并且可以不设置在与第一子像素SPX1的第一透光区域TA1相邻的光阻挡区域BA中。第一颜色图案CP1可以设置在第二子像素SPX2和第三子像素SPX3之间的光阻挡区域BA中。第一滤色器CFL1可以设置在第一子像素SPX1周围的光阻挡区域BA中。
第二颜色图案CP2可以由与第二滤色器CFL2的材料相同的材料制成，并且设置在光阻挡区域BA中。第二颜色图案CP2可以在光阻挡区域BA中设置在第二封盖层CPL2上，并且可以不设置在与第二子像素SPX2的第二透光区域TA2相邻的光阻挡区域BA中。第二颜色图案CP2可以设置在第一子像素SPX1和第三子像素SPX3之间的光阻挡区域BA中，或者设置在显示区域DPA的最外子像素SPXn和非显示区域NDA之间的边界处。第二滤色器CFL2可以设置在第二子像素SPX2周围的光阻挡区域BA中。
类似地，第三颜色图案CP3可以由与第三滤色器CFL3的材料相同的材料制成，并且设置在光阻挡区域BA中。第三颜色图案CP3可以在光阻挡区域BA中设置在第二封盖层CPL2上，并且可以不设置在与第三子像素SPX3的第三透光区域TA3相邻的光阻挡区域BA中。第三颜色图案CP3可以设置在第一子像素SPX1和第二子像素SPX2之间的光阻挡区域BA中。第三滤色器CFL3可以设置在第三子像素SPX3周围的光阻挡区域BA中。
在显示设备10中，堤层BNL和上堤层UBN彼此重叠的区域可以是光阻挡区域BA。在光阻挡区域BA中，第一颜色图案CP1、第二颜色图案CP2和第三颜色图案CP3中的一个可以设置成与包括不同的颜色材料的滤色器CFL1、CFL2和CFL3中的至少一个重叠。例如，第一颜色图案CP1可以设置成与第二滤色器CFL2和第三滤色器CFL3重叠，第二颜色图案CP2可以设置成与第一滤色器CFL1和第三滤色器CFL3重叠，并且第三颜色图案CP3可以设置成与第一滤色器CFL1和第二滤色器CFL2重叠。在光阻挡区域BA中，包括不同颜色材料的颜色图案CP1、CP2和CP3以及滤色器CFL1、CFL2和CFL3可以彼此重叠，从而阻挡光。
颜色图案CP1、CP2和CP3以及滤色器CFL1、CFL2和CFL3可以构成堆叠结构并且包括不同颜色材料，从而防止相邻区域之间的颜色混合。由于颜色图案CP1、CP2和CP3包括与滤色器CFL1、CFL2和CFL3相同的材料，所以穿过光阻挡区域BA的外部光或反射光可以具有特定颜色的波长带。由用户的眼睛感知的眼睛颜色敏感性根据光的颜色而变化。具体地，与绿色波长带中的光和红色波长带中的光相比，用户可以较不敏感地感知蓝色波长带中的光。在显示设备10中，颜色图案CP1、CP2和CP3设置在光阻挡区域BA中，使得光可以被阻挡，并且用户可以相对较不敏感地感知反射光。此外，通过吸收从显示设备10的外部进入的光的一部分，可以减少由于外部光而引起的反射光。
外涂层OC可以设置在滤色器层CFL以及颜色图案CP1、CP2和CP3上。外涂层OC可以设置在整个显示区域DPA中，并且可以部分地设置在非显示区域NDA中。外涂层OC可以包括有机绝缘材料，并且可以保护布置在显示区域DPA中的构件免受外部的影响。
根据一个实施方式的显示设备10可以包括设置在发光元件ED上方的颜色控制层CCR和滤色器层CFL。因此，即使在相同类型的发光元件ED设置在每个子像素SPXn中的情况下，显示设备10也可以显示不同颜色的光。
例如，设置在第一子像素SPX1中的发光元件ED可以发射第三颜色的蓝光，并且该光可以在透射第四绝缘层PAS4的同时入射在第一波长转换层WCL1上。第一波长转换层WCL1的第一基础树脂BRS1可以由透明材料制成，并且光的一部分可以透射第一基础树脂BRS1并且入射在设置于其上的第一封盖层CPL1上。然而，光的至少一部分可以入射在布置在第一基础树脂BRS1中的散射体SCP和第一波长转换材料WCP1上。光可以被散射并且进行波长转换，并且可以作为红光入射在第一封盖层CPL1上。入射在第一封盖层CPL1上的光可以在透射低折射率层LRL和第二封盖层CPL2的同时入射在第一滤色器CFL1上，并且除了红光之外的其它光的透射可以被第一滤色器CFL1阻挡。因此，第一子像素SPX1可以发射红光。
类似地，从设置在第二子像素SPX2中的发光元件ED发射的光可以在透射第四绝缘层PAS4、第二波长转换层WCL2、第一封盖层CPL1、低折射率层LRL、第二封盖层CPL2和第二滤色器CFL2的同时作为绿光发射。
设置在第三子像素SPX3中的发光元件ED可以发射第三颜色的蓝光，并且蓝光可以在透射第四绝缘层PAS4的同时入射在透光层TPL上。透光层TPL的第三基础树脂BRS3可以由透明材料制成，并且光的一部分可以透射第三基础树脂BRS3并且入射在设置于其上的第一封盖层CPL1上。入射在第一封盖层CPL1上的光可以在透射低折射率层LRL和第二封盖层CPL2的同时入射在第三滤色器CFL3上，并且除了蓝光之外的其它光的透射可以被第三滤色器CFL3阻挡。因此，第三子像素SPX3可以发射蓝光。
图7是示意性地示出根据一个实施方式的显示设备的平面图。图8是沿着图7的线A1-A1'截取的示意性剖视图。图9是示意性地示出根据一个实施方式的显示设备的阻隔层的平面图。图10是沿着图7的线A2-A2'截取的示意性剖视图。图11是图10的区域A的放大视图。
参考图7至图11，显示设备10可以包括上堤层UBN和堤层BNL以及孔部分VA和坝结构部分DAM，上堤层UBN和堤层BNL具有设置在显示区域DPA的边界中的部分，孔部分VA和坝结构部分DAM设置在非显示区域NDA中以围绕显示区域DPA。
上堤层UBN和堤层BNL可以在显示区域DPA中在第一方向DR1和第二方向DR2上延伸。如上所述，上堤层UBN可以设置在堤层BNL上，并且它们在平面图中可以具有相同的图案形状。例如，上堤层UBN和堤层BNL可以设置在显示区域DPA的边界中，以围绕其中设置像素PX的部分。上堤层UBN和堤层BNL可以将非显示区域NDA与显示区域DPA区分开，并且还可以将不同的子像素SPXn区分开。
坝结构部分DAM可以设置在非显示区域NDA中，以围绕显示区域DPA，同时与上堤层UBN和堤层BNL间隔开。坝结构部分DAM可以设置成与上堤层UBN和堤层BNL间隔一定距离。显示区域DPA可以由坝结构部分DAM围绕。
显示设备10可以具有其中多层顺序堆叠在衬底SUB上的结构。显示设备10的层中的一些可以由有机材料制成，并且可以通过将有机材料直接注入到衬底SUB上的工艺形成。由于有机材料可以具有流动性而流动，因此注入到显示区域DPA中的有机材料可以溢出到非显示区域NDA。坝结构部分DAM可以防止有机材料超出非显示区域NDA而溢出到外部。
根据一个实施方式的显示设备10可以包括在非显示区域NDA中设置在坝结构部分DAM与上堤层UBN和堤层BNL之间的孔部分VA。坝结构部分DAM、上堤层UBN和堤层BNL可以具有从通孔层VIA向上突出的形状，并且孔部分VA可以通过使通孔层VIA部分地凹入而形成。孔部分VA可以与坝结构部分DAM、上堤层UBN和堤层BNL形成凹图案和凸图案，从而防止喷射到显示区域DPA中的有机材料超出非显示区域NDA溢出到外部。
作为设置在颜色控制层CCR上的封装结构，第一封盖层CPL1和第二封盖层CPL2可以延伸到非显示区域NDA。如图8中所示，第一封盖层CPL1的一部分可以直接设置在第四绝缘层PAS4上，并且其另一部分可以设置在上堤层UBN、坝结构部分DAM和孔部分VA上。第一封盖层CPL1可以沿着由颜色控制层CCR、上堤层UBN、坝结构部分DAM和孔部分VA形成的台阶部分设置。
第二封盖层CPL2可以设置在第一封盖层CPL1上，且低折射率层LRL插置在第二封盖层CPL2和第一封盖层CPL1之间。与第二封盖层CPL2不同，由于低折射率层LRL不延伸遍及非显示区域NDA的整个表面，所以第二封盖层CPL2的一部分可以在非显示区域NDA中直接设置在第一封盖层CPL1上。
低折射率层LRL可以由有机材料制成，并且可以设置在整个显示区域DPA中。在将有机材料涂覆在第一封盖层CPL1上的工艺中，有机材料可以超出上堤层UBN溢出到设置在显示区域DPA的边界处的非显示区域NDA。例如，显示设备10可以包括单个衬底SUB，并且可以通过连续工艺在其上形成多个层。在该方法中，溢出到非显示区域NDA的不期望区域的有机材料可以是后续工艺中的异物。根据一个实施方式的显示设备10可以包括非显示区域NDA中的凹结构和凸结构，以防止溢出的有机材料流到不期望区域。
由于显示设备10包括设置在非显示区域NDA中的孔部分VA和坝结构部分DAM，因此相对于通孔层VIA的顶表面形成凹图案和凸图案的结构可以设置在非显示区域NDA中。孔部分VA可以具有从通孔层VIA的顶表面朝向其底表面凹陷的凹图案形状。坝结构部分DAM可以具有从通孔层VIA的顶表面向上突出的凸图案形状。
孔部分VA在平面图中可以设置成与上堤层UBN间隔开同时围绕显示区域DPA。孔部分VA可以具有宽度并且可以穿过通孔层VIA。设置在通孔层VIA上的一些层可以设置在孔部分VA中。例如，第二绝缘层PAS2的一部分可以设置在孔部分VA中。第二绝缘层PAS2可以沿着由孔部分VA形成的台阶部分设置。第一封盖层CPL1的一部分可以设置在孔部分VA中。第一封盖层CPL1可以包括无机绝缘材料，并且可以沿着由通孔层VIA中的孔部分VA形成的台阶部分设置。由于诸如第一封盖层CPL1的无机绝缘材料设置在孔部分VA中，因此可以防止通孔层VIA充当湿气渗透路径。
低折射率层LRL可以设置在第一封盖层CPL1上，并且其一部分可以跨过设置在显示区域DPA的边界上的上堤层UBN设置在非显示区域NDA中。低折射率层LRL也可以设置在孔部分VA上，并且其一部分可以设置成填充由孔部分VA形成的台阶部分。在形成低折射率层LRL的工艺中，形成低折射率层LRL的有机材料可以超出显示区域DPA流到非显示区域NDA，并且填充由孔部分VA形成的台阶部分。孔部分VA和坝结构部分DAM可以防止有机材料的过度溢出。低折射率层LRL可以延伸到坝结构部分DAM，同时填充孔部分VA。
坝结构部分DAM可以围绕孔部分VA并且可以与孔部分VA间隔开。孔部分VA和坝结构部分DAM可以在从上堤层UBN到非显示区域NDA的外部分的方向上顺序设置，同时彼此间隔开。由于坝结构部分DAM具有从通孔层VIA向上突出的形状并且具有凸图案形状，因此可以防止低折射率层LRL溢出到非显示区域NDA的外部分。
作为用于防止低折射率层LRL溢出的结构，坝结构部分DAM可以设置在非显示区域NDA中。坝结构部分DAM可以设置在通孔层VIA上并且可以围绕显示区域DPA的边界。坝结构部分DAM可以围绕显示区域DPA。坝结构部分DAM可以与显示区域DPA间隔开一定距离，以设置在非显示区域NDA中。坝结构部分DAM可以与孔部分VA间隔开一定距离以围绕孔部分VA。坝结构部分DAM可以连续地设置并且可以连续地围绕显示区域DPA。在实施方式中，坝结构部分DAM在平面图中可以具有闭环形状。坝结构部分DAM可以连续地设置以防止有机材料(诸如从显示区域DPA延伸的低折射率层LRL)溢出到衬底SUB的外部。
坝结构部分DAM可以包括设置在通孔层VIA上的下坝层LDA、中间坝层MDA和上坝层UDA。
下坝层LDA可以直接设置在通孔层VIA上。下坝层LDA以及堤图案BP1和BP2可以包括相同的材料。下坝层LDA的顶表面和堤图案BP1和BP2的顶表面可以具有相同的高度。在实施方式中，下坝层LDA以及堤图案BP1和BP2可以在相同的工艺中同时形成。
中间坝层MDA可以直接设置在下坝层LDA上。中间坝层MDA可以与下坝层LDA重叠并且可以接触下坝层LDA的顶表面。中间坝层MDA的第二方向DR2上的宽度可以小于下坝层LDA的第二方向DR2上的宽度，以直接设置在下坝层LDA上。然而，本公开不限于此，并且中间坝层MDA可以在覆盖下坝层LDA的同时与通孔层VIA直接接触，并且中间坝层MDA的宽度可以大于下坝层LDA的宽度。中间坝层MDA和堤层BNL可以包括相同的材料。中间坝层MDA的顶表面和堤层BNL的顶表面可以具有相同的高度。在实施方式中，中间坝层MDA和堤层BNL可以在相同的工艺中同时形成。
第二绝缘层PAS2可以设置在中间坝层MDA和下坝层LDA上。第二绝缘层PAS2可以从显示区域DPA延伸以覆盖中间坝层MDA和下坝层LDA。
上坝层UDA可以直接设置在第二绝缘层PAS2上。上坝层UDA可以设置在第二绝缘层PAS2上以覆盖中间坝层MDA和下坝层LDA，并且可以与中间坝层MDA和下坝层LDA重叠。上坝层UDA的宽度可以小于中间坝层MDA的宽度和下坝层LDA的宽度。上坝层UDA和上堤层UBN可以包括相同的材料。上坝层UDA的顶表面可以具有与上堤层UBN的顶表面相同的高度。在实施方式中，上坝层UDA可以与上堤层UBN通过相同的工艺同时形成。
孔部分VA可以设置成比坝结构部分DAM更靠近显示区域DPA，并且可以是用于防止有机材料溢出的主要结构。孔部分VA可以具有防止有机材料溢出的宽度。孔部分VA的宽度可以小于或等于坝结构部分DAM的第二方向DR2上的宽度。然而，本公开不限于此，并且孔部分VA的宽度可以大于坝结构部分DAM的宽度。
外涂层OC可以设置成在显示区域DPA中覆盖滤色器层CFL，并且在非显示区域NDA中覆盖坝结构部分DAM和第二封盖层CPL2。外涂层OC可以具有其中其顶表面的高度随着从显示区域DPA到非显示区域NDA的最外部分逐渐减小的形状。
阻隔层BAL可以设置在非显示区域NDA中。阻隔层BAL可以在非显示区域NDA中设置在外涂层OC上。阻隔层BAL可以不设置在显示区域DPA中，并且可以设置在非显示区域NDA中。
阻隔层BAL可以阻止外部湿气渗入内部。阻隔层BAL可以设置成覆盖设置在非显示区域NDA中的外涂层OC、第二封盖层CPL2和第一封盖层CPL1，以防止湿气通过其渗透。外涂层OC可以由有机材料制成，并且可以充当湿气渗透的路径，并且第一封盖层CPL1和第二封盖层CPL2可以由包括氧化硅(SiOx)的无机材料制成，使得它难以完全阻挡湿气。例如，在第一封盖层CPL1和第二封盖层CPL2之间出现台阶或裂纹的情况下，它可以充当湿气渗透路径。因此，通过在与外部相邻的非显示区域NDA中形成覆盖外涂层OC、第二封盖层CPL2和第一封盖层CPL1的阻隔层BAL，可以防止外部湿气渗入。
阻隔层BAL可以包括氮化硅(SiNx)，其具有比氧化硅的湿气阻挡性质相对优越的湿气阻挡性质。阻隔层BAL的氮化硅可以具有比氧化硅相对较低的透光率。根据实施方式，阻隔层BAL可以设置在非显示区域NDA中，并且不设置在显示区域DPA中，从而通过防止显示设备10的透光率的降低来改善显示质量。
阻隔层BAL可以设置在显示设备10的非显示区域NDA中，但不设置在设置于非显示区域NDA中的焊盘部分PAD中。例如，阻隔层BAL可以不设置在焊盘部分PAD中。
如图10和图11中所示，焊盘电极PEL可以在非显示区域NDA的焊盘部分PAD中设置在通孔层VIA上。焊盘电极PEL可以暴露以连接到外部设备，外部信号通过外部设备传输到显示设备10。
例如，焊盘电极PEL和上述图6的第一电极RME1或第二电极RME2可以包括相同的材料。施加到第一电极RME1或第二电极RME2的对准信号可以施加到焊盘电极PEL，或者施加到晶体管(图3中的“T1”或“T2”)的栅极信号或数据信号可以施加到焊盘电极PEL。
暴露焊盘电极PEL的第一焊盘孔PDH1可以设置在设置于通孔层VIA上的第二绝缘层PAS2、第一封盖层CPL1、第二封盖层CPL2和外涂层OC的一部分中。第一焊盘孔PDH1可以完全暴露焊盘电极PEL，并且还可以暴露焊盘电极PEL周围的通孔层VIA的顶表面。暴露第一焊盘孔PDH1和焊盘电极PEL的第二焊盘孔PDH2可以设置在外涂层OC的另一部分和阻隔层BAL中。第二焊盘孔PDH2可以完全暴露第一焊盘孔PDH1和焊盘电极PEL，并且可以部分地暴露外涂层OC的上表面。第一焊盘孔PDH1和第二焊盘孔PDH2可以彼此重叠，并且第一焊盘孔PDH1在平面图中可以与第二焊盘孔PDH2完全重叠。第一焊盘孔PDH1的宽度可以小于第二焊盘孔PDH2的第二方向DR2上的宽度。在焊盘部分PAD中，诸如各向异性导电膜的导电粘合构件可以填充在焊盘孔PDH1和PDH2中，以电连接到外部设备。
外涂层OC可以在第一焊盘孔PDH1和第二焊盘孔PDH2中具有台阶。例如，外涂层OC可以包括与第一焊盘孔PDH1的内周表面对应的第一侧面OS1、与第二焊盘孔PDH2的内周表面对应的第二侧面OS2、连接第一侧面OS1和第二侧面OS2的第一上表面OT1以及与外涂层OC的最上表面对应的第二上表面OT2。在平面图中，第一侧面OS1可以设置成比第二侧面OS2更靠近焊盘电极PEL。第一侧面OS1的第三方向DR3上的长度可以小于第二侧面OS2的第三方向DR3上的长度。第一上表面OT1和第二上表面OT2可以彼此基本上平行，但是本公开不限于此。
阻隔层BAL可以直接设置在外涂层OC的顶表面上。阻隔层BAL的侧面可以与外涂层OC的侧面对齐并重合。例如，阻隔层BAL的与第二焊盘孔PDH2的内周表面对应的侧面和外涂层OC的第二侧面OS2可以彼此对准。阻隔层BAL可以不与第一焊盘孔PDH1和第二焊盘孔PDH2重叠。
如上所述，在根据一个实施方式的显示设备10中，通过形成覆盖设置在非显示区域NDA中的结构的阻隔层BAL，可以防止外部湿气的渗透。
图12至图16是示出根据一个实施方式的显示设备的每个制造工艺的示意性剖视图。图12至图16中所示的显示设备的制造工艺与图10中所示的显示设备对应。在图12至图16中，将在描述中省略从衬底SUB到外涂层OC的工艺。
参考图12，可以在外涂层OC上形成阻隔材料层BAL'。阻隔材料层BAL'可以形成为遍及衬底SUB的整个显示区域DPA和非显示区域NDA，并且可以由氮化硅(SiNx)形成。
可以使用诸如旋涂的溶液涂覆方法在阻隔材料层BAL'上形成光刻胶层(未示出)，并且可以通过使用掩模曝光和显影来形成光刻胶图案PR。
例如，可以在光刻胶层(未示出)上设置作为半色调掩模的掩模HTM。掩模HTM可以包括通过其透射光的透射区域M1、通过其阻挡光的阻挡区域M2以及通过其调节透射光的量的半透射区域M3。可以在掩模HTM上执行朝向衬底SUB照射紫外光(UV)的曝光工艺。对于掩模HTM的布置，掩模HTM的阻挡区域M2可以对应于待形成阻隔层的部分，半透射区域M3可以对应于待去除阻隔层的部分，并且透射区域M1可以布置成对应于剩余区域。因此，对应于阻挡区域M2的部分可以不用UV照射，对应于透射区域M1的部分可以用UV照射，并且对应于半透射区域M3的部分可以用其中UV的量被调节的UV照射。
通过将显影剂施加到曝光的光刻胶层，可以执行显影工艺，从而形成光刻胶图案PR。根据显影工艺，可以在待形成阻隔层的部分中形成具有第一厚度的第一光刻胶区域PR1，并且可以在待去除阻隔层的部分中形成具有比第一厚度薄的第二厚度的第二光刻胶区域PR2。在剩余部分中，可以完全去除光刻胶层以暴露阻隔材料层BAL'。
参考图13，可以在除了第一光刻胶区域PR1和第二光刻胶区域PR2之外的区域中使用蚀刻剂首先蚀刻(1蚀刻)阻隔材料层BAL'和外涂层OC。由于阻隔材料层BAL'和外涂层OC被去除，可以暴露第二封盖层CPL2。能够同时蚀刻阻隔材料层BAL'和外涂层OC的蚀刻剂可以用作用于蚀刻阻隔材料层BAL'和外涂层OC的蚀刻剂。
参考图14，可以对保留在衬底SUB上的光刻胶图案PR执行灰化工艺。可以执行灰化工艺以减小第一光刻胶区域PR1的厚度和尺寸并去除具有第二厚度的第二光刻胶区域PR2。因此，可以通过灰化工艺去除具有第二厚度的第二光刻胶区域PR2，并且可以减小第一光刻胶区域PR1的尺寸以形成具有第三厚度的第三光刻胶区域PR3。因为厚度和面积通过灰化而减小，所以第三光刻胶区域PR3的侧表面可以形成为与位于其之下的阻隔材料层BAL'的侧表面向内间隔开。例如，阻隔材料层BAL'的侧表面可以从第三光刻胶区域PR3的侧表面向外突出。由于去除第二光刻胶区域PR2，阻隔材料层BAL'的覆盖有存在的第二光刻胶区域PR2的部分可以被曝光。
参考图15和图16，可以在其上形成包括第三光刻胶区域PR3的光刻胶图案PR的衬底SUB上执行第二蚀刻(2蚀刻)。
例如，通过第二蚀刻工艺去除不与光刻胶图案PR的第三光刻胶区域PR3重叠的阻隔材料层BAL'，可以在非显示区域NDA中形成阻隔层BAL。通过去除不与光刻胶图案PR的第三光刻胶区域PR3重叠的第二绝缘层PAS2、第一封盖层CPL1和第二封盖层CPL2，可以暴露焊盘电极PEL。此外，可以部分地去除不与光刻胶图案PR的第三光刻胶区域PR3重叠的外涂层OC以形成台阶。
当在第二蚀刻(2蚀刻)工艺中形成外涂层OC的台阶时，可以在焊盘部分PAD中形成第一焊盘孔PDH1和第二焊盘孔PDH2。第一焊盘孔PDH1可以对应于在第一蚀刻(1蚀刻)工艺中蚀刻的外涂层OC的下部分，并且第二焊盘孔PDH2可以对应于在第二蚀刻(2蚀刻)工艺中蚀刻的外涂层OC的上部分。
如图16中所示，可以通过剥离和去除存在于衬底SUB上的所有光刻胶图案PR来制造显示设备10。
如上所述，在根据一个实施方式的制造显示设备10的方法中，可以使用半色调掩模与形成焊盘孔的工艺同时形成阻隔层BAL，从而通过省略用于形成阻隔层BAL的单独掩模来节省制造成本。
图17和图18是示意性地示出根据另一实施方式的显示设备的示意性剖视图。图17和图18示出沿着图7的线A2-A2'截取的其它实施方式的显示设备。
在图17和图18的实施方式中的每一个中，示出了外涂层的布置可以根据需要而各种形成。
参考图17，该实施方式与图10的实施方式的不同之处在于滤色器层CFL以及颜色图案CP1、CP2和CP3设置在外涂层OC上。
外涂层OC可以用作平坦化层，以使下台阶平坦化。滤色器层CFL以及颜色图案CP1、CP2和CP3可以设置在平坦的外涂层OC上，以改善可图案化性并改善显示设备10的显示质量。
参考图18，在该实施方式中，第一外涂层OC1可以设置在滤色器层CFL之下，并且第二外涂层OC2可以设置在滤色器层CFL上。阻隔层BAL可以在非显示区域NDA中设置在第二外涂层OC2上。台阶可以形成在焊盘部分PAD中。另一方面，台阶可以不形成在第一外涂层OC1中。
图19是示出根据又一实施方式的显示设备的示意性剖视图。图19示出了沿着图7的线A2-A2'截取的另一实施方式的显示设备。
参考图19，该实施方式与图10的实施方式的不同之处在于，阻隔层BAL延伸到焊盘部分PAD的第三焊盘孔PDH3的内部。在下文中，将省略与如上所述的图10的实施方式重复的描述，并且将描述区别之处。
暴露焊盘电极PEL的第三焊盘孔PDH3可以设置在非显示区域NDA的焊盘部分PAD中。暴露焊盘电极PEL的第三焊盘孔PDH3可以设置在设置于通孔层VIA上的第二绝缘层PAS2、第一封盖层CPL1、第二封盖层CPL2和外涂层OC中。第三焊盘孔PDH3可以完全暴露焊盘电极PEL，并且还可以暴露焊盘电极PEL周围的通孔层VIA的顶表面。在第三焊盘孔PDH3中，第二绝缘层PAS2、第一封盖层CPL1、第二封盖层CPL2和外涂层OC中的每一个的侧面可以彼此对准和重合。
阻隔层BAL可以设置在非显示区域NDA中，并且可以延伸到焊盘部分PAD。阻隔层BAL可以直接设置在外涂层OC的上表面上，并且设置成直接接触外涂层OC的与第三焊盘孔PDH3的内周表面对应的侧面、第二封盖层CPL2的侧面、第一封盖层CPL1的侧面和第二绝缘层PAS2的侧面。阻隔层BAL可以设置成与通孔层VIA的由第三焊盘孔PDH3暴露的顶表面直接接触。阻隔层BAL可以在形成第三焊盘孔PDH3之后使用单独的光刻工艺形成。
根据一个实施方式，阻隔层BAL可以设置成覆盖外涂层OC的侧部。如上所述，外涂层OC可以由有机材料制成，并且可以充当湿气渗透的路径。阻隔层BAL可以覆盖外涂层OC的侧部以防止湿气的渗透。
以上描述是本公开的技术特征的示例，并且本公开所属领域的技术人员将能够进行各种修改和变化。因此，上述公开的实施方式可以单独实现或彼此组合实现。
因此，本公开中公开的实施方式不旨在限制本公开的技术精神，而是描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施方式的限制。

Claims (10)

1.显示设备，包括显示区域和非显示区域，其特征在于，所述显示设备包括：
发光元件，设置在衬底上；
外涂层，设置在所述发光元件上并且从所述显示区域延伸到所述非显示区域；以及
阻隔层，在所述非显示区域中设置在所述外涂层上，
其中，所述阻隔层不设置在所述显示区域中并且包括氮化硅。
2.根据权利要求1所述的显示设备，其特征在于，
所述非显示区域包括其中设置有焊盘电极的焊盘部分，以及
所述阻隔层不设置在所述焊盘部分中。
3.根据权利要求2所述的显示设备，其特征在于，所述焊盘部分包括：
第一焊盘孔，暴露所述焊盘电极；以及
第二焊盘孔，在平面图中与所述第一焊盘孔重叠。
4.根据权利要求3所述的显示设备，其特征在于，在与所述衬底的厚度方向垂直的方向上，所述第一焊盘孔的宽度小于所述第二焊盘孔的宽度。
5.根据权利要求3所述的显示设备，其特征在于，
所述第一焊盘孔穿过所述外涂层，以及
所述第二焊盘孔穿过所述外涂层和所述阻隔层。
6.根据权利要求1所述的显示设备，其特征在于，所述显示设备还包括：
坝和孔部分，各自设置在所述非显示区域中并且在平面图中围绕所述显示区域，
其中，所述外涂层和所述阻隔层在平面图中与所述坝和所述孔部分重叠。
7.显示设备，包括显示区域和非显示区域，其特征在于，所述显示设备包括：
发光元件，设置在衬底上；
外涂层，设置在所述发光元件上并且从所述显示区域延伸到所述非显示区域；以及
阻隔层，在所述非显示区域中设置在所述外涂层上，其中，
所述非显示区域包括其中设置有焊盘电极的焊盘部分，以及
所述阻隔层不设置在所述显示区域中，设置在所述非显示区域的所述焊盘部分中，并且包括氮化硅。
8.根据权利要求7所述的显示设备，其特征在于，
所述焊盘部分包括穿过所述外涂层并且暴露所述焊盘电极的焊盘孔，以及
所述阻隔层设置在所述焊盘孔中。
9.根据权利要求8所述的显示设备，其特征在于，所述显示设备还包括：
通孔层，插置在所述衬底和所述发光元件之间，并且从所述显示区域延伸至所述非显示区域，
其中，所述焊盘孔暴露所述通孔层的顶表面。
10.根据权利要求8所述的显示设备，其特征在于，所述阻隔层覆盖所述外涂层的与所述焊盘孔的内周表面对应的侧面并且接触所述外涂层的所述侧面。
CN202321628412.0U 2022-07-08 2023-06-26 显示设备 Active CN220402270U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220084340A KR20240007844A (ko) 2022-07-08 2022-07-08 표시 장치
KR10-2022-0084340 2022-07-08

Publications (1)

Publication Number Publication Date
CN220402270U true CN220402270U (zh) 2024-01-26

Family

ID=89404733

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202321628412.0U Active CN220402270U (zh) 2022-07-08 2023-06-26 显示设备
CN202310757470.1A Pending CN117374096A (zh) 2022-07-08 2023-06-26 显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310757470.1A Pending CN117374096A (zh) 2022-07-08 2023-06-26 显示设备

Country Status (3)

Country Link
US (1) US20240014363A1 (zh)
KR (1) KR20240007844A (zh)
CN (2) CN220402270U (zh)

Also Published As

Publication number Publication date
CN117374096A (zh) 2024-01-09
KR20240007844A (ko) 2024-01-17
US20240014363A1 (en) 2024-01-11

Similar Documents

Publication Publication Date Title
EP4191677A1 (en) Display device
EP4195282A1 (en) Display device
US20220223664A1 (en) Display device
CN114512503A (zh) 显示装置
CN220402270U (zh) 显示设备
US20230335689A1 (en) Display device and manufacturing method therefor
CN117999652A (zh) 显示装置
CN116802807A (zh) 显示设备
CN116097433A (zh) 显示设备
CN116830268A (zh) 显示设备
CN219553636U (zh) 显示装置
CN219961262U (zh) 显示装置
EP4236657A1 (en) Display device
CN219696456U (zh) 显示装置
US20220406978A1 (en) Display device
EP4181221A1 (en) Display device
EP4451354A1 (en) Display device
EP4120343A1 (en) Display device
CN118383099A (zh) 显示装置
CN116469992A (zh) 显示装置和制造该显示装置的方法
KR20240005273A (ko) 표시 장치
CN118265363A (zh) 显示设备
CN117204142A (zh) 显示装置和拼接显示装置
CN116490031A (zh) 显示装置
CN118541816A (zh) 显示面板及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant