CN117999652A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117999652A
CN117999652A CN202280049089.3A CN202280049089A CN117999652A CN 117999652 A CN117999652 A CN 117999652A CN 202280049089 A CN202280049089 A CN 202280049089A CN 117999652 A CN117999652 A CN 117999652A
Authority
CN
China
Prior art keywords
electrode
disposed
layer
insulating layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280049089.3A
Other languages
English (en)
Inventor
裵城槿
朴章淳
李炫旭
郑多率
许元亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117999652A publication Critical patent/CN117999652A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置。显示装置包括：第一电极和第二电极，设置在衬底上同时彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；阻挡壁图案，设置在第一绝缘层上，并且与第一电极和第二电极重叠；第二绝缘层，设置在第一绝缘层上，并且与阻挡壁图案重叠；发光元件，在阻挡壁图案之间设置在第二绝缘层上；堤层，设置在第一绝缘层上，并且围绕设置发光元件的区域；第一连接电极，设置在第一电极上，并且与发光元件电接触；以及第二连接电极，设置在第二电极上，并且与发光元件电接触，其中，第一绝缘层包括有机绝缘材料，且第二绝缘层包括无机绝缘材料。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着多媒体技术的发展，显示装置变得更加重要。相应地，已经使用了诸如有机发光二极管(OLED)显示装置、液晶显示(LCD)装置等的各种显示装置。
典型的显示装置包括诸如有机发光显示面板或液晶显示(LCD)面板的显示面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括将有机材料用作荧光材料的有机发光二极管(OLED)和将无机材料用作荧光材料的无机LED。
发明内容
技术问题
本公开的方面提供了防止电极与下部导电层之间的连接缺陷以及可能因由电极形成的高度差而引起的发光元件的对准缺陷的显示装置。
应当注意，本公开的方面不限于上述方面，并且本领域技术人员将从以下描述中清楚地理解本公开的其他未提及的方面。
技术方案
根据本公开的实施方式，显示装置可以包括：第一电极和第二电极，设置在衬底上，第一电极和第二电极彼此间隔开；第一绝缘层，设置在第一电极和第二电极上；阻挡壁图案，设置在第一绝缘层上，并且与第一电极和第二电极重叠；第二绝缘层，设置在第一绝缘层上，并且与阻挡壁图案重叠；发光元件，直接设置在第二绝缘层上，并且设置在阻挡壁图案之间；堤层，设置在第一绝缘层上，并且围绕设置发光元件的区域；第一连接电极，设置在第一电极上，并且与发光元件电接触；以及第二连接电极，设置在第二电极上，并且与发光元件电接触，其中，第一绝缘层可以包括有机绝缘材料，且第二绝缘层可以包括无机绝缘材料。
阻挡壁图案可以直接设置在第一绝缘层上，且第二绝缘层的一部分可以直接设置在阻挡壁图案上。
堤层可以直接设置在第一绝缘层上，且第二绝缘层可以设置在由堤层围绕的区域中。
堤层可以与第二绝缘层的直接设置在第一绝缘层上的部分重叠。
第二绝缘层可以直接设置在第一绝缘层上，且阻挡壁图案可以直接设置在第二绝缘层上。
堤层可以直接设置在第一绝缘层上并且不与第二绝缘层重叠。
显示装置还可以包括：通孔层，设置在衬底与第一电极之间并且设置在衬底与第二电极之间，通孔层包括有机绝缘材料，其中，第一绝缘层的厚度可以小于通孔层的厚度。
第一电极与第二电极之间的距离可以小于阻挡壁图案之间的距离。
显示装置还可以包括：第一电压线和第二电压线，设置在衬底上；以及钝化层，设置在第一电压线和第二电压线上，其中，第一电极和第二电极可以设置在钝化层上。
第一连接电极和第二连接电极可以分别电连接到第一电压线和第二电压线。
第二电极的不与第一绝缘层重叠的部分可以通过穿透钝化层的接触孔与第二电压线直接电接触，且第二连接电极的不与第一绝缘层重叠的部分可以通过穿透第二绝缘层的接触孔与第二电极直接电接触。
第二连接电极可以通过穿透第二绝缘层和钝化层的接触孔与第二电压线直接电接触。
显示装置还可以包括：第三电极，设置在衬底上，并且设置在第一电极与第二电极之间；以及第四电极，设置在衬底上，第四电极与第三电极间隔开，第二电极设置在第四电极与第三电极之间，其中，阻挡壁图案可以包括：第一阻挡壁图案，与第一电极重叠；第二阻挡壁图案，与第四电极重叠；以及第三阻挡壁图案，与第二电极和第三电极重叠，且发光元件可以包括：第一发光元件，设置在第一阻挡壁图案与第三阻挡壁图案之间；以及第二发光元件，设置在第二阻挡壁图案与第三阻挡壁图案之间。
第一连接电极可以与第一发光元件电接触，第二连接电极可以与第二发光元件电接触，以及显示装置还可以包括：第三连接电极，设置在第三电极上，并且与第一发光元件电接触；以及第四连接电极，设置在第四电极上，并且与第二发光元件电接触。
显示装置还可以包括：颜色控制结构，设置在发光元件上，颜色控制结构包括波长转换颗粒；滤色器层，设置在颜色控制结构上；以及遮光构件，设置在堤层上，遮光构件围绕滤色器层。
显示装置还可以包括：上堤层，设置在堤层上；以及低折射层，设置在颜色控制结构与滤色器层之间，其中，颜色控制结构可以设置在由上堤层围绕的区域中。
根据实施方式，显示装置可以包括：衬底，包括发射区域和设置在发射区域在第一方向上的一侧上的子区域；第一电极和第二电极，在衬底上在第一方向上延伸，在第二方向上彼此间隔开，并且设置在发射区域和子区域中；第一绝缘层，设置在发射区域中，并且与第一电极和第二电极在发射区域中的部分重叠；多个阻挡壁图案，在发射区域中在第一方向上延伸并且在第二方向上彼此间隔开，并且与所述第一电极和所述第二电极重叠；堤层，围绕发射区域和子区域；第二绝缘层，包括设置在发射区域中并且与阻挡壁图案重叠的第一绝缘图案以及设置在子区域中的第二绝缘图案；发光元件，设置在第二绝缘层上，并且设置在阻挡壁图案之间；第一连接电极，在发射区域和子区域中设置在第一电极上，并且与发光元件电接触；以及第二连接电极，在发射区域和子区域中设置在第二电极上，并且与发光元件电接触。
第一绝缘层可以与堤层的围绕衬底的发射区域的部分重叠，且第二绝缘层的第一绝缘图案可以不与堤层的围绕衬底的发射区域的部分重叠。
第二绝缘图案可以包括在子区域中暴露第一电极的顶表面的一部分的第一接触部以及在子区域中暴露第二电极的顶表面的一部分的第二接触部，第一连接电极可以通过第一接触部与第一电极直接电接触，以及第二连接电极可以通过第二接触部与第二电极直接电接触。
第二绝缘图案可以包括在子区域中不与第一电极重叠的第一接触部以及在子区域中不与第二电极重叠的第二接触部，第一连接电极可以不与第一电极接触，以及第二连接电极可以不与第二电极接触。
第一绝缘层可以包括有机绝缘材料，且第二绝缘层可以包括无机绝缘材料。
显示装置还可以包括设置在发光元件上并且设置在阻挡壁图案之间的第三绝缘层。
显示装置还可以包括：第三电极，设置在第一电极与第二电极之间；以及第四电极，在第二方向上与第三电极间隔开，第二电极设置在第四电极与第三电极之间，其中，阻挡壁图案可以包括：第一阻挡壁图案，与第一电极重叠；第二阻挡壁图案，与第四电极重叠；以及第三阻挡壁图案，与第二电极和第三电极重叠。
发光元件可以包括第一发光元件、第二发光元件、第三发光元件和第四发光元件，第一发光元件和第三发光元件可以设置在第一电极和第三电极上并且设置在第一阻挡壁图案与第三阻挡壁图案之间，以及第二发光元件和第四发光元件可以设置在第二电极和第四电极上并且设置在第二阻挡壁图案与第三阻挡壁图案之间。
显示装置还可以包括：第三连接电极，与第一连接电极间隔开，并且设置在第一电极和第三电极上；第四连接电极，与第二连接电极间隔开，并且设置在第二电极和第四电极上；以及第五连接电极，与第三连接电极和第四连接电极间隔开，并且设置在第三电极和第四电极上。
其他实施方式的细节包括在详细描述和附图中。
技术效果
根据上述和其他实施方式，由于有机绝缘层设置在电极与导电层之间，所以可以防止设置在电极上的层因由电极形成的高度差而损坏。此外，由于发光元件设置在平坦的表面上，所以可以改善发光元件的对准和偏转的程度，而不管它们是否与电极重叠。
根据实施方式的效果不受以上例示的内容的限制，并且更多不同的效果包括在本公开中。
附图说明
图1是根据实施方式的显示装置的示意性平面图。
图2是图1的显示装置的子像素的等效电路的示意图。
图3是图1的显示装置的像素的示意性平面图。
图4是示出图3的像素中的第一绝缘层的示意性平面图。
图5是示出图3的像素中的第二绝缘层的示意性平面图。
图6是图3的第一子像素的示意性平面图。
图7是沿着图6的线N1-N1'截取的示意性截面图。
图8是沿着图6的线N2-N2'截取的示意性截面图。
图9是沿着图6的线N3-N3'截取的示意性截面图。
图10是根据实施方式的发光元件的示意性立体图。
图11至图16是示出根据实施方式的制造显示装置的方法的示意性截面图。
图17是根据实施方式的显示装置的一部分的示意性截面图。
图18是根据实施方式的显示装置的一部分的示意性截面图。
图19至图21是根据实施方式的显示装置的一部分的示意性截面图。
图22是根据实施方式的显示装置的像素的示意性平面图。
图23是示出图22的像素中的第二绝缘层的示意性平面图。
图24是根据实施方式的显示装置的像素的示意性平面图。
图25是示出图24的像素中的第二绝缘层的示意性平面图。
图26是沿着图24的线N4-N4'截取的示意性截面图。
图27是根据实施方式的显示装置的像素的示意性平面图。
图28是示出图27的像素中的第二绝缘层的示意性平面图。
图29是沿着图27的线N5-N5'截取的示意性截面图。
图30是根据实施方式的显示装置的子像素的示意性平面图。
图31是示出图30的子像素中的第一绝缘层的示意性平面图。
图32是示出图30的子像素中的第二绝缘层的示意性平面图。
图33是沿着图30的线N6-N6'截取的示意性截面图。
图34是根据实施方式的显示装置的子像素的示意性平面图。
图35是示出图34的子像素中的第一绝缘层的示意性平面图。
图36是示出图34的子像素中的第二绝缘层的示意性平面图。
图37是沿着图34的线N7-N7'截取的示意性截面图。
图38是沿着图34的线N8-N8'截取的示意性截面图。
图39是沿着图34的线N9-N9'截取的示意性截面图。
图40是根据实施方式的显示装置的示意性截面图。
图41至图43是根据实施方式的显示装置的示意性截面图。
图44是根据实施方式的包括显示装置的大型显示装置的示意图。
图45是根据实施方式的包括显示装置的拼接显示装置的示意性平面图。
具体实施方式
现在将参考附图在下文中更全面地描述本公开，在附图中示出了本公开的优选实施方式。然而，本公开可以以不同的形式来实施，并且不应被解释为限于在本文中阐述的实施方式。相反，提供这些实施方式以使本公开将是透彻且完整的，并且将向本领域技术人员充分地传达本公开的范围。
还将理解，当层被称为在另一层或衬底“上”时，其可以直接在另一层或衬底上，或者也可以存在居间的层。同样地，当称为在“下方”、“左侧”、“右侧”时，其包括直接与另一元件相邻的情况以及存在居间的另一层或元件的情况。在整个说明书中，相同的附图标记表示相同的部件。
将理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参考附图描述实施方式。
图1是根据实施方式的显示装置的示意性平面图。
参考图1，显示装置10显示运动图像或静止图像。显示装置10可以指代几乎所有类型的提供显示屏幕的电子装置。在本公开的精神和范围内，显示装置10的示例可以包括电视机(TV)、笔记本计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器(HMD)、移动通信终端、电子记事本、电子书(e-book)、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、便携式摄像机等。
显示装置10可以包括提供显示屏幕的显示面板。在本公开的精神和范围内，显示装置10的显示面板的示例包括无机发光二极管(ILED)显示面板、有机发光二极管(OLED)显示面板、量子点发光二极管(QLED)显示面板、等离子体显示面板(PDP)、场发射显示(FED)面板等。下文中，显示装置10的显示面板将被描述为例如ILED显示面板，但是本公开不限于此。例如，其他各种显示面板也可以适用于显示装置10的显示面板。
显示装置10的形状可以变化。在一个示例中，显示装置10可以具有在水平方向上比在竖直方向上延伸更长的矩形形状、在竖直方向上比在水平方向上延伸更长的矩形形状、正方形形状、具有圆化拐角的四边形形状、非四边形的多边形形状或圆形形状。显示装置10的显示区域DPA的形状可以类似于显示装置10的形状。图1示出了显示装置10和显示区域DPA两者具有在第二方向DR2上延伸更长的矩形形状。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中显示画面的区域，且非显示区域NDA可以是其中不显示画面的区域。显示区域DPA也可以被称为有源区域，且非显示区域NDA也可以被称为非有源区域。显示区域DPA可以占据显示装置10的中间部分。
显示区域DPA可以包括像素PX。像素PX可以在行和列的方向上布置。像素PX中的每个可以在平面图中具有矩形形状或正方形形状，但是本公开不限于此。例如，像素PX中的每个可以具有拥有相对于特定或给定方向倾斜的边的菱形形状。像素PX可以以条纹型或岛型布置。像素PX中的每个可以包括发射特定波长范围的光的一个或更多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以围绕整个显示区域DPA或显示区域DPA的一部分。显示区域DPA可以具有矩形形状，且非显示区域NDA可以设置成与显示区域DPA的四个边相邻。非显示区域NDA可以形成显示装置10的边框。在非显示区域NDA中可以设置有包括在显示装置10中的线或电路驱动器，或者在非显示区域NDA中可以安装有外部装置。
图2是图1的显示装置的子像素的等效电路的示意图。
参考图2，显示装置10的像素PX或子像素SPXn(其中，n是1至3的整数)可以包括像素驱动电路。像素驱动电路可以包括晶体管和电容器。包括在像素驱动电路中的晶体管和电容器的数量可以变化。在一个示例中，像素驱动电路可以具有包括三个晶体管和一个电容器的“3T1C”结构。下文中，像素驱动电路将被描述为具有“3T1C”结构，但是本公开不限于此。例如，诸如“2T1C”、“7T1C”或“6T1C”结构的各种其他结构也可以适用于像素驱动电路。
显示装置10的子像素SPXn可以包括发光二极管(LED)EL、三个晶体管(即，第一晶体管T1、第二晶体管T2和第三晶体管T3)以及一个存储电容器Cst。
发光二极管EL根据经由第一晶体管T1施加到其的电流来发射光。发光二极管EL可以包括第一电极、第二电极以及设置在第一电极与第二电极之间的至少一个发光元件。发光元件可以根据从第一电极和第二电极传输到其的电信号来发射特定波长范围的光。
发光二极管EL的第一端部可以连接到第一晶体管T1的源电极，且发光二极管EL的第二端部可以连接到被供应低电势电压(下文中称为第二电源电压)的第二电压线VL2。这里，第二电源电压低于供应到第一电压线VL1的高电势电压(下文中称为第一电源电压)。发光二极管EL的第二端部可以连接到第二晶体管T2的源电极。
如本文中所使用的，术语“连接”不仅意指一个元件通过物理接触联接到另一元件，而且意指一个元件可以经由又一元件联接到另一元件。一个一体化的构件可以被理解为具有彼此连接的部分。此外，两个元件之间的连接不仅可以包含两个元件之间的直接连接，而且可以包含两个元件之间的电连接。
第一晶体管T1根据第一晶体管T1的栅电极和源电极之间的电压差来控制从被供应第一电源电压的第一电压线VL1流向发光二极管EL的电流。在一个示例中，第一晶体管T1可以是用于驱动发光二极管EL的晶体管。第一晶体管T1的栅电极可以连接到第二晶体管T2的源电极，第一晶体管T1的源电极可以连接到发光二极管EL的第一电极，以及第一晶体管T1的漏电极可以连接到被供应第一电源电压的第一电压线VL1。
第二晶体管T2通过来自扫描线SL的扫描信号导通，从而将数据线DTL连接到第一晶体管T1的栅电极。第二晶体管T2的栅电极可以连接到扫描线SL，第二晶体管T2的源电极可以连接到第一晶体管T1的栅电极，以及第二晶体管T2的漏电极可以连接到数据线DTL。
第三晶体管T3通过来自另一扫描线SL的扫描信号导通，从而将初始化电压线VIL连接到发光二极管EL的第一端部。第三晶体管T3的栅电极可以连接到所述另一扫描线SL，第三晶体管T3的漏电极可以连接到初始化电压线VIL，以及第三晶体管T3的源电极可以连接到发光二极管EL的第一端部或第一晶体管T1的源电极。第二晶体管T2和第三晶体管T3可以通过相同的扫描信号导通。
第一晶体管T1、第二晶体管T2和第三晶体管T3的源电极和漏电极不限于以上描述。第一晶体管T1、第二晶体管T2和第三晶体管T3可以形成为薄膜晶体管(TFT)。图3示出了第一晶体管T1、第二晶体管T2和第三晶体管T3形成为N型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此。例如，第一晶体管T1、第二晶体管T2和第三晶体管T3可以全部形成为P型MOSFET。作为示例，第一晶体管T1、第二晶体管T2和第三晶体管T3中的一些或若干个可以形成为N型MOSFET，并且其他晶体管可以形成为P型MOSFET。
存储电容器Cst形成在第一晶体管T1的栅电极与源电极之间。存储电容器Cst存储与第一晶体管T1的栅电极和源电极之间的电压差对应的差分电压。
下文中将更详细地描述显示装置10的像素PX的结构。
图3是图1的显示装置的像素的示意性平面图。图4是设置在图3的像素中的第一绝缘层的示意性平面图。图5是设置在图3的像素中的第二绝缘层的示意性平面图。
图3示出了像素PX中的电极RME、阻挡壁图案WP1和WP2、堤层BNL、发光元件ED和连接电极CNE的布局。图4示出了图3的像素PX中的电极RME、阻挡壁图案WP1和WP2、堤层BNL和第一绝缘层PAS1的布局，且图5示出了图3的像素PX中的电极RME、阻挡壁图案WP1和WP2、堤层BNL和第二绝缘层PAS2的布局。
参考图3至图5，像素PX可以包括子像素SPXn。在一个示例中，像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色光，第二子像素SPX2可以发射第二颜色光，以及第三子像素SPX3可以发射第三颜色光。在一个示例中，第一颜色光、第二颜色光和第三颜色光可以分别是蓝色光、绿色光和红色光，但是本公开不限于此。例如，子像素SPXn可以全部发射相同颜色的光。在一个示例中，子像素SPXn可以全部发射蓝色光。图3至图5示出了像素PX可以包括三个子像素SPXn，但是本公开不限于此。例如，像素PX可以包括多于三个的子像素SPXn。
子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是由于其中存在发光元件ED而输出特定或给定波长范围的光的区域。非发射区域可以是由发光元件ED发射的光不到达并且由于其中不存在发光元件ED而不输出光的区域。
发射区域EMA可以包括设置有发光元件ED的阵列的区域和发光元件ED的阵列周围的、输出由发光元件ED发射的光的区域。例如，发射区域EMA还可以包括输出由发光元件ED发射并被其他构件反射或折射的光的区域。发光元件ED可以设置在子像素SPXn中的每个中从而形成发射区域EMA，发射区域EMA包括设置有发光元件ED的区域和设置有发光元件ED的区域的周边区域。
图3至图5示出了第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的发射区域EMA具有相同的尺寸。在实施方式中，子像素SPXn的发射区域EMA可以根据由发光元件ED发射的光的颜色或波长而具有不同的尺寸。
子像素SPXn还可以包括设置在子像素SPXn的非发射区域中的子区域SA。子区域SA可以设置在发射区域EMA的下侧上。在一个示例中，发射区域EMA和子区域SA可以在第一方向DR1上相继布置，且子区域SA可以设置于在第一方向DR1上彼此间隔开的子像素SPXn对的发射区域EMA之间。例如，发射区域EMA和子区域SA可以在第一方向DR1上交替地布置，并且发射区域EMA或子区域SA可以在第二方向DR2上重复地布置。然而，本公开不限于该示例。例如，发射区域EMA和子区域SA可以具有与图3中所示的布局不同的布局。
由于没有发光元件ED设置在子区域SA中，所以可能没有光从子区域SA输出，但是电极RME可以部分地设置在子区域SA中。电极RME可以通过子区域SA的分离部ROP而在不同的子像素SPXn之间彼此分离。
设置在像素PX中从而连接到发光元件ED的电路层的线(或布线)和电路元件可以连接到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。然而，线和电路元件可以不设置成与第一子像素SPX1、第二子像素SPX2和第三子像素SPX3或者第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的发射区域EMA对应，而是可以与像素PX中的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的发射区域EMA的位置无关地设置。
堤层BNL可以设置成围绕子像素SPXn、发射区域EMA和子区域SA。堤层BNL可以不仅沿着在第一方向DR1或第二方向DR2上彼此相邻的每对子像素SPXn之间的边界设置，而且沿着发射区域EMA之间的边界、子区域SA之间的边界以及发射区域EMA与子区域SA之间的边界设置。子像素SPXn、发射区域EMA和子区域SA可以是由堤层BNL限定的区域。子像素SPXn、发射区域EMA和子区域SA之间的距离可以根据堤层BNL的宽度而变化。
堤层BNL可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且可以在平面图中遍及整个显示区域DPA布置成格栅形状。堤层BNL可以沿着子像素SPXn中的每个的边界设置，从而将子像素SPXn彼此分离。此外，堤层BNL可以设置成围绕并分离子像素SPXn的发射区域EMA和子区域SA。
电极RME可以在子像素SPXn中的每个中设置成在一个方向上或一方向上延伸。电极RME可以在第一方向DR1上延伸从而设置在子像素SPXn的发射区域EMA和子区域SA中，并且可以在第二方向DR2上彼此间隔开。
显示装置10可以包括位于子像素SPXn中的每个中的第一电极RME1和第二电极RME2。第一电极RME1可以设置在例如发射区域EMA的中心的左侧上，且第二电极RME2可以在例如发射区域EMA的中心的右侧上在第二方向DR2上与第一电极RME1间隔开。第一电极RME1可以设置成与第一阻挡壁图案WP1重叠，且第二电极RME2可以设置成与第二阻挡壁图案WP2重叠。第一电极RME1可以在第一方向DR1上彼此相邻的子像素SPXn对之间通过子区域SA中的分离部ROP彼此间隔开。
图3至图5示出了两个电极RME在子像素SPXn中的每个中设置成在第一方向DR1上延伸，但是本公开不限于此。例如，在子像素SPXn中的每个中可以设置有多于两个的电极RME，或者电极RME可以部分地弯曲并且可以从一个位置到另一位置具有不同的宽度。
第一绝缘层PAS1可以设置在子像素SPXn的发射区域EMA中。例如，第一绝缘层PAS1可以在第一方向DR1上具有比发射区域EMA大的宽度，并且可以在第二方向DR2上延伸。第一绝缘层PAS1可以设置于在第二方向DR2上布置的子像素SPXn的发射区域EMA中，并且可以在显示区域DPA中布置为线性图案，但是本公开不限于此。例如，第一绝缘层PAS1可以设置成与发射区域EMA中的每个对应，并且可以布置为岛状图案。
第一绝缘层PAS1可以设置成与围绕发射区域EMA的堤层BNL和设置在发射区域EMA中的电极RME重叠，但是可以不设置在子区域SA中。电极RME的设置在子区域SA中的部分可以不与第一绝缘层PAS1重叠。堤层BNL的围绕发射区域EMA的部分可以与第一绝缘层PAS1重叠，并且堤层BNL的围绕子区域SA且在第一方向DR1上延伸的部分可以不与第一绝缘层PAS1重叠。
阻挡壁图案WP1和WP2可以设置在子像素SPXn的发射区域EMA中。阻挡壁图案WP1和WP2可以在第二方向DR2上具有一宽度并且可以在第一方向DR1上延伸。阻挡壁图案WP1和WP2可以在发射区域EMA中设置成与第一绝缘层PAS1和电极RME重叠。
例如，阻挡壁图案WP1和WP2可以包括第一阻挡壁图案WP1和第二阻挡壁图案WP2，且第一阻挡壁图案WP1可以在子像素SPXn的发射区域EMA中在第二方向DR2上与第二阻挡壁图案WP2间隔开。第一阻挡壁图案WP1可以设置在发射区域EMA的中心的左侧上，且第二阻挡壁图案WP2可以设置在发射区域EMA的中心的右侧上。第一阻挡壁图案WP1可以与第一电极RME1部分地重叠，且第二阻挡壁图案WP2可以与第二电极RME2部分地重叠。第一阻挡壁图案WP1和第二阻挡壁图案WP2可以在显示区域DPA中在第二方向DR2上交替地布置为岛状图案。
第一阻挡壁图案WP1和第二阻挡壁图案WP2可以在第一方向DR1上具有相同的长度，并且第一阻挡壁图案WP1和第二阻挡壁图案WP2在第一方向DR1上的长度可以小于由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度。第一阻挡壁图案WP1和第二阻挡壁图案WP2可以与堤层BNL在第二方向DR2上延伸的部分间隔开，但是本公开不限于此。例如，阻挡壁图案WP1和WP2以及堤层BNL可以彼此一体化，或者阻挡壁图案WP1和WP2可以部分地与堤层BNL在第二方向DR2上延伸的部分重叠，在这种情况下，阻挡壁图案WP1和WP2在第一方向DR1上的长度可以与由堤层BNL围绕的发射区域EMA在第一方向DR1上的长度相同。
第一阻挡壁图案WP1和第二阻挡壁图案WP2可以在第二方向DR2上具有相同的宽度，但是本公开不限于此。例如，第一阻挡壁图案WP1和第二阻挡壁图案WP2可以在第二方向DR2上具有不同的宽度。例如，第一阻挡壁图案WP1可以具有比第二阻挡壁图案WP2大的宽度，或者反之亦然。无论第一阻挡壁图案WP1和第二阻挡壁图案WP2中的哪个具有比另一阻挡壁图案大的宽度，都可以遍及在第二方向DR2上彼此相邻的子像素SPXn对的发射区域EMA设置，并且堤层BNL在第一方向DR1上延伸的部分可以在厚度方向上与第二阻挡壁图案WP2重叠。
占据由堤层BNL围绕的区域的第二绝缘层PAS2可以设置在子像素SPXn的发射区域EMA和子区域SA中。例如，第二绝缘层PAS2可以包括设置在发射区域EMA中的第一绝缘图案IP1和设置在子区域SA中的第二绝缘图案IP2。
第二绝缘层PAS2的第一绝缘图案IP1可以设置在发射区域EMA中，从而与电极RME的一部分以及阻挡壁图案WP1和WP2重叠。第二绝缘层PAS2的第二绝缘图案IP2可以设置在子区域SA中，从而与电极RME的一部分重叠。第二绝缘图案IP2可以设置成在除了分离部ROP和接触部CT1和CT2之外的整个子区域SA中覆盖电极RME或与电极RME重叠。第二绝缘层PAS2的第一绝缘图案IP1和第二绝缘图案IP2可以以与发射区域EMA和子区域SA两者类似的方式布置。例如，第一绝缘图案IP1或第二绝缘图案IP2可以在第二方向DR2上重复地布置，并且第一绝缘图案IP1和第二绝缘图案IP2可以在第一方向DR1上交替地布置。
第二绝缘层PAS2的第一绝缘图案IP1和第二绝缘图案IP2可以设置成不与堤层BNL重叠，第一绝缘图案IP1可以设置成与第一绝缘层PAS1重叠，且第二绝缘图案IP2可以设置成不与第一绝缘层PAS1重叠。如后文所述，第二绝缘层PAS2、阻挡壁图案WP1和WP2以及堤层BNL所形成的顺序不受特别限制，并且第二绝缘层PAS2、阻挡壁图案WP1和WP2和堤层BNL相对于彼此的布局可以根据在显示装置10的制造期间第二绝缘层PAS2、阻挡壁图案WP1和WP2以及堤层BNL所形成的顺序而变化。然而，至少堤层BNL的顶表面不被第二绝缘层PAS2覆盖或不与第二绝缘层PAS2重叠。在实施方式中，第二绝缘层PAS2可以设置成在堤层BNL下方与堤层BNL重叠，且这将稍后描述。
发光元件ED可以布置在发射区域EMA中的每个中。发光元件ED可以设置在阻挡壁图案WP1和WP2之间，并且可以在第一方向DR1上彼此间隔开。例如，发光元件ED可以在一个方向上或一方向上延伸，并且发光元件ED中的每个的两个端部可以设置在不同的电极RME上。发光元件ED所延伸的方向可以垂直于第一方向DR1，但是本公开不限于此。例如，发光元件ED所延伸的方向可以平行于第二方向DR2或者相对于第二方向DR2倾斜。
连接电极CNE可以设置在电极RME和阻挡壁图案WP1和WP2上，并且可以与发光元件ED接触。连接电极CNE可以在一个方向上或一方向上延伸，并且可以彼此间隔开。
连接电极CNE可以包括设置在子像素SPXn中的每个中的第一连接电极CNE1和第二连接电极CNE2。第一连接电极CNE1可以在第一方向DR1上延伸，并且可以设置在第一电极RME1或第一阻挡壁图案WP1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且不仅可以设置在发射区域EMA中，而且可以超出堤层BNL而设置在子区域SA中。第二连接电极CNE2可以在第一方向DR1上延伸，并且可以设置在第二电极RME2或第二阻挡壁图案WP2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且不仅可以设置在发射区域EMA中，而且可以超出堤层BNL而设置在子区域SA中。第一连接电极CNE1和第二连接电极CNE2可以与发光元件ED接触，并且可以电连接到电极RME或下面的导电层。
下文中将更详细地描述显示装置10的结构。
图6是图3的第一子像素的示意性平面图。图7是沿着图6的线N1-N1'截取的示意性截面图。图8是沿着图6的线N2-N2'截取的示意性截面图。图9是沿着图6的线N3-N3'截取的示意性截面图。图7示出了横穿设置在第一子像素SPX1中的发光元件ED的两个端部截取的示意性截面图。图8示出了横穿图6的发光元件ED和接触孔CTD和CTS截取的示意性截面图，且图9示出了横穿图6的发光元件ED和接触部CT1和CT2截取的示意性截面图。
在图3至图5的基础上进一步参考图6至图9，在第一子像素SPX1中，显示装置10可以包括第一衬底SUB，并且还可以包括设置在第一衬底SUB上的半导体层、导电层和绝缘层。半导体层、导电层和绝缘层可以形成显示装置10的电路层和显示元件层。
第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料形成。第一衬底SUB可以是刚性衬底，或者可以是可弯曲、可折叠或可卷曲的柔性衬底。第一衬底SUB可以包括显示区域DPA和围绕显示区域DPA的非显示区域NDA，且显示区域DPA可以包括发射区域EMA和作为非发射区域的一部分的子区域SA。
第一导电层可以设置在第一衬底SUB上。第一导电层可以包括下金属层BML，且下金属层BML可以设置成与第一晶体管T1的有源层ACT1重叠。下金属层BML可以包括遮挡光的透射的材料，并且可以防止光入射到第一晶体管T1的有源层ACT1上。可以不设置下金属层BML。
缓冲层BL可以设置在下金属层BML和第一衬底SUB上。缓冲层BL可以形成在第一衬底SUB上，以保护第一子像素SPX1的晶体管免受可能通过易受湿气影响的第一衬底SUB渗透的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT1。第一晶体管T1的有源层ACT1可以设置成与稍后将描述的第二导电层中的栅电极G1部分地重叠。
半导体层可以包括多晶硅、单晶硅或氧化物半导体。例如，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。在一个示例中，氧化物半导体可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、铟锌锡氧化物(IZTO)、铟镓锡氧化物(IGTO)和铟镓锌锡氧化物(IGZTO)中的至少一种。
图6至图9示出了第一子像素SPX1可以仅包括一个晶体管(例如，第一晶体管T1)，但是本公开不限于此。例如，第一子像素SPX1可以包括多于一个的晶体管。
第一栅极绝缘层GI设置在半导体层和缓冲层BL上。第一栅极绝缘层GI可以起到第一晶体管T1的栅极绝缘膜的作用。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以设置成在厚度方向上(例如，在第三方向DR3上)与有源层ACT1的沟道区域重叠。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可以起到第二导电层与设置在第二导电层上的层之间的绝缘膜的作用，并且可以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括导电图案CDP1以及设置在显示区域DPA中的第一电压线VL1和第二电压线VL2。
待传送到第一电极RME1的高电势电压(或第一电源电压)可以被施加到第一电压线VL1，且待传送到第二电极RME2的低电势电压(或第二电源电压)可以被施加到第二电压线VL2。第一电压线VL1的一部分可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT1接触。第一电压线VL1可以起到第一晶体管T1的第一漏电极D1的作用。
导电图案CDP1可以通过穿透第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT1接触。此外，导电图案CDP1可以通过另一接触孔与下金属层BML接触。导电图案CDP1可以起到第一晶体管T1的第一源电极S1的作用。导电图案CDP1可以连接到将稍后描述的第一电极RME1或第一连接电极CNE1。第一晶体管T1可以将第一电源电压从第一电压线VL1传输到第一电极RME1或第一连接电极CNE1。
第一钝化层PV1设置在第三导电层上。第一钝化层PV1可以起到第三导电层与其他层之间的绝缘膜的作用并且保护第三导电层。
缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以由可彼此交替堆叠的无机层组成。在一个示例中，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以形成为其中硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiOxNy)中的至少一种的无机层可以彼此交替堆叠的双层或多层，但是本公开不限于此。在另一示例中，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1中的每个可以形成为包括硅氧化物(SiOx)、硅氮化物(SiNx)或硅氮氧化物(SiOxNy)的单个无机层。此外，在实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)的有机绝缘材料形成。
第二导电层和第三导电层可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或它们的合金的单层或多层，但是本公开不限于此。
通孔层VIA在显示区域DPA中设置在第三导电层上。通孔层VIA可以包括诸如例如PI的有机绝缘材料，并且可以通过补偿由下面的导电层产生的任何高度差来执行表面平坦化功能。在实施方式中，可以不设置通孔层VIA。
电极RME(例如，第一电极RME1和第二电极RME2)可以设置在第一钝化层PV1或通孔层VIA上。在显示装置10可以包括通孔层VIA的情况下，电极RME可以设置在或直接设置在通孔层VIA上。在显示装置10不包括通孔层VIA的情况下，电极RME可以设置在或直接设置在第一钝化层PV1上。
第一电极RME1和第二电极RME2可以在第二方向DR2上彼此间隔开。第一电极RME1和第二电极RME2在发射区域EMA中的部分可以被第一绝缘层PAS1覆盖，并且第一电极RME1和第二电极RME2在子区域SA中的部分可以被第二绝缘层PAS2覆盖。
电极RME可以在发射区域EMA与子区域SA之间在电极RME与堤层BNL重叠的区域中通过接触孔CTD和CTS与第三导电层直接接触。第一接触孔CTD可以形成在堤层BNL与第一电极RME1彼此重叠的区域中，且第二接触孔CTS可以形成在堤层BNL与第二电极RME2彼此重叠的区域中。第一电极RME1可以通过穿透通孔层VIA和第一钝化层PV1的第一接触孔CTD与导电图案CDP1接触。第二电极RME2可以通过穿透通孔层VIA和第一钝化层PV1的第二接触孔CTS与第二电压线VL2接触。第一电极RME1可以通过导电图案CDP1电连接到第一晶体管T1并且因此可以接收第一电源电压，且第二电极RME2可以电连接到第二电压线VL2并且因此可以接收第二电源电压。然而，本公开不限于此。例如，电极RME可以不电连接到第三导电层的第一电压线VL1和第二电压线VL2。
电极RME可以包括具有高反射率的导电材料。例如，电极RME可以包括诸如银(Ag)、Cu或Al的金属、包含Al、Ni或镧(La)的合金或者所述合金和诸如Ti、Mo或铌(Nb)的金属层的叠层。在实施方式中，电极RME可以形成为其中至少一层包含Al的合金和至少一层诸如Ti、Mo或Nb的金属可彼此堆叠的双层或多层。
然而，本公开不限于此。例如，电极RME还可以包括透明导电材料。例如，电极RME可以包括诸如ITO、IZO或ITZO的材料。在实施方式中，电极RME和虚设图案DP可以具有其中至少一层透明导电材料和至少一层具有高反射率的金属可彼此堆叠的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的单层膜。例如，电极RME可以具有诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠结构。电极RME可以电连接到发光元件ED，并且可以在从第一衬底SUB向上的方向上反射从发光元件ED发射的光中的一些。
第一绝缘层PAS1可以设置成在第一钝化层PV1或通孔层VIA上覆盖电极RME。第一绝缘层PAS1可以设置在发射区域EMA中，并且可以置于或直接置于电极RME在发射区域EMA中的部分上。如上所述，第一绝缘层PAS1可以不设置在子区域SA中，且第二绝缘层PAS2可以设置在或直接设置在电极RME在子区域SA中的部分上。第一绝缘层PAS1可以保护电极RME并且可以使电极RME彼此绝缘。例如，由于第一绝缘层PAS1在堤层BNL形成之前设置成覆盖电极RME，所以第一绝缘层PAS1可以防止电极RME在堤层BNL的形成期间损坏。此外，第一绝缘层PAS1可以防止发光元件ED与其他构件直接接触并且由此损坏。
例如，第一绝缘层PAS1可以包括有机绝缘材料。第一绝缘层PAS1可以覆盖和保护电极RME，并且可以通过补偿由电极RME形成的高度差来在发射区域EMA中形成平坦的表面。即使在第一绝缘层PAS1上设置有与电极RME重叠的层，这些层的顶表面也可以形成为平坦的。例如，设置在第一绝缘层PAS1上的第二绝缘层PAS2的顶表面可以设置成至少在阻挡壁图案WP1和WP2之间是平坦的。设置在阻挡壁图案WP1和WP2之间的发光元件ED可以设置在第二绝缘层PAS2的平坦的顶表面上，并且可以防止发光元件ED由于由电极RME形成的高度差而倾斜地布置。
阻挡壁图案WP1和WP2可以设置在第一绝缘层PAS1上。例如，阻挡壁图案WP1和WP2可以设置在或直接设置在第一绝缘层PAS1上，并且可以在作为厚度方向的第三方向DR3上与第一绝缘层PAS1下方的电极RME重叠。第一阻挡壁图案WP1可以在厚度方向上与第一电极RME1重叠，且第二阻挡壁图案WP2可以在厚度方向上与第二电极RME2重叠。
阻挡壁图案WP1和WP2的至少一部分可以从第一绝缘层PAS1的顶表面突出。阻挡壁图案WP1和WP2的突出部分可以具有倾斜的或曲化的侧表面。例如，阻挡壁图案WP1和WP2可以在示意性截面图中具有半圆形形状或半椭圆形形状。阻挡壁图案WP1和WP2可以包括诸如PI的有机绝缘材料，但是本公开不限于此。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且可以围绕第一子像素SPX1。堤层BNL可以沿着显示区域DPA的边界设置，从而分离显示区域DPA和非显示区域NDA。堤层BNL可以设置在整个显示区域DPA中从而形成格栅形状，并且显示区域DPA的由堤层BNL开口的部分可以包括发射区域EMA和子区域SA。
堤层BNL可以与阻挡壁图案WP1和WP2类似地具有一高度。在实施方式中，堤层BNL的高度可以大于阻挡壁图案WP1和WP2的高度，并且堤层BNL的厚度可以等于或大于阻挡壁图案WP1和WP2的厚度。堤层BNL可以防止在显示装置10的制造期间的喷墨印刷工艺中墨溢出到其他相邻的子像素SPXn中。堤层BNL可以与阻挡壁图案WP1和WP2类似地包括诸如PI的有机绝缘材料。
第二绝缘层PAS2可以设置在第一绝缘层PAS1上。第二绝缘层PAS2可以包括分别设置在由堤层BNL围绕的发射区域EMA和子区域SA中的第一绝缘图案IP1和第二绝缘图案IP2。第一绝缘图案IP1可以设置成在发射区域EMA中与电极RME和阻挡壁图案WP1和WP2重叠。第二绝缘图案IP2可以设置成覆盖除了分离部ROP和接触部CT1和CT2之外的整个子区域SA。电极RME在子区域SA中的部分可以不被第一绝缘层PAS1覆盖而是被第二绝缘层PAS2覆盖，并且可以根据接触部CT1和CT2的位置而部分地暴露。第一绝缘图案IP1可以在发射区域EMA中完全覆盖第一绝缘层PAS1的顶表面，而第二绝缘图案IP2可以不设置在分离部ROP中。因此，通孔层VIA的顶表面或第一钝化层PV1的顶表面可以暴露，并且电极RME的顶表面的一部分可以通过接触部CT1和CT2暴露。
第二绝缘层PAS2可以在阻挡壁图案WP1和WP2和堤层BNL布置之后形成，并且第二绝缘层PAS2的第一绝缘图案IP1可以在发射区域EMA中设置在或直接设置在阻挡壁图案WP1和WP2上。第一绝缘图案IP1可以设置成不与堤层BNL重叠，并且堤层BNL的顶表面可以暴露。
然而，第二绝缘层PAS2、阻挡壁图案WP1和WP2和堤层BNL的布局不受特别限制。例如，在第二绝缘层PAS2在堤层BNL和阻挡壁图案WP1和WP2形成之前形成的实施方式中，第二绝缘层PAS2可以设置在或直接设置在第一绝缘层PAS1上，并且阻挡壁图案WP1和WP2和堤层BNL可以设置在或直接设置在第二绝缘层PAS2上。堤层BNL和第二绝缘层PAS2的第一绝缘图案IP1可以在厚度方向上与堤层BNL重叠。
第一绝缘层PAS1可以包括有机绝缘材料，且第二绝缘层PAS2可以包括无机绝缘材料。第二绝缘层PAS2可以设置在或直接设置在由第一绝缘层PAS1形成的平坦的顶表面上，并且可以在阻挡壁图案WP1和WP2之间具有平坦的顶表面。设置在阻挡壁图案WP1和WP2之间的发光元件ED可以不倾斜地布置在第二绝缘层PAS2的平坦的顶表面上。
第二绝缘层PAS2可以具有亲水性，且堤层BNL可以具有疏水性。例如，第二绝缘层PAS2可以包括无机绝缘材料，并且第二绝缘层PAS2的顶表面可以被进行亲水处理。例如，堤层BNL可以包括有机绝缘材料，并且堤层BNL的顶表面可以被进行疏水处理。发光元件ED的布置可以通过喷墨印刷来执行。发光元件ED可以以分散在墨中的状态准备，并且可以喷射到第一子像素SPX1中的由堤层BNL围绕的区域中的电极RME上。在使用亲水性墨印刷发光元件ED的实施方式中，喷射到具有亲水性的第二绝缘层PAS2上的墨和喷射到具有疏水性的堤层BNL上的墨可以安置在由堤层BNL围绕的发射区域EMA中。结果，可以防止墨从发射区域EMA溢出超过堤层BNL，并且可以减少显示装置10的制造期间的发光元件ED的损失。
发光元件ED可以设置在第二绝缘层PAS2上。发光元件ED可以在一个方向上或一方向上延伸，并且发光元件ED所延伸的方向可以平行于第一衬底SUB的顶表面。如后文所述，发光元件ED中的每个可以包括在发光元件ED所延伸的方向上布置的多个半导体层，并且多个半导体层可以在平行于第一衬底SUB的顶表面的方向上依次布置(或设置)。然而，本公开不限于此。例如，多个半导体层可以在垂直于第一衬底SUB的方向上布置。
发光元件ED可以在不同的子像素SPXn中包括不同的用于它们的半导体层的材料，并且因此可以在不同的子像素SPXn中发射不同波长范围的光，但是本公开不限于此。例如，即使在不同的子像素SPXn中，发光元件ED也可以包括相同或类似的用于它们的半导体层的材料，并且因此可以在不同的子像素SPXn中发射相同颜色的光。
发光元件ED可以在阻挡壁图案WP1和WP2之间设置在第二绝缘层PAS2上。发光元件ED可以设置在或直接设置在第二绝缘层PAS2上，并且可以在阻挡壁图案WP1和WP2之间与第一绝缘层PAS1下方的电极RME部分地重叠。
第一阻挡壁图案WP1和第二阻挡壁图案WP2之间的区域可以在厚度方向上与第一电极RME1和第二电极RME2之间的区域重叠。随着设置在阻挡壁图案WP1和WP2之间的发光元件ED的位置和对准方向由于由电极RME形成的电场而改变，发光元件ED可以置于第二绝缘层PAS2上，并且最终可以通过由电极RME形成的电场而设置在阻挡壁图案WP1和WP2之间，因为阻挡壁图案WP1和WP2之间的区域与电极RME之间的区域重叠。
电极RME之间的第一距离WD1可以小于阻挡壁图案WP1和WP2之间的第二距离WD2，并且发光元件ED的长度HD可以大于第一距离WD1，但小于第二距离WD2。发光元件ED可以在阻挡壁图案WP1和WP2之间设置成使得发光元件ED中的每个的至少一个端部可以置于电极RME中的一个上，或者发光元件ED中的每个的两个端部可以置于不同的电极RME上。发光元件ED的第一端部可以设置成与第一电极RME1重叠，并且发光元件ED的第二端部可以设置成与第二电极RME2重叠。然而，本公开不限于此。例如，发光元件ED可以设置成靠近阻挡壁图案WP1和WP2中的一个，并且发光元件ED中的每个的仅一个端部可以与电极RME重叠。
发光元件ED可以设置于或直接设置于在第一绝缘层PAS1上形成平坦的顶表面的第二绝缘层PAS2上。不管是发光元件ED中的每个的两个端部还是仅一个端部与电极RME重叠，发光元件ED都可以设置在第一绝缘层PAS1和第二绝缘层PAS2的平坦的顶表面上。第二绝缘层PAS2的设置有发光元件ED的部分可以与由电极RME形成的高度差无关地具有平坦的顶表面。即使发光元件ED设置成与电极RME重叠，发光元件ED也可以与由电极RME形成的高度差无关地不倾斜地适当布置在第二绝缘层PAS2上。结果，可以改善发光元件ED的对准和偏转的程度，并且可以防止发光元件ED与连接电极CNE之间的任何连接缺陷，而不管下面的高度差如何。
如上所述，发光元件ED可以通过由电极RME形成的电场而设置在第二绝缘层PAS2上。设置在电极RME与第二绝缘层PAS2之间的第一绝缘层PAS1可以使通孔层VIA的顶表面平坦化，并且可以具有相对小的厚度。第一绝缘层PAS1和通孔层VIA可以都包括有机绝缘材料，且第一绝缘层PAS1的第一厚度TH1可以小于通孔层VIA的第二厚度TH2。例如，第一厚度TH1可以是第二厚度TH2的0.3倍至0.5倍。即使第一绝缘层PAS1和第二绝缘层PAS2设置在电极RME上，由电极RME形成的电场也可以将发光元件ED对准在阻挡壁图案WP1和WP2之间。
第三绝缘层PAS3可以设置在发光元件ED上。第三绝缘层PAS3可以在阻挡壁图案WP1和WP2之间在第一方向DR1上延伸，并且可以设置成围绕发光元件ED的外表面的一部分。第三绝缘层PAS3可以设置成不覆盖发光元件ED中的每个的两个端或端部，并且发光元件ED中的每个的两个端或端部可以与连接电极CNE接触。第三绝缘层PAS3可以在显示装置10的制造期间保护和固定发光元件ED。
连接电极CNE(例如，第一连接电极CNE1和第二连接电极CNE2)可以设置在电极RME和阻挡壁图案WP1和WP2上。连接电极CNE可以与发光元件ED接触，并且可以电连接到第三导电层。
例如，第一连接电极CNE1和第二连接电极CNE2可以设置在第三绝缘层PAS3的侧表面上，并且可以与发光元件ED接触。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以与发光元件ED的第一端部接触。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以与发光元件ED的第二端部接触。连接电极CNE不仅可以设置在发射区域EMA中，而且可以超出发射区域EMA而设置在子区域SA中。连接电极CNE可以在发射区域EMA中与发光元件ED接触，并且可以在子区域SA中电连接到第三导电层。
显示装置10的连接电极CNE可以通过设置在子区域SA中的接触部CT1和CT2与电极RME接触。第一连接电极CNE1可以在子区域SA中通过穿透第二绝缘层PAS2的第二绝缘图案IP2的第一接触部CT1与第一电极RME1接触。第二连接电极CNE2可以在子区域SA中通过穿透第二绝缘层PAS2的第二绝缘图案IP2的第二接触部CT2与第二电极RME2接触。连接电极CNE可以通过第二绝缘层PAS2下方的电极RME电连接到第三导电层。第一连接电极CNE1可以电连接到第一晶体管T1并且因此可以接收第一电源电压，且第二连接电极CNE2可以电连接到第二电压线VL2并且因此可以接收第二电源电压。连接电极CNE可以在发射区域EMA中与发光元件ED接触，从而将第一电源电压和第二电源电压传输到发光元件ED。
然而，本公开不限于此。例如，连接电极CNE可以与第三导电层直接接触，并且可以通过不是电极RME的图案电连接到第三导电层。
连接电极CNE可以包括导电材料。例如，连接电极CNE可以包括ITO、IZO、ITZO或Al。例如，连接电极CNE可以包括透明导电材料，使得从发光元件ED发射的光可以通过连接电极CNE输出。
第二绝缘层PAS2和第三绝缘层PAS3可以包括无机绝缘材料或有机绝缘材料。例如，第二绝缘层PAS2可以包括无机绝缘材料，且第三绝缘层PAS3可以包括有机绝缘材料。然而，本公开不限于该示例。在另一示例中，第二绝缘层PAS2和/或第三绝缘层PAS3可以形成为多个绝缘层可以彼此交替地或重复地堆叠的结构。
图10是根据实施方式的发光元件的示意性立体图。
参考图10，发光元件ED可以是发光二极管(LED)，例如，具有几纳米或几微米的尺寸并且由无机材料形成的ILED。如果在两个相对电极之间在特定或给定方向上形成电场，则发光元件ED可以在形成极性的两个电极之间对准。
发光元件ED可以具有在一个方向上或一方向上延伸的形状。发光元件ED可以具有圆柱体、杆、线或管的形状，但是发光元件ED的形状不受特别限制。例如，发光元件ED可以具有诸如正方体、长方体或六角柱的多角柱的形状，或者可以具有在一个方向上或一方向上延伸但是具有部分倾斜的外表面的形状。
发光元件ED可以包括掺杂有任意导电类型(例如，p型或n型)的掺杂剂的半导体层。半导体层可以从外部的电源接收电信号从而发射特定或给定波长范围的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37和绝缘膜38。
第一半导体层31可以包括n型半导体。第一半导体层31可以包括半导体材料，例如AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，并且0≤x+y≤1)。在一个示例中，第一半导体层31可以包括掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。n型掺杂剂可以是Si、Ge或Sn。
第二半导体层32可以设置在第一半导体层31上，而发光层36插置在第二半导体层32与第一半导体层31之间。第二半导体层32可以包括p型半导体。第二半导体层32可以包括半导体材料，例如AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，并且0≤x+y≤1)。在一个示例中，第二半导体层32可以包括掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。p型掺杂剂可以是Mg、Zn、Ca、Se或Ba。
图10示出了第一半导体层31和第二半导体层32形成为单层，但是本公开不限于此。例如，第一半导体层31和第二半导体层32中的每个可以根据发光层36的材料而包括多于一个的诸如例如包覆层或拉伸应变势垒减小(TSBR)层的层。
发光层36可以设置在第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构材料或多量子阱结构材料。在发光层36可以包括具有多量子阱结构的材料的情况下，发光层36可以具有其中多个量子层和多个阱层可彼此交替堆叠的结构。发光层36可以根据经由第一半导体层31和第二半导体层32施加到其的电信号通过电子-空穴对的结合而发射光。发光层36可以包括诸如AlGaN或AlGaInN的材料。在发光层36具有其中多个量子层和多个阱层可彼此交替堆叠的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层36可以具有其中具有大能带隙的半导体材料和具有小能带隙的半导体材料可彼此交替堆叠的结构，或者可以根据发射的光的波长而包括III族至V族半导体材料。由发光层36发射的光的类型不受特别限制。发光层36可以根据需要发射红色或绿色波长范围的光，而不是蓝色光。
电极层37可以是欧姆连接电极，但是本公开不限于此。例如，电极层37可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括多于一个的电极层37，但是本公开不限于此。例如，可以不设置电极层37。
电极层37可以在发光元件ED电连接到电极或(连接电极)的情况下减小发光元件ED与电极或(连接电极)之间的电阻。电极层37可以包括导电金属。在一个示例中，电极层37可以包括Al、Ti、In、Au、Ag、ITO、IZO和ITZO中的至少一种。
绝缘膜38可以设置成围绕第一半导体层31和第二半导体层32以及电极层37。在一个示例中，绝缘膜38可以设置成至少围绕发光层36，但是暴露发光元件ED在长度方向上的两个端部。绝缘膜38可以在与发光元件ED的至少一个端部相邻的区域中在示意性截面图中形成为圆化的。
绝缘膜38可以包括具有绝缘特性的诸如例如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)或铝氧化物(AlOx)的材料。绝缘膜38被示出为单层膜，但是本公开不限于此。例如，在实施方式中，绝缘膜38可以形成为其中多个层可彼此堆叠的多层膜。
绝缘膜38可以保护第一半导体层31和第二半导体层32以及电极层37。绝缘膜38可以防止在发光元件ED与被施加电信号的电极直接接触的情况下可能在发光层36中发生的任何短路。此外，绝缘膜38可以防止发光元件ED的发射效率的降低。
绝缘膜38的外表面可以经历表面处理。发光元件ED可以在分散在墨中的同时被喷到电极上。这里，绝缘膜38的表面可以被进行疏水处理或亲水处理，以保持发光元件ED分散在墨中而不与其他相邻的发光元件ED聚集。
下文中将描述显示装置10的制造。
图11至图16是示出根据实施方式的制造显示装置的方法的示意性截面图。图11至图16示出了在显示装置10的每个子像素SPXn中形成层的工艺中所获得的结构的示意性截面图。例如，图11至图16示出了电极RME、绝缘层PAS1、PAS2和PAS3、阻挡壁图案WP1和WP2、堤层BNL、发光元件ED和连接电极CNE所形成的顺序，并且图11至图16中所示的结构可以与图7中所示的结构对应。显示装置10的层可以通过图案化工艺形成。将省略对如何形成显示装置10的层的详细描述，并且下文中将描述显示装置10的层所形成的顺序。
参考图11，准备第一衬底SUB，并在第一衬底SUB上形成第一导电层、第二导电层和第三导电层、缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1、第一钝化层PV1、通孔层VIA和电极RME。第一导电层、第二导电层和第三导电层以及电极RME可以通过沉积它们相应的材料(例如，金属材料)的层并利用掩模对所述层进行图案化来形成。缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和通孔层VIA可以通过施加它们相应的材料(例如，绝缘材料)的层并利用掩模对所述层进行图案化而形成在第一衬底SUB上。
尽管在图11中未示出，但是如图8中所示，第一电极RME1和第二电极RME2可以通过穿透通孔层VIA和第一钝化层PV1的接触孔CTD和CTS与第三导电层接触。
此后，参考图12，在通孔层VIA和电极RME上形成第一绝缘层PAS1。第一绝缘层PAS1可以包括有机绝缘材料，并且可以通过与通孔层VIA相同的工艺来形成。第一绝缘层PAS1可以设置在通孔层VIA的与发射区域EMA对应的部分上，并且可以覆盖电极RME在发射区域EMA中的部分的顶表面。
此后，参考图13和图14，在第一绝缘层PAS1上形成阻挡壁图案WP1和WP2和堤层BNL，并且可以在由堤层BNL围绕的区域中设置第二绝缘层PAS2。阻挡壁图案WP1和WP2和堤层BNL可以通过沉积工艺或者通过施加及图案化工艺形成。阻挡壁图案WP1和WP2和堤层BNL所形成的顺序不受特别限制。例如，阻挡壁图案WP1和WP2和堤层BNL可以相继形成，或者可以同时形成。
第二绝缘层PAS2可以形成在由堤层BNL围绕的区域中。第二绝缘层PAS2可以通过沉积工艺或者通过施加及图案化工艺形成，并且可以形成为暴露堤层BNL的顶表面。例如，第二绝缘层PAS2可以首先设置在第一绝缘层PAS1和通孔层VIA的整个表面上，并且随后可以被图案化成暴露堤层BNL的顶表面。如图8和图9中所示，第二绝缘层PAS2在发射区域EMA中的部分(例如，第一绝缘图案IP1)可以设置成覆盖阻挡壁图案WP1和WP2或者与阻挡壁图案WP1和WP2重叠，并且第二绝缘层PAS2在子区域SA中的部分(例如，第二绝缘图案IP2)可以设置成覆盖电极RME，因为在子区域SA中不存在第一绝缘层PAS1。
虽然没有具体示出，但是在实施方式中，第二绝缘层PAS2和堤层BNL可以进一步经历表面处理工艺。例如，第二绝缘层PAS2可以被进行亲水表面处理，且堤层BNL可以被进行疏水表面处理。可以在形成堤层BNL和第二绝缘层PAS2之后立即对第二绝缘层PAS2和堤层BNL执行表面处理工艺。
此后，参考图15，在阻挡壁图案WP1和WP2之间在第二绝缘层PAS2上设置发光元件ED。发光元件ED可以通过喷墨印刷工艺设置在电极RME上。随着发光元件ED分散在其中的墨被喷到由堤层BNL围绕的区域中并且电信号被施加到电极RME，在电极RME上可以形成电场E。随着包括在墨中的发光元件ED的位置和对准方向改变，发光元件ED可以在阻挡壁图案WP1和WP2之间安置在电极RME上。
此后，参考图16，在发光元件ED上形成第三绝缘层PAS3。第三绝缘层PAS3可以覆盖和固定发光元件ED。第三绝缘层PAS3可以首先在显示区域DPA中形成在第二绝缘层PAS2的整个表面上，并且随后可以被图案化成不覆盖发光元件ED中的每个的两个端部。
此后，虽然没有具体示出，但是形成设置在阻挡壁图案WP1和WP2以及电极RME上并与发光元件ED中的每个的两个端部接触的连接电极CNE，从而获得显示装置10。
下文中将描述根据实施方式的显示装置。
图17是根据实施方式的显示装置的一部分的示意性截面图。
参考图17，显示装置10_1还可以包括设置在第三绝缘层PAS3上的第四绝缘层PAS4。第三绝缘层PAS3可以包括无机绝缘材料，并且随着进一步设置第四绝缘层PAS4，连接电极CNE(例如，第一连接电极CNE1和第二连接电极CNE2)可以设置在不同的层中而第四绝缘层PAS4插置在连接电极CNE之间。
第三绝缘层PAS3可以包括设置在发光元件ED上的部分和设置在第二绝缘层PAS2和堤层BNL上的部分。第三绝缘层PAS3可以首先形成在第二绝缘层PAS2和堤层BNL的整个表面上，并且随后可以被图案化成暴露发光元件ED中的每个的两个端部。在未设置第三绝缘层PAS3的区域中，第二绝缘层PAS2的顶表面和发光元件ED中的每个的两个端部可以暴露，并且第一连接电极CNE1和第二连接电极CNE2可以设置在其上。
第二连接电极CNE2可以设置在第三绝缘层PAS3上，且第四绝缘层PAS4可以设置在第二连接电极CNE2和第三绝缘层PAS3上。第四绝缘层PAS4可以设置在第三绝缘层PAS3的整个表面上从而覆盖第二连接电极CNE2，且第一连接电极CNE1可以设置在第四绝缘层PAS4上。第四绝缘层PAS4可以使第一连接电极CNE1和第二连接电极CNE2绝缘以使它们彼此不直接接触。
在显示装置10_1中，不同于图6的显示装置10，连接电极CNE可以设置在不同的层中，并且在发光元件ED上还可以设置有包括无机绝缘材料的绝缘层。
图18是根据实施方式的显示装置的一部分的示意性截面图。
参考图18，在显示装置10_2中，可以不设置通孔层VIA，并且电极RME(例如，第一电极RME1和第二电极RME2)可以设置在或直接设置在第一钝化层PV1上。第一电极RME1和第二电极RME2可以设置在或直接设置在第一钝化层PV1上，并且第一绝缘层PAS1可以设置在或直接设置在第一钝化层PV1上从而覆盖电极RME的一部分或者与电极RME的一部分重叠。尽管没有具体示出，但是接触孔CTD和CTS可以穿透第一钝化层PV1，因为不存在通孔层VIA。显示装置10_2与图7的显示装置10的差异在于第三导电层与电极RME之间的距离上，并且在显示装置10_2中，第三导电层与电极RME之间的高度差可以减小。即使电极RME设置在或直接设置在第一钝化层PV1上，也可以提供其上设置阻挡壁图案WP1和WP2、堤层BNL和第二绝缘层PAS2的平坦的顶表面，因为可包括有机绝缘材料的第一绝缘层PAS1设置在第一钝化层PV1上并且覆盖电极RME或者与电极RME重叠。可以改善发光元件ED的对准的程度，并且可以防止第三导电层与电极RME之间的任何连接缺陷。
设置在第一绝缘层PAS1上的诸如第二绝缘层PAS2、阻挡壁图案WP1和WP2和堤层BNL的层所形成的顺序不限于以上参考图11至图16描述的顺序。设置在第一绝缘层PAS1上的层的布局可以根据第二绝缘层PAS2、阻挡壁图案WP1和WP2和堤层BNL在第一绝缘层PAS1上形成的顺序而变化。
图19至图21是根据实施方式的显示装置的一部分的示意性截面图。
参考图19，在显示装置10_3中，堤层BNL和第二绝缘层PAS2可以设置在或直接设置在第一绝缘层PAS1上，并且阻挡壁图案WP1和WP2可以设置在第二绝缘层PAS2上。在显示装置10_3的制造期间，可以首先在第一绝缘层PAS1上形成堤层BNL，然后可以依次形成第二绝缘层PAS2以及阻挡壁图案WP1和WP2。第二绝缘层PAS2可以在由堤层BNL围绕的区域中设置成不与堤层BNL重叠，并且可以置于或直接置于第一绝缘层PAS1上。阻挡壁图案WP1和WP2可以设置在或直接设置在第二绝缘层PAS2的第一绝缘图案IP1上，并且与电极RME部分地重叠。
由于第二绝缘层PAS2在阻挡壁图案WP1和WP2形成之前形成，所以第二绝缘层PAS2的设置在发射区域EMA中的第一绝缘图案IP1的顶表面可以是完全平坦的。图19的实施方式的优点在于，第二绝缘层PAS2可以平坦地形成。针对第二绝缘层PAS2和堤层BNL的表面处理工艺可以在形成阻挡壁图案WP1和WP2之前执行。
参考图20，在显示装置10_4中，第二绝缘层PAS2可以设置在或直接设置在第一绝缘层PAS1上，并且堤层BNL和阻挡壁图案WP1和WP2可以设置在第二绝缘层PAS2上。在显示装置10_4的制造期间，可以首先在第一绝缘层PAS1上形成第二绝缘层PAS2，并且可以依次形成堤层BNL和阻挡壁图案WP1和WP2。图20的实施方式与图19的实施方式的差异在于第二绝缘层PAS2在堤层BNL形成之前形成。由于第二绝缘层PAS2在堤层BNL形成之前形成，所以即使第二绝缘层PAS2形成在第一绝缘层PAS1的整个表面上，也可以不对第二绝缘层PAS2执行图案化以暴露堤层BNL的顶表面。在显示装置10_4中，第二绝缘层PAS2可以设置在第一绝缘层PAS1的整个表面上，并且堤层BNL可以在厚度方向上与第二绝缘层PAS2重叠。
参考图21，在显示装置10_5中，阻挡壁图案WP1和WP2可以设置在或直接设置在第一绝缘层PAS1上，第二绝缘层PAS2可以设置在阻挡壁图案WP1和WP2上，并且堤层BNL可以设置在第二绝缘层PAS2上。在显示装置10_5的制造期间，可以首先在第一绝缘层PAS1上形成阻挡壁图案WP1和WP2，可以形成第二绝缘层PAS2，然后可以形成堤层BNL。显示装置10_5与图20的显示装置10_4的差异在于阻挡壁图案WP1和WP2设置在第一绝缘层PAS1与第二绝缘层PAS2之间，且将省略对它们的详细描述。
图22是根据实施方式的显示装置的像素的示意性平面图。图23是示出图22的像素中的第二绝缘层的示意性平面图。
参考图22和图23，在显示装置10_6中，阻挡壁图案WP1_6和WP2_6和堤层BNL可以彼此一体化。阻挡壁图案WP1_6和WP2_6和堤层BNL可以由相同的材料同时形成，并且阻挡壁图案WP1_6和WP2_6可以连接到堤层BNL在第二方向DR2上延伸的部分。阻挡壁图案WP1_6和WP2_6可以仅设置在由堤层BNL围绕的区域之中的发射区域EMA中，并且发射区域EMA可以被阻挡壁图案WP1_6和WP2_6以及堤层BNL划分成多个区域。
例如，发射区域EMA可以由堤层BNL在第一方向DR1上延伸的部分和堤层BNL在第二方向DR2上延伸的部分围绕，并且可以被划分成阻挡壁图案WP1_6和WP2_6之间的区域和堤层BNL与阻挡壁图案WP1_6和WP2_6之间的区域。阻挡壁图案WP1_6和WP2_6(例如，第一阻挡壁图案WP1_6和第二阻挡壁图案WP2_6)可以设置成分别与第一电极RME1和第二电极RME2重叠，并且发光元件ED可以设置在第一阻挡壁图案WP1_6与第二阻挡壁图案WP2_6之间。发光元件ED可以不设置在堤层BNL与阻挡壁图案WP1_6和WP2_6之间的区域中，或者即使发光元件ED中的一些设置在堤层BNL与阻挡壁图案WP1_6和WP2_6之间的区域中，相应的发光元件ED也可以不电连接到第三导电层的第一电压线VL1和第二电压线VL2。图22和图23的实施方式的优点在于，堤层BNL以及阻挡壁图案WP1_6和WP2_6可以同时形成。
图24是根据实施方式的显示装置的像素的示意性平面图。图25是示出图24的像素中的第二绝缘层的示意性平面图。图26是沿着图24的线N4-N4'截取的示意性截面图。图26示出了横穿发光元件ED的两个端部并且横穿子区域SA中的接触部CT1和CT2截取的示意性截面图。
参考图24至图26，在显示装置10_7中，连接电极CNE1_7和CNE2_7可以通过穿透第二绝缘层PAS2、通孔层VIA和第一钝化层PV1的接触部CT1和CT2连接到或直接连接到第三导电层。由于在显示装置10_7中没有设置接触孔CTD和CTS，所以电极RME可以不与第三导电层直接接触，并且连接电极CNE1_7和CNE2_7可以直接连接到第三导电层。
显示装置10_7可以在每个子像素SPXn的子区域SA中包括穿透第二绝缘层PAS2、通孔层VIA和第一钝化层PV1的接触部CT1和CT2。接触部CT1和CT2设置成不与电极RME重叠。即使接触部CT1和CT2穿透第二绝缘层PAS2的第二绝缘图案IP2，电极RME也可以在子区域SA中被第二绝缘图案IP2覆盖。
第一接触部CT1可以在子区域SA中穿过第二绝缘层PAS2、通孔层VIA和第一钝化层PV1而暴露导电图案CDP1的顶表面的一部分，并且第一连接电极CNE1_7可以通过第一接触部CT1与导电图案CDP1直接接触。第二接触部CT2可以在子区域SA中穿过第二绝缘层PAS2、通孔层VIA和第一钝化层PV1而暴露第二电压线VL2的顶表面的一部分，并且第二连接电极CNE2_7可以通过第二接触部CT2与第二电压线VL2直接接触。由于连接电极CNE1_7和CNE2_7与第三导电层直接接触，所以电极RME可以不电连接到发光元件ED。
图27是根据实施方式的显示装置的像素的示意性平面图。图28是示出图27的像素中的第二绝缘层的示意性平面图。图29是沿着图27的线N5-N5'截取的示意性截面图。图29示出了横穿发光元件ED的两个端部并且横穿子区域SA中的桥电极BE1和BE2以及接触部CT1和CT2截取的示意性截面图。
参考图27至图29，显示装置10_8还可以包括位于每个子像素SPXn的子区域SA中的桥电极BE1和BE2，并且连接电极CNE1_8和CNE2_8可以通过桥电极BE1和BE2电连接到第三导电层。接触孔CTD和CTS可以设置在子区域SA中使得桥电极BE1和BE2可以与第三导电层直接接触，并且连接电极CNE1_8和CNE2_8可以通过桥电极BE1和BE2电连接到第三导电层。显示装置10_8与图24至图26的显示装置10_7的差异在于其还可以包括桥电极BE1和BE2。
桥电极BE1和BE2可以在子区域SA中设置在与电极RME相同的层中，并且可以与电极RME间隔开。例如，桥电极BE1和BE2可以包括在第一电极RME1附近与第一电极RME1间隔开的第一桥电极BE1和在第二电极RME2附近与第二电极RME2间隔开的第二桥电极BE2。第一桥电极BE1可以设置在子区域SA的左侧部分中，且第二桥电极BE2可以设置在子区域SA的右侧部分中。桥电极BE1和BE2和电极RME可以通过相同的工艺由相同的材料形成。
桥电极BE1和BE2可以通过穿透桥电极BE1和BE2下方的层的接触孔CTD和CTS与第三导电层直接接触。在显示装置10_8可以包括通孔层VIA的实施方式中，桥电极BE1和BE2可以设置在或直接设置在通孔层VIA上。第一桥电极BE1可以通过穿透通孔层VIA和第一钝化层PV1的第一接触孔CTD与导电图案CDP1直接接触，且第二桥电极BE2可以通过穿透通孔层VIA和第一钝化层PV1的第二接触孔CTS与第二电压线VL2直接接触。
作为第二绝缘层PAS2子区域SA中的部分的第二绝缘图案IP2可以设置成在子区域SA中覆盖电极RME和桥电极BE1和BE2或者与电极RME和桥电极BE1和BE2重叠。穿透第二绝缘图案IP2的接触部CT1和CT2可以与桥电极BE1和BE2重叠，并且可以暴露桥电极BE1和BE2的顶表面的一部分。第一接触部CT1可以在子区域SA中穿过第二绝缘层PAS2而暴露第一桥电极BE1的顶表面的一部分，并且第一连接电极CNE1_8可以通过第一接触部CT1与第一桥电极BE1直接接触。第二接触部CT2可以在子区域SA中穿过第二绝缘层PAS2而暴露第二桥电极BE2的顶表面的一部分，并且第二连接电极CNE2_8可以通过第二接触部CT2与第二桥电极BE2直接接触。由于连接电极CNE1_8和CNE2_8通过桥电极BE1和BE2电连接到第三导电层，所以与连接电极CNE1_8和CNE2_8与第三导电层直接接触的情况相比，可以防止电极材料由于任何高度差而断开。
图30是根据实施方式的显示装置的子像素的示意性平面图。图31是示出图30的子像素中的第一绝缘层的示意性平面图。图32是示出图30的子像素中的第二绝缘层的示意性平面图。图33是沿着图30的线N6-N6'截取的示意性截面图。
图30示出了显示装置10的一个子像素SPXn中的电极RME、阻挡壁图案WP1、WP2和WP3、堤层BNL、发光元件ED以及连接电极CNE的布局。图31示出了图30的子像素SPXn中的电极RME、阻挡壁图案WP1、WP2和WP3、堤层BNL以及第一绝缘层PAS1的布局，且图32示出了图30的子像素SPXn中的电极RME、阻挡壁图案WP1、WP2和WP3、堤层BNL以及第二绝缘层PAS2的布局。图33示出了横穿位于不同的电极RME上的第一发光元件ED1和第二发光元件ED2中的每个的两个端部截取的示意性截面图。
参考图30至图33，显示装置10可以在子像素SPXn中包括多于两个的电极RME(例如，第一电极RME1、第二电极RME2、第三电极RME3和第四电极RME4)、多于两个的阻挡壁图案(例如，第一阻挡壁图案WP1、第二阻挡壁图案WP2和第三阻挡壁图案WP3)、多于两种类型的发光元件ED(例如，第一发光元件ED1、第二发光元件ED2、第三发光元件ED3和第四发光元件ED4)以及多于两个的连接电极CNE(例如，第一连接电极CNE1、第二连接电极CNE2、第三连接电极CNE3和第四连接电极CNE4)。图30至图33的显示装置10与图24的显示装置10_7的差异在于设置在每个子像素SPXn中的电极RME和发光元件ED的数量上。下文中将聚焦于例如与图24的显示装置10_7的差异来描述图30至图33的显示装置10。
电极RME可以包括第一电极RME1和第二电极RME2，并且还可以包括第三电极RME3和第四电极RME4。
第三电极RME3可以设置在第一电极RME1与第二电极RME2之间，并且第三电极RME3和第四电极RME4可以在第二方向DR2上彼此间隔开而第二电极RME2插置在第三电极RME3与第四电极RME4之间。电极RME可以在第二方向DR2上彼此间隔开并且彼此面对。电极RME可以沿着从左到右的方向以第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4的顺序布置。电极RME可以通过子区域SA的分离部ROP与子像素SPXn在第一方向DR1上的相邻子像素SPXn的电极RME分离。
第一绝缘层PAS1可以设置成具有与其在前述实施方式中的任一个的对应部分类似的结构。第一绝缘层PAS1可以设置成覆盖电极RME在发射区域EMA中的部分，并且可以不设置在子区域SA中。
阻挡壁图案WP1、WP2和WP3可以包括第一阻挡壁图案WP1和第二阻挡壁图案WP2，并且还可以包括设置在第一阻挡壁图案WP1与第二阻挡壁图案WP2之间的第三阻挡壁图案WP3。第一阻挡壁图案WP1可以设置在发射区域EMA的中心的左侧上，第二阻挡壁图案WP2可以设置在发射区域EMA的中心的右侧上，以及第三阻挡壁图案WP3可以设置在发射区域EMA的中间。第三阻挡壁图案WP3可以在第二方向DR2上具有比第一阻挡壁图案WP1和第二阻挡壁图案WP2大的宽度。阻挡壁图案WP1、WP2和WP3之间在第二方向DR2上的距离可以大于电极RME之间在第二方向DR2上的距离。第一阻挡壁图案WP1可以设置成与第一电极RME1部分地重叠，且第二阻挡壁图案WP2可以设置成与第四电极RME4部分地重叠。第三阻挡壁图案WP3可以设置成与第二电极RME2和第三电极RME3部分地重叠。电极RME的至少一部分可以设置成不与阻挡壁图案WP1、WP2和WP3重叠。
第二绝缘层PAS2和堤层BNL的布局可以类似于图24至图26的第二绝缘层PAS2和堤层BNL的布局。堤层BNL可以设置成围绕发射区域EMA和子区域SA，且第二绝缘层PAS2可以包括分别设置在发射区域EMA和子区域SA中的第一绝缘图案IP1和第二绝缘图案IP2。第一绝缘图案IP1可以设置成覆盖位于发射区域EMA中的阻挡壁图案WP1、WP2和WP3以及电极RME一部分，且第二绝缘图案IP2可以设置成覆盖电极RME在子区域SA中的部分。第二绝缘图案IP2可以覆盖除了分离部ROP和接触部CT1和CT2之外的整个子区域SA。如后文所述，在连接电极CNE的一部分与第三导电层直接接触的实施方式中，穿透第二绝缘图案IP2的接触部CT1和CT2可以设置成不与电极RME重叠。
发光元件ED可以设置在阻挡壁图案WP1、WP2和WP3之间或者设置在不同的电极RME上。发光元件ED中的一些可以设置在第一阻挡壁图案WP1与第三阻挡壁图案WP3之间，且其他发光元件ED可以设置在第二阻挡壁图案WP2与第三阻挡壁图案WP3之间。发光元件ED可以包括设置在第一阻挡壁图案WP1与第三阻挡壁图案WP3之间的第一发光元件ED1和第三发光元件ED3以及设置在第二阻挡壁图案WP2与第三阻挡壁图案WP3之间的第二发光元件ED2和第四发光元件ED4。第一发光元件ED1和第三发光元件ED3可以设置在第一电极RME1和第三电极RME3上，且第二发光元件ED2和第四发光元件ED4可以设置在第二电极RME2和第四电极RME4上。第一发光元件ED1和第二发光元件ED2可以设置在发射区域EMA的下部分中或者设置在子区域SA附近，且第三发光元件ED3和第四发光元件ED4可以设置在发射区域EMA的上部分中。
发光元件ED可以不必由它们在发射区域EMA中的位置来分类，而是由它们如何连接到连接电极CNE来分类。与发光元件ED中的每个的两个端部接触的一组连接电极CNE可以根据连接电极CNE的布局而不同，并且发光元件ED可以根据它们分别与连接电极CNE中的哪个接触来分类。
连接电极CNE可以包括分别设置在第一电极RME1和第二电极RME2上的第一连接电极CNE1和第二连接电极CNE2，并且还可以包括分别设置在多个电极RME上的第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5。
在图30至图33的实施方式中，不同于图24至图26的实施方式，第一连接电极CNE1和第二连接电极CNE2可以在第一方向DR1上相对较短。第一连接电极CNE1和第二连接电极CNE2可以设置在发射区域EMA的中心的下侧上。第一连接电极CNE1和第二连接电极CNE2不仅可以设置在发射区域EMA中，而且可以超出发射区域EMA而设置在子区域SA中，并且可以通过形成在子区域SA中的接触部CT1和CT2与第三导电层直接接触。第一连接电极CNE1可以通过穿透第二绝缘层PAS2、通孔层VIA和第一钝化层PV1的第一接触部CT1与导电图案CDP1直接接触，且第二连接电极CNE2可以通过穿透第二绝缘层PAS2、通孔层VIA和第一钝化层PV1的第二接触部CT2与第二电压线VL2直接接触。第一连接电极CNE1和第二连接电极CNE2可以根据导电图案CDP1和第二电压线VL2的位置而包括在第二方向DR2上延伸的部分。第一连接电极CNE1和第二连接电极CNE2在第二方向DR2上延伸的部分可以通过接触部CT1和CT2与导电图案CDP1和第二电压线VL2接触。
第三连接电极CNE3可以包括设置在第三电极RME3上的第一电极延伸部CN_E1、设置在第一电极RME1上的第二电极延伸部CN_E2以及连接第一电极延伸部CN_E1和第二电极延伸部CN_E2的第一电极连接部CN_B1。第一电极延伸部CN_E1可以在第二方向DR2上与第一连接电极CNE1间隔开并且面对第一连接电极CNE1，且第二电极延伸部CN_E2可以在第一方向DR1上与第一连接电极CNE1间隔开并且面对第一连接电极CNE1。第一电极延伸部CN_E1可以设置在发射区域EMA的下部分中，且第二电极延伸部CN_E2可以设置在发射区域EMA的上部分中。第一电极延伸部CN_E1和第二电极延伸部CN_E2可以设置在发射区域EMA中。第一电极连接部CN_B1可以在发射区域EMA的中间设置在第一电极RME1和第三电极RME3上。第三连接电极CNE3可以大体上在第一方向DR1上延伸，可以在第二方向DR2上弯曲，并且可以再次在第一方向DR1上延伸。
第四连接电极CNE4可以包括设置在第四电极RME4上的第三电极延伸部CN_E3、设置在第二电极RME2上的第四电极延伸部CN_E4以及连接第三电极延伸部CN_E3和第四电极延伸部CN_E4的第二电极连接部CN_B2。第三电极延伸部CN_E3可以在第二方向DR2上与第二连接电极CNE2间隔开并且面对第二连接电极CNE2，且第四电极延伸部CN_E4可以在第一方向DR1上与第二连接电极CNE2间隔开并且面对第二连接电极CNE2。第三电极延伸部CN_E3可以设置在发射区域EMA的下部分中，且第四电极延伸部CN_E4可以设置在发射区域EMA的上部分中。第三电极延伸部CN_E3和第四电极延伸部CN_E4可以设置在发射区域EMA中。第二电极连接部CN_B2可以在发射区域EMA的中间设置在第二电极RME2和第四电极RME4上。第四连接电极CNE4可以大体上在第一方向DR1上延伸，可以在第二方向DR2上弯曲，并且可以再次在第一方向DR1上延伸。
第五连接电极CNE5可以包括设置在第三电极RME3上的第五电极延伸部CN_E5、设置在第四电极RME4上的第六电极延伸部CN_E6以及连接第五电极延伸部CN_E5和第六电极延伸部CN_E6的第三电极连接部CN_B3。第五电极延伸部CN_E5可以在第二方向DR2上与第三连接电极CNE3的第二电极延伸部CN_E2间隔开并且面对第三连接电极CNE3的第二电极延伸部CN_E2，且第六电极延伸部CN_E6可以在第二方向DR2上与第四连接电极CNE4的第四电极延伸部CN_E4间隔开并且面对第四连接电极CNE4的第四电极延伸部CN_E4。第五电极延伸部CN_E5和第六电极延伸部CN_E6可以设置在发射区域EMA的上部分中，且第三电极连接部CN_B3可以遍及第二电极RME2、第三电极RME3和第四电极RME4设置。第五连接电极CNE5可以设置成在平面图中围绕第四连接电极CNE4的第四电极延伸部CN_E4。
第一连接电极CNE1和第二连接电极CNE2可以是直接连接到第三导电层的第一类型连接电极，且第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5可以是不与第三导电层接触的第二类型连接电极。
第一连接电极CNE1和第二连接电极CNE2可以通过接触部CT1和CT2直接连接到第三导电层，且第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5可以不连接到第三导电层。第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5可以不连接到第三导电层，并且可以与发光元件ED接触从而与第一连接电极CNE1和第二连接电极CNE2一起形成用于发光元件ED的电连接电路。电极RME可以不连接到连接电极CNE，并且可以不电连接到发光元件ED。
此外，第二类型连接电极可以根据它们在平面图中的形状而分类为不同的类型。例如，第三连接电极CNE3和第四连接电极CNE4中的每个的电极延伸部可以在第一方向DR1上延伸但是不在第二方向DR2上彼此并排，且第五连接电极CNE5的电极延伸部可以在第一方向DR1上延伸并且在第二方向DR2上彼此并排。第三连接电极CNE3和第四连接电极CNE4可以大体上在第一方向DR1上延伸并且可以弯曲，且第五连接电极CNE5可以围绕另一连接电极CNE的一部分。
如上所述，发光元件ED可以根据它们分别与连接电极CNE中的哪个接触而分类为不同的类型。
第一发光元件ED1和第二发光元件ED2的第一端部可以与第一类型连接电极接触，并且第一发光元件ED1和第二发光元件ED2的第二端部可以与第二类型连接电极接触。第一发光元件ED1可以与第一连接电极CNE1和第三连接电极CNE3接触，且第二发光元件ED2可以与第二连接电极CNE2和第四连接电极CNE4接触。第三发光元件ED3和第四发光元件ED4的第一端部可以与第二类型连接电极接触，并且第三发光元件ED3和第四发光元件ED4的第二端部可以与第二类型连接电极接触。第三发光元件ED3可以与第三连接电极CNE3和第五连接电极CNE5接触，且第四发光元件ED4可以与第四连接电极CNE4和第五连接电极CNE5接触。
发光元件ED可以通过连接电极CNE彼此串联连接。由于显示装置10可以在每个子像素SPXn中包括相对大的数量的发光元件ED并且在发光元件ED之间形成串联连接，所以每单位面积发射的光的量可以进一步增加。
图34是根据实施方式的显示装置的子像素的示意性平面图。图35是示出图34的子像素中的第一绝缘层的示意性平面图。图36是示出图34的子像素中的第二绝缘层的示意性平面图。图37是沿着图34的线N7-N7'截取的示意性截面图。图38是沿着图34的线N8-N8'截取的示意性截面图。图39是沿着图34的线N9-N9'截取的示意性截面图。
图34示出了子像素SPXn中的电极RME、阻挡壁图案WP1和WP2、堤层BNL、发光元件ED和连接电极CNE的布局。图35示出了子像素SPXn中的电极RME、阻挡壁图案WP1和WP2、堤层BNL和第一绝缘层PAS1的布局，且图36示出了子像素SPXn中的电极RME、阻挡壁图案WP1和WP2、堤层BNL和第二绝缘层PAS2的布局。图37示出了横穿分别设置在不同的电极RME上的第一发光元件ED1和第二发光元件ED2的两个端部截取的示意性截面图。
图34至图39的实施方式与前述实施方式的差异在于电极RME、连接电极CNE和阻挡壁图案WP1和WP2的结构上。下文中将聚焦于例如与前述实施方式的差异来描述图34至图39的实施方式。
参考图34至图39，电极RME可以包括设置在子像素SPXn的中间的第一电极RME1以及不仅设置在子像素SPXn中而且设置在其他子像素SPXn中的第二电极RME2。第一电极RME1和第二电极RME2可以大体上在第一方向DR1上延伸，并且可以在发射区域EMA中具有不同的形状。
第一电极RME1可以设置在子像素SPXn的中间，并且第一电极RME1在发射区域EMA中的部分可以设置在第一阻挡壁图案WP1上。第一电极RME1可以与其在图3的对应部分类似地在第一方向DR1上从子像素SPXn的第一子区域SA1延伸到另一子像素SPXn的第二子区域SA2。第一电极RME1在第二方向DR2上的宽度可以变化，并且第一电极RME1的至少在发射区域EMA中与第一阻挡壁图案WP1重叠的部分可以具有比第一阻挡壁图案WP1大的宽度。
第二电极RME2可以包括在第一方向DR1上延伸的部分和在发射区域EMA附近分支的部分。在一个示例中，第二电极RME2可以包括在第一方向DR1上延伸的电极杆RM_S以及从电极杆RM_S分支从而在第二方向DR2上弯曲并再次在第一方向DR1上延伸的电极分支RM_B1和RM_B2。电极杆RM_S可以设置在子区域SA1和SA2在第二方向DR2上的侧上，从而与堤层BNL在第一方向DR1上延伸的部分重叠。电极分支RM_B1和RM_B2可以从不仅设置在堤层BNL在第一方向DR1上延伸的部分上而且设置在堤层BNL在第二方向DR2上延伸的部分上的电极杆RM_S分支，并且可以朝向它们相应的电极杆RM_S在第二方向DR2上的两侧弯曲。电极分支RM_B1和RM_B2可以沿着第一方向DR1横穿发射区域EMA布置，并且可以弯曲从而并入电极杆RM_S中并连接到电极杆RM_S。例如，电极分支RM_B1和RM_B2可以在发射区域EMA上方从电极杆RM_S分支，并且可以在发射区域EMA下方连接在一起。
图34的子像素SPXn的电极分支RM_B1和RM_B2可以包括分别设置在第一电极RME1的左侧和右侧上的第一电极分支RM_B1和第二电极分支RM_B2。一个第二电极RME2的第一电极分支RM_B1和第二电极分支RM_B2的组可以设置于在第二方向DR2上彼此相邻的多个子像素SPXn的发射区域EMA中，并且来自两个不同的第二电极RME2的第一电极分支RM_B1和第二电极分支RM_B2可以设置在一个子像素SPXn中。图34的子像素SPXn的第一电极分支RM_B1可以设置在第一电极RME1的左侧上，且图34的子像素SPXn的第二电极分支RM_B2可以设置在第一电极RME1的右侧上。
图34的子像素SPXn的电极分支RM_B1和RM_B2可以与第二阻挡壁图案WP2的侧重叠。第一电极分支RM_B1可以与第一阻挡壁图案WP1的左侧上的第二阻挡壁图案WP2部分地重叠，且第二电极分支RM_B2可以与第一阻挡壁图案WP1的右侧上的第二阻挡壁图案WP2部分地重叠。第一电极RME1可以与两个不同的第二电极RME2的两个不同的电极分支RM_B1和RM_B2间隔开并且面对两个不同的第二电极RME2的两个不同的电极分支RM_B1和RM_B2，并且第一电极RME1与电极分支RM_B1和RM_B2之间的距离可以小于阻挡壁图案WP1和WP2之间的距离。
此外，第一电极RME1在第二方向DR2上的宽度可以大于电极杆RM_S和电极分支RM_B1和RM_B2的宽度。第一电极RME1可以具有比第一阻挡壁图案WP1大的宽度并且与第一阻挡壁图案WP1的两个侧表面重叠。相反，第二电极RME2可以形成为具有相对小的宽度，并且因此，电极分支RM_B1和RM_B2可以仅与它们相应的第二阻挡壁图案WP2的一个侧表面重叠。
第一电极RME1可以在与堤层BNL在第二方向DR2上延伸的部分重叠的区域中通过第一接触孔CTD与第三导电层的导电图案CDP1接触。电极杆RM_S可以通过第二接触孔CTS与第三导电层的第二电压线VL2接触。第一电极RME1的可以设置在第一子区域SA1中的部分可以与第一接触部CT1重叠，且第二电极RME2中的每个可以包括在第二方向DR2上从电极杆RM_S突出从而设置在不同的子区域SA中的突出部分。第二电极RME2中的每个的突出部分中的每个可以与第二接触部CT2重叠。
第一电极RME1可以通过第一分离部ROP1在第一子区域SA1中断开并且通过第二分离部ROP2在第二子区域SA2中断开，但是第二电极RME2可以不在子区域SA1和SA2中断开。第二电极RME2中的每个可以包括电极分支RM_B1和RM_B2的组以及电极杆RM_S并且可以在第一方向DR1上延伸，并且第二电极RME2可以在每个子像素SPXn的发射区域EMA附近分支。第一电极RME1可以横穿图34的子像素SPXn的发射区域EMA而设置在两个不同的子区域SA1和SA2的分离部ROP1和ROP2之间，例如，设置在第一子区域SA1的第一分离部ROP1中的一个与第二子区域SA2的第二分离部ROP2之间。
在图34的子像素SPXn中，显示装置10还可以包括在第一电极RME1与另一子像素SPXn的第一电极RME1之间设置在第一子区域SA1中的虚设图案DP。在第二子区域SA2中可以不设置虚设图案DP，并且子像素SPXn的第一电极RME1可以与子像素SPXn在第一方向DR1上的下部相邻子像素SPXn的第一电极RME1间隔开。在图34的子像素SPXn中，设置有虚设图案DP的第一子区域SA1可以布置在发射区域EMA的上侧上，且第二子区域SA2可以设置在发射区域EMA的下侧上。相反，在图34的子像素SPXn的下部相邻子像素SPXn中，设置有虚设图案DP的第一子区域SA1可以布置在发射区域EMA的下侧上，且第二子区域SA2可以设置在发射区域EMA的上侧上。
第一电极RME1可以在第一子区域SA1中通过第一分离部ROP1中的一个与虚设图案DP间隔开。在第一子区域SA1中可以设置有两个第一分离部ROP1，且虚设图案DP可以通过下部的第一分离部ROP1与第一电极RME1间隔开，并且可以通过上部的第一分离部ROP1与图34的子像素SPXn在第一方向DR1上的上部相邻子像素SPXn的第一电极RME1间隔开。在第二子区域SA2中可以仅设置有一个第二分离部ROP2，并且不同的第一电极RME1可以在第一方向DR1上彼此间隔开。
虚设图案DP可以通过穿透通孔层VIA和第一钝化层PV1的第三接触孔CTA连接到第三导电层的第一电压线VL1。第一电极RME1可以形成为连接到虚设图案DP，并且用于布置发光元件ED的电信号可以从第一电压线VL1施加到第一电极RME1。发光元件ED的布置可以通过向第一电压线VL1和第二电压线VL2施加信号来执行，并且信号可以被传输到第一电极RME1和第二电极RME2。
第二接触孔CTS和第三接触孔CTA可以具有不同的布局。第二接触孔CTS可以设置在堤层BNL的围绕第二子区域SA2的部分中，且第三接触孔CTA可以设置在第一子区域SA1中。第二接触孔CTS和第三接触孔CTA的位置可以考虑第二接触孔CTS和第三接触孔CTA暴露不同电压线VL1和VL2的顶表面来确定。
第一绝缘层PAS1可以布置成与其在前述实施方式的对应部分类似的结构。第一绝缘层PAS1可以设置成覆盖电极RME在发射区域EMA中的部分，并且可以不设置在第一子区域SA1和第二子区域SA2中。
阻挡壁图案WP1和WP2可以在第一方向DR1上延伸，可以在第二方向DR2上具有不同的宽度，并且阻挡壁图案WP1和WP2中的至少一个可以遍及在第二方向DR2上彼此相邻的两个子像素SPXn设置。例如，阻挡壁图案WP1和WP2可以包括设置在图34的子像素SPXn的发射区域EMA中的第一阻挡壁图案WP1以及遍及包括图34的子像素SPXn在内的两个不同的相邻子像素SPXn的发射区域EMA设置的第二阻挡壁图案WP2。
第一分隔壁图案WP1可以设置在图34的子像素SPXn的发射区域EMA的中间，且第二阻挡壁图案WP2可以彼此间隔开而第一阻挡壁图案WP1插置在第二阻挡壁图案WP2之间。第一阻挡壁图案WP1和第二阻挡壁图案WP2可以在第二方向DR2上交替地布置。发光元件ED可以设置在第一阻挡壁图案WP1与第二阻挡壁图案WP2之间的间隙中。
第一阻挡壁图案WP1和第二阻挡壁图案WP2可以在第一方向DR1上具有相同的长度，并且在第二方向DR2上具有不同的宽度。堤层BNL在第一方向DR1上延伸的部分可以在厚度方向上与第二阻挡壁图案WP2重叠。第一阻挡壁图案WP1可以设置成与第一电极RME1重叠，且第二阻挡壁图案WP2可以设置成与堤层BNL以及第二电极RME2的电极分支RM_B1和RM_B2重叠。
堤层BNL可以围绕发射区域EMA以及第一子区域SA1和第二子区域SA2。由堤层BNL围绕的区域可以被划分。除了堤层BNL围绕不同的子区域(例如，第一子区域SA1和第二子区域SA2)这一点之外，堤层BNL可以与其在前述实施方式的对应部分相同。
第二绝缘层PAS2可以具有与其在前述实施方式的对应部分基本上相同的布局。第二绝缘层PAS2可以包括设置在发射区域EMA中的第一绝缘图案IP1以及分别设置在第一子区域SA1和第二子区域SA2中的第二绝缘图案IP2和第三绝缘图案IP3。第一绝缘图案IP1可以设置成覆盖阻挡壁图案WP1和WP2在发射区域EMA中的部分和电极RME在发射区域EMA中的部分，且第二绝缘图案IP2可以设置成覆盖电极RME在第一子区域SA1中的部分和虚设图案DP。第三绝缘图案IP3可以覆盖电极RME在第二子区域SA2中的部分。第二绝缘图案IP2可以设置成覆盖除了接触部CT1和CT2以及第一分离部ROP1之外的整个第一子区域SA1，且第三绝缘图案IP3可以设置成覆盖除了接触部CT1和CT2和第二分离部ROP2之外的整个第二子区域SA2。如后文所述，在连接电极CNE与电极RME直接接触的实施方式中，接触部CT1和CT2可以设置成与电极RME重叠。
发光元件ED可以在不同的阻挡壁图案WP1和WP2之间设置在不同的电极RME上。发光元件ED可以包括设置在第二电极RME2中的一个的第二电极分支RM_B2和第一电极RME1上的第一发光元件ED1以及设置在另一个第二电极RME2的第一电极分支RM_B1和第一电极RME1上的第二发光元件ED2。第一发光元件ED1可以设置在第一电极RME1的右侧上，且第二发光元件ED2可以设置在第一电极RME1的左侧上。第一发光元件ED1可以设置在第二电极RME2中的一个和第一电极RME1上，且第二发光元件ED2可以设置在第一电极RME1和另一个第二电极RME2上。
连接电极CNE可以包括第一连接电极CNE1、第二连接电极CNE2和第三连接电极CNE3。
第一连接电极CNE1可以在第一方向DR1上延伸并且可以设置在第一电极RME1上。第一连接电极CNE1在第一阻挡壁图案WP1上的部分可以与第一电极RME1重叠，且第一连接电极CNE1可以从其与第一电极RME1重叠的部分沿着第一方向DR1延伸而超出堤层BNL，并且因此甚至可以设置在设置于发射区域EMA的上侧上的第一子区域SA1中。第一连接电极CNE1可以在第一子区域SA1中通过第一接触部CT1与第一电极RME1接触。
第二连接电极CNE2可以在第一方向DR1上延伸，并且可以设置在第二电极RME2中的一个上，例如设置在左侧的第二电极RME2上。第二连接电极CNE2在左侧的第二阻挡壁图案WP2上的部分可以与左侧的第二电极RME2重叠，且第二连接电极CNE2可以从其与左侧的第二电极RME2重叠的部分沿着第一方向DR1延伸而超出堤层BNL，并且因此甚至可以设置在设置于发射区域EMA的上侧上的第一子区域SA1中。第二连接电极CNE2可以在第一子区域SA1中通过第二接触部CT2与左侧的第二电极RME2接触。
图34的子像素SPXn的连接电极CNE可以通过第二子区域SA2的接触部CT1和CT2与图34的子像素SPXn的下部相邻子像素SPXn的电极RME接触。
第三连接电极CNE3可以包括在第一方向DR1上延伸的第一电极延伸部CN_E1和第二电极延伸部CN_E2以及连接第一电极延伸部CN_E1和第二电极延伸部CN_E2的第一电极连接部CN_B1。第一电极延伸部CN_E1可以在发射区域EMA中面对第一连接电极CNE1并且可以设置在右侧的第二电极RME2的第二电极分支RM_B2上，且第二电极延伸部CN_E2可以在发射区域EMA中面对左侧的第二电极RME2并且可以设置在第一电极RME1上。第一电极连接部CN_B1可以在堤层BNL在发射区域EMA的下侧上的部分上沿着第二方向DR2延伸，从而连接第一电极延伸部CN_E1和第二电极延伸部CN_E2。第三连接电极CNE3可以设置在发射区域EMA中且设置在堤层BNL上，并且可以不直接连接到电极RME。第一电极延伸部CN_E1下方的第二电极分支RM_B2可以电连接到第二电压线VL2，并且被施加到第二电极分支RM_B2的第二电源电压可以不被传输到第三连接电极CNE3。
显示装置10还可以包括设置在发光元件ED上的颜色控制结构TPL、WCL1和WCL2(参见图40)和滤色器层CFL1、CFL2和CFL3(参见图40)。由发光元件ED发射的光可以通过颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3输出，并且即使在每个子像素SPXn中可能设置有相同类型的发光元件ED，所输出的光的颜色也可以从一个子像素SPXn到另一子像素SPXn不同。
图40是根据实施方式的显示装置的示意性截面图。
参考图40，显示装置10可以包括面对第一衬底SUB的第二衬底DS以及设置在第二衬底DS的一个表面或一表面上的滤色器层CFL1、CFL2和CFL3以及颜色控制结构TPL、WCL1和WCL2。显示装置10还可以包括设置在第一衬底SUB上并且设置在第三绝缘层PAS3和连接电极CNE1和CNE2上的封装层EN。第一衬底SUB和第二衬底DS可以经由密封构件SM结合在一起。
封装层EN可以在发光元件ED上设置成覆盖第三绝缘层PAS3和连接电极CNE1和CNE2。封装层EN可以设置在第一衬底SUB的整个表面上，并且可以完全覆盖设置在第一衬底SUB上的元件。
封装层EN可以包括可在第三绝缘层PAS3上依次彼此堆叠的第一封装层EN1、第二封装层EN2和第三封装层EN3。第一封装层EN1和第三封装层EN3可以包括无机绝缘材料，且第二封装层EN2可以包括有机绝缘材料。例如，第一封装层EN1和第三封装层EN3可以包括硅氮化物、铝氮化物、锆氮化物、钛氮化物、铪氮化物、钽氮化物、硅氧化物、铝氧化物、钛氧化物、锡氧化物、铈氧化物、硅氮氧化物(SiOxNy)和锂氟化物中的至少一种，且第二封装层EN2可以包括丙烯酸树脂、甲基丙烯酸树脂、聚异戊二烯、乙烯基树脂、环氧树脂、聚氨酯树脂、纤维素树脂和二萘嵌苯树脂中的至少一种。封装层EN1、EN2和EN3的结构和材料不受特别限制，但是可以变化。
第二衬底DS的滤色器层CFL1、CFL2和CFL3以及颜色控制结构TPL、WCL1和WCL2可以设置在封装层EN上。滤色器层CFL1、CFL2和CFL3以及颜色控制结构TPL、WCL1和WCL2可以形成在第二衬底DS的一个表面上，且第二衬底DS可以经由密封构件SM结合到设置有发光元件ED的第一衬底SUB。
显示装置10可以包括由于滤色器层CFL1、CFL2和CFL3的存在而输出光的透光区域TA1、TA2和TA3以及在透光区域TA1、TA2和TA3之间的不输出光的遮光区域BA。透光区域TA1、TA2和TA3可以定位成与第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的发射区域EMA的部分对应，并且遮光区域BA可以占据透光区域TA1、TA2和TA3之外的区域。如后文所述，透光区域TA1、TA2和TA3和遮光区域BA可以通过遮光构件BM分离。
第二衬底DS可以与第一衬底SUB间隔开并且面对第一衬底SUB。第二衬底DS可以由光透射通过的材料形成。在实施方式中，第二衬底DS可以是玻璃衬底或塑料衬底。例如，第二衬底DS还可以包括诸如例如玻璃衬底或塑料衬底上的绝缘层(例如，无机膜)的单独的层。如图40中所示，在第二衬底DS上也可以限定透光区域TA1、TA2和TA3和遮光区域BA。
遮光构件BM可以设置在第二衬底DS的面对第一衬底SUB的表面上。遮光构件BM可以形成为格栅形状，以暴露第二衬底DS的表面的一部分。遮光构件BM和堤层BNL可以设置成在平面图中覆盖第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的子区域SA或者与第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的子区域SA重叠。未设置遮光构件BM的区域可以是输出光的透光区域TA1、TA2和TA3，并且设置有遮光构件BM的区域可以是遮光区域BA。
遮光构件BM可以包括吸收光的有机材料。遮光构件BM可以吸收外部光，并且因此可以减小可能由外部光的反射引起的颜色的失真。例如，遮光构件BM可以由可用作黑色矩阵并且可以吸收所有可见光波长的材料形成。
在实施方式中，可以不设置遮光构件BM，并且可以用吸收特定可见光波长的光而其他特定可见光波长的光透射通过的材料来代替。遮光构件BM可以用可包括与滤色器层CFL1、CFL2和CFL3中的至少一个相同的材料的颜色图案代替。例如，在设置有遮光构件BM的区域中可以设置有包括与滤色器层CFL1、CFL2和CFL3中的一个相同的材料的颜色图案或颜色图案的叠层。该示例将稍后描述。
滤色器层CFL1、CFL2和CFL3可以设置在第二衬底DS的表面上。滤色器层CFL1、CFL2和CFL3可以设置成在第二衬底DS的表面上与由遮光构件BM开口的区域对应。滤色器层CFL1、CFL2和CFL3可以彼此间隔开而遮光构件BM插置在滤色器层CFL1、CFL2和CFL3之间，但是本公开不限于此。例如，滤色器层CFL1、CFL2和CFL3的部分可以设置在遮光构件BM上并且在遮光构件BM上彼此间隔开。例如，滤色器层CFL1、CFL2和CFL3可以彼此部分地重叠。
滤色器层CFL1、CFL2和CFL3可以包括分别设置在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的第一滤色器层CFL1、第二滤色器层CFL2和第三滤色器层CFL3。滤色器层CFL1、CFL2和CFL3可以形成为岛状图案，从而与透光区域TA1、TA2和TA3或发射区域EMA对应，但是本公开不限于此。例如，滤色器层CFL1、CFL2和CFL3可以形成为线性图案。
滤色器层CFL1、CFL2和CFL3可以包括吸收除了特定或给定波长范围之外的所有波长范围的光的诸如颜料或染料的着色剂。滤色器层CFL1、CFL2和CFL3可以设置在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中，从而仅使入射到其上的光中的一些透射通过。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别选择性地显示透射通过第一滤色器层CFL1、第二滤色器层CFL2和第三滤色器层CFL3的光。例如，第一滤色器层CFL1、第二滤色器层CFL2和第三滤色器层CFL3可以分别是红色(R)滤色器层、绿色(G)滤色器层和蓝色(B)滤色器层。由发光元件ED发射的光可以通过颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3输出。
第一盖层CPL1可以设置在滤色器层CFL1、CFL2和CFL3以及遮光构件BM上。第一盖层CPL1可以防止滤色器层CFL1、CFL2和CFL3被诸如湿气或空气的来自外部的杂质损坏或污染。第一盖层CPL1可以由无机绝缘材料形成。
上堤层UBN可以设置成在第一盖层CPL1的一个表面上与遮光构件BM重叠。上堤层UBN可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且因此可以布置成格栅形状。上堤层UBN可以与透光区域TA1、TA2和TA3对应，并且可以围绕设置有滤色器层CFL1、CFL2和CFL3的区域。上堤层UBN可以形成其中设置颜色控制结构TPL、WCL1和WCL2的区域。
颜色控制结构TPL、WCL1和WCL2可以在第一盖层CPL1的表面上设置在由上堤层UBN围绕的区域中。颜色控制结构TPL、WCL1和WCL2可以设置在由上堤层UBN围绕的透光区域TA1、TA2和TA3中，并且因此可以在显示区域DPA中形成岛状图案，但是本公开不限于此。颜色控制结构TPL、WCL1和WCL2可以横穿多个子像素SPXn在一个方向上或一方向上持续延伸，并且因此可以形成线性图案。
在发光元件ED发射第三颜色光(例如，蓝色光)的情况下，颜色控制结构TPL、WCL1和WCL2可以包括与第一透光区域TA1对应并且设置在第一子像素SPX1中第一波长转换层WCL1、与第二透光区域TA2对应并且设置在第二子像素SPX2中的第二波长转换层WCL2以及与第三透光区域TA3对应并且设置在第三子像素SPX3中的透光层TPL。
第一波长转换层WCL1可以包括第一基础树脂BRS1和设置在第一基础树脂BRS1中的第一波长转换材料WCP1。第二波长转换层WCL2可以包括第二基础树脂BRS2和设置在第二基础树脂BRS2中的第二波长转换材料WCP2。第一波长转换层WCL1和第二波长转换层WCL2可以转换从发光元件ED入射的蓝色光，并且可以使经转换的光透射通过。第一波长转换层WCL1和第二波长转换层WCL2中的每个还可以包括包含在第一基础树脂BRS1或第二基础树脂BRS2中的散射体SCP，并且散射体SCP可以增加波长转换的效率。
透光层TPL可以包括第三基础树脂BRS3和设置在第三基础树脂BRS3中的散射体SCP。透光层TPL可以使从发光元件ED入射的蓝色光透射通过，同时保持蓝色光的波长。透光层TPL的散射体SCP可以控制通过透光层TPL输出的光的路径。透光层TPL可以不包括波长转换材料。
颜色控制结构TPL、WCL1和WCL2的散射体SCP可以包括金属氧化物或有机材料的颗粒。金属氧化物可以是氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)，且有机材料可以是丙烯酸树脂或聚氨酯基树脂。
第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括透光性有机材料。例如，第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以包括环氧树脂、丙烯酸树脂、卡多树脂或酰亚胺树脂。第一基础树脂BRS1、第二基础树脂BRS2和第三基础树脂BRS3可以全部由相同的材料形成，但是本公开不限于此。
第一波长转换材料WCP1可以将第三颜色光(例如，蓝色光)转换成第一颜色光(例如，红色光)，且第二波长转换材料WCP2可以将蓝色光转换成第二颜色光(例如，绿色光)。第一波长转换材料WCP1和第二波长转换材料WCP2可以包括量子点、量子棒或磷光体。量子点可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族纳米晶体或它们的组合。
颜色控制结构TPL、WCL1和WCL2的层被示出为具有凹凸不平的顶表面，并且颜色控制结构TPL、WCL1和WCL2的高度可以在颜色控制结构TPL、WCL1和WCL2在堤层BNL附近的部分中比在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的中间大，但是本公开不限于此。例如，颜色控制结构TPL、WCL1和WCL2的层可以形成为具有平坦的顶表面，或者可以形成为在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的中间比在颜色控制结构TPL、WCL1和WCL2在堤层BNL附近的部分中高。
发光元件ED可以在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中发射相同颜色的光(例如，蓝色光)，或者所发射的光的颜色可以从第一子像素SPX1到第二子像素SPXn到第三子像素SPX3不同。例如，从第一子像素SPX1中的发光元件ED发射的光可以入射到第一波长转换层WCL1上，从第二子像素SPX2中的发光元件ED发射的光可以入射到第二波长转换层WCL2上，以及从第三子像素SPX3中的发光元件ED发射的光可以入射到透光层TPL上。入射到第一波长转换层WCL1上的光可以被转换成红色光，入射到第二波长转换层WCL2上的光可以被转换成绿色光，以及入射到透光层TPL上的光可以输出为蓝色光而不被波长转换。即使在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中包括发射相同颜色的光的发光元件ED，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3也可以根据颜色控制结构TPL、WCL1和WCL2的布局而发射不同颜色的光。
第一子像素SPX1中的发光元件ED可以发射第三颜色光(例如，蓝色光)，并且蓝色光可以穿过封装层EN和第二盖层CPL2入射到第一波长转换层WCL1上。第一波长转换层WCL1的第一基础树脂BRS1可以由透明材料形成，并且入射到第一波长转换层WCL1上的蓝色光中的一些可以穿过第一基础树脂BRS1入射到第一盖层CPL1上。入射到第一波长转换层WCL1上的蓝色光中的至少一些可以入射到第一基础树脂BRS1中的散射体SCP和第一波长转换材料WCP1上，并且因此可以被散射或波长转换从而作为红色光入射到第一盖层CPL1上。入射到第二盖层CPL2上的光可以入射到第一滤色器层CFL1上，并且第一滤色器层CFL1可以遮挡除了红色光之外的所有光束的透射。结果，第一子像素SPX1可以发射红色光。
类似地，从第二子像素SPX2中的发光元件ED发射的光可以穿过封装层EN、第二盖层CPL2、第二波长转换层WCL2、第一盖层CPL1和第二滤色器层CFL2而输出为绿色光。
第三子像素SPX3中的发光元件ED可以发射第三颜色光(例如，蓝色光)，并且蓝色光可以穿过封装层EN和第二盖层CPL2入射到透光层TPL上。透光层TPL的第三基础树脂BRS3可以由透明材料形成，并且入射到透光层TPL上的蓝色光中的一些可以穿过第三基础树脂BRS3入射到第一盖层CPL1上。入射到第一波长转换层WCL1上的蓝色光中的至少一些可以穿过第一盖层CPL1入射到第三滤色器层CFL3上，并且第三滤色器层CFL3可以遮挡除了蓝色光之外的所有光束的透射。结果，第三子像素SPX3可以发射蓝色光。
由于显示装置10可以包括位于发光元件ED上方的颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3，所以即使在第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每个中设置有相同类型的发光元件ED的情况下，显示装置10也可以显示不同颜色的光。
图40示出了滤色器层CFL1、CFL2和CFL3以及颜色控制结构TPL、WCL1和WCL2形成在第二衬底DS上并且可以经由密封构件SM结合到第一衬底SUB，但是本公开不限于此。例如，颜色控制结构TPL、WCL1和WCL2可以形成在或直接形成在第一衬底SUB上。例如，颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3两者可以形成在或直接形成在第一衬底SUB上，在这种情况下，可以不设置第二衬底DS。
图41至图43是根据实施方式的显示装置的示意性截面图。
参考图41，颜色控制结构TPL、WCL1和WCL2以及上堤层UBN可以形成在第一衬底SUB上，并且滤色器层CFL1、CFL2和CFL3可以形成在第二衬底DS上。图41的实施方式与图40的实施方式的差异在于颜色控制结构TPL、WCL1和WCL2的布局上。
在第三绝缘层PAS3、连接电极CNE1和CNE2和堤层BNL上还可以设置有第五绝缘层PAS5。第五绝缘层PAS5可以与图40的第一封装层EN1类似地保护设置在第一衬底SUB上的所有层。在实施方式中，可以不设置第五绝缘层PAS5。
上堤层UBN可以设置在或直接设置在第五绝缘层PAS5上并且在厚度方向上与堤层BNL重叠。上堤层UBN可以设置成至少围绕第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的发射区域EMA，并且颜色控制结构TPL、WCL1和WCL2可以设置成与发射区域EMA对应。例如，颜色控制结构TPL、WCL1和WCL2可以形成为线性图案，并且因此可以横穿多个发射区域EMA设置。
颜色控制结构TPL、WCL1和WCL2可以设置在或直接设置在第五绝缘层PAS5上。发射光的发光元件ED以及颜色控制结构TPL、WCL1和WCL2可以在一个第一衬底SUB上连续地设置。上堤层UBN可以具有一高度并且可以设置成围绕设置有发光元件ED的区域，且颜色控制结构TPL、WCL1和WCL2的基础树脂BRS1、BRS2和BRS3可以在由上堤层UBN围绕的区域中设置在或直接设置在第五绝缘层PAS5上。颜色控制结构TPL、WCL1和WCL2的散射体SCP和波长转换材料WCP1和WCP2可以在基础树脂BRS1、BRS2和BRS3中设置在发光元件ED附近。
第二盖层CPL2设置在上堤层UBN以及颜色控制结构TPL、WCL1和WCL2上。颜色控制结构TPL、WCL1和WCL2可以在电路层CCL、发光元件ED和电极RME形成之后形成在第一衬底SUB上。滤色器层CFL1、CFL2和CFL3、遮光构件BM和第一盖层CPL1可以设置在第二衬底DS的一个表面或一表面上，并且第二衬底DS可以经由密封构件SM结合到形成有颜色控制结构TPL、WCL1和WCL2的第一衬底SUB。随着颜色控制结构TPL、WCL1和WCL2与发光元件ED之间的距离减小，颜色转换的效率可以提高。此外，由于颜色控制结构TPL、WCL1和WCL2设置在或直接设置在第五绝缘层PAS5上，所以可以不设置图40的封装层EN。
参考图42，发光元件ED可以设置在第一衬底SUB上，并且颜色控制结构TPL、WCL1和WCL2以及滤色器层CFL1、CFL2和CFL3可以依次设置在发光元件ED上。图42的实施方式与图41的实施方式的差异在于，未设置第二衬底DS和密封构件SM并且可形成在第二衬底DS上的层可以全部形成在第一衬底SUB上。
在颜色控制结构TPL、WCL1和WCL2以及上堤层UBN上可以设置有低折射层LRL，并且在低折射层LRL上可以设置有第一盖层CPL1、滤色器层CFL1、CFL2和CFL3、遮光构件BM和外涂层OC。
作为用于使透射通过颜色控制结构TPL、WCL1和WCL2的光再循环的光学层的低折射层LRL可以提高显示装置10的发射效率和颜色纯度。低折射层LRL可以由具有低折射率的有机材料形成，并且可以补偿由颜色控制结构TPL、WCL1和WCL2以及上堤层UBN形成的高度差。
第一盖层CPL1、滤色器层CFL1、CFL2和CFL3以及遮光构件BM除了它们的位置之外可以与它们在前述实施方式的相应对应部分基本上相同。
第一盖层CPL1可以设置在低折射层LRL上，并且可以防止低折射层LRL被诸如湿气或空气的来自外部的杂质损坏或污染。遮光构件BM可以在第一盖层CPL1上设置成与上堤层UBN重叠。遮光构件BM可以形成为格栅形状，以暴露第一盖层CPL1的表面的一部分。滤色器层CFL1、CFL2和CFL3可以在第一盖层CPL1上设置成与由遮光构件BM开口的区域对应。
外涂层OC可以设置在滤色器层CFL1、CFL2和CFL3以及遮光构件BM上。外涂层OC可以设置在整个显示区域DPA中，并且外涂层OC的一部分甚至可以设置在非显示区域NDA中。外涂层OC可以包括有机绝缘材料，并且可以保护设置在显示区域DPA中的构件免受外部影响。
参考图43，可以不设置遮光构件BM，并且可以设置颜色图案CP1、CP2和CP3。图43的实施方式与图42的实施方式的差异在于遮光构件BM被颜色图案CP1、CP2和CP3代替。
颜色图案CP1、CP2和CP3可以形成为与图42的遮光构件BM基本上相同的格栅图案。颜色图案CP1、CP2和CP3可以包括与滤色器层CFL1、CFL2和CFL3相同的材料或类似的材料，并且可以与滤色器层CFL1、CFL2和CFL3一体化。颜色图案CP1、CP2和CP3可以在遮光区域BA中彼此堆叠，从而可以在遮光区域BA中遮挡光的透射。
第一颜色图案CP1可以包括与第一滤色器层CFL1相同的材料或类似的材料，并且可以设置在遮光区域BA中。第一颜色图案CP1可以在遮光区域BA中设置在或直接设置在第一盖层CPL1上，并且可以在与第一子像素SPX1的第一透光区域TA1相邻的遮光区域BA中与第一滤色器层CFL1一体化。
第二颜色图案CP2可以包括与第二滤色器层CFL2相同的材料或类似的材料，并且可以设置在遮光区域BA中。第二颜色图案CP2可以在遮光区域BA中设置在或直接设置在第一颜色图案CP1上，并且可以在与第二子像素SPX2的第二透光区域TA2相邻的遮光区域BA中与第二滤色器层CFL2一体化。类似地，第三颜色图案CP3可以包括与第三滤色器层CFL3相同的材料或类似的材料，并且可以设置在遮光区域BA中。第三颜色图案CP3可以在遮光区域BA中设置在或直接设置在第二颜色图案CP2上，并且可以在与第三子像素SPX3的第三透光区域TA3相邻的遮光区域BA中与第三滤色器层CFL3一体化。
由于颜色图案CP1、CP2和CP3可以彼此堆叠从而执行与遮光构件BM相同的功能，所以可以防止可能由不同的着色剂在相邻区域之间引起的混色。此外，由于颜色图案CP1、CP2和CP3包括与滤色器层CFL1、CFL2和CFL3相同的材料或类似的材料，所以透射通过遮光区域BA的外部光或反射光可以具有与特定或给定颜色对应的波长范围。由用户的眼睛感知的眼睛颜色敏感度根据光的颜色而变化，并且用户对蓝色波长光的感知可能不如绿色波长光和红色波长光敏感。由于在遮光区域BA中未设置遮光构件BM而是设置颜色图案CP1、CP2和CP3，所以可以遮挡光的透射，并且同时，用户对反射光的感知可以不那么敏感。此外，可以通过吸收外部光来减少来自外部光的反射光。
图44是根据实施方式的包括显示装置的大型显示装置的示意图。
参考图44，显示装置10可以应用于显示大型图像的大型显示装置1。显示装置10的第一衬底SUB可以是在第一方向DR1和第二方向DR2上具有大尺寸的大型衬底，并且显示装置10可以在第一衬底SUB上包括相对大的数量的像素PX和子像素SPXn。随着显示装置10的尺寸增加并且相对大的数量的像素PX设置在显示装置10中，大型显示装置1可以通过大型屏幕向用户提供超高分辨率图像。
图45是根据实施方式的拼接显示装置的示意性平面图。
参考图45，显示装置10可以一起形成拼接显示装置TD。拼接显示装置TD可以包括显示装置10。显示装置10可以布置(或设置)成格栅图案，但是本公开不限于此。显示装置10可以在第一方向DR1或第二方向DR2上连接，并且拼接显示装置TD可以具有特定或给定形状。在一个示例中，显示装置10可以全部具有相同的尺寸，但是本公开不限于此。在另一示例中，显示装置10可以具有不同的尺寸。
拼接显示装置TD可以大体上具有平坦的形状，但是本公开不限于此。拼接显示装置TD可以具有立体的形状，并且因此可以向用户提供深度感。在一个示例中，在拼接显示装置TD具有立体形状的情况下，显示装置10中的至少一些或若干个可以具有曲化的形状。在另一示例中，显示装置10可以全部具有平坦的形状，并且可以以一角度彼此连接，使得拼接显示装置TD可以具有立体的形状。
拼接显示装置TD可以包括设置在显示装置10的显示区域DPA之间的结合区域20。拼接显示装置TD可以通过连接显示装置10的非显示区域NDA而获得。显示装置10可以经由设置在结合区域20中的结合构件或粘合构件而彼此连接。显示装置10的结合区域20可以不包括非显示区域NDA中的焊盘部和可附接到焊盘部的柔性膜。因此，显示装置10的显示区域DPA之间的距离可以足够小从而几乎不被用户识别。显示装置10的显示区域DPA的反射率可以与显示装置10的结合区域20的反射率基本上相同。因此，拼接显示装置TD可以克服显示装置10之间的不连续感，并且通过防止显示装置10的结合区域20被用户识别来提高图像的沉浸程度。
拼接显示装置TD可以通过连接显示装置10中的每个的长边或短边来布置(或设置)。显示装置10中的一些或若干个可以沿着拼接显示装置TD的边缘布置(或设置)，从而形成拼接显示装置TD的边。显示装置10中的一些或若干个可以布置(或设置)在拼接显示装置TD的拐角处，从而形成拼接显示装置TD的每对相邻边。显示装置10中的一些或若干个可以设置在拼接显示装置TD的中间，并且可以被其他显示装置10围绕。由于可以通过连接多个显示装置10来形成单个拼接显示装置TD，所以可以显示大型的屏幕图像。
在详细描述的最后，本领域技术人员将理解，在基本上不背离本公开的原理的情况下，可以对实施方式进行许多变型和修改。因此，所公开的实施方式仅以一般的和描述性的意义来使用，并且不用于限制的目的。

Claims (25)

1.一种显示装置，包括：
第一电极和第二电极，设置在衬底上，所述第一电极和所述第二电极彼此间隔开；
第一绝缘层，设置在所述第一电极和所述第二电极上；
阻挡壁图案，设置在所述第一绝缘层上，并且与所述第一电极和所述第二电极重叠；
第二绝缘层，设置在所述第一绝缘层上，并且与所述阻挡壁图案重叠；
发光元件，直接设置在所述第二绝缘层上，并且设置在所述阻挡壁图案之间；
堤层，设置在所述第一绝缘层上，并且围绕设置所述发光元件的区域；
第一连接电极，设置在所述第一电极上，并且与所述发光元件电接触；以及
第二连接电极，设置在所述第二电极上，并且与所述发光元件电接触，
其中，所述第一绝缘层包括有机绝缘材料，以及
所述第二绝缘层包括无机绝缘材料。
2.根据权利要求1所述的显示装置，其中，
所述阻挡壁图案直接设置在所述第一绝缘层上，以及
所述第二绝缘层的一部分直接设置在所述阻挡壁图案上。
3.根据权利要求2所述的显示装置，其中，
所述堤层直接设置在所述第一绝缘层上，以及
所述第二绝缘层设置在由所述堤层围绕的所述区域中。
4.根据权利要求2所述的显示装置，其中，所述堤层与所述第二绝缘层的直接设置在所述第一绝缘层上的部分重叠。
5.根据权利要求1所述的显示装置，其中，
所述第二绝缘层直接设置在所述第一绝缘层上，以及
所述阻挡壁图案直接设置在所述第二绝缘层上。
6.根据权利要求5所述的显示装置，其中，所述堤层直接设置在所述第一绝缘层上，并且不与所述第二绝缘层重叠。
7.根据权利要求1所述的显示装置，还包括：
通孔层，设置在所述衬底与所述第一电极之间并且设置在所述衬底与所述第二电极之间，所述通孔层包括有机绝缘材料，
其中，所述第一绝缘层的厚度小于所述通孔层的厚度。
8.根据权利要求1所述的显示装置，其中，所述第一电极与所述第二电极之间的距离小于所述阻挡壁图案之间的距离。
9.根据权利要求1所述的显示装置，还包括：
第一电压线和第二电压线，设置在所述衬底上；以及
钝化层，设置在所述第一电压线和所述第二电压线上，
其中，所述第一电极和所述第二电极设置在所述钝化层上。
10.根据权利要求9所述的显示装置，其中，所述第一连接电极和所述第二连接电极分别电连接到所述第一电压线和所述第二电压线。
11.根据权利要求10所述的显示装置，其中，
所述第二电极的不与所述第一绝缘层重叠的部分通过穿透所述钝化层的接触孔与所述第二电压线直接电接触，以及
所述第二连接电极的不与所述第一绝缘层重叠的部分通过穿透所述第二绝缘层的接触孔与所述第二电极直接电接触。
12.根据权利要求10所述的显示装置，其中，所述第二连接电极通过穿透所述第二绝缘层和所述钝化层的接触孔与所述第二电压线直接电接触。
13.根据权利要求1所述的显示装置，还包括：
第三电极，设置在所述衬底上，并且设置在所述第一电极与所述第二电极之间；以及
第四电极，设置在所述衬底上，所述第四电极与所述第三电极间隔开，所述第二电极设置在所述第四电极与所述第三电极之间，
其中，所述阻挡壁图案包括：
第一阻挡壁图案，与所述第一电极重叠；
第二阻挡壁图案，与所述第四电极重叠；以及
第三阻挡壁图案，与所述第二电极和所述第三电极重叠，以及
所述发光元件包括：
第一发光元件，设置在所述第一阻挡壁图案与所述第三阻挡壁图案之间；以及
第二发光元件，设置在所述第二阻挡壁图案与所述第三阻挡壁图案之间。
14.根据权利要求13所述的显示装置，其中，
所述第一连接电极与所述第一发光元件电接触，
所述第二连接电极与所述第二发光元件电接触，以及
所述显示装置包括：
第三连接电极，设置在所述第三电极上，并且与所述第一发光元件电接触；以及
第四连接电极，设置在所述第四电极上，并且与所述第二发光元件电接触。
15.根据权利要求1所述的显示装置，还包括：
颜色控制结构，设置在所述发光元件上，所述颜色控制结构包括波长转换颗粒；
滤色器层，设置在所述颜色控制结构上；以及
遮光构件，设置在所述堤层上，所述遮光构件围绕所述滤色器层。
16.根据权利要求15所述的显示装置，还包括：
上堤层，设置在所述堤层上；以及
低折射层，设置在所述颜色控制结构与所述滤色器层之间，
其中，所述颜色控制结构设置在由所述上堤层围绕的区域中。
17.一种显示装置，包括：
衬底，包括发射区域和设置在所述发射区域在第一方向上的一侧上的子区域；
第一电极和第二电极，在所述衬底上在所述第一方向上延伸，在第二方向上彼此间隔开，并且设置在所述发射区域和所述子区域中；
第一绝缘层，设置在所述发射区域中，并且与所述第一电极和所述第二电极在所述发射区域中的部分重叠；
多个阻挡壁图案，在所述发射区域中在所述第一方向上延伸，并且在所述第二方向上彼此间隔开，并且与所述第一电极和所述第二电极重叠；
堤层，围绕所述发射区域和所述子区域；
第二绝缘层，包括：
第一绝缘图案，设置在所述发射区域中，并且与所述阻挡壁图案重叠；以及
第二绝缘图案，设置在所述子区域中；
发光元件，设置在所述第二绝缘层上，并且设置在所述阻挡壁图案之间；
第一连接电极，在所述发射区域和所述子区域中设置在所述第一电极上，并且与所述发光元件电接触；以及
第二连接电极，在所述发射区域和所述子区域中设置在所述第二电极上，并且与所述发光元件电接触。
18.根据权利要求17所述的显示装置，其中，
所述第一绝缘层与所述堤层的围绕所述衬底的所述发射区域的部分重叠，以及
所述第二绝缘层的所述第一绝缘图案不与所述堤层的围绕所述衬底的所述发射区域的所述部分重叠。
19.根据权利要求18所述的显示装置，其中，
所述第二绝缘图案包括：
第一接触部，在所述子区域中暴露所述第一电极的顶表面的一部分；以及
第二接触部，在所述子区域中暴露所述第二电极的顶表面的一部分，
所述第一连接电极通过所述第一接触部与所述第一电极直接电接触，以及
所述第二连接电极通过所述第二接触部与所述第二电极直接电接触。
20.根据权利要求19所述的显示装置，其中，
所述第二绝缘图案包括：
第一接触部，在所述子区域中不与所述第一电极重叠；以及
第二接触部，在所述子区域中不与所述第二电极重叠，
所述第一连接电极不与所述第一电极接触，以及
所述第二连接电极不与所述第二电极接触。
21.根据权利要求20所述的显示装置，其中，
所述第一绝缘层包括有机绝缘材料，以及
所述第二绝缘层包括无机绝缘材料。
22.根据权利要求21所述的显示装置，还包括：
第三绝缘层，设置在所述发光元件上，并且设置在所述阻挡壁图案之间。
23.根据权利要求22所述的显示装置，还包括：
第三电极，设置在所述第一电极与所述第二电极之间；以及
第四电极，在所述第二方向上与所述第三电极间隔开，所述第二电极设置在所述第四电极与所述第三电极之间，
其中，所述阻挡壁图案包括：
第一阻挡壁图案，与所述第一电极重叠；
第二阻挡壁图案，与所述第四电极重叠；以及
第三阻挡壁图案，与所述第二电极和所述第三电极重叠。
24.根据权利要求23所述的显示装置，其中，
所述发光元件包括第一发光元件、第二发光元件、第三发光元件和第四发光元件，
所述第一发光元件和所述第三发光元件设置在所述第一电极和所述第三电极上，并且设置在所述第一阻挡壁图案与所述第三阻挡壁图案之间，以及
所述第二发光元件和所述第四发光元件设置在所述第二电极和所述第四电极上，并且设置在所述第二阻挡壁图案与所述第三阻挡壁图案之间。
25.根据权利要求23所述的显示装置，还包括：
第三连接电极，与所述第一连接电极间隔开，并且设置在所述第一电极和所述第三电极上；
第四连接电极，与所述第二连接电极间隔开，并且设置在所述第二电极和所述第四电极上；以及
第五连接电极，与所述第三连接电极和所述第四连接电极间隔开，并且设置在所述第三电极和所述第四电极上。
CN202280049089.3A 2021-07-27 2022-07-22 显示装置 Pending CN117999652A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210098241A KR20230017376A (ko) 2021-07-27 2021-07-27 표시 장치
KR10-2021-0098241 2021-07-27
PCT/KR2022/010814 WO2023008846A1 (ko) 2021-07-27 2022-07-22 표시 장치

Publications (1)

Publication Number Publication Date
CN117999652A true CN117999652A (zh) 2024-05-07

Family

ID=85039115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280049089.3A Pending CN117999652A (zh) 2021-07-27 2022-07-22 显示装置

Country Status (4)

Country Link
US (1) US20230030101A1 (zh)
KR (1) KR20230017376A (zh)
CN (1) CN117999652A (zh)
WO (1) WO2023008846A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113991003A (zh) * 2015-12-01 2022-01-28 夏普株式会社 图像形成元件及其制造方法
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102541260B1 (ko) * 2018-12-13 2023-06-12 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210059107A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20210086816A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
KR20230017376A (ko) 2023-02-06
US20230030101A1 (en) 2023-02-02
WO2023008846A1 (ko) 2023-02-02

Similar Documents

Publication Publication Date Title
US20220223664A1 (en) Display device
US20230275197A1 (en) Display device
EP4195282A1 (en) Display device
CN116097433A (zh) 显示设备
CN117999652A (zh) 显示装置
CN114270523A (zh) 显示装置
US20220344314A1 (en) Display device
US20230275196A1 (en) Display device
CN219961262U (zh) 显示装置
CN219553636U (zh) 显示装置
EP4181221A1 (en) Display device
CN219696456U (zh) 显示装置
US20220406978A1 (en) Display device
US20220140019A1 (en) Display device
KR20230110391A (ko) 표시 장치
KR20240036745A (ko) 표시 장치 및 이의 제조 방법
KR20240032241A (ko) 표시 장치
KR20220112316A (ko) 표시 장치
KR20240005273A (ko) 표시 장치
KR20230013657A (ko) 표시 장치
KR20240007844A (ko) 표시 장치
KR20240000662A (ko) 표시 장치 및 이의 제조 방법
KR20230168227A (ko) 표시 장치
KR20240005259A (ko) 표시 장치 및 이의 제조 방법
KR20240003011A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination