CN113991003A - 图像形成元件及其制造方法 - Google Patents

图像形成元件及其制造方法 Download PDF

Info

Publication number
CN113991003A
CN113991003A CN202111256912.1A CN202111256912A CN113991003A CN 113991003 A CN113991003 A CN 113991003A CN 202111256912 A CN202111256912 A CN 202111256912A CN 113991003 A CN113991003 A CN 113991003A
Authority
CN
China
Prior art keywords
light
layer
pixel
light emitting
image forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111256912.1A
Other languages
English (en)
Inventor
井口胜次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN113991003A publication Critical patent/CN113991003A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

图像形成元件具备以二维阵列状配置的多个像素，并投影显示该像素的射出光，像素包含发出射出光的至少一个发光元件，图像形成元件具备：多个发光元件、供多个发光元件设置于搭载面的搭载基板、第一遮光层以及第二遮光层，搭载基板包含驱动发光元件的驱动电路，且在搭载面上具有与发光元件的电源电极电连接的个别电极，多个发光元件的至少一部分发光元件包含光源和波长转换层，波长转换层将光源发出的光进行波长转换并向外部射出，第一遮光层设置于光源的周围，且由具有光反射性或光吸收性的材料形成，第二遮光层设置于邻接的波长转换层之间，且由具有光反射性或光吸收性的材料形成。

Description

图像形成元件及其制造方法
技术领域
本发明涉及一种具备多个像素，并投影显示该像素的射出光的图像形成元件。
背景技术
在投影仪、平视显示器(HUD)等中，将从光源射出的光分离为红、绿以及蓝这三原色。并且，通过利用光学开关按每个像素改变光强度而进行合成以及投影，从而构成彩色图像。对于光学开关而言，使用液晶元件、数字微镜器件(DMD)。对于液晶元件而言，例如使用透射式的液晶面板、以及在由硅LSI构成的液晶驱动电路元件上设置液晶层的反射型液晶元件(例如，LCOS：Liquid Crystal On Silicon)。DMD在其驱动电路上构成按每个像素配置的微小的反射镜，通过调整该反射镜的角度来开关光。
在使用上述那样的光开关构成彩色图像的方式中，关于较暗的像素，存在通过液晶遮挡或者吸收来自光源的光、或通过上述反射镜向光路外射出光这样的不同，但哪一个情况均导致光浪费。不论在较亮的情况下还是在较暗的情况下，光源消耗的能量均不变，从而产生大的能量损失。另外，在将液晶元件用于光开关的情况下，完全的光遮断较难，因此存在图像的对比度降低的课题。在将DMD用于光开关的情况下，有时因朝向光路外的光而产生的杂散光(Stray Light)使对比度降低。如此一来，在使用了液晶元件以及DMD那样的光开关元件的显示器中，光源的能量被浪费。
为了减少耗电量，提出利用自发光元件构成像素的显示器的想法。例如，在专利文献1中，公开有在形成了驱动电路的硅基板上集成有由AlInGaP构成了发光层的LED芯片的结构。在专利文献2中，同样公开有在构成了驱动电路的硅基板上集成有由InGaN层构成了发光层的LED芯片的结构。另外，在非专利文献1中，公开在构成了驱动电路的硅基板上将由InGaN层构成了发光层的蓝色LED芯片以30行且30列集成的结构、以及以60行且60列集成的结构。另外，也公开有在各像素的LED上配置了三色荧光体的例子。此外，像素间距为140[μm]或者70[μm]。在非专利文献2中，针对在构成了驱动电路的硅基板上集成有由InGaN构成了发光层的绿色LED芯片的结构，试制160×120像素的单色显示元件。像素间距为15[μm]。
在以上所公开的技术中，电流与各像素的亮度信息对应地从硅基板上的驱动电路向构成各像素的LED芯片流动。因此，暗状态的像素不消耗电流，亮状态的像素也只消耗与亮度对应的电流。因此，消耗电流与现在主流的光开关方式相比，能够大幅度减少。另外，在LED的一方的电极(通常为负极侧)使用LED芯片的外延层(通常为N型外延层)。或者，也存在作为其保持层而保持原样使用LED芯片的外延生长基板的情况。
除此之外，作为与本发明相关的现有技术的一个例子，在专利文献3中，公开有在形成了驱动电路的硅基板上贴合有AlGaAs系LED的结构。另外，在专利文献4中，公开有通过在LED芯片的一面设置了阴极以及阳极的LED芯片构成像素的例子。也就是，将所谓倒装芯片连接应用于LED显示器。
现有技术文献
专利文献
专利文献1:日本特开平10-12932号公报。
专利文献2:日本特开2002-141492号公报。
专利文献3:日本专利第3813123号公报。
专利文献4:美国专利第9111464号公报。
非专利文献
非专利文献1:Liu,Z.J.et al.,“Monolithic LED Microdisplay on ActiveMatrix Substrate Using Flip-Chip Technology”,IEEE journal of selected topicsin quantum electronics,Vol.15,No.4,p.1298-1302,(2009)。
非专利文献2:J Day et al.,“III-Nitride full-scale high-resolutionmicrodisplays”,Applied Physics Letters 99(3),031116,(2011)。
发明内容
本发明所要解决的技术问题
然而，在通过上述的专利文献1～4以及非专利文献1～2所记载的结构、方法而生产LED显示芯片上存在下述那样的课题。
首先，如专利文献1～2以及非专利文献1～2那样，考虑用于形成LED芯片的基板、以及构成LED的外延层在像素间连续的情况、或者即使断开也非常接近的情况。在这些情况下，产生光从点亮的像素向邻接的像素泄漏，而邻接的像素也稍微发光的现象。这是由于一部分光被关入外延层以及基板的内部，因此通过它们而向邻接的像素泄漏的光从该像素向外部射出而产生的现象。该现象在上述的技术中无法避免。另外，该现象使与亮像素邻接的暗像素的亮度提高，因此产生使图像的对比度降低这样的问题。
另外，在专利文献1～3以及非专利文献1～2中，均为上下电极型的LED芯片用于像素。(此外，上下电极型是隔着发光层而在其上下设置有阴极、阳极的结构。通常，与比发光层靠下层的N型外延层的下表面接触地设置阴极电极，与比发光层靠上层的P型外延层的上表面接触地设置阳极电极。)若使用上下电极型的LED芯片，则在形成了驱动电路的硅基板上的电极连接LED芯片的一方的电极后，若不经过将LED芯片的另一方的电极与硅基板上的其他的电极接线的工序，则无法测试LED芯片的特性。在将LED芯片的电极进行了接线后测试了各像素的情况下，尽管通过测试发现不点亮或者灰度不良等不良像素，不良像素的修复也不容易。假设在进行修复的情况下，必须除去LED芯片以及硅基板间的接线和不良LED芯片，换成正常的LED芯片而将LED芯片的一方的电极连接于硅基板的电极，并且再次将LED芯片的另一方的电极接线于硅基板的电极。这样的修复工序除了成本高，有时还对周边的像素给予损伤，从而不现实。因此，修复这样的显示器的像素缺陷非常难，假若执行则导致合格率显著变低。
有鉴于上述的状况，本发明的目的在于提供演色性优秀并且对比度高的图像形成元件，确立能够以低缺陷且高合格率制造图像形成元件的技术。
解决问题的手段
为了实现上述目的，基于本发明的一个方式的图像形成元件具备以二维阵列状配置的多个像素，并投影显示该像素的射出光，上述像素包含发出上述射出光的至少一个发光元件，上述图像形成元件具备：多个上述发光元件、供多个上述发光元件设置于搭载面的搭载基板、第一遮光层以及第二遮光层，上述搭载基板包含驱动上述发光元件的驱动电路，且在上述搭载面上具有与上述发光元件的电源电极电连接的个别电极，多个上述发光元件的至少一部分发光元件包含光源和波长转换层，上述波长转换层将上述光源发出的光进行波长转换并向外部射出，上述第一遮光层设置于上述光源的周围，且由具有光反射性或光吸收性的材料形成，上述第二遮光层设置于邻接的上述波长转换层之间，且由具有光反射性或光吸收性的材料形成。
在上述的图像形成元件中，也可以构成为：上述第一遮光层的高度相同于上述光源中的自与上述搭载基板对向的面到与上述搭载基板对向的面相反侧的面的高度。
在上述的图像形成元件中，也可以构成为：多个上述光源包含化合物半导体层，邻接的多个上述发光元件共用上述化合物半导体层的至少一部分。
在上述的图像形成元件中，也可以构成为：多个上述光源包含化合物半导体层，邻接的多个上述发光元件共用上述化合物半导体层的至少一部分，在上述邻接的多个上述发光元件之间所共有的上述化合物半导体层上设置有上述第二遮光层。
在上述的图像形成元件中，也可以构成为：上述化合物半导体层按多个上述发光元件的每一个而被个别化。
在上述的图像形成元件中，也可以构成为：上述第一遮光层和上述第二遮光层由相同的材料形成。
在上述的图像形成元件中，也可以构成为：上述第一遮光层由分散有白色颜料的树脂形成。
在上述的图像形成元件中，也可以构成为：上述第一遮光层由分散有黑色颜料的树脂形成。
在上述的图像形成元件中，也可以构成为：上述波长转换层包含量子点材料。
在上述的图像形成元件中，也可以构成为：上述波长转换层包含彩色滤光片层。
在上述的图像形成元件中，也可以构成为：上述第二遮光层反射率高且光吸收少。
另外，为了实现上述目的，基于本发明的另一个方式的图像形成元件的制造方法中，上述图像形成元件具备多个像素，并投影显示该像素的射出光，上述制造方法包含以下工序：在由半导体基板形成的搭载基板上形成驱动电路的工序，上述驱动电路用于驱动与上述像素对应的光源；形成发光阵列的工序，上述发光阵列由多个上述光源构成；将上述发光阵列粘贴于上述搭载基板上的工序；在多个上述光源之间设置第一遮光层的工序；在上述第一遮光层上设置第二遮光层的工序；以及在上述光源上设置波长转换层的工序。
在上述的图像形成元件的制造方法中，也可以构成为：依次实施：将上述发光阵列粘贴于上述搭载基板上的工序、在上述多个上述光源之间设置上述第一遮光层的工序、在上述第一遮光层上设置上述第二遮光层的工序、在上述光源上设置波长转换层的工序。
在上述的图像形成元件的制造方法中，也可以构成为：在设置上述第二遮光层的工序之后，还包含以下工序：形成抗蚀剂图案的工序，上述抗蚀剂图案覆盖上述第二遮光层的上表面的一部分；以及在上述第二遮光层的上表面内的未被上述抗蚀剂图案覆盖部分配置上述波长转换层的工序。
在上述的图像形成元件的制造方法中，也可以构成为：在上述光源上设置波长转换层的工序还包含以下工序：在上述第二遮光层之上形成负型抗蚀剂层的工序；通过曝光使上述负型抗蚀剂层的一部分不溶化的工序；以及在通过曝光使上述负型抗蚀剂层的一部分不溶化的工序中，使未被曝光的上述负型抗蚀剂层溶解的工序。
在上述的图像形成元件的制造方法中，也可以构成为：在将上述发光阵列粘贴于上述搭载基板上的工序之后，还包含在上述光源的表面设置抗蚀剂图案的工序。
在上述的图像形成元件的制造方法中，也可以构成为：在将上述发光阵列粘贴于上述搭载基板上的工序之后，还包含在上述光源的表面设置抗蚀剂图案的工序，设置上述第一遮光层的工序和设置上述第二遮光层的工序同时进行。
在上述的图像形成元件的制造方法中，也可以构成为：上述波长转换层包含量子点材料。
发明效果
根据本发明，能够提供演色性优秀且对比度高的图像形成元件。并且，能够确立能够以低缺陷且高合格率制造图像形成元件的技术。
附图说明
图1是用于对LED显示芯片的构成进行说明的示意图。
图2是第一实施方式所涉及的像素的透视俯视图。
图3是表示第一实施方式所涉及的像素的构成例的剖视图。
图4是表示第一实施方式的像素驱动电路的构成例的等效电路图。
图5是表示像素驱动电路的图案布局例的透视俯视图。
图6A表示沿着单点链线B-B的剖面结构。
图6B表示沿着单点链线C-C的剖面结构。
图7A是用于对在蓝宝石基板上使化合物半导体层外延生长，并在其上形成透明导电膜的工序进行说明的图。
图7B是用于对在外延层形成台面部的工序进行说明的图。
图7C是用于对形成保护膜的工序进行说明的图。
图7D是用于对形成各接触孔的工序进行说明的图。
图7E是用于对形成P侧电极以及N侧电极的工序进行说明的图。
图7F是用于对形成分离槽的工序进行说明的图。
图7G是用于对将分离的蓝色LED芯片粘贴于保持基板的工序进行说明的图。
图7H是用于对将各蓝色LED芯片从蓝宝石基板分离的工序进行说明的图。
图7I是用于对将各蓝色LED芯片粘贴于转印用基板的工序进行说明的图。
图8是表示设置于像素阵列的蓝色LED芯片的一个例子的俯视图。
图9A是用于对将蓝色LED芯片粘贴在图像驱动电路上的工序进行说明的图。
图9B是用于对实施像素的发光测试的工序进行说明的图。
图9C是用于对将侦测出发光不良的蓝色LED芯片从图像驱动电路取下的工序进行说明的图。
图9D是用于对安装替代的正常的蓝色LED芯片的工序进行说明的图。
图9E是用于对实施像素的再发光测试的工序进行说明的图。
图9F是用于对一边加压一边烧制LED显示芯片的工序进行说明的图。
图9G是用于对在蓝色LED芯片上形成抗蚀剂图案的工序进行说明的图。
图9H是用于对在像素阵列形成遮光反射层的工序进行说明的图。
图9I是用于对除去抗蚀剂图案的工序进行说明的图。
图10是表示由不同制造商制造出的各种形状的蓝色LED芯片的发光效率的电流依赖性的图。
图11A是表示设置于像素阵列的蓝色LED芯片的变形例的俯视图。
图11B是表示设置于像素阵列的蓝色LED芯片的其他的变形例的俯视图。
图11C是表示设置于像素阵列的蓝色LED芯片的其他变形例的俯视图。
图12是表示第二实施方式所涉及的像素的构成例的剖视图。
图13是第三实施方式所涉及的像素的透视俯视图。
图14A是表示具有独立型的发光元件的像素的构成例的透视俯视图。
图14B是表示具有一体型的发光元件的像素的构成例的透视俯视图。
图14C是表示使多个像素一体化的构成例的透视俯视图。
图15是表示独立型的LED显示芯片中的像素的构成例的剖视图。
图16是表示独立型的发光元件用的像素驱动电路的一个例子的等效电路图。
图17A是表示进行波长转换层的涂覆以及图案曝光的工序的图。
图17B是表示进行波长转换层的显影以及烘焙的工序的图。
图17C是表示进行波长转换层的涂覆以及图案曝光的工序的图。
图17D是表示进行波长转换层的显影以及烘焙的工序的图。
图18A是表示进行红色用的波长转换层的涂覆以及图案曝光的工序的图。
图18B是表示进行红色用的波长转换层的显影以及烘焙的工序的图。
图18C是表示进行绿色用的波长转换层的显影以及烘焙的工序的图。
图18D是表示进行蓝色用的波长转换层的显影以及烘焙的工序的图。
图19A是表示进行正性抗蚀剂图案的形成以及波长转换层的涂覆的工序的图。
图19B是表示除去波长转换层的平坦部以及正性抗蚀剂图案的工序的图。
图20是第四实施方式所涉及的像素的透视俯视图。
图21是表示第四实施方式的像素驱动电路的一个例子的等效电路图。
图22是表示第四实施方式的像素驱动电路的其他的一个例子的等效电路图。
图23是表示第五实施方式的像素驱动电路的一个例子的等效电路图。
图24是表示在第五实施方式组合了第四实施方式的构成的像素驱动电路的一个例子的等效电路图。
图25是表示第五实施方式的像素驱动电路的其他的一个例子的等效电路图。
具体实施方式
以下，使将LED(Light Emitting Diode：发光二极管)作为光源而搭载的LED显示芯片1列举为例子，参照附图对本发明的实施方式进行说明。此外，LED显示芯片1是具有多个像素3而用于使该像素3的射出光投影显示于被投影面(未图示)而形成图像的图像形成元件的一个例子。以下，对于发光元件10而言，在LED显示芯片1单色发光的情况下是指每个像素3的发光部整体，在彩色发光的情况下是指构成像素3的各色的发光部分。另外，将单个的LED、或者集成为一体的多个LED与邻接的LED相分离的状态称为单片化。LED以及LED芯片是指由后述的化合物半导体层31以及电极40、41等构成的光源，其构成中不包括对LED或者LED芯片的射出光进行波长转换的波长转换层62。另外，发光元件10是指在波长转换层62设置于LED或者LED芯片的构成中具有LED或者LED芯片和波长转换层62的元件。其中，对LED的射出光进行波长转换的波长转换层62未设置于LED或者LED芯片的构成中的发光元件10，是指LED自身或者LED芯片自身。
＜第一实施方式＞
在本实施方式中，使用三种LED显示芯片1来显示彩色图像。各LED显示芯片1分别射出红(R)、绿(G)、蓝(B)的单色光。通过使从各LED显示芯片1R、1G、1B投影的发光像重合，从而形成彩色图像。在红色显示用的LED显示芯片1R的红色发光元件11搭载有例如具有AlInGaP系的红色LED的红色LED芯片。在绿色显示用的LED显示芯片1G的绿色发光元件12搭载有例如具有InGaN系的绿色LED的绿色LED芯片。在蓝色显示用的LED显示芯片1B的蓝色发光元件13搭载有例如具有InGaN系的蓝色LED的蓝色LED芯片50。此外，红色LED、绿色LED以及蓝色LED分别是发出红(R)、绿(G)、蓝(B)的单色光的化合物半导体发光二极管。以下，在将红色发光元件11、绿色发光元件12以及蓝色发光元件13统称时仅称为发光元件10。LED显示芯片1可进行更明亮的显示，进行适于大屏幕的投影显示。
以下，将蓝色显示用的LED显示芯片1B列举为例子，对LED显示芯片1的构成进行说明。此外，红色显示用的LED显示芯片1R、以及绿色显示用的LED显示芯片1G的构成相同，因此省略它们的说明。
图1是用于对LED显示芯片1B的构成进行说明的示意图。如图1的右图所示，LED显示芯片1B具备：LSI7、和设置于由多个像素3构成的像素阵列2的发光阵列8。
此外，图1的右图是表示LED显示芯片1B的构成例的示意图。另外，中央上部的图是表示LSI7的构成例的示意图，左上图是表示LSI7以单片形成的硅晶圆W1的一个例子的俯视图。另外，图1的中央下部的图是表示发光阵列8的构成例的示意图，左下图是表示形成有发光阵列8的蓝宝石晶圆W2的一个例子的俯视图。
另外，图2是第一实施方式所涉及的像素3的透视俯视图。图3是表示第一实施方式所涉及的像素3的构成例的剖视图。图3表示沿着图2的单点链线A-A的像素3的剖面结构。
像素阵列2以N行且M列二维配置，由总计N×M个像素3构成。以下，用像素3(I，J)表示I行且J列的像素。此外，N以及M均为正整数，I是1以上N以下的正整数，J是1以上M以下的正整数。例如若为全高清标准的显示器，则N＝1080且M＝1920，像素3的数量约为两百万个。各像素3包括多个或者单个自发光的蓝色LED芯片50。
LSI7能够由通常的CMOS工艺形成，是对发光阵列8供给电力而进行其发光控制的发光控制单元。如图1的左上图所示，通过将用于对图像进行投影显示的各种电路以单片形成于硅晶圆W1，以各个单元单位进行分割来制造LSI7。如图1的中央上部的图所示，该LSI7具有上述的各种电路即多个像素驱动电路100、行选择电路4、列信号输出电路5、以及图像处理电路6。
像素驱动电路100以与各像素3对应的N行且M列的二维排列设置，对配置在自身的上方的蓝色LED(此处为蓝色LED芯片50)供给驱动电流54(后述)而使其发光驱动。行选择电路4基于图像数据，选择像素阵列2中的发光的像素3(I，J)所排列的I行。列信号输出电路5基于图像数据来进行选择出的I行的各像素3(I，J)的发光控制。图像处理电路6基于图像数据来控制行选择电路4以及列信号输出电路5。
如图3所示，像素驱动电路100由以单片形成于硅晶圆W1的各种电路和形成在其上的布线层构成，例如通过CMOS工艺形成。在像素驱动电路100的最上部，与蓝色LED芯片50电连接的N侧共用电极19以及P侧个别电极20设置于蓝色LED芯片50的搭载面。N侧共用电极19是按每个二维配置的像素3的列设置而与沿列方向排列的像素3的各蓝色LED芯片50的后述的N侧电极41电连接的共用电极。P侧个别电极20按每个像素3设置而与蓝色LED芯片50的后述的P侧电极40电连接。像素驱动电路100根据列信号输出电路5所输出的信号而对由行选择电路4选择出的I行的像素3(I，J)的各蓝色LED芯片50供给驱动电流54而使其发光。后面将对像素驱动电路100的更详细的构成进行说明。
发光阵列8由以与各像素3对应的N行且M列二维配置的多个发光元件10(此处为蓝色LED芯片50)构成。如图3所示，蓝色LED芯片50包含化合物半导体层31、透明导电膜35、保护膜37、P侧电极40以及N侧电极41而构成。化合物半导体层31具有N侧外延层32、发光层33以及P侧外延层34，这些层32～34依次层叠。后面将对蓝色LED芯片50的更详细的构成进行说明。
图3中蓝色LED芯片50是按每个像素3而单片化的蓝色LED。通过该单片化，能够使光朝向邻接的蓝色LED芯片50的泄漏成为最小限，从而能够提高LED显示芯片1所投影的图像的对比度。另外，也能够抑制或者防止因蓝色LED芯片50的化合物半导体层31、与LSI7以单片形成的硅晶圆W1之间的热膨胀系数之差而引起的蓝色LED芯片50以及LSI7间的位置偏移等问题。并且，蓝色LED芯片50具有阴极(N侧电极41)以及阳极(P侧电极40)。它们分别通过相同方法与像素驱动电路100的N侧共用电极19以及P侧个别电极20连接。此外，P侧电极40以及N侧电极41是设置于相同的主面的电源电极。因此，在将蓝色LED芯片50连接于像素驱动电路100的阶段实施发光测试，在发现了发光不良的情况下，可除去发光不良的蓝色LED芯片56而更换为正常品的蓝色LED芯片55(参照后述的图9A～图9I)。
另外，单片化的蓝色LED芯片50在形成其自身的工序(参照后述的图7A～图7I)中，优选在以与像素3对应的N行且M列二维排列的状态下一并形成在蓝宝石基板30上。若如此一来，则能够使每个蓝色LED芯片50的元件特性的不一致较小，因此能够提高图像的均一性。另外，在使发光阵列8贴合于LSI7时，能够在像素驱动电路100上一并设置蓝色LED芯片50，因此也能够非常简便地进行该工序。
邻接的蓝色LED芯片50间的空间(例如后述的图8的分离槽42)需要某种程度的距离。其理由是由于例如在进行将上述的发光不良的蓝色LED芯片50从像素驱动电路100除去的作业的情况下，需要用于插入微型操纵器的前端的空间。另外，为了抑制或者防止图像的对比度的降低、并且减少光的损失，优选在邻接的蓝色LED芯片50之间，填充反射率高且光吸收少的材料(例如图3的遮光反射层60)。另一方面，若重视这些条件而使邻接的蓝色LED芯片50间的空间大，则各像素3的发光区域变小，蓝色LED芯片50的发光效率降低，蓝色LED芯片50的耗电量增加。这些矛盾的要求通过使蓝色LED芯片50相对于像素3的区域面积所占的面积占有率成为15％以上且85％以下，从而能够双方共同满足。
另外，蓝色LED芯片50的发光效率在其驱动电流54的电流密度为1[A/cm2]～10[A/cm2]的范围内的情况下最良好(参照后述的图10)。为了将发光效率的降低率抑制为其最大值的20％以内的降低，应该抑制为50[A/cm2]左右以下。进而，为了将发光效率的降低率抑制为其最大值的10％以内，最多应该将电流密度抑制为20[A/cm2]左右。为了射出最大亮度例如为2000[lm](流明)的光束，对于相对视感度最低的蓝色LED显示芯片1B而言，需要针对每一个像素将12[μA]左右的驱动电流54供给于蓝色LED芯片50。例如对于后述的图8所示的蓝色LED芯片50而言，电流密度成为21[A/cm2]左右。因此，若朝向蓝色LED芯片50的发光层33(后述)的电流注入密度增加，则会陷入蓝色LED芯片50的发光效率降低，而进一步增加电流密度这样的恶性循环。因此，为了减少电流密度，增加电流注入区域的面积是重要的。能够电流注入的区域与图8的后述的台面部36一致，因此需要增大台面部36的面积。台面部36的面积与化合物半导体层31的面积对应地增减，原则上能够除去N型接触孔39的面积而接近于化合物半导体层31的面积。于是以下，将化合物半导体层31相对于像素3的区域面积的面积占有率考虑为重要参数。此外，以上的研究将从透明导电膜35的端部直至台面部36的端部的最短距离短至1[μm]左右以下的情况作为前提。驱动电流54暂时经由透明导电膜35而在P侧外延层34流动，但若从透明导电膜35的端部直至台面部36的端部的最短距离较长，则在P侧外延层34的电压下降大，在台面部36的端部没有电流注入。
蓝色LED芯片50的N侧电极41、P侧电极40分别与像素驱动电路100的N侧共用电极19、P侧个别电极20连接。N侧电极41以及P侧电极40通过一次工序同时形成，并通过相同的连接材料连接(例如参照后述的图7E)。优选N侧电极41、P侧电极40隔着各向异性导电膜51而连接。各向异性导电膜51能够使用例如使导电粒子分散的树脂粘合层。对于各向异性导电膜51而言，在加压粘合的部分通过各导电粒子的接近以及彼此的接触而能够形成导电路径，但在未加压粘合的部分未形成导电路径而维持电绝缘性。即，膜厚方向通过加压而能够导电，并且膜方向(与膜厚方向正交的平面上的方向)被绝缘。由于这样的各向异性，所以不需要在N侧共用电极19、P侧个别电极20上分别独立地形成连接膜。因此，在像素阵列2的区域整体使各向异性导电膜51成膜即可。在使各向异性导电膜51成膜后，将构成发光阵列8的多个蓝色LED芯片50一并粘贴于像素阵列2。此时，也可以蓝色LED芯片50在形成于蓝宝石基板30上的状态下，粘贴在形成了像素驱动电路100的LSI7上后，通过激光剥离工艺，将蓝宝石基板30剥离。相反，也可以预先粘贴在剥离用基板上后，使蓝宝石基板30激光剥离，其后，向转印用基板45转移，向LSI7粘贴。
优选发光阵列8在一边加压一边烧制前，进行测试。因为在烧制后，即使发现发光不良的蓝色LED芯片50，也难以修复。因此，在粘贴于各向异性导电膜51上后，在通过暂时的加压而获得了导通的状态下，进行各蓝色LED芯片50的发光试验，侦测出发光不良的蓝色LED芯片50的情况下，通过微型操纵针57将发光不良的该蓝色LED芯片50除去，设置正常的蓝色LED芯片50。此外，以下，对正常的LED芯片标注符号55，对不良的LED芯片标注符号56。在确认了修复后的正常动作后，将发光阵列8一边加压一边烧制，发光阵列8的粘贴工序结束(参照后述的图9A～图9I)。
在蓝色LED芯片50间设置有遮光反射层60(参照图3)。通过遮光反射层60，能够抑制或者防止光向邻接的蓝色LED芯片50的泄漏，从而能够防止图像的对比度的降低。遮光反射层60例如能够使用在硅树脂混合了白色颜料的复合材料而填充。
接下来，对蓝色显示用的LED显示芯片1B的具体的构成例进行说明。此外，各像素3的尺寸例如为10[μm]×10[μm]，有效像素数例如为480×640(VGA规格)。像素阵列2的有效部分的尺寸例如为4.8[mm]×6.4[mm]。LED显示芯片1B整体的芯片尺寸也与行选择电路4、列信号输出电路5、以及图像处理电路6匹配而成为例如8[mm]×10[mm]。
首先，对像素驱动电路100更详细地进行说明。图4是表示第一实施方式的像素驱动电路100的构成例的等效电路图。如图4所示，像素驱动电路100具有选择晶体管105、保持电容器108、驱动晶体管111、以及测试晶体管117。它们在制造LSI7时以单片形成于硅晶圆W1。选择晶体管105例如为N型MOS晶体管，其栅极端子连接于行选择线(RoI)101。另外，选择晶体管105的源极端子连接于列信号线(CS)102，漏极端子连接于保持电容器108的一端以及驱动晶体管111的栅极端子。保持电容器108的另一端连接于驱动晶体管111的源极端子以及电源线(Vcc)114。驱动晶体管111例如为P型MOS晶体管，其漏极端子连接于P侧个别电极20。在P侧个别电极20以并联的方式连接有蓝色发光元件13(此处为蓝色LED芯片50)的阳极端子以及测试晶体管117的源极端子。测试晶体管117的栅极端子连接于测试信号线(TE)116。蓝色发光元件13的阴极端子以及测试晶体管117的漏极端子均连接于接地线(GND)115。此外，像素驱动电路100的电路构成不局限于图4，可使用各种公知的电路构成。
在选择了像素阵列2的I行时，I行的行选择线(RoI)101被激活。此时，在像素3(I，J)，选择晶体管105接通，从列信号线(CS)102将列信号施加于驱动晶体管111的栅极端子，从电源线(Vcc)114在蓝色发光元件13流动有驱动电流54。若I行的选择期间结束而选择晶体管105断开，则通过保持电容器108保持驱动晶体管111的栅极端子的电位。因此，在从选择期间的结束至下一次选择I行为止的期间，在蓝色发光元件13也持续流动有驱动电流54。
另外，测试晶体管117是使P侧个别电极20以及N侧共用电极19间选择性地短路的开关电路，例如为了测试像素驱动电路100是否正常动作，以及行选择电路4以及列信号输出电路5的输出是否正常而设置。其理由如以下那样。
首先，蓝色发光元件13必须仅设置在良品的LSI7上。因此，在从半导体基板(例如硅晶圆W1)切出的LSI7(参照图1的左上图)连接发光阵列8前，需要测试LSI7而挑选是否为良品。此时，关于像素驱动电路100所不相关的部分的功能，能够通过通常的电路测试技术来测试。此处，在不具有测试晶体管117的像素驱动电路100中，在将蓝色发光元件13连接于像素驱动电路100前的阶段无法在像素3流动有电流，因此，进行上述那样的测试较困难。因此，在各像素驱动电路100形成有测试晶体管117。
在测试像素驱动电路100时，将测试晶体管117接通。若如此一来，则N侧共用电极19以及P侧个别电极20间短路，因此能够测量从电源线(Vcc)114在蓝色发光元件13流动的驱动电流54。由此，能够侦测LSI7的几乎全部的不良，包括像素3的不良。此外，在图2、图3中，按每一个像素设置有N侧共用电极19以及P侧个别电极20，但N侧共用电极19也可在多个像素中共用。因此，也需要测试不具有N侧共用电极19的像素的驱动电路。在该情况下，在将测试晶体管117接通的测试模式中以使P侧个别电极20与连接于N侧共用电极19的布线直接连接的方式，配置测试晶体管117即可。在与连接于N侧共用电极19的布线连接在布局上较难的情况下，也可以将P侧个别电极20直接连接于GND布线。该构成由发光元件夹在N侧电极以及P侧电极间的结构的所谓上下电极芯片构成，在仅各发光元件的一方的电极与像素驱动电路直接连接的情况下也能够应用。
接下来，将通过四层布线工艺实现了像素驱动电路100的构成的情况列举为例子进行说明。图5是表示像素驱动电路100的图案布局例的透视俯视图。另外，图6A以及图6B是像素驱动电路100的剖面结构图。图6A表示沿着图5的单点链线B-B的剖面结构。图6B表示沿着图5的单点链线C-C的剖面结构。此外，在这些图中，将各布线层从最下层(即距表面最远的层)朝向最上层(即距表面最近的层)依次称为第一～第四层金属布线210～240。
第四层金属布线240(最上层)包括与蓝色LED芯片50电连接的N侧共用电极19以及P侧个别电极20而构成。第四层金属布线240的上表面与像素驱动电路100的上表面成为同一面而露出。因此，像素驱动电路100的上表面成为平坦面。第三层金属布线230包括行选择线(RoI)101以及电源线(Vcc)114而构成。第二层金属布线220包括列信号线(CS)102、接地线(GND)115、以及测试信号线(TE)116而构成。第一层金属布线210(最下层)包括像素3内的多个局部布线而构成。此外，在第一～第四层金属布线210～240，各布线间例如被使用SiO2而形成的层间绝缘层250隔开。
另外，形成于第一层金属布线210以及P阱层201间的栅极poly-Si层206作为选择晶体管105(N型MOS晶体管)以及驱动晶体管111(P型MOS晶体管)的栅极电极、保持电容器108的一方的电极发挥功能。
另外，在硅基板200的P阱层201形成有N阱层202、STI(Shallow TrenchIsolation：浅沟道隔离)层203、以及N+扩散层204a、204b。N阱层202作为驱动晶体管111的源电极以及保持晶体管108的另一方的电极发挥功能，并在与栅极poly-Si层206之间形成保持晶体管108的保持电容。另外，在N阱层202形成有作为驱动晶体管111的漏极电极发挥功能的P+扩散层205。STI层203具有进行元件分离的功能，例如使用SiO2而形成。N+扩散层204a作为选择晶体管105的源电极发挥功能，N+扩散层204b作为选择晶体管105的漏极电极发挥功能。
这些层201～205和栅极poly-Si层206与第一～第四层金属布线210～240之间通过接触孔或者通孔而电连接。已完成的硅晶圆W1仍保持切出LSI7前的晶圆状态被测试，记录不良芯片的位置。
接下来，将InGaN系的蓝色LED芯片50列举为例子而对其制造工序进行说明。图7A～图7I是用于对蓝色LED芯片50的制造工序进行说明的概要图。图7A是用于对在蓝宝石基板30上使化合物半导体层31外延生长并在其上沉积透明导电膜35的工序进行说明的图。图7B是用于对在外延层形成台面部36的工序进行说明的图。图7C是用于对形成保护膜37的工序进行说明的图。图7D是用于对形成各接触孔38、39的工序进行说明的图。图7E是用于对形成P侧电极40以及N侧电极41的工序进行说明的图。图7F是用于对形成分离槽42的工序进行说明的图。图7G是用于对将已分离的蓝色LED芯片50粘贴于保持基板43的工序进行说明的图。图7H是用于对将各蓝色LED芯片50从蓝宝石基板30分离的工序进行说明的图。图7I是用于对将各蓝色LED芯片50粘贴于转印用基板45的工序进行说明的图。
如图7A所示，在形成了凹凸图案的蓝宝石基板30(例如4[inch]直径)的主面上，例如使用MOCVD装置而使N侧外延层32、发光层33、以及P侧外延层34依次外延生长而形成化合物半导体层31。N侧外延层32例如通过由缓冲层、未掺杂GaN层、N型接触层(n-GaN层)、以及超晶格层等的多层膜构成的包括N侧缓冲层等的复杂的多层结构(未图示)而形成。发光层33例如是由InGaN构成的量子阱层(未图示)和由GaN构成的势垒层(未图示)反复层叠的多重量子阱层。P侧外延层34例如通过包括GaN层、p型AlGaN层、p型GaN层、以及p型接触层(p-GaN)等的多层结构(未图示)而形成。在化合物半导体层31的形成后，使用ITO等透明导电材料而使透明导电膜35形成在P侧外延层34上。
此外，蓝色LED芯片50所占的面积比较小，但即便如此为了电流注入于P侧外延层34的全区域，P侧外延层34的电阻较高。另外，若将使用了金属材料的P侧电极40以及N侧电极41直接层叠于P型外延层34，则在P侧电极40以及N侧电极41、与使用GaN而形成的P型外延层34之间的界面的反射率降低而导致光取出效率降低。因此，优选在P型外延层34、与P侧电极40以及N侧电极41之间形成透明导电膜35以及后述的保护膜37，使两者间分离开而使其最短距离变长。
如图7B所示，将透明导电膜35刻画图案。其后，通过蚀刻除去P侧外延层34、发光层33、N侧外延层32的一部分，从而在化合物半导体层31形成台面部36。
如图7C所示，例如使用SiO2而将保护膜37形成于化合物半导体层31的露出面和被刻画图案的透明导电膜35的表面的全域。此时，保护膜37也覆盖台面部36的侧壁部。因此，保护膜37能够防止在由于台面部36的形成而露出的该侧壁部的PN结部分的漏电。并且，保护膜37能够使透明导电膜35以及N侧电极41间分离而电绝缘。
如图7D所示，通过将被刻画图案的透明导电膜35上的保护膜37的一部分除去，从而形成P侧接触孔38。另外，通过将台面部36间的凹部的底面上的保护膜37的一部分除去，从而形成N侧接触孔39。此外，该凹部是化合物半导体层31的被蚀刻除去的部分(参照图7B)。
如图7E所示，例如具有Al/Ni/Pt/Ni/Au等的多层结构的电极膜通过蒸镀法等而形成在保护膜37上以及各接触孔38、39。而且，通过将该电极膜的一部分除去，从而形成P侧电极40以及N侧电极41。此外，在台面部36，P侧电极40的上表面成为与N侧电极41的上表面相同的高度。通过使两电极40、41的各上表面成为同一面，从而发光阵列8朝后述的LSI7上的粘贴工序变容易。
如图7F所示，为了使各蓝色LED芯片50彼此分离，使达到至蓝宝石基板30的表面的分离槽42形成于台面部36间的凹部的底面。其后，进一步将蓝宝石基板30研磨得较薄，按每个发光阵列8为单位而被切断(参照图1的左下图)。此外，蓝宝石基板30的研磨后的厚度为30[μm]～200[μm]左右。另外，蓝宝石基板30的切断，例如能够利用激光隐形切割而与通常的LED芯片切割同样地实施。另外，优选用于分割蓝宝石基板30的切断槽(未图示)与分离槽42分开另外设置。若如此一来，则能够抑制或者防止在例如利用激光隐形切割切断蓝宝石基板30时，以照射于蓝宝石基板30的背面的激光为起因的发光层33的损伤。通过图7F的工序，在载置于按每个发光阵列8为单位而分割的蓝宝石基板30的状态下准备一个LED显示芯片的量的蓝色LED芯片50。此外，将蓝宝石基板30按每个发光阵列8为单位而切断分离的理由，是由于一般而言LSI7比发光阵列8大，因此一次将多个连接的发光阵列8组相对于对应的LSI7组而连接会产生较多浪费。例如，若使蓝宝石晶圆W2相对于硅晶圆W1贴合，则不得不在蓝宝石晶圆W2侧配置不使用的浪费的区域。因此，无法高效地利用蓝宝石晶圆以及形成在其上的外延层。若能够形成与发光阵列8相同的尺寸的LSI7，则使晶圆对晶圆一体贴合也不是不可能的。但是，在LSI7除了像素驱动电路100以外还需要搭载行选择电路4、列信号输出电路5、图像处理电路6等。因此，难以使LSI7成为与发光阵列8相同的尺寸。
如图7G所示，各蓝色LED芯片50的P侧电极40以及N型电极41经由粘着层44而粘贴在保持基板43上。
另外，如图7H所示，在使各蓝色LED芯片50的P侧电极40以及N型电极41朝向铅直下方的状态下，例如使用激光剥离法而将蓝宝石基板30从化合物半导体层31分离。即，从各蓝色LED芯片50将蓝宝石基板30除去。此外，图7H的工序在图7G的状态下也能够实施。
如图7I所示，各蓝色LED芯片50的背面(即N侧外延层32侧的主面)经由粘着层46而粘贴在转印用基板45上。而且，各蓝色LED芯片50使P侧电极以及N型电极41朝向铅直上方，成为粘贴于LSI7的发光阵列8准备好了的状态。
在图8示出图7I的处理后的蓝色LED芯片50的一个例子。图8是表示设置于像素阵列2的蓝色LED芯片50的一个例子的俯视图。在图8的状态下，在相对于像素3的尺寸(例如10[μm]×10[μm])而使分离槽42的宽度成为1.6μm的情况下，在各蓝色LED芯片50，化合物半导体层31相对于像素3的区域面积的面积占有率大约成为71％。另外，台面部36相对于像素3的区域面积的面积占有率例如为54％。
接下来，对在LSI7上粘贴并电连接发光阵列8的方法进行说明。此外，发光阵列8仅设置在形成于硅晶圆W1的LSI7的芯片部分中的良品的芯片部分。
图9A～图9I是用于对在图像驱动电路100上设置蓝色LED芯片50的方法进行说明的示意图。图9A是用于对将蓝色LED芯片50粘贴在图像驱动电路100上的工序进行说明的图。图9B是用于对实施像素3的发光测试的工序进行说明的图。图9C是用于对将侦测出发光不良的蓝色LED芯片56从图像驱动电路100取下的工序进行说明的图。图9D是用于对安装替代的正常的蓝色LED芯片55的工序进行说明的图。图9E是用于对进行像素3的再发光测试的工序进行说明的图。图9F是用于对一边加压一边烧制LED显示芯片1的工序进行说明的图。图9G是用于对在蓝色LED芯片50上形成抗蚀剂图案58的工序进行说明的图。图9H是用于对在像素阵列2形成遮光反射层60的工序进行说明的图。图9I是用于对将抗蚀剂图案58除去的工序进行说明的图。此外，在图9A～图9I中，作为LSI7的结构，主要示出与蓝色LED芯片50连接的电极19、20、层间绝缘膜250，省略其他的构成要素的图示。另外，图9B以及图9E的之字形的箭头表示通过自发光而射出的蓝色光。
首先，如图9A所示，各向异性导电膜51形成在形成于硅晶圆W1的LSI7的像素驱动电路100上，发光阵列8粘贴在该各向异性导电膜51上。由此，按每个像素3，将蓝色LED芯片50设置在像素驱动电路100上。此时，进行高精度的对准，使蓝色LED芯片50的P侧电极40、N侧电极41分别准确地与像素驱动电路100的P侧个别电极20、N侧共用电极19对向。此外，在该工序的检查中，能够侦测发光阵列8中欠缺了蓝色LED芯片50的部分、有明显的形状异常的蓝色LED芯片50等。这些能够通过与后述的工序(例如参照图9C以及图9D)相同的方法来安装或者替换正常的蓝色LED芯片50。
如图9B所示，切出LSI7前的硅晶圆W1例如通过层叠了树脂制的透明垫层53的透明基板52(例如玻璃板)而被加压。通过该加压处理，蓝色LED芯片50隔着各向异性导电膜51而临时固定在像素驱动装置100上。在该状态下，在各像素3流动有驱动电流54而进行发光测试。
如图9C所示，在通过发光测试侦测出未获得规定的发光量的发光不良的LED芯片56的情况下，通过微型操纵针57将该LED芯片56从各向异性导电膜51取下而除去。该工序在加压烧制前进行，因此发光不良的LED芯片56能够比较容易地从像素驱动电路100上离开。
如图9D所示，在除去了发光不良的LED芯片56的像素3设置有正常的蓝色LED芯片50。此时，与发光不良的LED芯片56一起被除去的各向异性导电膜51例如能够通过微量吸液管追加并修补被除去的部分。
如图9E所示，对安装的蓝色LED芯片50再次进行与图9B相同的发光测试。此外，在再次侦测出发光不良的蓝色LED芯片56的情况下，能够再次实施图9C～图9E的工序。
如图9F所示，在未侦测出发光不良的蓝色LED芯片56的情况下，一边加压一边烧制形成有LSI7的硅晶圆W1，蓝色LED芯片50隔着各向异性导电膜51而固定在像素驱动电路100上。
接下来，如图9G所示，在蓝色LED芯片50的背面上形成抗蚀剂图案58。此时，在像素阵列2以外的表面也形成有抗蚀剂图案58。
如图9H所示，在形成了抗蚀剂图案58的状态下，形成遮光反射层60。例如，遮光反射层60涂覆于硅晶圆W1的LSI7的形成面的全域并被烘焙(烧制)。此外，作为遮光反射层60，例如能够使用使白色颜料以高浓度分散的树脂。白色颜料例如能够使用氧化钛微粒。此外，优选其粒径尽可能小。
如图9I所示，将残留在抗蚀剂图案58上的较薄的遮光反射层60蚀刻除去，剥离抗蚀剂图案58。通过该处理，利用与遮光反射层60相同的材料，在邻接的蓝色LED芯片50间形成有坝层61。此外，遮光反射层60与坝层61的边界成为和蓝色LED芯片50的背面相同的高度。
通过以上的工序，在LSI7上设置有发光阵列8。此外，在图9H的工序中，形成遮光反射层60的材料使用了白色颜料，但若遮光反射层60的厚度为数μm左右，则无法完全遮断光的泄漏。为了进一步抑制光的泄漏，使用黑色颜料来吸收光更有效。然而，黑色颜料引起光输出的大幅度的降低。这是因为：在使用白色颜料的情况下，由于反射而返回至蓝色LED芯片50的光在表面再释放出而具有提高亮度的效果，但在使用黑色颜料的情况下，导致该效果消失。但是，在本实施方式中为了使亮度优先而在遮光反射层60使用白色颜料，但在使对比度优先的情况下也能够取代遮光反射层60而利用使用了黑色颜料的遮光层。
关于如图9C以及图9D那样的发光阵列8的发光不良位置的修复，在根据本实施方式而实施时，需要针对每一个LED显示芯片1，平均进行八处修复。另外，若无修复，则获得完全良品的合格率几乎为零。因此，本发明的构成在以较高的合格率制造低缺陷的LED显示芯片1时具有非常大的效果。
在可靠地实施发光不良位置的修复方面，分离槽42的宽度非常重要。例如，在分离槽42的宽度为1.6μm的情况下的完全修复率为67％，但在分离槽42的宽度为1μm以下的情况下的完全修复率减半。这是因为：由于在修复时与邻接的像素3接触，所以正常的蓝色LED芯片55不良，或无法准确地设置替代的正常的蓝色LED芯片55这样的麻烦频发。若用于修复的微型操纵针57的操作精度提高，则这样的麻烦能够改善，但即使这样也认为分离槽42需要1μm以上的宽度。
另一方面，将分离槽42的宽度扩大为2.5μm的情况下的完全修复率提高到90％。但是，无法为了容易修复而无限地扩大分离槽42的宽度。这是因为：在蓝色LED芯片50流动的电流密度增大，其发光效率降低，耗电量增大。图10是表示由不同制造商制造出的各种形状的蓝色LED芯片50的发光效率的电流依赖性的图。一般而言，1[A/cm2]～10[A/cm2]的电流密度的区域效率最高。为了将发光效率抑制为最大值的10％以内的降低，最大应该抑制为20[A/cm2]左右，为了抑制为20％以内的降低，应该抑制为50[A/cm2]左右以下。为了射出最大亮度2000[lm](流明)的光束，需要在相对视感度最低的蓝色LED显示芯片1B中，针对每一个像素流动有12[μA]左右的电流。该情况下，例如在图8所示的蓝色LED芯片50流动的电流密度为21[A/cm2]左右。因此，存在耗电量增大而亮度比最大亮度2000[lm]下降的担忧。但是，使台面部36的面积进一步减半也不是不可能。该情况下，蓝色LED芯片50相对于像素3的区域面积的面积占有率为34％。因此，需要以下这样的设计，即在成为高成本的高端的产品用中追求低耗电量的情况下使蓝色LED芯片50的面积占有率变大，相反在使成本优先而允许耗电量的上升的情况下降低蓝色LED芯片50的面积占有率。兼顾由于合格率上升而引起的成本增加、和将最大亮度规格保证至什么程度，应当选择蓝色LED芯片50的设计。
此外，对于红色的相对视感度为蓝色的4倍以上。因此，在红色LED显示芯片1R的情况下，若使红色LED芯片的发光效率与蓝色LED芯片50相同，则红色LED芯片所需要的驱动电流54约为蓝色LED芯片50的约一半。(相比蓝色对于亮度的贡献而红色的贡献约大两倍。因此，不会成为1/4。)该情况下，存在红色LED芯片的面积占有率进一步成为上述的约一半(17％)的可能性。
另外，绿色LED显示芯片1G也能够与蓝色LED显示芯片1B同样地形成。大的不同仅为发光层33，作为制造工序与蓝色LED芯片50没有太大差别。在红色LED芯片的情况下，红色LED芯片使用AlInGaNP而形成，或剥离基板材料以及基板的方法改变，但没有结构上的变更。
另外，使以上进行了说明的蓝色LED显示芯片1B实际动作的结果，亮度成为182[lm]，对比度为测量极限以上。另外，耗电量最大为40[W]。若与同等性能的红色LED显示芯片1R、绿色LED显示芯片1G组合，则为能够确保最大亮度2000[lm]的发光亮度的性能。
＜第一实施方式的第一变形例＞
在上述的实施方式中将各个LED单片化(参照图8)，但不限定于该例示，列方向上邻接的像素3的各LED也可以通过一体化而单片化。图11A是表示设置于像素阵列2的蓝色LED芯片50的变形例的俯视图。如图11A所示，设置于列方向上邻接的两个像素3的各蓝色LED能够通过不使两者的各化合物半导体层31间分离而一体化。此时，在上下(列方向)邻接的两个蓝色LED间未形成有行方向的分离槽42。因此，能够扩大各蓝色LED的台面部36的面积而降低在蓝色LED芯片50流动的电流密度，从而提高其发光效率。另外，列方向上邻接的两个蓝色LED通过共用N型接触孔39而能够进一步扩大台面部36的面积，因此能够进一步改善发光效率。在图11A的情况下，与图8相比，化合物半导体层31的面积占有率扩大了约10％(77.28/70.56＝1.095)，台面部36的面积扩大了约20％(65.28/54.35＝1.201)。其结果，转换效率改善了2～3％。而且，一个蓝色LED芯片50的尺寸大于图8中的尺寸，因此发光阵列8的修复作业(例如参照图9C以及图9D)时的操作变容易，从而能够提高修复效率。在为了提高图像的分辨率而使像素3变小的情况下，随着像素3的微细化而其修复作业也变困难，但若使一定量(图11A中两个)的像素3的各蓝色LED一体化，则能够进一步提高修复效率。即使将多个蓝色LED一体化，修复的像素3的数量也不会有大的变化。反而通过使修复效率化从而能够减少成本。但是，沿列方向连接的像素3的蓝色LED一体化，因此在各像素3间经由仍保持一体化的化合物半导体层31而稍微产生光的泄漏。因此，列方向的对比度稍微降低。
＜第一实施方式的第二变形例＞
或者，不限定于图8以及图11A的例示，也可以将行方向上邻接的像素3的LED一体化。图11B是表示设置于像素阵列2的蓝色LED芯片的其他的变形例的俯视图。如图11B所示，设置于行方向上邻接的两个像素3的各蓝色LED能够通过不使两者间的各化合物半导体层31间分离而一体化。此时，在左右(行方向)邻接的两个蓝色LED间未形成有列方向的分离槽42。因此，能够扩大各蓝色LED的台面部36的面积而降低在蓝色LED芯片50流动的电流密度，从而提高其发光效率。在图11B的情况下，与图8相比，化合物半导体层31的面积占有率扩大了约10％，台面部36的面积扩大了约17％(63.47/54.35＝1.168)。其结果，转换效率改善了1～2％。并且，一个蓝色LED芯片50的尺寸大于图8中的尺寸，因此发光阵列8的修复作业时的操作变容易，能够提高修复效率。在为了提高图像的分辨率而使像素3变小的情况下，随着像素3的微细化而其修复变困难，但若使一定量(图11B中两个)的像素3的各蓝色LED一体化，则能够进一步提高修复效率。即使将多个蓝色LED一体化，修复的像素3的数量也不会有大的变化。反而通过使修复效率化从而能够减少成本。但是，沿行方向连接的像素3的蓝色LED一体化，因此在各像素3间经由仍保持一体化的化合物半导体层31而稍微产生光的泄漏。因此，行方向的对比度稍微降低。另外，改善蓝色LED芯片50的转换效率的效果比图11A的情况小，图11B的例子具有图像的垂直方向的对比度不会劣化的优点。由于有时相比水平分辨率而更重视垂直分辨率，因此图11B的方法适于这样的用途。
＜第一实施方式的第三变形例＞
或者，不限定于图8、图11A以及图11B的例示，也可以使以n行且m列二维配置的多个像素3的LED一体化。此外，n为2以上且未满N的正整数，m为2以上且未满M的正整数。如此一来，能够维持合格率，并且提高分辨率。以下，将各像素3的尺寸为5[μm]×5[μm]，有效像素数为1080×1920(全高清)的LED显示芯片1列举为例子进行说明。此外，像素阵列2的有效部分尺寸例如为5.4[mm]×9.6[mm]。另外，LED显示芯片1整体的芯片尺寸也与行选择电路4、列信号输出电路5、以及图像处理电路6匹配而例如为8[mm]×15[mm]。
图11C是表示设置于像素阵列2的蓝色LED芯片50的其他变形例的俯视图。此外，在图11C中，以4行且4列二维配置的16个像素3的各蓝色LED(特别是它们的化合物半导体层31)不分离而一体化。此时，在沿行方向以及列方向邻接的各蓝色LED间未形成有分离槽42。因此，能够扩大各蓝色LED的台面部36的面积而降低在蓝色LED芯片50流动的电流密度，从而提高其发光效率。并且，图11C中，上下(列方向)邻接的两个蓝色LED通过共用N型接触孔39，从而能够进一步扩大台面部36的面积，因此能够进一步改善发光效率。
在该第三变形例中，从类似于第一以及第二变形例的观点考虑，使4行且4列的16个像素3的各蓝色LED一体化而使其尺寸成为20[μm]×20[μm]。另外，化合物半导体层31的尺寸成为18[μm]×18[μm]。这是因为：在与图8相同的结构中，蓝色LED芯片50较小而发光阵列8的修复较困难。在图11C的情况下，化合物半导体层31相对于16个像素3的总区域面积的面积占有率为81％。为了提高大型化的蓝色LED芯片50的修复成功率，分离槽42的宽度变大而成为2[μm]。蓝色LED的配置将共用N侧接触孔39的上下一对像素3以相同的图案进行了二维配置。各像素3的台面部36以使各像素3的区域面积成为相同的方式调整了形状以及位置。因此，尽管相对于像素3的区域的、台面部36的中心位置可能根据像素3而稍有不同但仅为微量不同，对LED显示芯片1所投影的图像的画质不会造成大的问题。台面部36相对于像素3的区域面积的面积占有率为58％。
第三变形例中的像素3的尺寸例如小于第一实施方式。因此，图11C中未形成透明导电膜35，而使P侧电极40直接与P侧外延层34接触。P侧外延层34的薄膜电阻高至5×104[Ω]左右，因此若直接接触则存在像素3的驱动电压变高0.5V左右的课题，但具有能够避免形成透明导电膜35的微小图案这样的技术性课题的优点。
此外，若与第一实施方式(参照图8)同样使分离槽42的宽度成为1.6[μm]，则化合物半导体层31的面积占有率为85％，台面部36的面积占有率增加而成为64％。对于分离槽42的宽度而言，在减少耗电量方面优选如第一实施方式那样窄的，但在提高合格率方面优选如第三变形例那样宽的。另外，在使单片化的像素3的尺寸分别为5[μm]×5[μm]，使分离槽42的宽度为2[μm]的情况下，化合物半导体层31的面积占有率成为36％，台面部36的面积占有率例如为5％。该情况下，电流的注入密度变得非常高至10倍，发光效率显著降低。因此，耗电量增加，最大亮度降低。另外，这样的小型的蓝色LED芯片50的操作较困难，因此现状是修复合格率不得不降低。但是，第三变形例中能够避免这些问题而制造高分辨率的LED显示芯片。在第三变形例中，可产生由在连结的16个像素间的少许的光的像素间泄漏而引起的对比度的降低，但全域地观看整个画面时的对比度非常高。因此，相对于液晶显示器等的优势不会消失。
以上，根据本实施方式，图像形成元件1是具备多个像素3并投影显示该像素3的射出光的图像形成元件1，其构成为具备：包括射出光的光源50的发光元件10、和在搭载面上设置有多个发光元件10的搭载基板7，设置有多个至少包含一个像素3而单片化的光源50，光源50分别具有设置于同一面的多个电源电极40、41，搭载基板7具有：驱动光源50的驱动电路100、和设置于搭载面而与光源50的电源电极40、41电连接的电极19、20，在各个像素3中，光源50相对于像素3的区域面积所占的面积占有率为15％以上且85％以下。
根据该构成，在将包含光源50的发光元件10设置在搭载基板7的搭载面时，能够使设置于光源50的同一面的电源电极40、41与设置于该搭载面的电极19、20电连接。另外，例如在更换不良的光源56时，能够比较容易且高效地进行不良的光源56的取下和正常的光源55的安装。另外，多个光源50各自至少包含一个像素3而单片化，因此能够抑制经由光源50的内部的向邻接的像素3的光的泄漏。即，能够抑制光朝向与亮像素邻接的暗像素的泄漏。因此，能够抑制或者防止由像素3的投射光形成的图像的对比度的降低、以及在邻接的像素3间的射出光的混色。另外，若使光源50包含多个像素3而单片化，则能够减少将包含光源50的发光元件10设置于搭载基板7的光源50的数量，其操作的困难性也能够改善。因此，作业效率提高，因此大量生产也变容易。并且，各光源50相对于各像素3的区域面积所占的面积占有率为15％以上且85％以下。如此一来，能够以良好的平衡满足：抑制光朝向邻接的像素3的泄漏、伴随着发光面积的降低的发光效率的降低以及耗电量的增加的抑制、以及伴随着邻接的光源50间的间隔的减少的操作(例如光源50的更换作业)的降低的抑制。因此，能够以低缺陷且高合格率制造演色性优秀且对比度高的图像形成元件。
另外，根据本实施方式，图像形成元件1是具备多个像素3，并投影显示该像素3的射出光的图像形成元件1，其构成为具备：包括射出光的光源50的发光元件10、和在搭载面上设置有多个发光元件10的搭载基板7，设置有多个至少包括一个像素3而单片化的光源50，各个光源50在与搭载基板7对向的面至少具有一个电源电极40、41，搭载基板7具有：驱动光源50的驱动电路100、和设置于搭载面而与光源50的电源电极40、41电连接的电极19、20，驱动电路100包括：使和光源50的电源电极40、41电连接的电极19、20选择性地与驱动电路100内的其他的电极或者布线短路的开关电路117。
根据该构成，在将包括光源50的发光元件10设置于搭载基板7的搭载面时，能够使设置于与搭载基板7对向的面的至少一个电源电极40、41与设置于该搭载面的电极19、20电连接。另外，例如在更换不良的光源56时，能够比较容易且高效地进行不良的光源56的取下和正常的光源55的安装。另外，多个光源50分别至少包括一个像素3而单片化，因此能够抑制经由光源50的内部的向邻接的像素3的光的泄漏。即，能够抑制光朝向与亮像素邻接的暗像素的泄漏。因此，能够抑制或者防止由像素3的投射光形成的图像的对比度的降低、以及在邻接的像素3间的射出光的混色。另外，若使光源50包含多个像素3而单片化，则能够减少将包含光源50的发光元件10设置于搭载基板7的光源50的数量，其操作的困难性也能够改善。因此，作业效率提高，因此大量生产也变容易。并且，驱动电路100包括开关电路117，因此在将光源50连接于驱动电路100前，利用开关电路117使电极19、20选择性地与驱动电路100内的其他的电极或者布线短路，从而能够侦测驱动电路100是正常还是不良。因此，能够以低缺陷且高合格率制造演色性优秀且对比度高的图像形成元件。
在上述的图像形成元件1中，构成为：光源50为化合物半导体发光二极管。
根据该构成，能够将耗电量抑制得比较低。
在上述的图像形成元件1中，构成为：搭载基板7是半导体基板Wi，在搭载基板7以单片形成有驱动电路100、选择沿规定方向(列方向)排列的像素3的排列选择电路4、以及对驱动由该排列选择电路4选择出的像素3的光源50的驱动电路100输出驱动信号的信号输出电路5。
根据该构成，能够高效且紧凑地形成驱动电路100、排列选择电路4、以及信号输出电路5。
在上述的图像形成元件1中，构成为：还具备至少设置在搭载基板7的电极19、20上的各向异性导电膜51，光源50各自的电源电极40、41隔着相同的各向异性导电膜51而设置在搭载基板7的电极19、20上。
根据该构成，各向异性导电膜51的膜厚方向由于加压而可导电，且维持膜方向(与膜厚方向正交的平面上的方向)的绝缘。因此，不需要在搭载基板7的电极19、20上分别独立地形成连接膜。即，在将光源50的电源电极40、41设置在搭载基板7的电极19、20上时，能够使电源电极40、41与电极19、20之间导通而使两者间电连接，除此以外还能够维持绝缘。
在上述的图像形成元件1中，构成为：还具备具有光反射性或者光吸收性的第一遮光层60，第一遮光层60设置于邻接的光源50间。
根据该构成，通过第一遮光层60能够抑制或者防止光朝向邻接的光源50的泄漏，从而能够防止图像3的对比度的降低。
＜第二实施方式＞
接下来，对第二实施方式进行说明。在第二实施方式中，各LED显示芯片1R、1G、1B分别通过利用波长转换层来转换蓝紫色LED芯片70的射出光，从而输出红(R)、绿(G)、蓝(B)的单色光。以下，对与第一实施方式不同的构成进行说明。另外，对与第一实施方式相同的构成部分标注相同的附图标记，有时省略其说明。
各LED显示芯片1R、1G、1B的发光元件11、12、13分别具备蓝紫色LED芯片70以及波长转换层62。蓝紫色LED芯片70是红色发光元件11的激发光源，且发出波长400[nm]～430[nm]的近紫外光。波长转换层62在各发光元件11、12、13中不同。即，红色LED显示芯片1R的红色发光元件11的波长转换层62将从蓝紫色芯片LED70射出的近紫外光波长转换为红色光而向外部输出。绿色LED显示芯片1G的绿色发光元件12的波长转换层62将从蓝紫色LED芯片70射出的近紫外光波长转换为绿色光而向外部输出。蓝色LED显示芯片1B的蓝色发光元件13的波长转换层62将从蓝紫色LED芯片70射出的近紫外光波长转换为蓝色光而向外部输出。因此，各LED显示芯片1R、1G、1B直至将蓝紫色LED芯片70粘贴于像素驱动电路100的结构为止是共通的。如此一来，不需要分别形成具有发出三种不同颜色(波长)的光的发光层33的LED显示芯片1。因此，能够缩短LED显示芯片1的开发期间，从而能够减少在制品库存。另外，一般而言，在近紫外光的波长转换层62的激发效率较高。并且，人对近紫外光的视感度较低。因此，具有即使稍微有一些透射过波长转换层62而向外部射出的近紫外光成分，使像素3的颜色纯度降低的作用也少这样的优点。另外，对于波长转换层62，能够使用各种荧光体以及量子点波长转换层等。荧光体具有成本比较低、其性能长时间稳定的特征。量子点波长转换层具有发射光谱的半值宽度窄从而能够扩大其色域的优点。并且，不需要由单体材料构成波长转换层62。例如，也可以将蓝色LED芯片作为光源，通过黄色荧光体、绿色以及红色荧光体的混合荧光体而形成白色光。其后，也可以配置R、G、B的各彩色滤光片而形成红、绿、蓝的各光。该情况下，波长转换层62成为荧光体层和彩色滤光片层的双层构成。
图12是表示第二实施方式所涉及的像素3的构成例的剖视图。图12示出例如沿着图2的单点链线A-A的像素3的剖面结构的一个例子。此外，以下主要将红色LED显示芯片1R的像素3列举为例子进行说明，但绿色显示用的LED显示芯片1G、以及蓝色显示用的LED显示芯片1B的像素3也相同，因此省略它们的说明。
如图12所示，通过在邻接的蓝紫色LED芯片70间设置坝层61，从而能够将通过了波长转换层62的光的泄漏抑制为最小限。该坝层61使用反射性高且光吸收少的材料而形成，优选使用与遮光反射层60相同的材料形成。像素3的尺寸小至数[μm]～数十[μm]，在各像素3设置波长转换层62在技术上难度高，从而制造成本也高。因此，波长转换层62通过一并涂覆在像素阵列2的前面，从而简化工序，进而减少制造成本。
蓝紫LED芯片70的结构以及制造方法与蓝色LED芯片50几乎相同(例如参照图7A～图7I)。两者最大的不同在于构成蓝紫LED芯片14的发光层33的量子阱层的In浓度低于蓝色LED芯片50的量子阱层并且阱层的带隙大于蓝色LED芯片50的阱层。此外，在多重量子阱结构的各层厚稍微变更方面也不同，但对本实施方式的构成不太有影响。另外，关于LSI7，也基本上为与第一实施方式相同的构成。但是，由于波长转换层62的转换效率的不同而使蓝紫LED芯片70的驱动电流54变化。另外，存在有蓝紫LED芯片70以及波长转换层62整体的光转换效率的温度依赖性有时也根据各色的发光元件11、12、13而不同的情况。在此情况下，LSI7与温度变动匹配地控制蓝紫LED芯片70的驱动电流54。
接下来，对将由二维配置的蓝紫色LED芯片70构成的发光阵列8设置在LSI7上的方法进行说明。此外，在图像驱动电路100上粘贴蓝紫色LED芯片70的工序能够与第一实施方式同样地实施(参照图9A～图9I)。图9I的工序后，通过将混合了荧光体粒子的荧光树脂层(即波长转换层62的前体)涂覆于像素阵列2的全表面并进行烘焙(烧制)，从而如图12所示，在蓝紫色LED芯片70上设置有波长转换层62。此时，优选上述荧光树脂层在像素阵列2以外被除去。并且，该荧光树脂层至少需要在连接LSI7与外部基板(未图示)的焊盘电极(未图示)也除去。也可以预先用抗蚀剂图案覆盖要除去上述荧光树脂层的区域(例如像素阵列2的周边部)后涂覆荧光树脂层，在溶解了残留在抗蚀剂图案上的薄的荧光树脂层后将抗蚀剂图案除去。
与将具有四元系(例如AlInGaP)的化合物半导体层31的红色LED搭载于红色LED显示芯片1R的情况相比，由上述的方法形成的红色LED显示芯片1R具有因温度上升而引起的亮度降低少，长期可靠性优秀的特征。其理由是因为：与四元系(AlInGaP)的化合物半导体相比，用于绿色LED以及蓝色LED等的氮化物半导体系材料中因温度上升而引起的亮度降低少且机械强度较高。因此，即使长时间使用，色平衡也难以崩溃，从而能够实现缺陷的产生少的红色LED显示芯片1R。另外，AlInGaP系的红色LED的动作电压为2.5V，且比InGaN系的动作电压(3V左右)低。因此，需要另外设计LSI7，或为了使LSI7共用化而设计动作范围更广的LSI7，存在LSI7的开发期间变长的课题。另一方面，在本实施方式的LED显示芯片1R、1G、1B中能够使驱动电压相同，因此也具有开发期间能够变短的优点。
混合于波长转换层62的红色荧光体，例如存在YOX(Y2O3：Eu)、CaAlSiN3等氮化物荧光体、KSF等氟化物荧光体之类的各种材料。这些中的在红外域的发光少并在600～650[nm]附近具有尖锐的发光峰值的KSF荧光体，例如K2(Si0.99Mn0.01)F6(锰活化的氟化四价金属盐荧光体)在扩大色域上较有利。另外，对于波长转换层62也能够使用量子点材料。该情况下，具有能够使发射光谱的半值宽度窄且扩大色域的优点。
＜第二实施方式的变形例＞
此外，作为替代蓝紫色LED芯片70的激发光源，也能够使用发出波长430[nm]～470[nm]的蓝色光的蓝色LED芯片50。该情况下，在蓝色LED显示芯片1B中不需要波长转换层62。因此，在蓝色LED显示芯片1B的制造工序中，能够减少形成波长转换层62的工序，因此在减少制造成本上有效果。但是，在红色LED显示芯片1R、以及绿色LED显示芯片1G中，存在由于蓝色光的泄漏而使像素的颜色纯度降低的担忧。以下主要将绿色显示用的LED显示芯片1G的像素3列举为例子进行说明。红色LED显示芯片1R的像素3也相同，因此省略其说明。
绿色LED显示芯片1G将发光效率良好的蓝色LED芯片50、与将从蓝色LED芯片50射出的蓝色光波长转换为绿色光的波长转换层62组合而构成。其理由为：绿色LED与蓝色LED50同样能够使用氮化物化合物半导体而形成，但一般绿色LED的发光效率低于蓝色LED50。因此，绿色LED需要使其芯片尺寸变大，因此存在成为高价格的趋势。
对于波长转换层62，例如能够使用氧化物系(Zn2SiO4：Mn)、硫化物系(ZnS：CuAl、Gd2O2S：Tb)、氧氮化物荧光体等各种材料。作为发光效率良好且稳定性高的材料，β型SiALON(Eu0.05Si11.5Al0.5O0.05N19.95)较有利。此外，在也能够使用量子点材料的该情况下，存在能够使发射光谱的半值宽度窄且扩大色域的优点。
蓝色LED芯片50的结构以及制造方法与第一实施方式几乎相同。关于LSI7，与第二实施方式相同。对于将由二维配置的蓝色LED50构成的发光阵列8设置在LSI7上的方法而言，除了取代蓝紫色LED芯片70而使用蓝色LED芯片50这点、以及波长转换层62的材料(例如β―SiALON荧光体)不同这点以外也都相同。
β型SiALON等的绿色荧光体发射光谱宽度宽，因此具有绿色LED显示芯片1G的色域比绿色LED变窄的趋势。但是，与使用绿色LED的情况相比，在使用了绿色荧光体的绿色LED显示芯片1G中，虽然NTSC比降低了10％左右，但能够使制造成本减少5％，其耗电量也能够减少19％。
以上，本实施方式的图像形成元件1构成为：发光元件10还包括将光源70、50发出的光波长转换而向外部射出的波长转换层62。
根据该构成，能够通过波长转换层62将由相同的光源50发出的光转换为不同颜色的光。即，能够使用与发光元件10相同的光源50。
在上述的图像形成元件1中，构成为：还具备具有光反射性或者光吸收性的第二遮光层61，第二遮光层61设置于邻接的波长转换层62间的至少一部分。
根据该构成，通过第二遮光层61能够抑制或者防止在邻接的发光元件10(特别是波长转换层62)间的光的泄漏，从而能够防止图像3的对比度的降低。
＜第三实施方式＞
接下来，对第三实施方式进行说明。在第三实施方式中，一个LED显示芯片1投影彩色图像。以下，对与第一实施方式不同的构成进行说明。另外，对与第一实施方式相同的构成部分标注相同的附图标记，有时省略其说明。
图13是第三实施方式所涉及的像素3的透视俯视图。如图13所示，在各像素3配置有红色发光元件11、绿色发光元件12以及蓝色发光元件13。发光元件11～13例如包括蓝紫色LED芯片70(即激发光源)和波长转换层62而构成，并设置在对它们供给驱动电流54的像素驱动电路100上。
在图13的LED显示芯片1中，在各发光元件11～13为相同的尺寸的情况下，各发光元件11～13的尺寸与单色用的LED显示芯片1的发光元件10(例如参照图2)相比约为1/3。因此，LED芯片的制造工序、以及向LSI7的贴合工序变难。特别是由于必须将红色用以及绿色用的波长转换层62分别高精度地配置在各LED芯片上，所以有时合格率降低。但是，由于能够通过一个LED显示芯片1来显示全彩色图像，因此具有能够非常简单地构成光学系统这样的大的优点。
作为改善上述那样的制造上的困难的方法，能够变更LED显示芯片1的结构。图14A～图14C表示本实施方式所涉及的像素3的构成例。图14A是表示具有独立型的发光元件11～13的像素3的构成例的透视俯视图。图14B是表示具有一体型的发光元件10的像素3的构成例的透视俯视图。图14C是表示使多个像素3一体化的构成例的透视俯视图。
在图14A中，红色光、绿色光以及蓝色光三种发光元件11～13由作为激发光源的三个独立的蓝紫色LED芯片70、和各个红色光、绿色光以及蓝色光的波长转换层构成。各像素3的尺寸例如为20[μm]×20[μm]，有效像素数例如为480×640(VGA规格)。像素阵列2的有效部分的尺寸例如为9.6[mm]×12.8[mm]。另外，LED显示芯片1整体的芯片尺寸也与行选择电路4、列信号输出电路5、以及图像处理电路6匹配例如为15[mm]×18[mm]。构成各发光元件11～13的各蓝紫色LED芯片70的大小为18[μm]×4.67[μm]，且隔开2[μm]的宽度而配置。该情况下，蓝紫色LED芯片70相对于像素3的区域面积的总面积占有率为63％。
另一方面，在图14B中，各发光元件11～13用的透明电极膜35与P侧电极40当然独立地设置，但化合物半导体层31一体构成。各像素3的尺寸例如为20[μm]×20[μm]，有效像素数例如为480×640(VGA规格)。像素阵列2的有效部分的尺寸例如为9.6[mm]×12.8[mm]。另外，LED显示芯片1整体的芯片尺寸也与行选择电路4、列信号输出电路5以及图像处理电路6匹配而例如为15[mm]×18[mm]。一体型的发光元件11～13用的蓝紫色LED芯片70的大小例如为18[μm]×18[μm]。该情况下，蓝紫色LED芯片70相对于像素3的区域面积的面积占有率为81％。
在图14B中，发光元件11～13的化合物半导体层31以及N侧电极41一体地形成。通过成为这样的结构，从而能够使化合物半导体层31的尺寸大，因此能够使蓝紫色LED芯片70的操作容易。在一体型的发光元件10中，容易使其尺寸以及分离槽42的宽度大，因此具有制造变容易，能够减少成本这样的优点。另一方面，光向经由化合物半导体层31而邻接的其他的蓝紫色LED泄漏，因此颜色的纯度稍微降低。但是，邻接的像素3在遮光反射层60分离，因此不会产生对比度的劣化。此外，在一体型的蓝紫色LED芯片70中，化合物半导体层31不需要全部为一体的。也可以在各发光元件间使P侧外延层34、发光层33、N侧外延层32的一部分分离。通过这样，能够减少光的泄漏，且抑制颜色纯度的降低。
此外，在图14B那样的一体型的发光元件10中，在各色的LED中的至少一个中存在异常的情况下，在修复时，产生更换一个LED芯片整体的需要。但是，成为不良的LED的数量不是很多，因此因该修复而引起的成本上升不会成为问题。反而，修复变容易所产生的效果更大得多。
＜独立型的LED显示芯片1＞
接下来，对重视特性而采用了独立型的发光元件11～13(参照图14A)的LED显示芯片1的构成例进行说明。图15是表示在独立型的LED显示芯片1中的像素3的构成例的剖视图。此外，图15示出沿着图13的单点链线D-D的像素3的剖面结构的一个例子。在该LED显示芯片1中，分别射出红色光、绿色光、蓝色光的发光元件11～13设置在像素驱动电路100上。
图16是表示独立型的发光元件11～13用的像素驱动电路100的一个例子的等效电路图。如图16所示，像素驱动电路100包括对红色发光元件11供给驱动电流54的驱动电路100R、对绿色发光元件12供给驱动电流54的驱动电路100G、以及对蓝色发光元件13供给驱动电流54的驱动电路100B而构成。在制造LSI7时，在硅晶圆W1以单片形成它们。像素驱动电路100所包括的驱动电路的数量与发光元件10的数量对应地增加。
各驱动电路100R、100G、100B的构成与图4相同。即，红色发光元件11用的驱动电路100R具有：选择晶体管105R、保持电容器108R、驱动晶体管111R、以及测试晶体管117R。绿色发光元件12用的驱动电路100G具有：选择晶体管105G、保持电容器108G、驱动晶体管111G、以及测试晶体管117G。蓝色发光元件13用的驱动电路100B具有：选择晶体管105B、保持电容器108B、驱动晶体管111B、以及测试晶体管117B。
在驱动电路100R中，选择晶体管105R例如是N型MOS晶体管，其栅极端子连接于行选择线(RoI)101。另外，选择晶体管105R的源极端子连接于红色发光元件11用的列信号线(CS)102R，漏极端子连接于保持电容器108R的一端以及驱动晶体管111R的栅极端子。保持电容器108R的另一端连接于驱动晶体管111R的源极端子以及电源线(Vcc)114。驱动晶体管111R例如是P型MOS晶体管，其漏极端子连接于红色发光元件11用的P侧个别电极20R。在P侧个别电极20R以并联的方式连接有红色发光元件11的阳极端子以及测试晶体管117R的源极端子。测试晶体管117R的栅极端子连接于测试信号线(TE)116。红色发光元件11的阴极端子以及测试晶体管117R的漏极端子均连接于接地线(GND)115。此外，其他的驱动电路100G、100B也同样地构成，因此省略其说明。
接下来，对具有独立型的发光元件11～13的LED显示芯片1的制造方法进行说明。该制造工序除了像素3变大而蓝紫色LED芯片70被分割为三个以外，其他能够与第一实施方式同样地实施(参照图9A～图9I)。而且，在图9I的工序后，实施设置各色用的波长转换层62(62R、62G、62B)的工序。但是，在第一实施方式及其第一～第三变形例和第二实施方式及其变形例中，将形成遮光反射层60的图案的抗蚀剂图案58完全除去。另一方面，在本实施方式中仅除去像素3的区域的抗蚀剂图案，除此以外的部分留下(未图示)。其理由是因为：在像素3的区域与除此以外的场所存在以与蓝紫色LED70的高度不同为起因的阶梯差，因此无法进行波长转换层62的均匀的涂覆。
图17A～图17D是用于对在采用了独立型的发光元件11～13的LED显示芯片1设置各色用的波长转换层62R的工序的一个例子进行说明的图。图17A以及图17C是表示进行波长转换层62R的涂覆以及图案曝光的工序的图。图17B以及图17D是表示进行波长转换层62R的显影以及烘焙的工序的图。此外，图17A以及图17B示出沿着图14A的单点链线E1-E1的剖面。图17C以及图17D示出沿着图14A的双点链线E2-E2的剖面。另外，以下，将设置红色用的波长转换层62R的工序列举为例子进行说明。
首先，如图17A所示，将分散有红色发光荧光体的复合树脂层(负型抗蚀剂层)涂覆于像素3的表面(蓝紫色LED70以及坝层61上)，对成为红色发光元件11的蓝紫色LED70上的部分进行曝光。通过该曝光，上述部分的复合树脂变聚合而不溶化。接下来，如图17B所示，使用显影液来溶解复合树脂层中的未曝光的部分(蓝紫色LED70上以外的部分)。通过该工序，能够仅在形成红色发光元件11的部分留下红色用的波长转换层62R。而且，对于绿色用以及蓝色用的波长转换层62G、62B也实施与图17A以及图17B相同的工序，由此能够形成三色(R、G、B)的发光元件11～13。
如上述那样制造LED显示芯片1的结果，每一个的平均的缺陷像素数约为31个。通过使分离槽42的宽度宽至2[μm]，从而不良处位置的修复性改善。另一方面，各蓝紫色LED70的形状细长，因此修复时的操作较难，完全修复率约降低至30％。但是，实际使LED显示芯片1动作的结果，最大亮度成为2000[lm]。另外，对比度为测量极限以上，耗电量最大也为50[W]。NTSC比为103％，色域也成为良好的结果。
＜一体型的LED显示芯片1＞
接下来，对采用了一体型的发光元件11～13(参照图14B)的LED显示芯片1的构成例进行说明。在该构成中，将红色光、绿色光、以及蓝色光激发发光的LED芯片被一体化。因此，一体型的LED芯片的尺寸与独立型的LED芯片相比约为3倍的大小。另外，修复时的操作变容易，因此具有合格率提高的效果。但是，化合物半导体层不分离而连续，因此被激发的光不仅在目标颜色(例如红)用的波长转换层62，也向其他颜色(例如绿、蓝)用的波长转换层62泄漏。因此，像素3的颜色纯度稍微劣化。
接下来，对具有一体型的发光元件11～13的LED显示芯片1的制造方法进行说明。此外，在该LED显示芯片1中，激发三色的波长转换层62R、62G、62B的蓝紫色LED芯片70没有按每个发光元件11～13而单片化。另外，在该蓝紫色LED芯片70上也设置有坝层61而使各波长转换层62R、62G、62B分离。一体型的LED显示芯片1的制造工序除了上述以外，其他能够与第一实施方式同样地实施(参照图9A～图9I)。而且，在图9I的工序后，实施设置各色用的波长转换层62的工序。
图18A～图18D是用于对在采用了一体型的发光元件11～13的LED显示芯片1中设置各色用的波长转换层62R～62B的工序的一个例子进行说明的图。图18A是表示进行红色用的波长转换层62R的涂覆以及图案曝光的工序的图。图18B是表示进行红色用的波长转换层62R的显影以及烘焙的工序的图。图18C是表示进行绿色用的波长转换层62G的显影以及烘焙的工序的图。图18D是表示进行蓝色用的波长转换层62B的显影以及烘焙的工序的图。图18A～图18D示出沿着图14B的单点链线F-F的剖面。
首先，如图18A所示，将分散有红色发光荧光体的复合树脂层(负型抗蚀剂层)涂覆在像素3的表面(蓝紫色LED70的背面以及坝层61上)，使与红色发光元件11的发光区域对应的部分曝光而不溶化。而且，如图18B所示，使用显影液来溶解复合树脂层中的未曝光的部分(与红色发光元件11的发光区域对应的部分以外)。通过该工序，在形成红色发光元件11的部分设置红色用的波长转换层62R。
接下来，为了形成绿色发光元件12，与图18A同样，将分散有绿色发光荧光体的复合树脂层(负型抗蚀剂层)涂覆于像素3的表面，使与绿色发光元件12的发光区域对应的部分曝光而不溶化。而且，如图18C所示，使用显影液来溶解未曝光的部分，而在形成绿色发光元件12的部分设置绿色用的波长转换层62G。
接下来，为了形成蓝色发光元件13，与图18A同样，将分散有蓝色发光荧光体的复合树脂层(负型抗蚀剂层)涂覆在像素3的表面，并使与蓝色发光元件13的发光区域对应的部分曝光而不溶化。而且，如图18D所示，使用显影液来溶解未曝光的部分而在形成蓝色发光元件13的部分，设置蓝色用的波长转换层62B。通过实施以上的工序，从而能够将一体型的发光元件11～13设置于LED显示芯片1。此外，形成各色的荧光体的顺序不限定于上述的顺序。并且，不限定于上述，像素内的配置也可变更。
如上述那样制造LED显示芯片1的结果，与采用了独立型的发光元件11～13的LED显示芯片1比较，合格率约成为两倍，成本能够大幅改善。另一方面，NTSC比成为100％，色域恶化。
＜使多个像素3一体化的LED显示芯片1＞
接下来，对采用了使多个像素一体型的构成(参照图14C；以下，称为多个像素一体型)的LED显示芯片1的构成例进行说明。在该构成中，在将红色光、绿色光以及蓝色光激发发光的LED显示芯片1，将多个像素一体化。图14C中，使发光元件10s、10t、10u、10v的四个像素一体化。多个像素一体型的LED芯片的尺寸与独立型的LED芯片相比约成为12倍的大小。另外，修复时的操作变容易，因此合格率提高的效果更大。但是，LED显示芯片1的颜色纯度可产生稍微的劣化。另外，可产生因邻接的像素间的光的泄漏而引起的对比度的降低。
对于多个像素一体型的LED显示器1而言，如图14C所示，将红色发光元件11s、11t、11u、11v、绿色发光元件12s、12t、12u、12v、以及蓝色发光元件13s、13t、13u、13v单片化而成为一个LED芯片。此外，红色发光元件11s、绿色发光元件12s以及蓝色发光元件13s构成像素3s的发光元件10s。红色发光元件11t、绿色发光元件12t、以及蓝色发光元件13t构成像素3t的发光元件10t。红色发光元件11u、绿色发光元件12u、以及蓝色发光元件13u构成像素3u的发光元件10u。红色发光元件11v、绿色发光元件12v、以及蓝色发光元件13v构成像素3v的发光元件10v。P侧电极40按每个上述发光元件11s～13v分别独立地设置。但是，N侧电极41相对于上述发光元件11s～13v的整体而设置一个。通过这样配置，能够缩小形成N侧接触孔39的区域以及形成N侧电极41的区域。因此，能够使各发光元件10s～10v的台面部36(未图示)、透明导电膜35、P侧接触孔38以及P侧电极40变大。通过使台面部以及透明导电膜35的图案变大，能够提高发光效率。通过使P侧接触孔38变大，发光元件10s～10v的制造变容易。而且，通过使P侧电极40变大，使LSI7与发光元件10s～10v贴合时的对准精度能够缓和，而且具有贴合变容易的效果。此外，图14C中示出使四个像素一体化的例子，但多个像素一体型的LED显示芯片1不限定于该例示。多个像素一体型的LED显示芯片1中一体化的像素数不需要限定为四个，也能够增加或减少，换句话说也可以是四以外的多个。
＜第三实施方式的变形例＞
此外，波长转换层62R～62B也可以通过不使复合树脂层曝光的方法而形成。图19A以及图19B是用于对设置波长转换层62的工序的其他的一个例子进行说明的图。图19A是表示进行正性抗蚀剂图案63的形成以及波长转换层62的涂覆的工序的图。图19B是表示将波长转换层62的平坦部以及正性抗蚀剂图案63除去的工序的图。图19A以及图19B示出例如沿着图14A的单点链线E-E的剖面。此外，图19A以及图19B例示出采用了独立型的发光元件11～13的LED显示芯片1中的工序。在采用了一体型的发光元件11～13的LED显示芯片1中的工序也相同，因此省略其说明。
如图19A所示，首先，在像素3的表面中的与红色发光元件11的发光区域对应的部分以外，制作正性抗蚀剂图案63的铸型，将分散有红色发光荧光体的复合树脂层涂覆在像素3的表面上(包括正性抗蚀剂图案63上)。而且，如图19B所示，以仅留下与红色发光元件11的发光区域对应的部分的复合树脂层的方式将复合树脂层的表层部分除去。即，将正性抗蚀剂图案63上的复合树脂层以及正性抗蚀剂图案63除去。通过该工序，在形成红色发光元件11的部分设置红色用的波长转换层62R。在该方法中，正性抗蚀剂图案63的析象能力高，因此与曝光的方法(参照图17A以及图18A)相比，能够形成更高精度的图案。因此，在使像素3的尺寸较小的情况下适用。
以上，根据本实施方式，图像形成元件1是具备多个像素3，并投影显示该像素3的射出光的图像形成元件1，其构成为具备：发光元件10，其包括射出光的光源70；和搭载基板7，其在搭载面上设置有多个发光元件10，设置有多个至少包含一个像素3而单片化的光源70，光源70分别在与搭载基板7对向的面至少具有一个电源电极40、41，搭载基板7具有：驱动光源70的驱动电路100R、100G、100B、和设置于搭载面而与光源70的电源电极40、41电连接的电极19、20(20R、20G、20B)，驱动电路100R、100G、100B包括：使与光源70的电源电极40、41电连接的电极19、20选择性地与驱动电路100内的其他的电极或者布线短路的开关电路117R、117G、117B。
根据该构成，在将包括光源70的发光元件10设置于搭载基板7的搭载面时，能够使设置于与搭载基板7对向的面的至少一个电源电极40、41同设置于该搭载面的电极19、20电连接。另外，例如在更换不良的光源56时，能够比较容易且高效地进行不良的光源56的取下、和正常的光源55的安装。另外，多个光源70分别至少包括一个像素3而单片化，因此能够抑制经由光源70的内部的朝向邻接的像素3的光的泄漏。即，能够抑制光朝向与亮像素邻接的暗像素的泄漏。因此，能够抑制或者防止由像素3的投射光形成的图像的对比度的降低、以及在邻接的像素3间的射出光的混色。另外，若使光源70包含多个像素3而单片化，则能够减少将包含光源70的发光元件10设置于搭载基板7的光源70的数量，其操作的困难性也能够改善。因此，作业效率提高，因此大量生产也变容易。并且，驱动电路100R、100G、100B包括开关电路117R、117G、117B，因此在将发光元件11、12、13的光源70连接于驱动电路100R、100G、100B前，能够通过开关电路117R、117G、117B使电极19、20选择性地与驱动电路100内的其他的电极或者布线短路而侦测驱动电路100R、100G、100B是正常还是不良。因此，能够以低缺陷且高合格率制造演色性优秀且对比度高的图像形成元件。
在上述的图像形成元件1中，构成为：在发光元件11、12、13中，波长转换层62R、62G、62B为多个，各个波长转换层62R、62G、62B将射出光转换为彼此不同的波长的光。
根据该构成，通过各波长转换层62R、62G、62B能够将相同的光源70发出的光转换为不同颜色的光。即，能够使用与发光元件11、12、13相同的光源70。
另外，在上述的图像形成元件1中，构成为：光源70按每个波长转换层62R、62G、62B设置。
根据该构成，能够分别抑制发光元件11、12、13间的颜色的混合。
或者，在上述的图像形成元件1中，构成为：多个波长转换层62R、62G、62B按每个光源70设置。
根据该构成，通过各波长转换层62R、62G、62B转换的光的光源70共用，因此能够使光源70的尺寸比较大。因此，光源70的操作变容易，作业效率提高，因此合格率也提高。
＜第四实施方式＞
接下来，对第四实施方式进行说明。在第四实施方式中，能够使发光元件10的修复成为最小限，因此在一个像素3设置有两个相同的发光元件10a、10b。以下，对与第一～第三实施方式不同的构成进行说明。另外，对与第一～第三实施方式相同的构成部标注相同的附图标记，有时省略其说明。
图20是第四实施方式所涉及的像素3的透视俯视图。如图20所示，在一个像素3搭载有第一发光元件10a和第二发光元件10b。透明导电膜35以及P侧电极40按每个各发光元件10a、10b设置，但台面部36(即化合物半导体层31)一体化，N侧电极41共用化。而且，通常使用第一发光元件10a，但在该第一发光元件10a成为发光不良的情况下，使用第二发光元件10b。通过这样区分使用，能够减少以发光元件10的发光不良为起因的修复作业。但是，在N侧电极40成为导通不良，或第一发光元件10a以及第二发光元件10b双方均成为不良的情况下，需要更换该像素3的发光元件10。
为了执行上述那样的动作，需要能够选择并驱动第一发光元件10a以及第二发光元件10b的像素驱动电路100。图21是表示第四实施方式的像素驱动电路100的一个例子的等效电路图。如图21所示，像素驱动电路100具有：选择晶体管105、保持电容器108、驱动晶体管111、测试晶体管117、第一元件选择晶体管121、第二元件选择晶体管122、以及发光元件选择电路140。在制造LSI7时，在硅晶圆W1以单片形成它们。此外，在图21中，在像素驱动电路100包括发光元件选择电路140而记载，但也可以将发光元件选择电路140的一部分例如非易失性存储晶体管部分配置于LSI7的其他的部分。
选择晶体管105例如是N型MOS晶体管，其栅极端子连接于行选择线(RoI)101。另外，选择晶体管105的源极端子连接于列信号线(CS)102，漏极端子连接于保持电容器108的一端以及驱动晶体管111的栅极端子。保持电容器108的另一端连接于驱动晶体管111的源极端子以及电源线(Vcc)114。驱动晶体管111例如是P型MOS晶体管。在其漏极端子以并联的方式连接有第一元件选择晶体管121、第二元件选择晶体管122、以及测试晶体管117的源极端子。第一元件选择晶体管121的漏极端子连接于第一发光元件10a的阳极端子。第二元件选择晶体管122的漏极端子连接于第二发光元件10b的阳极端子。第一元件选择晶体管121以及第二元件选择晶体管122的各栅极端子连接于后述的发光元件选择电路140。测试晶体管117的栅极端子连接于测试信号线(TE)116。第一发光元件10a以及第二发光元件10b的各阴极端子、与测试晶体管117的漏极端子均连接于接地线(GND)115。
发光元件选择电路140具有：非易失性存储晶体管145、选择晶体管146、第一反相器电路147、第二反相器电路148、以及锁存晶体管149。非易失性存储晶体管145的源极端子连接于电源线(Vcc)114，栅极端子连接于FG线150。非易失性存储晶体管145的漏极端子连接于选择晶体管146的源极端子、第一反相器电路147的输入端子、以及锁存晶体管149的源极端子。选择晶体管146的栅极端子连接于信号线(SE)151，漏极端子连接于接地线(GND)115。第一反相器电路147的输出端子连接于第二元件选择晶体管122的栅极端子以及第二反相器电路148的输入端子。第二反相器电路148的输出端子连接于第一元件选择晶体管121的栅极端子以及锁存晶体管149的漏极端子。锁存晶体管149的栅极端子连接于信号线(SE-)152。此外，此处作为非易失性存储晶体管145，使用具有浮置栅极的堆叠栅极晶体管，但不限定于该例示，也能够使用电荷陷捕型等其他的种类的具有非易失性存储器效果的晶体管。另外，也能够将具有非易失性存储器效果的元件与晶体管组合使用。
在第一发光元件10a以及第二发光元件10b的发光测试时，首先进行第一发光元件10a的发光测试。在第一发光元件10a为发光不良的情况下，对其像素3的非易失性存储晶体管145执行写入，提高该非易失性存储晶体管145的阈值。也就是，使信号线(SE)151成为接通状态，通过对信号线(FG)150供给高电压从而能够写入。在LED显示芯片1的电源接通的情况下，使用非易失性存储晶体管145而选择第一发光元件10a以及第二发光元件10b的一方。若在信号线(SE)151为接通状态下使信号线(FG)150成为接通状态，则在没有对非易失性存储晶体管145写入的情况下，非易失性存储晶体管145的驱动能力更高，因此向第一反相器电路147的输入信号成为High(以下，称为H)，第一反相器电路147的输出信号以及第二反相器电路148的输入信号成为Low(以下，称为L)，第二反相器电路148的输出信号成为H。由此，选择第一发光元件10a。此后，使信号线(FG)150以及信号线(SE)151返回断开状态。此时，信号线(SE-)152的电位成为H。已成为H的该电位只要电源开启则被固定。
另一方面，在非易失性存储晶体管145的阈值电压较高的情况下，即使信号线(FG)150成为接通状态，非易失性存储晶体管145也不会成为接通状态，因此第一反相器电路147的输入信号成为L，第一反相器电路147的输出信号以及向第二反相器电路148的输入信号成为H，第二反相器电路148的输出信号成为L。由此选择第二发光元件10b。
通过这样构成像素驱动电路100，从而能够大幅减少发光元件10的发光不良。像素驱动电路100的电路规模增大，或需要制作非易失性存储晶体管145，但若使用最近的微细化工艺，则能够没有问题地形成。
接下来，对搭载两个相同的发光元件10a、10b(参照图20)的LED显示芯片1的制造例进行说明。制造出与第一实施方式相同的功能的LED显示芯片1。就像素3的尺寸而言，提高微细加工等级，例如在10[μm]×10[μm]的尺寸而制作图21所示的像素驱动电路100。但是，为了形成非易失性存储晶体管145，其形成工序稍微变长。另外，为了配置增加了的信号线，布线层数也增加了一层。另外，因为追加了用于控制包括非易失性存储晶体管145的选择电路140的电路(未图示)，所以LED芯片的面积约增加了5％。与工序数的增加匹配地制造成本也增加了约12％。
将发光元件10设置在LSI7上的工序与第一实施方式(参照图9A～9I)相同。在测试发光不良的工序(参照图9B)中发现的不良的发光元件10的产生率约减少30％。这可以认为是发光元件10的尺寸变小的效果。而且，发现了不良的发光元件10中的整体的80％通过从第一发光元件10a向第二发光元件10b的切换而正常化。因此，不得不置换发光元件10的不良与第一实施方式的情况相比，减少至14％。因此，对于生产量较多的产品而言，尽管存在LSI7的成本增加，但由基于不良修复减少的生产率提高而产生的利益更胜一筹，从而本发明的效果大。但是，对于生产量少的机种而言，相反没有发光元件的切换功能的情况下的利益变大。
＜第四实施方式的变形例＞
图22是表示第四实施方式的像素驱动电路100的其他的一个例子的等效电路图。图22所示的像素驱动电路100与图21同样，具有选择晶体管105、保持电容器108以及驱动晶体管111。另一方面，将第一元件选择晶体管121置换为第一非易失性存储晶体管155，将第二元件选择晶体管122置换为第二非易失性存储晶体管156。另外，测试晶体管117a与LED10a并列配置，测试晶体管117b与LED10b并列配置。图22的构成与图21的构成相比，非易失性存储晶体管和测试晶体管分别增加至两个，但将发光元件选择电路140删除，将电路简化。另外，在像素驱动电路100设置有第一控制栅极153和第二控制栅极154。第一控制栅极153控制第一非易失性存储晶体管155的栅极端子。第二控制栅极154控制第二非易失性存储晶体管156的栅极端子。在制造LSI7时，在硅晶圆W1以单片形成它们。
通过设置测试晶体管117a以及测试晶体管117b，在LSI7的制造阶段，能够测试像素部分的全电路，也包括第一非易失性存储晶体管155以及第二非易失性存储晶体管156的特性。例如，能够如以下那样测试第一非易失性存储晶体管155的特性。测试晶体管117a、117b双方均成为接通状态。第二非易失性存储晶体管156成为断开状态。通过将行选择线101提高至高电平而将列信号线102的电位降低至GND电平，从而使驱动晶体管111成为接通状态，成为从电源Vcc对第一非易失性存储晶体管155的漏极侧(连接于驱动晶体管111的漏极的端子)施加有电压的状态。而且，若使第一控制栅极153成为接通状态，则能够对在第一非易失性存储晶体管155流动的电流进行评价。另外，若适当地选择从电源Vcc施加的电压与施加于第一控制栅极153的电压，则也能够执行写入。例如，使从电源Vcc施加的电压成为3V～6V左右，使控制栅极电压成为4V～12V左右。若写入后再次进行电流评价，则能够确认写入的结果。此外，第二非易失性存储晶体管156的评价也能够同样地实施。虽然期望进行写入测试，但必须在测试结束阶段通过紫外线照射等消除写入结果，需要为此而设置的设备，测试时间也变长，因此也可省略进行写入测试。
在LED显示芯片1完成的阶段，在第一发光元件10a以及第二发光元件10b的发光测试时，首先进行第一发光元件10a的发光测试。在发光测试前的状态下，第一非易失性存储晶体管155以及第二非易失性存储晶体管156均阈值电压较低，通过动作时的控制栅极电压Vn(例如3V～12V)而成为能够接通的状态。使第一非易失性存储晶体管155成为接通状态，使第二非易失性存储晶体管156成为断开状态而依次评价各像素3的发光特性。在结束了全像素的评价的阶段，对于正常的像素3，对第二非易失性存储晶体管156进行写入，对于控制栅极电压Vn而言成为非接通的状态。在对第二非易失性存储晶体管156进行写入时，与LSI7的制造阶段中的测试同样，使测试晶体管117a成为接通状态，使第一非易失性存储晶体管155成为断开状态，进行写入。
在第一发光元件10a的发光测试，对于被判断为不良的像素，对第一非易失性存储晶体管155进行写入，对于控制栅极电压Vn而言成为非接通的状态。而且，在第一发光元件10a的发光测试，仅对于被判断为不良的像素，进行第二发光元件10b的发光测试。其结果，若无问题，则获得良品芯片。若为通常的状态，则在第一发光元件10a的发光测试中成为不良的像素数为全像素中的很小的数量，在第二发光元件10b的测试中，产生问题的可能性非常小。万一在第二发光元件10b成为不良的情况下，例如通过对非易失性存储晶体管156b进行写入，通过不在第二发光元件10b流动有电流，从而遮断泄漏电流，成为完全的黑像素(不发光的状态)，因此能够在可允许黑像素的用途中活用。因此，合格率能够进一步提高。
以上，根据本实施方式，图像形成元件1构成为：按每个像素3设置有多个相同的发光元件10a、10b。
根据该构成，即使一方的发光元件10a成为不良，只要另一方的发光元件10b正常也能够不进行更换而使用。因此，不良产生率降低，因此能够提高生产效率。
另外，在上述的图像形成元件1中，构成为：驱动电路100包括：用于选择多个相同的发光元件10a、10b中的任一个的、至少一个非易失性存储晶体管145。
根据该构成，能够用至少一个非易失性存储晶体管145选择相同的发光元件10a、10b的任一个，因此能够大幅减少发光元件10的发光不良。
＜第五实施方式＞
接下来，对第五实施方式进行说明。在第五实施方式中，对用于减少不同像素3间的发光元件10的发光强度的不一致的像素驱动电路100的构成进行说明。关于发光元件10，与其他的实施方式相同。在本实施方式的像素驱动电路100中，为了对在发光元件10流动的电流量进行微调而设置非易失性存储晶体管161。
在构成像素3的发光元件10的发光强度的不一致不在一定范围内的情况下，图像中产生异常明亮的点以及/或者较暗的点。或者，发生在均匀的显示区域中产生斑之类的问题。因此，图像的显示品质劣化。因此，在像素3的点亮试验时，发光强度的不一致大的像素3F作为不良，必须与正常品置换。在发光元件10的特性的不一致大的情况下，由于修复时间的增大而生产成本增加。另外，在存在以波长转换层62为起因的发光强度的不一致的情况下，这样的置换较难。因此，LED显示芯片1本身不得不成为不良。
因此，在本实施方式中，在暂时作为显示元件而完成后，通过附加调整各像素3的发光强度的功能，从而能够扩大发光元件10所具有的发光强度的不一致的允许范围。由此，能够减少应该修复的像素数。并且，在使用波长转换层62的情况下，抑制因波长转换层62的不一致而引起的不良产生而能够减少显示元件的制造成本。关于这样的构成，对与第一～第四实施方式不同的构成进行说明。另外，对与第一～第四实施方式相同的构成部标注相同的附图标记，有时省略其说明。
图23是表示第五实施方式的像素驱动电路100的一个例子的等效电路图。如图23所示，像素驱动电路100具有：选择晶体管105、保持电容器108、驱动晶体管111N、测试晶体管117、以及非易失性存储晶体管161。在制造LSI7时，在硅晶圆W1以单片形成它们。与第一实施方式的不同为：由NMOS晶体管构成驱动晶体管111N、在驱动晶体管111N与发光元件10之间设置非易失性存储晶体管161这点、以及设置了非易失性存储晶体管161的控制栅极(CG)用信号线160这点。此处，作为非易失性存储晶体管161，使用具有浮置栅极的堆叠栅极晶体管，但不限定于该例示，也能够使用电荷陷捕型等其他的种类的具有非易失性存储器效果的晶体管。另外，也能够将具有非易失性存储器效果的元件与晶体管组合使用。另外，像素驱动电路100所具有的非易失性存储晶体管161的数量不限定于图23的例示，也可以是多个。即，像素驱动电路100构成为至少包括一个非易失性存储晶体管161即可。另外，通过非易失性存储晶体管161来调整电流量的电路方式不局限于图23，在与图23不同的电路方式中，非易失性存储晶体管161不一定需要设置于像素驱动电路100，也可以设置于LSI7的其他的部分。
接下来对使用了非易失性存储晶体管161的发光元件10的发光强度的调整方法进行说明。首先，在LED显示芯片1完成的阶段，测量各像素的发光强度，确定出发光强度超过规格(即，发光强度的不一致的允许范围)的上限的像素3F(也有时为多个)。而且，通过使超过规格的上限的像素3F的发光强度减少而纳入规格内，从而使像素3F良品化。发光强度的减少通过减少在驱动晶体管111N流动的电流来进行。即，通过提高非易失性存储晶体管161的阈值，从而降低该非易失性存储晶体管161的源极/漏极间的电导而使源极/漏极间的电位差(端子A-SD间的电位差)变大。由此，通过提高驱动晶体管111N的源极电位(端子SD的电位)，从而减少在驱动晶体管111N流动的电流。对驱动晶体管111N的栅极电极，以电源Vcc114作为基准而写入信号电位。该信号电位通过保持电容器108来保持。驱动晶体管111N的输出电流主要通过其源极/栅极间电位差(端子GD-SD间电位差)来决定。因此，若源极电位(端子SD电位)上升，则输出电流降低。
非易失性存储晶体管161的阈值的调整如以下那样进行。首先，对行选择线101和列信号线102施加电压而经由选择晶体管105使驱动晶体管111N接通，并且使测试晶体管117接通。通过如此一来，成为使电流在非易失性存储晶体管161流动的状态。在该状态下，对非易失性存储晶体管161的控制栅极端子160施加脉冲电压。由此，向浮置栅极注入电子，能够提高阈值。为了进行该写入，适当地调整施加于控制栅极端子160的电压以及电源Vcc114的电压。在堆叠栅极晶体管的情况下，一般源极/漏极间电压为3V以上，源极/控制栅极间电压为4V以上。但是，这些取决于堆叠栅极晶体管的尺寸、结构等。在点亮发光元件10时，在比阈值电压大很多的电位施加于控制栅极电压的线形动作区域，使非易失性存储晶体管161动作。通过如此一来，非易失性存储晶体管161作为电阻而动作，与在发光元件10流动的电流量几乎成比例的电位差产生于源极/漏极间。阈值电压越变高，该源极/漏极间电位差越增加，从而使驱动晶体管111N的源极电压上升。因此，能够减少驱动电流。
堆叠栅极晶体管的阈值电压通过施加电压以及施加脉冲数而能够高精度地连续地被控制。因此，能够细微地调整发光元件10的驱动电流。由此，能够减少发光元件间的发光强度的不一致，从而能够以高合格率生产显示品质高的显示元件。
＜第五实施方式的第一变形例＞
图24是表示在第五实施方式组合了第四实施方式的构成的像素驱动电路100的一个例子的等效电路图。图24所示的像素驱动电路100与图23同样，具有选择晶体管105、保持电容器108、以及驱动晶体管111N。非易失性存储晶体管161、发光元件10、测试晶体管117在图23中是一个系统，但在图24中与图22同样设置两个系统。即，第一非易失性存储晶体管155、第一发光元件10a、测试晶体管117a的系统、和第二非易失性存储晶体管156、第二发光元件10b、测试晶体管117b的系统以并联的方式连接。
在LSI7的制造阶段，与图22同样，也包括第一非易失性存储晶体管155以及第二非易失性存储晶体管156的特性而测试像素驱动电路100。不同点在于：驱动晶体管111N从PMOS置换为NMOS，因此施加于列信号线102的信号反转。在LED显示芯片1完成的阶段，进行第一发光元件10a以及第二发光元件10b的发光测试，成为各像素3能够发光的状态的方面如图22所记载的那样。即，在第一发光元件10a为良品的情况下，提高第二非易失性存储晶体管156的阈值而使第一发光元件10b无法接入。另一方面，在第一发光元件10a为不良品的情况下，提高第一非易失性存储晶体管155的阈值而使第一发光元件10a无法接入，使第二发光元件10b能够发光。其后，对于发光光量超过规格值(例如规格的上限值)的像素3F，对第一非易失性存储晶体管155或者第二非易失性存储晶体管156的阈值进行微调而调节第一发光元件10a或者第二发光元件10b的发光量。这点如图23所记载的那样。也可以同时进行第一发光元件10a、第二发光元件10b的选择、和发光量的调节。
＜第五实施方式的第二变形例＞
图25是表示第五实施方式的像素驱动电路100的其他的一个例子的等效电路图。在图23的构成中，通过向减少在发光元件10流动的电流的方向进行调整，从而使过于明亮的发光元件10的亮度降低，从而减少发光元件10间的亮度不一致。但是，若在发光元件10中，与其他的发光元件10相比，亮度显著降低，未使电流大幅增加，则有时存在无法实现满足规格的亮度的发光元件10。图25是想要通过在这样的低亮度的发光元件10流动有大电流，从而提高亮度，减少不良的像素驱动电路100的一个例子。即，通过设置多个驱动晶体管111N，从而能够对发光元件10供给比通常大的电流。
图25的像素驱动电路100与图23同样，具有选择晶体管105、保持电容器108、测试晶体管117以及发光元件10。与图23的不同点在于：并列配置三个驱动晶体管111Na、111Nb、111Nc，在各个驱动晶体管111Na、111Nb、111Nc串联连接非易失性存储晶体管161a、161b、161c。驱动晶体管111Na、111Nb、111Nc的栅极端子全部连接于保持电容器108的一端子。非易失性存储晶体管161a、161b、161c分别通过其他的控制栅极160a、160b、160c而被驱动。
在LSI7的制造阶段，与图24同样，也包括非易失性存储晶体管161a、161b、161c的特性而测试像素驱动电路100。接下来，在LED显示芯片1完成的阶段，在使控制栅极160a接通，并且160b和160c成为断开的状态下，测量各像素3的发光强度，确定出发光强度比规格(即，发光强度的不一致的允许范围)的下限低很多的像素3EL(也有时为多个)。对于像素3EL以外的正常的像素3，对非易失性存储晶体管161b、161c进行写入，提高阈值电压而对于控制栅极电压Vn而言，成为不接通。接下来，对于像素EL，在使控制栅极160a和160b接通，并且160c成为断开的状态下，再次进行发光测试。若该状态下发光强度为规格的下限以上，则对非易失性存储晶体管161c进行写入，提高阈值电压而对于控制栅极电压Vn而言，成为不接通。在该阶段，对于发光强度还不足的像素，在使控制栅极160a、160b、160c全部成为接通的状态下，再次进行发光测试。若如此一来，则能够使相对于正常的像素而约3倍的电流在发光元件10流动。如此一来，对于提高了发光强度的像素EL，通过非易失性存储晶体管161b、161c的阈值电压的调整，调整在发光元件10流动的电流，由此能够使发光元件10的发光强度纳入规格内。此外，在发光强度比规格高的情况下，与图23同样，对非易失性存储晶体管161a进行写入，通过提高阈值电压从而减少驱动晶体管111Na的驱动电流，由此能够调整发光元件10的亮度。
在上述的例示中，配置三个驱动晶体管111Na、111Nb、111Nc，但不一定需要为三个，驱动晶体管111N也可以是三以外的多个。另外，假定多个驱动晶体管111N全部为相同的大小，相同的驱动电流，但不一定需要相同。例如，在通过在标准的元件流动的电流的1.5倍为止的电流能够修复几乎全部的低亮度的像素3那样的情况下，驱动晶体管111N也可以为两个。该情况下，其中的一个能够成为相对于标准的驱动晶体管111N而驱动电流约为一半左右(晶体管的栅极宽度为几乎一半的程度)的较小的晶体管。
以上，根据本实施方式，图像形成元件1是具备多个像素3，并投影显示该像素3的射出光的图像形成元件1，其构成为具备：发光元件10，其包括射出光的光源50(可以是蓝色LED芯片50、蓝紫色LED芯片70、以其他的颜色发光的LED芯片，但以下以蓝色LED芯片50为代表。)；和搭载基板7，其在搭载面上设置有多个发光元件10，设置有多个至少包括一个像素3而单片化的光源50，光源50分别具有设置于同一面的一个或者多个电源电极40、41，搭载基板7具有：驱动光源50的驱动电路100、和设置于搭载面而与光源50的电源电极40、41电连接的电极19、20，驱动电路100包括：用于调整发光元件10的发光强度的、至少一个非易失性存储晶体管161。
根据该构成，在将包括光源50的发光元件10设置于搭载基板7的搭载面时，能够将设置于光源50的同一面的电源电极40、41与设置于该搭载面的电极19、20电连接。另外，例如在更换不良的光源56时，能够比较容易且高效地进行不良的光源56的取下和正常的光源55的安装。另外，多个光源50分别至少包含一个像素3而单片化，因此能够抑制经由光源50的内部的向邻接的像素3的光的泄漏。即，能够抑制光向与亮像素邻接的暗像素的泄漏。因此，能够抑制或者防止由像素3的投射光形成的图像的对比度的降低、以及在邻接的像素3间的射出光的混色。另外，若使光源50包含多个像素3而单片化，则能够减少将包含光源50的发光元件10设置于搭载基板7的光源50的数量，其操作的困难性也能够改善。因此，作业效率提高，因此大量生产也变容易。并且，通过至少一个非易失性存储晶体管161来调整发光元件10的发光强度。如此一来，能够扩大发光元件10所具有的发光强度的不一致的允许范围，能够减少应该修复的像素数。因此，能够以低缺陷且高合格率制造演色性优秀且对比度高的图像形成元件。
以上，对本发明的实施方式进行了说明。此外，本领域技术人员可以理解上述实施例仅是一个例示，对于各个构成要素和各处理的组合可以有各种更改，这些都属本发明的范围。
例如，在第一～第五实施方式中，像素阵列2的各像素3也可以进行N行且M列以外的二维排列。例如，多个像素3也可以以蜂窝状排列。
本发明例如对于投影仪、平视显示器、头戴式显示器、可穿戴终端等是有用的。
附图标记说明
100 像素驱动电路
1 LED显示芯片
2 像素阵列
3、3s、3t、3u、3v 像素
4 行选择电路
5 列信号输出电路
6 图像处理电路
7 LSI
8 发光阵列
10、10s、10t、10u、10v 发光元件
10a 第一发光元件
10b 第二发光元件
11、11s、11t、11u、11v 红色发光元件
12、12s、12t、12u、12v 绿色发光元件
13、13s、13t、13u、13v 蓝色发光元件
50 蓝色LED芯片
70 蓝紫色LED芯片
19 N侧共用电极
20 P侧个别电极
30 蓝宝石基板
31 化合物半导体层
32 N侧外延层
33 发光层
34 P侧外延层
35 透明导电膜
36 台面部
37 保护膜
38 P侧接触孔
39 N侧接触孔
40 P侧电极
41 N侧电极
42 分离槽
43 保持基板
44 粘着层
45 转印用基板
46 粘着层
51 各向异性导电膜
52 透明基板
53 透明垫层
54 驱动电流
55 正常的LED芯片
56 不良的LED芯片
57 微型操纵针
58 抗蚀剂图案
60 遮光反射层
61 坝层
62、62R、62G、62B 波长转换层
63 正性抗蚀剂图案
100 像素驱动电路
101 行选择线(RoI)
102、102R、102G、102B 列信号线(CS)
105、105R、105G、105B 选择晶体管
108、108R、108G、108B 保持电容器
114 电源线(Vcc)
115 GND线
111、111R、111G、111B、111N、111Na、111Nb、111Nc 驱动晶体管
116 测试端子(TE)
117、117R、117G、117B 测试晶体管
121 第一元件选择晶体管
122 第二元件选择晶体管
140 发光元件选择电路
145 非易失性存储晶体管
146 选择晶体管
147 第一反相器电路
148 第二反相器电路
149 锁存晶体管
150 信号线(FG)
151 信号线(SE)
152 信号线(SE-)
153 第一控制栅极
154 第二控制栅极
155 第一非易失性存储晶体管
156 第二非易失性存储晶体管
160、160a、160b、160c 控制栅极端子
161、161a、161b、161c 非易失性存储晶体管
160 控制栅极端子
161 非易失性存储晶体管
200 硅基板
201 P阱层
202 N阱层
203 STI层
204a、204b N+扩散层
205 P+扩散层
206 栅极poly-Si层
210 第一层金属布线
220 第二层金属布线
230 第三层金属布线
240 第四层金属布线
250 层间绝缘层。

Claims (18)

1.一种图像形成元件，其具备以二维阵列状配置的多个像素，并投影显示该像素的射出光，所述像素包含发出所述射出光的至少一个发光元件，所述图像形成元件的特征在于，
所述图像形成元件具备：多个所述发光元件、供多个所述发光元件设置于搭载面的搭载基板、第一遮光层以及第二遮光层，
所述搭载基板包含驱动所述发光元件的驱动电路，且在所述搭载面上具有与所述发光元件的电源电极电连接的个别电极，
多个所述发光元件的至少一部分发光元件包含光源和波长转换层，所述波长转换层将所述光源发出的光进行波长转换并向外部射出，
所述第一遮光层设置于所述光源的周围，且由具有光反射性或光吸收性的材料形成，
所述第二遮光层设置于邻接的所述波长转换层之间，且由具有光反射性或光吸收性的材料形成。
2.根据权利要求1所述的图像形成元件，其特征在于，
所述第一遮光层的高度相同于所述光源中的自与所述搭载基板对向的面到与所述搭载基板对向的面相反侧的面的高度。
3.根据权利要求1或2所述的图像形成元件，其特征在于，
多个所述光源包含化合物半导体层，邻接的多个所述发光元件共用所述化合物半导体层的至少一部分。
4.根据权利要求1所述的图像形成元件，其特征在于，
多个所述光源包含化合物半导体层，邻接的多个所述发光元件共用所述化合物半导体层的至少一部分，在所述邻接的多个所述发光元件之间所共有的所述化合物半导体层上设置有所述第二遮光层。
5.根据权利要求1所述的图像形成元件，其特征在于，
所述化合物半导体层按多个所述发光元件的每一个而被个别化。
6.根据权利要求1、2、4、5中的任一项所述的图像形成元件，其特征在于，
所述第一遮光层和所述第二遮光层由相同的材料形成。
7.根据权利要求1、2、4、5中的任一项所述的图像形成元件，其特征在于，
所述第一遮光层由分散有白色颜料的树脂形成。
8.根据权利要求1、2、4、5中的任一项所述的图像形成元件，其特征在于，
所述第一遮光层由分散有黑色颜料的树脂形成。
9.根据权利要求1、2、4、5中的任一项所述的图像形成元件，其特征在于，
所述波长转换层包含量子点材料。
10.根据权利要求1、2、4、5中的任一项所述的图像形成元件，其特征在于，
所述波长转换层包含彩色滤光片层。
11.根据权利要求1、2、4、5中的任一项所述的图像形成元件，其特征在于，
所述第二遮光层反射率高且光吸收少。
12.一种图像形成元件的制造方法，所述图像形成元件具备多个像素，并投影显示该像素的射出光，所述制造方法的特征在于，包含以下工序：
在由半导体基板形成的搭载基板上形成驱动电路的工序，所述驱动电路用于驱动与所述像素对应的光源；
形成发光阵列的工序，所述发光阵列由多个所述光源构成；
将所述发光阵列粘贴于所述搭载基板上的工序；
在多个所述光源之间设置第一遮光层的工序；
在所述第一遮光层上设置第二遮光层的工序；以及
在所述光源上设置波长转换层的工序。
13.根据权利要求12所述的图像形成元件的制造方法，其特征在于，依次实施：
将所述发光阵列粘贴于所述搭载基板上的工序、
在所述多个所述光源之间设置所述第一遮光层的工序、
在所述第一遮光层上设置所述第二遮光层的工序、
在所述光源上设置波长转换层的工序。
14.根据权利要求12或13所述的图像形成元件的制造方法，其特征在于，
在设置所述第二遮光层的工序之后，还包含以下工序：
形成抗蚀剂图案的工序，所述抗蚀剂图案覆盖所述第二遮光层的上表面的一部分；以及
在所述第二遮光层的上表面内的未被所述抗蚀剂图案覆盖部分配置所述波长转换层的工序。
15.根据权利要求12或13所述的图像形成元件的制造方法，其特征在于，
在所述光源上设置波长转换层的工序还包含以下工序：
在所述第二遮光层之上形成负型抗蚀剂层的工序；
通过曝光使所述负型抗蚀剂层的一部分不溶化的工序；以及
在通过曝光使所述负型抗蚀剂层的一部分不溶化的工序中，使未被曝光的所述负型抗蚀剂层溶解的工序。
16.根据权利要求12或13所述的图像形成元件的制造方法，其特征在于，
在将所述发光阵列粘贴于所述搭载基板上的工序之后，还包含在所述光源的表面设置抗蚀剂图案的工序。
17.根据权利要求12或13所述的图像形成元件的制造方法，其特征在于，
在将所述发光阵列粘贴于所述搭载基板上的工序之后，还包含在所述光源的表面设置抗蚀剂图案的工序，
设置所述第一遮光层的工序和设置所述第二遮光层的工序同时进行。
18.根据权利要求12或13所述的图像形成元件的制造方法，其特征在于，
所述波长转换层包含量子点材料。
CN202111256912.1A 2015-12-01 2016-11-09 图像形成元件及其制造方法 Pending CN113991003A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-235023 2015-12-01
JP2015235023 2015-12-01
CN201680068315.7A CN108475712B (zh) 2015-12-01 2016-11-09 图像形成元件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680068315.7A Division CN108475712B (zh) 2015-12-01 2016-11-09 图像形成元件

Publications (1)

Publication Number Publication Date
CN113991003A true CN113991003A (zh) 2022-01-28

Family

ID=58797118

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680068315.7A Active CN108475712B (zh) 2015-12-01 2016-11-09 图像形成元件
CN202111256912.1A Pending CN113991003A (zh) 2015-12-01 2016-11-09 图像形成元件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201680068315.7A Active CN108475712B (zh) 2015-12-01 2016-11-09 图像形成元件

Country Status (4)

Country Link
US (2) US11114423B2 (zh)
JP (3) JP6640872B2 (zh)
CN (2) CN108475712B (zh)
WO (1) WO2017094461A1 (zh)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665578B2 (en) 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
JP6724634B2 (ja) * 2016-07-28 2020-07-15 日亜化学工業株式会社 発光装置の製造方法
US10446605B2 (en) * 2017-01-12 2019-10-15 Enkris Semiconductor, Inc. Semiconductor device and method for fabricating the same
JP6658677B2 (ja) * 2017-02-28 2020-03-04 日亜化学工業株式会社 発光装置の製造方法
DE102017107939A1 (de) * 2017-04-12 2018-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
FR3065321B1 (fr) * 2017-04-14 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
FR3066317B1 (fr) * 2017-05-09 2020-02-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
WO2019009033A1 (ja) * 2017-07-03 2019-01-10 シャープ株式会社 光源装置及び発光装置
US11508708B2 (en) * 2017-08-10 2022-11-22 Sharp Kabushiki Kaisha Semiconductor module, display apparatus, and semiconductor module manufacturing method
US20200251460A1 (en) * 2017-08-25 2020-08-06 Sharp Kabushiki Kaisha Micro-led element, image display element, and production method
CN111095387B (zh) * 2017-09-22 2022-08-09 索尼公司 显示元件、显示装置和电子设备
DE102017129981A1 (de) * 2017-12-14 2019-06-19 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Betriebsverfahren für eine Anzeigevorrichtung
US10193042B1 (en) * 2017-12-27 2019-01-29 Innolux Corporation Display device
US11536950B2 (en) * 2017-12-29 2022-12-27 Texas Instruments Incorporated Capacitive-based determination of micromirror status
JP6398021B1 (ja) * 2018-01-09 2018-09-26 株式会社フローディア 固体撮像装置及びカメラシステム
JP7079106B2 (ja) * 2018-01-24 2022-06-01 シャープ株式会社 画像表示素子、及び画像表示素子の製造方法
JP6999434B2 (ja) * 2018-01-29 2022-01-18 シャープ株式会社 表示装置、表示システム、および表示装置の製造方法
JP6916525B2 (ja) * 2018-02-06 2021-08-11 株式会社ブイ・テクノロジー Ｌｅｄディスプレイの製造方法
CN117525060A (zh) * 2018-02-28 2024-02-06 苹果公司 具有嵌入式像素驱动器芯片的显示器
CN113410218A (zh) * 2018-03-29 2021-09-17 群创光电股份有限公司 电子装置
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7267683B2 (ja) * 2018-04-25 2023-05-02 シャープ株式会社 発光素子モジュール
JP7079146B2 (ja) * 2018-05-18 2022-06-01 シャープ株式会社 立体表示装置
CN112166465B (zh) 2018-05-31 2022-07-12 株式会社日本显示器 显示装置以及阵列基板
JP7076294B2 (ja) * 2018-06-18 2022-05-27 日機装株式会社 発光装置の製造方法
JP7117170B2 (ja) * 2018-06-20 2022-08-12 スタンレー電気株式会社 発光装置
US10984702B2 (en) * 2018-06-22 2021-04-20 Epistar Corporation Display apparatus with array of light emitting diodes and method of manufacturing the same
KR102553265B1 (ko) * 2018-07-09 2023-07-07 삼성전자 주식회사 발광 소자 및 이를 포함하는 광원 모듈
KR102591768B1 (ko) * 2018-07-17 2023-10-20 삼성디스플레이 주식회사 표시 장치
WO2020029657A1 (zh) * 2018-08-10 2020-02-13 林宏诚 一种二极管装置、显示面板及柔性显示器
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
JP2020064119A (ja) * 2018-10-15 2020-04-23 株式会社ブイ・テクノロジー リペア用セル、マイクロｌｅｄディスプレイ及びリペア用セルの製造方法
US20200118988A1 (en) * 2018-10-16 2020-04-16 Innolux Corporation Electronic device
US10634949B1 (en) * 2018-10-17 2020-04-28 a.u. Vista Inc. Display systems and methods involving MIM diodes
JP7083736B2 (ja) * 2018-10-26 2022-06-13 株式会社ジャパンディスプレイ 表示装置
JP2020085939A (ja) * 2018-11-15 2020-06-04 株式会社ジャパンディスプレイ 表示装置
JP7146595B2 (ja) * 2018-11-27 2022-10-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
JP6915029B2 (ja) 2018-11-30 2021-08-04 シャープ株式会社 マイクロ発光素子及び画像表示素子
KR20200070901A (ko) 2018-12-10 2020-06-18 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
KR101953645B1 (ko) * 2018-12-19 2019-03-04 (주)에스티아이 Led 기판 리페어 장비 및 방법
JP7348520B2 (ja) * 2018-12-25 2023-09-21 日亜化学工業株式会社 発光装置及び表示装置
US11355665B2 (en) 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
US11239399B2 (en) 2019-02-05 2022-02-01 Facebook Technologies, Llc Architecture for hybrid TFT-based micro display projector
US10903398B2 (en) * 2019-02-06 2021-01-26 Osram Opto Semiconductors Gmbh Dielectric film coating for full conversion ceramic platelets
US11037915B2 (en) * 2019-02-14 2021-06-15 Facebook Technologies, Llc Integrated display devices
DE102019105031B4 (de) * 2019-02-27 2022-03-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Vorrichtung und Verfahren zum Ersatz von mindestens einem Chip
TWI688139B (zh) * 2019-03-05 2020-03-11 友達光電股份有限公司 檢測裝置的製造方法與檢測方法
JP6990265B2 (ja) * 2019-03-08 2022-01-12 シャープ株式会社 画像表示素子
CN111048494B (zh) * 2019-03-15 2022-05-17 深圳第三代半导体研究院 一种正装集成单元二极管芯片
DE102019107030A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung
US11341878B2 (en) 2019-03-21 2022-05-24 Samsung Display Co., Ltd. Display panel and method of testing display panel
CN110060996B (zh) * 2019-04-11 2022-02-01 深圳第三代半导体研究院 一种垂直集成单元二极管芯片
CN111864021A (zh) * 2019-04-24 2020-10-30 深圳第三代半导体研究院 一种垂直集成单元二极管芯片
CN111863802A (zh) * 2019-04-24 2020-10-30 深圳第三代半导体研究院 一种垂直集成单元二极管芯片
CN111863853A (zh) * 2019-04-24 2020-10-30 深圳第三代半导体研究院 一种垂直集成单元二极管芯片
CN111933768B (zh) * 2019-04-25 2022-05-06 深圳第三代半导体研究院 一种垂直集成单元二极管芯片
CN111864025A (zh) * 2019-04-30 2020-10-30 云谷（固安）科技有限公司 微型发光二极管及其制作方法、显示装置
CN110797370B (zh) * 2019-05-06 2022-06-24 深圳第三代半导体研究院 一种集成单元二极管芯片
CN110931614B (zh) * 2019-05-08 2021-08-13 深圳第三代半导体研究院 一种正装集成单元二极管芯片
TWI723417B (zh) 2019-06-06 2021-04-01 錼創顯示科技股份有限公司 微型發光二極體顯示器的製造方法
CN112054105A (zh) * 2019-06-06 2020-12-08 錼创显示科技股份有限公司 微型发光二极管显示器的制造方法
US10944027B2 (en) * 2019-06-14 2021-03-09 X Display Company Technology Limited Pixel modules with controllers and light emitters
JP7341742B2 (ja) * 2019-06-17 2023-09-11 キヤノン株式会社 発光素子
DE102019210255A1 (de) * 2019-07-11 2021-01-14 Robert Bosch Gmbh Beleuchtungseinrichtung zum Abstrahlen von Licht mehrerer Wellenlängen, optische Analyseeinrichtung zum Beleuchten und Analysieren einer Probe und Verfahren zum Herstellen einer Beleuchtungseinrichtung
JP7292138B2 (ja) * 2019-07-23 2023-06-16 株式会社ジャパンディスプレイ 表示装置のリペアシステム
KR20210099112A (ko) * 2019-08-13 2021-08-11 취안저우 산안 세미컨덕터 테크놀러지 컴퍼니 리미티드 발광 패키지 어셈블리, 발광 모듈 및 디스플레이 화면
JP7474770B2 (ja) 2019-09-18 2024-04-25 泉州三安半導体科技有限公司 発光ダイオードパッケージアセンブリ
JP7300949B2 (ja) * 2019-09-24 2023-06-30 株式会社ジャパンディスプレイ 表示装置の補修方法
WO2021075728A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
KR20210074456A (ko) * 2019-12-11 2021-06-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7398794B2 (ja) * 2020-02-19 2023-12-15 国立大学法人豊橋技術科学大学 半導体発光素子アレイ
CN113497073B (zh) * 2020-03-18 2022-10-21 重庆康佳光电技术研究院有限公司 一种便于修复的led显示器及其修复方法
CN112864290B (zh) * 2020-04-09 2022-04-22 镭昱光电科技(苏州)有限公司 微型led显示器及其制造方法
CN113053303B (zh) * 2020-06-10 2022-10-04 友达光电股份有限公司 像素补偿电路
KR20230025660A (ko) * 2020-06-16 2023-02-22 소니 세미컨덕터 솔루션즈 가부시키가이샤 발광 장치 및 표시 장치
CN112885822B (zh) 2020-07-27 2023-08-01 友达光电股份有限公司 显示装置的制造方法
FR3114685A1 (fr) * 2020-09-30 2022-04-01 Aledia Dispositif optoélectronique
JP2022060047A (ja) * 2020-10-02 2022-04-14 伯仁 ▲呉▼ ディスプレイパネルおよびディスプレイパネル作製方法
KR20230132474A (ko) * 2021-01-28 2023-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
WO2022172124A1 (ja) * 2021-02-12 2022-08-18 株式会社半導体エネルギー研究所 表示装置、電子機器
EP4303941A1 (en) * 2021-03-05 2024-01-10 Sony Semiconductor Solutions Corporation Light-emitting device and method for manufacturing light-emitting device
WO2022209764A1 (ja) * 2021-03-29 2022-10-06 日亜化学工業株式会社 画像表示装置の製造方法および画像表示装置
EP4068355A1 (en) 2021-03-31 2022-10-05 Nichia Corporation Light emitting module and method of manufacturing light emitting module
TW202240180A (zh) * 2021-04-12 2022-10-16 晶元光電股份有限公司 發光元件測試方法
KR20230017376A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치
KR20230017378A (ko) * 2021-07-27 2023-02-06 삼성디스플레이 주식회사 표시 장치
JP7407360B2 (ja) * 2021-09-30 2024-01-04 日亜化学工業株式会社 発光装置の製造方法
CN114122225A (zh) * 2021-11-09 2022-03-01 Tcl华星光电技术有限公司 一种Micro LED显示面板的制备方法
CN114156306B (zh) * 2021-11-30 2023-07-25 深圳市华星光电半导体显示技术有限公司 显示面板的制作方法、显示面板以及显示装置
JP7450158B2 (ja) * 2021-12-23 2024-03-15 日亜化学工業株式会社 発光装置の製造方法
US20230246147A1 (en) * 2022-01-28 2023-08-03 Samsung Display Co., Ltd. Display device and tiled display device
JP7458582B2 (ja) 2022-05-24 2024-04-01 日亜化学工業株式会社 発光装置の製造方法
WO2023233737A1 (ja) * 2022-06-03 2023-12-07 日亜化学工業株式会社 映像表示システム
WO2023238460A1 (ja) * 2022-06-08 2023-12-14 日亜化学工業株式会社 光源ユニット及び映像表示装置
DE102022123582A1 (de) 2022-09-15 2024-03-21 Ams-Osram International Gmbh Optoelektronisches bauelement, verfahren zum betreiben eines optoelektronischen bauelements und verfahren zum herstellen eines optoelektronischen bauelements

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5719785A (en) * 1980-07-11 1982-02-02 Tokyo Shibaura Electric Co Image display unit
US5113134A (en) * 1991-02-28 1992-05-12 Thomson, S.A. Integrated test circuit for display devices such as LCD's
JPH06334217A (ja) * 1993-05-25 1994-12-02 Victor Co Of Japan Ltd Ｌｅｄアレイ装置
US5621225A (en) 1996-01-18 1997-04-15 Motorola Light emitting diode display package
JP2001085660A (ja) * 1999-09-10 2001-03-30 Toshiba Corp 固体撮像装置及びその制御方法
JP2002050762A (ja) * 2000-08-02 2002-02-15 Sony Corp 表示素子およびその製造方法、並びに表示装置
JP4491948B2 (ja) 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
JP2002141492A (ja) 2000-10-31 2002-05-17 Canon Inc 発光ダイオードディスプレイパネル及びその製造方法
TW594637B (en) * 2002-09-13 2004-06-21 Sanyo Electric Co Electroluminescence display device and method of pattern layout for the electroluminescence display device
JP3813123B2 (ja) 2002-12-25 2006-08-23 株式会社沖データ 半導体装置及びｌｅｄヘッド
JP2005292272A (ja) * 2004-03-31 2005-10-20 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
US8760374B2 (en) * 2004-05-21 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device having a light emitting element
JP4846998B2 (ja) * 2004-10-08 2011-12-28 株式会社 日立ディスプレイズ 画像表示装置
CN2879426Y (zh) * 2006-03-03 2007-03-14 广镓光电股份有限公司 一种模块化led及其封装结构
KR20080002338A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 유기 전계발광 표시장치와 그의 제조 방법
JP2008262993A (ja) * 2007-04-10 2008-10-30 Nikon Corp 表示装置
JP2007256966A (ja) * 2007-05-01 2007-10-04 Casio Comput Co Ltd 表示装置及びその駆動方法
JP2008287135A (ja) * 2007-05-21 2008-11-27 Sony Corp 画素回路および表示装置
KR100873705B1 (ko) * 2007-06-22 2008-12-12 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
US9024340B2 (en) 2007-11-29 2015-05-05 Nichia Corporation Light emitting apparatus and method for producing the same
JP4655103B2 (ja) * 2008-04-14 2011-03-23 ソニー株式会社 ＧａＮ系半導体発光素子、発光素子組立体、発光装置、ＧａＮ系半導体発光素子の駆動方法、及び、画像表示装置
JP2010087224A (ja) 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd Ｌｅｄ表示装置およびｌｅｄ表示装置用隔壁の製造方法
JP2010226375A (ja) * 2009-03-23 2010-10-07 Fujifilm Corp 撮像装置及び固体撮像素子の駆動方法
JP2010278143A (ja) * 2009-05-27 2010-12-09 Fujifilm Corp 固体撮像素子、撮像装置、撮像方法
US8259095B2 (en) * 2009-08-20 2012-09-04 Global Oled Technology Llc Optically testing chiplets in display device
CN201623176U (zh) * 2009-11-06 2010-11-03 湖北小天地科技有限公司 一种大功率led结构
JP5463901B2 (ja) * 2009-12-24 2014-04-09 日亜化学工業株式会社 発光装置
US9425372B2 (en) * 2010-01-29 2016-08-23 Japan Aviation Electronics Industry, Limited LED device, method of manufacturing the same, and light-emitting apparatus
JP5172915B2 (ja) * 2010-09-07 2013-03-27 株式会社東芝 発光装置
CN102468288A (zh) * 2010-11-19 2012-05-23 展晶科技(深圳)有限公司 发光二极管模组
DE102011016308A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
JP2013110199A (ja) * 2011-11-18 2013-06-06 Citizen Electronics Co Ltd Ｌｅｄ発光装置
WO2013154151A1 (ja) * 2012-04-11 2013-10-17 株式会社リキッド・デザイン・システムズ 照明装置及び液晶表示装置
CN202797086U (zh) * 2012-08-16 2013-03-13 晶科电子（广州）有限公司 一种多单元的发光二极管
JP6131555B2 (ja) * 2012-09-25 2017-05-24 日亜化学工業株式会社 発光装置の封止部材の取り外し方法および封止部材を取り外すことが可能な発光装置
US8987765B2 (en) * 2013-06-17 2015-03-24 LuxVue Technology Corporation Reflective bank structure and method for integrating a light emitting device
US9111464B2 (en) * 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
KR20150000384A (ko) * 2013-06-24 2015-01-02 서울바이오시스 주식회사 발광소자 및 그 제조 방법
JP6248431B2 (ja) * 2013-06-28 2017-12-20 日亜化学工業株式会社 半導体発光装置の製造方法
CN103456729B (zh) * 2013-07-26 2016-09-21 利亚德光电股份有限公司 发光二极管显示屏
KR101513641B1 (ko) * 2013-08-20 2015-04-22 엘지전자 주식회사 표시장치
KR101476687B1 (ko) * 2013-10-24 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20150057588A (ko) * 2013-11-20 2015-05-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN203787424U (zh) * 2014-01-16 2014-08-20 大连德豪光电科技有限公司 一种led显示屏
EP3114899B1 (en) * 2014-03-05 2021-04-28 LG Electronics Inc. Method of fabricating a display device using semiconductor light emitting device
CN104240639B (zh) * 2014-08-22 2016-07-06 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
US10190758B2 (en) * 2015-04-22 2019-01-29 Sakai Display Products Corporation Light source device, display apparatus, method of manufacturing substrate unit and method of manufacturing light source device

Also Published As

Publication number Publication date
JP2021101243A (ja) 2021-07-08
JP6845913B2 (ja) 2021-03-24
JP2020074005A (ja) 2020-05-14
US11114423B2 (en) 2021-09-07
US20180358339A1 (en) 2018-12-13
CN108475712A (zh) 2018-08-31
JP7104822B2 (ja) 2022-07-21
WO2017094461A1 (ja) 2017-06-08
CN108475712B (zh) 2021-11-09
US20210358897A1 (en) 2021-11-18
JP6640872B2 (ja) 2020-02-05
JPWO2017094461A1 (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
CN108475712B (zh) 图像形成元件
US11289015B2 (en) Display device
US11251225B2 (en) Light emitting diode module, display panel having the same and method of manufacturing the same
US10205055B2 (en) Light engine array
US11908847B2 (en) Image display element and method for manufacturing image display element
JP2019040192A (ja) 画像表示装置および画像表示素子の製造方法
JP6707142B2 (ja) 発光モジュールおよび発光モジュールを備えた表示装置
JP2020184617A (ja) 光源装置および発光装置
US7227304B2 (en) Image display apparatus
US20230023304A1 (en) Light emitting diode display device
CN112447120B (zh) 显示装置的制造方法及显示装置
US20220172673A1 (en) Micro light-emitting diode display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination