KR101476687B1 - 반도체 발광 소자를 이용한 디스플레이 장치 - Google Patents

반도체 발광 소자를 이용한 디스플레이 장치 Download PDF

Info

Publication number
KR101476687B1
KR101476687B1 KR1020130127354A KR20130127354A KR101476687B1 KR 101476687 B1 KR101476687 B1 KR 101476687B1 KR 1020130127354 A KR1020130127354 A KR 1020130127354A KR 20130127354 A KR20130127354 A KR 20130127354A KR 101476687 B1 KR101476687 B1 KR 101476687B1
Authority
KR
South Korea
Prior art keywords
electrode
connection wiring
substrate layer
light emitting
semiconductor light
Prior art date
Application number
KR1020130127354A
Other languages
English (en)
Inventor
이병준
김치선
김은혜
방규현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130127354A priority Critical patent/KR101476687B1/ko
Priority to EP14855075.9A priority patent/EP3061081B1/en
Priority to PCT/KR2014/002580 priority patent/WO2015060506A1/en
Priority to CN201480058629.XA priority patent/CN105684069B/zh
Priority to US14/506,294 priority patent/US9082947B2/en
Application granted granted Critical
Publication of KR101476687B1 publication Critical patent/KR101476687B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/051—Rolled
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 제1기판층 및 제2기판층을 구비하는 배선기판과, 상기 배선기판을 덮는 전도성 접착층과, 상기 전도성 접착층에 결합되며 제1전극 및 제2전극과 전기적으로 연결되는 복수의 반도체 발광 소자들을 포함하며, 상기 제1기판층에는 상기 제1전극이 배치되고, 상기 제2기판층은 상기 전도성 접착층을 마주보는 일면과 상기 제1전극을 덮는 타면을 구비하고, 상기 제2기판층의 일면에는 상기 제1전극과 전기적으로 연결되는 보조전극 및 상기 제2전극이 배치되는 것을 특징으로 하는 디스플레이 장치를 제공한다.

Description

반도체 발광 소자를 이용한 디스플레이 장치{DISPLAY DEVICE USING SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 디스플레이 장치에 관한 것으로 특히, 반도체 발광 소자를 이용한 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 플렉서블의 정도가 약하다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 플렉서블 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다.
또한, 이에 더하여 반도체 발광 소자를 이용한 플렉서블 디스플레이에 적합한 연결배선의 구조가 착안 될 수 있다.
본 발명의 일 목적은 플렉서블이 가능한 종래와 다른 새로운 형태의 디스플레이 장치를 제공하기 위한 것이다.
본 발명의 다른 일 목적은 반도체 발광 소자를 단위 화소로 구현한 디스플레이 장치를 제공하기 위한 것이다.
이와 같은 본 발명의 해결 과제를 달성하기 위하여, 본 발명의 일 실시예에 따르는 디스플레이 장치는, 제1기판층 및 제2기판층을 구비하는 배선기판과, 상기 배선기판을 덮는 전도성 접착층과, 상기 전도성 접착층에 결합되며 제1전극 및 제2전극과 전기적으로 연결되는 복수의 반도체 발광 소자들을 포함한다. 상기 제1기판층에는 상기 제1전극이 배치되고, 상기 제2기판층은 상기 전도성 접착층을 마주보는 일면과 상기 제1전극을 덮는 타면을 구비하고, 상기 제2기판층의 일면에는 상기 제1전극과 전기적으로 연결되는 보조전극 및 상기 제2전극이 배치된다.
본 발명과 관련한 일 예에 따르면, 상기 제2기판층의 타면과 마주보는 상기 제1기판층의 일면에는 상기 제1전극 및 제2전극을 상기 복수의 반도체 발광 소자의 구동부와 연결하는 연결배선이 형성될 수 있다.
상기 연결배선은, 상기 제1전극에서 상기 제1전극의 길이방향을 따라 연장되는 제1연결배선, 및 상기 제2전극과 상기 제1기판층의 관통홀을 통하여 전기적으로 연결되며 상기 제2전극의 길이방향과 교차하는 방향으로 연장되는 제2연결배선을 포함한다.
상기 제2연결배선은 상기 제1연결배선을 중심으로 양측에 각각 배치되는 좌측배선과 우측배선을 구비할 수 있다.
본 발명과 관련한 다른 일 예에 따르면, 상기 제1기판층의 양면에는 상기 제1전극 및 상기 제2전극을 상기 복수의 반도체 발광 소자의 구동부와 연결하는 연결배선이 형성된다.
상기 연결배선은, 상기 제2기판층의 타면과 마주보는 상기 제1기판층의 일면에 배치되며 상기 제1전극에서 연장되는 제1연결배선, 및 상기 제1기판층의 타면에 형성되어 상기 제2전극과 전기적으로 연결되는 제2연결배선을 포함한다.
상기 제1연결배선 및 상기 제2연결배선은 상기 배선기판의 두께방향으로 적어도 일부가 서로 중첩되도록 배치된다.
상기 제2전극이 상기 제1연결배선과 적어도 일부가 중첩되는 상기 제2연결배선과 전기적으로 연결되도록 상기 제1기판층 및 상기 제2기판층에는 서로 대응되는 관통홀들이 형성된다. 상기 제1기판층에는 상기 제2연결배선을 상기 제1기판층의 일면으로 연장하기 위한 연결 관통홀이 형성되며, 상기 제2연결배선은 상기 연결 관통홀을 통하여 상기 제1연결배선과 동일평면상에서 상기 구동부와 연결된다.
상기 제2연결배선을 상기 제1연결배선과 다른 평면상에서 상기 구동부와 연결하도록, 상기 구동부와 상기 제1연결배선 및 상기 제2연결배선을 접속하는 접속부재는 상기 제1기판층의 양면을 각각 덮도록 형성된다. 상기 제2연결배선 중 어느 일부는 일방향으로 연장되고, 다른 일부는 상기 일방향과 반대방향으로 연장된다. 상기 배선기판은 상기 제1기판층의 타면을 덮는 베이스 기판을 더 포함한다.
본 발명과 관련한 다른 일 예에 따르면, 상기 제2기판층에는 상기 보조전극과 상기 제1전극을 전기적으로 연결하는 통로가 형성되도록 상기 제2전극과 평행하며 상기 제1전극과 교차하는 연결홀이 배치된다.
상기 보조전극은 복수의 보조전극 중 어느 하나이고, 상기 복수의 보조전극은 단일의 연결홀 내에 배치된다. 상기 제1전극은 복수의 부분에서 끊어지도록 형성되며, 상기 복수의 부분에는 도금을 위한 별도의 도전체가 배치된다.
상기 도전체는 비전해도금에 의하여 상기 복수의 부분에 형성된다. 상기 보조전극은 전해도금에 의하여 상기 도전체의 일면상에 형성된다.
또한, 본 발명은, 베이스층 및 기판층을 구비하는 배선기판과, 상기 기판층을 덮는 전도성 접착층과, 상기 전도성 접착층에 결합되며, 제1전극 및 제2전극과 전기적으로 연결되는 복수의 반도체 발광 소자들을 포함한다. 상기 기판층에는 상기 제1전극이 배치되고, 상기 전도성 접착층에는 상기 제2전극이 배치되며, 상기 기판층에는 상기 제1전극 및 상기 제2전극을 상기 복수의 반도체 발광 소자의 구동부와 연결하는 연결배선이 형성되는 디스플레이 장치를 개시한다.
상기 연결배선은, 상기 전도성 접착층과 마주보는 상기 기판층의 일면에 배치되며, 상기 제1전극에서 연장되는 제1연결배선, 및 상기 기판층의 타면에 형성되며 상기 제2전극과 전기적으로 연결되는 제2연결배선을 포함한다. 상기 전도성 접착층에는 상기 제2전극과 상기 제2연결배선을 전기적으로 연결하기 위한 관통홀이 형성된다.
상기와 같은 구성의 본 발명에 의하면, 반도체 발광 소자의 거리가 충분히 크며, 도전성 접착층이 연성을 가지므로 롤링이 가능한 디스플레이 장치가 구현될 수 있다.
또한, 본 발명에서는 연결배선들을 다른 평면상에서 서로 중첩시킴에 따라, 디스플레이 장치의 넓이를 보다 적게 할 수 있다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들.
도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도.
도 8은 도 7의 라인 C-C를 따라 취한 단면도.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도.
도 10은 본 발명의 디스플레이 장치의 연결배선 구조를 나타내는 분해도.
도 11a는 도 10의 디스플레이 장치의 평면도.
도 11b 및 도 11c는 각각 도 11a의 라인 A-A 및 라인 B-B를 따라 취한 단면도들.
도 12는 본 발명의 또 다른 실시예에 따르는 디스플레이 장치의 연결배선 구조를 나타내는 분해도.
도 13a는 도 12의 디스플레이 장치의 평면도.
도 13b 및 도 13c는 각각 도 13a의 라인 A-A 및 라인 B-B를 따라 취한 단면도들.
도 14는 본 발명의 또 다른 실시예에 따르는 디스플레이 장치의 연결배선 구조를 나타내는 단면도.
도 15는 본 발명의 또 다른 실시예에 따르는 디스플레이 장치의 연결배선 구조를 나타내는 분해도.
도 16a는 도 15의 디스플레이 장치의 평면도.
도 16b 및 도 16c는 각각 도 16a의 라인 A-A 및 라인 B-B를 따라 취한 단면도들.
도 17은 본 발명의 또 다른 실시예에 따르는 디스플레이 장치의 연결배선 구조를 나타내는 분해도.
도 18a는 도 12의 디스플레이 장치의 평면도.
도 18b 및 도 18c는 각각 도 18a의 라인 A-A 및 라인 B-B를 따라 취한 단면도들.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 C-C를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
상기에서 설명된 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치에는 베젤(bezel)의 크기를 줄이기 위한 전극 연결배선 구조가 고려될 수 있다. 이하, 상기 연결배선 구조에 대하여 설명한다.
도 10은 본 발명의 디스플레이 장치의 연결배선 구조를 나타내는 분해도이고, 도 11a는 도 10의 디스플레이 장치의 평면도이고, 도 11b 및 도 11c는 각각 도 11a의 라인 A-A 및 라인 B-B를 따라 취한 단면도들이다.
본 도면들을 참조하면, 디스플레이 장치(300)는 배선기판(310), 전도성 접착층(330) 및 반도체 발광 소자(350)를 포함한다(이하, 전도성 접착층 및 반도체 발광 소자는 단면도에서만 도시)
배선기판(310)에는 제1전극(320) 및 제2전극(340)이 배치되며, 복수의 레이어를 포함한다. 상기 복수의 레이어는 제1기판층(311) 및 제2기판층(312)을 구비하며, 상기 제1기판층(311)의 상면에 상기 제2기판층(312)이 적층되는 구조로 이루어질 수 있다.
도시에 의하면, 상기 제1기판층(311)은 도 3a 및 도 3b를 참조하여 설명한 디스플레이 장치에서 기판(110, 도 3a 참조)의 역할을 하며, 상기 제2기판층(312)은 절연층(160, 도 3 참조)의 기능을 할 수 있다. 따라서, 제1기판층(311) 및 제2기판층(312)은 각각 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로 형성될 수 있다.
상기 전도성 접착층(330)은 상기 배선기판(310)을 덮도록 이루어진다. 보다 구체적으로, 상기 제2기판층(312)의 일면에 전도성 접착층(330)이 형성된다. 전술한 바와 같이, 상기 전도성 접착층(330)은 접착성, 전도성 및 연성을 가지는 층이 될 수 있으며, 이를 통하여 디스플레이 장치에 플렉서블 기능을 부여한다. 본 실시예에서는 전도성 접착층(330)이 이방성 전도성 필름(anistropy conductive film, ACF)으로 형성되는 경우를 예시한다.
상기 반도체 발광 소자(350)는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있으며, 복수의 반도체 발광 소자들이 상기 이방성 전도성 필름에 결합되며, 제1전극(320) 및 제2전극(340)과 전기적으로 연결된다.
예를 들어, 제1전극(320)과 제2전극(340)은 서로 교차하는 방향으로 배치되며 플립 칩 타입의 p형 전극(156, 도 4 참조)은 보조전극(370)을 통하여 상기 제1전극(320)에 연결되며, n형 전극(152, 도 4 참조)은 제2전극(340)에 연결될 수 있다. 이 경우에, 상기 제1전극(320)은 구조 측면에서 복수의 전극 라인이 수직방향으로 배치되는 수직전극이 되며, 기능 측면에서 데이터 전극이 될 수 있다. 또한, 상기 제2전극(340)은 구조 측면에서 복수의 전극 라인이 수평방향(제1전극과 직교하는 방향)으로 배치되는 수평전극이 되며, 기능 측면에서 게이트 전극이 될 수 있다.
배선기판(310)의 구조를 다시 참조하면, 상기 제1전극(320)은 상기 제1기판층(311)에 배치된다. 보다 구체적으로, 상기 제1전극(320)은 상기 제1기판층(311)의 일면(311a)에 형성되며, 상기 제2기판층(312)에 의하여 덮이게 된다. 상기 제2기판층(312)은 상기 전도성 접착층을 마주보는 일면(312a)과 상기 제1전극(320)을 덮는 타면(312b)을 구비하고, 상기 제2기판층(312)의 일면(312a)에는 상기 보조전극(370) 및 상기 제2전극(340)이 배치된다.
보조전극(370)은 닷(dot) 형태이며, 제2기판층(312)을 관통하는 전극홀(371)에 의하여 제1전극(320)과 전기적으로 연결될 수 있다. 상기 전극홀(371)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 상기 제2기판층(312)의 타면(312b)과 마주보는 상기 제1기판층(311)의 일면(311a)에는 상기 제1전극(320) 및 제2전극(340)을 상기 복수의 반도체 발광 소자(350)의 구동부(미도시)와 연결하는 연결배선(313)이 형성된다. 상기 구동부는 구동 반도체칩이 될 수 있으며, 칩온필름(COF) 형태로 접속부재(361)에 장착되며, 상기 연결배선(313)은 접속부재(361)와 접속한다.
보다 구체적으로, 상기 연결배선(313)은 제1연결배선(314) 및 제2연결배선(315)을 포함한다.
상기 제1연결배선(314)은 상기 제1전극(320)에서 상기 제1전극(320)의 길이방향을 따라 연장된다. 따라서, 상기 제1연결배선(314)은 수직방향으로 배열될 수 있다. 상기 제1연결배선(314)은 상기 제1기판층(311)의 접속영역(316)까지 연장되며, 상기 접속영역(316)에서 접속부재(361)와 연결된다. 상기 접속영역(316)은 상기 제1기판층(311)의 일단부에 형성될 수 있다.
본 실시예에서는 상기 제1연결배선(314)이 제1전극(320)에서 일방향으로 연장되는 것을 예시하나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 상기 제1연결배선(314)은 제1전극(320)에서 양방향으로 형성될 수 있다. 이러한 예로서, 상기 제1연결배선(314) 중 어느 일부는 상기 제1전극(320)의 복수의 전극라인에서 제1기판층(311)의 일단부로 연장되며, 다른 일부는 반대방향인 제1기판층(311)의 타단부로 연장될 수 있다. 또한, 서로 반대방향으로 연장되는 연결배선(313)은 순차적으로 배치될 수 있다.
상기 제2연결배선(315)은 상기 제2전극(340)과 상기 제2기판층(312)의 관통홀(341)을 통하여 전기적으로 연결되며, 상기 제2전극(340)으로부터 상기 제2전극(340)의 길이방향과 교차하는 방향으로 연장된다.
상기 관통홀(341)은 복수로 구비되며, 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다. 도시에 의하면, 상기 복수의 관통홀들은 상기 제2기판층(312)의 양변에 인접하게 배치되는 제1그룹과 제2그룹(342, 343)을 포함한다.
또한, 상기 제2연결배선(315)은 상기 제1연결배선(314)을 중심으로 양측에 각각 배치되는 좌측배선(315a)과 우측배선(315b)을 구비한다. 상기 좌측배선(315a)과 우측배선(315b)은 각각 상기 제1그룹과 제2그룹(342, 343)으로부터 상기 제1기판층(311)의 접속영역(316)으로 연장된다.
상기에서 설명된 구조에 의하면, 구동부가 접속영역(316), 연결배선(313) 및 전극들을 경유하여 반도체 발광 소자를 구동하여, 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루는 플렉서블 디스플레이가 구현될 수 있다.
또한, 본 발명에서는 디스플레이 장치에서 베젤의 크기를 보다 저감시킬 수 있는 메커니즘을 제시한다. 이하, 상기 메커니즘에 대하여 보다 상세히 설명한다.
도 12는 본 발명의 또 다른 실시예에 따르는 디스플레이 장치의 연결배선 구조를 나타내는 분해도이고, 도 13a은 도 12의 디스플레이 장치의 평면도이며, 도 13b 및 도 13c는 각각 도 13a의 라인 A-A 및 라인 B-B를 따라 취한 단면도들이다.
배선기판(410)은 제1기판층(411), 제2기판층(412) 및 베이스 기판(417)을 포함한다. 따라서, 상기 배선기판(410)은 3-layer 구조로 이루어질 수 있으며, 그 예로서 상기 제1기판층(411)의 일면에 상기 제2기판층(412)이 적층되고, 상기 베이스 기판(417)이 상기 제1기판층(411)의 타면을 덮도록 형성된다.
예를 들어, 제1전극(420)과 제2전극(440)은 서로 교차하는 방향으로 배치되며 플립 칩 타입의 p형 전극(156, 도 4 참조)은 전극홀(471) 및 보조전극(470)을 통하여 상기 제1전극(420)에 연결되며, n형 전극(152, 도 4 참조)은 제2전극(440)에 연결될 수 있다.
본 도면들을 참조하면, 제1전극(420) 및 제2전극(440)을 복수의 반도체 발광 소자의 구동부와 연결하는 연결배선(413)은 상기 제1기판층(411)의 양면에 형성된다. 상기 제1기판층(411)은 폴리이미드 기판이 될 수 있으며, 본 발명에서는 상기 폴리이미드 기판을 중심으로 배선을 양면으로 형성하여 디스플레이 장치의 베젤 크기를 저감시킨다.
상기 연결배선(413)은 제1연결배선(414) 및 제2연결배선(415)을 포함한다.
상기 제1연결배선(414)은 상기 제1전극(420)에서 연장되며 상기 제2기판층(412)의 타면(412b)과 마주보는 상기 제1기판층(411)의 일면(411a)에 배치된다. 이에 반해, 상기 제2연결배선(415)은 상기 제1연결배선(414)과 다른 평면상에 형성된다. 보다 구체적으로, 상기 제2연결배선(415)은 상기 제1기판층(411)의 타면에 형성되어 상기 제2전극(440)과 전기적으로 연결될 수 있다.
상기 제1연결배선(414) 및 제2연결배선(415)은 배선기판(410)의 두께방향으로 적어도 일부가 서로 중첩되도록 배치된다. 상기 제1연결배선(414) 및 제2연결배선(415)이 서로 다른 평면상에 배치되기에, 상기 중첩구조가 가능하게 된다.
예를 들어, 상기 제1전극(420)은 복수의 전극 라인이 수직방향으로 배치되는 수직전극이며, 상기 제1연결배선(414)은 상기 수직방향을 따라 상기 수직전극으로부터 연장된다.
도시에 따르면, 상기 제2전극(440)이 상기 제1연결배선(414)과 중첩되는 상기 제2연결배선(415)과 전기적으로 연결되도록 상기 제1기판층(411) 및 상기 제2기판층(412)에는 각각 서로 대응되는 관통홀들(441a, 441b)이 형성된다. 상기 제2연결배선(415)은 관통홀들(441a, 441b)로부터 상기 제1연결배선(414)이 위치하는 배선기판(410)의 내부를 향하여 연장된다.
도시에 의하면, 상기 제1기판층(412)의 관통홀들(441a)은 상기 제2기판층(312)의 양변에 인접하게 배치되는 제1그룹과 제2그룹(442, 443)을 포함하며, 제2연결배선(415)은 상기 제1그룹 및 제2그룹(442, 443)으로부터 좌우대칭형태를 이루며 배선기판(410)의 내부를 향하여 연장된다.
하나의 연결배선을 살펴보면, 상기 제2연결배선(415)은 사선부(415a)와 수직부(415b)를 포함한다. 상기 사선부(415a)는 상기 관통홀(441a)로부터 배선기판(410)의 내부를 향하여 사선방향으로 연장되는 부분이며, 상기 수직부(415b)는 상기 사선부(415a)와 이어지며, 수직전극의 연장방향과 동일하게 수직방향으로 연장되는 부분이 될 수 있다.
도시에 의하면, 상기 제1연결배선(414)과 상기 제2연결배선(415)은 상기 제1기판층(411)의 접속영역(416)까지 연장되며, 상기 접속영역(416)에서 접속부재(461)와 연결된다. 상기 접속영역(416)은 상기 제1기판층(411)의 일단부에 형성될 수 있다.
다만, 본 발명은 반드시 상기 구조에 한정되는 것은 아니며, 상기 제2연결배선(415) 중 어느 일부는 일방향으로 연장되고, 다른 일부는 상기 일방향과 반대방향으로 연장되는 실시예도 가능하다. 즉, 접속영역이 배선기판(410)의 양단부에 각각 형성되고, 제2연결배선(415)의 일부는 일단부로 연장되고 다른 일부는 타단부로 연장되어 복수의 접속부재들(미도시)과 각각 연결되는 구조도 가능하다.
다시 본 도면들을 참조하면, 상기 베이스 기판(417)은 상기 제1기판층의 타면에 위치한 상기 제2연결배선(415)의 모든 부분을 덮도록 형성된다. 상기 제1기판층(411)에는 상기 제2연결배선(415)을 상기 제1기판층(411)의 일면으로 연장하기 위한 연결 관통홀(418)이 형성되며, 상기 제2연결배선(415)은 상기 연결 관통홀(418)을 통하여 상기 제1연결배선(414)과 동일평면상에서 상기 구동부와 연결될 수 있다. 상기 연결 관통홀(418)은 비아 홀에 도전물질이 채워짐에 의하여 상기 제1기판층(411)의 일면에 배치된 제2연결배선(415)의 일부와 타면에 배치된 제2연결배선(415)의 일부를 전기적으로 연결한다.
또한, 상기 제1기판층(411)의 일면까지 연장된 제2연결배선(415)의 일부는 수평방향을 따라 상기 제1연결배선(414)의 사이에 위치할 수 있다. 예를 들어, 제1기판층의 일면에서 상기 제2연결배선(415)의 일부는 상기 수평방향을 따라 상기 제1연결배선(414)과 순차적으로 배치될 수 있다.
상기 구조에 의하면, 배선기판에서 연결배선을 위한 부분의 폭이 좁아질 수 있으며, 따라서 슬림한 베젤이 구현될 수 있다. 또한, 상기 구조의 디스플레이 장치는 여러가지 형태로 변형되어 실시될 수 있다. 이하, 이러한 실시예들에 대하여 보다 상세히 설명한다.
도 14는 본 발명의 또 다른 실시예에 따르는 디스플레이 장치의 연결배선 구조를 나타내는 단면도이다.
본 예시에서, 배선기판(510)은 앞선 실시예와 같이 3-layer 구조로 이루어질 수 있으며, 그 예로서 상기 제1기판층(511)의 일면에 상기 제2기판층(512)이 적층되고, 상기 베이스 기판(517)이 상기 제1기판층(511)의 타면을 덮도록 형성된다.
연결배선(513)은 상기 제1기판층(511)의 양면에 형성되며, 보다 구체적으로 상기 제1연결배선(514)은 상기 제1전극(520)에서 연장되며 상기 제2기판층(512)의 타면(512b)과 마주보는 상기 제1기판층(511)의 일면(511a)에 배치된다. 이에 반해, 상기 제2연결배선(515)은 상기 제1연결배선(514)과 다른 평면상에 형성된다. 보다 구체적으로, 상기 제2연결배선(515)은 상기 제1기판층(511)의 타면(511b)에 형성되어 상기 제2전극(540)과 전기적으로 연결될 수 있다.
도시에 따르면, 상기 제2연결배선(515)을 상기 제1연결배선(514)과 다른 평면상에서 상기 구동부와 연결하도록, 상기 구동부와 상기 제1연결배선(514) 및 상기 제2연결배선(515)을 접속하는 접속부재(561)는 상기 제1기판층(511)의 양면을 각각 덮도록 형성된다. 이 경우에, 베이스 기판(517)은 상기 제1기판층(511)의 타면에 위치한 상기 제2연결배선(515)의 적어도 일부는 덮지 않도록 이루어진다.
이와 같이 접속영역이 제1기판층(511)의 양면에 형성됨에 따라, 도 12, 도 13a, 도 13b 및 도 13c를 참조하여 설명한 실시예에서 연결 관통홀(418, 도 13c 참조)이 없어도 접속부재(561)와 연결배선(513)이 서로 연결될 수 있다.
본 예시에서는 앞선 실시예에서 접속영역의 주변 구조와 접속부재의 구조를 변형하여 설명하였으나, 본 예시는 이에 한정되는 것은 아니며, 예를 들어 본 명세서의 다른 실시예들에도 동일하게 적용될 수 있다.
다른 실시예로서, 도 15는 본 발명의 또 다른 실시예에 따르는 디스플레이 장치의 연결배선 구조를 나타내는 분해도이고, 도 16a은 도 15의 디스플레이 장치의 평면도이며, 도 16b 및 도 16c는 각각 도 16a의 라인 A-A 및 라인 B-B를 따라 취한 단면도들이다.
본 도면들을 참조하면, 도 12, 도 13a, 도 13b 및 도 13c를 참조하여 설명한 실시예에서 전극홀(471, 도 13b 참조)의 주변 부분이 변형된 구조가 개시된다. 예를 들어, 전극홀 대신에 연결홀(672)이 배치되며, 상기 연결홀(672)은 상기 제2전극(640)과 평행하며 상기 제1전극(620)과 교차하게 형성된다.
보조전극(670)은 복수의 보조전극 중 어느 하나이고, 상기 복수의 보조전극은 단일의 연결홀(672) 내에 배치된다. 예를 들어, 상기 연결홀(672)은 수평전극(제2전극)과 평행한 복수의 라인으로 이루어질 수 있다. 이를 통하여 배선기판(610)에는 보조전극(670)과 제1전극(620)을 전기적으로 연결하는 통로가 형성될 수 있다. 이 경우에, 배선기판(610)은 앞선 실시예와 같이 3-layer 구조로 이루어질 수 있으며, 그 예로서 상기 제1기판층(611)의 일면에 상기 제2기판층(612)이 적층되고, 베이스 기판(617)이 상기 제1기판층(611)의 타면을 덮도록 형성된다. 보조전극(670)과 제1전극(620)을 전기적으로 연결하는 통로, 즉 연결홀(672)은 상기 제2기판층(612)에 형성된다.
도 12, 도 13a, 도 13b 및 도 13c의 구조에서 전극홀은 서로 인접하게 배치되어 제조가 어려우나, 상기 연결홀(672)은 라인이므로 제조가 간단하게 된다. 이를 통하여, 파인피치의 배선구조가 가능하게 된다.
상기 연결홀(672)내에서 상기 보조전극(670)을 생성하기 위하여, 상기 제1전극(620)은 복수의 부분에서 끊어지도록 형성되며, 상기 복수의 부분에는 도금을 위한 별도의 도전체(673)가 배치될 수 있다. 또한, 상기 복수의 부분은 상기 연결홀(672)과 상기 제2전극(640)이 교차하는 부분이 될 수 있다. 상기 도전체(673)는 비전해도금에 의하여 상기 복수의 부분에 형성될 수 있다. 즉, 도전라인이 끊어진 부분에 별도의 도전체(673)를 형성하며, 이를 통하여 전해도금이 가능하도록 한다. 이 경우에, 상기 보조전극(670)은 전해도금에 의하여 상기 도전체(673)의 일면상에 형성될 수 있다.
상기에서 설명된 배선구조는 수직형 반도체 발광 소자에도 적용될 수 있다. 이하, 수직형 반도체 발광 소자로 구현되는 디스플레이 장치에 대하여 설명한다.
도 17은 본 발명의 또 다른 실시예에 따르는 디스플레이 장치의 연결배선 구조를 나타내는 분해도이고, 도 18a은 도 12의 디스플레이 장치의 평면도이며, 도 18b 및 도 18c는 각각 도 18a의 라인 A-A 및 라인 B-B를 따라 취한 단면도들이다.
본 도면들을 참조하면, 디스플레이 장치(700)는 배선기판(710), 전도성 접착층(730) 및 반도체 발광 소자(750)를 포함한다.
배선기판(710)은 베이스층(711) 및 기판층(712)을 포함한다. 상기 배선기판(710)은 도 8을 참조하여 설명한 제1전극이 위치하는 기판(210, 도 8 참조)이 될 수 있다.
플렉서블(flexible) 디스플레이 장치를 구현하기 위하여, 상기 베이스층(711) 및 기판층(712)은 폴리이미드(PI)와 같이 절연성이 있고, 유연성 있는 재질로 형성된다. 상기 기판층(712)에는 제1전극(720)이 배치되고, 상기 베이스층(711)은 상기 제1전극(720)을 덮도록 이루어진다.
전도성 접착층(730)은 제1전극(720)이 위치하는 기판층(712) 상에 형성된다. 전도성 접착층(730)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있으나, 이하 이방성 전도성 필름에 의하여 전도성 접착층(730)이 구현되는 경우를 예시한다.
상기 반도체 발광 소자(750)는 수직형 구조가 될 수 있으며, 상기 전도성 접착층(730)에 결합된다. 상기 반도체 발광 소자들의 사이에는, 제1전극(720)의 길이 방향과 교차하는 방향으로 배치되고, 반도체 발광 소자(750)와 전기적으로 연결된 복수의 제2전극(740)이 위치한다. 이 경우에, 상기 제2전극(740)은 상기 전도성 접착층(730)에 배치된다.
예를 들어, 제1전극(720)과 제2전극(740)은 서로 교차하는 방향으로 배치되며 수직형 구조의 p형 전극(756)은 제1전극(720)에 연결되며, n형 전극(752)은 제2전극(740)에 연결될 수 있다. 이 경우에, 앞선 실시예와 같이, 상기 제1전극(720)은 수직전극이 되며, 상기 제2전극(740)은 수평전극이 될 수 있다. 따라서, 전도성 접착층(730)의 상면으로 수평전극이 형성되며, 아래에는 반도체 발광 소자(750)가 배치된다.
도시에 의하면, 상기 기판층(712)에는 상기 제1전극(720)과 제2전극(740)을 상기 복수의 반도체 발광 소자의 구동부와 연결하는 연결배선(713)이 형성된다.
상기 연결배선(713)은 제1연결배선(714) 및 제2연결배선(715)를 포함한다.
상기 제1연결배선(714)은 상기 전도성 접착층(730)과 마주보는 상기 기판층(712)의 일면에 배치되며, 상기 제1전극에서 상기 제1전극(720)의 길이방향을 따라 연장된다. 따라서, 상기 제1연결배선(714)은 수직방향으로 배열될 수 있다. 상기 제1연결배선(714)은 상기 기판층(711)의 접속영역(716)까지 연장되며, 상기 접속영역(716)에서 접속부재(761)와 연결된다. 상기 접속영역(716)은 상기 기판층(711)의 일단부에 형성될 수 있다.
상기 제2연결배선(715)은 상기 기판층(711)의 타면에 형성되며 상기 전도성 접착층(730)에 배치되는 제2전극(740)과 전기적으로 연결된다. 상기 제2연결배선(715)과 상기 제2전극(740)을 연결하기 위하여 상기 전도성 접착층(730)에는 관통홀(741a)이 형성된다. 또한, 상기 기판층(711)에도 상기 관통홀(741a)에 대응하는 관통홀(741b)이 형성된다. 상기 관통홀들(741a, 741b)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
상기 관통홀들(741a, 741b)을 통하여 상기 전도성 접착층(730)의 상면과 기판층(711)의 하면이 전기적으로 연결되나, 다른 방법도 가능하다. 예를 들어, 상기 기판층(711)의 관통홀(741b)에 도전패드를 장착하고, 상기 전도성 접착층(730)에 열 및 압력을 가하면 도전패드와 제2전극(740)의 단부가 전기적으로 연결될 수 있다. 상기 구조에 의하면, 상기 전도성 접착층(730)의 관통홀을 형성하지 않고, 제2전극(740)과 제2연결배선(715)이 전기적으로 연결될 수 있다.
다시 본 도면들을 참조하면. 상기 제2연결배선(715)은 관통홀들(741a, 741b)로부터 상기 제1연결배선(714)이 위치하는 배선기판(710)의 내부를 향하여 연장된다. 이를 통하여, 상기 제1연결배선(714)과 제2연결배선(715)은 배선기판의 두께방향으로 적어도 일부가 중첩되나, 서로 다른 평면상에 배치될 수 있다.
상기 기판층(711)의 양면상에서의 연결배선의 상세 구조는 도 12, 도 13a, 도 13b 및 도 13c를 참조하여 설명한 실시예의 구조가 적용될 수 있다. 이와 같이, 본 발명에 의하면 수직형 타입 반도체 발광 소자가 적용된 디스플레이 장치에서도 베젤(bezel)의 크기를 줄이는 것이 가능하게 된다.
이상에서 설명한 반도체 발광 소자를 이용한 디스플레이 장치는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.

Claims (20)

  1. 제1기판층 및 제2기판층을 구비하는 배선기판;
    상기 배선기판을 덮는 전도성 접착층;
    상기 전도성 접착층에 결합되며, 제1전극 및 제2전극과 전기적으로 연결되는 복수의 반도체 발광 소자들을 포함하며,
    상기 제1기판층에는 상기 제1전극이 배치되고,
    상기 제2기판층은 상기 전도성 접착층을 마주보는 일면과 상기 제1전극을 덮는 타면을 구비하고,
    상기 제2기판층의 일면에는 상기 제1전극과 전기적으로 연결되는 보조전극 및 상기 제2전극이 배치되는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제2기판층의 타면과 마주보는 상기 제1기판층의 일면에는 상기 제1전극 및 제2전극을 상기 복수의 반도체 발광 소자의 구동부와 연결하는 연결배선이 형성되는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 연결배선은,
    상기 제1전극에서 상기 제1전극의 길이방향을 따라 연장되는 제1연결배선; 및
    상기 제2전극과 상기 제1기판층의 관통홀을 통하여 전기적으로 연결되며, 상기 제2전극의 길이방향과 교차하는 방향으로 연장되는 제2연결배선을 포함하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제2연결배선은 상기 제1연결배선을 중심으로 양측에 각각 배치되는 좌측배선과 우측배선을 구비하는 것을 특징으로 하는 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1기판층의 양면에는 상기 제1전극 및 상기 제2전극을 상기 복수의 반도체 발광 소자의 구동부와 연결하는 연결배선이 형성되는 것을 특징으로 하는 디스플레이 장치.
  6. 제5항에 있어서,
    상기 연결배선은,
    상기 제2기판층의 타면과 마주보는 상기 제1기판층의 일면에 배치되며, 상기 제1전극에서 연장되는 제1연결배선; 및
    상기 제1기판층의 타면에 형성되어 상기 제2전극과 전기적으로 연결되는 제2연결배선을 포함하는 디스플레이 장치.
  7. 제6항에 있어서,
    상기 제1연결배선 및 상기 제2연결배선은 상기 배선기판의 두께방향으로 적어도 일부가 서로 중첩되도록 배치되는 것을 특징으로 하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제2전극이 상기 제1연결배선과 적어도 일부가 중첩되는 상기 제2연결배선과 전기적으로 연결되도록 상기 제1기판층 및 상기 제2기판층에는 서로 대응되는 관통홀들이 형성되는 것을 특징으로 하는 디스플레이 장치.
  9. 제6항에 있어서,
    상기 제1기판층에는 상기 제2연결배선을 상기 제1기판층의 일면으로 연장하기 위한 연결 관통홀이 형성되며,
    상기 제2연결배선은 상기 연결 관통홀을 통하여 상기 제1연결배선과 동일평면상에서 상기 구동부와 연결되는 것을 특징으로 하는 디스플레이 장치.
  10. 제6항에 있어서,
    상기 제2연결배선을 상기 제1연결배선과 다른 평면상에서 상기 구동부와 연결하도록, 상기 구동부와 상기 제1연결배선 및 상기 제2연결배선을 접속하는 접속부재는 상기 제1기판층의 양면을 각각 덮도록 형성되는 것을 특징으로 하는 디스플레이 장치.
  11. 제6항에 있어서,
    상기 제2연결배선 중 어느 일부는 일방향으로 연장되고, 다른 일부는 상기 일방향과 반대방향으로 연장되는 것을 특징으로 하는 디스플레이 장치.
  12. 제6항에 있어서,
    상기 배선기판은 상기 제1기판층의 타면을 덮는 베이스 기판을 더 포함하는 디스플레이 장치.
  13. 제1항에 있어서,
    상기 제2기판층에는 상기 보조전극과 상기 제1전극을 전기적으로 연결하는 통로가 형성되도록 상기 제2전극과 평행하며 상기 제1전극과 교차하는 연결홀이 배치되는 것을 특징으로 하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 보조전극은 복수의 보조전극 중 어느 하나이고, 상기 복수의 보조전극은 단일의 연결홀 내에 배치되는 것을 특징으로 하는 디스플레이 장치.
  15. 제13항에 있어서,
    상기 제1전극은 복수의 부분에서 끊어지도록 형성되며, 상기 복수의 부분에는 도금을 위한 별도의 도전체가 배치되는 것을 특징으로 하는 디스플레이 장치.
  16. 제15항에 있어서,
    상기 도전체는 비전해도금에 의하여 상기 복수의 부분에 형성되는 것을 특징으로 하는 디스플레이 장치.
  17. 제16항에 있어서,
    상기 보조전극은 전해도금에 의하여 상기 도전체의 일면상에 형성되는 것을 특징으로 하는 디스플레이 장치.
  18. 베이스층 및 기판층을 구비하는 배선기판;
    상기 기판층을 덮는 전도성 접착층;
    상기 전도성 접착층에 결합되며, 제1전극 및 제2전극과 전기적으로 연결되는 복수의 반도체 발광 소자들을 포함하며,
    상기 기판층에는 상기 제1전극이 배치되고, 상기 전도성 접착층에는 상기 제2전극이 배치되며,
    상기 기판층에는 상기 제1전극 및 상기 제2전극을 상기 복수의 반도체 발광 소자의 구동부와 연결하는 연결배선이 형성되는 것을 특징으로 하는 디스플레이 장치.
  19. 제18항에 있어서,
    상기 연결배선은,
    상기 전도성 접착층과 마주보는 상기 기판층의 일면에 배치되며, 상기 제1전극에서 연장되는 제1연결배선; 및
    상기 기판층의 타면에 형성되며 상기 제2전극과 전기적으로 연결되는 제2연결배선을 포함하는 디스플레이 장치.
  20. 제19항에 있어서,
    상기 전도성 접착층에는 상기 제2전극과 상기 제2연결배선을 전기적으로 연결하기 위한 관통홀이 형성되는 것을 특징으로 하는 디스플레이 장치.
KR1020130127354A 2013-10-24 2013-10-24 반도체 발광 소자를 이용한 디스플레이 장치 KR101476687B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130127354A KR101476687B1 (ko) 2013-10-24 2013-10-24 반도체 발광 소자를 이용한 디스플레이 장치
EP14855075.9A EP3061081B1 (en) 2013-10-24 2014-03-26 Display device using semiconductor light emitting device
PCT/KR2014/002580 WO2015060506A1 (en) 2013-10-24 2014-03-26 Display device using semiconductor light emitting device
CN201480058629.XA CN105684069B (zh) 2013-10-24 2014-03-26 使用半导体发光器件的显示装置
US14/506,294 US9082947B2 (en) 2013-10-24 2014-10-03 Display device using semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130127354A KR101476687B1 (ko) 2013-10-24 2013-10-24 반도체 발광 소자를 이용한 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR101476687B1 true KR101476687B1 (ko) 2014-12-26

Family

ID=52679987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130127354A KR101476687B1 (ko) 2013-10-24 2013-10-24 반도체 발광 소자를 이용한 디스플레이 장치

Country Status (5)

Country Link
US (1) US9082947B2 (ko)
EP (1) EP3061081B1 (ko)
KR (1) KR101476687B1 (ko)
CN (1) CN105684069B (ko)
WO (1) WO2015060506A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160087265A (ko) * 2015-01-13 2016-07-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20160092399A (ko) * 2015-01-27 2016-08-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2016133250A1 (en) * 2015-02-17 2016-08-25 Lg Electronics Inc. Display device using semiconductor light emitting devices
JP2017117815A (ja) * 2015-12-21 2017-06-29 スタンレー電気株式会社 半導体発光装置、及び半導体発光装置の製造方法
KR101771460B1 (ko) * 2015-01-27 2017-08-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20190003198A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 발광 표시 장치
KR101981111B1 (ko) * 2018-08-24 2019-08-28 (주)가온디스플레이 투명 디스플레이 장치, 그리고 그 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150199048A1 (en) * 2014-01-15 2015-07-16 Carestream Health, Inc. Touch panel assembly
US20160054825A1 (en) * 2014-08-25 2016-02-25 Carestream Health, Inc. Touch panels and methods
JP6401285B2 (ja) * 2014-09-26 2018-10-10 東芝ホクト電子株式会社 発光モジュールの製造方法
KR102377794B1 (ko) * 2015-07-06 2022-03-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102342556B1 (ko) 2015-07-31 2021-12-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
TWI568036B (zh) * 2015-11-23 2017-01-21 財團法人工業技術研究院 發光元件
US11114423B2 (en) * 2015-12-01 2021-09-07 Sharp Kabushiki Kaisha Image-forming element
KR102553630B1 (ko) 2016-08-11 2023-07-10 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
KR102650341B1 (ko) * 2016-11-25 2024-03-22 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US11355549B2 (en) 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
WO2019151550A1 (ko) 2018-02-01 2019-08-08 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
TWI816491B (zh) * 2018-02-14 2023-09-21 晶元光電股份有限公司 發光裝置、其製造方法及顯示模組
TWI688308B (zh) 2018-10-12 2020-03-11 聯嘉光電股份有限公司 均勻發光之ｌｅｄ線形光源元件及其方法
KR102085160B1 (ko) * 2019-02-18 2020-04-24 이엘케이 주식회사 디스플레이 패널 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080047839A (ko) * 2006-11-27 2008-05-30 엘지디스플레이 주식회사 디스플레이 소자 모듈 및 이를 구성하는 필름
JP2009224478A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd テープ配線基板及び半導体チップパッケージ
US20100149775A1 (en) * 2003-12-03 2010-06-17 Sang-Ho Park Tape circuit substrate with reduced size of base film
KR20120002708A (ko) * 2010-07-01 2012-01-09 삼성엘이디 주식회사 반도체 발광장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
FR2892594B1 (fr) * 2005-10-21 2007-12-07 Saint Gobain Structure lumineuse comportant au moins une diode electroluminescente, sa fabrication et ses applications
KR101272332B1 (ko) * 2006-07-26 2013-06-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101372084B1 (ko) * 2010-06-29 2014-03-07 쿨레지 라이팅 인크. 항복형 기판을 갖는 전자 장치
US8455895B2 (en) * 2010-11-08 2013-06-04 Bridgelux, Inc. LED-based light source utilizing asymmetric conductors
CN103094274B (zh) * 2011-11-01 2016-02-10 三星电子株式会社 半导体发光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100149775A1 (en) * 2003-12-03 2010-06-17 Sang-Ho Park Tape circuit substrate with reduced size of base film
KR20080047839A (ko) * 2006-11-27 2008-05-30 엘지디스플레이 주식회사 디스플레이 소자 모듈 및 이를 구성하는 필름
JP2009224478A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd テープ配線基板及び半導体チップパッケージ
KR20120002708A (ko) * 2010-07-01 2012-01-09 삼성엘이디 주식회사 반도체 발광장치

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101723437B1 (ko) * 2015-01-13 2017-04-05 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20160087265A (ko) * 2015-01-13 2016-07-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20160092399A (ko) * 2015-01-27 2016-08-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR101688160B1 (ko) 2015-01-27 2016-12-20 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR101771460B1 (ko) * 2015-01-27 2017-08-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US9842764B2 (en) 2015-01-27 2017-12-12 Lg Electronics Inc. Display device using semiconductor light emitting devices and method for manufacturing the same
CN107211502B (zh) * 2015-02-17 2019-05-21 Lg电子株式会社 使用半导体发光器件的显示设备
WO2016133250A1 (en) * 2015-02-17 2016-08-25 Lg Electronics Inc. Display device using semiconductor light emitting devices
KR20160101571A (ko) 2015-02-17 2016-08-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR101673259B1 (ko) 2015-02-17 2016-11-07 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US9627363B2 (en) 2015-02-17 2017-04-18 Lg Electronics Inc. Display device using semiconductor light emitting devices
CN107211502A (zh) * 2015-02-17 2017-09-26 Lg电子株式会社 使用半导体发光器件的显示设备
JP2017117815A (ja) * 2015-12-21 2017-06-29 スタンレー電気株式会社 半導体発光装置、及び半導体発光装置の製造方法
KR20190003198A (ko) * 2017-06-30 2019-01-09 엘지디스플레이 주식회사 발광 표시 장치
KR102495537B1 (ko) * 2017-06-30 2023-02-02 엘지디스플레이 주식회사 발광 표시 장치
KR101981111B1 (ko) * 2018-08-24 2019-08-28 (주)가온디스플레이 투명 디스플레이 장치, 그리고 그 제조 방법
WO2020040550A1 (ko) * 2018-08-24 2020-02-27 (주)가온디스플레이 투명 디스플레이 장치, 그리고 그 제조 방법

Also Published As

Publication number Publication date
CN105684069B (zh) 2018-12-18
EP3061081B1 (en) 2021-03-17
WO2015060506A1 (en) 2015-04-30
EP3061081A1 (en) 2016-08-31
US9082947B2 (en) 2015-07-14
CN105684069A (zh) 2016-06-15
US20150115296A1 (en) 2015-04-30
EP3061081A4 (en) 2017-06-28

Similar Documents

Publication Publication Date Title
KR101476687B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR101476688B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102227085B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR101529934B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20170086366A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20180063687A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20170096471A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20170014950A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20200106039A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20180055549A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102227086B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20180003246A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR101723437B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20180015940A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20180093767A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20160092396A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20150047365A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
CN112655091B (zh) 使用半导体发光元件的显示装置及其制造方法
US20230017298A1 (en) Display apparatus using semiconductor light emitting device and method for manufacturing same
KR101761209B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20230002650A (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
KR20180135335A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
KR20180115173A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20180038272A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102328944B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 4