JP4491948B2 - 素子実装方法および画像表示装置の製造方法 - Google Patents

素子実装方法および画像表示装置の製造方法 Download PDF

Info

Publication number
JP4491948B2
JP4491948B2 JP2000307615A JP2000307615A JP4491948B2 JP 4491948 B2 JP4491948 B2 JP 4491948B2 JP 2000307615 A JP2000307615 A JP 2000307615A JP 2000307615 A JP2000307615 A JP 2000307615A JP 4491948 B2 JP4491948 B2 JP 4491948B2
Authority
JP
Japan
Prior art keywords
elements
substrate
magnification
procedure
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000307615A
Other languages
English (en)
Other versions
JP2002118124A (ja
Inventor
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000307615A priority Critical patent/JP4491948B2/ja
Priority to CNB011424559A priority patent/CN1177252C/zh
Priority to TW090124411A priority patent/TW509969B/zh
Priority to KR1020010061342A priority patent/KR100862543B1/ko
Priority to US09/972,626 priority patent/US6961993B2/en
Publication of JP2002118124A publication Critical patent/JP2002118124A/ja
Application granted granted Critical
Publication of JP4491948B2 publication Critical patent/JP4491948B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/30—Picture reproducers using solid-state colour display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F27/00—Combined visual and audible advertising or displaying, e.g. for public address
    • G09F27/008—Sun shades, shades, hoods or louvres on electronic displays to minimise the effect of direct sun light on the display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/51—Plural diverse manufacturing apparatus including means for metal shaping or assembling
    • Y10T29/5136—Separate tool stations for selective or successive operation on work
    • Y10T29/5137—Separate tool stations for selective or successive operation on work including assembling or disassembling station

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は素子実装方法に関する。より詳しくは、ウェハから切り出された微細な半導体素子を、回路基板にマトリクスアレイ状に実装する技術に関する。例えば、発光ダイオード素子を回路基板上に二次元的に配列して、画像表示装置を製造する技術に関する。
【０００２】
【従来の技術】
図１３の（Ａ）は、平面テレビ用に作成された画像表示装置の一例を示す模式的な斜視図である。アルミナ板などからなる回路基板（実装基板）７の表面には配線１０８と外部接続用の引出し電極１０８ａが形成されている。配線１０８及び引出し電極１０８ａ以外の部分は薄く黒色樹脂で覆われている。配線１０８の一部はパッド電極となっており、これに個々の発光ダイオード素子（ＬＥＤチップ）が固定されている。個々のＬＥＤはその頂面にパッド電極が形成されており、ワイヤ１２０で電気接続が取られる。
【０００３】
（Ｂ）は、（Ａ）に示した画像表示装置の模式的な部分断面図である。個々のＬＥＤチップは回路基板７の配線１０８に対して、ダイボンディングで接続されている。配線１０８以外の部分は黒色樹脂１２３で覆われている。ＬＥＤチップはＰ／Ｎ接合層を備えている。その頂面にはパッド電極１２２が形成されており、細線１２１を用いたワイヤボンディングにより、引出し電極１０８ａに電気接続されている。パッド電極１２２側を正とし配線１０８を負側として電流を供給すると、Ｐ／Ｎ接合層が発光し、所望の表示が得られる。
【０００４】
【発明が解決しようとする課題】
ＬＥＤチップなどの半導体素子はウェハ上に半導体プロセスを用いて形成される。チップサイズを微細化する程ウェハ一枚当たりの取り個数が増える。ＬＥＤチップでは、例えば２０μｍ角まで微細化されている。一方、画像表示装置（ディスプレイ）は、用途によって高精細化及び大形化が進んでおり、例えばプラズマディスプレイなどでは５０インチの対角寸法を有するディスプレイ用基板に、４００万個程度の画素が形成されている。しかし、ＬＥＤなどの２０μｍ角程度の微細な個別素子を対角寸法が５０インチに及ぶ実装基板に対して数百万個程度まで精度よく配列することは、実装技術上多大の労力及び作業時間を要し、解決すべき課題となっている。これに対処する為、従来から、種々の方策が提案されているが、実用的な水準までに至っていない。例えば、米国特許５７８３８５６号や５８２４１８６号では、実装基板のチップを配列すべき箇所に無数の凹部を設け、流体運動を利用して微細なチップを自動的に凹部にはめ込んでいく技術が開示されている。しかしながら、実装すべきチップの位置に加え方位が問題となる場合には必ずしも効果的ではない。又、特開昭５６−１７３８５号公報には、転写を繰り返してウェハ側から実装基板側にチップを移動する技術が提案されている。しかしながら、微細なチップを大型の実装基板に効率的に配列する具体的な手段までは開示されていない。
【０００５】
【課題を解決するための手段】
上述した従来の技術の課題に鑑み、本発明は微細な素子を効率的且つ精密に回路基板に配列可能な素子実装方法を提供することを目的とする。係る目的を達成為に以下の手段を講じた。即ち、本発明に係る素子実装方法は、ウェハ上に所定の周期で配列された複数の素子を、該配列を維持したまま個々の素子に分離する素子分離工程と、個々に分離した素子を操作して、互いの間隔が該周期を所定の倍率で拡大した寸法となる様に、各素子を再配列する再配列工程と、再配列した状態を保持したまま各素子を実装基板に転写する転写工程とからなる。
【０００６】
好ましくは、前記再配列工程は、該周期の整数倍に相当する間隔で飛び々に該素子を選択して再配列する間引選択手順を含み、前記転写工程は、選択された素子を実装基板の一部分に転写する部分転写手順を含み、該間引選択手順と該部分転写手順を繰り返して複数の素子を該実装基板の全体に転写する。例えば、前記間引選択手順は、ウェハの表面上で該配列を維持したまま分離した状態にある複数の素子のうち選択した素子のみにウェハの裏面からエネルギービームを照射して剥離し、仮基板に剥離した素子を仮転写して再配列する一方、前記部分転写手順は該仮基板に仮転写した素子を実装基板に本転写する。或いは、前記再配列工程は、所定の倍率で拡大可能な担体の上に該配列を維持したまま個々の素子を固定する固定手順と、該担体を所定の倍率で拡大し各素子の間隔が該周期を該倍率で拡大した寸法となる様に広げる拡大手順とを行なう。例えば、前記固定手順は、所定の倍率で変形可能なフィルム状の担体の上に個々の素子を固定し、前記拡大手順は該フィルム状の担体を所定の倍率で延伸する。或いは、前記固定手順は、所定の倍率で展開可能な様にあらかじめ折りたたまれた担体の上に個々の素子を固定し、前記拡大手順は該担体を該所定の倍率で展開する。
【０００７】
好ましくは、前記素子分離工程は、所定の周期で縦横二次元的に配列する様に複数の素子を分離し、前記再配列工程は各素子を縦横一方に一次元的に再配列した後、各素子を縦横他方に一次元的に再配列する。又、前記再配列工程は、第一の倍率で一回目の再配列を行ない、続いて第二の倍率で二回目の再配列を行なって、第一の倍率と第二の倍率の積が該所定の倍率となる様に再配列する。又、前記素子分離工程は、半導体ウェハ上に発光素子を集積形成した後個々に分離し、前記転写工程は該発光素子を所定の間隔で画像表示装置の実装基板に転写する。
【０００８】
本発明によれば、ウェハ上で個々に分離した素子をまとめて操作することにより、各素子を再配列する。その際、再配列された素子の間隔が所定の倍率で拡大される様にしている。その後、再配列した状態をそのまま実装基板に転写することで、効率的且つ精密な素子実装を実現できる。
【０００９】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明に係る素子実装方法の基本的な概念を示す模式的である。（Ａ）は実装前の素子配列を示し、（Ｂ）は実装後の素子配列を示している。本素子実装方法は、基本的に、素子分離工程と、再配列工程と、転写工程とからなる。素子分離工程では、所定の周期Ｄで配列する様に複数の素子をウェハ１上に形成した後、配列を維持したまま個々の素子に分離する。本例では、素子としてウェハ１上にＬＥＤチップを形成している。また、複数の素子を平面的に配列している。次に、再配列工程では、個々に分離した素子を操作して、互いの間隔Ｇが周期Ｄを所定の倍率で拡大した寸法となる様に、各素子を再配列する。この後転写工程では、再配列した状態を維持したまま各素子を実装基板７に転写する。本例では、回路配線が形成された実装基板７にＬＥＤチップをマトリクス状に配列することで、画像表示装置を得ている。即ち、素子分離工程では、半導体ウェハ１上に発光素子（ＬＥＤ）を集積形成した後個々に分離し、転写工程では発光素子（ＬＥＤ）を所定の間隔Ｇで画像表示装置の実装基板７に転写している。但し、本発明はこれに限られるものではなく、様々な素子に適用可能である。例えば、発光素子に加え、同じく半導体プロセスで作成された発光素子駆動用のドライバチップを、回路基板上に発光素子と隣接して実装することができる。あるいは、基板(例えば、シリコン基板)上に形成された複数の駆動素子(例えば、薄膜トランジスタ、スイッチングトランジスタ)を液晶セルの画素位置に対応するように配置し直すこともできる。この方法によると、複数の駆動素子を製造するための基板のサイズに依存することなくサイズの大きい液晶表示装置を製造することができる。また、カラーフィルタも画素位置に対応するように配置できる。すなわち、画素位置等の所定の位置に特定の部材を配置できる。あるいは、微細なコイルに加え増幅器やフィルタを形成したアンテナ素子を、基板上に実装することで、平面アンテナを製造することも可能である。あるいは、レーザダイオード素子を基板に実装して、通信用の光学機器を製造することも可能である。本発明の基本的な概念は、微小な周期で形成された微細な素子を、拡大された間隔で大型の実装基板に配列することである。
【００１０】
図示の例では、再配列工程は、周期Ｄの整数倍に相当する間隔Ｇで飛び々にＬＥＤ素子を選択して再配列する間引選択手順を含む。又、転写工程は、選択されたＬＥＤ素子を実装基板７の一部分に転写する部分転写手順を含む。この間引選択手順と部分転写手順を繰り返して、多数のＬＥＤ素子を実装基板７の全体に転写する。図示の例では、Ｇ＝１０・Ｄである。実装基板７はウェハ１の１０倍の長さ寸法を有する。面積では、実装基板７はウェハ１の１００倍となっている。図示の例では、最初にウェハ１から選択されたＬＥＤ１，ＬＥＤ１１，・・・のみが、実装基板７の一部に転写されている。ＬＥＤの選択を行方向（横方向）に１０回繰り返し、列方向（縦方向）に１０回繰り返す。行方向及び列方向を合わせると間引選択手順及び部分転写手順を１００回行なうことで、ウェハ１から実装基板７に全てのＬＥＤチップを拡大転写することができる。係る方式により、小さなＬＥＤチップを実装基板に対して多数同時に整列させることができる為、高精細な画像表示装置を比較的安価に作成可能である。以下、間引選択手順と部分転写手順を繰り返す方式を、「選択転写」と呼ぶ場合がある。一回の選択転写で選択されるＬＥＤは、ウェハ１の全体に分散している。その分、個々のＬＥＤチップの動作特性のばらつきも均一化する。この様にばらつきが均一化されたＬＥＤを実装基板７に配列することにより、実装基板７上でも個々のＬＥＤの動作特性のばらつきが均一化される。従って、個々のＬＥＤの消費電力も局部的な差がなくなり、基板７全体に亘って温度のばらつきが少なくなる。又、選択されたＬＥＤチップは、ウェハ１上での寸法精度を維持したまま実装基板７に転写できるので、高い実装精度を実現できる。実装基板７上で個々のＬＥＤの位置調整を行なう必要がなく、選択転写毎に、基板７に対する大まかな位置調整を行なえばよい。従って、実装における位置調整の手間が少なくなる。
【００１１】
図２は、選択転写の実施例を模式的に表わした図面である。本例では、理解を容易にする為、選択転写を９回繰り返してウェハ１側の素子を実装基板７に拡大配列している。まず（１）に示す様に、ウェハ１上に形成され且つ個々に分離された複数の素子を用意する。本明細書では、元の配列周期を維持したまま分離された素子の集合を「マイクロチップアレイ」と呼ぶ場合がある。本例では、マイクロチップアレイは９×９＝８１個の素子を含み、これを９ブロックに分けている。各ブロックの左上にある素子を選択して一回目の選択転写を行なう。続いて（２）に示す様に、各ブロックから次の素子を選択して二回目の選択転写を行なう。この様にして選択転写を繰り返すと（８）に示す様に、マイクロチップアレイ側には各ブロックにつき一個の素子のみが残される。最後に（９）に示す様に九回目の選択転写を行なうことで、拡大再配列的な素子実装が実現する。
【００１２】
図３は、本発明に従って製造された画像表示装置の一例を示す模式図である。本例は、赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の三色ＬＥＤを対角寸法が５０インチの回路基板に実装したカラー画像表示装置である。ウェハ１Ｒには赤色ＬＥＤチップが集積形成されている。チップサイズは例えば２０μｍ角である。ウェハ１Ｇには緑色ＬＥＤチップが同様に集積形成されている。ウェハ１Ｂには青色ＬＥＤチップが同様に集積形成されている。これら三枚のウェハに対してそれぞれ選択転写を適用することで、５０インチの対角寸法を有する基板に４００万個に及ぶチップを精密且つ効率的に実装できる。尚、各ウェハから取り出されるチップの占める面積は対角寸法で２インチである。実装基板７の一画素分を拡大して示すと、縦横に配列した配線の各交差部に、ＬＥＤチップや付随するドライバチップなどが精密に配列されている。
【００１３】
図４は、図３に示した画像表示装置の一画素分を示す模式的な拡大図である。図では一画素分の領域をＶ１×Ｈ１で表わしてある。実装基板７上には、横方向に延在するアドレス線ＡＤＤと二本の電源線ＰＷ１，ＰＷ２が所要の間隔で形成されている。その線幅は、発光ダイオード（ＬＥＤ）や電流保持回路（ドライバ）のチップサイズに比較して広い。又、同じ画素内には縦方向に各発光ダイオード毎の信号線ＤＬＲ，ＤＬＧ，ＤＬＢが所要の間隔で形成されている。これら信号線ＤＬＲ，ＤＬＧ，ＤＬＢもアドレス線ＡＤＤと同様の寸法で形成されている。
【００１４】
本実施例の画像表示装置では、発光ダイオードＤＲ，ＤＧ，ＤＢがマトリクス状に配列され、所要の画像信号に応じて発光を行なう。当該画素において、赤色発光ダイオードＤＲ、緑色発光ダイオードＤＧ及び青色発光ダイオードＤＢの順にダイオードが配列されており、これら三つの発光ダイオードが一つの画素の組を構成する。各発光ダイオードＤＲ，ＤＧ，ＤＢはそれぞれほぼ正方形の微小なサイズを以て実装されたチップ構造を有している。各発光ダイオードＤＲ，ＤＧ，ＤＢは電源線ＰＷ１と電源線ＰＷ２の間の領域に実装される。
【００１５】
本画像表示装置においては、各発光ダイオードＤＲ，ＤＧ，ＤＢに電気的に接続され、各発光ダイオードＤＲ，ＤＧ，ＤＢを流れる電流を保持する為の電流保持回路（ドライバ）ＰＴが各ＬＥＤ素子毎に形成されている。この電流保持回路ＰＴは、トランジスタと容量を有する回路構成からなり、特に電流保持回路ＰＴは個別のチップ状に形成され微小なサイズを以て実装基板７に実装されたものである。本例では、各発光ダイオードＤＲ，ＤＧ，ＤＢと電流保持回路ＰＴを形成したドライバチップがほぼ同一のチップサイズを有している。この様なほぼ同一のチップサイズとすることで、同じ実装工程での実装が可能となり、製造工程を容易化することができる。これら各電流保持回路ＰＴは電源線ＰＷ１とアドレス線ＡＤＤの間の領域に実装される。
【００１６】
各発光ダイオードＤＲ，ＤＧ，ＤＢと電流保持回路ＰＴの間及び各信号線ＤＬＲ，ＤＬＧ，ＤＬＢやアドレス線ＡＤＤ、電源線ＰＷ１，ＰＷ２の間には、配線の必要から配線部２２〜２６が形成されている。配線部２２は縦方向を長手方向とする帯状小領域であり、発光ダイオードと電源線ＰＷ２を接続する。配線部２３は縦方向を長手方向とする帯状領域であり、発光ダイオードＤＲ，ＤＧ，ＤＢとその発光ダイオードＤＲ，ＤＧ，ＤＢを駆動する電流を保持する為の電流保持回路ＰＴの間をそれぞれ接続する。配線部２４は発光ダイオードから横方向に延在された後、電源線ＰＷ１に接続する為に縦方向に延在された帯状の領域であり、電流保持回路ＰＴと電源線ＰＷ１の間を接続する。配線部２５は縦方向を長手方向とする帯状の小領域であり、電流保持回路ＰＴとアドレス線ＡＤＤの間を接続する。配線部２６は横方向に延在した帯状の小領域であり、電流保持回路ＰＴと信号線ＤＬＲ，ＤＬＧ，ＤＬＢの間をそれぞれ接続する。これら各配線部２２〜２６は各発光ダイオードＤＲ，ＤＧ，ＤＢを微小なサイズを以て実装基板７に実装する場合に、接合用の導電材を載置することができるものであり、電流保持回路ＰＴのチップを同様に微細なサイズを以て実装基板７に実装する場合にも接合用導電材を載置することができるものである。
【００１７】
図５は、図３及び図４に示した画像表示装置の回路図である。図中、ダイオード３１がＬＥＤチップであり、画像信号に応じて所定の色の発光を行なう。尚、ダイオード３１は赤、緑、青の三色であり、水平方向（横方向）で並ぶ三つのダイオード３１が一つの画素を構成しているが、回路図中では説明を簡素化する為に色の区別をせずに示している。ダイオード３１に接続されたトランジスタ３２，３３と容量３４が電流保持回路を構成する。電源線ＰＷ１と電源線ＰＷ２の間でダイオード３１と直列にトランジスタ３２が接続され、トランジスタ３２がオン状態の場合に限り、ダイオード３１は発光する。電源線ＰＷ１と電源線ＰＷ２の一方は接地電圧を供給し他方は電源電圧を供給する。このトランジスタ３２のゲートには容量３４の一方の端子とスイッチングトランジスタとして機能するトランジスタ３３のソース・ドレイン領域の一方が接続する。このトランジスタ３３の他方のソース・ドレイン領域は画像信号が供給される信号線ＤＬに接続され、トランジスタ３３のゲートは横方向に延在するアドレス線ＡＤＤに接続される。
【００１８】
アドレス線ＡＤＤはシフトレジスタ回路３６によって選択的にレベルが切り換えられる構造となっており、例えば複数のアドレス線の一本だけが高レベルにシフトして、その水平アドレスが選択されたことになる。信号線ＤＬは画像信号を各発光ダイオード３１に伝える為の配線であり、一列の発光ダイオード３１に対して一本の信号線ＤＬが対応する。アドレス線ＡＤＤはシフトレジスタ回路３６によって選択的にレベルシフトされるが、信号線ＤＬはシフトレジスタ・トランスファゲート回路３５によって走査され、選択された信号線ＤＬにはシフトレジスタ・トランスファゲート回路３５を介して画像信号が供給される。
【００１９】
トランジスタ３２のゲートに接続され且つトランジスタ３３の一方のソース・ドレイン領域に接続する容量３４は、トランジスタ３２のゲートの電位をトランジスタ３３がオフ状態となった際に維持する機能を有する。この様にトランジスタ３３がオフとなった場合でも、ゲート電圧を維持できる為に、発光ダイオード３１を駆動し続けることが可能である。
【００２０】
ここで簡単に動作を説明する。水平アドレス線ＡＤＤにシフトレジスタ回路３６から電圧を印加してアドレスを選択すると、その選択されたラインのスイッチングトランジスタ３３がオン状態となる。その時に、垂直方向（縦方向）に延在されている信号線ＤＬに画像信号を電圧として加えると、その電圧がスイッチングトランジスタ３３を介してトランジスタ３２のゲートに到達するが、同時に容量３４にもそのゲート電圧が蓄電され、その容量３４がトランジスタ３２のゲート電圧を維持する様に動作する。水平方向（横方向）のアドレス線ＡＤＤの選択動作が停止した後、選択にかかるアドレス線の電位が再び低レベルに遷移してトランジスタ３３がオフ状態となった場合でも、容量３４はゲート電圧を維持し続け、原理的には次のアドレス選択が生じるまで、容量３４は選択時のゲート電圧を保持し続けることができる。この容量３４がゲート電圧を維持している間は、トランジスタ３２はその維持された電圧に応じた動作を行ない、発光ダイオード３１に駆動電流を流し続けることが可能である。この様に発光ダイオード３１が発光している時間を長く保つことで、個々の発光ダイオードの駆動電流を低くしても画像全体の輝度を高くすることができる。従って、発光ダイオード３１のチップを可能な限り微細化することが可能である。
【００２１】
次に図６〜図８を参照して、図３〜図５に示した画像表示装置の製造方法を説明する。尚、本例では、チップを基板に実装する際、間引選択手順と部分転写手順を繰り返す選択転写方式を採用している。特に本例では、間引選択手順は、ウェハの表面上で配列を維持したまま分離した状態にある複数の素子のうち選択した素子のみにウェハの裏面からエネルギービーム（例えばレーザビーム）を照射して剥離し、仮基板に剥離した素子を仮転写して再配列する一方、部分転写手順は、仮基板に仮転写された素子を実装基板に本転写している。以下、ＬＥＤチップの形成から基板に対する実装まで順を追って説明する。
【００２２】
まず図６の（Ａ）に示す様に、サファイア基板５１を用意し、図示しない低温、高温のバッファ層を形成した後、第２導電型クラッド層５２、活性層５３、第１導電型クラッド層５４が順次積層される。サファイア基板５１が素子形成用のウェハとなる。ここで第２導電型クラッド層５２、活性層５３、第１導電型クラッド層５４は、例えば青色や緑色の発光ダイオードを製造する場合には、窒化ガリウム系結晶成長層とすることができる。この様な各層の成長によって、サファイア基板５１上にはｐｎ接合を有したダブルヘテロ構造の発光ダイオードが形成される。
【００２３】
次に（Ｂ）に示す様に、フォトリソグラフィ技術を用い、更に蒸着と反応性イオンエッチングを利用して、第２導電型クラッド層５２に接続する様にｎ型電極５５が形成され、更に第１導電型クラッド層５４に接合する様にｐ型電極５６も形成される。各電極５５，５６が各素子毎に形成されたところで、各素子の周囲を分離する様に分離溝５７が形成される。この分離溝５７のパタンは一般的に残される発光ダイオードを正方形状とする為に格子状となるが、これに限定されず他の形状でもよい。この分離溝５７の深さはサファイア基板５１の主面が露出する深さであり、第２導電型クラッド層５２は分離溝５７によって分離されたものとなる。正方形状とされる発光ダイオードのサイズは、その占有面積が例えば２５μｍ2 以上で１００００μｍ2 以下とされる程度の大きさであり、一辺のサイズは従って５μｍ〜１００μｍ程度である。
【００２４】
（Ｃ）に示す様に、一時保持用基板（仮基板）６０を用意する。この一時保持用基板６０は各発光ダイオードを転写する場合に保持する為の仮基板である。この一時保持用基板６０の表面には粘着材層６１が塗布されており、その粘着材層６１の表面６２を、既に分離溝５７が形成された発光ダイオード側に圧着する。すると、粘着材層６１の表面６２には各発光ダイオードの表面側が粘着することになる。
【００２５】
次に、図７の（Ｄ）に示す様に、エネルギービームとして例えばエキシマレーザ光などの高出力パルス紫外線レーザを、サファイア基板５１の裏面側から表面側に透過する様に照射する。この時、間引選択手順によってあらかじめ選択された発光ダイオード（図の例では四個の発光ダイオードのうち左側から二番目の発光ダイオード）のみにレーザ光を照射する。この高出力パルス紫外線レーザの照射によって、サファイア基板５１と結晶層である第２導電型クラッド層５２の界面近傍で、例えば窒化ガリウム層が窒素ガスと金属ガリウムに分解し、第２導電型クラッド層５２とサファイア基板５１の間の接合力が弱くなる。
【００２６】
その結果（Ｅ）に示す様に、選択された発光ダイオードのみ、サファイア基板５１と結晶層である第２導電型クラッド層５２との間を容易に剥離することができる。この結果、選択された発光ダイオードのみが、一時保持用基板６０側に転写される。
【００２７】
この後（Ｆ）に示す様に、一時保持用基板６０に転写された発光ダイオードを、別の仮基板７０側に再転写する。尚、図示を省略するが仮基板７０は、一時保持用基板６０と同様の構成を有しており、粘着材層を備えている。
【００２８】
図８の（Ｇ）は、選択された発光ダイオードが、一時保持用基板６０側から仮基板７０側に再転写された後の状態を表わしている。
【００２９】
この後（Ｈ）に示す様に、配線用基板（実装基板）７を用意する。この配線用基板７上には所要の信号線やアドレス線、電源線や接地線などの配線電極８１があらかじめ形成されている。配線用基板７は、例えばガラス基板や、合成樹脂又は絶縁層で形成された金属基板、あるいはシリコン基板などの半導体製造に汎用的な基板であり、アドレス線やデータ線を求められる精度で形成可能な基板であれば、どのような材質であってもよい。配線電極８１上には接合用導電材８２が形成されている。この接合用導電材８２は圧着されることで変形しながら且つ電気的な接続を果たす材料であればよい。
【００３０】
最後に（Ｉ）に示す様に、仮基板７０を配線用基板７に近づけ、所定の位置に発光ダイオードを圧着させて当該発光ダイオードを実装する。この非パッケージ状態の発光ダイオードの圧着によって接合用導電材８２は変形するが、確実に固定されて実装を完了する。係る発光ダイオードの実装作業を全部のダイオードについて繰り返して行なうことでマトリクス状に画素が配列された画像表示装置が完成する。電流保持回路についても同様の非パッケージ状態のまま実装することができ、電流保持回路を有する回路構成も容易に製造することができる。尚、上述した実施例では、サファイア基板を用いてレーザ剥離方式により発光ダイオードを転写している。サファイア基板に代えてＧａＮ基板を用いた場合には、レーザ剥離方式を有効化する為、紫外線吸収用の元素（例えばＩｎ）を基板に添加しておくことが好ましい。
【００３１】
図９は、本発明に係る素子実装方法の他の実施形態を示す模式図である。本例も、ＲＧＢ三色のＬＥＤを回路基板に実装して、カラー画像表示装置を製造している。図１及び図２に示した素子実装方法と異なる点は、二段階方式を採用したことである。即ち、ＬＥＤチップの再配列工程は、第一の倍率で一回目の再配列を行ない、続いて第二の倍率で二回目の再配列を行なって、第一の倍率と第二の倍率の積が目標の倍率となる様にしている。この場合、一回目の再配列工程と、二回目の再配列工程では、別々の手法を用いてＬＥＤチップを操作することができる。
【００３２】
まず（０）に示す様に、ＲＧＢ三色の各々について、マイクロチップアレイ１Ｒ，１Ｇ，１Ｂを用意する。各マイクロチップアレイは、２０μｍ角のチップを２５μｍ周期で形成分離してある。
【００３３】
次に（１）に示す様に一回目の再配列工程を行ない、倍率８で各マイクロチップアレイのチップを拡大再配列している。従って、一回目の再配列後では、ＬＥＤチップＤＲ，ＤＧ，ＤＢはそれぞれ、２００μｍピッチで二次元的に整列している。尚、ＬＥＤチップは埋め込み型とされ、１６０μｍ角となる。
【００３４】
続いて（２）に示す様に、倍率３で二回目の再配列工程を行なう。これにより、元のチップの周期２５μｍは、８×３＝２４倍され、最終的なＬＥＤチップの配列ピッチは６００μｍまで拡大される。二回目の再配列工程では、拡大率を３とすることで、各色のＬＥＤチップＤＲ，ＤＧ，ＤＢを順に配列することが可能となる。ＤＲ，ＤＧ，ＤＢ一組で一画素を構成する。
【００３５】
図１０は、本発明に係る素子実装方法の別の実施形態を示す模式図であり、特に再配列工程を表わしている。（Ａ）に示す様に、まず所定の周期Ｄで形成分離されたＬＥＤチップを保持するウェハ１と、所定の倍率Ｇで拡大可能な担体９０を用意する。次に（Ｂ）に示す様に、所定の倍率で拡大可能な担体９０の上に、元の配列を維持したまま個々のＬＥＤチップを固定する固定手順を行なう。この後（Ｃ）に示す様に、担体９０を所定の倍率で拡大し各ＬＥＤチップの間隔Ｇが、元の周期Ｄを所定の倍率で拡大した寸法となる様に広げる拡大手順を行なう。特に本実施形態では、（Ｂ）の固定手順において、所定の倍率で展開可能な様にあらかじめ折りたたまれた担体９０の上に個々のＬＥＤチップをウェハ１側から転写固定する。又（Ｃ）の拡大手順では、担体９０を所定の倍率で展開する。これら固定手順及び拡大手順により、自動的にＬＥＤチップを拡大再配列することが可能である。尚、この様な蛇腹方式を採用した場合、二次元的な配列を一回で拡大再配列することは難しい。そこで、蛇腹方式の場合、一次元的な拡大再配列を二回行なって最終的に二次元的な拡大再配列を行なえばよい。即ち、素子形成分離工程では、所定の周期で縦横二次元的に再配列する様に複数の素子を形成分離する。この後の再配列工程では、各素子を縦横一方に一次元的に蛇腹方式で拡大再配列した後、各素子を縦横他方に蛇腹方式で一次元的に再配列すればよい。尚、所定の倍率で展開可能な様にあらかじめ折りたたまれた担体の材質としては、例えばアルミホイルなどを用いることができる。
【００３６】
図１１は、本発明に係る素子実装方法の更に別の実施形態を示す模式図である。基本的には、図１０に示した先の実施形態と同様である。異なる点は、担体として、展開可能な様にあらかじめ折りたたまれたものに代え、所定の倍率で弾性変形又は塑性変形可能なフィルム状の材質を用いていることである。（Ａ）に示す様に、まず所定の倍率で弾性変形可能なフィルム状の担体９０ａの上に、個々のＬＥＤチップを固定する。フィルム状の担体９０ａとしては、例えば互いに直交する方向に同一の割合で二軸延伸可能なプラスチックフィルムを用いることができる。この後（Ｂ）に示す様に、フィルム状の担体９０ａを所定の倍率で縦横両方向に二軸延伸する。これにより、ＬＥＤチップを自動的に拡大再配列することが可能である。拡大再配列されたＬＥＤをそのまま実装基板側に転写する。
【００３７】
図１２は、本発明に係る素子実装方法の更に別の実施形態を示す模式図である。本実施形態は、先の選択転写方式と延伸方式を組み合わせている。まず（Ａ）に示す様に、素子形成分離工程を行ない、所定の周期で縦横二次元的に配列する様に複数のＬＥＤチップをウェハ１上に形成分離しておく。続いて（Ｂ）に示す様に、一回目の再配列工程を行ない、選択転写方式を用いて、各ＬＥＤチップを例えば横方向に担体９０ｂの上に一次元的に再配列する。この担体９０ｂは、縦方向に所定の倍率で一軸延伸可能なフィルムからなる。続いて（Ｃ）に示す様に、横方向に拡大再配列されたＬＥＤチップの状態をそのまま維持して、フィルム状の担体９０ｂをストライプ状に切断する。最後に（Ｄ）に示す様に、切断されたストライプ状の担体９０ｂを一軸延伸し、ＬＥＤチップを縦方向に一次元的に再配列する。この結果、（Ａ）と（Ｄ）を比較すれば明らかな様に、ＬＥＤチップは二次元的に拡大再配列されたことになる。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、素子分離工程と拡大再配列工程と転写工程とを行なうことで、効率的且つ高精度で、微細なチップをウェハから基板に実装することが可能となり、製品の低コスト化及び高精度化が可能になる。
【図面の簡単な説明】
【図１】本発明に係る素子実装方法の実施形態を示す模式図である。
【図２】図１に示した実施形態の詳細説明図である。
【図３】図１及び図２の実施形態で製造された画像表示装置を示す模式図である。
【図４】図３に示した画像表示装置の一画素分を示す模式図である。
【図５】図３に示した画像表示装置の等価回路図である。
【図６】図３に示した画像表示装置の製造方法を示す工程図である。
【図７】図３に示した画像表示装置の製造方法を示す工程図である。
【図８】図３に示した画像表示装置の製造方法を示す工程図である。
【図９】本発明に係る素子実装方法の他の実施形態を示す模式図である。
【図１０】別の実施形態を示す模式図である。
【図１１】更に別の実施形態を示す模式図である。
【図１２】更に別の実施形態を示す模式図である。
【図１３】従来の画像表示装置の一例を示す模式図である。
【符号の説明】
１・・・ウェハ、７・・・実装基板、ＬＥＤ・・・発光素子

Claims (8)

  1. サファイア基板上に成長させた窒化ガリウム系結晶成長層により形成され、所定の周期で配列された複数の素子を、該配列を維持したまま個々の素子に分離する素子分離工程と、
    前記個々に分離した素子を操作して、互いの間隔が前記周期を所定の倍率で拡大した寸法となる様に、各素子を再配列する再配列工程と、
    前記再配列した状態を保持したまま各素子を実装基板に転写する転写工程とを有し、
    前記再配列工程は、前記周期の整数倍に相当する間隔で飛び々に前記素子を選択して再配列する間引選択手順を含み、
    前記転写工程は、前記選択された素子を前記実装基板の一部分に転写する部分転写手順を含み、前記間引選択手順と前記部分転写手順とを繰り返して複数の素子を前記実装基板の全体に転写し、
    前記間引選択手順は、前記サファイア基板の表面上で前記配列を維持したまま分離した状態にある前記複数の素子のうち選択した素子のみに前記サファイア基板の裏面からパルス紫外線レーザのレーザ光を表面側に透過するように照射して剥離し、仮基板に剥離した素子を仮転写して再配列する一方、前記部分転写手順は該仮基板に仮転写した素子を前記実装基板に本転写する素子実装方法。
  2. 前記再配列工程は、所定の倍率で拡大可能な担体の上に前記配列を維持したまま個々の素子を固定する固定手順と、該担体を所定の倍率で拡大し各素子の間隔が前記周期を該倍率で拡大した寸法となる様に広げる拡大手順とを行なう請求項１記載の素子実装方法。
  3. 前記固定手順は、所定の倍率で変形可能なフィルム状の担体の上に個々の素子を固定し、前記拡大手順は該フィルム状の担体を所定の倍率で延伸する請求項２記載の素子実装方法。
  4. 前記固定手順は、所定の倍率で展開可能な様にあらかじめ折りたたまれた担体の上に個々の素子を固定し、前記拡大手順は該担体を該所定の倍率で展開する請求項２記載の素子実装方法。
  5. 前記素子分離工程は、所定の周期で縦横二次元的に配列する様に複数の素子を分離し、前記再配列工程は各素子を縦横一方に一次元的に再配列した後、各素子を縦横他方に一次元的に再配列する請求項１記載の素子実装方法。
  6. 前記再配列工程は、第一の倍率で一回目の再配列を行ない、続いて第二の倍率で二回目の再配列を行なって、第一の倍率と第二の倍率の積が該所定の倍率となる様に再配列する請求項１記載の素子実装方法。
  7. 前記素子は発光素子であり、前記転写工程は該発光素子を所定の間隔で画像表示装置の実装基板に転写する請求項１記載の素子実装方法。
  8. サファイア基板上に成長させた窒化ガリウム系結晶成長層により形成され、所定の周期で配列された複数の素子を、前記配列を維持したまま個々の素子に分離する素子分離工程と、
    前記個々に分離した素子を操作して、互いの間隔が前記周期を所定の倍率で拡大した寸法となる様に、各素子を再配列する再配列工程と、
    前記再配列した状態を保持したまま各素子を実装基板に転写する転写工程とを有し、
    前記再配列工程は、前記周期の整数倍に相当する間隔で飛び々に上記素子を選択して再配列する間引選択手順を含み、
    前記転写工程は、選択された素子を前記実装基板の一部分に転写する部分転写手順を含み、前記間引選択手順と前記部分転写手順とを繰り返して複数の素子を前記実装基板の全体に転写し、
    前記間引選択手順は、前記サファイア基板の表面上で前記配列を維持したまま分離した状態にある前記複数の素子のうち選択した素子のみに前記サファイア基板の裏面からパルス紫外線レーザのレーザ光を表面側に透過するように照射して剥離し、仮基板に剥離した素子を仮転写して再配列する一方、前記部分転写手順は該仮基板に仮転写した素子を前記実装基板に本転写する画像表示装置の製造方法。
JP2000307615A 2000-10-06 2000-10-06 素子実装方法および画像表示装置の製造方法 Expired - Lifetime JP4491948B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000307615A JP4491948B2 (ja) 2000-10-06 2000-10-06 素子実装方法および画像表示装置の製造方法
CNB011424559A CN1177252C (zh) 2000-10-06 2001-09-30 器件安装方法
TW090124411A TW509969B (en) 2000-10-06 2001-10-03 Device mounting method
KR1020010061342A KR100862543B1 (ko) 2000-10-06 2001-10-05 소자 실장 방법
US09/972,626 US6961993B2 (en) 2000-10-06 2001-10-05 Method of transferring and mounting elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000307615A JP4491948B2 (ja) 2000-10-06 2000-10-06 素子実装方法および画像表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002118124A JP2002118124A (ja) 2002-04-19
JP4491948B2 true JP4491948B2 (ja) 2010-06-30

Family

ID=18788097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000307615A Expired - Lifetime JP4491948B2 (ja) 2000-10-06 2000-10-06 素子実装方法および画像表示装置の製造方法

Country Status (5)

Country Link
US (1) US6961993B2 (ja)
JP (1) JP4491948B2 (ja)
KR (1) KR100862543B1 (ja)
CN (1) CN1177252C (ja)
TW (1) TW509969B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453759B2 (en) 2015-09-11 2019-10-22 Sharp Kabushiki Kaisha Image display device
KR102173090B1 (ko) * 2019-09-04 2020-11-03 (주)라이타이저 캐리어 기판의 선택적 전사 방법, 이를 이용한 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR20210112878A (ko) * 2020-03-06 2021-09-15 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
US11387384B2 (en) 2019-04-16 2022-07-12 Samsung Electronics Co., Ltd. LED transferring method and display module manufactured by the same

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4691793B2 (ja) * 2001-02-06 2011-06-01 ソニー株式会社 素子配列型装置の製造方法
US6882331B2 (en) * 2002-05-07 2005-04-19 Jiahn-Chang Wu Projector with array LED matrix light source
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
KR100945357B1 (ko) 2002-12-27 2010-03-08 엘지디스플레이 주식회사 액정 표시 소자의 제조 방법
US7408566B2 (en) * 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
US7622367B1 (en) 2004-06-04 2009-11-24 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
JP2006093490A (ja) * 2004-09-27 2006-04-06 Sony Corp 発光ダイオードバックパネルおよびその製造方法ならびに発光ダイオードディスプレイおよびその製造方法ならびに発光ダイオード照明装置およびその製造方法ならびに発光ダイオードアレイ装置およびその製造方法
US20060264006A1 (en) * 2005-05-19 2006-11-23 Avery Dennison Corporation Method and apparatus for RFID device assembly
JP2008122681A (ja) * 2006-11-13 2008-05-29 Sony Corp 物品の実装方法、発光ダイオード表示装置の製造方法、及び、物品中間物の仮固定用基板への仮固定方法
TW200845423A (en) * 2006-12-04 2008-11-16 Alps Electric Co Ltd Light emitting device and projector
KR101610885B1 (ko) * 2007-01-17 2016-04-08 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
US20080197378A1 (en) * 2007-02-20 2008-08-21 Hua-Shuang Kong Group III Nitride Diodes on Low Index Carrier Substrates
WO2008129859A1 (ja) * 2007-04-13 2008-10-30 Panasonic Corporation 発光素子及び表示装置
DE102007043877A1 (de) * 2007-06-29 2009-01-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement
DE102008006990A1 (de) * 2008-01-31 2009-08-06 Osram Opto Semiconductors Gmbh Hintergrundbeleuchtungseinheit für eine Hintergrundbeleuchtung eines Bildschirms und Bildschirmeinheit des Bildschirms
DE102008021402B4 (de) 2008-04-29 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
GB2464102A (en) * 2008-10-01 2010-04-07 Optovate Ltd Illumination apparatus comprising multiple monolithic subarrays
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
US8507359B2 (en) 2009-12-02 2013-08-13 Sharp Kabushiki Kaisha Semiconductor device, process for producing same, and display device
JP2011146597A (ja) 2010-01-15 2011-07-28 Sony Corp 発光素子および表示装置
US8685837B2 (en) 2010-02-04 2014-04-01 Sharp Kabushiki Kaisha Transfer method, method for manufacturing semiconductor device, and semiconductor device
JP5652100B2 (ja) 2010-10-05 2015-01-14 ソニー株式会社 表示パネル、表示装置、照明パネルおよび照明装置、ならびに表示パネルおよび照明パネルの製造方法
US9461028B2 (en) 2012-08-07 2016-10-04 Koninklijke Philips N.V. LED circuit
US9331230B2 (en) * 2012-10-30 2016-05-03 Cbrite Inc. LED die dispersal in displays and light panels with preserving neighboring relationship
US9153171B2 (en) 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
JP6497647B2 (ja) * 2013-12-24 2019-04-10 パナソニックＩｐマネジメント株式会社 表示装置及び表示装置の製造方法
US9318475B2 (en) * 2014-05-15 2016-04-19 LuxVue Technology Corporation Flexible display and method of formation with sacrificial release layer
US9991423B2 (en) * 2014-06-18 2018-06-05 X-Celeprint Limited Micro assembled LED displays and lighting elements
JP2016062986A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置と半導体装置の製造方法
KR102399346B1 (ko) * 2014-12-19 2022-05-18 글로 에이비 백플레인 상에 발광 다이오드 어레이 제조 방법
US10319697B2 (en) 2015-05-21 2019-06-11 Goertek, Inc. Transferring method, manufacturing method, device and electronic apparatus of micro-LED
US10193012B2 (en) 2015-05-21 2019-01-29 Goertek, Inc. Transferring method, manufacturing method, device and electronic apparatus of micro-LED
JP6563696B2 (ja) * 2015-06-02 2019-08-21 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体装置の製造方法
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
CN105518877B (zh) * 2015-08-18 2018-06-12 歌尔股份有限公司 微发光二极管的预排除方法、制造方法、装置和电子设备
WO2017028206A1 (en) * 2015-08-18 2017-02-23 Goertek.Inc Repairing method, manufacturing method, device and electronic apparatus of micro-led
KR102467420B1 (ko) 2015-08-31 2022-11-16 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
EP3262694B1 (en) * 2015-10-20 2019-08-21 Goertek. Inc Method for transferring micro-leds and method for manufacturing micro-led device
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
US10446532B2 (en) * 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
WO2017142877A1 (en) * 2016-02-16 2017-08-24 Glo Ab Method of selectively transferring led die to a backplane using height controlled bonding structures
JP2019511838A (ja) 2016-04-04 2019-04-25 グロ アーベーＧｌｏ Ａｂ ダイ移送用のバックプレーン通過レーザ照射
KR20180126062A (ko) * 2016-04-15 2018-11-26 글로 에이비 다중 소자 유닛 셀의 어레이를 형성하는 방법.
JP6983811B2 (ja) * 2016-05-24 2021-12-17 グロ アーベーGlo Ab 発光デバイスアセンブリ上の選択的ダイ修理
US11776989B2 (en) 2016-06-10 2023-10-03 Applied Materials, Inc. Methods of parallel transfer of micro-devices using treatment
US11756982B2 (en) 2016-06-10 2023-09-12 Applied Materials, Inc. Methods of parallel transfer of micro-devices using mask layer
CN109196424A (zh) * 2016-06-10 2019-01-11 应用材料公司 微型装置的无掩模并行取放转印
US10032827B2 (en) 2016-06-29 2018-07-24 Applied Materials, Inc. Systems and methods for transfer of micro-devices
US10217729B2 (en) * 2016-09-30 2019-02-26 Intel Corporation Apparatus for micro pick and bond
US9887119B1 (en) * 2016-09-30 2018-02-06 International Business Machines Corporation Multi-chip package assembly
DE102016221533B4 (de) 2016-11-03 2018-09-20 Mühlbauer Gmbh & Co. Kg Verfahren und Vorrichtung zum Transfer elektronischer Komponenten von einem Trägersubstrat auf ein Zwischenträgersubstrat
US20180240931A1 (en) * 2017-02-23 2018-08-23 Novatek Microelectronics Corp. Micro-device panel and manufacturing process thereof
CN106952989A (zh) * 2017-03-17 2017-07-14 京东方科技集团股份有限公司 发光二极管、显示基板和显示装置
JP2019062006A (ja) * 2017-09-25 2019-04-18 株式会社東芝 搬送装置および搬送方法
JP6411685B1 (ja) 2017-10-12 2018-10-24 ルーメンス カンパニー リミテッド ディスプレイ用ｌｅｄモジュール組立体
EP3487269A1 (en) * 2017-11-21 2019-05-22 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Light induced selective transfer of components
KR20200127023A (ko) * 2018-03-01 2020-11-09 에이치이에스 아이피 홀딩스, 엘엘씨 다중 피사계 심도 촬영이 가능한 근안 디스플레이 방법
JP7072977B2 (ja) 2018-03-05 2022-05-23 株式会社ディスコ デバイスの移設方法
US10832933B1 (en) * 2018-04-02 2020-11-10 Facebook Technologies, Llc Dry-etching of carrier substrate for microLED microassembly
KR102498453B1 (ko) * 2018-05-14 2023-02-09 에피스타 코포레이션 발광 디바이스 및 그 제조 방법
CN108807265B (zh) 2018-07-09 2020-01-31 厦门乾照光电股份有限公司 Micro-LED巨量转移方法、显示装置及制作方法
FR3083921B1 (fr) * 2018-07-10 2021-03-12 Commissariat Energie Atomique Procede de transfert de structures
KR20200011024A (ko) 2018-07-23 2020-01-31 삼성전자주식회사 Led 전송 장치를 포함하는 전자 장치 및 그 제어 방법
WO2020022740A1 (ko) * 2018-07-23 2020-01-30 삼성전자주식회사 Led 전송 장치를 포함하는 전자 장치 및 그 제어 방법
GB201817483D0 (en) * 2018-10-26 2018-12-12 Barco Nv Led package
CN109449102B (zh) * 2018-11-09 2021-03-19 京东方科技集团股份有限公司 驱动基板的制作方法、驱动基板、显示面板及显示装置
CN109473532B (zh) * 2018-11-20 2020-11-06 合肥京东方光电科技有限公司 一种Micro LED显示基板的制作方法
JP7223318B2 (ja) * 2018-12-12 2023-02-16 大日本印刷株式会社 保持体、位置決めシート、位置決め済み発光ダイオードチップ付き転写部材、位置決め済み発光ダイオードチップ付き転写部材の製造方法、発光基板の製造方法、及び、発光基板
JP7436772B2 (ja) 2018-12-27 2024-02-22 日亜化学工業株式会社 半導体装置の製造方法
US11127720B2 (en) 2019-01-21 2021-09-21 Nanosys, Inc. Pixel repair method for a direct view display device
US11430830B2 (en) 2019-04-05 2022-08-30 Nanosys, Inc. White light emitting diode (LED) and method of repairing light emitting device using same
JP2019140400A (ja) * 2019-04-08 2019-08-22 ゴルテック．インク マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器
KR20200127777A (ko) 2019-05-03 2020-11-11 삼성전자주식회사 Led 디스플레이 모듈, led 디스플레이 모듈의 제조 방법, 그리고 led 디스플레이 모듈을 포함하는 디스플레이 장치
JP6696036B1 (ja) 2019-08-01 2020-05-20 信越エンジニアリング株式会社 ワーク転写装置及びワーク転写チャック並びにワーク転写方法
JP7360272B2 (ja) * 2019-08-19 2023-10-12 株式会社ジャパンディスプレイ 表示装置
JP7389331B2 (ja) * 2019-10-31 2023-11-30 日亜化学工業株式会社 発光デバイスの製造方法
KR20210063671A (ko) * 2019-11-25 2021-06-02 (주)포인트엔지니어링 마이크로 led 디스플레이 제작 방법
KR102351045B1 (ko) * 2019-12-19 2022-01-14 한국기계연구원 마이크로 소자의 간격 조절 전사방법
JP7342785B2 (ja) 2020-05-14 2023-09-12 信越化学工業株式会社 微小構造体の移載用基板およびその製造方法
CN111564393B (zh) * 2020-05-21 2022-10-18 厦门乾照半导体科技有限公司 一种led芯片的转移方法
TW202215730A (zh) * 2020-09-30 2022-04-16 日商信越化學工業股份有限公司 光學元件的雷射誘導向前轉移方法及其裝置、已轉移了光學元件的受體基板的製造方法以及顯示器的製造方法
CN114373397B (zh) * 2020-10-15 2023-07-18 合肥鑫晟光电科技有限公司 发光基板、发光母板、获得发光基板的方法及显示装置
JP2022073007A (ja) * 2020-10-30 2022-05-17 信越化学工業株式会社 発光ダイオード供給基板の製造方法、発光ダイオードディスプレイの製造方法、発光ダイオードディスプレイの分割ユニットの製造方法、及び素子供給基板の製造方法
US11735573B2 (en) * 2021-01-22 2023-08-22 Jade Bird Display (shanghai) Limited Slicing micro-LED wafer and slicing micro-LED chip
WO2022230952A1 (ja) * 2021-04-27 2022-11-03 昭和電工マテリアルズ株式会社 Ｌｅｄ移設部材及びｌｅｄ装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617385A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPS5752143A (en) * 1980-09-16 1982-03-27 Toshiba Corp Mounting method and device for semiconductor pellet
JPH0730209A (ja) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd 光素子実装体の製造方法
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3707760A (en) * 1971-05-19 1973-01-02 Sieburg Ind Inc Method and device for article working such as fracturing of semiconductor slices and separating semiconductor chips
JPS5851530A (ja) * 1981-09-22 1983-03-26 Toshiba Corp 半導体ペレツト配列装置および方法
GB8402654D0 (en) 1984-02-01 1984-03-07 Secr Defence Flatpanel display
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5258320A (en) 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
JP2838473B2 (ja) * 1993-08-30 1998-12-16 京セラ株式会社 半導体発光装置
US5824186A (en) 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
US5545291A (en) 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
JP3267045B2 (ja) 1994-03-24 2002-03-18 日亜化学工業株式会社 Ｌｅｄ素子
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
JP3572924B2 (ja) 1997-03-06 2004-10-06 松下電器産業株式会社 発光装置及びそれを用いた記録装置
US6555408B1 (en) * 1999-02-05 2003-04-29 Alien Technology Corporation Methods for transferring elements from a template to a substrate
JP2000269553A (ja) * 1999-03-19 2000-09-29 Stanley Electric Co Ltd Ｌｅｄアレイの実装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617385A (en) * 1979-07-20 1981-02-19 Tokyo Shibaura Electric Co Production of display device
JPS5752143A (en) * 1980-09-16 1982-03-27 Toshiba Corp Mounting method and device for semiconductor pellet
JPH0730209A (ja) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd 光素子実装体の製造方法
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453759B2 (en) 2015-09-11 2019-10-22 Sharp Kabushiki Kaisha Image display device
US10763180B2 (en) 2015-09-11 2020-09-01 Sharp Kabushiki Kaisha Image display device
US10971410B2 (en) 2015-09-11 2021-04-06 Sharp Kabushiki Kaisha Image display device
US11387384B2 (en) 2019-04-16 2022-07-12 Samsung Electronics Co., Ltd. LED transferring method and display module manufactured by the same
KR102173090B1 (ko) * 2019-09-04 2020-11-03 (주)라이타이저 캐리어 기판의 선택적 전사 방법, 이를 이용한 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR20210112878A (ko) * 2020-03-06 2021-09-15 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
KR102465730B1 (ko) 2020-03-06 2022-11-14 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법

Also Published As

Publication number Publication date
US20020064032A1 (en) 2002-05-30
KR100862543B1 (ko) 2008-10-09
CN1177252C (zh) 2004-11-24
TW509969B (en) 2002-11-11
JP2002118124A (ja) 2002-04-19
CN1349205A (zh) 2002-05-15
US6961993B2 (en) 2005-11-08
KR20020027253A (ko) 2002-04-13

Similar Documents

Publication Publication Date Title
JP4491948B2 (ja) 素子実装方法および画像表示装置の製造方法
CN107924964B (zh) 发光面板及制备此类发光面板的方法
US11575067B2 (en) Display substrate, display apparatus, and manufacturing method for display substrate
KR100926963B1 (ko) 화상표시장치 및 그 제조방법
US8476826B2 (en) Manufacturing method of display device and display device
US10847548B2 (en) Led display device having TFT substrate provided with LED driver units
KR100862545B1 (ko) 화상 표시 장치 및 화상 표시 장치의 제조 방법
US11705439B2 (en) LED color displays with multi-LED sub-pixels
US10700121B2 (en) Integrated multilayer monolithic assembly LED displays and method of making thereof
CN110310907B (zh) 一种Micro-LED芯片转移方法及显示装置
JP2022190184A (ja) ディスプレイパネル作製方法
JP4403422B2 (ja) 画像表示装置の製造方法
JP2008077100A (ja) 画像表示装置
TW202201773A (zh) 製造微發光二極體顯示器的系統與方法
JP4182661B2 (ja) 画像表示装置及びその製造方法
JP2007073995A (ja) 画像表示装置
US20230197693A1 (en) Micro led display apparatus and method of manufacturing the same
JP2023549535A (ja) モノリシック半導体ｌｅｄ表示システム及びそのデバイス
JP3256128B2 (ja) 受発光ダイオードアレイチップおよび該チップを用いた受発光ダイオードアレイ、該チップの製造方法
KR20220147565A (ko) 마이크로 led 디스플레이 제조 시스템 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081028

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090219

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

R151 Written notification of patent or utility model registration

Ref document number: 4491948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250