JP4691793B2 - 素子配列型装置の製造方法 - Google Patents

素子配列型装置の製造方法 Download PDF

Info

Publication number
JP4691793B2
JP4691793B2 JP2001030179A JP2001030179A JP4691793B2 JP 4691793 B2 JP4691793 B2 JP 4691793B2 JP 2001030179 A JP2001030179 A JP 2001030179A JP 2001030179 A JP2001030179 A JP 2001030179A JP 4691793 B2 JP4691793 B2 JP 4691793B2
Authority
JP
Japan
Prior art keywords
substrate
elements
light emitting
emitting diode
plate jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001030179A
Other languages
English (en)
Other versions
JP2002231877A (ja
Inventor
武久 名取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001030179A priority Critical patent/JP4691793B2/ja
Publication of JP2002231877A publication Critical patent/JP2002231877A/ja
Application granted granted Critical
Publication of JP4691793B2 publication Critical patent/JP4691793B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術の分野】
本発明は発光素子や薄膜素子などの微小な素子を装置基板上に複数個配列させて装置を構成する素子配列型装置の製造方法に関し、特に微小な素子を所要のピッチで配列する必要の有る素子配列型装置の製造方法に関する。
【0002】
【従来の技術】
従来、素子をマトリクス状に配列して画像表示装置に組み上げる場合には、液晶表示装置(LCD:Liquid Crystal Display)やプラズマディスプレイパネル(PDP:Plasma Display Panel)のように基板上に素子を形成するか、或いは発光ダイオードディスプレイ(LEDディスプレイ)のように単体のLEDパッケージを配列することが行われている。従来のLCD、PDPの如き画像表示装置においては、素子や画素のピッチとその製造プロセスに関し、素子分離ができないために製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。また、例えば特開平11−26733号公報に記載される液晶表示装置においては、液晶制御素子としての薄膜デバイスの製造時に使用した基板と製品の実装時に使用する基板とを異ならせ、実装時に使用する基板に対して薄膜デバイスを転写することが行われている。
【0003】
一方LEDディスプレイの場合にはLEDチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列されるが、この画素ピッチは素子形成時の素子のピッチとは無関係とされる。例えば発光ダイオードを表示素子とする画像表示装置には屋外用と屋内用が有り、屋外用はφ3〜5mm足付き砲弾型で画素(赤・緑・青色半導体チップ数組)ピッチ10mm以上、屋内用は数mm角表面実装型あるいはCOB(半導体チップを基板に直接取り付ける)で画素ピッチ2.5mm以上8mm以下である。半導体チップは通常0.3mm角なので、赤・緑・青色半導体発光素子チップをデルタ配列しても画素ピッチ1mm以下にする事は困難である。また画像表示装置価格中に占める半導体チップ価格の割合が高いため、総画素数が同じなら画面が小さくなっても価格はあまり下がらず割高感が強い。また半導体チップ寸法を小さくすると小画素ピッチが可能となり価格も下げられる可能性が出てくる。しかし半導体チップ取り扱いジグの真空チャック穴径も小さくしなければならず作成が難しくなるなど価格を上げる要因もある。
【0004】
そこで各素子を集積度高く形成し、各素子を広い領域に転写などによって離間させながら移動させ、画像表示装置などの比較的大きな表示装置を構成する技術が有り、例えば特開昭56−17385号公報に記載される発光ダイオードを用いたディスプレイ装置の製造方法や、米国特許No.5438241に記載される薄膜転写法や、特開平11-142878号に記載される表示用トランジスタアレイパネルの形成方法などの技術が知られている。
【0005】
特開昭56−17385号公報に記載される発光ダイオードを用いたディスプレイ装置の製造方法では、ダイシング前のLEDウエーハが第1の粘着シートに貼り付けられ、同シート上でダイシングが行われ、ダイシングされたLEDペレットが第2の粘着シートへ一括転写される。ダイシングされたLEDペレットの中、配線基板へ転写したいLEDペレットのみに選択的に導電ペーストをスクリーン印刷法により塗布する。第2粘着シートごとLEDペレットを基板の電極の位置に合わせて貼り合わせ、選択的に固着させて剥離する。R,G,Bの発光波長の異なるLEDペレットが順次選択転写する。
【0006】
米国特許No. 5438241では基板上に密に形成した素子が粗に配置し直される転写方法が開示されており、接着剤付きの伸縮性基板に素子を転写した後、各素子の間隔と位置をモニターしながら伸縮性基板がX方向とY方向に伸張される。そして伸張された基板上の各素子が所要のディスプレイパネル上に転写される。また、特開平11-142878号に記載される技術では、第1の基板上の液晶表示部を構成する薄膜トランジスタが第2の基板上に全体転写され、次にその第2の基板から選択的に画素ピッチに対応する第3の基板に転写する技術が開示されている。
【0007】
【発明が解決しようとする課題】
ところが前述のような技術では、次のような問題が生ずる。先ず、LEDペレットに対して選択的に導電ペーストをスクリーン印刷法により塗布する特開昭56−17385号公報に記載される技術では、LEDペレットの如き比較的大きな素子に対しては有効であるが、現在の100μm以下程度で15μmから25μm程度の素子サイズの微小な発光デバイス等に対してはスクリーン印刷の位置ずれが大きく、適用自体非常に困難である。
【0008】
また、米国特許No. 5438241に記載の基板上に密に形成したデバイスを粗に配置し直す転写方法では、伸縮性基板の伸長時の不動点(支点)がデバイスチップの接着面のどの位置になるかによって、デバイス位置が最小でチップサイズ(≧20μm)だけずれるという本質的な問題を抱えている。そのために、デバイスチップ毎の精密位置制御が不可欠になる。したがって、少なくとも1μm程度の位置合わせ精度が必要な高精細TFTアレイパネルの形成には、TFTデバイスチップ毎の位置計測と制御を含む位置合わせに多大な時間を要する。さらに、熱膨張係数の大きな樹脂フィルムへの転写の場合には、位置決め前後の温度/応力変動によって位置合わせ精度が損なわれ易い。以上の理由から、量産技術として採用することには極めて大きな問題がある。
【0009】
また、特開平11-142878号に記載される技術では、転写対象の薄膜トランジスタ素子の部分に選択的に紫外線が選択的に照射され、薄膜トランジスタ素子と転写元基板の間に形成されたUV剥離樹脂の接着力を低下させることが行われている。ところが、紫外線の照射によってUV剥離樹脂の接着力が低下するには時間がかかり、プロセス上のスループットの低下を招き、また、十分は接着力の低下が得られないときでは、転写の歩留まりも低下してしまうことになる。
【0010】
さらに、最近の技術として、いわゆる流体自己実装(Fluidic Self Assembly)法による実装方法が知られてきており、たとえば、エイリアン・テクノロジー社の技術にこのような実装方法がある(例えば、インターネットのサイト(URL):www.alientechnology.com 参照)。この流体自己実装法は多数の素子を製造後、流体中を流すようにして素子を搬送し、その途中でフィルム表面に形成した孔に素子を保持させ、フィルムを素子ごと実装すべき装置に合わせて転写する技術である。フィルム表面に形成される孔は実装すべき素子の形状に適合しており、多数の素子はこのような特殊なフィルム上に保持された状態で流体中から取り出され、装置上に転写される。
【0011】
ところが、このような流体自己実装法を用いる場合には、まず流体の搬送機構が必要であり、その中をフィルムが通過するようにする必要があることから、機構が複雑であり、設置費用も流体を取り扱う分だけ高くなる。さらに流体から取りだし位置決めまで使用されるのが特殊形状の孔を有するフィルムであり、その加工も容易ではなく、また、フィルム自体は温度やその他の要因で伸縮することから、高精度な位置決めが必要な実装には限界が生ずる。
【0012】
そこで、本発明は上述の技術的な課題に鑑み、微小な素子を配列させて実装する場合であっても、高精度な位置決めを図り、且つ複雑な機構を伴うことなく、その生産性も高いレベルにできる優れた素子配列型装置とその製造方法を提供することを目的とする。
【0014】
配列される素子を単一の安定面を有する構造とすることで、振動などを与えて個々の素子を移動させていった場合には、その安定面を合わせるようにしながら素子を揃えることが可能となる。平板治具上に整合することで、その位置合わせ精度を高くすることができ、平板治具自体は伸縮や変形などの問題が生じにくいことから安定した素子配列型装置の製造が可能となる。
【0015】
また、本発明の素子配列型装置の製造方法は、単一の安定面を有し且つその安定面に垂直な方向を軸方向とした場合に該軸回りに回転対称な形状を有する素子であって、素子の安定面側に重心を有する素子を、複数個平板治具上に並べる工程と、素子をその安定面が底面となるように、前記平板治具上に整合する工程と、転写先である装置基板を前記平板治具に対峙させ前記平板治具に設けられたガス吹出し孔から気体を吹き出すことで、前記平板治具上に並べられている素子を、凹部を有する装置基板に向かって選択的に突出させる工程と、選択的に突出した前記素子の底面側とは反対側の先端側を、前記装置基板に形成され、導電性接着剤が充填された前記凹部に接着することにより、前記素子を前記装着基板に配列して実装する工程とを有することを特徴とする。
【0016】
上述の素子配列型装置の製造方法によれば、配列される素子を単一の安定面を有する構造とすることで、その安定面を合わせるようにしながら素子を平板治具上に容易に揃えることができる。突出手段は選択的に素子を平板治具上から装置基板に移動させるための手段であり、選択的な素子の移動を行うことで、素子を位置合わせ精度良く実装できる。
【0017】
前記素子配列型装置に用いられる素子は発光素子、画素制御素子、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、及び微小光学素子から選ばれた素子若しくはその部分とすることができ、発光素子として半導体発光素子を所要のピッチで配設することで、画像表示装置を構成することも可能である。本発明によれば、平板治具上で整合される素子として種々の素子を扱うことができ、画像表示装置の一例としては、前述の如き製造方法から、素子を位置合わせ精度良く実装できる。
【0018】
【発明の実施の形態】
図面を参照しながら、本実施形態の素子配列型装置の製造方法について説明する。本実施形態は窒化ガリウム系半導体を用いた半導体発光素子を複数個配列して形成される画像表示装置の製造方法であり、図1から図6を参照しながら各工程について説明する。
【0019】
先ず、図1に示すように、サファイア基板などによって構成される素子形成基板10上に、下地成長層及び成長阻害層を形成し、その成長阻害層に所要の開口部を形成した後、選択成長によってピラミッド状の発光ダイオード素子11を複数個形成する。このようなピラミッド状の発光ダイオード素子11は主面をc面とするサファイア基板に対してMOCVD法などによって選択成長することで得ることができる。一例として、発光ダイオード素子11はシリコンドープのGaN層と、InGaN活性層と、マグネシウムドープのGaN層とが積層されたダブルへテロ構造とされ、シリコンドープのGaN層は下地成長層11bと接続され、傾斜面からなる発光ダイオード素子11のピラミッド部11aにはp側電極が形成される。下地成長層11bは例えば50μm角のサイズを有する。続いて、発光ダイオード素子11を個々の素子ごとに機械的方法若しくはエッチングによって素子ごとに分離する。
【0020】
次に、図2に示すように、素子形成基板10上に形成されているピラミッド状の発光ダイオード素子11を該素子形成基板10上から剥離する。素子形成基板10がサファイア基板の場合、この剥離には当該素子形成基板10を透過するようにエキシマレーザーを照射することで、サファイア表面と発光ダイオード素子11の界面にレーザーアブレーションが発生する。レーザーアブレーションとは、照射光を吸収した固定材料が光化学的または熱的に励起され、その表面や内部の原子または分子の結合が切断されて放出することをいい、主に固定材料の全部または一部が溶融、蒸発、気化などの相変化を生じる現象として現れる。このレーザーアブレーションによって、サファイア表面と発光ダイオード素子11の界面にGaN系材料が金属のGaと窒素に分解してガスが発生する。このため発光ダイオード素子11は既にダイシングされており各素子ごとの比較的簡単に剥離できる。照射されるレーザー光としては、特に短波長域で高出力であることから、エキシマレーザーを用いることが好ましく、瞬時での処理が可能である。また、その他の照射されるレーザー光としては、紫外線パルスレーザーや青色パルスレーザーなどの高エネルギーレーザーを使用することも可能である。
【0021】
このような手法で素子形成基板10から発光ダイオード素子11を剥離することで、発光ダイオード素子11の下地成長層11bの底面に安定面11cが現れる。この安定面11cは比較的平坦な面である。図示のようにピラミッド状の発光ダイオード素子11は六角錐などの角錐形状であって、比較的低い位置に重心が位置することになることから、発光ダイオード素子11を重力に対してある程度自由な状態にすることで、安定面11cを底面としながら発光ダイオード素子11が揃うことになる。また、安定面11cに垂直な軸についてピラミッド状の発光ダイオード素子11は回転対称体であり、例えば六角錐の場合は六回対称であるため、安定面11cに垂直な軸を中心に発光ダイオード素子11がどちらを向いているかは実装にあたり重要な問題とはならない。
【0022】
図3に示すように、平板治具12上に剥離した発光ダイオード素子11を移動させる。この平板治具12は例えばステンレス材などの所要の剛性を有した材料で構成されており、その表面が略平坦である。平板治具12は特に熱などでの伸縮が少ない材料で構成される。この平板治具12には画素のピッチに対応して、表面の縦横方向で例えば1mmピッチの間隔でガス吹出し孔13が形成される。このガス吹出し孔13は例えば30μmの径を有し、約50μm角のサイズの発光ダイオード素子11よりは、小さな径とされる。
【0023】
このような剥離した発光ダイオード素子11は平板治具12上に移送されれば良く、平板治具12上に到達した時点で向きなどが揃っている必要はない。すなわち、少数の発光ダイオード素子11が安定面11cを上向きにするような状態で仮に転送されてきていても、平板治具12上に振動を与えることで、それら発光ダイオード素子11は安定面11cが底面となるような姿勢に変わり、その安定面11cが底面となった形で、発光ダイオード素子11の向きは安定する。その結果、適度の振動を平板治具12に与えることで、平板治具12の表面で全部の発光ダイオード素子11がピラミッド部11aの頂点側が上向きとなるように制御され、その結果、平板治具12の表面は該平板治具12を多少傾けるなどの手法によって、安定面11cが該表面上に隙間無く敷き詰められた状態となり、少なくともガス吹出し孔13の開口部上には1つの発光ダイオード素子11がその安定面11cが底面となるように位置することになる。
【0024】
このように複数の発光ダイオード素子11を平板治具12上に揃えて並べたところで、装置基板21を図4に示すように対峙させる。ここで装置基板21はガラス基板やプラスチック基板、或いは半導体基板やその他の複合基板などからなり、該基板上に形成される発光素子への電気信号を供給するためにX方向、Y方向にそれぞれ配線が形成された構造を有する。例えば、配線層22は、発光ダイオード素子11のn側電極である下地成長層11bに電気的に接続する配線であり、装置基板21上に積層された絶縁層23、24,26を貫通するスルーホールにプラグ材などを詰めてコンタクトをとることも可能である。絶縁層23と絶縁層24の間には図の断面方向に垂直な方向に延長される配線層25が形成される。
【0025】
この配線層25は、発光ダイオード素子11のp側電極に電気的に接続するための層であり、各配線層25は例えば1mmの画素ピッチに合わせた間隔だけ空けて形成されている。これら配線層25の平板治具12側には絶縁層26を開口した凹部27が形成され、配線層25が画素ピッチに合わせた間隔だけ空けて形成されていることから、この凹部27の位置も画素ピッチに合わせた間隔だけ空けて形成される。この凹部27の深さは発光ダイオード素子11のピラミッド部11aの高さ程度とされる。凹部27は絶縁層26を開口して形成されるため、絶縁層26の厚みを発光ダイオード素子11のピラミッド部11aの高さ程度とすれば良い。また、凹部27の径は発光ダイオード素子11のピラミッド部11aの基端側の径程度とされる。この凹部27には導電性接着剤28が充填される。この導電性接着剤28は発光ダイオード素子11のp側電極と凹部27の装置基板21側で臨む配線層25の間の電気的な接続を図るための材料であり、粘着性と共に導電性を有し、熱可塑性樹脂などであっても良い。
【0026】
このような装置基板21を平板治具12に対峙させたところで、図5に示すように、平板治具12の画素ピッチに合わせた位置に形成されたガス吹出し孔13から高圧気体を吹き出し、そのガス吹出し孔13の開口部に位置していた発光ダイオード素子11を平板治具12の表面から浮き上がらせ、その発光ダイオード素子11のピラミッド部11aの先端側が凹部27の導電性接着剤28に到達し、その先端部が凹部27の導電性接着剤28に保持される。この時、凹部27は、平板治具12のガス吹出し孔13と同様に、画素ピッチに合わせた位置に形成されているため、平板治具12から垂直に吹き出されることで、装置基板21の凹部27に刺さるように移動できる。
【0027】
もし、微妙な気流の乱れや吹き出すガスの不規則性から、発光ダイオード素子11が凹部27の中心に向かわない場合でも、発光ダイオード素子11のピラミッド部11aの先端側の一部でも凹部27に捕らえられるならば、発光ダイオード素子11が角錐形であるために後述するプレス工程によって確実に位置決めできる。装置基板21上の凹部27の導電性接着剤28は、発光ダイオード素子11のピラミッド部11aの先端側の一部でも粘着できるような特性を有していることが好ましく、また、発光ダイオード素子11が十分に凹部27内に挿入された状態でも凹部27の外部に流れ出ないような量であることが好ましい。
【0028】
平板治具12上でガス吹出し孔13の開口部に位置していた発光ダイオード素子11は装置基板21側に転写されるが、その他の発光ダイオード素子11は平板治具12上に残されたままとなる。従って、再び平板治具12に振動を与え、発光ダイオード素子11を隙間無く敷き詰めるようにすることで、ガス吹出し孔13の開口部に他の発光ダイオード素子11が位置し、次の転写が可能となる。
【0029】
このように凹部27によって発光ダイオード素子11のピラミッド部11aの先端側が保持されている状態で、発光ダイオード素子11の安定面側すなわち装置基板21の表面側から図6に示すようにプレス加工を施す。このプレス加工は、プレスするに従って発光ダイオード素子11がその傾斜面に沿って移動し、発光ダイオード素子11のピラミッド部11aの中心が凹部27の中心に位置するように位置ぎめするためのものであり、さらには導電性接着剤28と発光ダイオード素子11の間の粘着を強め、発光ダイオード素子11を装置基板21側に固定するものでもある。プレス加工は、発光ダイオード素子11や装置基板21を損傷しない手段であればいかなる手段でも良いが、例えば図6に示すようなプレス機29の平板状のプレス面29Sを発光ダイオード素子11が転写された装置基板21の表面に押圧するようにすることができる。平板状のプレス面29Sの代わりにローラーなどを使用しても良い。
【0030】
このような発光ダイオード素子11の転写を各発光色ごとに繰り返し、さらには駆動回路や周辺回路についても同様な転写をするようにしても良い。
【0031】
図7に本実施形態で使用される素子の一例としての発光ダイオード素子の構造を示す。図7の(a)が素子断面図であり、図7の(b)が平面図である。この発光ダイオード素子はGaN系の発光ダイオード素子であり、たとえばサファイヤ基板上に結晶成長される素子である。このようなGaN系の発光ダイオードでは、基板を透過するレーザー照射によってレーザーアブレーションが生じ、GaNの窒素が気化する現象にともなってサファイア基板とGaN系の成長層の間の界面で膜剥がれが生じ、素子分離を容易なものにできる特徴を有している。
【0032】
まず、その構造については、GaN系半導体層からなる略正方形の下地成長層31上に選択成長された六角錐形状のGaN層32が形成されている。なお、下地成長層31上には図示しない絶縁膜が存在し、六角錐形状のGaN層32はその絶縁膜を開口した部分にMOCVD法などによって形成される。このGaN層32は、成長時に使用されるサファイヤ基板の主面をC面とした場合にS面(1−101面)で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このGaN層32の傾斜したS面の部分はダブルへテロ構造のクラッドとして機能する。GaN層32の傾斜したS面を覆うように活性層であるInGaN層33が形成されており、その外側にマグネシュームドープのGaN層34が形成される。このマグネシュームドープのGaN層34もクラッドとして機能する。
【0033】
このような発光ダイオードには、p電極35が形成されている。p電極35はマグネシュームドープのGaN層34上に形成されるNi/Pt/AuまたはNi(Pd)/Pt/Auなどの金属材料を蒸着して形成される。図示しないn電極は前記下地成長層31に接続されるが、Ti/Al/Pt/Auなどの金属材料や透明電極などより形成される。下地成長層31の底面が安定面であり、且つ光の射出面となる。
【0034】
このような構造のGaN系の発光ダイオード素子は、青色発光も可能な素子であって、特にレーザーアブレーションよって比較的簡単にサファイヤ基板から剥離することができ、レーザービームを選択的に照射することで選択的な剥離が実現される。また、このGaN系の発光ダイオード素子は六角錐形状を取るために、光の取りだし効率は高く、レーザーアブレーションによる平坦な面からの射出でより光の取り出し効率を上げることができる。
【0035】
なお、GaN系の発光ダイオード素子としては、平板上や帯状に活性層が形成される構造であっても良く、上端部にC面が形成された角錐構造のものであっても良い。また、他の窒化物系発光素子や化合物半導体素子などであっても良い。また、下地成長層31の形状も円盤状やその他の形状であっても良い。また、発光素子としては、円錐状、角錐状、若しくはこれらの尖頭部を欠いた形状などを選ぶことができる。円錐状や角錐状の形状の尖頭部を欠いた形状にあっては、頂点部分の結晶性の良くない部分が除かれ、良好な発光特性を得ることができる。
【0036】
また、上述の実施形態では、転写にかかる素子として、発光ダイオードの例について説明したが、素子は発光ダイオードに限定されず、他のレーザー素子などの発光素子や、画素制御素子、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子などであっても良い。
【0037】
【発明の効果】
上述の素子配列型装置とその製造方法によれば、配列される素子を単一の安定面を有する構造とすることで、振動などを与えて個々の素子を移動させていった場合には、その安定面を合わせるようにしながら素子を揃えることが可能となる。従って平板治具上に整合することで、その位置合わせ精度を高くすることができ、その生産性も高めることができる。また、装置基板側に形成した凹部に素子を位置合わせすることができ、特に素子として発光素子などを使用して、画像表示装置などの位置決めが重要な装置に適用することで優れた生産性を生み出すことができる。
【図面の簡単な説明】
【図1】本発明の素子配列型装置の一実施形態における素子形成工程を示す工程断面図である。
【図2】本発明の素子配列型装置の一実施形態における素子剥離工程を示す工程断面図である。
【図3】本発明の素子配列型装置の一実施形態における平板治具上での整列工程を示す工程断面図である。
【図4】本発明の素子配列型装置の一実施形態における装置基板との対峙工程を示す工程断面図である。
【図5】本発明の素子配列型装置の一実施形態における素子の転写工程を示す工程断面図である。
【図6】本発明の素子配列型装置の一実施形態におけるプレス工程を示す工程断面図である。
【図7】本発明の素子配列型装置に用いられる素子の一例を示す図であり、(a)は素子断面図、(b)は素子平面図である。
【符号の説明】
10 素子形成基板
11 発光ダイオード素子
11c 安定面
12 平板治具
13 ガス吹出し孔
21 装置基板
25 配線層
27 凹部
28 導電性接着剤
29 プレス機

Claims (7)

  1. 単一の安定面を有し且つその安定面に垂直な方向を軸方向とした場合に該軸回りに回転対称な形状を有する素子であって、前記素子の安定面側に重心を有する素子を、複数個平板治具上に並べる工程と、
    前記素子をその安定面が底面となるように、前記平板治具上に整合する工程と、
    転写先である装置基板を前記平板治具に対峙させ前記平板治具に設けられたガス吹出し孔から気体を吹き出すことで、前記平板治具上に並べられている素子を、凹部を有する装置基板に向かって選択的に突出させる工程と、
    選択的に突出した前記素子の底面側とは反対側の先端側を、前記装置基板に形成され、導電性接着剤が充填された前記凹部に接着することにより、前記素子を前記装着基板に配列して実装する工程とからなることを特徴とする素子配列型装置の製造方法。
  2. 前記素子を前記平板治具上に整合する工程では、前記素子は前記平板治具上で振動を与えられて平板治具上に並べられることを特徴とする請求項記載の素子配列型装置の製造方法。
  3. 前記素子は素子形成基板上に複数個形成され、前記素子は前記素子形成基板上から前記平板治具上に送られることを特徴とする請求項1又は2に記載の素子配列型装置の製造方法。
  4. 前記ガス吹出し孔は前記装置基板上の素子実装位置に対応して設けられていることを特徴とする請求項1〜3のいずれかに記載の素子配列型装置の製造方法。
  5. 前記ガス吹出し孔は前記素子のサイズよりも小さな開口部を前記平板治具の表面に有することを特徴とする請求項1〜4のいずれかに記載の素子配列型装置の製造方法。
  6. 前記凹部に充填された導電性接着剤を介して、前記素子と前記装着基板が電気的に接続することを特徴とする
    請求項1〜5のいずれかに記載の素子配列装置の製造方法。
  7. 前記凹部に前記素子の一部を保持させた後、前記素子を前記装置基板側に圧着させることを特徴とする請求項1〜6のいずれかに記載の素子配列型装置の製造方法。
JP2001030179A 2001-02-06 2001-02-06 素子配列型装置の製造方法 Expired - Fee Related JP4691793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001030179A JP4691793B2 (ja) 2001-02-06 2001-02-06 素子配列型装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001030179A JP4691793B2 (ja) 2001-02-06 2001-02-06 素子配列型装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002231877A JP2002231877A (ja) 2002-08-16
JP4691793B2 true JP4691793B2 (ja) 2011-06-01

Family

ID=18894427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001030179A Expired - Fee Related JP4691793B2 (ja) 2001-02-06 2001-02-06 素子配列型装置の製造方法

Country Status (1)

Country Link
JP (1) JP4691793B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4613489B2 (ja) * 2003-12-08 2011-01-19 ソニー株式会社 素子配列方法及び表示装置
JP2005283688A (ja) * 2004-03-29 2005-10-13 Ishikawa Seisakusho Ltd 画素制御素子形成基板の製造方法及びその方法によって作られる平面ディスプレイ
JP4761026B2 (ja) * 2005-06-03 2011-08-31 ソニー株式会社 素子転写装置、素子の転写方法および表示装置の製造方法
JP5232027B2 (ja) * 2009-01-26 2013-07-10 パナソニック株式会社 発光装置
JP6053756B2 (ja) * 2011-04-11 2016-12-27 エヌディーエスユー リサーチ ファウンデーション レーザで促進される、分離した部品の選択的な転写
KR102271033B1 (ko) * 2019-08-29 2021-06-30 주식회사 디플랫 마이크로 led 전사방법
CN112968106B (zh) * 2020-08-12 2021-12-10 重庆康佳光电技术研究院有限公司 芯片转移方法以及显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4982277A (ja) * 1972-12-13 1974-08-08
JPS5752143A (en) * 1980-09-16 1982-03-27 Toshiba Corp Mounting method and device for semiconductor pellet
JPS6317546A (ja) * 1986-07-09 1988-01-25 Mitsubishi Electric Corp 半導体装置
JPH05304306A (ja) * 1992-04-27 1993-11-16 Nippon Telegr & Teleph Corp <Ntt> 電気・光モジュール及びその製造方法
JPH078805U (ja) * 1993-06-29 1995-02-07 第二しなのポリマー株式会社 指向性拡散体とその応用
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法
JP2000329940A (ja) * 1999-05-24 2000-11-30 Nitto Denko Corp 偏光部材及び光学部材
JP2001076613A (ja) * 1999-08-31 2001-03-23 Hitachi Ltd ディスプレイ装置
JP2001168339A (ja) * 1999-12-08 2001-06-22 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JP2002118124A (ja) * 2000-10-06 2002-04-19 Sony Corp 素子実装方法
JP2002182580A (ja) * 2000-12-15 2002-06-26 Sony Corp 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP2002185039A (ja) * 2000-12-14 2002-06-28 Sony Corp 素子の転写方法、素子保持基板の形成方法、及び素子保持基板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4982277A (ja) * 1972-12-13 1974-08-08
JPS5752143A (en) * 1980-09-16 1982-03-27 Toshiba Corp Mounting method and device for semiconductor pellet
JPS6317546A (ja) * 1986-07-09 1988-01-25 Mitsubishi Electric Corp 半導体装置
JPH05304306A (ja) * 1992-04-27 1993-11-16 Nippon Telegr & Teleph Corp <Ntt> 電気・光モジュール及びその製造方法
JPH078805U (ja) * 1993-06-29 1995-02-07 第二しなのポリマー株式会社 指向性拡散体とその応用
JPH11307878A (ja) * 1998-04-27 1999-11-05 Sharp Corp 光入出力素子アレイ装置の製造法
JP2000329940A (ja) * 1999-05-24 2000-11-30 Nitto Denko Corp 偏光部材及び光学部材
JP2001076613A (ja) * 1999-08-31 2001-03-23 Hitachi Ltd ディスプレイ装置
JP2001168339A (ja) * 1999-12-08 2001-06-22 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JP2002118124A (ja) * 2000-10-06 2002-04-19 Sony Corp 素子実装方法
JP2002185039A (ja) * 2000-12-14 2002-06-28 Sony Corp 素子の転写方法、素子保持基板の形成方法、及び素子保持基板
JP2002182580A (ja) * 2000-12-15 2002-06-26 Sony Corp 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法

Also Published As

Publication number Publication date
JP2002231877A (ja) 2002-08-16

Similar Documents

Publication Publication Date Title
JP4082242B2 (ja) 素子転写方法
JP3906653B2 (ja) 画像表示装置及びその製造方法
JP4055405B2 (ja) 電子部品及びその製造方法
JP3608615B2 (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4538951B2 (ja) 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
TW202006987A (zh) 使用基於光之脫膠之微型led轉移方法
JP2002313914A (ja) 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4450067B2 (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP4605207B2 (ja) 素子転写方法
JP2002344011A (ja) 表示素子及びこれを用いた表示装置
JP4403434B2 (ja) 画像表示装置
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP4403422B2 (ja) 画像表示装置の製造方法
JP4691793B2 (ja) 素子配列型装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
US20150179894A1 (en) Methods of locating differently shaped or differently sized led die in a submount
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
TW201532303A (zh) 應力誘導裁切半導體裝置之方法
JP4055817B2 (ja) 画像表示装置
JP2003162231A (ja) 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP2003005674A (ja) 表示素子及び画像表示装置
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP2003029656A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003150075A (ja) パネルモジュールのタイリング構造、パネルモジュールの接続方法、画像表示装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050510

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees