JP4605207B2 - 素子転写方法 - Google Patents

素子転写方法 Download PDF

Info

Publication number
JP4605207B2
JP4605207B2 JP2007297078A JP2007297078A JP4605207B2 JP 4605207 B2 JP4605207 B2 JP 4605207B2 JP 2007297078 A JP2007297078 A JP 2007297078A JP 2007297078 A JP2007297078 A JP 2007297078A JP 4605207 B2 JP4605207 B2 JP 4605207B2
Authority
JP
Japan
Prior art keywords
adhesive layer
substrate
embedded
temporary
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007297078A
Other languages
English (en)
Other versions
JP2008060608A (ja
Inventor
正人 土居
勝寛 友田
秋彦 渡辺
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007297078A priority Critical patent/JP4605207B2/ja
Publication of JP2008060608A publication Critical patent/JP2008060608A/ja
Application granted granted Critical
Publication of JP4605207B2 publication Critical patent/JP4605207B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、素子転写方法に関する。さらに詳しくは、素子を精度良く転写することができる素子転写方法に関する。
発光素子をマトリクス状に配列して画像表示装置に組み上げる場合には、従来、液晶表示装置(LCD:Liquid Crystal Display)やプラズマディスプレイパネル(PDP:Plasma Display Panel)のように基板上に直接素子を形成するか、あるいは発光ダイオードディスプレイ(LEDディスプレイ)のように単体のLEDパッケージを配列することが行われている。例えば、LCD、PDPの如き画像表示装置においては、素子分離ができないために、製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。
一方、LEDディスプレイの場合には、LEDチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列されるが、この画素ピッチは素子形成時の素子のピッチとは無関係とされる。
発光素子であるLED(発光ダイオード)は高価である為、1枚のウエハから数多くのLEDチップを製造することによりLEDを用いた画像表示装置を低コストにできる。すなわち、LEDチップの大きさを従来約300μm角のものを数十μm角のLEDチップにして、それを接続して画像表示装置を製造すれば画像表示装置の価格を下げることができる。
ところで、素子形成基板に形成された複数の素子を装置基板に再配列して所要の装置を製造する製造工程に関して、一時的に素子を保持する素子保持基板に形成された接着剤層に素子を転写した後、最終的な配置先である装置基板に転写することにより素子を配列する素子の配列方法が行われている。
素子保持基板から装置基板に素子を転写する際には、素子保持基板に仮固定された素子上に接着剤を滴下し、その後に装置基板を接着していた。この際、素子保持基板と装置基板とを接着した後に、素子保持基板と装置基板とを剥離するのであるが、接着剤によって強力に接着されている素子保持基板と装置基板とを剥離することは困難であった。特に、大きな面積の基板同士を張り合わせた場合には剥離の際に基板が損傷する可能性が高くなるという問題があった。さらに、素子が接着剤層に埋め込まれた状態で接着剤層を硬化するため、素子を装置基板上に転写した後に再度同一の装置基板上に素子を転写することが困難であった。
したがって本願発明は、素子を配列した基板から他の基板へ素子を転写する際に、素子の転写を行った後に容易に基板の剥離を行うことができ、基板が損傷する可能性を低減することが可能な素子転写方法を提供することを課題とする。
上記課題を解決するために本願発明の素子転写方法は、少なくとも2以上の第一の基板上にそれぞれ形成された仮接着層に、基板毎に異なる特性を有する素子を配列するステップを含む。また、第二の基板上に形成され、仮接着層よりも粘着力の大きい粘着層に、第一の基板のうちの一方の基板上の素子を埋入するステップと、仮接着層から素子を剥離し、素子を粘着層に埋入した状態で保持するステップを含む。
また、本発明の素子転写方法は、第二の基板上の粘着層に、他方の第一の基板上の素子を埋入し、さらに他方の第一の基板上の仮接着層から素子を剥離して、素子を粘着層に埋入した状態で保持することを繰り返すステップも含む。
粘着層に素子を埋入することにより第二の基板に対する素子の配列を保持するため、素子形状に依らずに粘着層内に素子を埋め込み、第二の基板上に実装することが可能となる。また、第一の基板と第二の基板とを接近させることで第一の基板上に配列された複数の素子を、一括して粘着層に埋入することができるため、第一の基板上での素子同士の配置状態を維持したまま同時に複数の素子を第二の基板に実装させることが可能である。粘着層を硬化する前に仮接着層から素子を剥離するため、第一の基板と第二の基板を引き離す際に要する力が小さくなり、第一の基板または第二の基板が破損する可能性を低減することが可能となる。
また粘着層に素子を埋入して保持した後に粘着層を硬化することで、粘着層の硬化前に素子が埋入された状態では、さらに素子を粘着層に埋入することができる。また、粘着層を硬化した後に粘着層上に第一の電気配線を形成し、粘着層の第一の電気配線が形成された面に第三の基板を貼り付け、第二の基板と粘着層とを剥離し、粘着層に前記素子まで到達する開口部を形成し、開口部に導電性材料を充填するとともに、粘着層上に第二の電気配線を形成することにより、素子の配列を維持したまま素子に電気配線を接続することができ、表示装置や電子機器の製造等において簡便に本発明の素子転写方法を用いることが出来る。
また、素子を粘着層に埋入する前に、第一の基板上に形成された仮接着層に素子を接触させ、素子を仮接着層に仮接着して第一の基板上に素子を配列することで、第一の基板上で素子を配列する際に何度も配列をやり直すことが可能であり、乱れのない素子の配列を行った後に素子を転写できる。
第一の基板上に形成された仮接着層の粘着力よりも、第二の基板上に形成された粘着層の粘着力が大とすることや、粘着層または仮接着層の粘着力を変化させ、仮接着層の粘着力よりも粘着層の粘着力を大とすることにより、粘着層と仮接着層との間の粘着力の相異に起因して、素子を粘着層に埋入させて第一の基板と第二の基板とを引き離すだけで、素子が粘着層に埋入された状態で素子を仮接着層から剥離することが可能となり、作業工程が簡便なものとなる。
粘着層に一方の素子が埋入された状態でさらに他方の素子を粘着層に埋入することにより、第一の基板の面積が小さい場合にも第二の基板を大型化して、第一の基板上に配置された素子を複数回にわたって第二の基板上に転写することができるため、大きな表示面積の表示装置を製造する場合にも本願発明の素子転写方法を用いることが可能となる。
このとき、一方の素子と他方の素子とを異なる特性を有する素子とすることで、同一の成長基板上には形成し得ない素子を第二の基板上に配列して保持させることがでる。このとき特性の異なる素子として赤・緑・青など異なる色の発光を行う発光ダイオードを第二の基板に配列することで、多色表示の表示装置を得ることもできる。また、基板上の異なる領域に一方の素子と他方の素子を埋入して保持することにより、素子を第一の基板に配列することが可能な面積が限定されている場合にも、第二の基板の面積を大きくして、粘着層の素子が埋入されていない領域に素子を追加して埋入して、大面積の基板上にも素子配列を行うことが可能となる。これは、特に大画面の表示装置を製造する場合に有用な素子転写方法となる。
また、上記課題を解決するために本願発明の表示装置は、第一の基板上に配列された素子を、第二の基板上に形成された粘着層に埋入し、前記第一の基板から前記素子を剥離して、前記素子を前記粘着層に埋入した状態で保持させて前記粘着層を硬化し、前記粘着層上に第一の電気配線を形成し、前記粘着層の前記第一の電気配線が形成された面に第三の基板を貼り付け、前記第二の基板と前記粘着層とを剥離し、前記粘着層に前記素子まで到達する開口部を形成して、前記開口部に導電性材料を充填するとともに、前記粘着層上に第二の電気配線を形成して得られることを特徴とする。
素子を粘着層に埋入する素子転写方法を用いて表示装置を得ることにより、素子の配列および電気配線の形成を良好に行うことができる。第一の電気配線と第二の電気配線とによって素子に電圧を印加して単純マトリクス駆動により表示を行うことで、既存の単純マトリクス駆動による表示装置と同様に画像の表示を行うことが可能である。
また、上記課題を解決するために本願発明の表示装置は、第一の基板上に配列された一方の素子を第二の基板上に形成された粘着層に埋入し、前記第一の基板から前記一方の素子を剥離して前記一方の素子を前記粘着層に埋入した状態で保持し、前記粘着層に一方の素子が埋入された状態で、さらに第一の基板上に配列された他方の素子を前記粘着層に埋入し、前記第一の基板から前記他方の素子を剥離して前記他方の素子を前記粘着層に埋入した状態で保持し、前記一方の素子および前記他方の素子を前記粘着層に埋入した状態で保持させて前記粘着層を硬化し、前記粘着層上に第一の電気配線を形成し、前記粘着層の前記第一の電気配線が形成された面に第三の基板を貼り付け、前記第二の基板と前記粘着層とを剥離し、前記粘着層に前記一方の素子または前記他方の素子をまで到達する開口部を形成して、前記開口部に導電性材料を充填するとともに、前記粘着層上に第二の電気配線を形成して得られることを特徴とする。
素子を粘着層に埋入する素子転写方法を用いて表示装置を得ることにより、素子の配列および電気配線の形成を行うことができる。粘着層に一方の素子が埋入された状態でさらに他方の素子を粘着層に埋入することにより、第二の基板を大型化して大きな表示面積の表示装置を得ることが容易になる。
このとき、一方の素子と他方の素子とを異なる特性を有する素子とすることで、同一の成長基板上には形成し得ない素子を第二の基板上に配列して保持させることができる、異なる色の発光を行う発光ダイオードを配列することで多色表示の表示装置を得ることもできる。また、基板上の異なる領域に一方の素子と他方の素子を埋入して保持することにより、素子を第一の基板に配列することが可能な面積が限定されている場合にも、第二の基板の面積を大きくして、粘着層の素子が埋入されていない領域に素子を追加して埋入して、大面積の基板上にも素子配列を行うことが可能となる。
第一の電気配線と第二の電気配線とによって素子に電圧を印加して単純マトリクス駆動により表示を行うことで、既存の単純マトリクス駆動による表示装置と同様に画像の表示を行うことが可能である。また、一方の素子または他方の素子が、表示素子または駆動回路素子であるとし、駆動回路素子により表示素子に電圧を印加してアクティブマトリクス駆動により表示を行うことで、既存のアクティブマトリクス駆動による表示装置と同様に画像の表示を行うことが可能である。
本発明によれば、素子を配列した基板から他の基板へ素子を転写する際に、素子の転写を行った後に容易に基板の剥離を行うことができ、基板が損傷する可能性を低減することができる。
[第一の実施の形態]
以下、本願発明を適用した素子転写方法及び表示装置について、図面を参照しながら詳細に説明する。なお本願発明は、以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
図1に示すように、仮保持基板1上に仮接着層2を形成し、仮接着層2上に発光ダイオードである素子3を配列する。仮保持基板1は所要の剛性を有した基板であり、半導体基板、石英ガラス基板、プラスチック基板、金属基板などの種々の基板を用いることができる。仮接着層2は、仮保持基板1の取り扱い時に仮保持基板1上での素子3の位置が変位しない程度に、素子3を保持できる粘着力を有する材質により形成されている。また仮接着層2は、例えばシリコーン樹脂層によって形成されるが、シート状の接着剤層を貼り付けることや、接着剤層をスピンコート等により塗布することなどにより形成されてもよい。
素子3は、窒化ガリウムなどの窒化物半導体系の材料により構成される発光素子ダイオードであり、一例として活性層3bをpクラッド層3pとnクラッド層3nが挟んで構成されたダブルへテロ構造を有する。また、ここで示す素子3は略平板状であり、素子3の活性層、クラッド層は活性層及びクラッド層を成長させるサファイア基板の主面に平行な面で延在され、選択成長などにより窒化ガリウム結晶層などを積層させることにより形成される。図中では素子3の仮接着層2側がpクラッド層3pである例を示しているが、仮接着層2側にnクラッド層3nが位置するように配置してもよい。また、図では省略しているが、pクラッド層3pの表面には後述する電気配線と素子3との接触抵抗を低減するためのp電極が形成されており、同様にnクラッド層3nの表面にはn電極が形成されている。
また、素子3はダブルへテロ構造である必要も発光ダイオードである必要もなく、微細加工された電子回路素子であってもよい。素子3の形状としては略平板状である必要はなく、六角錐形状などの種々の形状に形成されてよいが、仮接着層2と密着して効率的に保持されるためには仮接着層2と接する面は平坦であることが望ましい。また、仮接着層2上での素子3同士の配置間隔を図中では一定間隔として示しているが、一定間隔である必要はない。
仮接着層2上での素子3の配列は平面内での縦横方向に複数配列されたマトリクス状であり、図中の紙面に垂直方向にも等間隔に複数の素子3が配列されている。素子3が表示素子として機能する発光ダイオードであるため、マトリクス状に配列された素子3を単純マトリクス駆動によって駆動することで画像の表示を行うことが可能となる。
次に図2に示すように、粘着層5が形成された転写基板4を仮保持基板1と平行になるように配置する。転写基板4は、半導体基板、石英ガラス基板、プラスチック基板、金属基板などの種々の基板を用いることができる。粘着層5は加熱処理等の外的要因により硬化する可塑性の樹脂であり、シート状の樹脂を貼り付けることや、樹脂をスピンコート等により塗布することなどにより形成される。粘着層5は素子3を例えば完全に粘着層5内に埋め込むことができる程度の厚さを有しているとする。また、後工程で粘着層5を除去せずに表示装置の絶縁層として利用するためには絶縁性の材料を用いることが望ましい。
次に図3に示すように、転写基板4と仮保持基板1とを平行なまま接近させ、仮接着層2上に保持されている素子3を粘着層5に埋入する。このとき、図3に示したように、仮接着層2と粘着層5とが接するまで素子3を粘着層5に埋入して、素子3の仮接着層2と接する面と粘着層5の表面が略同一面となるようにする。
粘着層5に素子3を埋入することにより転写基板4に対する素子3の配列を保持するため、素子3の形状に依らずに粘着層5内に素子3を埋め込み、転写基板4上に実装することが可能となる。また、仮保持基板1と転写基板4とを接近させることで仮接着層2上に配列された複数の素子3を、一括して粘着層5に埋入することができるため、仮接着層2上での素子3同士の配置状態を維持したまま同時に複数の素子3を転写基板4に実装させることが可能である。
次に図4に示すように、仮接着層2から素子3を剥離して、素子3が粘着層5に埋入された状態で転写基板4上の位置を保持する。この際、仮接着層2が素子3を保持する粘着力よりも、埋入された素子3を保持する粘着層5の粘着力が大きくなるように粘着層5と仮接着層2を構成する材質を選択しておくことで、仮保持基板1と転写基板4とを引き離すだけで素子3を仮接着層2から剥離し、粘着層5に素子3を埋入した状態で保持することが可能となる。また、加熱や光照射などの環境変化によって粘着力が変化するように仮接着層2または粘着層5を構成する材質を選択して、素子3を粘着層5に埋入した後に仮接着層2の粘着力よりも粘着層5の粘着力が大きくなるように環境を変化させるとしてもよい。
粘着層5を硬化する前に仮接着層2から素子3を剥離するため、仮保持基板1と転写基板4とを引き離す際に必要な力が小さく、素子3を仮接着層2から剥離する際に仮保持基板1や転写基板4を破損する可能性が低くなる。特に、大画面の表示装置を製造する際には転写基板4の面積を大きくする必要があるため、転写基板4や仮保持基板1の破損を低減できることにより、製造コストの低減を図ることも可能となる。
次に図5に示すように、粘着層5に素子3が埋入されて保持された状態で粘着層5が硬化する様な外的要因、例えば加熱処理などを行って粘着層5の硬化を行い、粘着層5および素子3上に電気配線6を形成する。素子3と粘着層5が略同一面を構成しているので、粘着層5上にマスクを施して金属をスパッタする方法や、素子3および粘着層5上に金属層を形成した後にフォトリソグラフィーおよびエッチングを行う方法など、通常用いられる方法によって電気配線6を形成することが可能である。素子3の露出した面はpクラッド層3p上に形成されているp電極であるので、電気配線6は各素子のpクラッド層3pと接続された配線となる。また、電気配線6は図中の紙面と垂直方向に延伸してストライプ状に形成され、マトリクス状に配されている素子3の走査配線として機能する。
次に図6に示すように、粘着層5の電気配線6が形成された面と接着剤層8とが接するように、接着剤層8が形成された支持基板7を粘着層5に貼り付ける。このとき、粘着層5上に形成された複数の電気配線6と接着剤層8とが接触するため、接着剤層8は絶縁性の材質を選択する。支持基板7の貼り付けをした後、図7に示すようにレーザを照射することによって転写基板4を粘着層5から剥離する。転写基板4と粘着層5の剥離を行うことにより、図に示すように、支持基板7上に接着剤層8が形成され、接着剤層8上に硬化した粘着層5が積層され、接着剤層8上に形成された電気配線6と粘着層5に埋入された複数の素子3とが接着剤層8と粘着層5の間に保持された状態となる。このとき、素子3は硬化した粘着層5から露出していないため、素子3のnクラッド層3nに対して電気配線の形成が行えないことになる。
そこで図8に示すように、硬化した粘着層5にドライエッチング等により素子3のnクラッド層3nまで到達する開口部であるコンタクトビア9を形成する。粘着層5にコンタクトビア9を開口することによって、素子3のnクラッド層3nが粘着層5から露出し、電気配線の形成を行うことが可能になる。
次に図9に示すように、コンタクトビア9に金属を充填すると共に粘着層5上に電気配線10を形成する。電気配線10の形成には、粘着層5上にマスクを施して金属をスパッタする方法や、素子3および粘着層5上に金属層を形成した後にフォトリソグラフィーおよびエッチングを行う方法など、通常用いられる方法により形成することが可能である。コンタクトビア9から露出した素子3の面はnクラッド層3n上に形成されたn電極であるので、電気配線10は各素子のnクラッド層3nと接続された配線となる。また、電気配線10は図中の紙面と水平方向に延伸してストライプ状に形成され、マトリクス状に配されている素子3の信号配線として機能する。
上述した方法で素子3の転写および電気配線6および電気配線10の形成をおこなうことで、支持基板7上に接着剤層8が形成され、接着剤層8上に硬化した粘着層5が積層され、接着剤層8上に形成された電気配線6と粘着層5に埋入された複数の素子3とが接着剤層8と粘着層5の間に保持され、粘着層5に形成されたコンタクトビア9が金属で充填されて、粘着層5上に電気配線10が形成された素子3の配列が得られる。支持基板7上にマトリクス状に配置された素子3は発光ダイオードであり、電気配線6は素子3のpクラッド層3pに接続されたストライプ状の走査配線であり、電気配線10は素子3のnクラッド層3nに接続されたストライプ状の信号配線であるため、図9に示された素子の配列により、単純マトリクス駆動により表示を行うことが可能な表示装置が得られる。
本願発明の素子転写方法において、仮保持基板1上に形成された仮接着層2に素子3を配列して図1に示した状態とする方法の一例を以下に説明する。
素子3はサファイア基板上にマトリクス状に配列されるように形成された窒化ガリウムなどの窒化物半導体系の材料により発光素子ダイオードとして構成される。素子3は略平板状であり、素子3の活性層、クラッド層は活性層及びクラッド層を成長させるサファイア基板の主面と平行な面で延在され、選択成長などにより窒化ガリウム結晶層などを積層させることにより形成される。
素子3は、個々の素子ごとに分離されてサファイア基板上に形成されており、個々の素子ごとに分離するに際しては、例えば、RIE(反応性イオンエッチング)などにより分離可能である。本例では、素子3は略平板状の形状を有するが、サファイア基板の主面に対して傾斜した傾斜結晶層を有する素子でも良く、素子3が、例えばサファイア基板の主面に対して傾斜した面と平行な結晶面を有する活性層及びクラッド層からなる素子である場合には、素子を覆うように樹脂で被覆されたチップ状として転写することもできる。
続いて、素子3を仮接着層2に接着した状態で、サファイア基板から素子3を分離する。サファイア基板から素子3を分離するに際しては、エキシマレーザやYAGレーザなどのレーザ光をサファイア基板の裏面から照射して、素子3とサファイア基板との界面にレーザアブレーションを生じさせる。レーザアブレーションとは、照射光を吸収した固定材料が光化学的又は熱的に励起され、その表面や内部の原子又は分子の結合が切断されることをいい、主に固定材料全部又は一部が溶融、蒸発、気化などの相変化を生じる現象として現れる。このレーザアブレーションにより素子3とサファイア基板との界面ではGaN系材料が金属Gaと窒素とに分解してガスが発生する。このため比較的簡単に素子3を剥離することができる。照射されるレーザ光としては、特に短波長域で高出力であることから、エキシマレーザを用いることが好ましく、瞬時での処理が可能であり、素子3の剥離を迅速に行うことができる。
上述したレーザアブレーションを用いて成長基板であるサファイア基板から仮保持基板1上に素子3配列することにより、成長基板上では素子3同士の間隔が非常に密接に配列されていても、選択的に素子3にレーザを照射して成長基板から剥離することで、素子3同士の間隔を大きくした状態で仮保持基板1上に配置を行うことが可能である。
素子3を粘着層5に埋入する素子転写方法を用いて表示装置を得ることにより、素子3の配列および電気配線6および電気配線10の形成を行うことができる。電気配線6と電気配線10とによって素子3に電圧を印加して単純マトリクス駆動により表示を行うことで、既存の単純マトリクス駆動による表示装置と同様に画像の表示を行うことが可能である。
[第二の実施の形態]
次に、本願発明の他の実施の形態を以下に図面を用いて説明する。本実施の形態は、上述した第一の実施の形態のうち、素子を粘着層に埋入する工程を変化させた素子の転写方法であり、他の工程は第一の実施の形態と同様であるために説明を省略する。
仮保持基板21上に形成された仮接着層22上に素子23を配列し、粘着層25が形成された転写基板24を仮保持基板21と平行になるように配置した後に、仮保持基板21と転写基板24とを接近させていく。第一の実施の形態では仮接着層と粘着層とが接触するまで仮保持基板と転写基板を接近させて、素子と粘着層の表面が略同一面となるまで素子を粘着層に埋入したが、本実施の形態では図10に示すように、仮接着層22と粘着層25とが接触せずに、素子23が部分的に粘着層25に埋入した状態となるまで仮保持基板21と転写基板24とを接近させる。
粘着層25に素子23を部分的に埋入した後に、図11に示すように、仮接着層22から素子23を剥離して、素子23が粘着層25に埋入された状態で転写基板24上の位置を保持する。この際、仮接着層22が素子23を保持する粘着力よりも、埋入された素子23を保持する粘着層25の粘着力が大きくなるように粘着層25と仮接着層22を構成する材質を選択しておくことで、仮保持基板21と転写基板24とを引き離すだけで素子23を仮接着層22から剥離し、粘着層25に素子23を埋入した状態で保持することが可能となる。また、加熱や光照射などの環境変化によって粘着力が変化するように仮接着層22または粘着層25を構成する材質を選択して、素子23を粘着層25に埋入した後に仮接着層22の粘着力よりも粘着層25の粘着力が大きくなるように環境を変化させるとしてもよい。
仮接着層22と粘着層25とを接触させずに仮接着層22から素子23を剥離するため、仮保持基板21と転写基板24とを引き離す際に必要な力が小さく、素子23を仮接着層22から剥離する際に仮保持基板21や転写基板24を破損する可能性が低くなる。特に、大画面の表示装置を製造する際には転写基板24の面積を大きくする必要があるため、転写基板24や仮保持基板21の破損を低減できることにより、製造コストの低減を図ることも可能となる。
次に図12に示すように、粘着層25に部分的に埋入して粘着層25から部分的に突出した状態の素子23を、ローラー等で粘着層25に更に深く埋入し、素子23と粘着層25の表面が略同一面となるまで素子23を粘着層25に埋入して粘着層25に保持させる。
その後は第一の実施の形態と同様にして、粘着層25に素子23が埋入されて保持された状態で粘着層25が硬化する様な外的要因、例えば加熱処理などを行って粘着層25の硬化を行い、粘着層25および素子23上に電気配線を形成し、粘着層25の電気配線が形成された面と接着剤層とが接するように、接着剤層が形成された支持基板を粘着層25に貼り付ける。支持基板の貼り付けをした後、レーザを照射することによって転写基板24を粘着層25から剥離する。
次に、硬化した粘着層25にドライエッチング等により素子23まで到達する開口部であるコンタクトビアを形成し、コンタクトビアに金属を充填すると共に粘着層25上に電気配線を形成する。素子23および電気配線の配列と電気的な接続構造により、第一の実施の形態と同様に単純マトリクス駆動により表示を行う表示装置を得ることができる。
[第三の実施の形態]
次に、本願発明の他の実施の形態を以下に図面を用いて説明する。本実施の形態は、上述した第一の実施の形態のうち、素子を粘着層に埋入する工程を複数回繰り返して行う素子の転写方法であり、他の工程は第一の実施の形態と同様であるために説明を省略する。
図13は本実施の形態において素子33Rを粘着層35に埋入する工程を示した図である。素子33Rは赤色を発光する発光ダイオードである。仮保持基板上に形成された仮接着層上に素子33Rを配列し、粘着層35が形成された転写基板34を仮保持基板と平行になるように配置した後に、仮保持基板と転写基板34とを接近させて、粘着層35に素子33Rを埋入する。仮接着層から素子33Rを剥離して、図13(a)に示すように素子33Rが粘着層35に埋入された状態で転写基板34上の位置を保持する。
その後図13(b)に示すように、緑色を発光する発光ダイオードである素子33Gを再度図1乃至図4に示した手順で素子33Rに隣接する位置に埋入し、その後さらに、図13(c)青色を発光する発光ダイオードである素子33Bを素子33Gに隣接する位置に埋入する。
複数種類の素子を粘着層35に埋入した後に、第一の実施の形態と同様にして、粘着層35に素子33R,33G,33Bが埋入されて保持された状態で粘着層35が硬化する様な外的要因、例えば加熱処理などを行って粘着層35の硬化を行い、粘着層35および素子33上に電気配線を形成し、粘着層35の電気配線が形成された面と接着剤層とが接するように、接着剤層が形成された支持基板を粘着層35に貼り付ける。支持基板の貼り付けをした後、レーザを照射することによって転写基板34を粘着層35から剥離する。
次に、硬化した粘着層35にドライエッチング等により素子33まで到達する開口部であるコンタクトビアを形成し、コンタクトビアに金属を充填すると共に粘着層35上に電気配線を形成する。素子33R,33G,33Bおよび電気配線の配列と電気的な接続構造により、赤・緑・青の発光を行う素子により一画素を構成する表示装置を得ることが可能である。
異なる特性を有する素子は、一般的に、同一の成長基板上に形成することが困難であり、そのために、異なる特性を有する素子を仮保持基板上に配列した後に粘着層35に素子33を埋入するのは困難である。粘着層35を硬化する前に仮保持基板上に配列した素子33の粘着層35への埋入を繰り返して行うことにより、異なる特性を有する素子33を転写基板34上の同一面内に配列することが容易になる。また、粘着層35に素子33Rが埋入された状態で異なる特性の素子33Gを粘着層35に埋入することで、仮保持基板上に配列された素子33Gと粘着層35に埋入されている素子33Rとの位置関係を調整する際に、素子33Gと素子33Rとが干渉して配列が乱れることを防止することができる。
また、素子33としては発光ダイオードの他にも、受光素子や駆動回路素子などを用いることが出来るため、表示素子と受光素子を同一面内に混在させて配列することや、表示素子と駆動回路素子とを同一面内に混在させて配列することが容易に行える。
表示素子と駆動回路素子とを一画素中に混在させて素子の転写を行い、電気配線の形成を行うことにより、駆動回路素子に対して電気信号を送出して、駆動回路素子によって画素毎の発光を制御するアクティブマトリクス駆動の表示素子を得ることもできる。
[第四の実施の形態]
次に、本願発明の他の実施の形態を以下に図面を用いて説明する。本実施の形態は、上述した第一の実施の形態のうち、素子を粘着層に埋入する工程を複数回繰り返して行う素子の転写方法であり、他の工程は第一の実施の形態と同様であるために説明を省略する。
図14は本実施の形態において素子43を粘着層45に埋入する工程を示した図である。仮保持基板上に形成された仮接着層上に素子43を配列し、粘着層45が形成された転写基板44を仮保持基板と平行になるように配置した後に、仮保持基板と転写基板44とを接近させて、粘着層45に素子43を埋入する。仮接着層から素子43を剥離して、図14(a)に示すように素子43が粘着層45に埋入された状態で転写基板44上の位置を保持する。このとき、素子43が埋入される領域は転写基板44上での一部分であり、素子43が埋入されていない粘着層45の領域があるとする。
次に図14(b)および図14(c)に示すように、素子43が埋入されていない粘着層45の領域にさらに素子43を追加して埋入する。複数回に分割して素子43を粘着層45に埋入した後に、第一の実施の形態と同様にして、粘着層45に素子が埋入されて保持された状態で粘着層45が硬化する様な外的要因、例えば加熱処理などを行って粘着層45の硬化を行い、粘着層45および素子43上に電気配線を形成し、粘着層45の電気配線が形成された面と接着剤層とが接するように、接着剤層が形成された支持基板を粘着層45に貼り付ける。支持基板の貼り付けをした後、レーザを照射することによって転写基板44を粘着層45から剥離する。
次に、硬化した粘着層45にドライエッチング等により素子43まで到達する開口部であるコンタクトビアを形成し、コンタクトビアに金属を充填すると共に粘着層45上に電気配線を形成する。素子43および電気配線の配列と電気的な接続構造により、単純マトリクス駆動により表示を行うことが可能な表示装置が得られる。
粘着層45に素子43が埋入された状態で、素子43が埋入されていない転写基板44上の領域にさらに追加して素子43を埋入して保持することにより、素子43を仮保持基板に配列することが可能な面積が限定されている場合にも、転写基板44の面積を大きくして、大面積の基板上にも素子配列を行うことが可能となる。これは、特に大画面の表示装置を製造する場合に有用な素子転写方法となる。
粘着層を硬化する前に仮接着層から素子を剥離するため、仮保持基板と転写基板とを引き離す際に必要な力が小さく、素子を仮接着層から剥離する際に仮保持基板や転写基板を破損する可能性が低くなる。特に、大画面の表示装置を製造する際には転写基板の面積を大きくする必要があるため、転写基板や仮保持基板の破損を低減できることにより、製造コストの低減を図ることも可能となる。
粘着層を硬化する前に異なる特性を有する素子を粘着層に埋入することで、同一の成長基板上には形成し得ない素子を転写基板上に配列して保持させることができ、異なる色の発光を行う発光ダイオードを配列することで多色表示の表示装置を得ることもできる。また、素子として発光ダイオードのほかに受光素子を用いることや、駆動回路を用いることも可能である。
表示素子と駆動回路素子とを一画素中に混在させて素子の転写を行い、電気配線の形成を行うことにより、駆動回路素子に対して電気信号を送出して、駆動回路素子によって画素毎の発光を制御するアクティブマトリクス駆動の表示素子を得ることもできる。
粘着層に素子が埋入された状態で、転写基板上の素子が埋入されていない領域にさらに追加して素子を埋入して保持することにより、素子を仮保持基板に配列することが可能な面積が限定されている場合にも、転写基板の面積を大きくして、大面積の基板上にも素子配列を行うことが可能となる。これは、特に大画面の表示装置を製造する場合に有用な素子転写方法となる。
素子転写方法の工程を示す断面図であり、仮保持基板上に素子が配列された様子を示すものである。 粘着層が形成された転写基板を仮保持基板に平行に配置した様子を示す工程断面図である。 仮保持基板と転写基板を接近させて粘着層に素子を埋入させた様子を示す工程断面図である。 仮保持基板から素子を剥離して、素子を粘着層に埋入した状態で保持した様子を示す工程断面図である。 粘着層上に電気配線を形成した様子を示す工程断面図である。 接着剤層を形成した支持基板を素子と電気配線に接着した様子を示す工程断面図である。 粘着層と転写基板を剥離した状態を示す工程断面図である。 粘着層にコンタクトビアを開口した状態を示す工程断面図である。 粘着層上に金属を積層してコンタクトビアを充填すると共に、電気配線を形成した状態を示す断面図である。 本願発明の第二の実施の形態において、粘着層に素子が部分的に埋入する程度に仮保持基板と転写基板を接近させた状態を示す工程断面図である。 素子が粘着層に部分的に埋入した状態で、仮保持基板から素子を剥離した様子を示す工程断面図である。 粘着層から部分的に突出している素子を、さらに深く粘着層に埋入する様子を示す工程断面図である。 本願発明の第三の実施の形態において、異なる特性を有する素子を粘着層に繰り返して埋入する様子を示す工程断面図である。 本願発明の第四の実施の形態において、粘着層に素子が埋入された状態でさらに素子が埋入されていない領域に素子を追加して埋入する様子を示す工程断面図である。
符号の説明
1,21 仮保持基板
2,22 仮接着層
3,23,33,43 素子
4,24,34,44 転写基板
5,25,35,45 粘着層
6 電気配線
7 支持基板
8 接着剤層
9 コンタクトビア
10 電気配線

Claims (9)

  1. 少なくとも2以上の第一の基板上にそれぞれ形成された仮接着層に、基板毎に異なる特性を有する素子を配列するステップと、
    第二の基板上に形成され、前記仮接着層よりも粘着力の大きい粘着層に、前記第一の基板のうちの一方の基板上の素子を埋入するステップと、
    前記仮接着層から前記素子を剥離し、前記素子を前記粘着層に埋入した状態で保持するステップと、
    前記第二の基板上の前記粘着層に、他方の前記第一の基板上の素子を埋入し、さらに前記他方の第一の基板上の前記仮接着層から前記素子を剥離して、前記素子を前記粘着層に埋入した状態で保持することを繰り返すステップと、
    を含む
    素子転写方法。
  2. 前記粘着層に前記素子を埋入して保持した後に、前記粘着層を硬化する工程を有する請求項1記載の素子転写方法。
  3. 前記粘着層を硬化した後に、前記粘着層上に第一の電気配線を形成する工程を有する請求項2記載の素子転写方法。
  4. 前記粘着層上に前記第一の電気配線を形成した後に、前記粘着層の前記第一の電気配線が形成された面に第三の基板を貼り付ける工程を有する請求項3記載の素子転写方法。
  5. 前記粘着層の前記第一の電気配線が形成された面に前記第三の基板を貼り付けた後に、前記第二の基板と前記粘着層とを剥離する工程を有する請求項4記載の素子転写方法。
  6. 前記第二の基板と前記粘着層とを剥離した後に、前記粘着層に前記素子まで到達する開口部を形成する請求項5記載の素子転写方法。
  7. 前記開口部に導電性材料を充填するとともに、前記粘着層上に第二の電気配線を形成する工程を有する請求項6記載の素子転写方法。
  8. 前記粘着層または前記仮接着層の粘着力を変化させ、前記仮接着層の粘着力よりも前記粘着層の粘着力を大とする請求項1記載の素子転写方法。
  9. 前記粘着層は、絶縁性材料により形成される請求項1記載の素子転写方法。
JP2007297078A 2007-11-15 2007-11-15 素子転写方法 Expired - Lifetime JP4605207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007297078A JP4605207B2 (ja) 2007-11-15 2007-11-15 素子転写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007297078A JP4605207B2 (ja) 2007-11-15 2007-11-15 素子転写方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003059540A Division JP4082242B2 (ja) 2003-03-06 2003-03-06 素子転写方法

Publications (2)

Publication Number Publication Date
JP2008060608A JP2008060608A (ja) 2008-03-13
JP4605207B2 true JP4605207B2 (ja) 2011-01-05

Family

ID=39242911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007297078A Expired - Lifetime JP4605207B2 (ja) 2007-11-15 2007-11-15 素子転写方法

Country Status (1)

Country Link
JP (1) JP4605207B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014430A (ko) * 2017-08-02 2019-02-12 서울반도체 주식회사 디스플레이 장치의 제조 방법 및 그의 제조 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9756452B2 (en) * 2013-09-16 2017-09-05 Qualcomm Incorporated Presence and on-device proxying
JP2017059577A (ja) * 2015-09-14 2017-03-23 日東電工株式会社 封止光半導体素子および発光装置の製造方法
WO2017107097A1 (en) * 2015-12-23 2017-06-29 Goertek.Inc Micro-led transfer method and manufacturing method
KR102652723B1 (ko) * 2018-11-20 2024-04-01 삼성전자주식회사 마이크로 led 전사 장치 및 이를 이용한 마이크로 led 전사 방법
WO2020213937A1 (en) * 2019-04-16 2020-10-22 Samsung Electronics Co., Ltd. Led transferring method and display module manufactured by the same
KR20200126234A (ko) 2019-04-29 2020-11-06 삼성전자주식회사 마이크로 led 전사 방법 및 이에 의해 제조된 디스플레이 모듈
JP7200884B2 (ja) * 2019-08-27 2023-01-10 信越化学工業株式会社 微小構造体の実装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182580A (ja) * 2000-12-15 2002-06-26 Sony Corp 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP2002314052A (ja) * 2001-04-11 2002-10-25 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003007986A (ja) * 2001-06-27 2003-01-10 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003029656A (ja) * 2001-07-13 2003-01-31 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002182580A (ja) * 2000-12-15 2002-06-26 Sony Corp 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP2002314052A (ja) * 2001-04-11 2002-10-25 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003007986A (ja) * 2001-06-27 2003-01-10 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2003029656A (ja) * 2001-07-13 2003-01-31 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014430A (ko) * 2017-08-02 2019-02-12 서울반도체 주식회사 디스플레이 장치의 제조 방법 및 그의 제조 장치
KR102443444B1 (ko) * 2017-08-02 2022-09-16 서울반도체 주식회사 디스플레이 장치의 제조 방법 및 그의 제조 장치

Also Published As

Publication number Publication date
JP2008060608A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
JP4082242B2 (ja) 素子転写方法
JP4605207B2 (ja) 素子転写方法
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
JP4055405B2 (ja) 電子部品及びその製造方法
JP3608615B2 (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002261335A (ja) 画像表示装置及び画像表示装置の製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP4100203B2 (ja) 素子転写方法
JP4882273B2 (ja) 素子実装基板、不良素子の修復方法及び画像表示装置
JP2008109156A (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP3682584B2 (ja) 発光素子の実装方法及び画像表示装置の製造方法
JP4120223B2 (ja) 電子部品の製造方法、これを用いた画像表示装置
JP4840371B2 (ja) 素子転写方法
JP4887587B2 (ja) 画像表示装置及びその製造方法
JP4403434B2 (ja) 画像表示装置
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2002368282A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4403422B2 (ja) 画像表示装置の製造方法
JP2002343944A (ja) 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
JP4967251B2 (ja) 画像表示装置の製造方法
JP4055817B2 (ja) 画像表示装置
JP4182661B2 (ja) 画像表示装置及びその製造方法
JP4691793B2 (ja) 素子配列型装置の製造方法
JP2003216072A (ja) 画像表示装置及びその製造方法
JP4078830B2 (ja) 表示装置及び表示装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100920

R151 Written notification of patent or utility model registration

Ref document number: 4605207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term