KR102498453B1 - 발광 디바이스 및 그 제조 방법 - Google Patents

발광 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR102498453B1
KR102498453B1 KR1020190056461A KR20190056461A KR102498453B1 KR 102498453 B1 KR102498453 B1 KR 102498453B1 KR 1020190056461 A KR1020190056461 A KR 1020190056461A KR 20190056461 A KR20190056461 A KR 20190056461A KR 102498453 B1 KR102498453 B1 KR 102498453B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
emitting elements
emitting element
adhesive
Prior art date
Application number
KR1020190056461A
Other languages
English (en)
Other versions
KR20190130518A (ko
Inventor
민-순 시에
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20190130518A publication Critical patent/KR20190130518A/ko
Priority to KR1020230015617A priority Critical patent/KR20230023696A/ko
Application granted granted Critical
Publication of KR102498453B1 publication Critical patent/KR102498453B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

본 개시내용은 발광 디바이스를 제조하는 방법을 개시하며, 이 방법은 복수의 제1 발광 소자와 접착 유닛이 배열되어 있는 제1 기판을 제공하는 단계와, 제1 그룹의 제2 발광 소자와 제2 그룹의 제2 발광 소자가 배열되어 있는 제2 기판을 제공하는 단계와, 제2 그룹의 제2 발광 소자와 접착 유닛을 접속하는 단계를 포함한다. 제1 발광 소자와 제1 그룹의 제2 발광 소자는, 제2 그룹의 제2 발광 소자와 접착 유닛을 접속하는 동안에, 서로 부분적으로 또는 전체적으로 겹친다.

Description

발광 디바이스 및 그 제조 방법{LIGHT-EMITTING DEVICE AND MANUFACTURING METHOD THEREOF}
<배경>
본 개시내용은 발광 디바이스 및 그 제조 방법에 관한 것으로, 특히 매우 다수의 발광 소자들을 전사하는 방법에 관한 것이다.
<관련 출원에 대한 참조>
본 출원은, 2018년 5월 14일자에 출원된 가출원 일련번호 제62/670,900호 및 2018년 7월 12일에 출원된 가출원 일련번호 제62/697,387호에 개시되며, 이로써 이들의 내용은 그 전체가 인용에 의해 포함된다.
발광 다이오드들은 디스플레이의 픽셀들 및 백라이트 모듈의 광원들과 같은 다양한 애플리케이션들에서 널리 사용되어왔다. 디스플레이 및 백라이트 모듈을 제조하는 프로세스에서, 다수의 발광 다이오드들을 디스플레이 또는 백라이트 모듈의 회로 보드 상에 어떻게 효율적으로 배열하는지가 문제이다.
본 개시내용은 발광 디바이스를 제조하는 방법을 개시하며, 이 방법은, 제1 기판을 제공하는 단계, 제1 기판 상에 제1 접착 유닛을 형성하는 단계, 제1 기판 상에 제1 발광 소자를 형성하는 단계, 제2 기판을 제공하는 단계, 제2 기판 상에 제2 발광 소자를 형성하는 단계, 제2 기판 상에 제3 발광 소자를 형성하는 단계, 및 제2 발광 소자를 제1 접착 유닛에 연결하는 단계를 포함하고, 제3 발광 소자는, 제2 발광 소자를 제1 접착 유닛에 연결하는 동안 제1 발광 소자와 중첩된다.
본 개시내용은 발광 디바이스를 제조하는 방법을 개시하며, 이 방법은, 제1 기판을 제공하는 단계, 제1 기판 상에 제1 접착 유닛을 형성하는 단계, 제1 기판 상에 제1 발광 소자를 형성하는 단계, 중간층을 포함하는 제2 기판을 제공하는 단계, 제2 기판 상에 제2 발광 소자를 형성하는 단계, 제1 기판을 향해 제2 발광 소자를 푸시하기 위한 제1 돌출부를 형성하는 단계 및 제2 발광 소자를 제1 접착 유닛에 연결하는 단계를 포함한다.
본 개시내용은 발광 디바이스를 제조하는 방법을 개시하며, 이 방법은, 제1 기판을 제공하는 단계, 제1 기판 상에 제1 접착 유닛 및 제2 접착 유닛을 형성하는 단계, 제1 기판 상에 제1 발광 소자를 형성하는 단계, 제2 기판을 제공하는 단계, 제2 기판 상에 제2 발광 소자를 형성하는 단계, 제1 기판을 향해 제2 발광 소자를 푸시하기 위한 제1 돌출부를 형성하는 단계 및 제1 접착 유닛 및 제2 접착 유닛에 제2 발광 소자를 연결하는 단계를 포함한다.
첨부 도면들은 본 출원의 쉬운 이해를 제공하기 위해 포함되며, 본원에 포함되고, 본 명세서의 부분을 구성한다. 도면들은 본 출원의 실시예들을 예시하고, 설명과 함께, 본 출원의 원리들을 예시하는 역할을 한다.
도 1a 내지 도 1c는 본 개시내용의 일 실시예에 따른 발광 디바이스를 제조하는 개략도들을 도시한다.
도 1d는 본 개시내용의 일 실시예에 따른 발광 디바이스의 개략도를 도시한다.
도 2a 내지 도 2c는 본 개시내용의 일 실시예에 따른 발광 디바이스를 제조하는 개략도들을 도시한다.
도 3a 내지 도 3c는 본 개시내용의 일 실시예에 따른 발광 디바이스를 제조하는 개략도들을 도시한다.
도 3d는 본 개시내용의 일 실시예에 따른 발광 디바이스를 제조하는 개략도를 도시한다.
도 4a 내지 도 4g는 본 개시내용의 일 실시예에 따른 발광 디바이스를 제조하는 개략도들을 도시한다.
도 5a 내지 도 5g는 본 개시내용의 일 실시예에 따른 돌출부 및 접착 유닛의 개략도들을 도시한다.
도 6a 내지 도 6c는 본 개시내용의 일 실시예에 따른 스페이서 및 기판의 개략도들을 도시한다.
본 개시내용을 더 잘 그리고 간결하게 설명하기 위해, 명세서를 따라 상이한 단락들 또는 도면들에 나타나거나 제시되는 동일한 명칭 또는 동일한 참조 번호는 동일하거나 등가의 의미를 갖는 반면, 본 개시내용의 어딘가에서 한 번만 정의된다.
이하에서는 도면들을 수반하는 본 개시내용의 실시예들의 설명을 보여준다.
도 1a 내지 도 1c는 본 개시내용의 일 실시예에 따른 발광 디바이스를 제조하는 개략도들을 도시한다. 발광 디바이스는, 예를 들면, 픽셀들로서 LED 칩들, LED 패키지들 및/또는 LED CSP(Chip Scale Package)들 이용한 디스플레이 디바이스, 또는 광원들로서 LED 칩들, LED 패키지들 및/또는 LED CSP들을 이용한 백라이트 모듈이다. 본 실시예의 제조 방법은 다수의 LED 칩들, LED 패키지들 및/또는 LED CSP들을 디스플레이의 백플레인, 백라이트 모듈의 백플레인 또는 미리 결정된 캐리어에 효율적으로 전사할 수 있는 프로세스를 포함한다.
도 1a를 참조하면, 다수의 제1 발광 소자들(101)이 중간층(3)을 통해 제1 기판(201) 상에 배열된다. 구체적으로, 제1 기판(201)은 제1 하위 표면(2010) 및 제1 상위 표면(2011)을 가지며, 제1 발광 소자들(101)은 중간층(3)을 통해 제1 하위 표면(2010) 상에 배열된다. 이 실시예에서, 발광 소자는 LED 칩, LED 패키지들 및/또는 LED CSP일 수 있다. 중간층(3)은 제1 기판(201)의 제1 하위 표면(2010)을 연속적으로 또는 간헐적으로 커버할 수 있다. 예를 들어, 중간층(3)은 제1 하위 표면(2010)의 영역의 거의 또는 전부를 커버하거나, 제1 발광 소자(101)에 대응하는 제1 하위 표면(2010)의 영역만을 커버한다. 제1 발광 소자(101)는 기판(도시되지 않음), p-형 반도체 층(도시되지 않음), n-형 반도체 층(도시되지 않음), 발광층(도시되지 않음), 제1 전극 패드(120), 및 제2 전극 패드(121)를 갖는다. 일 실시예에서, 어떠한 기판(예를 들어, 성장 기판)도 제1 발광 소자(101)에 포함되지 않는다. 또한, 제1 발광 소자(101)는 최상부 표면(1010), 최상부 표면(1010)에 대향하는 바닥 표면(1011) 및 최상부 표면(1010)과 바닥 표면(1011) 사이에 배열된 측 표면(1012)을 갖는다. 제1 발광 소자(101)의 최상부 표면(1010)은 중간층(3)에 연결된다. 실시예에서, 바닥 표면(1011)은 평탄한 표면이 아니라, p-형 반도체 층의 표면, n-형 반도체의 표면 및 발광층의 표면으로 구성된 계단식 표면이다. 제1 및 제2 전극 패드들(120, 121)은 각각 p-형 반도체 층 및 n-형 반도체 층에 전기적으로 연결된다.
도 1a를 참조하면, 제2 기판(202)은 제2 하위 표면(2021) 및 바닥 표면(1011)을 향하는 제2 상위 표면(2020)을 갖는다. 제2 상위 표면(2020) 상에 배치된 복수의 연결 패드들(104)이 존재한다. 연결 패드들(104)은 제1 및 제2 전극 패드들(120, 121)에 전기적으로 연결되고 제1 발광 소자(101)를 전력(도시되지 않음) 및/또는 제어 회로(도시되지 않음)에 연결하도록 구성된다. 제1 발광 소자들(101)은 도 1b 및 도 1c에 도시된 후속 프로세스들에서 제2 기판(202)으로 이동되고 복수의 연결 패드(104)에 전기적으로 연결된다.
실시예에서, 제1 발광 소자(101)는 비간섭성 광(incoherent light)을 방출하는 Ⅲ-Ⅴ 족 반도체 재료를 포함하는 반도체 층을 포함한다. Ⅲ-Ⅴ 족 반도체 재료는
Figure 112019067468241-pat00001
또는
Figure 112019067468241-pat00002
일 수 있으며, 여기서
Figure 112019067468241-pat00003
이다. 제1 발광 소자(101)는 상이한 반도체 재료들에 기초하여, 610 내지 650 nm의 피크 파장 또는 주 파장을 갖는 적색광을 방출하고, 495 내지 570 nm의 피크 파장 또는 주 파장을 갖는 녹색광을 방출하고, 450 내지 495 nm의 피크 파장 또는 주 파장을 갖는 청색광을 방출하고, 400 내지 440 nm의 피크 파장 또는 주 파장을 갖는 자색광을 방출하거나, 또는 200 내지 400 nm의 피크 파장을 갖는 UV 광을 방출할 수 있다. 일 실시예에서, 제1 발광 소자(101)는 발광층 및 발광층 상에 배열된 파장 변환 재료를 갖는다. 파장 변환 재료는 형광체, 양자점 재료, 또는 이들의 조합들 중 하나 이상을 갖는다. 형광체는 황록색 형광체, 적색 형광체 또는 청색 형광체일 수 있다. 황록색 형광체는 YAG, TAG, 실리케이트, 바나데이트, 알칼리-토류 금속 셀레나이드 또는 금속 나이트라이드를 포함한다. 적색 형광체는 플루오라이드
Figure 112019067468241-pat00004
, 실리케이트, 바나데이트, 알칼리 토류 금속 설파이드, 옥시나이트라이드 또는 텅스텐 산염과 몰리브덴 산염의 혼합물을 포함한다. 청색 형광체는 BaMgAl10O17 : Eu2 +를 포함한다. 양자점 재료는 ZnS, ZnSe, ZnTe, ZnO, CdS, CdSe, CdTe, GaN, GaP, GaSe, GaSb, GaAs, AlN, AlP, AlAs, InP, InAs, Te, PbS, InSb, PbTe, PbSe, SbTe, ZnCdSeS, CuInS, CsPbCl3, CsPbBr3, CsPbI3일 수 있다. 일 실시예에서, 파장 변환 재료를 포함하는 제1 발광 소자(101)는 백색광을 방출할 수 있고, 백색광은 10000K와 20000K 사이의 색 온도를 갖고, CIE 1931색도도에서 색 포인트 좌표(x, y)를 갖고, 여기서,
Figure 112019067468241-pat00005
이다. 일 실시예에서, 제1 발광 소자(101)에 의해 방출된 백색광은 2200K와 6500K 사이의 색 온도(예를 들어, 2200K, 2400K, 2700K, 3000K, 5700K, 6500K)를 가지며, CIE1931 색도도에서 7-단계 MacAdam 타원에 위치되는 색 포인트 좌표(x, y)를 갖는다.
제1 기판(201)은 발광 소자들을 수용(carry)하도록 구성된 기판이다. 일 실시예에서, 제1 기판(201)은 연신 또는 구부러진 후에 전체적으로 또는 부분적으로 복원될 수 있는 기판, 예를 들어, 청색 테이프이다. 일 실시예에서, 제1 기판(201)은 사파이어 기판과 같이 실온에서 변형된 후 복구될 수 없는 고체 기판이다. 제2 기판(202)은 제1 기판(201)으로부터 전사된 발광 소자들을 수용하도록 구성된 기판이다. 일 실시예에서, 제2 기판(202)은 도전성 재료 및 절연 재료를 포함하는 PCB(Printed Circuit Board)이다. 도전성 재료는 구리, 주석, 금 또는 알루미늄일 수 있다. 절연 재료는 에폭시, 유리 섬유, 알루미나, 알루미늄 나이트라이드 또는 이들의 조합들일 수 있다. 일 실시예에서, 연결 패드(104)는 티타늄, 크롬, 백금, 구리, 니켈, 금, 주석 또는 이들의 합금들을 갖는다. 연결 패드(104)는 단층 또는 다층일 수 있다. 일 실시예에서, 제2 기판(202)은 백라이트 모듈의 백플레인(backplane) 또는 디스플레이의 백플레인이다.
도 1b를 참조하면, 다수의 접착 유닛들(5)은 2개 초과의 연결 패드들(104)을 커버하도록 배열된다. 접착 유닛(5)은 절연 재료와 그 내부에 분산된 도전성 입자들(501)을 포함한다. 도 1b에 도시된 바와 같이, 제1 발광 소자(101)가 제1 기판(201)으로부터 분리되기 전에 연결 패드(104) 또는 접착 유닛(5)에 직접 접촉하는 것을 방지하기 위해, 제1 기판(201)과 제2 기판(202) 사이의 거리를 유지하기 위해, 제1 기판(201)과 제2 기판(202) 사이에 선택적으로 배열되는 2개의 스페이서들(61, 62)이 존재한다. 일 실시예에서, 스페이서들(61, 62)에 의해 유지되는 제1 기판(201)과 제2 기판(202) 사이의 거리는 제1 발광 소자(101)의 높이의 2 배보다 크다. 다른 실시예에서, 제1 기판(201)과 제2 기판(202) 사이의 거리는 다른 메커니즘에 의해 유지될 수 있어서, 스페이서가 생략될 수 있다. 일 실시예에서, 스페이서들(61, 62)은 제2 기판(202)의 에지 부분들 및/또는 중앙 부분들 상에 배열된다. 다른 실시예에서, 하나 이상의 스페이서들(도시되지 않음)이 스페이서들(61, 62) 사이에 배열된다. 일 실시예에서, 스페이서들(61, 62)은 제1 발광 소자들(101)을 전사하기 전에 제1 기판(201) 또는 제2 기판(202) 상에 형성된다. 스페이서들은 기판 상에 다양한 패턴들을 형성하도록 배열될 수 있으며, 관련된 설명들은 도 6a 내지 도 6c 및 관련 단락들을 참조할 수 있다.
접착 유닛(5)은 제1 발광 소자(101) 및 연결 패드(104)를 물리적으로 그리고 전기적으로 연결한다. 접착 유닛(5)은 절연 재료와 그 내부에 분산된 도전성 입자들(501)을 포함한다. 도전성 입자들(501)은 가열에 의해 연결 패드들(104) 및 제1 제2 전극 패드들(120, 121) 상에서 응집(aggregate)될 수 있다. 제1 발광 소자(101)는 접착 유닛(5)의 절연 재료 내의 응집된 도전성 입자들(501)을 통해 연결 패드(104)에 전기적으로 연결될 수 있다. 절연 재료는 실리콘, 에폭시 등일 수 있다. 도전성 입자(501)의 재료는 주석, 구리, 은, 금 등일 수 있다. 보다 구체적으로, 응집된 도전성 입자들(501)은 도 1d에 도시된 바와 같이 전극 패드들과 연결 패드들을 연결하는 도전성 필라(502)를 형성한다. 실시예에서, 제1 발광 소자(101)에 연결된 후의 접착 유닛(5)의 두께는 5㎛ 미만이다. 다른 실시예에서, 제1 발광 소자(101)에 연결된 후의 접착 유닛(5)의 두께는 3㎛보다 크다. 또 다른 실시예에서, 제1 발광 소자(101)에 연결된 후의 접착 유닛(5)의 두께는 1㎛ 내지 4㎛이다. 실시예들에서, 접착 유닛은 ACP(anisotropic conductive paste) 또는 ACF(anisotropic conductive film)이다.
실시예에서, 접착 유닛(5)은 절연 재료로만 구성된다. 연결 패드(104)를 향하는 제1 및 제2 전극 패드들(120, 121)의 표면 상에 금속 구조(도시되지 않음)가 형성된다. 금속 구조는 단일 층 또는 다수의 층들일 수 있다. 금속 구조는 가열 및/또는 가압된 후에 연결 패드(104) 및 제1 및 제2 전극 패드들(120, 121)에 전기적으로 그리고 물리적으로 연결되도록 변형되어서, 변형된 금속 구조는 연결 패드(104)와 제1 및 제2 전극 패드들(120, 121) 사이에 전기 연결 경로를 형성하게 된다. 일 실시예에서, 금속 구조는 납, 주석, 인듐, 금 또는 이들의 합금들을 포함한다. 연결 패드(104)가 접착 유닛(5)에 의해 커버되기 전에, 연결 패드의 표면 및 금속 구조의 표면은 산화될 수 있어서, 거기에 형성된 산화물이 존재하게 된다. 접착 유닛(5)이 플럭스(flux)일 때, 접착 유닛(5)은 금속 구조의 표면 상의 산화물 및 연결 패드(104)의 표면 상의 산화물을 제거할 수 있다. 따라서, 접착 유닛(5)은 금속 구조와 연결 패드(104) 사이의 접속 강도를 개선하고 접착 유닛(5) 내의 금속 구조의 변형을 용이하게 한다.
일 실시예에서, 접착 유닛(5)은 절연 재료 및 도전성 입자들을 포함한다. 제1 및 제2 전극 패드들(120, 121)은 금속일 수 있고 다수의 층들을 포함할 수 있다. 일 실시예에서, 금속은 납, 주석, 인듐, 금 또는 이들의 합금들을 포함한다. 일 실시예에서, 제1 및 제2 전극 패드들(120, 121)의 최외층은 납, 주석, 인듐, 금 또는 이들의 합금들을 포함한다. 도전성 입자들은 열 및/또는 힘에 의해 연결 패드들(104) 및 제1 및 제2 전극 패드들(120, 121) 상에서 응집될 수 있다. 그 후, 접착 유닛(5) 내의 도전성 입자들은 제1 및 제2 전극 패드들(120, 121) 및 연결 패드들(104)에 전기적으로 연결되고 직접 연결된다.
도 1c를 참조하면, 돌출부들(30)이 중간층(3) 상에 형성되고, 돌출부들(30) 바로 아래에 위치되는 제1 발광 소자들(101)이 중간층(3)으로부터 멀어지게 푸시된다. 실시예에서, 하나의 돌출부(30)는 돌출부(30) 바로 아래에 배열된 하나의 제1 발광 소자(101)를 접착 유닛(5)으로 푸시한다. 제1 발광 소자(101)는 제2 기판(202) 상의 접착 유닛(5)과 접촉하기 전에 중간층(3)으로부터 분리된다. 즉, 제1 발광 소자들(101)은 제1 기판(201)으로부터 제2 기판(202)으로 이동하는 동안 중간층(3)과 접촉하지 않는다. 또한, 중간층(3)으로부터 박리된 후의 제1 발광 소자(101)의 이동 거리는, 제1 기판(201)과 제2 기판(202) 사이의 거리에서 제1 발광 소자(101)의 높이 및 연결 패드들(104)의 높이를 뺀 것 이하이다. 다른 실시예에서, 중간층(3)은 버블 층(도시되지 않음) 및 접착 구조(도시되지 않음)를 갖는다. 버블 층은 제1 기판(201)과 접착 구조 사이에 형성된다. 접착 구조는 제1 발광 소자(101)에 연결된다. 버블 층을 가열함으로써 버블 층으로부터 하나 이상의 기포들(도시되지 않음)은 생성되어서, 버블 층(도시되지 않음) 및/또는 접착 구조가 돌출하여 돌출부(30)를 형성하게 된다. 위에서 설명된 바와 같이, 제2 기판(202)으로 푸시되는 제1 발광 소자(101)는 접착 유닛(5)을 통해 제2 기판(202) 상에 고정될 수 있다. 다른 실시예에서, 하나 이상의 돌출부들(30)이 형성되어 하나 이상의 제1 발광 소자들(101)을 푸시할 수 있고, 관련된 설명은 도 5a 내지 도 5g 및 관련된 단락들을 참조할 수 있다. 도 1c를 참조하면, 제1 기판(201)으로부터 제2 기판(202)으로 푸시되는 2개의 제1 발광 소자들(101)은 제1 기판(201) 상에 배열되는 동안 3개의 제1 발광 소자들(101)에 의해 서로 이격된다. 제1 기판(201)으로부터 제2 기판(202)으로 푸시된 2개의 제1 발광 소자들(101)은 4개 이상의 제1 발광 소자들(101) 또는 2개 이하의 제1 발광 소자들(101)에 의해 서로 이격될 수 있다. 따라서, 제2 기판(202) 상의 2개의 이웃한 제1 발광 소자들(101) 사이의 거리는 제1 기판(201) 상에 배열되는 동안 전사되는 2개의 제1 발광 소자들(101) 사이의 제1 발광 소자들(101)의 수에 의해 결정될 수 있다.
돌출부들(30)은 버블 층에 레이저를 인가함으로써 생성된다. 일 실시예에서, 레이저는 260nm 내지 380nm의 파장을 갖는다. 예를 들어, 파장은 266nm, 355nm 또는 375nm일 수 있다. 일 실시예에서, 버블 층이 가열되어 기포들 내로 축적되는 가스를 형성한다. 기포 층 및/또는 접착 구조는 돌출부들을 형성하도록 돌출된다. 기포들 내의 가스는 중간층(3)으로부터 누설되지 않는다. 다른 실시예에서, 제1 기판(201)은 레이저에 대해 90 %를 넘는 투과율 또는 10 % 미만의 반사율을 가지며, 레이저는 제1 기판(201)을 통과할 수 있다. 일 실시예에서, 버블 층은 폴리이미드를 포함한다.
도 1d는 본 개시내용의 일 실시예에 따른 발광 디바이스의 개략도를 도시한다. 도 1d의 발광 디바이스(1000)는 먼저, 발광 소자(101), 제2 기판(202) 및 접착 유닛(5)을 갖는다. 제1 발광 소자(101)는 제2 기판(202) 상에 고정되고, 제1 및 제2 전극 패드들(120, 121)을 갖고, 제2 기판(202)은 연결 패드들(104)을 갖는다. 접착 유닛(5)은 도전성 입자들(501)을 포함하고, 도전성 입자들(501) 중 일부는 응집되어 제1 발광 소자(101) 및 연결 패드들(104)을 전기적으로 연결하기 위한 도전성 필라(502)를 형성하는 반면, 도전성 입자들(501)의 나머지는 접착 유닛(5) 내에 분산된다. 일 실시예에서, 필라(502)는 제1 발광 소자(101)에 근접한 상위부(5012), 제2 기판(202)에 근접한 하위부(5010) 및 상위부(5012)와 하위부(5010) 사이에 배치된 목부(5011)를 갖는다. 목부(5011)의 폭은 상위부(5012)의 폭보다 작거나 또는 하위부(5010)의 폭보다 작다. 일부 도전성 입자들(501)은, 제1 및 제2 전극 패드들(120, 121) 또는 연결 패드들(104) 상에 응집되는 것이 아니라 절연 재료 내에 분산된다. 접착 유닛(5)의 변형은 가열 및/또는 가압에 의해 수행될 수 있다. 일 실시예에서, 접착 유닛(5)은 측 표면(1012)의 적어도 일부를 커버한다. 제1 발광 소자(101)가 중간층(3)으로부터 박리될 때, 제1 발광 소자(101) 상에 남아있는 잔류물이 존재할 수 있다. 일 실시예에서, 제2 기판(202)은 하나 또는 다수의 제1 발광 소자들(101)을 제어하기 위해, 제2 하위 표면(2021) 및/또는 제2 상위 표면(2020) 상에 배열된 도전성 와이어들(도시되지 않음), 능동 전자 소자들(도시되지 않음) 및/또는 수동 전자 소자들(도시되지 않음)을 포함한다. 도전성 와이어들은 금속 와이어들일 수 있고, 금속 와이어의 재료는 구리, 알루미늄 또는 금일 수 있다. 능동 전자 소자는 제어 칩 또는 트랜지스터일 수 있다. 수동 전자 소자는 저항기 또는 커패시터일 수 있다.
도 2a 내지 도 2c는 본 개시내용의 일 실시예에 따른 발광 디바이스를 제조하는 개략도들을 도시한다. 도 2a에서, 제3 기판(203) 상의 제2 발광 소자(102)가 제2 기판(202)으로 푸시되는 반면, 제1 발광 소자들(101)은 접착 유닛(5)을 통해 제2 기판(202)에 연결된다. 도 2a의 상위 부분에서 도시된 바와 같이, 제2 기판(202) 및 제2 기판(202) 상에 배열된 제1 발광 소자들(101), 접착 유닛들(5) 및 연결 패드들(104)이 제공되고, 제3 기판(203) 및 제3 기판(203) 상에 배열된 중간층(3) 및 제2 발광 소자들(102)이 제공되고, 제2 기판(202)과 제3 기판(203) 사이의 스페이서들(61, 62)이 제공된다. 도 2a의 하위 부분에 도시된 바와 같이, 제2 기판(203) 상의 제2 발광 소자(102)가 제2 기판(202)에 전사된다. 즉, 도 1a 내지 도 1c에 도시된 바와 같이 제2 기판(202) 상에 제1 발광 소자들(101)을 배열한 후에, 제2 발광 소자들(102)이 배열되어 있는 제3 기판(203)이 제공되고, 제2 발광 소자들(102) 전부 또는 그 부분은 제1 발광 소자(101)에 의해 점유되지 않은 제2 기판(202)의 영역으로 전사된다. 제3 기판(203)은 제3 하위 표면(2030) 및 제3 상위 표면(2031)을 가지며, 제2 발광 소자들(102)은 중간층(3)을 통해 제3 하위 표면(2030) 상에 배열된다. 보다 구체적으로는, 위에서 논의된 바와 같은 중간층(3)은 제3 기판(203)의 제3 하위 표면(2030) 상에 형성된다. 돌출부들(30)이 중간층(3)으로부터 형성되어, 접착 유닛들(5)과 직접 접촉하도록 돌출부들(30) 바로 아래에 배열된 제2 발광 소자들(102)을 푸시한다. 중간층(3)은 제3 기판(203)의 제3 하위 표면(2030)을 연속적으로 또는 간헐적으로 커버할 수 있다. 예를 들어, 중간층(3)은 제3 하위 표면(2030)의 영역의 거의 또는 전부를 커버하거나, 제2 발광 소자(102)에 대응하는 제3 하위 표면(2030)의 영역만을 커버한다. 스페이서들(61, 62)은 제2 발광 소자(102)와 제1 발광 소자(101) 사이, 제2 발광 소자(102)와 연결 패드들(104) 사이, 또는 제2 발광 소자(102)와 접착 유닛(5) 사이의 직접 접촉을 회피하도록, 전사 프로세스 이전에 제2 기판(202)과 제3 기판(203) 사이에 배열된다. 제2 기판(202) 상의 스페이서들(61, 62)의 배열들은 도 6a 내지 도 6c 및 관련된 단락들을 참조할 수 있다. 일 실시예에서, 제2 기판(202)과 제3 기판(203) 사이의 거리는 제1 발광 소자(101)의 높이의 2 배보다 크거나 제2 발광 소자(102)의 높이의 2 배보다 크다. 접착 유닛들(5)로 제2 발광 소자(102)를 푸시하는 절차는 접착 유닛들(5)로 제1 발광 소자(101)를 푸시하는 절차와 유사하며, 관련된 설명들은 이전 단락들을 참조할 수 있다. 제2 발광 소자들(102)을 푸시하는 동안, 제3 기판(203) 상의 제2 발광 소자들(102) 중 일부는 제2 기판(202)에 전사되는 제1 발광 소자(101)와 중첩된다. 제1 발광 소자(101)와 중첩되는 제2 발광 소자(102)(즉, 전사되지 않는 제2 발광 소자들)는 제2 기판(202)에 전사되지 않는다. 전사되지 않는 제2 발광 소자(102)는 제1 발광 소자(101)와 전체적으로 또는 부분적으로 중첩될 수 있다. 제1 발광 소자들(101) 및 제2 발광 소자들(102) 중 일부가 서로 중첩되지만, 중첩되는 제1 발광 소자(101) 및 제2 발광 소자(102)는 서로 직접 접촉되지 않는데, 그 이유는, 도 2a에 도시된 바와 같이, 제2 기판(202)과 제3 기판(203) 간의 거리가 중첩되는 제1 발광 소자(101)의 높이와 제2 발광 소자(102)의 높이의 합보다 크게 되도록 설계되기 때문이다. 제2 발광 소자들(102)은 돌출부(30)에 의해 제2 기판(202) 상의 접착 유닛들(5)에 본딩되도록 제2 기판(202)으로 푸시된다. 접착 유닛들(5)은 제2 발광 소자들(102)이 제2 기판(202)으로 푸시되기 전에 제2 기판(202) 상에 형성된다. 대안적으로, 접착 유닛들(5)은 제1 발광 소자들(101)을 제2 기판(202)에 연결하기 전에 제2 기판(202) 상에 형성된다. 제2 발광 소자(102)가 제1 발광 소자(101), 연결 패드(104) 또는 접착 유닛(5)과 직접 접촉하는 것을 방지하기 위해 스페이서들(61, 62)이 제2 기판(202)과 제3 기판(203) 사이에 배열된다.
도 2a에 도시된 바와 같이, 제2 발광 소자들(102)은 제2 기판(202)으로 푸시되고 제3 기판(203)으로부터 분리된다. 제3 기판(203)과 제2 기판(202) 사이의 간격은 제1 발광 소자(101)와 제2 발광 소자(102) 사이의 직접 접촉을 회피하도록 제어될 수 있다. 따라서, 제1 발광 소자(101)와 중첩되는 제2 발광 소자(102)는 제1 발광 소자(101)와 직접 접촉하지 않고, 제2 발광 소자(102)를 연결 패드들(104)로 푸시하는 동안 미리 제거되지 않고 동일한 포지션에 유지될 수 있다. 도 2a를 참조하면, 레이저는 중간층(3)에 인가되어 돌출부들을 형성한다. 일 실시예에서, 제3 기판(203)은 레이저에 대해 90 %를 넘는 투과율 또는 10 % 미만의 반사율을 가지며, 레이저는 제3 기판(203)을 통과할 수 있다. 레이저에 대한 설명은 이전 단락들을 참조할 수 있다.
도 2b는, 제1 발광 소자들(101) 및 제2 발광 소자들(102)이 접착 유닛들(5)을 통해 제2 기판(202)에 연결되는 동안 도 2c의 발광 디바이스(2000)를 형성하기 위해 제2 기판(202) 상의 연결 패드들(104)로 푸시되는 제4 기판(204) 상의 제3 발광 소자들(103)의 개략도를 도시한다. 제4 기판(204)은 제4 하위 표면(2040) 및 제4 상위 표면(2041)을 가지며, 제3 발광 소자들(103)은 중간층(3)을 통해 제4 하위 표면(2040) 상에 배열된다. 즉, 도 2b는 제1 발광 소자들(101) 및 제2 발광 소자들(102)이 제2 기판(202) 상에 배열되는 동안, 제1 발광 소자들(101) 또는 제2 발광 소자들(102)에 의해 점유되지 않은 제2 기판(202)의 영역에 제3 발광 소자들(103)을 전사하는 상황을 도시한다. 중간층(3)이 제4 기판(204)의 제4 하위 표면(2040) 상에 배열되고, 중간층(3)으로부터 접착 유닛들(5)로 외향으로 제3 발광 소자들(103)을 푸시하기 위해 다수의 돌출부들(30)이 형성된다. 제3 발광 소자들(103)은 제3 발광 소자들(103) 및 접착 유닛들(5)을 연결한 후에, 접착 유닛들(5)을 가열하고 그리고/또는 제3 발광 소자들(103)을 가압함으로써 접착 유닛(5) 상에 추가로 고정된다. 스페이서들(61, 62)은 제3 발광 소자(103)와 제1 및 제2 발광 소자들(101, 102) 사이의 직접 접촉, 제3 발광 소자(103)와 연결 패드들(104) 사이의 직접 접촉, 및 제3 발광 소자(103)와 접착 유닛(5) 사이의 직접 접촉을 회피하도록, 제3 발광 소자들(103)을 전사하는 프로세스를 마무리하기 이전에 제2 기판(202)과 제4 기판(204) 사이에 배열된다. 접착 유닛들(5)로 제3 발광 소자(103)를 푸시하는 절차는 접착 유닛들(5)로 제1 발광 소자(101)를 푸시하는 절차와 유사하며, 관련된 설명들은 이전 단락들을 참조할 수 있다. 중간층(3)은 제4 기판(204)의 제4 하위 표면(2040)을 연속적으로 또는 간헐적으로 커버할 수 있다. 예를 들어, 중간층(3)은 제4 하위 표면(2040)의 영역의 거의 또는 전부를 커버하거나, 제3 발광 소자(103)에 대응하는 제4 하위 표면(2040)의 영역만을 커버한다. 도 2b의 측면도에 도시된 바와 같이, 제4 기판(204) 상에 배열된 일부 제3 발광 소자들(103)은 제2 기판(202) 상의 제1 발광 소자들(101)과 중첩되고, 제4 기판(204) 상에 배열된 일부 제3 발광 소자들(103)은 제2 기판(202) 상의 제2 발광 소자들(102)과 중첩된다. 제1 발광 소자들(101, 102)과 중첩되는 제3 발광 소자들(103)은 제3 발광 소자들(103)을 연결 패드들(104)과 연결하는 동안 제거되지 않는다. 제4 기판(204)과 제2 기판(202) 사이의 간격은 제1 발광 소자들(101, 102)과 제3 발광 소자들(103) 사이의 직접 접촉을 회피하기에 충분히 크다. 즉, 제4 기판(204)과 제2 기판(202) 사이의 거리는 제1 발광 소자(101)의 높이 및 제3 발광 소자(103)의 높이의 합보다 크고, 제2 발광 소자(102)의 높이 및 제3 발광 소자(103)의 높이의 합보다 크다. 중첩되는 제1 발광 소자(101)(또는 제2 발광 소자(102))와 제3 발광 소자(103)는 서로 직접 접촉하지 않는다. 도 2b에 도시된 바와 같이, 접착 유닛들(5)은 제3 발광 소자들(103)을 제2 기판(202)으로 푸시하기 전에 제2 기판(202) 상에 형성된다. 또한, 접착 유닛들(5)은, 제1 발광 소자들(101)을 제2 기판(202)과 연결하기 전에, 또는 제2 발광 소자들(102)을 제2 기판(202)과 연결하기 전에 제2 기판(202) 상에 형성될 수 있다. 도 2b를 참조하면, 레이저가 인가되어 돌출부들을 형성한다. 일 실시예에서, 제4 기판(204)은 레이저에 대해 90 %를 넘는 투과율 또는 10 % 미만의 반사율을 가지며, 레이저는 제4 기판(204)을 통과할 수 있다. 레이저에 대한 설명은 이전 단락들을 참조할 수 있다.
도 2c를 참조하면, 발광 디바이스(2000)는 제1 발광 소자들(101), 제2 발광 소자들(102), 제3 발광 소자들(103), 제2 기판(202), 접착 유닛들(5), 및 연결 패드들(104)을 갖는다. 일 실시예에서, 제1, 제2 및 제3 발광 소자들(101, 102, 103)과 제2 기판(202) 사이에 배열된 접착 유닛(5)은 발광 소자들의 바닥 표면, 예를 들어, 바닥 표면(1011)에 직접 연결된다. 일 실시예에서, 도전성 와이어들, 능동 전자 소자들 및 수동 전자 소자들은 제1 발광 소자들(101, 102, 103)을 제어하기 위해 연결 패드들(104)에 전기적으로 연결되도록 제2 기판(202)의 제2 하위 표면(2021) 및/또는 제2 상위 표면(2020) 상에 배열된다. 도전성 와이어들, 능동 전자 소자들 및 수동 전자 소자들에 관한 설명들은 이전 단락들을 참조할 수 있다.
일 실시예에서, 제1 발광 소자(101), 제2 발광 소자(102) 및 제3 발광 소자(103)는 상이한 피크 파장들의 광들을 방출한다. 예를 들면, 제1 발광 소자(101)는 610~650nm의 피크 파장을 갖는 적색광을 방출하고, 제2 발광 소자(102)는 495~570nm의 피크 파장을 갖는 녹색광을 방출하고, 제3 발광 소자(103)는 450~495 nm의 피크 파장을 갖는 청색광을 방출한다. 일 실시예에서, 발광 디바이스(2000)는 픽셀들로서 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)을 갖는 디스플레이이다.
일 실시예에서, 발광 디바이스(2000)는 단일 컬러의 광을 방출한다. 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)은 동일하거나 유사한 피크 파장들의 광들을 방출한다. 예를 들면, 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)은 420㎚ 내지 495㎚의 피크 파장을 갖는 청색광들을 방출한다. 일 실시예에서, 발광 디바이스(2000)는 매일광 적용(daily lighting application)을 위한 광원이고, 2200K 내지 6500K의 색온도(예를 들어, 2200K, 2400K, 2700K, 3000K, 5700K, 6500K)를 갖는 광을 방출한다. 일 실시예에서, 발광 디바이스(2000)는 LCD 디스플레이의 백라이트 소스이고, 10000K 내지 20000K의 색 온도를 갖는 광을 방출하고, CIE 1931 색도도에서 색 포인트 좌표(x, y)를 가지며, 여기서
Figure 112019067468241-pat00006
이다. 컬러의 광을 제공하기 위해, 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)은 동일한 파장 변환 구조에 의해 공통으로 커버될 수 있거나, 또는 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)은 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)로부터의 광을 변환하기 위해 상이한 파장 변환 구조들에 의해 각각 커버될 수 있다. 파장 변환 구조는 인광체, 양자점 또는 염료와 같이 광을 변환하는 재료를 포함한다.
도 3a 내지 도 3c는 본 개시내용의 일 실시예에 따른 발광 디바이스를 제조하는 개략도들을 도시한다. 도 3a에 도시된 바와 같이, 중간층(3)이 형성되어 있는 제6 기판(702) 및 제5 기판(701)이 제공되고, 제1 발광 소자들(101)은 중간층(3)을 통해 제5 기판(701)에 연결된다. 그 후, 제1 발광 소자들(101)은 돌출부(30)에 의해 제6 기판(702)으로 푸시된다. 중간층, 발광 소자 및 돌출부에 관련된 설명은 이전 단락들을 참조할 수 있다. 제1 발광 소자(101)는 제6 기판(702)에 근접한 바닥 표면(1010)과 제5 기판(701)에 근접한 최상부 표면(1011)을 갖는다. 제1 발광 소자들(101)은 제1 및 제2 전극 패드들(120, 121)을 통해 중간층(3)에 연결된다. 제5 기판(701)은 제5 하위 표면(7010) 및 제5 상위 표면(7011)을 가지며, 제1 발광 소자들(101)은 중간층(3)을 통해 제5 하위 표면(7010) 상에 배열된다. 중간층(3)은 제5 기판(701)의 제5 하위 표면(7010)을 연속적으로 또는 간헐적으로 커버할 수 있다. 예를 들어, 중간층(3)은 제5 하위 표면(7010)의 영역의 거의 또는 전부를 커버하거나, 제1 발광 소자(101)에 대응하는 제5 하위 표면(7010)의 영역만을 커버한다. 돌출부들(30) 바로 아래에 배열되는 제1 발광 소자들(101)이 돌출부(30)에 의해 제6 기판(702)으로 푸시된다. 바닥 표면(1010)은 제6 기판(702)에 직접 연결된다. 제6 기판(702)은 접착성일 수 있어서, 제1 발광 소자들(101)이 제6 기판(702)의 미리 결정된 포지션들 상에 고정될 수 있다. 예를 들어, 제6 기판(702)은 청색 테이프 또는 UV 방출 테이프이다. 도 3a를 참조하면, 레이저는 중간층(3)에 인가되어 돌출부들을 형성한다. 일 실시예에서, 제5 기판(701)은 레이저에 대해 90 %를 넘는 투과율 또는 10 % 미만의 반사율을 가지며, 레이저는 제5 기판(701)을 통과할 수 있다. 레이저에 대한 설명은 이전 단락들을 참조할 수 있다. 일 실시예에서, 스페이서는 제1 발광 소자들(101)을 전사하는 동안 제1 발광 소자(101)와 제6 기판(702) 사이의 직접 접촉을 방지하기 위해 제5 기판(701)과 제6 기판(702) 사이에 배열된다.
도 3b는 제7 기판(703) 상의 제2 발광 소자들(102) 및 제8 기판(704) 상의 제3 발광 소자들(103) 및 돌출부들(30)에 의해 제2 발광 소자들(102) 및 제3 발광 소자들(103)을 제6 기판(702)으로 전사하는 단계를 도시한다. 보다 구체적으로, 제2 및 제3 발광 소자들(102, 103)은 제1 발광 소자(101)는 제6 기판(702) 상에 배열되는 동안 제6 기판(702)에 전사된다. 도 3b의 상위 부분을 참조하면, 제6 기판(702) 및 거기에 배열된 제1 발광 소자들(101)이 제공되며, 제7 기판(703) 및 거기에 배열된 다수의 제2 발광 소자들(102) 및 중간층(3)이 제공된다. 제7 기판(703)은 제7 하위 표면(7030) 및 제7 상위 표면(7031)을 갖고, 중간층(3)이 제7 기판(703)의 제7 하위 표면(7030) 상에 형성되며, 제2 발광 소자들(102)이 중간층(3)을 통해 제7 하위 표면(7030) 상에 배열된다. 돌출부들(30)은 제2 발광 소자들(102)을 제6 기판(702)으로 푸시한다. 중간층(3)은 제7 기판(703)의 제7 하위 표면(7030)을 연속적으로 또는 간헐적으로 커버할 수 있다. 예를 들어, 중간층(3)은 제7 하위 표면(7030)의 영역의 거의 또는 전부를 커버하거나, 제2 발광 소자(102)에 대응하는 제7 하위 표면(7030)의 영역만을 커버한다. 도 3b의 하위 부분을 참조하면, 제6 기판(702) 및 거기에 배열된 제1 밑 제2 발광 소자들(101, 102)이 제공되며, 제8 기판(704) 및 거기에 배열된 다수의 제3 발광 소자들(103) 및 중간층(3)이 제공된다. 제8 기판(704)은 제8 하위 표면(7040) 및 제8 상위 표면(7041)을 갖고, 중간층(3)이 제8 기판(704)의 제8 하위 표면(7040) 상에 형성되며, 제3 발광 소자들(103)이 중간층(3)을 통해 제8 하위 표면(7040) 상에 배열된다. 돌출부들(30)은 제3 발광 소자들(103)을 제6 기판(702)으로 푸시한다. 중간층(3)은 제8 기판(704)의 제8 하위 표면(7040)을 연속적으로 또는 간헐적으로 커버할 수 있다. 예를 들어, 중간층(3)은 제8 하위 표면(7040)의 영역의 거의 또는 전부를 커버하거나, 제3 발광 소자(103)에 대응하는 제8 하위 표면(7040)의 영역만을 커버한다. 제6 기판(702)과 제7 기판(703) 사이의 거리는 제1 발광 소자(101)의 높이 및 제2 발광 소자(102)의 높이의 합보다 크다. 제6 기판(702)과 제8 기판(704) 사이의 거리는 제1 발광 소자(101)의 높이 및 제3 발광 소자(103)의 높이의 합, 또는 제2 발광 소자(102)의 높이 및 제3 발광 소자(103)의 높이의 합보다 크다. 도 3b를 참조하면, 제7 기판(703) 상의 중간층(3)에 레이저가 인가되고, 제8 기판(704) 상의 중간층(3)에 다른 레이저가 인가되어 돌출부(30)들을 형성한다. 일 실시예에서, 제7 기판(703) 및 제8 기판(704) 각각은 레이저가 제7 기판(703) 및 제8 기판(704)을 각각 통과하도록 레이저에 대해 90 %를 넘는 투과율 또는 10 % 미만의 반사율을 갖는다. 레이저에 대한 설명은 이전 단락들을 참조할 수 있다.
도 3c는 제6 기판(702) 상의 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)을 제9 기판(705)에 연결하는 단계를 도시한다. 도 3c의 상위 부분에 도시된 바와 같이, 제1 발광 소자들(101), 제2 발광 소자들(102), 제3 발광 소자들(103)이 제6 기판(702) 상에 배열된다. 다음으로, 도 3c의 중간 부분에 도시된 바와 같이, 제6 기판(702)은 거꾸로 뒤집히고, 연결 패드들(104) 및 접착 유닛들(5)을 갖는 제9 기판(705)이 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103) 아래에 배치된다. 제6 기판(702)이 거꾸로 뒤집힌 후에, 제9 기판(705)을 향해 이동된다. 대안적으로, 제6 기판(702)이 거꾸로 뒤집힌 후에, 제6 기판(702)은 고정되고 제9 기판(705)이 제6 기판(702)을 향해 이동된다. 또는, 제6 기판(702) 및 제9 기판(705)이 서로를 향해 이동한다. 어느 경우든, 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)은 접착 유닛들(5)에 연결되기 전에 제9 기판(705)을 향해 이동된다. 그 후, 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)은 접착 유닛들(5)을 가열하고 그리고/또는 제6 기판(702)을 가압함으로써 접착 유닛들(5)에 고정된다. 그 후, 도 3c의 하위 부분에 도시된 바와 같이, 제6 기판(702)이 제거되어 발광 디바이스(3000)를 형성한다. 발광 디바이스(3000)는 제1 발광 소자들(101), 제2 발광 소자들(102), 제3 발광 소자들(103), 제9 기판(705), 접착 유닛들(5), 및 연결 패드들(104)을 갖는다. 발광 디바이스(3000)는 디스플레이 또는 백라이트 모듈일 수 있다. 접착 유닛에 관한 설명은 이전 단락들을 참조할 수 있으며 간략함을 위해 생략되었다.
도 3a 내지 도 3c에 개시된 제조 프로세스를 제외하고는, 발광 디바이스(3000)를 형성하기 위해 접착 유닛들 및 연결 패드들이 배열되어 있는 기판에 연결되어 전에, 발광 소자들은 중간층이 배열되어 있는 기판으로 이동될 수 있다. 보다 구체적으로, 도 3d를 참조하면, 제1 발광 소자들(101), 제2 발광 소자들(102), 제3 발광 소자들(103)이 중간층(3)이 형성되어 있는 제6 기판(702)으로 전사된다. 제6 기판(702)은 제6 하위 표면(7021) 및 제6 상위 표면(7020)을 갖는다. 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)은 중간층(3)을 통해 제6 상위 표면(7020) 상에 배열된다. 그 후, 연결 패드들(104) 및 접착 유닛들(5)이 배열되어 있는 제9 기판(705)이 제공된다. 제9 기판(705)은 제9 하위 표면(7051) 및 제9 상위 표면(7050)을 갖는다. 연결 패드들(104) 및 접착 유닛들(5)은 제9 상위 표면(7050) 상에 배열된다. 제6 기판(702)은 뒤집히고, 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)이 제9 기판(705) 을 향해 푸시된다. 다수의 돌출부들(30)이 중간층(3) 상에 형성된다. 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)은 돌출부(30)에 의해 제9 기판(705)으로 푸시되고, 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)은 접착 유닛들(5)을 가열하거나 그리고/또는 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)을 가압함으로써 접착 유닛들(5) 상에 고정된다. 그 후 제6 기판(702)이 제거되어 발광 디바이스(3000)를 형성한다. 도 3d를 참조하면, 레이저는 중간층(3)에 인가되어 돌출부들(30)을 형성한다. 일 실시예에서, 제6 기판(702)은 레이저가 제6 기판(702)을 통과할 수 있도록 레이저에 대해 90 %를 넘는 투과율 또는 10 % 미만의 반사율을 갖는다. 레이저에 대한 설명은 이전 단락들을 참조할 수 있다. 실시예에서, 도전성 와이어들, 능동 전자 소자들 및/또는 수동 전자 소자들은 제9 기판(705)의 제9 하위 표면(7051) 및/또는 제9 상위 표면(7050) 상에 배열된다. 도전성 와이어들, 능동 전자 소자들 및 수동 전자 소자들에 관한 설명들은 이전 단락들을 참조할 수 있다. 일 실시예에서, 도 3c 및 도 3d에 도시된 단계를 참조하면, 제6 기판(702)과 제9 기판(705) 사이에 스페이서가 배열된다. 제1 발광 소자들(101), 제2 발광 소자들(102) 및 제3 발광 소자들(103)이 접착 유닛들(5) 또는 제9 기판(705)과 직접 접촉하는 것을 방지하기 위해 제6 기판(702)으로부터 박리되기 전에, 제6 기판(702)과 제9 기판(705) 사이의 거리를 유지하도록 스페이서가 제공된다. 스페이서에 관한 설명은 이전 단락들을 참조할 수 있다.
도 4a 내지 도 4g는 본 개시내용의 일 실시예에 따른 발광 디바이스를 제조하는 개략도들을 도시한다. 도 4a에 도시된 바와 같이, 다수의 제1 발광 소자들(101)을 반송하는 제10 기판(901) 및 제11 기판(902)이 제공된다. 제10 기판(901)은 접착 구조(50)를 통해 제11 기판(902)에 연결된다. 제1 발광 소자(101)는 접착 구조(50)로 둘러싸인다. 제1 발광 소자(101)에 관한 설명은 이전 단락들을 참조할 수 있다. 접착 구조(50)는 제10 기판(901)을 제11 기판(902)에 물리적으로 고정한다. 일 실시예에서, 접착 구조(50)는 실리콘 또는 에폭시와 같은 절연 재료를 포함한다. 제1 발광 소자(101)는 제10 기판(901)을 향하는 최상부 표면(1010), 제11 기판(902)을 향하는 바닥 표면(1011) 및 최상부 표면(1010) 및 바닥 표면(1011)을 연결하는 측 표면(1012)을 갖는다. 일 실시예에서, 바닥 표면(1011)은 접착 구조(50)와 직접 접촉된다. 일 실시예에서, 제10 기판(901)은 제1 발광 소자(101)의 에피택시 층들을 성장시키기 위한 기판이다. 일 실시예에서, 제10 기판(901)은 사파이어, 실리콘, 게르마늄 또는 나이트라이드를 갖는다. 일 실시예에서, 접착 구조(50)는 제1 및 제2 전극 패드들(120, 121)과 제11 기판(902) 사이에 배열된다.
도 4b를 참조하면, 제10 기판(901)의 부분이 제거되어 박화된 기판(9010)을 형성한다. 박화된 기판(9010)은 제10 기판(901)의 두께보다 얇은 두께를 갖는다. 일 실시예에서, 박화된 기판(9010)의 두께는 10㎛ 내지 50㎛이다.
도 4c를 참조하면, 박화된 기판(9010)은 몇몇 유닛 기판들(901a, 901b, 901c)로 분할된다. 유닛 기판들(901a, 901b, 901c)은 상이한 제1 발광 소자들(101)에 각각 연결된다. 예를 들면, 유닛 기판(901a)은 제1 발광 소자(101a)에 연결되고, 유닛 기판(901b)은 제1 발광 소자(101b)에 연결되고, 유닛 기판(901c)은 제1 발광 소자(101c)에 연결된다. 유닛 기판들(901a, 901b, 901c)을 형성하는 프로세스는 다이싱 블레이드(dicing blade) 또는 260nm와 380nm 사이의 파장을 갖는 레이저를 사용하여 수행될 수 있다. 다수의 유닛 기판들(901a, 901b, 901c)을 형성하는 동안, 제1 발광 소자들(101) 및 제11 기판(902)은 손상되지 않지만, 접착 구조(50)의 부분은 제거된다. 유닛 기판(901a, 901b, 901c)은 박화된 기판(9010)의 폭보다 좁은 폭을 가지며, 하나의 유닛 기판(901a, 901b, 901c)은 단 하나의 제1 발광 소자(101)만을 커버하거나 이에 대응한다. 일 실시예에서, 하나의 유닛 기판(901a, 901b, 901c)은 둘 이상의 제1 발광 소자(101)를 커버하거나 이에 대응한다.
도 4d를 참조하면, 중간층(3)에 의해 커버되는 제12 기판(903)이 제공된다. 제12 기판(903)은 제12 하위 표면(9030) 및 제12 상위 표면(9031)을 갖는다. 중간층(3)은 제12 하위 표면(9030) 상에 배열된다. 유닛 기판들(901a, 901b, 901c)은 중간층(3)을 통해 제12 기판(903)에 연결된다. 다른 양상에서, 제1 발광 소자(101) 및 대응하는 유닛 기판(901a, 901b, 901c)은 중간층(3)을 통해 제12 기판(903)에 연결된다.
도 4e를 참조하면, 제11 기판(902)이 제거되어 제1 발광 소자(101)를 노출한다. 제1 발광 소자들(101)의 바닥 표면(1011) 및 제1 및 제2 전극 패드들(120, 121)이 노출된다. 접착 구조(50)의 전부 또는 일부는 제11 기판(902)을 제거하기 전에 또는 후에 제거될 수 있다. 일 실시예에서, 제11 기판(902)을 제거한 후에, 접착 구조(50)의 일부는 제1 발광 소자(101) 및/또는 유닛 기판들(901a, 901b, 901c) 상에 남아있다. 일 실시예에서, 제11 기판(902)을 제거한 후에, 접착 구조(50)의 일부는 제1 및 제2 전극 패드들(120, 121) 상에 남아있다.
도 4f를 참조하면, 제13 기판(904)은 제12 기판(903) 아래에 배열된다. 제13 기판(904)은 제13 하위 표면(9041)과 제13 상위 표면(9040)을 갖는다. 연결 패드들(104)은 제13 상위 표면(9040) 상에 배열된다. 연결 패드들(104)은 제13 상위 표면(9040) 상에 배열되고, 제13 상위 표면(9040)의 부분은 연결 패드들(104)에 의해 커버되지 않고 노출된다. 그 후, 돌출부(30)가 형성되어 제1 발광 소자들(101)을 제13 기판(904)으로 푸시한다. 예를 들면, 제1 발광 소자들(101a, 101b, 101c)은 돌출부들(30)에 의해 제12 기판(903)으로부터 멀어지게 푸시되고, 그 후 제1 발광 소자들(101a, 101b, 101c)이 제13 기판(904)에 고정되어 도 4g에 도시된 발광 디바이스(4000)를 형성한다. 도 4f를 참조하면, 레이저가 인가되어 돌출부들(30)을 형성한다. 일 실시예에서, 제12 기판(903)은 레이저가 제12 기판(903)을 통과할 수 있도록 레이저에 대해 90 %를 넘는 투과율 또는 10 % 미만의 반사율을 갖는다. 레이저에 대한 설명은 이전 단락들을 참조할 수 있다. 일 실시예에서, 제12 기판(903)을 떠나기 전에 제1 발광 소자(101)가 제13 기판(904)과 직접 접촉하는 것을 방지하도록 스페이서가 제12 기판(903)과 제13 기판(904) 사이에 배열된다. 스페이서에 관한 설명은 이전 단락들 및 도 6a 내지 도 6c에 대응하는 단락들을 참조할 수 있으며, 간결함을 위해 생략된다.
도 4g를 참조하면, 발광 디바이스(4000)는 제1 발광 소자들(101)(예를 들어, 제1 발광 소자들(101a, 101b, 101c)), 제13 기판(904), 유닛 기판들(901a, 901b, 901c) 및 연결 패드들(104)을 갖는다. 제1 발광 소자들(101)은 유닛 기판들(901a, 901b, 901c)에 연결된다. 예를 들면, 제1 발광 소자(101a)는 유닛 기판(901a)에 연결되고, 제1 발광 소자(101b)는 유닛 기판(901b)에 연결되고, 제1 발광 소자(101c)는 유닛 기판(901c)에 연결된다. 유닛 기판(901a)은 제13 상위 표면(9040)에 평행한 최상부 표면(90100a) 및 제13 상위 표면(9040)에 평행하지 않은 경사 표면(90100b)을 갖는다. 제1 발광 소자(101)로부터의 광은 경사 표면(90100b)으로부터 유닛 기판(901a)을 떠나서 광도를 증가시키고 발광 디바이스(4000)에 의해 제공되는 명 필드의 균일성을 개선한다.
일 실시예에서, 도전성 와이어들, 능동 전자 소자들 및/또는 수동 전자 소자들은 제13 상위 표면(9040) 및/또는 제13 하위 표면(9041) 상에 배열된다. 예를 들어, 도 4g를 참조하면, 발광 디바이스(4000)의 제1 발광 소자들(101a, 101b, 101c)은 제13 상위 표면(9040)의 도전성 와이어들(도시되지 않음)에 전기적으로 연결된다. 발광 디바이스(4000)는 제1 발광 소자들(101a, 101b, 101c)을 함께 또는 개별적으로 제어하기 위해 전력 및 제어 신호들을 송신하기 위한 도전성 와이어들(도시되지 않음)을 통해 전력 및 제어 신호들을 수신할 수 있다. 일 실시예에서, 연결 패드들(104)은 미리 결정된 거리를 두고 제13 상위 표면(9040) 상에 배열되고, 제1 발광 소자들(101)은 미리 결정된 거리에 따라 연결 패드들(104) 상에 배치된다. 도전성 와이어들, 능동 전자 소자들 및 수동 전자 소자들에 관한 설명들은 이전 단락들을 참조할 수 있다.
또한, 하나 이상의 거리 조정 기판들 및 관련된 프로세스가 제조 프로세스에 통합되어 발광 디바이스(4000)의 2개의 이웃한 제1 발광 소자들(101) 사이의 거리를 변경할 수 있다. 거리 조정 기판은 거기에 배열되는 발광 소자들 사이의 거리를 변경하기 위해 일차원 방향 또는 이차원 방향으로 연신될 수 있다. 예를 들어, 제1 거리 조정 기판 및 관련된 프로세스는 도 4e에 도시된 프로세스 이후에 수행된다. 도 4e를 참조하면, 제1 거리 조정 기판이 제12 기판(903)에 대향하는 측으로부터 제1 발광 소자(101)에 부착되도록 제공된다. 다음으로, 제12 기판(903)이 제거되고, 제12 기판(903) 상의 제1 발광 소자들(101) 및 대응하는 유닛 기판들(901a, 901b, 901c)이 제1 거리 조정 기판에 전사되고, 여기서 제1 발광 소자들(101)이 제1 거리 조정 기판과 직접 접촉하고, 대응하는 유닛 기판들(901a, 901b, 901c)이 노출된다. 제1 발광 소자(101) 및 대응하는 유닛 기판들(901a, 901b, 901c)을 제1 거리 조정 기판에 전사한 후, 제1 거리 조정 기판이 연신되어 2개의 제1 발광 소자들(101) 사이의 거리를 증가시킨다. 제1 거리 조정 기판은 1 차원 방향 또는 2 차원 방향으로 연신될 수 있어서, 1 차원 방향 또는 2 차원 방향으로 2개의 제1 발광 소자들(101) 사이의 거리는 증가될 수 있다. 제1 거리 조정 기판을 연신시킨 후, 유닛 기판들(901a, 901b, 901c) 및 제2 거리 조정 기판을 직접 연결함으로써 제1 발광 소자들(101)을 전사하기 위한 제2 거리 조정 기판이 제공되고, 제1 거리 조정 기판이 그 후 제거된다. 제1 발광 소자(101) 및 대응하는 유닛 기판(901a, 901b, 901c)을 제2 거리 조정 기판에 전사한 후, 제13 기판(904)을 향해 제2 거리 조정 기판을 푸시하여 제1 발광 소자들(101) 및 제13 상위 표면(9040)을 연결하고 제2 거리 조정 기판을 제거하여 발광 디바이스(4000)를 형성한다. 거리 조정 기판은 청색 테이프일 수 있고, 제12 기판(903)의 것과 동일하거나 상이한 영역을 갖는다. 또한, 일 실시예에서, 기판(201, 202, 203, 204, 701, 702, 703, 704, 705, 902, 903, 904)은 일차원 방향으로 또는 이차원 방향으로 연신되어 거기에 배열된 발광 소자들 사이에서 일차원 방향의 거리 또는 이차원 방향들의 거리들을 변경할 수 있다.
도 3a 내지 도 3c에 도시된 프로세스를 참조하면, 상대적 포지션 조정 기판은 도 4a 내지 도 4g의 프로세스에 통합되어 제13 기판(904) 상의 제1 발광 소자들(101)의 상대적 포지션들을 조정할 수 있다. 예를 들어, 상대적 포지션 조정 기판이 제공되고, 도 4e의 제1 발광 소자들(101)이 상대적 포지션 조정 기판에 연결된다. 다음으로, 제12 기판(903)을 제거되어 유닛 기판들(901a, 901b, 901c)을 노출한다. 그리고, 제1 발광 소자들(101) 및 유닛 기판들(901a, 901b, 901c)이 제13 기판(904)으로 푸시된다. 따라서, 제1 발광 소자들(101)은 유닛 기판들(901a, 901b, 901c)을 통해 제13 기판(904)에 연결된다. 그 후, 발광 디바이스를 형성하도록 제1 및 제2 전극 패드들(120, 121) 및 연결 패드들(104)을 연결하기 위한 와이어들이 제공된다. 일 실시예에서, 상대적 포지션 조정 기판은 청색 테이프이다.
도 5a 내지 도 5g는 본 개시내용의 일 실시예에 따른 돌출부 및 접착 유닛의 개략도들을 도시한다. 도 5a를 참조하면, 2개의 돌출부들(30A, 30B)이 중간층(3)으로부터 멀어지게 제1 발광 소자(101)를 푸시하여, 제1 발광 소자(101)가 접착 유닛(5)으로 날아가게 한다. 도 5b를 참조하면, 돌출부들(30)이 중간층(3)으로부터 멀어지게 제1 발광 소자들(101a, 101b)을 푸시하여, 제1 발광 소자들(101a, 101b)이 접착 유닛들(5a, 5b)로 날아가게 한다. 도 5c를 참조하면, 돌출부들(30A, 30B, 30C)이 중간층(3)으로부터 멀어지게 제1 발광 소자(101a, 101b)를 푸시하여, 제1 발광 소자(101a, 101b)가 접착 유닛들(5a, 5b)로 날아가게 한다. 돌출부(30)에 의해 푸시된 제1 발광 소자(101)는 상이한 접착 유닛들(5)에 연결될 수 있다. 도 5d를 참조하면, 제1 발광 소자(101)가 돌출부(30)에 의해 접착 유닛들(5a, 5b)로 푸시된다. 제1 발광 소자(101)의 제1 전극 패드(120)는 연결 패드(104a)를 커버하는 접착 유닛(5a)에 연결된다. 제1 발광 소자(101)의 제2 전극 패드(121)는 연결 패드(104b)를 커버하는 접착 유닛(5b)에 연결된다. 도 5e를 참조하면, 제1 발광 소자(101)가 돌출부들(30a, 30b)에 의해 접착 유닛들(5a, 5b)로 푸시된다. 도 5f를 참조하면, 제1 발광 소자(101a)는 돌출부(30)에 의해 접착 유닛들(5a, 5b)로 푸시되고 제1 발광 소자(101b)는 돌출부(30)에 의해 접착 유닛들(5c, 5d)로 푸시된다. 도 5g를 참조하면, 제1 발광 소자들(101a, 101b)은 돌출부들(30A, 30B, 30C)에 의해 접착 유닛들(5a, 5b, 5c, 5d)로 푸시된다. 일 실시예에서, 돌출부(30)는 제1 발광 소자(101)를 중간층(3)으로부터 멀어지게 푸시하는 것이 아니라, 제1 발광 소자(101)가 접착 유닛(5)과 직접 접촉하는 높이까지 팽창될 수 있다. 즉, 제1 발광 소자(101)는 전사 프로세스 동안 접착 유닛(5) 및 돌출부(30)에 동시에 접촉할 수 있다.
도 6a 내지 도 6c는 본 개시내용의 일 실시예에 따른 스페이서 및 기판의 개략도들을 도시한다. 설명의 편의를 위해, 도 6a 내지 도 6c에서, 기판 및 스페이서만이 표시되고, 발광 소자, 연결부 및 접착 유닛은 표시되지 않는다. 도 6a를 참조하면, 스페이서들(61a, 61b, 62a, 62b)이 제2 기판(202)의 코너들(202a, 202b, 202c, 202d) 상에 포지셔닝된다. 일 실시예에서, 스페이서는 기판의 코너 이외의 영역들에 배치될 수 있다. 도 6b를 참조하면, 스페이서들(63a, 63b, 63c, 63d)이 에지 측들(202ab, 202ac, 202cd, 202bd) 근처에 배열되고, 스페이서들은 코너들(202a, 202b, 202c, 202d) 상에 배열되지 않는다. 일 실시예에서, 스페이서는 기판의 기하학적 중심 주위에 배치될 수 있다. 도 6c를 참조하면, 스페이서들(64a, 64b, 64c, 64d)은 평면도에서 제2 기판(202)의 기하학적 중심(C)을 둘러싼다. 스페이서들의 배열은 도 6a 내지 도 6c에 도시된 패턴들로 제한되지 않으며 도 6a 내지 도 6c의 패턴들은 결합될 수 있다. 예를 들어, 도 6a, 도 6c의 패턴들은 결합되고, 스페이서들은 기판의 코너들 상에서 그리고 기하학적 중심 주위에 배열될 수 있다. 또는, 도 6a, 도 6b의 패턴들은 결합되고, 스페이서는 기판의 코너들 및 에지 부분들 상에 배열될 수 있다. 또는, 도 6b, 도 6c의 패턴들이 결합되고, 스페이서는 기판의 기하학적 중심 및 기판의 에지 부분들 주위에 배열될 수 있다.
도 1a 내지 도 1c, 도 2a 내지 도 2c, 도 3a 내지 도 3c, 도 4a 내지 도 4g에 개시된 제조 프로세스는 도 5a 내지 도 5g에 개시된 실시예를 포함할 수 있다. 즉, 하나 이상의 돌출부들(30)은 위의 제조 프로세스들에서 한 번에, 하나 이상의 제1 발광 소자들(101)을 푸시하도록 형성될 수 있다. 하나의 접착 유닛(5)은 하나 이상의 연결 패드들(104)을 커버하도록 형성될 수 있다. 하나의 제1 발광 소자(101)는 하나 이상의 접착 유닛들(5)에 연결될 수 있다.
위의 설명은 본 개시내용의 특정 실시예들에 관한 것이다. 본 개시내용의 범위 또는 사상을 벗어나지 않고 본 개시내용에 따른 디바이스에 대한 다른 대안들 및 변형들이 이루어질 수 있다는 것이 당업자들에게 명백할 것이다. 위의 내용에 비추어, 본 개시내용은 본 개시내용의 변형들 및 변동들이 첨부된 청구항들 및 그의 등가물들의 범위 내에 있다면, 이들을 커버하도록 의도된다.

Claims (20)

  1. 발광 디바이스를 제조하는 방법에 있어서,
    제1 기판을 제공하는 단계;
    상기 제1 기판 상에 제1 접착 유닛을 형성하는 단계;
    상기 제1 기판 상에 제1 발광 소자를 형성하는 단계;
    제2 기판을 제공하는 단계;
    상기 제2 기판 상에 제2 발광 소자를 형성하는 단계;
    상기 제2 기판 상에 제3 발광 소자를 형성하는 단계; 및
    상기 제2 발광 소자를 상기 제1 접착 유닛에 연결하는 단계를 포함하고,
    상기 제3 발광 소자는, 상기 제2 발광 소자를 상기 제1 접착 유닛에 연결하는 동안 상기 제1 발광 소자와 중첩되는, 발광 디바이스를 제조하는 방법.
  2. 제1항에 있어서,
    상기 제1 기판 상에 연결 패드를 형성하는 단계를 더 포함하고,
    상기 연결 패드는 상기 제1 접착 유닛과 상기 제1 기판 사이에 배열되는, 발광 디바이스를 제조하는 방법.
  3. 제1항에 있어서,
    상기 제1 기판 상에 제2 접착 유닛을 형성하는 단계를 더 포함하고,
    상기 제2 접착 유닛은 상기 제1 발광 소자에 연결되는, 발광 디바이스를 제조하는 방법.
  4. 제1항에 있어서,
    상기 제2 기판 상에 중간층을 형성하는 단계를 더 포함하고,
    상기 중간층은 상기 제2 발광 소자와 상기 제2 기판 사이에 배열되는, 발광 디바이스를 제조하는 방법.
  5. 제4항에 있어서,
    상기 중간층은 상기 제3 발광 소자에 연결되는, 발광 디바이스를 제조하는 방법.
  6. 제4항에 있어서,
    상기 제1 접착 유닛을 향해 상기 제2 발광 소자를 푸시(push)하기 위해 상기 중간층 상에 돌출부를 형성하는 단계를 더 포함하는, 발광 디바이스를 제조하는 방법.
  7. 제1항에 있어서,
    상기 제1 발광 소자는 제1 피크 파장을 갖는 광을 방출하고, 상기 제2 발광 소자는 상기 제1 피크 파장과는 상이한 제2 피크 파장을 갖는 광을 방출하는, 발광 디바이스를 제조하는 방법.
  8. 제1항에 있어서,
    상기 제1 기판 상에 제2 접착 유닛을 형성하는 단계를 더 포함하는, 발광 디바이스를 제조하는 방법.
  9. 제1항에 있어서,
    상기 제1 기판과 상기 제2 기판 사이에 스페이서를 형성하는 단계를 더 포함하는, 발광 디바이스를 제조하는 방법.
  10. 제1항에 있어서,
    상기 제1 접착 유닛은 절연 재료 및 도전성 입자들을 포함하는, 발광 디바이스를 제조하는 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020190056461A 2018-05-14 2019-05-14 발광 디바이스 및 그 제조 방법 KR102498453B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230015617A KR20230023696A (ko) 2018-05-14 2023-02-06 발광 디바이스 및 그 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862670900P 2018-05-14 2018-05-14
US62/670,900 2018-05-14
US201862697387P 2018-07-12 2018-07-12
US62/697,387 2018-07-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230015617A Division KR20230023696A (ko) 2018-05-14 2023-02-06 발광 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190130518A KR20190130518A (ko) 2019-11-22
KR102498453B1 true KR102498453B1 (ko) 2023-02-09

Family

ID=68337028

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190056461A KR102498453B1 (ko) 2018-05-14 2019-05-14 발광 디바이스 및 그 제조 방법
KR1020230015617A KR20230023696A (ko) 2018-05-14 2023-02-06 발광 디바이스 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230015617A KR20230023696A (ko) 2018-05-14 2023-02-06 발광 디바이스 및 그 제조 방법

Country Status (6)

Country Link
US (3) US10923641B2 (ko)
JP (2) JP7441612B2 (ko)
KR (2) KR102498453B1 (ko)
CN (3) CN110491987A (ko)
DE (1) DE102019112546B4 (ko)
TW (1) TW201947737A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6720333B2 (ja) * 2017-06-12 2020-07-08 ユニカルタ・インコーポレイテッド 基板上に個別部品を並列に組み立てる方法
JP7072977B2 (ja) * 2018-03-05 2022-05-23 株式会社ディスコ デバイスの移設方法
CN110491987A (zh) * 2018-05-14 2019-11-22 晶元光电股份有限公司 一种发光装置及其制造方法
US11424224B2 (en) * 2019-04-24 2022-08-23 Seoul Viosys Co., Ltd. LED display panel, LED display apparatus having the same and method of fabricating the same
US11011669B2 (en) * 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
US10847083B1 (en) 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding
US11901497B2 (en) * 2019-12-24 2024-02-13 Seoul Viosys Co., Ltd. Method of repairing light emitting device, apparatus for repairing light emitting device, and display panel having repaired light emitting device
KR20210106056A (ko) * 2020-02-19 2021-08-30 한국전자통신연구원 레이저를 이용한 전사 및 접합 방법
CN111710745B (zh) * 2020-06-28 2023-03-21 重庆邮电大学 一种锰掺杂纯无机钙钛矿-Au纳米晶异质结及其制备方法和应用
WO2022021003A1 (zh) * 2020-07-27 2022-02-03 重庆康佳光电技术研究院有限公司 转接板、巨量转移方法及Micro-LED显示器
CN112967980B (zh) * 2020-08-13 2021-12-24 重庆康佳光电技术研究院有限公司 芯片转移组件及其制作方法、芯片转移方法
KR102436469B1 (ko) * 2020-11-27 2022-08-26 주식회사 아큐레이저 반도체 소자의 전사 장치 및 전사 방법
CN115685619A (zh) 2021-07-28 2023-02-03 群创光电股份有限公司 背光模块以及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251359A (ja) * 2009-04-10 2010-11-04 Sony Corp 素子の移載方法
JP2014515883A (ja) * 2011-04-11 2014-07-03 エヌディーエスユー リサーチ ファウンデーション レーザで促進される、分離した部品の選択的な転写
JP2018060993A (ja) 2016-09-29 2018-04-12 東レエンジニアリング株式会社 転写方法、実装方法、転写装置、及び実装装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535219A (en) 1982-10-12 1985-08-13 Xerox Corporation Interfacial blister bonding for microinterconnections
JP4491948B2 (ja) * 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
US6872635B2 (en) 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
JP4667803B2 (ja) * 2004-09-14 2011-04-13 日亜化学工業株式会社 発光装置
KR20100080423A (ko) * 2008-12-30 2010-07-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
JP2010251360A (ja) * 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
US9306117B2 (en) * 2011-07-25 2016-04-05 Industrial Technology Research Institute Transfer-bonding method for light emitting devices
TWI499031B (zh) * 2012-03-22 2015-09-01 Kun Hsin Technology Inc 發光裝置
KR102135352B1 (ko) * 2013-08-20 2020-07-17 엘지전자 주식회사 표시장치
CN107683522B (zh) 2015-04-28 2021-10-15 荷兰应用自然科学研究组织Tno 使用闪光灯进行芯片的非接触转移和焊接的设备和方法
TWI783910B (zh) 2016-01-15 2022-11-21 荷蘭商庫力克及索發荷蘭公司 放置超小或超薄之離散組件
US10312310B2 (en) * 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof
KR102617563B1 (ko) * 2016-09-22 2023-12-27 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20190043843A1 (en) * 2017-08-01 2019-02-07 Innolux Corporation Methods for manufacturing a display device
CN107658371B (zh) * 2017-09-15 2019-01-04 武汉大学 基于激光直写的Micro-LED的制造方法
TWI642047B (zh) * 2018-01-26 2018-11-21 鼎展電子股份有限公司 可撓性微發光二極體顯示模組
US10707105B1 (en) * 2018-03-29 2020-07-07 Facebook Technologies, Llc Selective shape memory alloy pick-up head
CN110491987A (zh) * 2018-05-14 2019-11-22 晶元光电股份有限公司 一种发光装置及其制造方法
US10985046B2 (en) * 2018-06-22 2021-04-20 Veeco Instruments Inc. Micro-LED transfer methods using light-based debonding
US11107947B2 (en) * 2018-07-10 2021-08-31 Long Yang Micro light emitting diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251359A (ja) * 2009-04-10 2010-11-04 Sony Corp 素子の移載方法
JP2014515883A (ja) * 2011-04-11 2014-07-03 エヌディーエスユー リサーチ ファウンデーション レーザで促進される、分離した部品の選択的な転写
JP2018060993A (ja) 2016-09-29 2018-04-12 東レエンジニアリング株式会社 転写方法、実装方法、転写装置、及び実装装置

Also Published As

Publication number Publication date
US20230187597A1 (en) 2023-06-15
US20190348588A1 (en) 2019-11-14
CN110491987A (zh) 2019-11-22
US11894507B2 (en) 2024-02-06
JP7441612B2 (ja) 2024-03-01
US11621384B2 (en) 2023-04-04
JP2019201206A (ja) 2019-11-21
DE102019112546B4 (de) 2023-09-28
TW201947737A (zh) 2019-12-16
US20210159379A1 (en) 2021-05-27
US10923641B2 (en) 2021-02-16
CN116682923A (zh) 2023-09-01
JP2023181464A (ja) 2023-12-21
KR20190130518A (ko) 2019-11-22
CN116682924A (zh) 2023-09-01
DE102019112546A1 (de) 2019-11-14
KR20230023696A (ko) 2023-02-17

Similar Documents

Publication Publication Date Title
KR102498453B1 (ko) 발광 디바이스 및 그 제조 방법
US10340257B2 (en) Display device using semiconductor light emitting device and fabrication method thereof
EP3579663A1 (en) Display device using semiconductor light emitting element, and manufacturing method therefor
KR20180104071A (ko) 표시 장치 및 그의 제조 방법, 그리고 발광 장치 및 그의 제조 방법
US20150303355A1 (en) Semiconductor light emitting device and method for manufacturing same
TWI689105B (zh) 光電半導體戳記及其製造方法、與光電半導體裝置
US20140048825A1 (en) Light-emitting device
US9768152B2 (en) Method for producing a light emitting device
CN211789018U (zh) 显示面板及具有该显示面板的显示装置
US20220059512A1 (en) Light-emitting device
US20220199586A1 (en) Micro light-emitting diode display and package method thereof
KR102519201B1 (ko) 픽셀용 발광소자 및 엘이디 디스플레이 장치
US11530804B2 (en) Light-emitting device
KR102610626B1 (ko) 솔더 범프를 갖는 발광 다이오드

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant