JP6563696B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6563696B2
JP6563696B2 JP2015112571A JP2015112571A JP6563696B2 JP 6563696 B2 JP6563696 B2 JP 6563696B2 JP 2015112571 A JP2015112571 A JP 2015112571A JP 2015112571 A JP2015112571 A JP 2015112571A JP 6563696 B2 JP6563696 B2 JP 6563696B2
Authority
JP
Japan
Prior art keywords
sheet
chip
chips
group
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015112571A
Other languages
English (en)
Other versions
JP2016225549A (ja
Inventor
恭子 本間
恭子 本間
樋口 和人
和人 樋口
下川 一生
一生 下川
小林 竜也
竜也 小林
遠藤 光芳
光芳 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2015112571A priority Critical patent/JP6563696B2/ja
Publication of JP2016225549A publication Critical patent/JP2016225549A/ja
Application granted granted Critical
Publication of JP6563696B2 publication Critical patent/JP6563696B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)

Description

実施形態は、半導体装置の製造方法に関する。
半導体装置の1つの形態として、ウェーハレベルパッケージ(Wafer Level Package:WLP)に半導体チップが封じられた半導体装置がある。このような半導体装置の製造過程では、ウェーハから切り出した半導体チップを再配列させた後に、パッケージとなる樹脂に封じる。しかしながら、チップ数が多くなると、再配列に要する時間が長くなる。そこで、半導体チップの再配列を短時間で実施できる技術が必要とされている。
国際公開第03/010825号パンフレット
実施形態は、半導体チップを短時間で再配列させることが可能な半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、第1シートの表面に貼り付けられ、それぞれが半導体素子を含む複数のチップ上に第2シートを貼着する工程と、前記複数のチップのうちの第1群であって、第1シート上の第1方向および第2方向のそれぞれにおいて、所定の規則性を持って選択された第1群と、前記第2シートと、の間の接着力を低下させる工程と、前記複数のチップのうちの前記第1群を除いた第2群と、前記第1シートと、の間の接着力を低下させる工程と、前記複数のチップを、前記第1シート上に貼り付けられた前記第1群と、前記第2シート上に貼り付けられた前記第2群と、に分離する工程と、を備え、前記複数のチップを分離する工程において、前記第1シートの前記複数のチップとは反対側に第1支持部材を配置し、前記第2シートの前記複数のチップとは反対側に第2支持部材を配置し、前記第1群のうちの第1チップとは反対側の前記第1シートの表面に前記第1支持部材を接触させ、前記第2シートの前記第1チップとは反対側の表面から前記第2支持部材を離間させて、前記第1チップを前記第2シートから分離し、前記第2群のうちの第2チップとは反対側の前記第2シートの表面に前記第2支持部材を接触させ、前記第1シートの前記第2チップとは反対側の表面から前記第1支持部材を離間させて、前記第2チップを前記第1シートから分離することを特徴とする
また、実施形態に係る半導体装置の製造方法は、第1シートの表面に貼り付けられ、それぞれが半導体素子を含む複数のチップ上に第2シートを貼着する工程と、前記複数のチップのうちの第1群であって、第1シート上の第1方向および第2方向のそれぞれにおいて所定の規則性を持って選択された第1群と、前記第2シートと、の間の接着力を低下させる工程と、前記複数のチップのうちの前記第1群を除いた第2群と、前記第1シートと、の間の接着力を低下させる工程と、前記複数のチップを、前記第1シート上に貼り付けられた前記第1群と、前記第2シート上に貼り付けられた前記第2群と、に分離する工程と、を備え、前記第1シートおよび前記第2シートは、前記複数のチップに接する表面に粘着層を有し、前記粘着層に光照射することにより、前記複数のチップのそれぞれと、前記第1シートもしくは前記第2シートと、の間の接着力を低下させ、前記第1群の第1チップと、それに隣接する前記第2群の第2チップと、において、前記第1チップから前記第2チップに向かう方向に前記光照射の領域をシフトさせ、前記第1チップの前記第2チップ側の端部と、前記第2チップの一部に光照射し、前記複数のチップを分離させる工程において、前記第2チップから前記第1チップに向かう方向に前記第1チップから前記第2シートを剥離することを特徴とする。
実施形態に係る半導体装置を例示する模式断面図である。 実施形態に係る半導体装置の製造過程を示す模式断面図である。 図2に続く製造過程を示す模式断面図である。 図3に続く製造過程を示す模式断面図である。 実施形態に係るチップ配列方法を示す模式図である。 実施形態の変形例に係るチップ配列を示す模式図である。 実施形態に係るチップ配列の過程を示す模式図である。 実施形態の変形例に係るチップ配列の過程を示す模式図である。 実施形態の変形例に係るチップ配列方法を示す模式図である。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。
図1は、実施形態に係る半導体装置1を例示する模式断面図である。半導体装置1は、チップ10と、樹脂20と、樹脂層23と、を備える。チップ10は、例えば、半導体素子を含む。チップ10は、例えば、ロジック回路を含むシリコンチップである。
樹脂20は、チップ10の上面および側面を覆う。樹脂20は、例えば、エポキシ樹脂である。樹脂層23は、チップ10の下面を覆う。樹脂層23は、例えば、エポキシ樹脂である。
図1に示すように、チップ10は、樹脂20および樹脂層23の内部に封じられる。チップ10の下面側には、配線27と、ソルダーバンプ29と、が設けられる。また、樹脂層23の下面側は、ソルダーレジスト25に覆われる。配線27は、樹脂層23を貫通してチップ10に電気的に接続される。ソルダーバンプ29は、配線27上に設けられ、例えば、半導体装置1を実装基板上の配線パッドに接続する。
次に、図2(a)〜図4(c)を参照して、半導体装置1の製造方法を説明する。図2(a)〜図4(c)は、半導体装置1の製造過程を順に示す模式断面図である。
例えば、ウェーハプロセスを終了したシリコンウェーハ(図示しない)にダイシングシート31を貼り付ける。シリコンウェーハには、ウェーハプロセスを通して複数の半導体素子が形成される。続いて、シリコンウェーハをダイシングし、複数のチップ10に分割する。
図2(a)に示すように、ダイシングシート31上に並んだ複数のチップ10に第1シート41を貼り付ける。第1シート41は、基材41aと、接着層41bと、を含む。第1シート41は、チップ10の第1面10fに接着層41bを向けて貼り付けられる。接着層41bは、例えば、紫外光の照射によりその接着力が低下する材料を含む。
図2(b)に示すように、チップ10の第2面10gに貼り付いたダイシングシート31を分離する。ダイシングシート31は、例えば、紫外光照射により剥離可能な粘着シートである。
図2(c)に示すように、チップ10の第2面10g上に第2シート43を貼り付ける。第2シート41は、基材43aと、接着層43bと、を含む。第2シート43は、チップ10の第2面10gに接着層43bを向けて貼り付けられる。接着層43bは、例えば、紫外光の照射によりその接着力が低下する材料を含む。
図3(a)に示すように、第1シート41と第2シート43との間に配置された複数のチップ10のうちの第1群のチップ10aに接する接着層43bに紫外光を照射し、その接着力を低下させる。
例えば、マスク50を用いて、接着層43bの第1群のチップ10aに接する部分に選択的に紫外光を照射する。マスク50は、遮蔽部51と、透過部53と、を有している。第1群のチップ10aに透過部53を位置合わせし、紫外光を照射する。この時、第2群のチップ10bは遮蔽部51の下に位置するため、接着層43bのうちのチップ10bに接する部分には紫外光が照射されず、その接着力は保持される。第2群のチップ10bは、複数のチップ10から第1群のチップ10aを除いた残りのチップである。
続いて、第2群のチップ10bに接する接着層41bに紫外光を照射し、その接着力を低下させる。例えば、マスク60を用いて、接着層41bの第2群のチップ10bに接する部分に選択的に紫外光を照射する。マスク60は、遮蔽部61と、透過部63と、を有する。第2群のチップ10bに透過部63を位置合わせし、紫外光を照射する。この時、第1群のチップ10aは遮蔽部61の下に位置するため、接着層41bのうちのチップ10aに接する部分には紫外光が照射されず、その接着力は保持される。
図3(b)に示すように、第1群のチップ10aから第2シート43を分離し、第2群のチップ10bから第1シート41を分離する。これにより、第1シート41の上には、第1群のチップ10aが残る。第2シート43の上には、第2群のチップ10bが移載される。第1シート41上のチップ10aは、その第2面10gを上に向けて配置される。第2シート43上のチップ10bは、その第1面10fを上に向けて配置される。
図3(c)に示すように、第1シート41および第1群のチップ10aを覆う樹脂20を形成する。例えば、第1シート41上に熱硬化型のエポキシ樹脂をモールド成形する。第1シート41には、樹脂20を形成する過程の熱処理により変形しない材料を用いることが望ましい。
一方、第2シート43上の第2群のチップ10bは、第1面10fを上に向けて配置される。このため、第2群のチップ10bは、例えば、第2シート43から別のシートに移載され、第2面10gを上に向けた後に、樹脂モールドされる。
図4(a)に示すように、第1群のチップ10aおよび樹脂20から第1シート41を分離する。例えば、第1シート41の全面に紫外光を照射し、接着層41bの接着力を低下させた後、第1シート41を剥離する。樹脂20の表面20aには、チップ10aの第1面10fが露出する。
図4(b)に示すように、樹脂20の表面20aを覆う樹脂層23を形成する。さらに、樹脂層23の上に配線27を形成する。配線27は、樹脂層23を貫通してチップ10aにコンタクトする部分27aを有する。続いて、樹脂層23を覆うソルダーレジスト25を形成する。その後、配線27の上にソルダーバンプ29を形成する。
図4(c)に示すように、隣り合うチップ10a間で樹脂20を切断し、半導体装置1を完成する。樹脂20は、例えば、ダイシングブレードを用いて切断される。
図5は、実施形態に係るチップ配列方法を示す模式図である。図5中の5A〜5Gは、それぞれチップ10の配列を示す模式図である。以下の説明では、チップ10aおよび10bをそれぞれ区別して説明する場合と、両者を総称してチップ10と説明する場合がある。
5Aは、ダイシングシート31から第1シート41に移載された複数のチップ10の配列を示している。チップ10は、その第2面10gを上に向けて配置されている。
次に、第1シート41上の複数のチップ10から、例えば、第1群のチップ10aを選択し、選択されなかった第2群のチップ10bを第2シート43に移載する(図2(c)〜図3(b)を参照)。5Bに示すように、第1群のチップ10aは、Y方向(第1方向)に連続して選択され、X方向には1チップ置きに選択される。一方、5Cに示すように、第2群のチップ10bも、第2シート43上において、Y方向に連続して並び、X方向に1チップ分の間隔を置いて並ぶ。第2シート43上において、チップ10bは、その第1面10fを上にして配置される。
次に、5Dおよび5Eに示すように、第1シート41上の第1群のチップ10aから第3群のチップ10cを選択し、第3シート45上に移載する。この手順は、図2(c)〜図3(b)に示す過程と同じである。第3群のチップ10cは、第1群のチップ10aからY方向おいて1チップ置き、X方向において連続して選択される。
5Dに示すように、第1群のチップ10aは、X方向およびY方向に1チップ分のスペースを置いて並ぶ。5Eに示すように、第3群のチップ10cも、X方向およびY方向に1チップ分のスペースを置いて第3シート45上に並ぶ。第3群のチップ10は、その第1面10fを上にして配置される。
また、5Fおよび5Gに示すように、第2シート43上の第2群のチップ10bから第4群のチップ10dを選択し、第4シート47上に移載する。この手順は、図2(c)〜図3(b)に示す過程と同じである。第4群のチップ10dは、第2群のチップ10bからY方向おいて1チップ置き、X方向において連続して選択される。
5Fに示すように、第2群のチップ10bは、X方向およびY方向に1チップ分のスペースを置いて並ぶ。5Gに示すように、第4群のチップ10dも、X方向およびY方向に1チップ分のスペースを置いて第4シート47上に並ぶ。第4群のチップ10は、その第2面10gを上にして配置される。
このように本実施形態では、ウェーハをダイシングした直後の複数のチップ10からX方向およびY方向に所定の規則性を持って第1群〜第4群のチップを選択し、それぞれを別のシートに一括して移載する。これにより、X方向およびY方向に1チップ分のスペースを置いた並びに再配列することができる。このようなチップの移載方法を用いることにより、個々のチップを個別に移載する場合に比べて、再配列の時間を大幅に短縮することができる。
また、第1群のチップ10aおよび第2群のチップ10bを各シートから分離する際に、第1シート41および第2シート43をX方向に剥離することが好ましい。この例では、Y方向に並んだチップ10において、第1シート41から分離されるものと、第2シート43から分離されるものと、が混在することはないので、第1シート41に第2群のチップ10bが残る確率、および、第2シート43に第1群のチップ10aが残る確率を大幅に低減できる。
図1に示す半導体装置1を製造する過程では、チップ10は、第2面10gを上に向けて配置される。したがって、5Eおよび5Fに示すように、第1面10fを上に向けて配置された第2群のチップ10bおよび第3群のチップ10cでは、さらに別のシートをその上に貼り付けて、再度の移載を行うことが望ましい。
なお、実施形態は、図5に示す例に限定される訳ではない。例えば、図6(a)および(b)に、実施形態の変形例に係るチップ配列を例示する。
図6(a)に示すように、X方向およびY方向において、それぞれ2チップ分のスペースを置いてチップ10を並べても良い。この場合、例えば、第1群を、X方向に2チップ置き、および、Y方向に連続した規則性を持って選択し、さらに、第1群をY方向に2チップ置きに選択する。図6(a)に示す配列は、例えば、チップ10の幅に対してダイシングラインの幅が広い場合に有利である。
また、図6(b)に示すように、X方向に2チップ分のスペースを置き、Y方向に1チップ分のスペースを置いてチップ10を並べても良い。この場合、例えば、第1群を、X方向に2チップ置き、および、Y方向に連続した規則性を持って選択し、さらに、第1群をY方向に1チップ置きに選択する。図6(b)に示す配列は、例えば、配線27(図1参照)がX方向に長く延在する場合に有利である。
図7(a)および図7(b)は、実施形態に係るチップ配列の過程を示す模式図である。図7(a)および図7(b)は、第1群のチップ10aを第2シート43から分離し、第2群のチップ10bを第1シート41から分離する過程を示している。
図7(a)に示すように、X方向に並んだチップ10aおよび10bの一方の端に位置する、例えば、チップ10bから順に分離される。この際、第1シート41もしくは第2シート43から分離されるチップ10の第1面10f側および第2面10g側には、支持部材71および73が配置される。支持部材71は、第1シート41のチップ10とは反対側の表面に接する。支持部材73は、第2シート43のチップ10とは反対側の表面に接する。
例えば、図7(a)に示すように、X方向のチップの並びの端に位置する第2群のチップ10b1を第1シート41から分離する場合、第1シート41には、下方に向かう張力が加えられ、第2シート43には上方に向かう張力が加えられる。
支持部材73は、第2シート43のチップ10b1とは反対側に位置する表面に接するように配置される。これにより、第2シート43の張力を緩和し、チップ10b1の第2シート43からの分離を防ぐことができる。
一方、支持部材71は、第1シート41のチップ10b1に接する部分から離間した位置に配置される。したがって、第1シート41に加えられる張力は、チップ10b1から第1シート41を剥がすように働き、第1シート41からチップ10b1が分離される。この際、支持部材71は、−X方向においてチップ10b1に隣接する第1群のチップ10a1を第1シート41を介して支持する位置にあることが望ましい。すなわち、支持部材71は、第1シート41のチップ10a1とは反対側の表面に接するように配置することが好ましい。これにより、チップ10b1に続いてチップ10a1が第1シート41から分離することを回避することができる。
次に、図7(b)に示すように、チップ10a1を第2シート43から分離する。この場合、支持部材71は、第1シート41を介してチップ10a1を支持する位置に配置される。すなわち、支持部材71は、第1シート41のチップ10a1とは反対側の表面に接する。これにより、第1シート41の張力を緩和し、チップ10a1の第1シート41からの分離を防ぐことができる。一方、支持部材71は、第2シート43のチップ10a1に接する部分から離間した位置に配置される。支持部材73は、−X方向においてチップ10a1に隣接する第2群のチップ10b2を第2シート43を介して支持する位置にあることが望ましい。これにより、チップ10a1を第2シート43から分離し、且つ、チップ10b2が連続して第2シート43から分離されることを防ぐことができる。
このように、支持部材71および73を配置することにより、例えば、第1群のチップ10aが第2シート43に誤って移載される確率、および、第2群のチップ10bが第1シート41に誤って残る確率を低減できる。これにより、例えば、第1シート41上に誤って残された第2群のチップ10b、および、第2シート43上に誤って移載された第1群のチップ10aを取り除く工程を省くことが可能となり、製造効率を向上させることができる。
図7(a)および図7(b)に示すように、支持部材71および73は、例えば、ローラであり、チップ10を挟み込んだ第1シート41および第2シート43の移動と連動して、X方向もしくはY方向に移動し、その最適位置に配置される。第1群のチップ10aおよび第2群のチップ10bが、例えば、Y方向に連続して選択される場合、支持部材71および73は、同じY方向に延在する。
また、図7(a)および図7(b)に示すように、支持部材71は、第1シート41を介してチップ10aのX方向のチップ端10afを支持することが好ましい。同様に、支持部材73は、第2シート43を介してチップ10bのX方向のチップ端10bfを支持することが好ましい。すなわち、支持部材71および73は、第1シート41および第2シート43を剥がす方向(−X方向)とは反対側のチップ端において、各シートのチップ端とは反対側の表面に接するように配置されることが好ましい。これにより、チップ10と、第1シート41もしくは第2シート43と、の間の剥がれの端緒となる部分を押さえることが可能となり、チップ10の誤った移載を効果的に防止することができる。
図8は、実施形態の変形例に係るチップ配列の過程を示す模式図である。第1シート41および第2シート43のそれぞれに接する支持部材は、図7(a)および(b)に示すローラに限定される訳ではない。
例えば、図8に示すように、四角形の断面を有する支持部材75および77を用いてもよい。支持部材75は、その上面において第1シート41に接する。また、支持部材77は、その下面において第2シート43に接する。図7(a)および(b)に示すローラ状の支持部材71および73に比べて、より広い面積を持って各シートに接触するため、チップ10の誤った分離を効果的に抑制することができる。
また、支持部材75および75は、好ましくは、四隅が丸められた断面を有する。これにより、支持部材75もしくは77の角が、第1シート41および第2シート43に鋭角的に接することを回避する。
第1群のチップ10aおよび第2群のチップ10bが、例えば、Y方向に連続して選択される場合、支持部材75および77は、同じY方向に延在する。また、Y方向に離間した位置にあるチップ10が選択される場合は、例えば、その位置に対応した凸部を有する構造であっても良い。これは、図7(a)および(b)に示す支持部材71および73でも同様である。
図9(a)および図9(b)は、実施形態の変形例に係るチップ配列方法を示す模式図である。図9(a)は、第1シート41および第2シート43のそれぞれに紫外光を選択的に照射する方法を示している。図9(b)は、チップ10からシートを剥離する過程を示している。
図9(a)中に示す、チップ端10afは、第1群のチップ10aのX方向のチップ端であり、チップ端10abは、チップ10aの−X方向のチップ端である。また、チップ端10bfは、第2群のチップ10bのX方向のチップ端であり、チップ端10bbは、チップ10bの−X方向のチップ端である。
図9(a)に示すように、紫外線の照射領域を、各シートの剥離方向(この例では、−X方向)に対してシフトさせても良い。例えば、第2シート43に紫外光を照射する場合、第1群のチップ10aに対して透過部53を位置合わせした状態から、マスク50の位置をX方向にシフトさせる。これにより、X方向においてチップ10aに隣接する第2群のチップ10bのチップ端10bbも紫外光の照射領域に含まれる。その結果として、第2シート43のチップ端10afに接する部分に確実に紫外光を照射し、その接着力を低下させることができる。
また、−X方向においてチップ10aに隣接するチップ10bの端10bfは、X方向にシフトされた遮蔽部51により確実に覆われる。したがって、それに接する第2シート43の部分に紫外線が照射されることはなく、その接着力を保持することができる。
第1シート41に紫外光を照射する場合も、第2群のチップ10bに対して透過部53を位置合わせした状態から、マスク60をX方向にシフトさせる。これにより、第1シート41のチップ端10bfに接する部分に紫外光を照射し、その接着力を確実に低下させることができる。
また、−X方向においてチップ10bに隣接する第1群のチップ10aのチップ端10afは、X方向にシフトされた遮蔽部51により覆われる。したがって、それに接する第1シート41の部分に紫外線が照射されることはなく、その接着力を保持することができる。
図9(b)に示すように、例えば、第2群のチップ10b1から第1シート41を剥離する場合、剥離の端緒となるチップ端10bfに接する部分の接着力が弱められているため、チップ10b1から第1シート41を確実に剥離することができる。
また、図9(a)に示すように、マスク60をX方向にシフトさせた場合、第1シート41のチップ端10bbに接する部分に紫外光が照射されず、その接着力が保持される。しかしながら、図9(b)に示すように、チップ端10bfから剥離が開始されると、−X方向側のチップ端10bbにおける接着力が保持されているとしても、第1シート41の剥離は−X方向に連続して進み、チップ10b1を容易に分離させることができる。
第1シート41上に残す第1群のチップ10aでは、チップ端10afは、遮光部61に覆われる。このため、第1シート41のチップ端10afに接する部分には紫外線が照射されることはなく、その接着力が保持される。一方、チップ端10abの第1シート41に接する部分には紫外光が照射され、その接着力が低下するが、剥離の端緒となるチップ端10afに接する部分において第1シート41の接着力が保持されるため、チップ10aが第1シート41から分離される確率を低くすることができる。
同様に、マスク50をX方向にシフトさせることにより、第1群のチップ10aを第2シート43から分離させる確度を向上させ、第2群のチップ10bを第2シート43から分離し難くすることができる。
このように、第1シート41および第2シート43のそれぞれに紫外光を照射する場合、その照射領域を各シートの剥離方向とは反対側にシフトさせることにより、チップ10の誤った分離を防ぎ、それぞれのシートに正しく移載されるチップの割合を向上させることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1・・・半導体装置、 10・・・チップ、 20・・・樹脂、 23・・・樹脂層、 25・・・ソルダーレジスト、 27・・・配線、 29・・・ソルダーバンプ、 31・・・ダイシングシート、 41・・・第1シート、 41a、43a・・・基材、 41b、43b・・・接着層、 43・・・第2シート、 45・・・第3シート、 47・・・第4シート、 50、60・・・マスク、 51、61・・・遮蔽部、 53、63・・・透過部、 71、75・・・第1支持部材、 73、77・・・第2支持部材

Claims (5)

  1. 第1シートの表面に貼り付けられ、それぞれが半導体素子を含む複数のチップ上に第2シートを貼着する工程と、
    前記複数のチップのうちの第1群であって、第1シート上の第1方向および第2方向のそれぞれにおいて所定の規則性を持って選択された第1群と、前記第2シートと、の間の接着力を低下させる工程と、
    前記複数のチップのうちの前記第1群を除いた第2群と、前記第1シートと、の間の接着力を低下させる工程と、
    前記複数のチップを、前記第1シート上に貼り付けられた前記第1群と、前記第2シート上に貼り付けられた前記第2群と、に分離する工程と、
    を備え
    前記複数のチップを分離する工程において、前記第1シートの前記複数のチップとは反対側に第1支持部材を配置し、
    前記第2シートの前記複数のチップとは反対側に第2支持部材を配置し、
    前記第1群のうちの第1チップとは反対側の前記第1シートの表面に前記第1支持部材を接触させ、前記第2シートの前記第1チップとは反対側の表面から前記第2支持部材を離間させて、前記第1チップを前記第2シートから分離し、
    前記第2群のうちの第2チップとは反対側の前記第2シートの表面に前記第2支持部材を接触させ、前記第1シートの前記第2チップとは反対側の表面から前記第1支持部材を離間させて、前記第2チップを前記第1シートから分離することを特徴とする半導体装置の製造方法。
  2. 前記第1群は、前記第1方向に連続して選択され、前記第2方向において少なくとも1チップ置きに選択されることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記第2シートを前記第1群のチップから前記第2方向に剥離することを特徴とする請求項2記載の半導体装置の製造方法。
  4. 前記第1シートおよび前記第2シートは、前記複数のチップに接する表面に粘着層を有し、
    前記粘着層に光照射することにより、前記複数のチップのそれぞれと、前記第1シートもしくは前記第2シートと、の間の接着力を低下させることを特徴とする請求項1乃至3のいずれか1に記載の半導体装置の製造方法。
  5. 第1シートの表面に貼り付けられ、それぞれが半導体素子を含む複数のチップ上に第2シートを貼着する工程と、
    前記複数のチップのうちの第1群であって、第1シート上の第1方向および第2方向のそれぞれにおいて所定の規則性を持って選択された第1群と、前記第2シートと、の間の接着力を低下させる工程と、
    前記複数のチップのうちの前記第1群を除いた第2群と、前記第1シートと、の間の接着力を低下させる工程と、
    前記複数のチップを、前記第1シート上に貼り付けられた前記第1群と、前記第2シート上に貼り付けられた前記第2群と、に分離する工程と、
    を備え、
    前記第1シートおよび前記第2シートは、前記複数のチップに接する表面に粘着層を有し、
    前記粘着層に光照射することにより、前記複数のチップのそれぞれと、前記第1シートもしくは前記第2シートと、の間の接着力を低下させ、
    前記第1群の第1チップと、それに隣接する前記第2群の第2チップと、において、前記第1チップから前記第2チップに向かう方向に前記光照射の領域をシフトさせ、前記第1チップの前記第2チップ側の端部と、前記第2チップの一部に光照射し、
    前記複数のチップを分離させる工程において、前記第2チップから前記第1チップに向かう方向に前記第1チップから前記第2シートを剥離することを特徴とする半導体装置の製造方法。
JP2015112571A 2015-06-02 2015-06-02 半導体装置の製造方法 Active JP6563696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015112571A JP6563696B2 (ja) 2015-06-02 2015-06-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015112571A JP6563696B2 (ja) 2015-06-02 2015-06-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016225549A JP2016225549A (ja) 2016-12-28
JP6563696B2 true JP6563696B2 (ja) 2019-08-21

Family

ID=57748620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015112571A Active JP6563696B2 (ja) 2015-06-02 2015-06-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6563696B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4491948B2 (ja) * 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
JP4284911B2 (ja) * 2002-01-09 2009-06-24 ソニー株式会社 素子の転写方法
JP4215998B2 (ja) * 2002-04-30 2009-01-28 リンテック株式会社 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置
JP4588493B2 (ja) * 2005-03-02 2010-12-01 株式会社沖データ 粘着シート及びこの粘着シートを用いた半導体装置の製造方法
US20080122119A1 (en) * 2006-08-31 2008-05-29 Avery Dennison Corporation Method and apparatus for creating rfid devices using masking techniques

Also Published As

Publication number Publication date
JP2016225549A (ja) 2016-12-28

Similar Documents

Publication Publication Date Title
JP6110889B2 (ja) チップパッケージおよびその製造方法
US8692358B2 (en) Image sensor chip package and method for forming the same
JP2010118373A (ja) 半導体装置の製造方法
KR20010085725A (ko) 반도체 장치 및 그 제조 방법
US9633935B2 (en) Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same
US9136241B2 (en) Chip package and manufacturing method thereof
US6894380B2 (en) Packaged stacked semiconductor die and method of preparing same
US9024437B2 (en) Chip package and method for forming the same
JP2011029581A (ja) 半導体装置及び半導体装置の製造方法
JP2019057575A (ja) 半導体装置の製造方法および半導体装置
JP5543063B2 (ja) 半導体装置の製造方法
US20060071343A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20110074003A1 (en) Foil based semiconductor package
US9334158B2 (en) Chip package and method for forming the same
JP6563696B2 (ja) 半導体装置の製造方法
JP2022135735A (ja) 半導体装置およびその製造方法
US6867065B2 (en) Method of making a microelectronic assembly
KR102326846B1 (ko) 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법
JP7415735B2 (ja) 半導体パッケージの製造方法
US11705434B2 (en) Semiconductor device
US20220199580A1 (en) Semiconductor device and manufacturing method thereof
US20210090934A1 (en) Support substrate, method for peeling off support substrate, and method for manufacturing semiconductor device
CN117954536A (zh) 半导体元件的制造方法、半导体层支承结构体和半导体基板
JP2005197370A (ja) 積層型モジュールの製造方法
JP5754249B2 (ja) 樹脂基板配列シート、樹脂基板配列シートからの樹脂基板の個片化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180613

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180912

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180920

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20181012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190725

R150 Certificate of patent or registration of utility model

Ref document number: 6563696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250