JP6563696B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6563696B2 JP6563696B2 JP2015112571A JP2015112571A JP6563696B2 JP 6563696 B2 JP6563696 B2 JP 6563696B2 JP 2015112571 A JP2015112571 A JP 2015112571A JP 2015112571 A JP2015112571 A JP 2015112571A JP 6563696 B2 JP6563696 B2 JP 6563696B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- chip
- chips
- group
- support member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dicing (AREA)
Description
また、実施形態に係る半導体装置の製造方法は、第1シートの表面に貼り付けられ、それぞれが半導体素子を含む複数のチップ上に第2シートを貼着する工程と、前記複数のチップのうちの第1群であって、第1シート上の第1方向および第2方向のそれぞれにおいて所定の規則性を持って選択された第1群と、前記第2シートと、の間の接着力を低下させる工程と、前記複数のチップのうちの前記第1群を除いた第2群と、前記第1シートと、の間の接着力を低下させる工程と、前記複数のチップを、前記第1シート上に貼り付けられた前記第1群と、前記第2シート上に貼り付けられた前記第2群と、に分離する工程と、を備え、前記第1シートおよび前記第2シートは、前記複数のチップに接する表面に粘着層を有し、前記粘着層に光照射することにより、前記複数のチップのそれぞれと、前記第1シートもしくは前記第2シートと、の間の接着力を低下させ、前記第1群の第1チップと、それに隣接する前記第2群の第2チップと、において、前記第1チップから前記第2チップに向かう方向に前記光照射の領域をシフトさせ、前記第1チップの前記第2チップ側の端部と、前記第2チップの一部に光照射し、前記複数のチップを分離させる工程において、前記第2チップから前記第1チップに向かう方向に前記第1チップから前記第2シートを剥離することを特徴とする。
Claims (5)
- 第1シートの表面に貼り付けられ、それぞれが半導体素子を含む複数のチップ上に第2シートを貼着する工程と、
前記複数のチップのうちの第1群であって、第1シート上の第1方向および第2方向のそれぞれにおいて所定の規則性を持って選択された第1群と、前記第2シートと、の間の接着力を低下させる工程と、
前記複数のチップのうちの前記第1群を除いた第2群と、前記第1シートと、の間の接着力を低下させる工程と、
前記複数のチップを、前記第1シート上に貼り付けられた前記第1群と、前記第2シート上に貼り付けられた前記第2群と、に分離する工程と、
を備え、
前記複数のチップを分離する工程において、前記第1シートの前記複数のチップとは反対側に第1支持部材を配置し、
前記第2シートの前記複数のチップとは反対側に第2支持部材を配置し、
前記第1群のうちの第1チップとは反対側の前記第1シートの表面に前記第1支持部材を接触させ、前記第2シートの前記第1チップとは反対側の表面から前記第2支持部材を離間させて、前記第1チップを前記第2シートから分離し、
前記第2群のうちの第2チップとは反対側の前記第2シートの表面に前記第2支持部材を接触させ、前記第1シートの前記第2チップとは反対側の表面から前記第1支持部材を離間させて、前記第2チップを前記第1シートから分離することを特徴とする半導体装置の製造方法。 - 前記第1群は、前記第1方向に連続して選択され、前記第2方向において少なくとも1チップ置きに選択されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第2シートを前記第1群のチップから前記第2方向に剥離することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記第1シートおよび前記第2シートは、前記複数のチップに接する表面に粘着層を有し、
前記粘着層に光照射することにより、前記複数のチップのそれぞれと、前記第1シートもしくは前記第2シートと、の間の接着力を低下させることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。 - 第1シートの表面に貼り付けられ、それぞれが半導体素子を含む複数のチップ上に第2シートを貼着する工程と、
前記複数のチップのうちの第1群であって、第1シート上の第1方向および第2方向のそれぞれにおいて所定の規則性を持って選択された第1群と、前記第2シートと、の間の接着力を低下させる工程と、
前記複数のチップのうちの前記第1群を除いた第2群と、前記第1シートと、の間の接着力を低下させる工程と、
前記複数のチップを、前記第1シート上に貼り付けられた前記第1群と、前記第2シート上に貼り付けられた前記第2群と、に分離する工程と、
を備え、
前記第1シートおよび前記第2シートは、前記複数のチップに接する表面に粘着層を有し、
前記粘着層に光照射することにより、前記複数のチップのそれぞれと、前記第1シートもしくは前記第2シートと、の間の接着力を低下させ、
前記第1群の第1チップと、それに隣接する前記第2群の第2チップと、において、前記第1チップから前記第2チップに向かう方向に前記光照射の領域をシフトさせ、前記第1チップの前記第2チップ側の端部と、前記第2チップの一部に光照射し、
前記複数のチップを分離させる工程において、前記第2チップから前記第1チップに向かう方向に前記第1チップから前記第2シートを剥離することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015112571A JP6563696B2 (ja) | 2015-06-02 | 2015-06-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015112571A JP6563696B2 (ja) | 2015-06-02 | 2015-06-02 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016225549A JP2016225549A (ja) | 2016-12-28 |
JP6563696B2 true JP6563696B2 (ja) | 2019-08-21 |
Family
ID=57748620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015112571A Active JP6563696B2 (ja) | 2015-06-02 | 2015-06-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6563696B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4491948B2 (ja) * | 2000-10-06 | 2010-06-30 | ソニー株式会社 | 素子実装方法および画像表示装置の製造方法 |
JP4284911B2 (ja) * | 2002-01-09 | 2009-06-24 | ソニー株式会社 | 素子の転写方法 |
JP4215998B2 (ja) * | 2002-04-30 | 2009-01-28 | リンテック株式会社 | 半導体ウエハの処理方法およびそのための半導体ウエハの転写装置 |
JP4588493B2 (ja) * | 2005-03-02 | 2010-12-01 | 株式会社沖データ | 粘着シート及びこの粘着シートを用いた半導体装置の製造方法 |
US20080122119A1 (en) * | 2006-08-31 | 2008-05-29 | Avery Dennison Corporation | Method and apparatus for creating rfid devices using masking techniques |
-
2015
- 2015-06-02 JP JP2015112571A patent/JP6563696B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016225549A (ja) | 2016-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6110889B2 (ja) | チップパッケージおよびその製造方法 | |
US8692358B2 (en) | Image sensor chip package and method for forming the same | |
JP2010118373A (ja) | 半導体装置の製造方法 | |
KR20010085725A (ko) | 반도체 장치 및 그 제조 방법 | |
US9633935B2 (en) | Stacked chip package including substrate with recess adjoining side edge of substrate and method for forming the same | |
US9136241B2 (en) | Chip package and manufacturing method thereof | |
US6894380B2 (en) | Packaged stacked semiconductor die and method of preparing same | |
US9024437B2 (en) | Chip package and method for forming the same | |
JP2011029581A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2019057575A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5543063B2 (ja) | 半導体装置の製造方法 | |
US20060071343A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20110074003A1 (en) | Foil based semiconductor package | |
US9334158B2 (en) | Chip package and method for forming the same | |
JP6563696B2 (ja) | 半導体装置の製造方法 | |
JP2022135735A (ja) | 半導体装置およびその製造方法 | |
US6867065B2 (en) | Method of making a microelectronic assembly | |
KR102326846B1 (ko) | 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법 | |
JP7415735B2 (ja) | 半導体パッケージの製造方法 | |
US11705434B2 (en) | Semiconductor device | |
US20220199580A1 (en) | Semiconductor device and manufacturing method thereof | |
US20210090934A1 (en) | Support substrate, method for peeling off support substrate, and method for manufacturing semiconductor device | |
CN117954536A (zh) | 半导体元件的制造方法、半导体层支承结构体和半导体基板 | |
JP2005197370A (ja) | 積層型モジュールの製造方法 | |
JP5754249B2 (ja) | 樹脂基板配列シート、樹脂基板配列シートからの樹脂基板の個片化方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180525 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20180613 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180912 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180920 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20181012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6563696 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |