KR20180126062A - 다중 소자 유닛 셀의 어레이를 형성하는 방법. - Google Patents

다중 소자 유닛 셀의 어레이를 형성하는 방법. Download PDF

Info

Publication number
KR20180126062A
KR20180126062A KR1020187031456A KR20187031456A KR20180126062A KR 20180126062 A KR20180126062 A KR 20180126062A KR 1020187031456 A KR1020187031456 A KR 1020187031456A KR 20187031456 A KR20187031456 A KR 20187031456A KR 20180126062 A KR20180126062 A KR 20180126062A
Authority
KR
South Korea
Prior art keywords
backplane
bonding
unit cell
instance
side junction
Prior art date
Application number
KR1020187031456A
Other languages
English (en)
Inventor
애뉴샤 포크리얄
샤론 엔. 파렌스
Original Assignee
글로 에이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로 에이비 filed Critical 글로 에이비
Publication of KR20180126062A publication Critical patent/KR20180126062A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

공통 금속을 포함하는 백플레인-측 접합 구조물이 백플레인 상에 형성된다. 다수의 소스 쿠폰이 제공되어 각 소스 쿠폰은 이송 기판 및 이송 될 소자들의 어레이를 포함한다. 소자들의 각각의 어레이는 각각의 어레이가 동일한 유형의 다수의 소자들 및 공통 금속으로 상이한 공융 온도를 제공하는 상이한 금속들을 포함하는 상이한 유형의 접합 구조물을 포함하는 유닛 셀 구조물을 포함하도록 배열된다. 공급 쿠폰을 순차적으로 적용하고 각 접합 패드와 백플레인-측 접합 구조물 사이에서 점진적으로 높은 공융 온도를 제공하는 소자를 선택함으로써 각기 다른 유형의 소자를 백플레인에 순차적으로 이송할 수 있다. 이전에 이송된 소자는 후속 이송 공정 중에 상기 백플레인에 머물러 있어 상기 백플레인에 다른 소자의 어레이를 형성할 수 있다.

Description

다중 소자 유닛 셀의 어레이를 형성하는 방법.
이 출원은 2016년 4월 15일 출원한 미국 가출원서 제62/322,848호의 우선권의 이점을 청구하며, 이들의 전체 개시 내용은 본원에 참고로 포함된다.
본 개시의 실시형태는 일반적으로 백플레인 상에 발광 소자 어레이를 사용하는 발광형 디스플레이 패널(emissive display panel)과 같은 다중 소자 유닛 셀(multi-device unit cell)의 어레이, 및 그를 제조하는 방법에 관한 것이다.
발광 다이오드와 같은 반도체 소자를 포함하는 소자 어레이는 다양한 용도로 사용될 수 있다. 예를 들어, 발광 소자들의 어레이는 직시형 디스플레이 소자와 같은, 전자 디스플레이에 사용된다.
본 개시의 일 측면에 따르면, 소자 어셈블리를 형성하는 방법이 제공된다. 소자 어셈블리를 형성하는 상기 방법은: 공통 금속을 포함하는 한 세트의 백플레인-측 접합 구조물을 포함하는 백플레인-측 유닛 셀 구조물의 다수의 인스턴스들(instances)의 주기적 배열(periodic array)을 포함하는 백플레인을 제공하는 단계; 제 1 이송 기판, 및 적어도 하나의 제 1 소자를 포함하고 상기 백플레인-측 유닛 셀 구조물의 다수의 인스턴스들(instances)의 주기적 배열과 동일한 주기성을 갖는 제 1 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열을 포함하는 제 1 소스 쿠폰을 제공하는 단계로서, 각각의 제 1 유닛 셀 구조물마다 하나의 제 1 소자 상에 제 1 금속을 포함하는 제 1 소자-측 접합 구조물의 인스턴스가 제공되고, 상기 공통 금속 및 상기 제 1 금속은 접합 시에 제 1 공융 온도를 갖는 제 1 접합 야금(bonding metallurgy)을 제공하도록 선택되는, 상기 제공 단계; 제 1 소자-측 접합 구조물의 각 인스턴스를 정합하는 백플레인-측 접합 구조물에 접합시킴으로써 하나의 제 1 소자를 상기 제 1 유닛 셀 구조물의 각 인스턴스로부터 상기 백플레인으로 이송하는 단계로서, 접합되지 않은 백플레인-측 접합 구조물이 리플로우하지 않는 동안 상기 제 1 접합 야금을 갖는 제 1 접합 재료부의 주기적 배열이 형성되는, 상기 이송 단계; 제 2 이송 기판, 및 적어도 하나의 제 2 소자를 포함하고 상기 백플레인-측 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열과 동일한 주기성을 갖는 제 2 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열을 포함하는 제 2 소스 쿠폰을 제공하는 단계로서, 각각의 제 2 유닛 셀 구조물마다 하나의 제 2 소자 상에 제 2 금속을 포함하는 제 2 소자-측 접합 구조물의 인스턴스가 제공되고, 상기 공통 금속 및 상기 제 2 금속은 접합 시에 제 2 공융 온도를 갖는 제 2 접합 야금(bonding metallurgy)을 제공하도록 선택되고, 상기 제 2 공융 온도는 상기 제 1 공융 온도보다 높은, 상기 제공 단계; 및 상기 제 2 소자-측 접합 구조물의 각 인스턴스를 정합하는 백플레인-측 접합 구조물에 접합함으로써 하나의 제 2 소자를 상기 제 2 유닛 셀 구조물의 각 인스턴스로부터 백플레인으로 이송하는 단계를 포함한다.
본 개시의 다른 측면에 따르면, 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열을 포함하는 소자 어셈블리가 제공된다. 상기 유닛 셀 구조물의 각 인스턴스는: 제 1 접합 야금을 사용하는 제 1 접합 재료부를 통해 상기 백플레인에 접합되는 제 1 소자; 및 제 2 접합 야금을 사용하는 제 2 접합 재료부를 통해 상기 백플레인에 접합되는 제 2 소자를 포함한다. 상기 제 1 접합 야금 및 상기 제 2 접합 야금은 공통 금속을 포함한다. 상기 제 1 접합 야금은 상기 제 2 접합 야금에 존재하지 않는 제 1 금속을 포함한다. 상기 제 2 접합 야금은 상기 제 1 접합 야금에 존재하지 않는 제 2 금속을 포함한다.
도 1은 본 개시의 일 실시형태에 따른 초기 성장 기판들로부터 각각의 소자를 갖는 성장 기판들의 어셈블리를 생성하는 단계의 개략도이다.
도 2는 본 개시의 일 실시형태에 따른 각각의 소자를 통해 상기 성장 기판들을 각각의 제 1 캐리어 기판들에 접합하는 단계의 개략도이다.
도 3은 본 개시의 일 실시형태에 따른 상기 성장 기판들을 제거하는 단계의 개략도이다.
도 4는 본 개시의 일 실시형태에 따라 제 1 캐리어 기판 상에 제 1 접합재층을 형성하고, 제 2 캐리어 기판을 제공하고, 릴리즈층(release layer) 및 제 2 접합재층을 형성하는 단계의 개략도이다.
도 5는 본 개시의 일 실시형태에 따른 제 1 캐리어 기판 및 제 2 캐리어 기판의 각 쌍을 접합하는 단계의 개략도이다.
도 6은 본 개시의 일 실시형태에 따른 접합 구조로부터 각각의 제 1 캐리어 기판이 제거되는 단계의 개략도이다.
도 7a 내지 도 7e는 본 개시의 일 실시형태에 따른 이송 순서의 다양한 단계들 동안에 공급 쿠폰들 및 백플레인들의 개략적인 순차적 하향식 도면들이다.
도 8a-8c, 8e-8i, 8k-8o, 8q-8u, 8w 및 8x는 본 개시의 실시형태에 따라 소자를 다수의 백플레인으로 이송하는데 사용되는 제 1 백플레인 및 소스 쿠폰의 순차적 수직 단면도이다.
도 8d는 본 개시의 일 실시형태에 따른 도 8c의 구조물에 대한 대안적인 구조의 수직 단면도이다.
도 8j는 본 개시의 일 실시형태에 따른 도 8i의 구조에 대한 대안적인 구조의 수직 단면도이다.
도 8p는 본 개시의 일 실시형태에 따른 도 8o의 구조에 대한 대안적인 구조의 수직 단면도이다.
도 8v는 본 개시의 일 실시형태에 따른 도 8u의 구조에 대한 대안적인 구조의 수직 단면도이다.
전술한 바와 같이, 본 개시는 집적형 백라이트 유닛들의 어셈블리 및 그를 제조하는 방법에 관한 것으로, 그의 다양한 측면들이 이하에 설명된다. 도면 전체에 걸쳐, 동일한 구성요소는 동일한 참조 부호로 기술된다. 도면은 일정한 비율로 그려지지 않는다. 구성요소의 중복이 없음이 명시적으로 설명되거나 달리 명확히 표시되지 않는 한, 구성요소의 단일 사례가 설명되는 경우 구성요소의 다수의 사례가 중복될 수 있다. "제1", "제2" 및 "제3"와 같은 서수는 단지 유사한 요소를 식별하기 위해서만 채용되며, 상이한 서수는 본 개시물의 명세서 및 청구범위 전반에 걸쳐 채용될 수 있다
본원에 사용된 바와 같이, "발광 소자"는 광을 방출하도록 구성된 임의의 소자를 말하며, 이에 제한되는 것은 아니지만, 발광 다이오드(LED), 수직 공진 표면 광방출 레이저(VCSEL: Vertical-Cavity Surface-Emitting Laser)와 같은 레이저, 및 적절한 전기 바이어스의 적용시에 광을 방출하도록 구성된 임의의 다른 전자 소자를 포함한다. 발광 소자는 p 측 및 n 측 접점들이 구조의 대향 측 상에 위치되는 수직 구조(예를 들어, 수직형 LED)일 수 있거나, 또는 p 측 및 n 측 접점들이 구조의 동일한 측에 위치하는 측면 구조일 수 있다. 본원에 사용된 바와 같이, "발광 소자 어셈블리"는 적어도 하나의 발광 소자가, 상기 적어도 하나의 발광 소자에 안정한 기계적 지지를 제공하도록 구성된 예를 들어, 기판, 매트릭스 또는 임의의 다른 구조를 포함할 수 있는 지지 구조에 대해 구조적으로 고정된 어셈블리를 지칭한다.
본 개시에서, 성장 기판으로부터 타깃 기판으로 소자들의 어레이(발광 소자들의 어레이 또는 센서 소자들의 어레이와 같은)를 이송하는 방법이 제공된다. 타깃 기판은 임의의 구성에서 다수 유형의 소자들의 형성이 요구되는 임의의 기판일 수 있다. 예시적인 실시예에서, 타깃 기판은 발광 소자를 구동하기 위한 능동 매트릭스형 또는 수동 매트릭스형 백플레인 기판과 같은 백플레인 기판일 수 있다. 본원에 사용된 바와 같이, "백플레인 기판"은 그 위에 다수의 소자들을 부착하도록 구성된 임의의 기판을 지칭한다. 일 실시형태에서, 백플레인 기판상의 인접한 발광 소자들의 중심 대 중심 간격은 성장 기판상의 인접한 발광 소자들의 중심 대 중심 간격의 정수배일 수 있다. 발광 소자는, 청색 광을 방출하도록 구성된 하나 및 녹색 광을 방출하도록 구성된 하나의, 2개의 발광 소자들의 군과 같은, 복수의 발광 소자를 포함할 수 있다. 발광 소자는 청색 광을 방출하도록 구성된 하나, 녹색 광을 방출하도록 구성된 하나, 적색 광을 방출하도록 구성된 하나의, 3개의 발광 소자들의 군을 포함할 수 있다. 본원에 사용된 바와 같이, "인접한 발광 소자들"은 적어도 다른 발광 소자보다 근접하여 배치된 복수의 2개 이상의 발광 소자들을 지칭한다. 본 개시의 방법은 성장 기판상의 발광 소자 어레이로부터 백플레인 기판으로 서브세트(subset)의 발광 소자들의 선택적 이송을 제공할 수 있다.
도 1을 참조하면, 소자(device)(10B, 10G, 10R, 10S)는 당 업계에 공지된 방법을 사용하여 각각의 초기 성장 기판(101B, 101G, 101R, 101S)상에 제조될 수 있다. 본원에 사용된 바와 같이, "초기 성장 기판"은 그 위에 또는 그 내부에 소자를 형성하도록 처리되는 기판을 지칭한다. 소자(10B, 10G, 10R, 10S)는 발광 소자(10B, 10G, 10R) 및/또는 센서 소자(10S)(예를 들어, 광 검출기) 및/또는 임의의 다른 전자 소자를 포함할 수 있다. 발광 소자(10B, 10G, 10R)는 임의의 유형의 발광 소자, 즉, 수직 발광 소자, 측면 발광 소자, 또는 이들의 임의의 조합일 수 있다. 각각의 초기 성장 기판(101B, 101G, 101R, 101S) 상에 동일한 유형의 소자가 형성될 수 있다. 각각의 초기 성장 기판(101B, 101G, 101R, 101S) 상에 소자(10B, 10G, 10R, 10S)가 어레이로서 형성될 수 있다.
일 실시형태에서, 초기 성장 기판들(101B, 101G, 101R, 101S)은 실리콘 기판과 같은 흡수 기판을 포함할 수 있다. 본원에 사용된 바와 같이, "흡수성 기판"은 자외선 범위, 가시 범위 및 적외선 범위를 포함하는 스펙트럼 범위 내에서 광 에너지의 50% 이상을 흡수하는 기판을 의미한다. 본원에 사용된 바와 같이, "자외선 범위"는 10 nm 내지 400 nm의 파장 범위를 의미하고; "가시 범위"는 400nm에서 800nm까지의 파장 범위를 의미하고 "적외선 범위"는 800nm에서 1mm까지의 파장 범위를 의미한다.
초기 성장 기판(101B, 101G, 101R, 101S)이 흡수 기판인 경우, 소자들(10B, 10G, 10R, 10S)의 각 어레이는, 상기 소자들(10B, 10G, 10R, 10S)의 각 어레이가 전체적으로 각각의 투명 기판에 이송되는 풀 웨이퍼 이송 공정들(full wafer transfer processes)에 의해 각각의 투명 캐리어 기판, 또는 "투명 기판"으로 이송될 수 있다. 본원에 사용된 바와 같이, "투명 기판"은 자외선 범위, 가시 범위 및 적외선 범위를 포함하는 스펙트럼 범위 내의 파장에서 광 에너지의 50% 이상을 투과시키는 기판을 의미한다.
일 실시형태에서, 소자들(10B, 10G, 10R, 10S)은 발광 소자들(10B, 10G, 10R)을 포함할 수 있다. 일 실시형태에서, 각각의 발광 소자(10B, 10G, 10R)는 단일 피크 파장의 광을 방출하도록 구성될 수 있다. 발광 소자는 일반적으로 광의 강도가 최대인 단일 파장을 중심으로 하는 협소한 파장 대역의 광을 방출하고, 발광 소자의 파장은 피크 파장을 언급하는 것으로 이해된다. 예를 들어, 제 1 유형의 성장 기판(100B) 상에 제 1 발광 소자들(10B)의 어레이를 형성하고, 제 2 유형의 성장 기판(100G) 상에 제 2 발광 소자들(10G)의 어레이를 형성하고, 제 3 유형의 성장 기판(100R) 상에 제 3 발광 소자들(10R)의 어레이를 형성할 수 있다. 또한, 제 4 유형의 성장 기판(100S) 상에 센서 소자들(10S)의 어레이가 형성될 수 있다. 대안적으로, 하나 이상의 유형의 발광 소자들(10B, 10G, 10R)는 적어도 2개의 상이한 파장의 광을 방출하도록 구성된 집적형 발광 소자일 수 있다. 일 실시형태에서, 발광 소자(10B, 10G, 10R)는 나노 와이어 또는 다른 나노 구조의 어레이를 포함할 수 있다.
접촉 패드와 같은 접촉 구조물(명시적으로 도시되지 않음)이 각각의 발광 소자(10B, 10G, 10R) 상에 제공된다. 각각의 발광 소자(10B, 10G, 10R)를 위한 접촉 구조물은 양극 접촉 구조물 및 음극 접촉 구조물을 포함할 수 있다. 하나 이상의 발광 소자(10B, 10G, 10R)가 적어도 2개의 상이한 파장의 광을 방출하도록 구성된 집적형 발광 소자인 경우, (공통의 음극 접촉 구조와 같은) 공통 접촉 구조물이 사용될 수 있다. 예를 들어, 단일 집적 발광 소자로서 구현된 청색, 녹색 및 적색 발광 소자의 세짝은 단일 음극 접점을 가질 수 있다.
각각의 초기 성장 기판(101B, 101G, 101R)상의 발광 소자들(10B, 10G, 10R)의 어레이는, 발광 소자들이 이어서 이송되는 백플레인 기판 상에 상기 발광 소자들의 중심 대 중심 간격이 초기 성장 기판(101B, 101G, 101R)상의 발광 소자들(10B, 10G, 10R)의 중심 대 중심 간격의 정수배이도록 구성된다.
각각의 초기 성장 기판(101B, 101G, 101R, 101S) 및 그 위의 소자(10B, 10G, 10R, 10S)는 적당한 크기로 다이싱될 수 있다. 초기 성장 기판(101B, 101G, 101R, 101S)의 각각의 다이싱된 부분은, 본원에서 사용된 바와 같이, 성장 기판(100B, 100G, 100R, 100S)으로 지칭된다. 이에 따라 각각의 소자(10B, 10G, 10R, 10S)를 갖는 성장 기판(100B, 100G, 100R, 100S)의 어셈블리가 생성된다. 다시 말해, 성장 기판(100B, 100G, 100R, 100S)은 초기 성장 기판(101B, 101G, 101R, 101S)의 전체 또는 다이싱된 부분이고, 소자들(10B, 10G, 10R, 10S)의 어레이는 각 성장 기판(100B, 100G, 100R, 100S) 상에 존재한다. 각 성장 기판(100B, 100G, 100R, 100S)상의 소자들(10B, 10G, 10R, 10S)의 어레이는 동일한 유형의 소자들의 어레이 일 수 있다.
각각의 초기 성장 기판(101B, 101G, 101R, 101S)이 대응하는 성장 기판(100B, 100G, 100R, 100S)에 개별화되기(singulate) 전에 또는 개별화된 후에, 예를 들어, 발광 소자, 발광 소자들의 군, 또는 센서 소자와 같은 각각의 소자(10B, 10G, 10R, 10S)는 각각의 인접한 쌍의 상기 소자들 사이에 트렌치를 형성함으로써 서로 기계적으로 격리될 수 있다. 실례가되는 예시에서, 발광 소자 어레이 또는 센서 어레이가 초기 성장 기판(101B, 101G, 101R, 101S) 상에 배치되면, 트렌치는 발광 소자 어레이 또는 센서 어레이의 최종 성장 표면으로부터 초기 성장 판(101B, 101G, 101R, 101S)의 상부 표면까지 연장될 수 있다.
소자들(10B, 10G, 10R, 10S)의 각 어레이를 본원에서 이송 기판으로 지칭되는 각각의 투명 기판에 이송하기 위해 다양한 방식이 사용될 수 있다. 도 2 내지 도 6은 각각의 투명 기판에 소자(10B, 10G, 10R, 10S)의 각 어레이를 이송하는데 사용될 수 있는 예시적인 방식을 도시한다.
도 2를 참조하면, 각 소자(10B, 10G, 10R, 10S)상의 접촉 구조물이 성장 기판(101B, 101G, 101R, 101S) 상의 소자(10B, 10G, 10R, 10S)의 제조 중에 각 소자(10B, 10G, 10R, 10S)의 상부 측 상에 형성되는 경우에, 제 1 캐리어 기판(200)이 선택적으로 사용될 수 있다. 제 1 캐리어 기판(200)은 소자(10B, 10G, 10R, 10S)에 접합될 수 있고 상기 (10B, 10G, 10R, 10S)에 구조적 지지를 제공할 수 있는 임의의 적합한 기판일 수 있다. 각각의 성장된 소자들(10B, 10G, 10R, 10S)의 어레이 및 각각의 성장 기판(100)은 제 1 캐리어 기판(200)에 접합된다. 따라서, 각각의 성장 기판(100)은 각각의 소자(10)를 통해 각각의 제 1 캐리어 기판(200)에 접합될 수 있다. 바꾸어 말하면, 소자(10)는 각각의 접합 구조물(100, 10, 200) 내에서 성장 기판(100)과 제 1 캐리어 기판 사이에 존재한다. 실례가 되는 예시에서, 제 1 유형 성장 기판(100B)은 제 1 발광 소자(10B)를 통해 제 1 유형의 제 1 캐리어 기판(200B)에 접합될 수 있고, 제 2 유형의 성장 기판(100G)은 제 2 발광 소자(10G)를 통해 제 2 유형의 제 1 캐리어 기판(200G)에 접합될 수 있고, 제 3 유형 성장 기판(100R)은 제 3 발광 소자(10R)를 통해 제 3 유형의 제 1 캐리어 기판(200R)에 접합될 수 있고, 제 4 유형의 성장 기판(100S)은 센서 소자(10S)를 통해 제 4 유형의 제 1 캐리어 기판(200S)에 접합된다.
도 3을 참조하면, 각각의 성장 기판(100)은 성장 기판(100)의 스택, 소자들(10)의 어레이, 및 제 1 캐리어 기판(200)을 포함하는 과도적인 접합 구조물로부터 제거될 수 있다. 예를 들어, 성장 기판(100)이 실리콘 기판인 경우, 성장 기판(100)은 습식 화학적 에칭 공정, 연삭, 연마, 분할(예를 들어, 수소 주입층에서) 또는 이들의 조합에 의해 제거될 수 있다. 예를 들어, 기판의 분할은 약한 영역(반도체 물질에 주입된 수소 원자와 같은)을 형성하는 원자를 주입하고 적절한 처리 조건을 적용함으로써(예를 들어, 상승 온도에서의 어닐링 및/또는 기계적 힘) 기판을 두 부분으로 나눔으로써 수행된다.
도 4를 참조하면, 제 1 접합재층(30A)은 각각의 제 1 캐리어 기판(200) 상에 형성될 수 있다. 제 1 접합재층(30A)은 적절한 처리(열 및/또는 압력의 인가와 같은)시에 다른 접합재로 접합될 수 있는 임의의 접합재를 포함한다. 일 실시형태에서, 제 1 접합재층(30A)은 실리콘 산화물과 같은 유전체물질, 보로포스포실리케이트 글래스(BPSG), 스핀-온 글래스(SOG) 물질 및/또는 SU-8 또는 벤조시클로부텐(BCB)과 같은 접착제 접합 물질을 포함할 수 있다. 제 1 접합재층(30A)의 두께는 50nm 내지 5 미크론의 범위일 수 있지만, 더 작고 더 큰 두께도 또한 사용될 수 있다. 일 실시형태에서, 제 1 접합재층(30A)은 약 1 미크론의 두께를 갖는 실리콘 산화물층일 수 있다. 제 1 접합재층(30A)은 화학 증기 증착법, 스핀 코팅 법 등의 적절한 증착 방법에 의해 형성될 수 있다.
이송 기판(300)이 제공된다. 본원에서 사용되는 "이송 기판"은 적어도 하나의 소자가 백플레인 기판을 포함할 수 있는 타깃 기판으로 이송되는, 기판을 지칭한다. 일 실시형태에서, 각각의 이송 기판(300)은 각각의 제 1 캐리어 기판(200)으로부터 소자들의 어레이를 수용하고, 서브세트의 상기 소자들이 다음 공정에서 타깃 기판으로 이송될 때까지 소자들의 어레이를 운반하도록 사용될 수 있는 제 2 캐리어 기판일 수 있다.
일부 실시형태에서, 이송 기판(300)은 레이저 파장에서 광학적으로 투명할 수 있다. 레이저 파장은 각각의 이송 기판(300)으로부터 타깃 기판으로 개별적으로 및 선택적으로 소자를 이송하기 위해 순차적으로 사용되는 레이저 빔의 파장이며, 자외선 파장, 가시 파장 또는 적외선 파장일 수 있다. 일 실시형태에서, 투명 기판들(300)은 사파이어, 유리(실리콘 산화물), 또는 당 업계에 공지된 다른 광학적으로 투명한 물질을 포함할 수 있다. 다른 실시형태에서, 이송 기판들(300)은 투명 성장 기판들 또는 그의 다이싱된 부분들일 수 있다. 이송 기판을 사용하지 않고 발광 다이오드가 백플레인으로 이송되는 박형 기판을 제공하기 위해 초기 성장 기판이 쪼개지는(cleaved)(예를 들어, 수소 또는 불활성 기체로 주입된 층에서) 일부 실시형태에서, 초기 성장 기판은 레이저 파장에서 레이저를 흡수할 수 있다.
릴리즈층(release layer)(20) 및 제 2 접합재층(30B)은 각각의 이송 기판(300) 상에 순차적으로 증착될 수 있다. 릴리즈층(20)은 이송 기판(300)에 충분한 접착력을 제공할 수 있는 물질를 포함하며, 후속하는 선택적인 이송 공정 중에 순차적으로 이용되는 레이저 빔의 레이저 파장에 흡수성이다. 예를 들어, 릴리즈층(20)은 실리콘이 풍부한 실리콘 질화물 또는 레이저 조사에 의해 가열될 수 있는 GaN 층과 같은 반도체 층을 포함할 수 있다. 릴리즈층(20)의 두께는 100 nm 내지 1 미크론의 범위일 수 있지만, 더 작고 더 큰 두께도 또한 사용될 수 있다.
제 2 접합재층(30B)은 실리콘 산화물과 같은 유전체 물질를 포함할 수 있다. 제 2 접합재층(30B)의 두께는 50nm에서 5 미크론의 범위일 수 있지만, 더 작고 더 큰 두께도 또한 사용될 수 있다. 일 실시형태에서, 제 2 접합재층(30B)은 약 1 미크론의 두께를 갖는 실리콘 산화물 층일 수 있다. 제 2 접합재층(30B)은 화학 기상 증착 또는 스핀 코팅과 같은 적절한 증착 방법에 의해 형성될 수 있다.
이송 기판(300)이 각각의 제 1 캐리어 기판(200)에 대해 제공될 수 있다. 예를 들어, 제 1 이송 기판(300B)이 제 1 유형의 제 1 캐리어 기판(200B)에 대해 제공될 수 있고; 제 2 이송 기판(300G)이 제 2 유형의 제 1 캐리어 기판(200G)에 대해 제공될 수 있으며; 제 3 이송 기판(300R)이 제 3 유형의 제 1 캐리어 기판(300R)에 대해 제공될 수 있으며; 추가의 이송 기판(300S)이 추가 유형의 제 1 캐리어 기판(300S)에 대해 제공될 수 있다. 상기 제 1 이송 기판(300B), 릴리즈층(20) 및 제 2 접합재층(30B)의 스택을 포함하는 제 1 적층 구조물(300B, 20, 30B); 상기 제 2 이송 기판(300G), 릴리즈층(20) 및 제 2 접합재층(30B)의 스택을 포함하는 제 2 적층 구조물(300G, 20,30B); 상기 제 3 이송 기판(300R), 릴리즈층(20) 및 제 2 접합재층(30B)의 스택을 포함하는 제 3 적층 구조물(300R, 20, 30B); 및 상기 추가 이송 기판(300S), 릴리즈층(20) 및 제 2 접합재층(30B)의 스택을 포함하는 추가의 적층 구조물(300S, 20, 30B)를 포함하는, 다중 적층 구조물이 형성될 수 있다.
제 1 발광 소자들(10B)의 어레이와 제 1 이송 기판(300B)의 조합은 여기서에서 제 1 이송 어셈블리(300B, 10B)로 지칭되고, 제 2 발광 소자들(10G)과 제 2 이송 기판(300G)의 조합은 여기에서 제 2 이송 어셈블리(300G, 10G)로 지칭되며, 제 3 발광 소자들(10R)과 제 3 이송 기판(300R)의 조합은 여기에서 제 3 이송 어셈블리(300R, 10R)로 지칭된다. 또한, 센서 소자들(10S)과 제 4 이송 기판(300S)의 조합은 여기에서 제 4 이송 어셈블리(300S, 10S)로 지칭된다.
도 5를 참조하면, 각 쌍의 제 1 캐리어 기판(200)과 (제 2 캐리어 기판이 될 수 있는)이송 기판(300)이 접합될 수 있다. 예를 들어, 제 2 접합재층(30B)은 대응하는 제 1 캐리어 기판(200)상의 각각의 제 1 접합재층(30A)과 접합되어 접합재층(30)을 형성할 수 있다. 각각의 접합 어셈블리는 제 1 이송 기판(300), 릴리즈층(20), 접합재층(30) 및 소자들(10)의 어레이를 포함한다.
도 6을 참조하면, 제 1 캐리어 기판(200)은 예를 들어 연마, 연삭, 쪼개짐 및/또는 화학적 에칭에 의해 각각의 접합 어셈블리(300, 20, 30, 200)로부터 제거된다. 소자들(20)의 각 어레이는 투명한 캐리어 기판인, 이송 기판(300) 상에 배치될 수 있으며, 투명한 캐리어 기판은 그 위에, 즉, 상기 투명한 캐리어 기판과 소자들(20)의 어레이 사이에, 릴리즈층(release layer)(20)을 갖는다.
도 7을 참조하면, 각각의 이송 기판(300)상의 소자들(10)의 각 어레이는 각 소자(10)가 트렌치에 의해 인접한 소자(10)로부터 측 방향으로 이격되도록 배치될 수 있다. 예를 들어, 제 1 이송 기판(300B)상의 제 1 발광 소자들(10B)의 어레이는 트렌치에 의해 서로 측 방향으로 이격될 수 있다. 선택적으로, 제 1 광 보호 물질 층(optical protection material layer)(17B)은 제 1 발광 소자들(10B) 사이의 갭을 채우도록 적용될 수 있다. 유사하게, 광 보호 물질층은 다른 이송 기판(300G, 300R, 300S)상의 소자들(10)의 각 어레이 사이의 갭을 채우도록 적용될 수 있다. 각각의 광 보호 물질층은 후속하여 사용될 레이저 빔의 레이저 파장에서 광을 흡수 또는 산란시키는 물질을 포함한다. 각각의 광 보호 물질층은 예를 들어, 실리콘이 풍부한 실리콘 질화물, 유기 또는 무기 반사 방지 코팅(ARC) 물질 또는 포토 레지스트 물질를 포함할 수 있다. 각각의 광 보호 물질층은 소자들(10)의 외부 표면이 광 보호 물질층에 의해 덮이지 않도록 형성될 수 있다. 광 보호 물질층은 예를 들어, 스핀 코팅 또는 증착 및 리세스 에칭의 조합에 의해 형성될 수 있다.
이송 기판(300) 및 소자들(10)의 어레이를 포함하는 각각의 어셈블리(300, 20, 30, 10)는 각각의 이송 기판(300)과 접촉하고 자외선 영역, 가시 광선 영역, 및 적외선 영역으로부터 선택된 파장에서 광을 흡수하는 물질을 포함하는 릴리즈층(20); 및 상기 릴리즈층(20) 및 소자들(10)의 각 어레이와 접촉하는 접합재층(30)을 더 포함할 수 있다.
도 7a 내지 도 7e는, 4개의 백플레인(401, 402, 403, 404)에 4개의 상이한 유형의 소자들(10B, 10G, 10R, 10S)(예를 들어, 각각 청색, 녹색 및 적색 방출하는 LED 및 센서)를 이송하기 위한 예시적인 이송 순서 동안의 다중 공급 쿠폰 및 다중 백플레인의 개략적인 순차적 하향식 도면(top-down views)이다. 도 8a 내지 도 8x는 제 1 백플레인 및 그 위에 배치된 다양한 구조의 수직 단면도를 도시한다.
도 7a를 참조하면, 대응하는 백플레인(401, 402, 403, 404)상의 세트의 소스 쿠폰들 및 접합 사이트들에 대한 예시적인 소자-측 접합 구조물 패턴들이 도시되어 있다. 4개의 다른 유형의 소자(10B, 10G, 10R, 10S)는 4개의 이송 기판(301B, 301G, 301R, 301S), 또는 4개의 성장 기판(100B, 100G, 100R, 100S) 또는 이들의 조합을 포함할 수 있는, 4개의 소스 기판(301B, 301G, 301R, 301S) 상에 제공될 수 있다. 제 1 유형의 제 1 소자(10B)는 제 1 소스(301B) 상에 제공될 수 있고, 제 2 유형의 제 2 소자(10G)는 제 2 소스(301G) 상에 제공될 수 있고, 제 3 유형의 제 3 소자(10R)는 제 3 소스(301R) 상에 제공될 수 있고, 제 4 유형의 제 4 소자(10S)는 제 4 소스(301S) 상에 제공될 수 있다. 일 실시형태에서, 제 1 소자(10B)는 제 1 파장(즉, 제 1 파장에서 강도 피크를 갖는 광 스펙트럼)에서 광을 방출하는 발광 소자일 수 있고, 제 2 소자(10G)는 제 2 파장에서 광을 방출하는 발광 소자일 수 있고, 제 3 소자(10R)는 제 3 파장에서 광을 방출하는 발광 소자일 수 있고, 제 4 소자(10S)는 반도체 센서 소자일 수 있다.
소스 기판들(301B, 301G, 301R, 301S)은 다양한 서브세트의 소자들(10B, 10G, 10R, 10S)의 이송 전에 백플레인들(401, 402, 403, 404)에 정렬될 수 있다. 도 8a는 정렬 후에 제 1 백플레인(401) 및 제 1 소스 기판(301B)을 관통하는 수직 단면도를 도시한다. 도 8a의 수직 단면도의 지그재그형 평면이 도 7a에 도시된다. 제 1 백플레인(401)의 수직 단면도는 제 2, 제 3 및 제 4 백플레인(402, 403, 404)을 예시한다. 즉, 제 2, 제 3 및 제 4 백플레인(402,403,404)에 대해 수행되는 공정은 도 7a에 도시된 구성과 일치하는 방식으로 필요한 부분만 약간 수정하여 제 1 백플레인에서 수행되는 공정들과 실질적으로 같을 수 있다.
백플레인들(401, 402, 403, 404)의 각각(제 1 백플레인(401)과 같은)은 공통 금속을 포함하는 한 세트의 백플레인-측 접합 구조물(14)을 포함하는 백플레인-측 유닛 셀 구조물(U)의 다수의 인스턴스들의 주기적 배열을 포함한다. 상기 공통 금속은 다양한 금속으로 여러 공융계를 제공하는 원소 금속이다. .
상이한 유형의 소자-측 접합 구조물(121, 122, 123, 124)은 각 소스 기판(301B, 301G, 301R, 또는 301S)상의 소자들의 전체에 형성될 수 있다. 소자-측 접합 구조물(121,122,123,124)의 유형의 수는 소자(10B, 10G, 10R, 10S)의 이송을 위해 사용되는 백플레인(401, 402, 403, 404)의 수와 동일할 수 있다. 일 실시형태에서, 제 1 유닛 셀 구조물(U1)의 인스턴스들의 2차원 어레이가 제 1 소스 기판(301)으로부터 먼 제 1 소자(10B)의 표면 상에 제공될 수 있다. 제 1 유닛 셀 구조물(U1)은 제 1 소자-측 접합 구조물(121)의 인스턴스, 제 2 소자-측 접합 구조물(122)의 인스턴스, 제 3 소자-측 접합 구조물(123)의 인스턴스 및 제 4 소자-측 접합 구조물(124)의 인스턴스를 포함할 수 있다.
제 1 유닛 셀 구조물(U1)의 인스턴스들은 제 1 소스 기판(301B) 상에서 반복되어 2차원의 주기성을 갖는 2차원 어레이를 형성한다. 제 2 유닛 셀 구조물(U2)의 인스턴스는 제 2 소스 기판(301G) 상에서 반복되어 2차원 주기성을 갖는 2차원 어레이를 형성한다. 제 3 유닛 셀 구조물(U1)의 인스턴스는 제 2 소스 기판(301R) 상에서 반복되어 2차원의 주기성을 갖는 2차원 어레이를 형성한다. 제 4 유닛 셀 구조물(U1)의 인스턴스는 제 2 소스 기판(301S) 상에서 반복되어 2차원 주기성을 갖는 2차원 어레이를 형성한다.
유닛 셀 구조물(U1, U2, U3 또는 U4)의 각 인스턴스는 제 1 소자(10B), 제 2 소자(10G), 제 3 소자(10R) 또는 제 4 소자(10S)일 수 있는 동일한 유형의 복수의 소자를 포함할 수 있다. 각 유닛 셀 구조물(U1, U2, U3, U4) 내의 소자의 수는 실례가 되는 예시에서 4개인 백플레인(401, 402, 403, 404)의 수와 동일할 수 있다. 각 인스턴스의 유닛 셀 구조물(U1, U2, U3 또는 U4)은 제 1 소자-측 접합 구조물(121), 제 2 소자-측 접합 구조물(122), 제 3 소자-측 접합 구조물(123) 및 제 4 소자-측 접합 구조물(124)을 포함할 수 있는, 상이한 유형의 다수의 소자-측 접합 구조물들(121, 122, 123, 124)을 포함할 수 있다.
일 실시형태에서, 제 1 소자-측 접합 구조물(121)의 각 인스턴스는 제 1 공융 온도에서 백플레인(401, 402, 403) 상에 제공되는 타깃-측 접합 구조물(14) 내에서 금속과 제 1 공융을 형성하는 제 1 금속을 포함할 수 있다. 제 2 소자-측 접합 구조물(122)의 각 인스턴스는 제 2 공융 온도에서 백플레인(401, 402, 403, 404) 상에 제공되는 타깃-측 접합 구조물(14)에서 상기 금속과 제 2 공융을 형성하는 제 2 금속을 포함할 수 있다. 제 3 소자-측 접합 구조물(123)의 각 인스턴스는 제 3 공융 온도에서 백플레인(401, 402, 403, 404) 상에 제공되는 타깃-측 접합 구조물(14)에서 상기 금속과 제 3 공융을 형성하는 제 3 금속을 포함할 수 있다. 제 4 소자-측 접합 구조물(124)의 각 인스턴스는 제 4 공융 온도에서 백플레인(401, 402, 403, 404) 상에 제공되는 타깃-측 접합 구조물(14) 내에서 금속과 제 4 공융을 형성하는 제 4 금속을 포함할 수 있다. 제 1 금속, 제 2 금속, 제 3 금속 및 제 4 금속은 서로 상이할 수 있다. 일 실시형태에서, 제 2 공융 온도는 제 1 공융 온도보다 높을 수 있고, 제 3 공융 온도는 제 2 공융 온도보다 높을 수 있고, 제 4 공융 온도는 제 3 공융 온도보다 높을 수 있다.
백플레인-측 유닛 셀 구조물(UT)의 다수의 인스턴스들의 주기적 배열은 각각의 백플레인(401, 402, 403, 404)의 표면 상에 제공될 수 있다. 일 실시형태에서, 백플레인-측 유닛 셀 구조물(UT)의 다수의 인스턴스들의 어레이는, 백플레인-측 유닛 셀 구조물(UT)의 다수의 인스턴스들이 각각의 백플레인(401, 402, 403, 404)의 표면에 수직인 2개의 직교 방향으로 반복되는 2차원의 직사각형의 주기 어레이일 수 있다. 일 실시형태에서, 백플레인-측 유닛 셀 구조물(UT)의 각 인스턴스는 각 유형의 소자-측 접합 구조물(121, 122, 123, 124)와 정합하도록(mate) 구성된 복수의 접합 구조물을 포함할 수 있다. 실례가 되는 예시에서, 백플레인-측 유닛 셀 구조물(UT)의 각 인스턴스는 제 1 소자-측 접합 구조물(121), 제 2 소자-측 접합 구조물(122), 제 3 소자-측 접합 구조물(123) 및 제 4 소자-측 접합 구조물(124)과 정합하도록 구성되는 접합 구조물을 포함할 수 있다. 일 실시형태에서, 각각의 백플레인-측 유닛 셀 구조물(UT) 내의 접합 구조물의 수는 각각의 백플레인(401, 402, 403, 404)으로 이송되는 소자들(10B, 10G, 10R, 10S)의 유형의 수와 동일할 수 있다. 일 실시형태에서, 백플레인(401, 402, 403, 404)상의 각각의 백플레인-측 접합 구조물(14)은 상기 소자-측 접합 구조물(121, 122, 123, 124)의 각 금속, 즉, 제 1, 제 2, 제 3 및 제 4 금속의 각각과 공융물(eutectics)을 형성하는 공통 금속을 포함할 수 있다.
일 실시형태에서, 백플레인(401, 402, 403, 404)상의 각각의 백플레인-측 접합 구조물(14)은 각각의 평면을 갖는 접합 패드 구조물일 수 있다. 일 실시형태에서, 제 1 소자-측 접합 구조물(121), 제 2 소자-측 접합 구조물(122), 제 3 소자-측 접합 구조물(123) 및 제 4 소자-측 접합 구조물(124)의 각 인스턴스는 백플레인-측 접합 구조물(14)의 인스턴스와 정합하도록 구성된 각각의 평면을 갖는 접합 패드 구조물일 수 있다.
일 실시형태에서, 제 1 유닛 셀 구조물(U1)은 다수의 제 1 소자(10B), 즉 3개, 4개, 5개 또는 6개의 제 1 소자와 같은 적어도 2개의 제 1 소자(10B)를 포함할 수 있다. 제 1 소자-측 접합 구조물(121)의 인스턴스는 제 1 유닛 셀 구조물(U1) 내의 다수의 제 1 소자(10B) 중 어느 하나 상에 제공될 수 있고, 제 2 소자-측 접합 구조물(122)의 인스턴스는 제 1 유닛 셀 구조물(U1) 내의 다수의 제 1 소자(10B) 중 다른 하나 상에 제공될 수 있다. 또한, 제 3 소자-측 접합 구조물(123)의 인스턴스는 제 1 유닛 셀 구조물(U1) 내의 다수의 제 1 소자(10B) 중 또 다른 하나 상에 제공될 수 있다. 또한, 제 4 소자-측 접합 구조물(124)의 인스턴스는 제 1 유닛 셀 구조물(U1) 내의 다수의 제 1 소자(10B) 중 또 다른 하나에 형성될 수 있다.
또한, 제 2 유닛 셀 구조물(U2)는 다수의 제 2 소자(10G), 즉 3개, 4개, 5개 또는 6개의 제 1 소자와 같은 적어도 2개의 제 2 소자(10G)를 포함할 수 있다. 제 1 소자-측 접합 구조물(121)의 인스턴스는 제 2 유닛 셀 구조물(U2) 내의 다수의 제 2 소자(10G) 중 하나 상에 제공될 수 있고, 제 2 소자-측 접합 구조물(122)의 인스턴스는 제 2 유닛 셀 구조물(U2) 내의 다수의 제 2 소자(10G) 중 다른 하나 상에 제공될 수 있다. 또한, 제 3 소자-측 접합 구조물(123)의 인스턴스는 제 2 유닛 셀 구조물(U2) 내의 다수의 제 2 소자(10G) 중 또 다른 하나 상에 제공될 수 있다. 또한, 제 4 소자-측 접합 구조물(124)의 인스턴스는 제 2 유닛 셀 구조물(U2) 내의 다수의 제 2 소자(10G) 중 다른 하나에 제공될 수 있다.
또한, 제 3 유닛 셀 구조물(U3)는 다수의 제 3 소자(10R), 즉 3개, 4개, 5개 또는 6개의 제 1 소자와 같은 적어도 2개의 제 3 소자(10R)를 포함할 수 있다. 제 1 소자-측 접합 구조물(121)의 인스턴스는 제 3 유닛 셀 구조물(U3) 내의 다수의 제 3 소자(10R) 중 어느 하나 상에 제공될 수 있고, 제 2 소자-측 접합 구조물(122)의 인스턴스는 제 3 유닛 셀 구조물(U3) 내의 다수의 제 3 소자(10R) 중 다른 하나 상에 제공될 수 있다. 또한, 제 3 소자-측 접합 구조물(123)의 인스턴스는 제 3 유닛 셀 구조물(U3) 내의 다수의 제 3 소자(10R) 중 또 다른 하나 상에 제공될 수 있다. 또한, 제 4 소자-측 접합 구조물(124)의 인스턴스는 제 3 유닛 셀 구조물(U3) 내의 다수의 제 3 소자(10R) 중 또 다른 하나 상에 제공될 수 있다.
또한, 제 4 유닛 셀 구조물(U4)은 다수의 제 4 소자(10S), 즉 3개, 4개, 5개 또는 6개의 제 1 소자와 같은 적어도 2개의 제 4 소자(10S)를 포함할 수 있다. 제 1 소자-측 접합 구조물(121)의 인스턴스는 제 4 유닛 셀 구조물(U4) 내의 다수의 제 4 소자(10S) 중 하나 상에 제공될 수 있고, 제 2 소자-측 접합 구조물(122)의 인스턴스는 제 4 유닛 셀 구조물(U4) 내의 다수의 제 4 소자(10S) 중 다른 하나 상에 제공될 수 있다. 또한, 제 3 소자-측 접합 구조물(123)의 인스턴스는 제 4 유닛 셀 구조물(U4) 내의 다수의 제 4 소자(10S) 중 또 다른 하나 상에 제공될 수 있다. 또한, 제 4 소자-측 접합 구조물(124)의 인스턴스는 제 4 유닛 셀 구조물(U4) 내의 다수의 제 4 소자(10S) 중 또 다른 하나 상에 제공될 수 있다.
제 1 소자-측 접합 구조물(121), 제 2 소자-측 접합 구조물(122), 제 3 소자-측 접합 구조물(123) 및 제 4 소자-측 접합 구조물(124)의 각 인스턴스는, 예를 들면, 일 인스턴스의 상기 백플레인-측 접합 구조물(14)과 정합하도록 구성되는 각각의 평면을 갖는 접합 패드 구조물일 수 있다.
일반적으로, 제 1 소스 쿠폰(301B, 10B)은 제 1 소스 기판(301R), 및 적어도 하나의 제 1 소자(10B)(다수의 제 1 소자(10B)와 같은)를 포함하고 백플레인-측 유닛 셀 구조물(UT)의 다수의 인스턴스들의 주기적 배열과 동일한 주기성을 갖는 제 1 유닛 셀 구조물(U1)의 다수의 인스턴트들의 주기적 배열을 포함할 수 있다. 제 1 금속을 포함하는 제 1 소자-측 접합 구조물(121)의 인스턴스는 각각의 제 1 유닛 셀 구조물(U1)마다 하나의 제 1 소자(10B) 상에 제공될 수 있고, 공통 금속 및 제 1 금속은 후속 공정에서 접합시에 제 1 공융 온도를 갖는 제 1 접합 야금(metallurgy)을 제공하도록 선택된다.
제 2 소스 쿠폰(301G, 10G)은 제 2 소스 기판(301G), 및 적어도 하나의 제 2 소자(10G)를 포함하고 백플레인-측 유닛 셀 구조물(UT)의 다수의 인스턴스들의 주기적 배열과 동일한 주기성을 갖는 제 2 유닛 셀 구조물(U2)의 다수의 인스턴스들의 주기적 배열을 포함할 수 있다. 제 2 금속을 포함하는 제 2 소자-측 접합 구조물(122)의 인스턴스는 각각의 제 2 유닛 셀 구조물(U2)마다 하나의 제 2 소자(10G) 상에 제공되고, 공통 금속 및 제 2 금속은 접합 시에 제 2 공융 온도를 갖는 제 2 접합 야금을 제공하도록 선택된다. 제 2 공융 온도는 제 1 공융 온도보다 크다.
제 3 소스 쿠폰(301R, 10R)은 제 3 소스 기판(301R), 및 적어도 하나의 제 3 소자(10R)를 포함하고 백플레인-측 유닛 셀 구조물(UT)의 다수의 인스턴스들의 주기적 배열과 동일한 주기성을 갖는 제 3 유닛 셀 구조물(U3)의 다수의 인스턴스의 주기적 배열을 포함할 수 있다. 제 3 금속을 포함하는 제 3 소자-측 접합 구조물(123)의 인스턴스는 각각의 제 3 유닛 셀 구조물(U3)마다 하나의 제 3 소자(10R) 상에 제공되고, 공통 금속 및 제 3 금속은 접합 시에 제 3 공융 온도를 갖는 제 3 접합 야금을 제공하도록 선택된다. 제 3 공융 온도는 제 2 공융 온도보다 크다.
제 4 소스 쿠폰(301S, 10S)은 제 4 소스 기판(301S), 및 적어도 하나의 제 4 소자(10S)를 포함하고 백플레인-측 유닛 셀 구조물(UT)의 다수의 인스턴스들의 주기적 배열과 동일한 주기성을 갖는 제 4 유닛 셀 구조물(U4)의 다수의 인스턴스의 주기적 배열을 포함할 수 있다. 제 4 금속을 포함하는 제 4 소자-측 접합 구조물(124)의 인스턴스는 각각의 제 4 유닛 셀 구조물(U4)마다 하나의 제 4 소자(10S) 상에 제공되고, 공통 금속 및 제 4 금속은 접합 시에 제 4 공융 온도를 갖는 제 4 접합 야금을 제공하도록 선택된다. 제 4 공융 온도는 제 1, 제 2 및 제 3 공융 온도보다 크다.
도 8b를 참조하면, 각각의 소스 쿠폰(301B, 301G, 301R, 301S)과 각각의 백플레인(401, 402, 403, 404)은 서로 접촉되어 각각의 소자-측 접합 구조물(121, 122, 123, 124)이 정합하는 백플레인-측 접합 구조물(14)과 접촉한다. 실례가 되는 예시에서, 제 1 소스 쿠폰(301B)은 수직으로 적층된 쌍의 소자-측 접합 구조물(121, 122, 123, 124) 및 정합하는 백플레인-측 접합 구조물(14)을 통해 제 1 백플레인(401)과 접촉할 수 있다. 제 2 소스 쿠폰(301B)은 수직으로 적층된 쌍의 소자-측 접합 구조물(121,122,123,124) 및 정합하는 백플레인-측 접합 구조물(14)을 통해 제 2 백플레인(401)과 접촉할 수 있다. 제 3 소스 쿠폰(301B)은 수직으로 적층된 쌍의 소자-측 접합 구조물(121,122,123,124) 및 정합하는 백플레인-측 접합 구조물(14)을 통해 제 3 백플레인(401)과 접촉할 수 있다. 제 4 소스 쿠폰(301B)은 수직으로 적층된 쌍의 소자-측 접합 구조물(121,122,123,124) 및 정합하는 백플레인-측 접합 구조물(14)을 통해 제 4 백플레인(401)과 접촉할 수 있다.
도 7b 및 8c를 참조하면, 정합된 쌍의 소스 쿠폰(301B, 301G, 301R, 301S)과 각각의 백플레인(401, 402, 403, 404)은 백플레인-측 접합 구조물(14) 내의 공통 금속과 제 1 소자-측 접합 구조물(121) 내의 제 1 금속의 조합이 공융 화합물을 형성하는 제 1 공융 온도에서 또는 상기 제 1 공융 온도보다 높은 제 1 어닐링 온도에서 어닐링되고 리플로우(reflow)되어 제 1 접합 솔더 물질부(161)를 형성한다.
실례가 되는 예시에서, "1"로 표시된 소자(10B, 10G, 10R, 10S)는 각각의 제 1 소자-측 접합 구조물(121)를 구비하고, 따라서 각각의 백플레인(401, 402, 403, 404)에 접합된다. "2", "3" 또는 "4"로 표시된 소자(10B, 10G, 10R, 10S)는 각각의 제 2, 제 3 또는 제 4 소자-측 접합 구조물(122,123,124)을 구비하고, 따라서 임의의 백플레인(401, 402, 403, 404)에 접합되지 않는다.
일 실시형태에서, 제 1 유닛 셀 구조물(U1)의 각 인스턴스로부터의 하나의 제 1 소자(10B)는 제 1 소자-측 접합 구조물(121)의 각각의 인스턴스를, 정합하는 백플레인-측 접합 구조물(14)에 접합함에 의해 제 1 백플레인(401)에 이송될 수 있다. 접합되지 않은 백플레인-측 접합 구조물(14)가 리플로우하지 않는 동안, 제 1 접합 야금을 갖는 제 1 접합 솔더 물질부(161)의 주기적 배열이 형성된다. 제 2, 제 3 또는 제 4 소자-측 접합 구조물(122,123,124)의 각각의 인스턴스가 제공된 제 1 소자(10B)는 제 1 소자-측 접합 구조물(121)의 각각의 인스턴스가 제공된 제 1 소자(10B)의 이송 동안에 제 1 백플레인(401)으로 이송되지 않는다. 제 1 소스 기판(301B) 상의 제 1 소자(10B)상의 제 2, 제 3 및 제 4 소자-측 접합 구조물의 인스턴스들은 제 1 백플레인(401)으로의, 제 1 소자-측 접합 구조물(121)의 각각의 인스턴스가 제공된 제 1 소자(10B)의 이송 동안에 리플로우되는 것 없이, 각각의 백플레인-측 접합 구조물(14)과 물리적으로 접촉한다.
마찬가지로, 제 1 소자-측 접합 구조물(121)이 구비된 제 2 소자(10G)는 제 2 백플레인(402)에 접합할 수 있는 한편, 제 2, 제 3 또는 제 4 소자-측 접합 구조물(122, 123, 124)이 제공된 제 2 소자(10R)는 제 2 백플레인(402)에 접합되지 않는다. 제 1 소자-측 접합 구조물(121)이 구비된 제 3 소자(10R)는 제 3 백플레인(403)에 접합될 수 있는 한편, 제 2, 제 3 또는 제 4 소자-측 접합 구조물(122, 123, 124)이 제공된 제 3 소자(10R)는 제 3 백플레인(403)에 접합되지 않는다. 제 1 소자-측 접합 구조물(121)이 제공된 제 4 소자(10S)는 제 4 백플레인(404)에 접합될 수 있는 한편, 제 2, 제 3 또는 제 4 소자-측 접합 구조물(122, 123, 124)이 제공된 제 4 소자(10S)는 제 4 백플레인(404)에 접합되지 않는다.
도 8d를 참조하면, 대안적인 방법이 제 1 소자-측 접합 구조물(121)의 인스턴스를 갖는 소자를 각각의 백플레인(401, 402, 403, 404)에 접합하는데 사용될 수 있다. 구체적으로, 그 위에 각각의 제 1 접합 재료부(12)를 갖는 소자(10B, 10G, 10R, 10S)는 각각의 적어도 하나의 솔더 물질부를(제 1 장치-측 접합 구조물(121)과 백플레인-측 접합 구조물(14)의 수직 적층체 내에서) 연속적으로 리플로우함으로써 각각의 제 2 접합 재료부에 접합될 수 있다. 일 실시형태에서, 솔더 물질부의 리플로우(reflow)는 리플로우될 각 솔더 물질 패드 상에 레이저 빔을 조사함으로써 수행될 수 있다. 레이저 빔의 파장은 레이저 빔이 각각의 소스 기판(301B, 301G, 301R, 301S) 및 각각의 소자(10B, 10G, 10R, 10S)를 통과하도록 선택될 수 있다. 일 실시형태에서, 레이저 빔의 파장은 가시 광선 범위(즉, 400 nm 내지 800 nm의 파장 범위)에 또는 적외선 범위(즉, 800 nm 내지 1 mm의 파장 범위)에 있을 수 있다.
접합 소자(10B, 10G, 10R, 10S)의 아래쪽의 각 솔더 물질의 리플로우에 의해, 제 1 접합 솔더 물질부(161)가 형성된다. 각각의 제 1 접합 솔더 물질부(161)은 리플로우되고 재-응고된 솔더 물질를 포함하고, 추가로 각각의 백플레인(401, 402, 403, 404)에 부착되는 한 쌍의 금속 패드(별도로 도시되지 않음) 및 각각의 소자(10B, 10G, 10R, 10S)를 포함한다.
도 8e를 참조하면, 각각의 접합 소자(10B, 10G, 10R, 10S)는 각각의 소스 기판(301B, 301G, 301R, 301S)으로부터 분리될 수 있다. 일 실시형태에서, 각각의 소스 기판(301B, 301G, 301R, 301S)은 레이저 빔에 대해 투명하고 소스 기판(301B, 301G, 301R, 301S)의 적어도 하나의 표면 부분(릴리즈층(20)과 접합재층(30)과 같은)에 인접한 벌크 물질부(예, 이송 기판(300))를 포함할 수 있다. 레이저 빔은 레이저(477)에 의해 제공될 수 있다. 일 실시형태에서, 레이저 빔은 소스 기판(301B, 301G, 301R, 301S)의 적어도 하나의 표면 부분에 충돌하기 전에 벌크 물질부를 통과할 수 있다.
일 실시형태에서, 레이저 빔은 접합 소자들(10B, 10G, 10R, 10S)에 인접한 소스 기판(301B, 301G, 301R, 301S)의 각각의 표면 부분을 제거할 수 있다. 일 실시형태에서, 접합 소자들(10B, 10G, 10R, 10S)에 인접한 소스 기판(301B, 301G, 301R, 301S)의 표면 부분들은 릴리즈층(20)을 포함할 수 있다. 일 실시형태에서, 릴리즈층은 레이저 빔의 흡수시 제거되는 실리콘 질화물 또는 반도체 물질(예: GaN)를 포함한다. 이 경우, 레이저 파장은 자외선 파장(예컨대, 248 nm 또는 193 nm)일 수 있고, 소스 기판(301)의 표면 부분에 레이저 빔을 조사함으로써 표면 부분을 제거 할 수 있다.
도 8f를 참조하면, 백플레인(401, 402, 403, 404)에 접합되지 않은 소자(10B, 10G, 10R, 10S) 및 소스 기판(301B, 301G, 301R, 301S)이 백플레인(401, 402, 403, 404) 및 그 위의 접합 장치(10B, 10G, 10R, 10S)의 각 조합으로부터 분리된다.
도 7c을 참조하면, 소스 쿠폰과 백플레인은 정합되어, 이송될 다음 세트의 소자가 타깃 접합 사이트에 정합된다. 도 8g, 8h, 8i, 8k 및 8l의 처리 단계 및 도 8g, 8h, 8j, 8k 및 8l의 처리 단계는 순차적으로 형성되어 다음 세트의 소자들을 각각의 백 플레이트(401, 402, 403, 404)에 이송한다. 도 8g 내지 도 8l의 처리 단계는 필요한 부분만 약간 수정하여, 도 8a 내지 도 8f의 처리 단계와 동일한 방법을 사용할 수 있다. "2"로 라벨링된 소자는 도 8g 내지 도 8l의 처리 단계를 통해 각각의 백플레인(401, 402, 403, 404)으로 이송된다. 처리 단계들의 순서는 제 1 소스 쿠폰(301B, 10B) 및 제 2 백플레인(402)의 쌍에 대해, 제 2 소스 쿠폰(301G, 10G) 및 제 1 백플레인(401)의 쌍에 대해, 제 3 소스 쿠폰(301R, 10R)과 제 4 백플레인(404)의 쌍에 대해, 및 제 4 소스 쿠폰 (301S, 10S)과 제 3 백플레인 (403)의 쌍에 대해 수행될 수 있다. 소스 쿠폰 및/또는 백플레인은 새롭게 배치된 소스 쿠폰 내의 소자들과 이전에 접합된 소자들 사이의 충돌을 회피하도록 정렬될 수 있다.
도 8i 또는 8j의 접합 공정은 각각의 수직으로 접촉하는 쌍의 제 2 소자-측 접합 구조물(122)과 백플레인-측 접합 구조물(14)의 접합을 유도하도록 변형된다. 일 실시형태에서, 제 2 유닛 셀 구조물(U2)의 각 인스턴스로부터 하나의 제 2 소자(10G)는 제 2 소자-측 접합 구조물(122)의 각 인스턴스들을 정합하는 백플레인-측 접합 구조물(14)에 접합함으로써 제 1 백플레인(401)으로 이송될 수 있다. 접합되지 않은 백플레인-측 접합 구조물(14)이 리플로우하지 않는 동안에 제 2 접합 야금을 갖는 제 2 접합 재료부(162)의 주기적 배열이 형성된다. 제 3 또는 제 4 소자-측 접합 구조물(123 또는 124)의 각 인스턴스가 제공된 제 2 소자(10G)는 제 2 소자-측 접합 구조물의 각 인스턴스가 제공된 제 2 소자(10G)의 이송 중에 제 1 백플레인(401)에 이송되지 않는다. 제 1 소스 기판(301B)상의 제 2 소자(10G)상의 제 3 및 제 4 소자-측 접합 구조물(123, 124)의 인스턴스들은 제 1 백플레인(401)으로의, 제 2 소자-측 접합 구조물(122)의 각각의 인스턴스가 제공된 2 소자(10G)의 이송 동안에 리플로우되는 것 없이, 각각의 백플레인-측 접합 구조물(14)과 물리적으로 접촉한다.
도 7d를 참조하면, 소스 쿠폰과 백플레인은 정합되어, 이송될 다음 세트의 소자가 타깃 접합 사이트에 정합된다. 도 8m, 8n, 8o, 8q 및 8r의 처리 단계 또는 도 8m, 8n, 8p, 8q 및 8r의 처리 단계가 각각의 백플레인(401, 402, 403, 404)에 다음 세트의 소자를 이송하도록 순차적으로 형성된다. 도 8m 내지 도 8r의 처리 단계는 도 8a 내지 도 8f의 처리 단계와 동일한 방법을 사용할 수 있다. "3"으로 라벨링된 소자는 도 8m 내지 도 8r의 처리 단계를 통해 각각의 백플레인(401, 402, 403, 404)으로 이송된다. 처리 단계들의 순서는 제 1 소스 쿠폰(301B, 10B) 및 제 3 백플레인(403)의 쌍에 대해, 제 2 소스 쿠폰(301G, 10G) 및 제 4 백플레인(404)의 쌍에 대해, 제 3 소스 쿠폰(301R, 10R) 및 제 1 백플레인(401)의 쌍에 대해, 및 제 4 소스 쿠폰(301S, 10S) 및 제 2 백플레인(402)의 쌍에 대해 수행될 수 있다. 소스 쿠폰 및/또는 백플레인은 새롭게 배치된 소스 쿠폰 내의 소자들과 이전에 접합된 소자들 사이의 충돌을 회피하도록 정렬될 수 있다.
도 8i 또는 8j의 접합 공정은 각각의 수직으로 접촉하는 쌍의 제 3 소자-측 접합 구조물(123) 및 백플레인-측 접합 구조물(14)의 접합을 유도하도록 변형된다. 일 실시형태에서, 제 3 유닛 셀 구조물(U3)의 각 인스턴스로부터 하나의 제 3 소자는 제 3 소자-측 접합 구조물(123)의 각 인스턴스를 정합하는 백플레인-측 접합 구조물(14)에 접합함으로써 제 1 백플레인(401)으로 이송될 수 있다. 접합하지 않은 백플레인-측 접합 구조물(14)이 리플로우하지 않는 동안에 제 3 접합 야금을 갖는 제 3 접합 재료부(163)의 주기적 배열이 형성된다. 제 4 소자-측 접합 구조물(124)의 각 인스턴스가 설치된 제 3 소자(10R)는, 제 3 소자-측 접합 구조물(123)의 각 인스턴스가 설치된 제 3 소자(10R)의 이송 동안에 제 1 백플레인(401)에 이송되지 않는다. 제 1 소스 기판(301B) 상의 제 3 소자(10R) 상의 제 2 소자-측 접합 구조물(124)의 인스턴스들은, 제 1 백플레인(401)으로의, 제 3 소자-측 접합 구조물(123)의 각각의 인스턴스가 제공된 제 3 소자(10B)의 이송 동안에 리플로우되는 것 없이, 각각의 백플레인-측 접합 구조물(14)과 물리적으로 접촉한다.
도 7e를 참조하면, 소스 쿠폰과 백플레인은 정합되어, 이송될 다음 세트의 소자가 타깃 접합 사이트에 정합된다. 도 8s, 8t, 8u, 8w 및 8x의 처리 단계 또는 8s, 8t, 8v, 8w 및 8x의 처리 단계가 각각의 백플레인(401, 402, 403, 404)에 다음 세트의 소자를 이송하도록 순차적으로 형성된다. 도 8s 내지 도 8x의 처리 단계는, 필요한 부분만 약간 수정하여 도 8a 내지 도 8f의 처리 단계와 동일한 방법을 사용할 수 있다. "4"로 라벨링된 소자는 도 8s 내지 도 8x의 처리 단계를 통해 각각의 백플레인(401, 402, 403, 404)으로 이송된다. 처리 단계들의 순서는 제 1 소스 쿠폰(301B, 10B) 및 제 4 백플레인(301R, 10R)의 쌍에 대해, 제 2 소스 쿠폰(301G, 10G) 및 제 3 백플레인(403)의 쌍에 대해, 제 3 소스 쿠폰(301R, 10R) 및 제 2 백플레인(402)의 쌍에 대해, 및 제 4 소스 쿠폰(301S, 10S) 및 제 1 백플레인(401)의 쌍에 대해 수행될 수 있다. 소스 쿠폰 및/또는 백플레인은 새롭게 배치된 소스 쿠폰 내의 소자들과 이전에 접합된 소자들 사이의 충돌을 회피하도록 정렬될 수 있다.
도 8i 또는 도 8j의 접합 공정은 각각의 수직으로 접촉하는 쌍의 제 4 소자-측 접합 구조물(124)과 백플레인-측 접합 구조물(14)의 접합을 유도하도록 변형된다. 일 실시형태에서, 제 4 유닛 셀 구조물(U4)의 각 인스턴스로부터 하나의 제 4 소자(10S)는 제 4 소자-측 접합 구조물(124)의 각 인스턴스들을 정합하는 백플레인-측 접합 구조물(14)에 접합함으로써 제 1 백플레인(401)으로 이송될 수 있다. 제 4 접합 야금을 갖는 제 4 접합 재료부(164)의 주기적 배열이 형성된다.
도 7e 및 도 8x에 도시된 바와 같은 임의의 백플레인(401, 402, 403, 404)을 포함하는 소자 어셈블리는 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열을 포함할 수 있다. 유닛 셀 구조물(UC)의 각 인스턴스는 제 1 접합 야금을 사용하는 제 1 접합 재료부(161)을 통해 백플레인(401, 402, 403 또는 402)에 접합된 제 1 소자(10B), 제 2 접합 야금을 사용을 사용하는 제 2 접합 재료부(162)를 통해 백플레인(401, 402, 403 또는 402)에 접합된 제 2 소자(10G), 제 3 접합 야금을 사용하는 제 3 접합 재료부(163)를 통해 백플레인(401, 402, 403 또는 402)에 접합된 제 3 소자(10R), 및 제 4 접합 야금을 사용하는 제 4 접합 재료부(164)를 통해 백플레인(401, 402, 403 또는 402)에 접합된 제 4 소자(10S)를 포함한다.
일 실시형태에서, 제 1 접합 야금, 제 2 접합 야금, 제 3 접합 야금 및 제 4 접합 야금은 공통 금속을 포함할 수 있다. 제 1 접합 야금은 제 2, 제 3 및 제 4 접합 야금에 존재하지 않는 제 1 금속을 포함할 수 있다. 제 2 접합 야금은 제 1, 제 3 및 제 4 접합 야금에 존재하지 않는 제 2 금속을 포함할 수 있다. 제 3 접합 야금은 제 1, 제 2 및 제 4 접합 야금에 존재하지 않는 제 3 금속을 포함할 수 있다. 제 4 접합 야금은 제 1, 제 2 및 제 3 접합 야금에 존재하지 않는 제 4 금속을 포함할 수 있다.
실례가 되는 예시에서, 제 1 소자(10B)는 제 1 파장에서 피크 강도를 갖는 광을 방출하는 제 1 발광 소자일 수 있고, 제 2 소자(10G)는 제 2 파장에서 피크 강도를 갖는 광을 방출하는 제 2 발광 소자일 수 있고, 상기 제 3 소자(10R)는 상기 제 1 파장 및 제 2 파장과 상이한 제 3 파장의 피크 강도를 갖는 광을 방출하는 제 3 발광 소자일 수 있고, 상기 제 4 소자(10S)는 센서 반도체 소자, 즉 터치 스크린의 터치와 같은 국부 물리적 파라미터를 감지하는 전기적 기능을 제공하는 반도체 소자일 수 있다. 일 실시형태에서, 상기 소자 어셈블리는 집적형 발광 소자 어셈블리일 수 있다.
일 실시형태에서, 각 백플레인(401, 402, 403, 404)상의 제 1, 제 2, 제 3 및 제 4 소자(10B, 10G, 10R, 10S)의 모든 인스턴스들의 상부 표면은 상기 제 1, 제 2, 제 3 및 제 4 소자(10B, 10B)를 평면을 갖는 지지 기판으로 각각의 백플레인(401, 402, 403, 404)을 향해 미는 동안, 제 4 공융 온도에서 또는 제 4 공융 온도 보다 높은 온도에서 상기 솔더 물질부(161,162,163,164)를 리플로우함으로써, 예들 들어, 동일한 수평면 내에 있을 수 있다.
백플레인(401, 402, 403, 404)에 부착된 소자(10B, 10G, 10R, 10S)의 주기적 배열은 제 1, 제 2, 제 3 및 제 4 유닛 구조물(U1, U2, U3, U4)의 주기성과 동일할 수 있는, 백플레인-측 유닛 셀 구조물(UT)의 주기성과 동일할 수 있다. 일 실시형태에서, 상기 주기적 배열은 상기 주기적 배열이 부착되는 백플레인의 표면에 수직인 2개의 직교 방향으로 상기 유닛 셀 구조물의 다수의 인스턴스들이 반복되는 2-차원 직사각형 주기적 배열일 수 있다.
일 실시형태에서, 소자 어셈블리는 3개 이상의 상이한 컬러를 방출하는 발광 다이오드를 포함하는 발광형 디스플레이 패널을 포함하는 집적형 발광 소자 어셈블리일 수 있다. 일 실시형태에서, 발광형 디스플레이 패널은 적색, 녹색 및 청색 파장 발광 다이오드 및 상기 백플레인에 접합된 센서를 포함하는 직시형 디스플레이 패널을 포함할 수 있다.
백플레인-측 접합 구조물용 공통 금속은 다수의 공융물에 다수의 금속을 제공하는 임의의 금속으로부터 선택될 수 있다. 다수의 공융계를 제공하는 공통 금속 및 다수의 금속들의 비 제한적인 예시적인 조합이 표 1에 열거되어 있다.
[표 1] 다수의 공융계에 다른 금속을 제공하는 금속들의 예시
Figure pct00001
Figure pct00002
전술한 내용이 특정 바람직한 실시형태를 언급하고 있지만, 본 개시는 그렇게 제한되지 않는다는 것을 이해할 것이다. 개시된 실시형태들에 대해 다양한 수정들이 이루어질 수 있고 그러한 수정들이 본 발명의 범위 내에 있는 것으로 의도된다는 것은 당업자에게 자명할 것이다. 특정 구조 및/또는 구성을 채용하는 실시형태가 본 개시에 도시되어 있는 경우, 본 발명은 이러한 치환이 명시적으로 금지되거나 또는 그렇지 않으면 당업자에게는 불가능한 것으로 알려져 있지 않는 한, 기능적으로 동등한 임의의 다른 호환 가능한 구조 및/또는 구성으로 실시될 수 있다.

Claims (20)

  1. 소자 어셈블리를 형성하는 방법에 있어서,
    공통 금속을 포함하는 한 세트의 백플레인-측 접합 구조물을 포함하는 백플레인-측 유닛 셀 구조물의 다수의 인스턴스들(instances)의 주기적 배열(periodic array)을 포함하는 백플레인을 제공하는 단계;
    제 1 이송 기판, 및 적어도 하나의 제 1 소자를 포함하고 상기 백플레인-측 유닛 셀 구조물의 다수의 인스턴스들(instances)의 주기적 배열과 동일한 주기성을 갖는 제 1 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열을 포함하는 제 1 소스 쿠폰을 제공하는 단계로서, 각각의 제 1 유닛 셀 구조물마다 하나의 제 1 소자 상에 제 1 금속을 포함하는 제 1 소자-측 접합 구조물의 인스턴스가 제공되고, 상기 공통 금속 및 상기 제 1 금속은 접합 시에 제 1 공융 온도를 갖는 제 1 접합 야금(bonding metallurgy)을 제공하도록 선택되는, 상기 제공 단계;
    제 1 소자-측 접합 구조물의 각 인스턴스를 정합하는 백플레인-측 접합 구조물에 접합시킴으로써 하나의 제 1 소자를 상기 제 1 유닛 셀 구조물의 각 인스턴스로부터 상기 백플레인으로 이송하는 단계로서, 접합되지 않은 백플레인-측 접합 구조물이 리플로우하지 않는 동안 상기 제 1 접합 야금을 갖는 제 1 접합 재료부의 주기적 배열이 형성되는, 상기 이송 단계;
    제 2 이송 기판, 및 적어도 하나의 제 2 소자를 포함하고 상기 백플레인-측 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열과 동일한 주기성을 갖는 제 2 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열을 포함하는 제 2 소스 쿠폰을 제공하는 단계로서, 각각의 제 2 유닛 셀 구조물마다 하나의 제 2 소자 상에 제 2 금속을 포함하는 제 2 소자-측 접합 구조물의 인스턴스가 제공되고, 상기 공통 금속 및 상기 제 2 금속은 접합 시에 제 2 공융 온도를 갖는 제 2 접합 야금(bonding metallurgy)을 제공하도록 선택되고, 상기 제 2 공융 온도는 상기 제 1 공융 온도보다 높은, 상기 제공 단계; 및
    상기 제 2 소자-측 접합 구조물의 각 인스턴스를 정합하는 백플레인-측 접합 구조물에 접합함으로써 하나의 제 2 소자를 상기 제 2 유닛 셀 구조물의 각 인스턴스로부터 백플레인으로 이송하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 제 2 접합 야금을 갖는 제 2 접합 재료부의 주기적 배열이 상기 제 2 소자의 이송에 의해 형성되고,
    제 1 접합 재료부의 주기적 배열은 상기 제 2 소자의 이송 중에 상기 제 1 금속의 부분 증발에 의해 조성(composition)을 변화시키는, 방법.
  3. 제 1 항에 있어서,
    상기 제 1 유닛 셀 구조물은 적어도 2개의 제 1 소자를 포함하고,
    상기 제 1 소자-측 접합 구조물의 인스턴스는 상기 적어도 2개의 제 1 소자들 중 하나 상에 제공되고,
    상기 제 2 소자-측 접합 구조물의 인스턴스는 상기 적어도 2개의 제 1 소자들 중 다른 하나 상에 제공되고,
    상기 제 2 소자-측 접합 구조물의 각각의 인스턴스들이 제공된 제 1 소자들은 상기 제 1 소자-측 접합 구조물의 각각의 인스턴스들이 제공된 상기 제 1 소자들의 이송 중에 상기 백플레인으로 이송되지 않는, 방법.
  4. 제 3 항에 있어서, 상기 제 1 이송 기판 상의 상기 제 1 소자상의 상기 제 2 소자-측 접합 구조물의 인스턴스들은, 상기 백플레인으로의, 상기 제 1 소자-측 접합 구조물의 각각의 인스턴스들이 제공된 상기 제 1 소자들의 이송 동안에 리플로우되는 것 없이 각각의 백플레인-측 접합 구조물과 물리적으로 접촉하는, 방법.
  5. 제 3 항에 있어서,
    상기 제 2 유닛 셀 구조물은 적어도 2개의 제 2 소자들을 포함하고,
    상기 제 2 소자-측 접합 구조물의 인스턴스는 상기 적어도 2개의 제 2 소자들 중 하나 상에 제공되고,
    제 3 금속을 포함하는 제 3 소자-측 접합 구조물의 인스턴스는 상기 적어도 2개 이상의 소자들 중 다른 하나 상에 제공되고, 상기 공통 금속 및 제 3 금속은 접합 시에 제 3 공융 온도를 갖는 제 3 접합 야금을 제공하도록 선택되고, 상기 제 3 공융 온도는 상기 제 1 및 제 2 공융 온도들보다 크며,
    상기 제 3 소자-측 접합 구조물의 각각의 인스턴스들이 제공된 제 2 소자들은 상기 제 2 소자-측 접합 구조물의 각각의 인스턴스들이 제공된 상기 제 2 소자들의 이송 중에 상기 백플레인에 이송되지 않는, 방법.
  6. 제 5 항에 있어서, 상기 제 1, 제 2 및 제 3 소자들은 적색 발광 다이오드, 녹색 발광 다이오드 및 청색 발광 다이오드를 포함하는, 방법.
  7. 제 5 항에 있어서,
    제 3 이송 기판, 및 적어도 하나의 제 3 소자를 포함하고 상기 백플레인-측 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열과 동일한 주기성을 갖는 제 3 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열을 포함하는 제 3 소스 쿠폰을 제공하는 단계로서, 상기 제 3 소자-측 접합 구조물의 인스턴스는 각각의 제 3 유닛 셀 구조물마다 하나의 제 3 소자 상에 제공되는, 상기 제공 단계와
    상기 제 3 소자-측 접합 구조물의 각각의 인스턴스들을 정합하는 백플레인-측 접합 구조물에 접합함으로써 상기 제 3 유닛 셀 구조물의 각 인스턴스로부터 하나의 제 3 소자를 상기 백플레인으로 이송하는 단계를 더 포함하는, 방법.
  8. 제 7 항에 있어서,
    상기 제 3 접합 야금을 갖는 제 3 접합 재료부의 주기적 배열은 상기 제 3 소자의 이송에 의해 형성되고,
    제 1 접합 재료부의 상기 주기적 배열은 상기 제 3 소자의 이송 중에 상기 제 1 금속의 부분 증발에 의해 조성을 변화시키고,
    제 2 접합 재료부의 주기적 배열은 상기 제 3 소자의 이송 중에 상기 제 2 금속의 부분 증발에 의해 조성을 변화시키는, 방법.
  9. 제 7 항에 있어서, 제 1 접합 재료부의 상기 주기적 배열, 상기 제 2 접합 재료부의 상기 주기적 배열 및 상기 제 3 접합 재료부의 상기 주기적 배열의 각각은 상기 백플레인-측 유닛 셀 구조물의 다수의 인스턴스들의 상기 주기적 배열과 동일한 주기성을 갖는, 방법.
  10. 제 9 항에 있어서, 상기 백플레인-측 유닛 셀 구조물의 상기 다수의 인스턴스들의 상기 주기적 배열은, 상기 백플레인-측 유닛 셀 구조물의 상기 다수의 인스턴스들이 상기 백플레인의 표면에 대하여 수직인 두 개의 직교 방향으로 반복되는 2차원의 직사각형 주기적 배열인, 방법.
  11. 제 7 항에 있어서, 상기 소자 어셈블리는 3개 이상의 상이한 컬러를 방출하는 발광 다이오드를 포함하는 발광형 디스플레이 패널을 포함하는 집적형 발광 소자 어셈블리(integrated light emitting device assembly)인, 방법.
  12. 제 11 항에 있어서, 상기 발광형 디스플레이 패널(emissive display panel)은 적색, 녹색, 및 청색 파장 발광 다이오드들 및 상기 백플레인에 접합된 센서들을 포함하는 직시형 디스플레이 패널(direct view display panel)을 포함하는, 방법.
  13. 제 7 항에 있어서,
    제 4 이송 기판, 및 적어도 하나의 제 4 소자를 포함하고 상기 백플레인-측 유닛 셀 구조물의 다수의 인스턴스들의 상기 주기적 배열과 동일한 주기성을 갖는 제 4 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열을 포함하는 제 4 소스 쿠폰을 제공하는 단계로서, 상기 제 4 유닛 셀 구조물마다 하나의 제 4 소자 상에 상기 제 4 소자-측 접합 구조물의 인스턴스가 제공되고, 상기 공통 금속 및 상기 제 4 금속은 접합시 제 4 공융 온도를 갖는 제 4 접합 야금을 제공하도록 선택되고, 상기 제 4 공융 온도는 제 1, 제 2 및 제 3 공융 온도들보다 큰, 상기 제공 단계; 및
    상기 제 4 소자-측 접합 구조물의 각각의 인스턴스들을 정합하는 백플레인-측 접합 구조물에 접합함으로써 상기 제 4 유닛 셀 구조물의 각각의 인스턴스들로부터 상기 백플레인으로 하나의 제 4 소자를 이송하는 단계로서, 제 1 접합 재료부의 상기 주기적 배열, 제 2 접합 재료부의 상기 주기적 배열 및 제 4 접합 재료부의 상기 주기적 배열이 리플로우하지 않는 동안, 상기 제 4 접합 야금을 갖는 제 4 접합 재료부의 주기적 배열이 형성되는, 상기 이송 단계를 더 포함하는, 방법.
  14. 유닛 셀 구조물의 다수의 인스턴스들의 주기적 배열을 포함하는 소자 어셈블리로서, 상기 유닛 셀 구조물의 각 인스턴스는:
    제 1 접합 야금을 사용하는 제 1 접합 재료부를 통해 상기 백플레인에 접합되는 제 1 소자; 및
    제 2 접합 야금을 사용하는 제 2 접합 재료부를 통해 상기 백플레인에 접합되는 제 2 소자를 포함하고,
    상기 제 1 접합 야금 및 상기 제 2 접합 야금은 공통 금속을 포함하고,
    상기 제 1 접합 야금은 상기 제 2 접합 야금에 존재하지 않는 제 1 금속을 포함하고,
    상기 제 2 접합 야금은 상기 제 1 접합 야금에 존재하지 않는 제 2 금속을 포함하는, 소자 어셈블리.
  15. 제 14 항에 있어서, 상기 유닛 셀 구조물의 각 인스턴스는 제 3 접합 야금을 사용하는 제 3 접합 재료부를 통해 상기 백플레인에 접합되는 제 3 소자를 더 포함하고, 상기 제 3 접합 야금은 상기 공통 금속을 포함하고, 상기 제 1 금속 또는 상기 제 2 금속을 포함하지 않고, 상기 공통 금속, 제 1 금속 및 제 2 금속과 상이한 제 3 금속을 포함하는, 소자 어셈블리.
  16. 제 15 항에 있어서,
    상기 제 1 소자는 제 1 파장에서 피크 강도를 갖는 광을 방출하는 제 1 발광 소자이고,
    상기 제 2 소자는 상기 제 1 파장과 상이한 제 2 파장에서 피크 강도를 갖는 광을 방출하는 제 2 발광 소자이고,
    상기 제 3 소자는 상기 제 1 및 제 2 파장들과 상이한 제 3 파장에서 피크 강도를 갖는 광을 방출하는 제 3 발광 소자이고,
    상기 소자 어셈블리는 집적형 발광 소자 어셈블리인, 소자 어셈블리.
  17. 제 14 항에 있어서, 상기 백플레인상의 상기 제 1 소자 및 상기 제 2 소자의 모든 인스턴스들의 상부 표면들은 동일한 수평면 내에 있는, 소자 어셈블리.
  18. 제 14 항에 있어서, 상기 주기적 배열은 상기 유닛 셀 구조물의 상기 다수의 인스턴스들이, 상기 주기적 배열이 부착되는 상기 백플레인의 표면에 수직인 2개의 직교 방향으로 반복되는 2차원의 직사각형 주기적 배열인, 소자 어셈블리.
  19. 제 14 항에 있어서, 상기 소자 어셈블리는 3개 이상의 서로 다른 컬러를 방출하는 발광 다이오드를 포함하는 발광형 디스플레이 패널을 포함하는 직접형(integrated) 발광 소자 어셈블리인, 소자 어셈블리.
  20. 제 19 항에 있어서, 상기 발광형 디스플레이 패널은 적색, 녹색, 및 청색 파장 발광 다이오드들 및 상기 백플레인에 접합된 센서를 포함하는 직시형(direct view) 표시 패널을 포함하는, 소자 어셈블리.
KR1020187031456A 2016-04-15 2017-04-12 다중 소자 유닛 셀의 어레이를 형성하는 방법. KR20180126062A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662322848P 2016-04-15 2016-04-15
US62/322,848 2016-04-15
PCT/US2017/027125 WO2017180693A1 (en) 2016-04-15 2017-04-12 Method of forming an array of a multi-device unit cell

Publications (1)

Publication Number Publication Date
KR20180126062A true KR20180126062A (ko) 2018-11-26

Family

ID=60038438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187031456A KR20180126062A (ko) 2016-04-15 2017-04-12 다중 소자 유닛 셀의 어레이를 형성하는 방법.

Country Status (5)

Country Link
US (2) US9893041B2 (ko)
EP (1) EP3443594A4 (ko)
JP (1) JP2019522226A (ko)
KR (1) KR20180126062A (ko)
WO (1) WO2017180693A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018508972A (ja) 2014-12-19 2018-03-29 グロ アーベーＧｌｏ Ａｂ バックプレーン上に発光ダイオードアレイを生成する方法
US10297581B2 (en) 2015-07-07 2019-05-21 Apple Inc. Quantum dot integration schemes
WO2017180693A1 (en) 2016-04-15 2017-10-19 Glo Ab Method of forming an array of a multi-device unit cell
CN105870265A (zh) * 2016-04-19 2016-08-17 京东方科技集团股份有限公司 发光二极管基板及其制备方法、显示装置
KR20230039772A (ko) * 2016-10-04 2023-03-21 뷰리얼 인크. 도너 기판 내의 마이크로 디바이스 배열
DE102017106755B4 (de) * 2017-03-29 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
TWI661533B (zh) * 2017-06-07 2019-06-01 台灣愛司帝科技股份有限公司 晶片安裝系統以及晶片安裝方法
EP3639297A4 (en) * 2017-06-12 2021-01-20 Uniqarta, Inc. PARALLEL MOUNTING OF DISCREET COMPONENTS ON A SUBSTRATE
KR101956231B1 (ko) 2017-11-20 2019-03-08 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
FR3076170B1 (fr) * 2017-12-22 2020-05-15 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de report de structures electroluminescentes
US11404400B2 (en) 2018-01-24 2022-08-02 Apple Inc. Micro LED based display panel
US10627673B2 (en) 2018-04-06 2020-04-21 Glo Ab Light emitting diode array containing a multilayer bus electrode and method of making the same
US11257983B2 (en) 2018-04-11 2022-02-22 Nanosys, Inc. Light emitting diodes formed on nanodisk substrates and methods of making the same
TWI828679B (zh) 2018-04-20 2024-01-11 美商納諾西斯有限公司 用於直視型顯示器之子像素發光二極體及其製造方法
US10770620B2 (en) 2018-06-14 2020-09-08 Glo Ab Epitaxial gallium nitride based light emitting diode and method of making thereof
KR102536844B1 (ko) * 2018-10-15 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
DE102018126936A1 (de) * 2018-10-29 2020-04-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
US11127720B2 (en) 2019-01-21 2021-09-21 Nanosys, Inc. Pixel repair method for a direct view display device
CN111525013A (zh) 2019-02-01 2020-08-11 隆达电子股份有限公司 发光二极管及其制造方法
KR20200101556A (ko) 2019-02-19 2020-08-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111628053B (zh) * 2019-02-27 2021-11-16 錼创显示科技股份有限公司 微型发光二极管载板
US11430830B2 (en) 2019-04-05 2022-08-30 Nanosys, Inc. White light emitting diode (LED) and method of repairing light emitting device using same
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
WO2020242053A1 (en) 2019-05-28 2020-12-03 Samsung Electronics Co., Ltd. Display apparatus, source substrate structure, driving substrate structure, and method of manufacturing display apparatus
JP2020194886A (ja) * 2019-05-28 2020-12-03 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． ディスプレイ装置、ソース基板構造体、駆動基板構造体、およびディスプレイ装置の製造方法
CN111146315B (zh) * 2020-02-19 2020-07-03 华引芯（武汉）科技有限公司 一种全无机封装的倒装uv-led器件及制作方法
JP7434037B2 (ja) 2020-04-03 2024-02-20 株式会社ジャパンディスプレイ 発光素子の実装方法および表示装置
TWI818199B (zh) * 2020-10-06 2023-10-11 友達光電股份有限公司 發光裝置及其製造方法
CN114446805A (zh) * 2020-11-04 2022-05-06 中强光电股份有限公司 电子元件的接合方法
TWI770813B (zh) * 2021-02-08 2022-07-11 友達光電股份有限公司 顯示裝置及其製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000268387A (ja) * 1999-03-17 2000-09-29 Matsushita Electric Ind Co Ltd 半導体光源モジュールの製造方法及び半導体光源モジュール
JP2001274528A (ja) * 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP2002062825A (ja) * 2000-08-18 2002-02-28 Sony Corp 画像表示装置及びその製造方法
JP4491948B2 (ja) * 2000-10-06 2010-06-30 ソニー株式会社 素子実装方法および画像表示装置の製造方法
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP4185401B2 (ja) * 2003-05-23 2008-11-26 大成建設株式会社 分割函体を使用した大断面トンネルの施工方法
US7408566B2 (en) * 2003-10-22 2008-08-05 Oki Data Corporation Semiconductor device, LED print head and image-forming apparatus using same, and method of manufacturing semiconductor device
JP2006140398A (ja) * 2004-11-15 2006-06-01 Sony Corp 素子転写方法
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP4462249B2 (ja) * 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
JP2008153634A (ja) * 2006-11-24 2008-07-03 Sony Corp 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
DE102007030129A1 (de) * 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
JP4479827B2 (ja) * 2008-05-12 2010-06-09 ソニー株式会社 発光ダイオード表示装置及びその製造方法
US8202741B2 (en) * 2009-03-04 2012-06-19 Koninklijke Philips Electronics N.V. Method of bonding a semiconductor device using a compliant bonding structure
JP2010251360A (ja) * 2009-04-10 2010-11-04 Sony Corp 表示装置の製造方法および表示装置
KR101192181B1 (ko) * 2010-03-31 2012-10-17 (주)포인트엔지니어링 광 소자 디바이스 및 그 제조 방법
JP2012049440A (ja) * 2010-08-30 2012-03-08 Sanyo Electric Co Ltd 半導体レーザ装置の製造方法、半導体レーザ装置および光装置
JP2012089578A (ja) * 2010-10-15 2012-05-10 Sanyo Electric Co Ltd 半導体レーザ装置の製造方法、半導体レーザ装置および光装置
US8518814B2 (en) * 2011-12-02 2013-08-27 Northrop Grumman Systems Corporation Methods of fabrication of high-density laser diode stacks
US9318464B2 (en) * 2013-05-21 2016-04-19 Advanced Micro Devices, Inc. Variable temperature solders for multi-chip module packaging and repackaging
JP6347635B2 (ja) * 2014-03-19 2018-06-27 デクセリアルズ株式会社 異方性導電接着剤
TWI589031B (zh) * 2014-10-20 2017-06-21 Playnitride Inc Light-emitting device transfer method
JP2018508972A (ja) 2014-12-19 2018-03-29 グロ アーベーＧｌｏ Ａｂ バックプレーン上に発光ダイオードアレイを生成する方法
JP6806774B2 (ja) * 2015-12-07 2021-01-06 グロ アーベーＧｌｏ Ａｂ 基板間ｌｅｄ移送のための、孤立ｉｉｉ族窒化物光アイランド上のレーザリフトオフ
WO2017142877A1 (en) 2016-02-16 2017-08-24 Glo Ab Method of selectively transferring led die to a backplane using height controlled bonding structures
WO2017180693A1 (en) 2016-04-15 2017-10-19 Glo Ab Method of forming an array of a multi-device unit cell

Also Published As

Publication number Publication date
US10553571B2 (en) 2020-02-04
WO2017180693A1 (en) 2017-10-19
EP3443594A1 (en) 2019-02-20
US20170301660A1 (en) 2017-10-19
EP3443594A4 (en) 2019-12-18
JP2019522226A (ja) 2019-08-08
US20180130779A1 (en) 2018-05-10
US9893041B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
KR20180126062A (ko) 다중 소자 유닛 셀의 어레이를 형성하는 방법.
US10714464B2 (en) Method of selectively transferring LED die to a backplane using height controlled bonding structures
KR102399346B1 (ko) 백플레인 상에 발광 다이오드 어레이 제조 방법
US10229899B2 (en) Laser lift-off on isolated III-nitride light islands for inter-substrate LED transfer
US10276764B2 (en) Micro-lensed light emitting device
TW202137481A (zh) 在晶粒轉移期間的部分雷射剝離程序及由其形成之結構
KR102480160B1 (ko) 평면 접합면들을 갖는 led 백플레인 및 그 제조 방법
TW202312513A (zh) 用於轉移發光二極體的裝置及方法
US10971471B2 (en) Methods and systems for manufacturing semiconductor devices
KR102600183B1 (ko) 반도체 소자의 전사 방법