JP7434037B2 - 発光素子の実装方法および表示装置 - Google Patents

発光素子の実装方法および表示装置 Download PDF

Info

Publication number
JP7434037B2
JP7434037B2 JP2020067627A JP2020067627A JP7434037B2 JP 7434037 B2 JP7434037 B2 JP 7434037B2 JP 2020067627 A JP2020067627 A JP 2020067627A JP 2020067627 A JP2020067627 A JP 2020067627A JP 7434037 B2 JP7434037 B2 JP 7434037B2
Authority
JP
Japan
Prior art keywords
light emitting
substrate
emitting element
terminal portion
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020067627A
Other languages
English (en)
Other versions
JP2021163945A (ja
Inventor
圭介 浅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020067627A priority Critical patent/JP7434037B2/ja
Priority to TW110111788A priority patent/TWI836205B/zh
Priority to CN202110354292.9A priority patent/CN113497165B/zh
Publication of JP2021163945A publication Critical patent/JP2021163945A/ja
Application granted granted Critical
Publication of JP7434037B2 publication Critical patent/JP7434037B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Laser Beam Processing (AREA)

Description

本発明の実施形態は、発光素子の実装方法および表示装置に関する。
一般に、自発光素子である発光ダイオード(LED: Light Emitting Diode)を用いたLEDディスプレイが知られているが、近年では、より高精細化した表示装置として、マイクロLEDと称される微小なダイオード素子を用いた表示装置(以下では、マイクロLEDディスプレイと表記する)が開発されている。
このマイクロLEDディスプレイは、従来の液晶表示ディスプレイや有機ELディスプレイとは異なり、表示領域にチップ状の多数のマイクロLEDが実装されて形成されるため、高精細化と大型化の両立が容易であり、次世代ディスプレイとして注目されている。
表示領域にチップ状の多数のマイクロLEDを実装する方法としては、レーザリフトオフ(LLO: Laser Lift Off)を利用した方法が検討されている。
特開2019-83280号公報
本開示の目的の一つは、レーザリフトオフを利用したマイクロLEDの実装方法およびマイクロLEDディスプレイ(発光素子の実装方法および表示装置)を提供することである。
一実施形態に係る発光素子の実装方法は、剥離用のサファイア基板の一方の面に設けられた発光素子をレーザリフトオフにより剥離し、アレイ基板に対して実装するための方法である。前記方法は、第1工程と、第2工程と、第3工程と、第4工程と、を備える。前記第1工程は、前記アレイ基板の一方の面に形成された第1端子部と、前記発光素子の端子部との位置合わせを行い、かつ、前記アレイ基板と前記サファイア基板とをシールにより固着する。前記第2工程は、前記アレイ基板と前記サファイア基板とに圧力をかけて前記サファイア基板を平坦化し、かつ、前記アレイ基板と前記サファイア基板とを固定する。前記第3工程は、前記アレイ基板の第1端子部の上に設けられた接合部材に対して、前記サファイア基板側から第1波長帯の第1レーザ光を照射し、前記アレイ基板の第1端子部と前記発光素子の端子部とを接合する。前記第4工程は、前記発光素子に対して、前記サファイア基板側から前記第1波長帯とは異なる第2波長帯の第2レーザ光を照射し、前記発光素子を前記サファイア基板から剥離する。
一実施形態に係る表示装置は、第1基板と第2基板とを具備する。前記第1基板は、アレイ基板と、前記アレイ基板の一方の面に形成された第1端子部と、前記アレイ基板の一方の面に設けられ、前記第1端子部と平面視において重畳しない位置に設けられたシールとを備える。前記第2基板は、サファイア基板と、前記サファイア基板の一方の面に設けられた発光素子とを備える。前記第1基板と前記第2基板とは前記シールにより固着されている。前記発光素子は、光を放出する発光層と、端子部とを含む。前記第1基板の第1端子部と、前記発光素子の端子部とは、接合部材を介して接合される。前記第1基板は、前記アレイ基板の一方の面に形成され、前記シールにより覆われる第2端子部をさらに備える。前記第1端子部は、画像を表示する表示領域に形成され、前記第2端子部は、前記表示領域を囲むように配置された非表示領域に形成される。
一実施形態に係る表示装置は、アレイ基板と、前記アレイ基板の一方の面に設けられた発光素子と、前記アレイ基板の一方の面に形成され、前記発光素子と平面視において重畳しない位置に形成された端子部と、を具備する。前記端子部の少なくとも一部には、前記発光素子をサファイア基板から剥離するためのレーザリフトオフの際に溶けたシールの残渣が付着している。
図1は、実施形態に係る表示装置の構成を概略的に示す斜視図である。 図2は、実施形態に係る第1基板の構成を概略的に示す断面図である。 図3は、実施形態に係る第2基板の構成を概略的に示す断面図である。 図4は、実施形態に係る発光素子の実装工程を概略的に示す断面図である。 図5は、図4に続く実装工程を概略的に示す断面図である。 図6は、図5に続く実装工程を概略的に示す断面図である。 図7は、図6に続く実装工程を概略的に示す断面図である。 図8は、図4~図7に示す一連の実装工程の結果を概略的に示す断面図である。 図9は、実施形態に係る発光素子の構成を概略的に示す断面図である。 図10は、図4~図7に示す一連の実装工程の結果を概略的に示す別の断面図である。 図11は、実施形態に係る第2基板の構成を概略的に示す別の断面図である。
いくつかの実施形態につき、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の趣旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実施の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
図1は、一実施形態に係る表示装置1の構成を概略的に示す斜視図である。図1は、第1方向Xと、第1方向Xに垂直な第2方向Yと、第1方向Xおよび第2方向Yに垂直な第3方向Zによって規定される三次元空間を示している。なお、第1方向Xおよび第2方向Yは、互いに直交しているが、90度以外の角度で交差していてもよい。本明細書においては、表示装置1を第3方向Zと平行な方向から見ることを平面視と呼ぶ。
以下、本実施形態においては、表示装置1が自発光素子であるマイクロLEDを用いたマイクロLEDディスプレイである場合について主に説明する。
図1に示すように、表示装置1は、表示パネル2、第1回路基板3および第2回路基板4、などを備える。
表示パネル2は、一例では矩形状である。図示した例では、表示パネル2の短辺EXは第1方向Xと平行であり、表示パネル2の長辺EYは第2方向Yと平行である。第3方向Zは、表示パネル2の厚さ方向に相当する。第1方向Xは表示装置1の短辺と平行な方向と読み替えられ、第2方向Yは表示装置1の長辺と平行な方向と読み替えられ、第3方向Zは表示装置1の厚さ方向と読み替えられてもよい。表示パネル2の主面は、第1方向Xと第2方向Yとにより規定されるX-Y平面に平行である。表示パネル2は、表示領域DA(表示部)と、当該表示領域DAの外側の非表示領域NDA(非表示部)とを有している。非表示領域NDAは、端子領域MTを有している。図示した例では、非表示領域NDAは、表示領域DAを囲んでいる。
表示領域DAは、画像を表示する領域であり、例えばマトリクス状に配置された複数の画素PXを備えている。画素PXは、発光素子(マイクロLED)および当該発光素子を駆動するためのスイッチング素子(駆動トランジスタ)などを含む。
端子領域MTは、表示パネル2の短辺EXに沿って設けられ、表示パネル2を外部装置などと電気的に接続するための端子を含んでいる。
第1回路基板3は、端子領域MTの上に実装され、表示パネル2と電気的に接続されている。第1回路基板3は、例えばフレキシブルプリント回路基板(Flexible Printed Circuit Board)である。第1回路基板3は、表示パネル2を駆動する駆動ICチップ(以下、パネルドライバと表記する)5などを備えている。なお、図示した例では、パネルドライバ5は、第1回路基板3の上に配置されているが、第1回路基板3の下に配置されてもよい。あるいは、パネルドライバ5は、第1回路基板3以外に実装されてもよい。この場合、パネルドライバ5は、表示パネル2の非表示領域NDAに実装されてもよいし、第2回路基板4に実装されてもよい。第2回路基板4は、例えばリジットプリント回路基板である。第2回路基板4は、例えば第1回路基板3の下方において当該第1回路基板3と接続されている。
パネルドライバ5は、例えば第2回路基板4を介して図示しない制御基板と接続されている。パネルドライバ5は、例えば制御基板から出力される映像信号に基づいて複数の画素PXを駆動することによって表示パネル2に画像を表示する制御を実行する。
なお、表示パネル2は、斜線を付して示す折り曲げ領域BAを有していてもよい。折り曲げ領域BAは、表示装置1が電子機器などの筐体に収容される際に折り曲げられる領域である。折り曲げ領域BAは、非表示領域NDAのうちの端子領域MT側に位置している。折り曲げ領域BAが折り曲げられた状態において、第1回路基板3および第2回路基板4は、表示パネル2と対向するように配置される。
以下では、上記した表示パネル2に対して発光素子を実装する方法について説明する。より詳しくは、図3に示す第2基板SUB2から発光素子LEDをレーザリフトオフ(LLO)により剥離して、図2に示す第1基板SUB1に対して実装する方法について説明する。まず、図2および図3を参照して、発光素子LEDが実装される第1基板SUB1と、剥離用の第2基板SUB2との構成について説明する。
図2は、第1基板SUB1の構成を概略的に示す断面図である。
図2に示すように、第1基板SUB1は、アレイ基板10と、複数の第1端子部11と、接合部材12と、複数の第2端子部13と、シール14と、などを備える。
アレイ基板10は、第1主面10Aと、第1主面10Aの反対側に位置する第2主面10Bとを含む。図示した例では省略しているが、アレイ基板10には、発光素子LEDを駆動するためのスイッチング素子や各種配線パターンが形成されている。アレイ基板10はバックプレーンと称されてもよい。
複数の第1端子部11は、アレイ基板10の第1主面10Aに形成されている。第1端子部11は、例えば、表示装置1に実装される発光素子LEDと同数だけ形成されている。第1端子部11は、例えば、Al(アルミ)、Ti(チタン)、Mo(モリブデン)、W(タングステン)などの金属材料およびこれら金属材料の積層体で形成されている。第1端子部11は第1パッドもしくは実装電極と称されてもよい。各第1端子部11の上には、接合部材12がそれぞれ配置されている。
接合部材12は、第1端子部11と、後述する発光素子LEDの端子部22とを接合するための部材である。詳細については後述するが、接合部材12は、400nm~3000nmの波長帯のレーザ光が照射されると、レーザアブレーションにより加熱・溶融する金属材料で形成されており、例えばSn(スズ)、Ag(銀)などの金属材料で形成されている。接合部材12は半田部材と称されてもよい。また、本実施形態において、接合部材12はアレイ基板10の第1端子部11に設けられているが、発光素子LEDの端子部22に設けられていてもよい。
複数の第2端子部13は、アレイ基板10の第1主面10Aに形成されている。第2端子部13は、第1端子部11と平面視において重畳しない位置に形成され、例えば、表示装置1に設けられる複数の発光素子LEDを囲むように形成される。例えば、第2端子部13は非表示領域NDAに形成されている。第2端子部13は、幅W1を有して形成されている。幅W1は、例えば0.1mm~0.5mmに設定される。第2端子部13は、アレイ基板10に形成される各種配線パターンなどと電気的に接続されていない。但し、第2端子部13は非表示領域NDAにおいて複数の発光素子LEDを囲うように形成されており、アレイ基板10に形成される各種配線パターンと電気的に接続されるものであってもよい。詳細については後述するが、第2端子部13は、後述するサファイア基板20から発光素子LEDを剥離するために照射されるレーザ光によりレーザアブレーションが生じる金属材料で形成されており、例えばAl(アルミ)などの金属材料で形成されている。第2端子部13は第2パッドもしくは金属部または金属配線などと称されてもよい。各第2端子部13の上には、第2端子部13を覆うようにシール14がそれぞれ配置されている。
シール14は、第1基板SUB1と、第2基板SUB2とを固着するための部材である。シール14は、第2端子部13に対して照射されるレーザ光を透過する材料で形成されている。
シール14と第2端子部13とは、例えば、第1基板SUB1の表示領域DAの全周を囲うように非表示領域NDAに2つの短辺EX及び2つの長辺に沿って形成されるものであってもよい。また、シール14と第2端子部13は第1基板SUB1の2つの短辺EXに沿ってのみ形成されるものであってもよく、2つの長辺EYに沿ってのみ形成されるものであってもよい。さらには、シール14と第2端子部13は非表示領域にドット上に複数配置され第1基板SUB1と第2基板SUB2とを固着するように形成されるものであってもよい。
図3は、第2基板SUB2の構成を概略的に示す断面図である。
図3に示すように、第2基板SUB2は、サファイア基板20と、複数の発光素子LEDと、などを備える。発光素子LEDは、発光層21と端子部22とを含む。
剥離用のサファイア基板20は、第1主面20Aと、第1主面20Aの反対側に位置する第2主面20Bとを含む。複数の発光素子LEDは、サファイア基板20の第1主面20Aに配置されている。複数の発光素子LEDには、赤色(R)、緑色(G)、青色(B)の発光色を有するものが含まれている。
発光層21は、図示しない剥離層を介してサファイア基板20の第1主面20Aに固着されている。発光層21は、R、G、Bの光を放出する。発光層21の上には、端子部22が配置されている。端子部22は、第1基板SUB1側に配置された接合部材12により第1端子部11に接合される。これによれば、発光素子LEDの端子部22は、第1端子部11と電気的に接続される。端子部22は、発光素子LEDのアノード端子またはカソード端子に相当する。端子部22はバンプと称されてもよい。
図4~図8は、発光素子LEDの実装工程の一例を順に示す概略的な断面図である。
まず、位置合わせ工程(第1工程)が行われる。具体的には、図4に示すように、アレイ基板10上に、複数の第1端子部11、接合部材12、複数の第2端子部13およびシール14が配置された状態の第1基板SUB1と、サファイア基板20上に複数の発光素子LEDが配置された状態の第2基板SUB2とを、アレイ基板10の第1主面10Aと、サファイア基板20の第1主面20Aとが対向するように対向させる。その上で、第1基板SUB1の複数の第1端子部11と、第2基板SUB2の複数の発光素子LEDの端子部22との位置合わせが行われる。また、第1基板SUB1と第2基板SUB2とはシール14により固着される。
なお、図4では、第2基板SUB2のサファイア基板20に反りが生じていない場合を想定しているため、この段階で、第1基板SUB1の複数の第1端子部11と、第2基板SUB2の複数の発光素子LEDの端子部22とが平面視において重畳しているが、この段階では、第1基板SUB1の複数の第1端子部11と、第2基板SUB2の複数の発光素子LEDの端子部22とは平面視において重畳していなくてもよい。この段階では、後述する固定工程が終了した段階で、第1基板SUB1の複数の第1端子部11と、第2基板SUB2の複数の発光素子LEDの端子部22とを平面視において重畳させるための位置合わせが行われる。
続いて、固定工程(第2工程)が行われる。具体的には、図5に示すように、第1基板SUB1のアレイ基板10の第2主面10B側に緩衝材30と固定部材40が順に配置され、第2基板SUB2のサファイア基板20の第2主面20B側に固定部材50が配置される。その上で、第1基板SUB1と第2基板SUB2とを挟み込むように上下から圧力をかけ(つまり、各固定部材40および50を互いに逆方向に押下して圧力をかけ)、サファイア基板20に生じている反りの平坦化が行われる。これによれば、第1基板SUB1と第2基板SUB2とは、サファイア基板20に生じている反りが平坦化された状態、かつ、第1基板SUB1の複数の第1端子部11と第2基板SUB2の複数の発光素子LEDの端子部22とが平面視において重畳した状態で固定される。また、固定工程において、第1基板SUB1と第2基板SUB2とのギャップはシール14や発光素子LEDにより保持されているが、第1基板SUB1もしくは第2基板SUB2にスペーサ(図示せず)を設けることで、第1基板SUB1と第2基板SUB2とのギャップを保持するものであってもよい。
固定部材50は、後述する接合工程において照射されるレーザ光を透過し、かつ、圧力をかけた際に屈曲することがない程度の剛性を有した材料で形成され、例えば石英ガラスで形成されている。固定部材40は、圧力をかけた際に屈曲することがない程度の剛性を有した材料で形成され、例えば固定部材50と同様に石英ガラスで形成されてもよいし、固定部材50とは異なる材料で形成されてもよい。
上記したように、第1基板SUB1と固定部材40との間に緩衝材30が配置されることにより、第1基板SUB1と第2基板SUB2とを挟み込むための圧力に起因したアレイ基板10の破損が抑制される。また、第1基板SUB1と第2基板SUB2とはシール14により固着されているため、圧力をかけた際に一方の基板が滑るなどして発生し得る位置ずれが抑制される。
次に、接合工程(第3工程)が行われる。具体的には、図6に示すように、400nm~3000nmの波長帯のレーザ光LZ1を固定部材50側から接合部材12に向けて照射し、レーザアブレーションにより接合部材12を加熱・溶融させることで、第1基板SUB1の複数の第1端子部11と、第2基板SUB2の複数の発光素子LEDの端子部22とが接合される。この接合工程が終了した段階で、緩衝材30、固定部材40および固定部材50は除去されてもよいし、当該段階では除去されなくてもよい。本実施形態では、接合工程を終えた状態の第1基板SUB1および第2基板SUB2をステージに移動させた上で、次の工程が行われる場合を想定しているため、緩衝材30、固定部材40および固定部材50は接合工程が終了した段階で除去される。
しかる後、LLO工程(第4工程)が行われる。具体的には、図7に示すように、200nm~366nmの波長帯のレーザ光LZ2がサファイア基板20側から複数の発光素子LEDおよび複数の第2端子部13に向けて照射される。これによれば、複数の発光素子LEDをサファイア基板20に固着している図示しない剥離層はレーザアブレーションにより昇華し、複数の発光素子LEDはサファイア基板20から剥離される。また、複数の第2端子部13がレーザアブレーションにより加熱されると、この熱が各第2端子部13を覆うシール14にそれぞれ伝導し、シール14は溶けて除去される。
図4~図7に示す一連の実装工程が行われることにより、サファイア基板20はリフトオフされ、図8に示すように、複数の発光素子LEDが第1基板SUB1(アレイ基板10)上に実装される。
以上説明した一連の実装工程から分かるように、第2端子部13は、上記した固定工程において、第1基板SUB1と第2基板SUB2とに圧力をかけた際に一方の基板が滑るなどして発生し得る位置ずれを抑制するために配置されるシール14をレーザアブレーションにより溶かすために形成される。このため、一連の実装工程が終了した以降は、第2端子部13は、基本的に表示パネル2にとって不要な構成となるが、例えば、アレイ基板10に対して、第1回路基板3や第2回路基板4、パネルドライバ5を実装する際の位置合わせのためのアライメントマークとして一連の実装工程以降も利用されてもよい。
本実施形態に係る発光素子LEDは、図9(A)に示すように、発光層21の一方の面にアノード端子22ANと、カソード端子22CAとが並んで配置されるマイクロLEDであってもよいし、図9(B)に示すように、発光層21の一方の面にアノード端子22ANが配置され、発光層21の他方の面にカソード端子CAが配置されるマイクロLEDであってもよい。発光素子LEDが図9(A)に示す形態のマイクロLEDである場合、第1端子部11は、発光素子LEDと同数ではなく、アノード端子22ANとカソード端子22CAと同数だけ、アレイ基板10上に形成される。なお、一つの発光素子LEDに対応する第1端子部11に関し、アノード端子22ANと接合される第1端子部11と、カソード端子22CAと接合される第1端子部11とは、所定の間隔だけ離間して形成される。発光素子LEDが図9(A)に示す形態のマイクロLEDであっても、図9(B)に示す形態のマイクロLEDであっても、上記した一連の実装工程により、第1基板SUB1(アレイ基板10)上に実装することが可能である。
図8では、複数の第2端子部13を覆うように配置されたシール14が、上記したLLO工程により完全に除去された場合を例示しているが、実際には、シール14は完全には溶け切らず、図10(A)に示すように、一部が残渣として第2端子部13に付着して残ることが予想される。しかしながら、上記したように、一連の実装工程が終了した以降は、第2端子部13は、基本的に表示パネル2にとって不要な構成であるため、シール14の一部が残渣として第2端子部13に付着して残っていても特に問題はない。また、第2端子部13は、例えば非表示領域NDAに配置されているため、表示品位の観点などから見ても、シール14の一部が残渣として第2端子部13に付着して残っていても特に問題はない。但し、第2端子部13は、図10(B)に示すように、残渣として付着しているシール14と共にカットされてしまってもよい。
本実施形態において、第2端子部13がアレイ基板10上に形成される場合を想定したが、これに限定されず、例えば図11に示すように、第2端子部13はサファイア基板20上に形成されてもよい。この場合であっても、上記した一連の実装工程により、第1基板SUB1(アレイ基板10)上に発光素LEDを実装可能であり、かつ、LLO工程の段階で、第2端子部13はレーザアブレーションにより加熱されるため、当該第2端子部13を覆うように配置されたシール14を除去することも可能である。
以上説明した一実施形態においては、発光素子LEDが実装される第1基板SUB1と剥離用の第2基板SUB2とを挟み込むように圧力をかけて第1基板SUB1と第2基板SUB2とを固定する。このため、第2基板SUB2(サファイア基板20)に反りが生じていたとしても、当該反りを平坦化し、第1基板SUB1と第2基板SUB2とを隙間なく固定することが可能である。また、第1基板SUB1には緩衝材30が当接された上で圧力がかけられるため、当該圧力に起因して、第1基板SUB1のアレイ基板10が破損してしまうことを抑制することが可能である。
また、以上説明した一実施形態においては、発光素子LEDが実装される第1基板SUB1と剥離用の第2基板SUB2とをシール14により固着した上で、第1基板SUB1と第2基板SUB2とを挟み込むように圧力をかけるため、圧力をかけた際に一方の基板が滑るなどして発生し得る位置ずれを抑制することが可能である。さらに、シール14により覆われ、LLO工程時に照射されるレーザ光LZ2によりレーザアブレーションが生じる第2端子部13が形成されることにより、第2基板SUB2から発光素子LEDを剥離するLLO工程時にシール14を除去することが可能である。換言すれば、シール14を除去するためだけの独自の工程を増やすことなく当該シール14の除去を実現することが可能である。
以上説明した一実施形態によれば、レーザリフトオフを利用したマイクロLEDの実装方法およびマイクロLEDディスプレイ(発光素子の実装方法および表示装置)を提供することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
SUB1…第1基板、10…アレイ基板、11…第1端子部、12…接合部材、13…第2端子部、14…シール、SUB2…第2基板、20…サファイア基板、LED…発光素子、21…発光層、22…端子部、LZ1,LZ2…レーザ光。

Claims (12)

  1. 剥離用のサファイア基板の一方の面に設けられた発光素子をレーザリフトオフにより剥離し、アレイ基板に対して実装するための方法であって、
    前記アレイ基板の一方の面に形成された第1端子部と、前記発光素子の端子部との位置合わせを行い、かつ、前記アレイ基板と前記サファイア基板とをシールにより固着する第1工程と、
    前記アレイ基板と前記サファイア基板とに圧力をかけて前記サファイア基板を平坦化し、かつ、前記アレイ基板と前記サファイア基板とを固定する第2工程と、
    前記アレイ基板の第1端子部の上に設けられた接合部材に対して、前記サファイア基板側から第1波長帯の第1レーザ光を照射し、前記アレイ基板の第1端子部と前記発光素子の端子部とを接合する第3工程と、
    前記発光素子に対して、前記サファイア基板側から前記第1波長帯とは異なる第2波長帯の第2レーザ光を照射し、前記発光素子を前記サファイア基板から剥離する第4工程と、
    を備える、発光素子の実装方法。
  2. 前記第2工程は、
    前記アレイ基板の他方の面に緩衝材を当接させた後に、前記アレイ基板の他方の面側と前記サファイア基板の他方の面側とに固定部材をさらに配置し、前記各固定部材を互いに逆方向に押下して、前記アレイ基板と前記サファイア基板とに圧力をかけることを含む、
    請求項1に記載の発光素子の実装方法。
  3. 前記サファイア基板の他方の面側に配置される固定部材は、前記第3工程において照射される前記第1レーザ光を透過する、
    請求項2に記載の発光素子の実装方法。
  4. 前記第4工程は、
    前記アレイ基板の一方の面に形成され、前記シールにより覆われる第2端子部に対して、前記サファイア基板側から前記第2レーザ光を照射し、前記第2端子部を加熱して前記シールを溶かすことを含む、
    請求項1~請求項3のいずれか1項に記載の発光素子の実装方法。
  5. 前記第4工程は、
    前記サファイア基板の一方の面に形成され、前記シールにより覆われる第2端子部に対して、前記サファイア基板側から前記第2レーザ光を照射し、前記第2端子部を加熱して前記シールを溶かすことを含む、
    請求項1~請求項3のいずれか1項に記載の発光素子の実装方法。
  6. 前記第1波長帯は、400nm~3000nmであり、
    前記第2波長帯は、200nm~366nmである、
    請求項1~請求項5のいずれか1項に記載の発光素子の実装方法。
  7. 前記発光素子は、マイクロLEDである、
    請求項1~請求項6のいずれか1項に記載の発光素子の実装方法。
  8. アレイ基板と、前記アレイ基板の一方の面に形成された第1端子部と、前記アレイ基板の一方の面に設けられ、前記第1端子部と平面視において重畳しない位置に設けられたシールとを備える第1基板と、
    サファイア基板と、前記サファイア基板の一方の面に設けられた発光素子とを備える第2基板と、
    を具備し、
    前記第1基板と前記第2基板とは前記シールにより固着され、
    前記発光素子は、光を放出する発光層と、端子部とを含み、
    前記第1基板の第1端子部と、前記発光素子の端子部とは、接合部材を介して接合され、
    前記第1基板は、前記アレイ基板の一方の面に形成され、前記シールにより覆われる第2端子部をさらに備え、
    前記第1端子部は、画像を表示する表示領域に形成され、
    前記第2端子部は、前記表示領域を囲むように配置された非表示領域に形成される、
    表示装置。
  9. 前記発光素子は、マイクロLEDである、
    請求項8に記載の表示装置。
  10. アレイ基板と、
    前記アレイ基板の一方の面に設けられた発光素子と、
    前記アレイ基板の一方の面に形成され、前記発光素子と平面視において重畳しない位置に形成された端子部と、
    を具備し、
    前記端子部の少なくとも一部には、前記発光素子をサファイア基板から剥離するためのレーザリフトオフの際に溶けたシールの残渣が付着している、
    表示装置。
  11. 前記発光素子は、画像を表示する表示領域に設けられ、
    前記端子部は、前記表示領域を囲むように配置された非表示領域に形成される、
    請求項10に記載の表示装置。
  12. 前記発光素子は、マイクロLEDである、
    請求項10または請求項11に記載の表示装置。
JP2020067627A 2020-04-03 2020-04-03 発光素子の実装方法および表示装置 Active JP7434037B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020067627A JP7434037B2 (ja) 2020-04-03 2020-04-03 発光素子の実装方法および表示装置
TW110111788A TWI836205B (zh) 2020-04-03 2021-03-31 發光元件之安裝方法及顯示裝置
CN202110354292.9A CN113497165B (zh) 2020-04-03 2021-04-01 发光元件的安装方法以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020067627A JP7434037B2 (ja) 2020-04-03 2020-04-03 発光素子の実装方法および表示装置

Publications (2)

Publication Number Publication Date
JP2021163945A JP2021163945A (ja) 2021-10-11
JP7434037B2 true JP7434037B2 (ja) 2024-02-20

Family

ID=77997494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020067627A Active JP7434037B2 (ja) 2020-04-03 2020-04-03 発光素子の実装方法および表示装置

Country Status (3)

Country Link
JP (1) JP7434037B2 (ja)
CN (1) CN113497165B (ja)
TW (1) TWI836205B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122225A (zh) * 2021-11-09 2022-03-01 Tcl华星光电技术有限公司 一种Micro LED显示面板的制备方法
CN117012783A (zh) * 2022-04-29 2023-11-07 成都辰显光电有限公司 一种显示面板及显示面板的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069671A1 (ja) 2007-11-29 2009-06-04 Nichia Corporation 発光装置及びその製造方法
JP2019522226A (ja) 2016-04-15 2019-08-08 グロ アーベーGlo Ab 集積バックライトユニット
JP2019138949A (ja) 2018-02-06 2019-08-22 株式会社ブイ・テクノロジー Ledディスプレイの製造方法
JP2019220666A (ja) 2018-06-19 2019-12-26 株式会社ブイ・テクノロジー 半導体素子形成サファイア基板、及び前記半導体素子形成サファイア基板の製造方法、並びに前記半導体素子の転写方法
JP2020013954A (ja) 2018-07-20 2020-01-23 株式会社ブイ・テクノロジー 基板接続構造、マイクロledディスプレイ及び部品実装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101713882B (zh) * 2008-10-01 2013-07-17 株式会社日立显示器 液晶显示装置
JP6224918B2 (ja) * 2013-05-31 2017-11-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6200340B2 (ja) * 2014-02-04 2017-09-20 株式会社ジャパンディスプレイ 表示装置およびその製造方法
WO2019018988A1 (en) * 2017-07-24 2019-01-31 Goertek.Inc MICRO-LED DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME
CN107731864B (zh) * 2017-11-20 2020-06-12 开发晶照明(厦门)有限公司 微发光二极管显示器和制作方法
US20190181122A1 (en) * 2017-12-13 2019-06-13 Innolux Corporation Electronic device and method of manufacturing the same
JP2019135738A (ja) * 2018-02-05 2019-08-15 株式会社ブイ・テクノロジー フルカラーled表示パネル及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069671A1 (ja) 2007-11-29 2009-06-04 Nichia Corporation 発光装置及びその製造方法
JP2019522226A (ja) 2016-04-15 2019-08-08 グロ アーベーGlo Ab 集積バックライトユニット
JP2019138949A (ja) 2018-02-06 2019-08-22 株式会社ブイ・テクノロジー Ledディスプレイの製造方法
JP2019220666A (ja) 2018-06-19 2019-12-26 株式会社ブイ・テクノロジー 半導体素子形成サファイア基板、及び前記半導体素子形成サファイア基板の製造方法、並びに前記半導体素子の転写方法
JP2020013954A (ja) 2018-07-20 2020-01-23 株式会社ブイ・テクノロジー 基板接続構造、マイクロledディスプレイ及び部品実装方法

Also Published As

Publication number Publication date
TWI836205B (zh) 2024-03-21
CN113497165A (zh) 2021-10-12
TW202205694A (zh) 2022-02-01
CN113497165B (zh) 2024-06-18
JP2021163945A (ja) 2021-10-11

Similar Documents

Publication Publication Date Title
JP4886540B2 (ja) 有機el素子パネル
JP4368908B2 (ja) 有機電界発光表示装置の製造方法
JP7434037B2 (ja) 発光素子の実装方法および表示装置
US20220320056A1 (en) Light-emitting substrate, method of manufacturing light-emitting substrate, and display device
JP2008288376A (ja) 表示装置および表示装置の製造方法
KR20150067609A (ko) 플렉시블 표시 장치 및 이의 제조 방법
CN111243495A (zh) 显示面板及显示装置
US20220320041A1 (en) Method of mounting electronic component, display device and circuit board
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びledチップ実装方法
KR101014035B1 (ko) 표시 장치의 제조 방법
CN216054768U (zh) 电子部件的安装装置
US20220336250A1 (en) Wafer for electronic components
TW202218537A (zh) 顯示裝置之製造方法
WO2022149418A1 (ja) 表示装置の製造方法および表示装置
TWI825749B (zh) 顯示裝置之製造方法
TWI817633B (zh) 顯示面板
US10998525B2 (en) Organic light emitting display device and method for manufacturing the same
WO2023100281A1 (ja) 表示装置及びその製造方法
WO2024060263A1 (zh) 显示面板、显示装置及拼接显示装置
JP2024010383A (ja) 表示装置の製造方法
JP4270077B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2022001911A (ja) 表示装置
JP2022083172A (ja) 発光素子および電子機器
CN116130472A (zh) 显示装置的制造方法及无机发光元件保持基板
JP5471990B2 (ja) 表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240207

R150 Certificate of patent or registration of utility model

Ref document number: 7434037

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150