JP2019138949A - Ｌｅｄディスプレイの製造方法 - Google Patents

Ｌｅｄディスプレイの製造方法 Download PDF

Info

Publication number
JP2019138949A
JP2019138949A JP2018019500A JP2018019500A JP2019138949A JP 2019138949 A JP2019138949 A JP 2019138949A JP 2018019500 A JP2018019500 A JP 2018019500A JP 2018019500 A JP2018019500 A JP 2018019500A JP 2019138949 A JP2019138949 A JP 2019138949A
Authority
JP
Japan
Prior art keywords
led
substrate
wiring board
defective
leds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018019500A
Other languages
English (en)
Other versions
JP6916525B2 (ja
Inventor
良勝 柳川
Yoshikatsu Yanagawa
良勝 柳川
康一郎 深谷
Koichiro Fukaya
康一郎 深谷
直也 大倉
Naoya Okura
直也 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2018019500A priority Critical patent/JP6916525B2/ja
Priority to KR1020207021574A priority patent/KR20200115505A/ko
Priority to CN201980011428.7A priority patent/CN111684510A/zh
Priority to PCT/JP2019/001419 priority patent/WO2019155848A1/ja
Priority to TW108103707A priority patent/TW201939790A/zh
Publication of JP2019138949A publication Critical patent/JP2019138949A/ja
Priority to US16/931,772 priority patent/US20200402867A1/en
Application granted granted Critical
Publication of JP6916525B2 publication Critical patent/JP6916525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】配線基板と各ＬＥＤとの間隔が一定に保たれるＬＥＤディスプレイの製造方法を提供する。【解決手段】ウエハ１０の一方の面上にＬＥＤ１１が生成されたＬＥＤ基板１と、回路層２２を含む配線基板２とを貼り合わせるに際し、ＬＥＤ基板はＬＥＤ１１の上面にＬＥＤ電極と接着面とを有しており、配線基板は、弾性支持部材、配線基板電極、ストッパ層、接着層、を含む構造体２７を有しており、接着面と接着層の上面とが接合するように位置合わせする工程と、配線基板に対してＬＥＤ基板を加圧して貼り合わせる工程と、ＬＥＤ基板を加圧した状態でウエハの他方の面から紫外光ＵＶを照射し、接着層を硬化させてＬＥＤを配線基板に仮接着する工程と、他方の面からレーザ光Ｌを照射して、ＬＥＤをＬＥＤ基板から剥離させる工程と、ＬＥＤが実装された後に接着層を加熱して、その接着層をさらに硬化させることによりＬＥＤを配線基板に本接着する工程と、を含む。【選択図】図１

Description

本発明は、ＬＥＤ（Light Emitting Diode）ディスプレイの製造方法に関し、特に、複数のＬＥＤを、弾性支持部材を介して配線基板に実装する際に、各ＬＥＤと配線基板との間隔が一定に保たれるＬＥＤディスプレイの製造方法に係るものである。
従来から、ＬＥＤをマトリクス状に配列したＬＥＤアレイを用いる画像表示装置が知られている（例えば、特許文献１参照）。このような画像表示装置の製造工程においては、例えば、サファイア基板上に生成されたＬＥＤを、そのサファイア基板から剥離し、配線基板に取り付ける工程を含む。特許文献１では、この取り付ける工程において、ＬＥＤに設けられた電極が接合用導電材を介して配線基板に接続されている。この接合用導電材は、弾性支持部材の一種であって、加圧されることで変形し且つ電気的な接続を果たす材料からなる。
特開２００７−０７３９９５号公報
しかしながら、上記のような接合用導電材を用いると、加圧時に各々の接合用導電材の高さにばらつきが生じやすい。そのため、配線基板に各ＬＥＤを接合用導電材を介して接着させた場合、配線基板と各ＬＥＤとの間隔が一定にならなくなるという問題が生じやすくなる。一方、加圧時の接合状態を考慮すると、加圧されることで変形する弾性支持部材を用いることが望ましい。
そこで、本発明は、このような問題点に対処し、複数のＬＥＤを弾性支持部材を介して配線基板に接着して実装した場合、配線基板と各ＬＥＤとの間隔が一定に保たれるＬＥＤディスプレイの製造方法を提供することを目的とする。
上記目的を達成するために、本発明のＬＥＤディスプレイの製造方法は、光透過性のウエハの一方の面上に予め定められた間隔で複数列にＬＥＤが生成されたＬＥＤ基板と、該ＬＥＤを駆動する回路を一方の面上に積層した回路層を含む配線基板とを貼り合わせて、上記ウエハの他方の面からレーザ光を照射し、上記ＬＥＤ基板から上記ＬＥＤを剥離させて、上記ＬＥＤを上記配線基板に実装することで、ＬＥＤ電極と配線基板電極とを接続して通電可能とするＬＥＤディスプレイを製造する、ＬＥＤディスプレイの製造方法であって、上記ＬＥＤ基板と上記配線基板とを貼り合わせるに際し、上記ＬＥＤ基板は、上記ＬＥＤの上面に設けられた上記ＬＥＤ電極の予め定められた近傍領域に接着面を有しており、上記配線基板は、上記回路層上の予め定められた位置に設けられた弾性支持部材、該弾性支持部材上に設けられた上記配線基板電極、上記接着面に応じた位置に設けられ上記弾性支持部材の加圧時の縮みを抑制するストッパ層、該ストッパ層上に設けられ光硬化性及び熱硬化性を兼ね備えた接着層、を有しており、上記ＬＥＤの上記接着面と上記配線基板の上記接着層の上面とを位置合わせする工程と、上記配線基板に対して上記ＬＥＤ基板を加圧して貼り合わせる工程と、上記ＬＥＤ基板を加圧した状態で上記ウエハの他方の面から紫外光を照射して、上記接着層を硬化させて上記ＬＥＤを上記配線基板に仮接着する工程と、上記他方の面から上記レーザ光を照射して、上記ＬＥＤを上記ＬＥＤ基板から剥離する工程と、上記ＬＥＤが実装された後に上記接着層を加熱して、上記接着層をさらに硬化させることにより、上記ＬＥＤを上記配線基板に本接着する工程と、を含む。
本発明のＬＥＤディスプレイの製造方法によれば、上記配線基板に対して上記ＬＥＤ基板を加圧して貼り合わせたときに、上記ストッパ層が上記弾性支持部材の縮みを抑制するので、上記ＬＥＤを上記配線基板に本接着させた後に上記配線基板と各ＬＥＤとの間隔が一定に保たれる。
本発明によるＬＥＤディスプレイの製造方法を示す説明図である。 本発明によるＬＥＤディスプレイの製造方法の工程を示すフローチャートである。 図１に示すＬＥＤ基板の平面図である。 図３に示すＬＥＤ基板の一部を示す部分拡大図である。 図３に示すＬＥＤ基板の構造を示す説明図である。 図２に示す配線基板の作製の詳細な工程を示すフローチャートである。 図１に示す配線基板の一部を示す部分拡大平面図である。 図６に示す配線基板の構造を示す説明図である。 ＬＥＤ基板と配線基板との位置合わせを示す説明図である。 ＬＥＤ基板と配線基板との貼り合わせを示す説明図である。 図２に示す点灯検査、仮接着及びレーザリフトオフの詳細な工程を示すフローチャートである。 図２に示す修正の詳細な工程を示すフローチャートである。 不良品と判定されたＬＥＤが存在したＬＥＤ基板の一例を示す平面図である。 修正用ＬＥＤ基板の一例を示す平面図である。 ＬＥＤアレイ基板の構造を示す説明図である。 本発明によるＬＥＤディスプレイの製造方法により製造されたＬＥＤディスプレイの一例を示す平面図である。 変形例におけるＬＥＤ基板の平面図である。 変形例におけるＬＥＤ基板の構造を示す説明図である。 変形例における配線基板の平面図である。 変形例における配線基板の構造を示す説明図である。 変形例におけるＬＥＤアレイ基板の構造を示す説明図である。
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。
図１は、本発明によるＬＥＤディスプレイの製造方法を示す説明図である。図２は、本発明によるＬＥＤディスプレイの製造方法の工程を示すフローチャートである。以下の説明において、マイクロＬＥＤは、例えば、外形寸法が１０μｍ×３０μｍ以下であって、後述する点灯検査に合格し、発光が良好なＬＥＤを対象とする。また、本発明によるＬＥＤディスプレイの製造方法は、上記マイクロＬＥＤを用いたＬＥＤディスプレイを製造することを主な目的とするが、用途に応じて上記の外形寸法より大きいサイズのＬＥＤにも適用することができる。
上記ＬＥＤディスプレイの製造方法では、特徴として、図１の（ａ）〜（ｆ）に示す処理を含む。具体的には、この製造方法では、先ず、マイクロＬＥＤ基板１（以下、単に「ＬＥＤ基板１」という。）と配線基板２とを貼り合わせるに際し、位置合わせをする（（ａ）参照）。ここで、ＬＥＤ基板１には、光透過性のウエハ１０の一方の面（表面）上に予め定められた間隔で複数列にマイクロＬＥＤ１１（以下、単に「ＬＥＤ１１」という。）が生成されている。また、配線基板２は、ＬＥＤ１１を駆動する回路を支持体２１の一方の面上に積層した回路層２２と、回路層２２上に設けられた構造体２７を含む。
次に、上記ＬＥＤディスプレイの製造方法では、ＬＥＤ基板１を圧力Ｐで加圧して配線基板２に貼り合わせる（（ｂ）参照）。続いて、この製造方法では、圧力Ｐで加圧した状態で、ウエハ１０の他方の面（裏面）から紫外光ＵＶを照射してＬＥＤ１１を仮接着する（（ｃ）参照）。さらに、この製造方法では、その裏面からレーザ光Ｌを照射してレーザリフトオフ（LLO：Laser Lift Off）を実行し（（ｄ）参照）、圧力Ｐによる加圧を解放した後、ＬＥＤ基板１からＬＥＤ１１を剥離して（（ｅ）参照）、ＬＥＤ１１を配線基板２に実装し、ＬＥＤ１１をヒータｈで加熱して本接着する（（ｆ）参照）。この際、ＬＥＤ１１のＬＥＤ電極と配線基板２の配線基板電極とが接続して通電可能となる。
なお、この製造方法では、ＬＥＤ基板１を圧力Ｐで加圧して配線基板２に貼り合わせる処理の後に、ＬＥＤの点灯検査の工程を含めてもよい。また、図１（ｂ）〜（ｄ）では、加圧中の状態を矢印Ｐで表している。ここで、説明の便宜上、ＬＥＤ基板１と配線基板２とを貼り合せた状態の構造物を、「検査対象物３」という（図１（ｂ）〜（ｄ）参照）。また、全てのＬＥＤ１１が配線基板２に実装された状態の基板を「ＬＥＤアレイ基板４」という（図１（ｅ）、（ｆ）参照）。
上記ＬＥＤディスプレイの製造方法は、詳細には、図２に示すとおり、ＬＥＤ基板の作製（工程Ｓ１）、配線基板の作製（工程Ｓ２）、ＬＥＤ基板と配線基板との位置合わせ（工程Ｓ３）、ＬＥＤ基板と配線基板との貼り合わせ（工程Ｓ４）、点灯検査、仮接着及びレーザリフトオフ（工程Ｓ５）、ＬＥＤをＬＥＤ基板から剥離する処理（工程Ｓ６）、欠陥箇所がある場合の修正（工程Ｓ７，Ｓ８）、ＬＥＤの本接着（工程Ｓ９）、リブの生成（工程Ｓ１０）、蛍光材の塗布（工程Ｓ１１）及び保護膜、保護ガラスの取り付け（工程Ｓ１２）を含む。以下、この順序に従って、説明を続ける。
ＬＥＤ基板の作製（工程Ｓ１）は、例えば、気相成長法（Vapour Phase. Epitaxy）の一種であるＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて、ＬＥＤ１１を、ウエハ１０上に予め定められた間隔で複数列にＬＥＤを生成する処理を行なう。ＬＥＤ１１は、窒化ガリウム（ＧａＮ）を主材料として生成される。
ＬＥＤ１１は、波長が例えば２００ｎｍ〜３８０ｎｍの近紫外線の光を発するＬＥＤであってもよいし、又は、波長が例えば３８０ｎｍ〜５００ｎｍの青色光を発するＬＥＤであってもよい。すなわち、ＬＥＤ１１は、例えば、青色の波長帯域又は近紫外線の波長帯域の光を発するマイクロＬＥＤである。なお、マイクロＬＥＤを採用したＬＥＤディスプレイでは、上記の波長帯域の光を発するマイクロＬＥＤを採用することが、小型化に伴うＬＥＤの発光の観点から好ましい。これにより、好適な発光によるＬＥＤディスプレイを製造することができる。
図３は、図１に示すＬＥＤ基板の平面図である。本実施形態において、説明の便宜上、各ＬＥＤ１１は、ウエハ１０上において、例えば、図３に示すｘｙ座標で（０，０）〜（１７，１３）の位置に配置されていることとする。また、本実施形態では、ＬＥＤ基板１を矢印Ｄ方向（ｙ方向）に搬送可能としている。
図４は、図３に示すＬＥＤ基板の一部を示す部分拡大図である。但し、図４では、説明を分かりやすくするため、図３に示したＬＥＤ基板１の一部を切り出して、ＬＥＤ１１を３行６列に配置したＬＥＤ基板１を示している。ウエハ１０は、レーザリフトオフ用の基板として用いることができ、例えば、サファイア基板である。
図４において、ＬＥＤ１１は、例えば、化合物半導体１２、通電用のＬＥＤ電極１３ａ、１３ｂを含み、列方向（ｙ方向）にはｗ１のピッチの間隔が設けられ、行方向（ｘ方向）にはｗ２のピッチの間隔が設けられるように配置されている。このｗ１、ｗ２のピッチは、予め定められた間隔の一例である。なお、図４では、簡単のため、後述する図５（ｃ）に示す接着面１５ａ、１５ｂの図示を省略している。
図５は、図４に示すＬＥＤ基板の構造を示す説明図である。図５において、（ａ）は、図４のＡ−Ａ線断面図であり、（ｂ）は、（ａ）の破線ＤＬ１で囲む領域に示すＬＥＤ基板１の一部を示す部分拡大図である。（ｃ）は、（ｂ）に示すＬＥＤ基板１上のＬＥＤ１１の平面図である。ＬＥＤ１１は、レーザリフトオフ用の剥離層、発光層等の複数の階層を含む化合物半導体１２を有している。図５（ｂ）に示すとおり、化合物半導体１２の最下層に剥離層１４が設けられ、その化合物半導体１２の最上層の上面には、ＬＥＤ電極１３ａ、１３ｂが設けられている。なお、化合物半導体１２の最上層の上面は、ＬＥＤ１１の上面を意味し、以下の説明では、ＬＥＤ電極１３ａ、１３ｂが設けられている面を常に上面とする。
また、図５（ｃ）に示すとおり、ＬＥＤ１１は、化合物半導体１２の最上層の上面において、ＬＥＤ電極１３ａ、１３ｂの予め定められた近傍領域に長方形状の接着面１５ａ、１５ｂを有している点を特徴としている。ここで、予め定められた近傍領域とは、例えば、その最上層の上面においてＬＥＤ電極１３ａ、１３ｂの表面積を除く領域から、接着面として選択した領域である。詳細には、この近傍領域は、ＬＥＤ１１の接着面１５ａ、１５ｂと配線基板２（図７参照）の対応する接着層２６ａ、２６ｂの上面とが互いに接合するように設計された領域である。本実施形態では、例えば、接着面１５ａが接着層２６ａの上面と接合し、接着面１５ｂが接着層２６ｂの上面と接合するように構成されている。
次に、配線基板の作製（工程Ｓ２）について説明する。
図６は、図２に示す配線基板の作製の詳細な工程を示すフローチャートである。図６に示す配線基板の作製（工程Ｓ２）は、回路層の作製（工程Ｓ２１）、ストッパ層の作製（工程Ｓ２２）、フォトスペーサ（ＰＳ）の作製（工程Ｓ２３）、ＰＳ電極の作製（工程Ｓ２４）、接着層の作製（工程Ｓ２５）を含む。以下に説明するように、これらの５つの工程Ｓ２１〜Ｓ２５が実行されることにより、配線基板２が作製される。以下、配線基板２の構造を説明した後、配線基板２の作製における各工程の詳細について説明する。
図７は、図１に示す配線基板の一部を示す部分拡大平面図である。但し、図７では、図４に示すＬＥＤ基板１と対応させて示している。図８は、配線基板の構造を示す説明図である。図８において、（ａ）は、図７のＢ−Ｂ線断面図であり、（ｂ）は、電極付きフォトスペーサを説明する図である。（ｃ）は、図７のＡ−Ａ線断面図である。（ｄ）は、（ｃ）に示す破線ＤＬ２で囲む領域の配線基板２の一部示す部分拡大図である。
図７に示す配線基板２は、ＬＥＤ１１を駆動するものであって、図８（ａ）、（ｄ）に示すとおり、透光性を有する支持体２１と、その支持体２１上に積層された回路層２２と、図４に示すＬＥＤ基板１に対応して、予め定められた位置に配置された構造体２７で構成される。構造体２７は、ＬＥＤ１１と接合するものであって、フォトスペーサ２３、ＰＳ電極２４ａ、２４ｂ、ストッパ層２５ａ、２５ｂ、接着層２６ａ、２６ｂを含む。なお、図７では、ストッパ層２５ａ、２５ｂは隠れて見えないため、符号は省略している。ＰＳ電極２４ａ、２４ｂは、配線基板電極の一例であり、フォトスペーサ２３は、弾性支持部材の一例である。本実施形態では、弾性支持部材は、用途に応じて絶縁性又は導電性を有する。
上記構造体２７は、図７に示すとおり、３行６列に配置されている。すなわち、構造体２７は、列方向にはｗ３のピッチの間隔が設けられ、行方向にはｗ４のピッチの間隔が設けられるように配置されている。ここで、本実施形態では、位置合わせにおいて、ＬＥＤ基板１と配線基板２との位置合わせをしやすくするため、ｗ１とｗ３との間隔、ｗ２とｗ４との間隔をそれぞれ等しくしている。
支持体２１は、透明なガラス又はポリイミド等のフィルムであることが好ましい。フレキシブルなＬＥＤディスプレイとする場合には、例えばポリイミド等のフィルムが用いられる。以下の説明では、支持体２１は、一例として石英ガラスとする。
ここで、図８（ａ）に示すＢ−Ｂ線断面図を参照すると、フォトスペーサ２３は、例えば、側面が台形状になっており、加圧されたときに押しつぶされて左右方向に膨らむ。なお、説明の便宜上、フォトスペーサ２３と、そのフォトスペーサ２３上に積層されたＰＳ電極２４ａ、２４ｂとを合わせて、電極付きフォトスペーサ２８という。
図８（ｂ）において、電極付きフォトスペーサ２８の斜視図が描かれており、電極付きフォトスペーサ２８は、回路層２２上に積層された絶縁性のフォトスペーサ２３に対して、ＰＳ電極２４ａ、２４ｂが、一定の間隔で帯状に積層されている。図７に示す配線基板２の平面図では、ＰＳ電極２４ａ、２４ｂが直方形状に見えるが、実際には、フォトスペーサ２３の最上層の領域に積層されているＰＳ電極２４ａとＬＥＤ電極１３ａとが接合し、フォトスペーサ２３の最上層の領域に積層されているＰＳ電極２４ｂとＬＥＤ電極１３ｂとが接合する。
図８（ｃ）、（ｄ）を参照して、構造体２７の正面から見た位置関係がわかるように配線基板２を説明すると、配線基板２は、一例として、（１）支持体２１上に積層された回路層２２、（２）その回路層２２上の予め定められた位置に設けられたフォトスペーサ２３、（３）ＬＥＤ電極１３ａの位置に対応してフォトスペーサ２３上に設けられたＰＳ電極２４ａ、（４）ＬＥＤ電極１３ｂの位置に対応してフォトスペーサ２３上に設けられたＰＳ電極２４ｂ、（５）フォトスペーサ２３の位置に対応して設けられたストッパ層２５ａ、２５ｂ、（６）ストッパ層２５ａ上に設けられた接着層２６ａ、（７）ストッパ層２５ｂに設けられた接着層２６ｂを有する。回路層２２は、ＬＥＤ１１を駆動する回路を含む。ストッパ層２５ａ、２５ｂは、加圧時のフォトスペーサ２３の縮みを抑制するものである。接着層２６ａ、２６ｂは、光硬化性及び熱硬化性を兼ね備えたものである。
次に、配線基板２の作製（工程Ｓ２１〜Ｓ２５）の具体的な処理について説明する（図６参照）。回路層の作製（工程Ｓ２１）は、支持体２１上に回路層２２を作製する工程であって、配線基板２の支持体２１上にＬＥＤの点灯制御用パターン、ＴＦＴ（Thin Film Transistor）回路等を作製する処理を実行する。詳細には、成膜、パターンニング、エッチング、洗浄等の処理を組み合わせることにより、各ＬＥＤ１１を個別にオン駆動して点灯させ、又は、各ＬＥＤ１１を個別にオフ駆動して消灯させるための配線（点灯制御用パターン）やＴＦＴ回路等を設けた回路層２２が作製される。
ストッパ層の作製（工程Ｓ２２）は、ＬＥＤ基板１を加圧して配線基板２と貼り合わせるときに、ギャップ制御の働きをするストッパ層２５ａ、２５ｂを、上記回路層２２上でマトリクス状に作製する処理を実行する。つまり、ストッパ層２５ａ、２５ｂは、耐加圧性であって、基板同士（ＬＥＤ基板１と配線基板２）を貼り合わせたときに回路層２２の上面とＬＥＤ１１の上面との間隔を一定に保つ機能を有する。
ここで、ストッパ層２５ａ、２５ｂは、例えば、液晶ディスプレイ（ＬＣＤ）の基板製造等で用いられる感光性フォトレジストの材料を用いることにより、作製される。この感光性フォトレジストの材料は、フォトスペーサ２３よりも硬度が高く、耐加圧タイプのレジストの材料を採用している。
そして、ストッパ層の作製（工程Ｓ２２）では、回路層２２の上面の全面にフォトスペーサ用のレジストを塗布したのち、フォトマスクを使用して露光し、現像する。これにより、回路層２２上にストッパ層２５ａ、２５ｂがパターニング形成される。この場合、ストッパ層２５ａ、２５ｂの高さ方向の厚みが均一になるように作製されている。
なお、ストッパ層２５ａ、２５ｂの高さは、例えば５μｍである。但し、ストッパ層２５ａ、２５ｂの高さは、そのフォトスペーサ２３より低く、ＬＥＤ基板１を加圧して配線基板２と貼り合わせるときに、フォトスペーサ２３が変形したときの高さが、予め定めたギャップ間の距離を保つように設計されている。
続いて、フォトスペーサの作製（工程Ｓ２３）は、配線基板２上の回路端子とＬＥＤ電極１３ａ、１３ｂを接続するために、弾性のある絶縁性のレジスト材を配線基板２上に作製する処理を実行する。フォトスペーサ２３層の高さは、例えば８ｕｍである。
さらに、ＰＳ電極の作製（工程Ｓ２４）は、フォトスペーサ２３上にＬＥＤ電極１３ａ、１３ｂと接続するメタルパターンを作製する処理を実行する。メタルパターンは、ＰＳ電極２４ａ、２４ｂであって、スパッタリング、蒸着又はめっき等によって成膜される。したがって、ＰＳ電極２４ａ、２４ｂは、例えば、金又はアルミニウム等の良導電性の導電体膜により成膜されることでフォトスペーサ２３や回路層２２の一部領域に積層される（図８（ｂ）参照）。これにより、電極付きフォトスペーサ２８が形成される。
次に、接着層の作製（工程Ｓ２５）は、配線基板２のストッパ層２５ａ上に接着層２６ａを作製し、ストッパ層２５ｂ上に接着層２６ｂを作製する処理を実行する。接着層の作製（工程Ｓ２５）は、レジストタイプの紫外硬化及び熱硬化併用型の接着剤を使用し、露光及び現像によって、ストッパ層２５ａ上に接着層２６ａを積層し、ストッパ層２５ｂ上に接着層２６ｂを積層する。以上の工程Ｓ２１〜工程Ｓ２５を経ることにより、配線基板２が作製される。この紫外硬化及び熱硬化併用型の接着剤は、光硬化性及び熱硬化性を兼ね備えた接着層の一例である。
次に、位置合わせ（工程Ｓ３）からＬＥＤの本接着（工程Ｓ９）について、説明を続ける。位置合わせ（工程Ｓ３）は、ＬＥＤ基板１と配線基板２とを貼り合わせるに際し、位置合わせが可能な機構（図示省略）により、図５（ｃ）に示すＬＥＤ基板１の接着面１５ａ、１５ｂと、図８（ｄ）に示す配線基板２の接着層２６ａ、２６ｂの上面とが接合するように位置合わせする（図１（ａ）参照）。詳細には、位置合わせ（工程Ｓ３）では、例えば、配線基板２のフォトスペーサ２３上の電極部（ＰＳ電極２４ａ、２４ｂ）とウエハ１０上に生成されているＬＥＤ１１の電極部（ＬＥＤ電極１３ａ、１３ｂ）を２つの基板に設けられたアライメントマーク（図示省略）を利用して、位置合わせする。これにより、接着面１５ａと接着層２６ａの上面とが接合するように位置合わせされ、接着面１５ｂと接着層２６ｂの上面とが接合するように位置合わせされる。つまり、基板同士が位置合わせされることになる。
図９は、ＬＥＤ基板と配線基板との位置合わせを示す説明図である。説明をわかりやすくするため、図９では、図５（ａ）に示すＬＥＤ基板１と図８（ｃ）に示す配線基板２とを位置合わせした状態を表しており、ＬＥＤ基板１のウエハ１０の表面に生成されたＬＥＤ１１と、配線基板２の回路層２２上に生成された構造体２７とが、対向するようにして位置合わせされている。
貼り合わせ（工程Ｓ４）は、配線基板２にＬＥＤ基板１を貼り合わせる処理を実行する。具体的には、貼り合わせ（工程Ｓ４）は、位置合わせ（工程Ｓ３）により、基板同士を位置合わせした後、配線基板２にＬＥＤ基板１を加圧して貼り合せる（図１（ｂ）参照）本実施形態では、例えば、各ＬＥＤ１１について、ＬＥＤ電極１３ａがフォトスペーサ２３上のＰＳ電極２４ａと当接するように貼り合わされ、ＬＥＤ電極１３ｂがフォトスペーサ２３上のＰＳ電極２４ｂと当接するように貼り合わされる。
図１０は、ＬＥＤ基板と配線基板との貼り合わせを示す説明図である。図１０は、図９に示す位置合わせがされた後、図示省略の昇降機構によりＬＥＤ基板１が下降し、配線基板２にＬＥＤ基板１を圧力Ｐで加圧して貼り合わせた状態を表している。貼り合わせ（工程Ｓ４）では、図５（ｂ）に示すＬＥＤ電極１３ａが図８（ｄ）に示すＰＳ電極２４ａを押し、図５（ｂ）に示すＬＥＤ電極１３ｂが図８（ｄ）に示すＰＳ電極２４ｂを押すことで加圧することになる。その結果、図８（ｄ）に示すフォトスペーサ２３は、柔軟性を有しているためクッションのように縮む。一方、ストッパ層２５ａ上の接着層２６ａがＬＥＤ１１の接着面１５ａと当接し、ストッパ層２５ｂ上の接着層２６ｂがＬＥＤ１１の接着面１５ｂと当接すると、ストッパ層２５ａ、２５ｂの高さ方向の厚みによって、フォトスペーサ２３の加圧時の縮みが抑制される。これにより、ストッパ層２５ａ、２５ｂの高さ方向の厚みが均一であるため、ＬＥＤ１１の上面と回路層２２の上面との距離が、一定のギャップ（距離ｄ）に保たれることになる（図１０参照）。
つまり、加圧時にＬＥＤ基板１を配線基板２に対して強く押し当てることによって、フォトスペーサ２３は潰され、ＬＥＤ１１の接着面１５ａ、１５ｂが配線基板２上の接着層２６ａ、２６ｂへそれぞれ密着する。このとき、ＬＥＤ１１と配線基板２とのギャップはストッパ層２５ａ、２５ｂの高さ方向の厚みで制御可能であり、また、押し付けることによってＬＥＤ基板１のウエハ１０の湾曲、凹凸は改善され、平坦度が改善される。
次に、点灯検査、仮接着及びＬＬＯ（工程Ｓ５）について説明する。この工程は、ＬＥＤ１１を配線基板２に本接着する前に、事前に不良品のＬＥＤ１１を取り除くことを主な目的としている。
図１１は、図２に示す点灯検査、仮接着及びレーザリフトオフの詳細な工程を示すフローチャートである。点灯検査、仮接着及びＬＬＯ（工程Ｓ５）は、ＬＥＤの点灯検査（工程Ｓ５１、Ｓ５２）、ＬＥＤの仮接着（工程Ｓ５３）、検査完了の判定（工程Ｓ５４）及びレーザリフトオフ（工程Ｓ５５）を含む。
ＬＥＤの点灯検査（工程Ｓ５１）では、ＬＥＤ基板１と配線基板２とを貼り合せた後、ＬＥＤ基板１のＬＥＤ電極１３ａ、１３ｂ及び配線基板２のＰＳ電極２４ａ、２４ｂを介してＬＥＤ１１に個別に通電し、そのＬＥＤ１１の良否を判定する。この場合、ＬＥＤの点灯検査（工程Ｓ５１）では、例えば、配線基板２内の回路に電圧を加え、その回路の抵抗測定や撮像カメラによるＬＥＤ１１の発光観察によって点灯検査を行なう。ＬＥＤの点灯検査（工程Ｓ５１）では、図１（ｂ）に示す検査対象物３をステージ（図示省略）に載置し、１度の点灯検査により、検査対象物３の搬送方向と水平面で直交する方向の１列のＬＥＤ群に対して検査を行なう。つまり、本発明では、ＬＥＤ１１を配線基板２に本接着する前に、ＬＥＤ１１の点灯検査を容易に行なうことができる。
本実施形態では、検査対象物３の搬送方向を図３に示すＬＥＤ基板１の搬送方向Ｄと同じ向きとして説明する。また、図３において、ｘｙ座標で（０，０）〜（１７，０）に配置されているＬＥＤ１１をｘ（横）方向の第１列のＬＥＤ群とし、（０，１）〜（１７，１）に配置されているＬＥＤ１１をｘ方向の第２列のＬＥＤ群とし、・・・（途中省略）・・・、（０，１２）〜（１７，１２）に配置されているＬＥＤ１１をｘ方向の第１３列のＬＥＤ群とし、（０，１３）〜（１７，１３）に配置されているＬＥＤ１１をｘ方向の第１４列のＬＥＤ群とする。この場合、先ず、第１列から第１４列へと順番に点灯検査が行なわれる。
図１１において、点灯検査が正常の場合（工程Ｓ５２：Ｙｅｓ）、工程Ｓ５３に移行し、点灯検査が異常の場合（工程Ｓ５２：Ｎｏ）、工程Ｓ５４に移行する。ここで、正常とは、検査対象となる１列のＬＥＤ群の全てが点灯検査に合格して、発光が良好な良品と判定されたことを意味し、異常とは、検査対象となる１列のＬＥＤ群のうち、少なくとも１つのＬＥＤ１１が点灯検査に不合格となり、不良品と判定されたことを意味する。
ＬＥＤの仮接着（工程Ｓ５３）では、点灯検査をした１列のＬＥＤ群の全てが良品と判定された場合、図示省略の紫外光照射手段により、紫外光ＵＶを照射して接着層２６ａ、２６ｂを硬化させる。但し、仮接着は、レーザリフトオフの際、良品と判定されたＬＥＤ１１が配線基板２に転写される程度の仮固定（１次接着）を意味する。この場合、紫外光ＵＶの光源は波長３００〜４２０ｎｍのレーザダイオード（ＬＤ）や発光ダイオードであることが好ましい。つまり、ＬＥＤの仮接着（工程Ｓ５３）では、ウエハ１０の裏面から、ライン状にした紫外光ＵＶのビームを、点灯検査が正常であった１列のＬＥＤ群のみに照射して接着層２６ａ、２６ｂを硬化させる。
ＬＥＤの仮接着（工程Ｓ５３）では、接着層２６ａ、２６ｂを硬化する紫外光ＵＶの照射を制御することにより、ＬＥＤ１１毎の狭い領域又は広範囲での硬化を制御できる。したがって、ＬＥＤの仮接着（工程Ｓ５３）では、紫外硬化及び熱硬化併用型の接着剤を用いることにより、紫外光ＵＶの照射による局所的な接着が可能となり、良品と判定されたＬＥＤ１１に対しては仮接着し、不良品と判定されたＬＥＤ１１に対しては仮接着しない等の選択的な接着ができる。
検査完了の判定（工程Ｓ５４）では、点灯検査が完了したか否かを判定し、未完了の場合（工程Ｓ５４：Ｎｏ）、次の１列のＬＥＤ群を検査するため、工程Ｓ５１に戻る。一方、全ての列のＬＥＤ群に対して点灯検査が完了の場合（工程Ｓ５４：Ｙｅｓ）、工程Ｓ５５に移行する。
レーザリフトオフ（工程Ｓ５５）では、仮接着したＬＥＤ群をレーザリフトオフ（ＬＬＯ）する処理を行なう。この場合、検査対象物３がさらにレーザリフトオフを行なう装置に搬送される。レーザリフトオフ（工程Ｓ５５）では、例えば、本出願人の特願２０１７−００７３４２の明細書に記載の装置構成を用いてもよい。検査対象物３が搬送されて、第１列のＬＥＤ群がレーザ照射位置に位置決めされると、点灯検査が合格していた場合には、レーザリフトオフ（工程Ｓ５５）では、ライン状のレーザビームのレーザ光Ｌを、マスクパターンで照射対象のＬＥＤ群をターゲットとした上で、上記剥離層１４に焦点が合うように照射することにより、レーザリフトオフを実行する（図１（ｄ）参照）。なお、個別にＬＥＤ１１に対してレーザ照射する構成にしても良いが、１度に１列のＬＥＤ群に対してレーザ照射することにより効率化を図ることができる。
一方、点灯検査が不合格であった場合には、レーザリフトオフは実行されず、次の第２列のＬＥＤ群がレーザ照射位置に位置決めされる。以降、第１４列のＬＥＤ群まで同様の処理が繰り返されると、図２に示すＬＥＤを基板から剥離する処理（工程Ｓ６）に移行する。
ここで、レーザ光源は、紫外光領域のピコ秒レーザ（例えば、波長はＹＡＧレーザの４倍波、パルス幅は１０ｐｓｅｃ）であることが好ましい。詳細には、例えば、波長は２６３ｎｍ又は２６６ｎｍであって、パルス幅はピコ秒オーダのレーザであることが好ましい。このようなレーザ光源の選択により、レーザ照射によるＬＥＤ１１への悪影響を避けることができる。
つまり、レーザリフトオフ（工程Ｓ５５）では、仮接着の対象から除外したＬＥＤ１１（不良品）をレーザ光Ｌの照射対象から除外してＬＥＤ基板１に残留させる。したがって、本発明では、良品と判定されたＬＥＤ１１が仮接着及びレーザリフトオフの対象になることにより、次のＬＥＤを基板から剥離する処理（工程Ｓ６）で最終的に良品のＬＥＤ１１が配線基板２に実装されることになる。
ＬＥＤを基板から剥離する処理（工程Ｓ６）では、検査対象物３のうち、レーザリフトオフの実行結果によりＬＥＤ基板１から各ＬＥＤ１１を剥離する処理を行なう。なお、レーザリフトオフ（工程Ｓ５５）及びＬＥＤを基板から剥離する処理（工程Ｓ６）が、ウエハ１０の裏面からレーザ光を照射して、ＬＥＤ１１をＬＥＤ基板１から剥離する工程に相当する。
ここで、上述したとおり、点灯検査、仮接着及びＬＬＯ（工程Ｓ５）において、例えば、全てのＬＥＤ１１が良品と判定されていた場合、全てのＬＥＤ１１がＬＥＤ基板１から剥離されて、配線基板２に実装（転写）される（図１（ｅ）参照）。つまり、ＬＥＤ基板１から全てのＬＥＤ１１が剥離されて配線基板２に実装されると、ＬＥＤ基板１自体はウエハ１０になることを意味するので、図１（ｅ）では、ウエハ１０とＬＥＤアレイ基板４とが描かれている。一方、点灯検査、仮接着及びＬＬＯ（工程Ｓ５）で、不良品と判定されたＬＥＤ１１が存在した場合には、その列のＬＥＤ群は、配線基板２に実装されず、ＬＥＤ基板１と共に除去される。なお、点灯検査、仮接着及びＬＬＯ（工程Ｓ５）では、初めに、第１列〜１４列のＬＥＤ群についてＬＥＤの点灯検査をした後に、ＬＥＤの仮接着（工程Ｓ５３）をするようにしてもよい。
続いて、修正の有無が判定され、修正するＬＥＤがある場合（工程Ｓ７：Ｙｅｓ）、修正（工程Ｓ８）に移行し、修正するＬＥＤがない場合（工程Ｓ７：Ｎｏ）、ＬＥＤの本接着（工程Ｓ９）に移行する。
図１２は、図２に示す修正の詳細な工程を示すフローチャートである。修正（工程Ｓ８）は、不良品と判定されたＬＥＤを良品のＬＥＤに代替する工程である。図１３は、不良品と判定されたＬＥＤが存在したＬＥＤ基板の一例を示す平面図である。図１３に示すとおり、例えば、ｘ方向の第９列の（１５，８）に位置するＬＥＤ（黒色で示す）が不良品であると判定された場合、第９列については、上述したとおり、ＬＥＤの仮接着（工程Ｓ５３）、レーザリフトオフ（工程Ｓ５５）を実行しない。そのため、ＬＥＤ基板１には、第９列のＬＥＤ群が残留し、配線基板２では、第９列を除く他の列のＬＥＤ群が実装されることになる。
図１４は、修正用ＬＥＤ基板の一例を示す平面図である。修正用ＬＥＤ基板１ａは、１列のＬＥＤ群が配置されており、予めストックされているものである。図１４は、修正用ＬＥＤ基板１ａのウエハ１０ａがｘ方向１列のＬＥＤ群に対応して細長形状をしているものである。
修正用ＬＥＤの位置合わせ（工程Ｓ８１）では、修正用ＬＥＤ基板１ａを配線基板２に貼り合わせる際、ＬＥＤ１１の未実装の第９列に対応する位置に位置合わせする。次に、修正用ＬＥＤの貼り合わせ（工程Ｓ８２）では、修正用ＬＥＤ基板１ａを下降させて、加圧して貼り合わせる。そして、上述した工程Ｓ５１と同様に、修正用のＬＥＤの点灯検査をする（工程Ｓ８３）。
続いて、正常か否かが判定される（工程Ｓ８４）。具体的には、横１列のＬＥＤ群が良品と判定された場合（工程Ｓ８４：Ｙｅｓ）、正常であるとして、修正用の仮接着（工程Ｓ８５）に移行する。これに対し、横１列のＬＥＤ群の少なくとも１つが不良品と判定された場合（工程Ｓ８４：Ｎｏ）、異常であるとして、仮接着及びレーザリフトオフを行なわずに工程Ｓ８７に移行する。この場合、ＬＥＤを修正用ＬＥＤ基板から剥離する処理（工程Ｓ８７）では、修正用ＬＥＤ基板１ａを加圧した状態から解放した後に取り除き、工程Ｓ８８に移行する。
一方、修正用ＬＥＤの仮接着（工程Ｓ８５）では、修正用ＬＥＤ基板１ａに対して、紫外光ＵＶを照射して、各接着層２６ａ、２６ｂを硬化させる。続いて、修正用ＬＥＤのレーザリフトオフ（工程Ｓ８６）では、修正用ＬＥＤ基板１ａに対して、レーザリフトオフを行なう。さらに、ＬＥＤを修正用ＬＥＤ基板から剥離する処理（工程Ｓ８７）では、良品と判定されたＬＥＤ群を修正用ＬＥＤ基板１ａから剥離することにより、そのＬＥＤ群が配線基板２に追加して実装される。
次に、修正を要するＬＥＤ１１がなくなったか否かが判断される（工程Ｓ８８）。これは、工程Ｓ８４において、再度、不良品と判定されたＬＥＤ１１が発見された場合には、修正を要するＬＥＤ１１が依然として存在するため（工程Ｓ８８：Ｎｏ）、再度、工程Ｓ８１に戻り、新たに修正用ＬＥＤ基板１ａを用いて位置合わせが行なわれる。一方、工程Ｓ８４において、正常であれば、工程Ｓ８４〜工程Ｓ８６の処理が実行され、工程Ｓ８８で、修正を要するＬＥＤはなくなったと判定されるため（工程Ｓ８８：Ｙｅｓ）、図２に示す工程Ｓ９に移行する。
以上より、修正（工程Ｓ８）の処理をまとめると、先ず、不良品と判定されたＬＥＤ１１を含む１列のＬＥＤ群が欠けた状態で良品のＬＥＤが実装された配線基板２（以下「１列のＬＥＤ群が欠けた配線基板２」という。）と、代替用の１列のＬＥＤ群を有する修正用ＬＥＤ基板１ａとを用いて、位置合わせをする（工程Ｓ８１）。すなわち、工程Ｓ８１では、代替用の１列のＬＥＤ群の各接着面と１列のＬＥＤ群が欠けた配線基板２の対応する各接着層の上面とを位置合わせする。続いて、修正用ＬＥＤの貼り合わせ（工程Ｓ８２）では、修正用ＬＥＤ基板１ａと、１列のＬＥＤ群が欠けた配線基板２とを貼り合わせる。さらに、修正用ＬＥＤの点灯検査（工程Ｓ８３）でＬＥＤ群のＬＥＤ１１が良品と判定された場合、修正用ＬＥＤの仮接着（工程Ｓ８５）では、良品と判定されたＬＥＤ１１を仮接着する。修正用ＬＥＤのレーザリフトオフ（工程Ｓ８６）では、修正用ＬＥＤ基板１ａに対して、レーザリフトオフを行なう。ＬＥＤを修正用ＬＥＤ基板から剥離する処理（工程Ｓ８７）では、修正用ＬＥＤ基板１ａから良品と判定されたＬＥＤ１１を剥離する共に、１列のＬＥＤ群が欠けた配線基板２に良品と判定されたＬＥＤ１１を追加して実装する。これにより、修正（工程Ｓ８）では、不良品のＬＥＤ１１を配線基板２に実装しないで済む。
続いて、ＬＥＤの本接着（工程Ｓ９）では、各ＬＥＤ１１が仮接着された状態のＬＥＤアレイ基板４に対して、外部のヒータｈで加熱して、各接着層２６ａ、２６ｂをさらに熱硬化させることにより、各ＬＥＤ１１を本接着する（図１（ｆ）参照）。これにより、良品のＬＥＤ１１が実装されたＬＥＤアレイ基板４が作製される。
図１５は、ＬＥＤアレイ基板の構造を示す説明図である。図１５において、（ａ）は、ＬＥＤアレイ基板４の平面図であって、図４に示すＬＥＤ基板１の各ＬＥＤ１１が、図７に示す配線基板２に実装された状態を例示している。（ｂ）は、（ａ）のＡ−Ａ線断面図である。ＬＥＤアレイ基板４は、ＬＥＤ１１の上面と回路層２２の上面との距離（ギャップ）ｄが一定であり、正確なギャップ制御が可能となり、平坦度も改善される。また、接着面積を広くすることが可能となり、強固な接着が可能となる。
さらに、リブの生成（工程Ｓ１０）では、各ＬＥＤ１１に蛍光体を充填するためのリブ（遮光用の隔壁）を生成する処理を行なう。
次に、蛍光材の塗布工程（工程Ｓ１１）では、リブの中に、Ｒ、Ｇ、Ｂの蛍光材を注入（塗布）する。なお、工程Ｓ１０、Ｓ１１については、例えば、本出願人による特願２０１７−２３２７４３の明細書に記載された技術を適用してもよい。
続いて、保護膜、保護ガラスの取り付け工程（工程Ｓ１２）では、保護膜、保護ガラスの取り付けを行なう。以上の工程により、ＬＥＤディスプレイが製造される。
図１６は、ＬＥＤディスプレイを模式的に示す平面図である。図１６に示すＬＥＤディスプレイ１００は、カラー映像を表示するもので、ＬＥＤアレイ基板４と、蛍光発光層アレイ４０と、図示省略の保護膜や保護ガラスとを含む。
各ＬＥＤ１１上には、蛍光発光層アレイ４０が設けられている。この蛍光発光層アレイ４０は、ＬＥＤ１１から放射される励起光によって励起されて対応色の蛍光に夫々波長変換する複数の蛍光発光層４１を備えたものであり、赤色、緑色及び青色の各色対応の蛍光発光層４１が図示省略の隔壁（リブ）によって仕切られた状態でのＬＥＤアレイ基板４上（表示面側）に設けられている。
この蛍光発光層４１は、ＬＥＤ１１から放射される励起光によって励起されて対応色の蛍光に夫々波長変換するものであり、赤、緑、青の光三原色に対応させて各ＬＥＤ１１上に並べて設けられた赤色蛍光発光層４１Ｒ、緑色蛍光発光層４１Ｇ及び青色蛍光発光層４１Ｂで、対応色の蛍光色素（顔料又は染料）を含有する蛍光発光レジストである。なお、図１６においては、各色対応の蛍光発光層４１をストライプ状に設けた場合について示しているが、各ＬＥＤ１１に個別に対応させて設けてもよい。
以上より、本発明によれば、配線基板２と各ＬＥＤ１１との間隔が一定に保たれ、良好な発光が行なえるＬＥＤディスプレイを提供することができる。また、本発明によれば、点灯検査を組み込んだ場合、ウエハ１０からＬＥＤ１１を取り外すことなく点灯検査をすることができる。これにより、本発明によれば、良品のＬＥＤ１１を仮接着した後にレーザリフトオフを実行して配線基板２に実装し、不良品のＬＥＤ１１を実装させないで済むのでＬＥＤディスプレイの製造効率を向上させることができる。
次に、変形例について説明する。変形例では、上述した実施例と比較して、ＬＥＤ基板１と配線基板２との構造がそれぞれ異なるだけである。したがって、上述したフローチャートがそのまま適用される。なお、上述した内容と同じ構成要素について、説明が不要なものについては同じ符号を付して説明を省略し、相違点について主に詳述する。
図１７は、変形例におけるＬＥＤ基板の平面図である。但し、図１７では、図４と同様、一例として３行６列にマイクロＬＥＤ１１ａ（以下、単に「ＬＥＤ１１ａ」という。）を配置した場合のＬＥＤ基板１ｂを示している。ＬＥＤ基板１ｂは、複数のＬＥＤ１１ａをウエハ１０上にマトリクス状に配置して備えたものである。
ＬＥＤ１１ａは、例えば、化合物半導体１２、ＬＥＤ電極１３ｃ、１３ｄを含み、列方向（ｙ方向）にはｗ１のピッチの間隔が設けられ、行方向（ｘ方向）にはｗ２のピッチの間隔が設けられるように配置されている。
図１８は、変形例におけるＬＥＤ基板の構造を示す説明図である。図１８において、（ａ）は、図１７のＡ−Ａ線断面図であり、（ｂ）は、（ａ）の破線ＤＬ３で囲む領域に示すＬＥＤ基板１ｂの一部を示す部分拡大図である。（ｃ）は、（ｂ）に示すＬＥＤ基板１ｂ上のＬＥＤ１１ａの平面図である。ＬＥＤ１１ａは、ＬＥＤ１１と電極の位置及び接着面の位置が異なる点を除いては、同様の構成である。ＬＥＤ１１ａにおいて、化合物半導体１２の最上層の上面には、ＬＥＤ電極１３ｃ、１３ｄが両端部に設けられている。ＬＥＤ電極１３ｃ、１３ｄはＬＥＤ用電極の一例である。
また、図１８（ｃ）に示すとおり、ＬＥＤ１１ａは、化合物半導体１２の最上層の上面において、ＬＥＤ電極１３ｃ、１３ｄの予め定められた近傍領域に接着面１５ｃを１箇所有している点を特徴としている。ここで、変形例における予め定められた近傍領域とは、例えば、その最上層の上面においてＬＥＤ電極１３ｃ、１３ｄの表面積を除く領域から、接着面として選択した領域である。すなわち、変形例における予め定められた近傍領域は、ＬＥＤ１１ａの接着面１５ｃと後述する配線基板２ａ（図１９参照）の対応する接着層２６ｃの上面とが互いに接合するように設計された領域である。変形例では、接着面１５ｃが化合物半導体１２の最上層の上面の中央に設けられている。
図１９は、変形例における配線基板の平面図である。但し、図１９では、図１７に示すＬＥＤ基板１ｂと対応させて示している。図２０は、変形例における配線基板の構造を示す説明図である。図２０において、（ａ）は、図１９のＢ−Ｂ線断面図である。（ｂ）は、図１９のＡ−Ａ線断面図である。（ｃ）は、図２０（ｂ）に示す配線基板２ａの破線ＤＬ４で囲む領域の一部を示す部分拡大図である。
図１９に示す配線基板２ａは、ＬＥＤ１１ａを駆動するものであって、図２０（ｃ）に示す支持体２１と、その支持体２１上に積層された回路層２２ａと、図１７に示すＬＥＤ基板１ｂに対応して、予め定められた位置に配置された構造体２７ａで構成される。構造体２７ａは、フォトスペーサ２３ａ、２３ｂ、ＰＳ電極２４ｃ、２４ｄ、ストッパ層２５ｃ、接着層２６ｃを含む。
より詳細には、配線基板２ａは、ＬＥＤ１１ａを駆動する回路を含む回路層２２ａ上に設けられ、ＰＳ電極２４ｃを積層したフォトスペーサ２３ａ、ＰＳ電極２４ｄを積層したフォトスペーサ２３ｂ、ＬＥＤ１１ａの接着面１５ｃに応じて回路層２２ａ上の予め定められた位置に設けられ、加圧時のフォトスペーサ２３ａ、２３ｂの縮みを抑制するストッパ層２５ｃ、そのストッパ層２５ｃ上に設けられ、光硬化性及び熱硬化性を兼ね備えた接着層２６ｃを有する。ＰＳ電極２４ｃ、２４ｄは、配線基板電極の一例であり、フォトスペーサ２３ａ、２３ｂは、弾性支持部材の一例である。但し、フォトスペーサ２３ａ、２３ｂは、導電性を有している。
ここで、フォトスペーサ２３ａの最上層の領域に積層されているＰＳ電極２４ｃとＬＥＤ電極１３ｃとが接合し、フォトスペーサ２３ｂの最上層の領域に積層されている電極２４ｄとＬＥＤ電極１３ｄとが接合する。
なお、導電性を有するフォトスペーサ２３ａ、２３ｂを採用した場合には、ＰＳ電極２４ｃ、２４ｄを生成せず、ＬＥＤ１１ａのＬＥＤ電極１３ｃが、フォトスペーサ２３ａを配線基板電極として、直接接続し、ＬＥＤ１１ａのＬＥＤ電極１３ｄが、直接フォトスペーサ２３ｄを配線基板電極として、直接接続する構成にしてもよい。また、必要に応じて、フォトスペーサ２３ａ、２３ｂについては絶縁性を有するものとしてもよい。
図２１は、ＬＥＤアレイ基板の構造を示す説明図である。図２１において、（ａ）は、ＬＥＤアレイ基板４ａの平面図であって、図１７に示すＬＥＤ基板１ｂの各ＬＥＤ１１ａが、図１９に示す配線基板２ａに実装された状態を例示している。（ｂ）は、（ａ）のＡ−Ａ線断面図である。ＬＥＤアレイ基板４ａは、上述したＬＥＤアレイ基板４と同様、ＬＥＤ１１ａの上面と回路層２２ａの上面との距離（ギャップ）ｄ１が一定となるように構成されている。したがって、変形例においても正確なギャップ制御が可能となり、平坦度も改善される。また、接着面積を広くすることが可能となり、強固な接着が可能となる。そして、変形例では、ＬＥＤアレイ基板４ａを用いて、ＬＥＤディスプレイを製造することができる。
なお、本発明によるＬＥＤディスプレイを製造方法は、上記実施形態の各工程の実行順序に限定されず、例えば、図２に示す、ＬＥＤ基板の作製（工程Ｓ１）と配線基板の作製（工程Ｓ２）とは、順序が逆であってもよい。また、本発明によるＬＥＤディスプレイを製造方法は、予め、ＬＥＤ基板１、配線基板２を作製しておき、図２のフローチャートにおいて、ＬＥＤ基板と配線基板との位置合わせ（工程Ｓ３）から開始するようにしてもよい。
１、１ｂ…ＬＥＤ基板
１ａ…修正用ＬＥＤ基板
２、２ａ…配線基板
４、４ａ…ＬＥＤアレイ基板
１０…ウエハ
１１、１１ａ…ＬＥＤ
１２…化合物半導体
１３ａ、１３ｂ、１３ｃ、１３ｄ…ＬＥＤ電極
１５ａ、１５ｂ、１５ｃ…接着面
２１…支持体
２２、２２ａ…回路層
２３、２３ａ、２３ｂ…フォトスペーサ（弾性支持部材）
２４ａ、２４ｂ、２４ｃ、２４ｄ…ＰＳ電極（配線基板電極）
２５ａ、２５ｂ、２５ｃ…ストッパ層
２６ａ、２６ｂ、２６ｃ…接着層
１００…ＬＥＤディスプレイ

Claims (7)

  1. 光透過性のウエハの一方の面上に予め定められた間隔で複数列にＬＥＤが生成されたＬＥＤ基板と、該ＬＥＤを駆動する回路を一方の面上に積層した回路層を含む配線基板とを貼り合わせて、前記ウエハの他方の面からレーザ光を照射し、前記ＬＥＤ基板から前記ＬＥＤを剥離させて、前記ＬＥＤを前記配線基板に実装することで、ＬＥＤ電極と配線基板電極とを接続して通電可能とするＬＥＤディスプレイを製造する、ＬＥＤディスプレイの製造方法であって、
    前記ＬＥＤ基板と前記配線基板とを貼り合わせるに際し、前記ＬＥＤ基板は、前記ＬＥＤの上面に設けられた前記ＬＥＤ電極の予め定められた近傍領域に接着面を有しており、前記配線基板は、前記回路層上の予め定められた位置に設けられた弾性支持部材、該弾性支持部材上に設けられた前記配線基板電極、前記接着面に応じた位置に設けられ前記弾性支持部材の加圧時の縮みを抑制するストッパ層、該ストッパ層上に設けられ光硬化性及び熱硬化性を兼ね備えた接着層、を有しており、前記ＬＥＤの前記接着面と前記配線基板の前記接着層の上面とを位置合わせする工程と、
    前記配線基板に対して前記ＬＥＤ基板を加圧して貼り合わせる工程と、
    前記ＬＥＤ基板を加圧した状態で前記ウエハの他方の面から紫外光を照射して、前記接着層を硬化させて前記ＬＥＤを前記配線基板に仮接着する工程と、
    前記他方の面から前記レーザ光を照射して、前記ＬＥＤを前記ＬＥＤ基板から剥離する工程と、
    前記ＬＥＤが実装された後に前記接着層を加熱して、前記接着層をさらに硬化させることにより、前記ＬＥＤを前記配線基板に本接着する工程と、
    を含むことを特徴とするＬＥＤディスプレイの製造方法。
  2. 前記貼り合わせる工程の次に、前記ＬＥＤ基板のＬＥＤを検査する工程をさらに含み、
    前記ＬＥＤを検査する工程は、前記ＬＥＤ電極及び前記配線基板電極を介して前記ＬＥＤに個別に通電し、該ＬＥＤの良否を判定する請求項１に記載のＬＥＤディスプレイの製造方法。
  3. 前記ＬＥＤを検査する工程で前記ＬＥＤが良品と判定された場合には、前記仮接着する工程では、前記良品と判定されたＬＥＤを前記配線基板に仮接着し、前記剥離する工程では、前記良品と判定されたＬＥＤを前記ＬＥＤ基板から剥離して前記配線基板に実装する請求項２に記載のＬＥＤディスプレイの製造方法。
  4. 前記ＬＥＤを検査する工程で不良品と判定されたＬＥＤが存在した場合には、前記仮接着する工程では、少なくとも不良品と判定されたＬＥＤを前記仮接着の対象から除外し、前記剥離する工程では、前記仮接着の対象から除外したＬＥＤを前記レーザ光の照射対象から除外して前記ＬＥＤ基板に残留させる、請求項２に記載のＬＥＤディスプレイの製造方法。
  5. 前記仮接着する工程は、前記不良品と判定されたＬＥＤ含む１列のＬＥＤ群を前記仮接着の対象から除外し、
    前記剥離する工程は、前記１列のＬＥＤ群を前記レーザ光の照射対象から除外して、前記１列のＬＥＤ群を除く他の列のＬＥＤ群を前記ＬＥＤ基板から剥離して前記配線基板に実装する、請求項４に記載のＬＥＤディスプレイの製造方法。
  6. 前記不良品と判定されたＬＥＤを含む１列のＬＥＤ群が欠けた状態で良品のＬＥＤが実装された配線基板と、代替用の１列のＬＥＤ群を有するＬＥＤ基板とを用いて、前記代替用の１列のＬＥＤ群の各接着面と前記１列のＬＥＤ群が欠けた配線基板の対応する各接着層の上面とを位置合わせした後に前記貼り合わせる工程を実行し、前記ＬＥＤを検査する工程で前記ＬＥＤ群のＬＥＤが良品と判定された場合には、前記仮接着する工程では、前記良品と判定されたＬＥＤを前記１列のＬＥＤ群が欠けた配線基板に仮接着し、前記剥離する工程では、前記代替用の１列のＬＥＤ群を有するＬＥＤ基板から前記良品と判定されたＬＥＤを剥離すると共に、前記１列のＬＥＤ群が欠けた配線基板に前記良品と判定されたＬＥＤを追加して実装する請求項５に記載のＬＥＤディスプレイの製造方法。
  7. 前記ＬＥＤは、青色の波長帯域又は近紫外線の波長帯域の光を発するマイクロＬＥＤであることを特徴とする請求項１〜６の何れか１項に記載のＬＥＤディスプレイの製造方法。
JP2018019500A 2018-02-06 2018-02-06 Ｌｅｄディスプレイの製造方法 Active JP6916525B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018019500A JP6916525B2 (ja) 2018-02-06 2018-02-06 Ｌｅｄディスプレイの製造方法
KR1020207021574A KR20200115505A (ko) 2018-02-06 2019-01-18 Led 디스플레이의 제조 방법
CN201980011428.7A CN111684510A (zh) 2018-02-06 2019-01-18 Led显示器的制造方法
PCT/JP2019/001419 WO2019155848A1 (ja) 2018-02-06 2019-01-18 Ｌｅｄディスプレイの製造方法
TW108103707A TW201939790A (zh) 2018-02-06 2019-01-31 Ｌｅｄ顯示器之製造方法
US16/931,772 US20200402867A1 (en) 2018-02-06 2020-07-17 Method For Manufacturing Led Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018019500A JP6916525B2 (ja) 2018-02-06 2018-02-06 Ｌｅｄディスプレイの製造方法

Publications (2)

Publication Number Publication Date
JP2019138949A true JP2019138949A (ja) 2019-08-22
JP6916525B2 JP6916525B2 (ja) 2021-08-11

Family

ID=67547921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018019500A Active JP6916525B2 (ja) 2018-02-06 2018-02-06 Ｌｅｄディスプレイの製造方法

Country Status (6)

Country Link
US (1) US20200402867A1 (ja)
JP (1) JP6916525B2 (ja)
KR (1) KR20200115505A (ja)
CN (1) CN111684510A (ja)
TW (1) TW201939790A (ja)
WO (1) WO2019155848A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021052156A (ja) * 2019-09-20 2021-04-01 東貝光電科技股▲ふん▼有限公司Ｕｎｉｔｙ Ｏｐｔｏ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． マイクロｌｅｄパネルの製造方法及びマイクロｌｅｄパネル
WO2021075794A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Manufacturing method of display apparatus, interposer substrate, and computer program stored in readable medium
WO2021157432A1 (ja) * 2020-02-07 2021-08-12 ソニーセミコンダクタソリューションズ株式会社 表示装置
WO2021193135A1 (ja) * 2020-03-23 2021-09-30 東レエンジニアリング株式会社 実装方法、実装装置、および転写装置
WO2022102691A1 (ja) 2020-11-13 2022-05-19 積水化学工業株式会社 電子部品の製造方法、表示装置の製造方法、及び、支持テープ
WO2022163005A1 (ja) * 2021-01-29 2022-08-04 日東電工株式会社 電子部品転写用粘着シートおよび電子部品転写用粘着シートを用いた電子部品の加工方法
KR20220151599A (ko) 2020-03-09 2022-11-15 세키스이가가쿠 고교가부시키가이샤 전자 부품의 제조 방법, 및, 표시 장치의 제조 방법
JP7219373B1 (ja) * 2021-09-06 2023-02-07 積水化学工業株式会社 半導体装置製造用粘着テープ
WO2023033176A1 (ja) 2021-09-06 2023-03-09 積水化学工業株式会社 半導体装置製造用粘着テープ
KR20230132876A (ko) 2021-07-20 2023-09-18 신에츠 엔지니어링 가부시키가이샤 표시 기판의 첩합 장치 및 첩합 방법
JP7434037B2 (ja) 2020-04-03 2024-02-20 株式会社ジャパンディスプレイ 発光素子の実装方法および表示装置
JP7463153B2 (ja) 2020-03-23 2024-04-08 東レエンジニアリング株式会社 実装方法および実装装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757037B (zh) * 2021-01-06 2022-03-01 揚朋科技股份有限公司 顯示面板的修補方法
CN114141914B (zh) * 2021-12-01 2023-05-23 东莞市中麒光电技术有限公司 衬底剥离方法
CN116053387A (zh) * 2023-03-07 2023-05-02 惠科股份有限公司 显示面板制作方法与显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332184A (ja) * 2002-05-13 2003-11-21 Sony Corp 素子の転写方法
JP2007243076A (ja) * 2006-03-11 2007-09-20 Nichia Chem Ind Ltd 発光装置及び発光装置の製造方法
JP2008053289A (ja) * 2006-08-22 2008-03-06 Renesas Technology Corp 半導体装置の製造方法
JP2008109156A (ja) * 2007-12-25 2008-05-08 Sony Corp 電子部品及びその製造方法、これを用いた画像表示装置
JP2015184542A (ja) * 2014-03-25 2015-10-22 ソニー株式会社 表示パネルおよび表示パネルの製造方法
JP2016001704A (ja) * 2014-06-12 2016-01-07 三菱電機株式会社 映像表示装置、大型表示装置及び映像表示装置の製造方法
US20170148966A1 (en) * 2014-06-13 2017-05-25 Osram Opto Semiconductors Gmbh Surface-Mountable Semiconductor Component and Method for Producing Same
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
JP2017157724A (ja) * 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0333426B1 (en) * 1988-03-15 1996-07-10 Kabushiki Kaisha Toshiba Dynamic RAM
EP1048972A3 (en) * 1999-04-30 2004-03-10 Matsushita Electric Industrial Co., Ltd. Liquid crystal display element and manufacturing method thereof
JP4055817B2 (ja) 2000-07-18 2008-03-05 ソニー株式会社 画像表示装置
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
CN101576656B (zh) * 2005-02-23 2012-05-30 皮克斯特罗尼克斯公司 显示方法和装置
CN101562144B (zh) * 2005-03-23 2012-11-21 精工爱普生株式会社 半导体装置的制法、半导体装置的安装方法及安装结构
JP2008218918A (ja) * 2007-03-07 2008-09-18 Sanken Electric Co Ltd 半導体装置
JP2009151684A (ja) * 2007-12-21 2009-07-09 Sony Corp 触覚シート部材、入力装置及び電子機器
JP4730443B2 (ja) * 2009-02-04 2011-07-20 ソニー株式会社 表示装置
WO2010090085A1 (ja) * 2009-02-05 2010-08-12 旭硝子株式会社 偏光子付き積層体、支持体付き表示装置用パネル、表示装置用パネル、表示装置およびこれらの製造方法
KR20100138702A (ko) * 2009-06-25 2010-12-31 삼성전자주식회사 가상 세계 처리 장치 및 방법
JP2011054641A (ja) * 2009-08-31 2011-03-17 Nitto Denko Corp 被切断体からのダイシング表面保護テープの剥離除去方法
JP2011151268A (ja) * 2010-01-22 2011-08-04 Sharp Corp 発光装置
WO2011122352A1 (ja) * 2010-03-29 2011-10-06 シャープ株式会社 表示装置、圧力検出装置および表示装置の製造方法
CN103003745A (zh) * 2010-05-14 2013-03-27 三菱铅笔株式会社 电泳显示装置、电泳显示装置的制造方法和带粘接剂层的基材的制造方法
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
BR112013022916A2 (pt) * 2011-03-09 2016-12-06 Bayer Ip Gmbh reação do atuador de polímero eletroativo, aparelho, sistema, e método
KR101872027B1 (ko) * 2011-07-12 2018-06-27 삼성전자주식회사 전자기 공진 입력이 가능한 소프트 키를 구비하는 터치 스크린
TWI555862B (zh) * 2011-09-16 2016-11-01 V科技股份有限公司 蒸鍍遮罩、蒸鍍遮罩的製造方法及薄膜圖案形成方法
EP2768037B1 (en) * 2011-10-11 2015-07-29 Panasonic Intellectual Property Management Co., Ltd. Light-emission device, and illumination device using same
EP2876673A4 (en) * 2012-07-17 2015-11-18 Nitto Denko Corp METHOD OF MANUFACTURING A SEMICONDUCTOR COATED SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR ELEMENT
KR102078993B1 (ko) * 2013-06-07 2020-02-19 엘지디스플레이 주식회사 유기발광 디스플레이 장치
JP2015050359A (ja) * 2013-09-02 2015-03-16 日東電工株式会社 封止半導体素子および半導体装置の製造方法
CN203941937U (zh) * 2013-12-24 2014-11-12 大连德豪光电科技有限公司 一种led倒装芯片
JP6347635B2 (ja) * 2014-03-19 2018-06-27 デクセリアルズ株式会社 異方性導電接着剤
KR101860378B1 (ko) * 2014-04-04 2018-05-23 쿄세라 코포레이션 열경화성 수지 조성물, 반도체 장치 및 전기·전자 부품
KR101615528B1 (ko) * 2014-07-30 2016-04-26 류승봉 복합구조 형태를 갖는 투명 플렉시블 전극
EP4258844A3 (en) * 2014-09-30 2023-11-15 LG Display Co., Ltd. Flexible organic light emitting display device
CN104459987A (zh) * 2014-11-14 2015-03-25 北京智谷睿拓技术服务有限公司 像素密度可调的显示器及显示像素密度调整方法
JP2016172344A (ja) * 2015-03-17 2016-09-29 セイコーエプソン株式会社 電子デバイス、および、電子デバイスの製造方法
JP6582727B2 (ja) * 2015-08-21 2019-10-02 セイコーエプソン株式会社 接合構造体、圧電デバイス、液体噴射ヘッド、及び接合構造体の製造方法
CN206627934U (zh) * 2017-04-06 2017-11-10 厦门天马微电子有限公司 显示面板及显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332184A (ja) * 2002-05-13 2003-11-21 Sony Corp 素子の転写方法
JP2007243076A (ja) * 2006-03-11 2007-09-20 Nichia Chem Ind Ltd 発光装置及び発光装置の製造方法
JP2008053289A (ja) * 2006-08-22 2008-03-06 Renesas Technology Corp 半導体装置の製造方法
JP2008109156A (ja) * 2007-12-25 2008-05-08 Sony Corp 電子部品及びその製造方法、これを用いた画像表示装置
JP2015184542A (ja) * 2014-03-25 2015-10-22 ソニー株式会社 表示パネルおよび表示パネルの製造方法
JP2016001704A (ja) * 2014-06-12 2016-01-07 三菱電機株式会社 映像表示装置、大型表示装置及び映像表示装置の製造方法
US20170148966A1 (en) * 2014-06-13 2017-05-25 Osram Opto Semiconductors Gmbh Surface-Mountable Semiconductor Component and Method for Producing Same
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
JP2017157724A (ja) * 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021052156A (ja) * 2019-09-20 2021-04-01 東貝光電科技股▲ふん▼有限公司Ｕｎｉｔｙ Ｏｐｔｏ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． マイクロｌｅｄパネルの製造方法及びマイクロｌｅｄパネル
WO2021075794A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Manufacturing method of display apparatus, interposer substrate, and computer program stored in readable medium
US11710431B2 (en) 2019-10-15 2023-07-25 Samsung Electronics Co., Ltd. Manufacturing method of display apparatus, interposer substrate, and computer program stored in readable medium
WO2021157432A1 (ja) * 2020-02-07 2021-08-12 ソニーセミコンダクタソリューションズ株式会社 表示装置
KR20220151599A (ko) 2020-03-09 2022-11-15 세키스이가가쿠 고교가부시키가이샤 전자 부품의 제조 방법, 및, 표시 장치의 제조 방법
WO2021193135A1 (ja) * 2020-03-23 2021-09-30 東レエンジニアリング株式会社 実装方法、実装装置、および転写装置
JP7463153B2 (ja) 2020-03-23 2024-04-08 東レエンジニアリング株式会社 実装方法および実装装置
JP7434037B2 (ja) 2020-04-03 2024-02-20 株式会社ジャパンディスプレイ 発光素子の実装方法および表示装置
WO2022102691A1 (ja) 2020-11-13 2022-05-19 積水化学工業株式会社 電子部品の製造方法、表示装置の製造方法、及び、支持テープ
WO2022163005A1 (ja) * 2021-01-29 2022-08-04 日東電工株式会社 電子部品転写用粘着シートおよび電子部品転写用粘着シートを用いた電子部品の加工方法
KR20230132876A (ko) 2021-07-20 2023-09-18 신에츠 엔지니어링 가부시키가이샤 표시 기판의 첩합 장치 및 첩합 방법
JP7219373B1 (ja) * 2021-09-06 2023-02-07 積水化学工業株式会社 半導体装置製造用粘着テープ
WO2023033176A1 (ja) 2021-09-06 2023-03-09 積水化学工業株式会社 半導体装置製造用粘着テープ
KR20240057380A (ko) 2021-09-06 2024-05-02 세키스이가가쿠 고교가부시키가이샤 반도체 장치 제조용 점착 테이프

Also Published As

Publication number Publication date
US20200402867A1 (en) 2020-12-24
CN111684510A (zh) 2020-09-18
TW201939790A (zh) 2019-10-01
JP6916525B2 (ja) 2021-08-11
KR20200115505A (ko) 2020-10-07
WO2019155848A1 (ja) 2019-08-15

Similar Documents

Publication Publication Date Title
WO2019155848A1 (ja) Ｌｅｄディスプレイの製造方法
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
JP6630357B2 (ja) マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
WO2019082759A1 (ja) Ｌｅｄチップの検査方法、その検査装置及びｌｅｄディスプレイの製造方法
JP5533199B2 (ja) 素子の基板実装方法、および、その基板実装構造
TW202032817A (zh) 微型ｌｅｄ封裝構造、微型ｌｅｄ顯示器及微型ｌｅｄ顯示器之製造方法
WO2010050209A1 (ja) 電子部品と可撓性フィルム基板の接合方法および接合装置
JP2012119673A (ja) 半導体発光素子に蛍光体を塗布する方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
CN109920814B (zh) 显示基板及制造方法、显示装置
JP2020064118A (ja) キャリアフィルム、ｌｅｄ表示パネルのリペア方法及びｌｅｄ表示パネルのリペア装置
WO2021010079A1 (ja) 電子部品実装構造、電子部品実装方法及びｌｅｄ表示パネル
JP4882273B2 (ja) 素子実装基板、不良素子の修復方法及び画像表示装置
WO2020079921A1 (ja) リペア用セル、マイクロｌｅｄディスプレイ及びリペア用セルの製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
US20200373350A1 (en) Full-Color Led Display Panel And Method For Manufacturing Same
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法
WO2019151066A1 (ja) フルカラーｌｅｄ表示パネル及びその製造方法
JP7434037B2 (ja) 発光素子の実装方法および表示装置
JP4078830B2 (ja) 表示装置及び表示装置の製造方法
JP4967251B2 (ja) 画像表示装置の製造方法
JP2022158612A (ja) 電子部品の実装方法、表示装置、及び、回路基板
TWI715277B (zh) 顯示面板及其製造方法
JP2003271069A (ja) 有機エレクトロルミネセンスディスプレイパネルおよびその製造方法
JP2021009985A (ja) 電子部品実装構造、その実装方法及びｌｅｄチップ実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210709

R150 Certificate of patent or registration of utility model

Ref document number: 6916525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350