JP2019138949A - Ledディスプレイの製造方法 - Google Patents

Ledディスプレイの製造方法 Download PDF

Info

Publication number
JP2019138949A
JP2019138949A JP2018019500A JP2018019500A JP2019138949A JP 2019138949 A JP2019138949 A JP 2019138949A JP 2018019500 A JP2018019500 A JP 2018019500A JP 2018019500 A JP2018019500 A JP 2018019500A JP 2019138949 A JP2019138949 A JP 2019138949A
Authority
JP
Japan
Prior art keywords
led
substrate
wiring board
defective
leds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018019500A
Other languages
English (en)
Other versions
JP6916525B2 (ja
Inventor
良勝 柳川
Yoshikatsu Yanagawa
良勝 柳川
康一郎 深谷
Koichiro Fukaya
康一郎 深谷
直也 大倉
Naoya Okura
直也 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2018019500A priority Critical patent/JP6916525B2/ja
Priority to PCT/JP2019/001419 priority patent/WO2019155848A1/ja
Priority to CN201980011428.7A priority patent/CN111684510A/zh
Priority to KR1020207021574A priority patent/KR20200115505A/ko
Priority to TW108103707A priority patent/TW201939790A/zh
Publication of JP2019138949A publication Critical patent/JP2019138949A/ja
Priority to US16/931,772 priority patent/US20200402867A1/en
Application granted granted Critical
Publication of JP6916525B2 publication Critical patent/JP6916525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98Methods for disconnecting semiconductor or solid-state bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859Localised curing of parts of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874Ultraviolet [UV] curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】配線基板と各LEDとの間隔が一定に保たれるLEDディスプレイの製造方法を提供する。【解決手段】ウエハ10の一方の面上にLED11が生成されたLED基板1と、回路層22を含む配線基板2とを貼り合わせるに際し、LED基板はLED11の上面にLED電極と接着面とを有しており、配線基板は、弾性支持部材、配線基板電極、ストッパ層、接着層、を含む構造体27を有しており、接着面と接着層の上面とが接合するように位置合わせする工程と、配線基板に対してLED基板を加圧して貼り合わせる工程と、LED基板を加圧した状態でウエハの他方の面から紫外光UVを照射し、接着層を硬化させてLEDを配線基板に仮接着する工程と、他方の面からレーザ光Lを照射して、LEDをLED基板から剥離させる工程と、LEDが実装された後に接着層を加熱して、その接着層をさらに硬化させることによりLEDを配線基板に本接着する工程と、を含む。【選択図】図1

Description

本発明は、LED(Light Emitting Diode)ディスプレイの製造方法に関し、特に、複数のLEDを、弾性支持部材を介して配線基板に実装する際に、各LEDと配線基板との間隔が一定に保たれるLEDディスプレイの製造方法に係るものである。
従来から、LEDをマトリクス状に配列したLEDアレイを用いる画像表示装置が知られている(例えば、特許文献1参照)。このような画像表示装置の製造工程においては、例えば、サファイア基板上に生成されたLEDを、そのサファイア基板から剥離し、配線基板に取り付ける工程を含む。特許文献1では、この取り付ける工程において、LEDに設けられた電極が接合用導電材を介して配線基板に接続されている。この接合用導電材は、弾性支持部材の一種であって、加圧されることで変形し且つ電気的な接続を果たす材料からなる。
特開2007−073995号公報
しかしながら、上記のような接合用導電材を用いると、加圧時に各々の接合用導電材の高さにばらつきが生じやすい。そのため、配線基板に各LEDを接合用導電材を介して接着させた場合、配線基板と各LEDとの間隔が一定にならなくなるという問題が生じやすくなる。一方、加圧時の接合状態を考慮すると、加圧されることで変形する弾性支持部材を用いることが望ましい。
そこで、本発明は、このような問題点に対処し、複数のLEDを弾性支持部材を介して配線基板に接着して実装した場合、配線基板と各LEDとの間隔が一定に保たれるLEDディスプレイの製造方法を提供することを目的とする。
上記目的を達成するために、本発明のLEDディスプレイの製造方法は、光透過性のウエハの一方の面上に予め定められた間隔で複数列にLEDが生成されたLED基板と、該LEDを駆動する回路を一方の面上に積層した回路層を含む配線基板とを貼り合わせて、上記ウエハの他方の面からレーザ光を照射し、上記LED基板から上記LEDを剥離させて、上記LEDを上記配線基板に実装することで、LED電極と配線基板電極とを接続して通電可能とするLEDディスプレイを製造する、LEDディスプレイの製造方法であって、上記LED基板と上記配線基板とを貼り合わせるに際し、上記LED基板は、上記LEDの上面に設けられた上記LED電極の予め定められた近傍領域に接着面を有しており、上記配線基板は、上記回路層上の予め定められた位置に設けられた弾性支持部材、該弾性支持部材上に設けられた上記配線基板電極、上記接着面に応じた位置に設けられ上記弾性支持部材の加圧時の縮みを抑制するストッパ層、該ストッパ層上に設けられ光硬化性及び熱硬化性を兼ね備えた接着層、を有しており、上記LEDの上記接着面と上記配線基板の上記接着層の上面とを位置合わせする工程と、上記配線基板に対して上記LED基板を加圧して貼り合わせる工程と、上記LED基板を加圧した状態で上記ウエハの他方の面から紫外光を照射して、上記接着層を硬化させて上記LEDを上記配線基板に仮接着する工程と、上記他方の面から上記レーザ光を照射して、上記LEDを上記LED基板から剥離する工程と、上記LEDが実装された後に上記接着層を加熱して、上記接着層をさらに硬化させることにより、上記LEDを上記配線基板に本接着する工程と、を含む。
本発明のLEDディスプレイの製造方法によれば、上記配線基板に対して上記LED基板を加圧して貼り合わせたときに、上記ストッパ層が上記弾性支持部材の縮みを抑制するので、上記LEDを上記配線基板に本接着させた後に上記配線基板と各LEDとの間隔が一定に保たれる。
本発明によるLEDディスプレイの製造方法を示す説明図である。 本発明によるLEDディスプレイの製造方法の工程を示すフローチャートである。 図1に示すLED基板の平面図である。 図3に示すLED基板の一部を示す部分拡大図である。 図3に示すLED基板の構造を示す説明図である。 図2に示す配線基板の作製の詳細な工程を示すフローチャートである。 図1に示す配線基板の一部を示す部分拡大平面図である。 図6に示す配線基板の構造を示す説明図である。 LED基板と配線基板との位置合わせを示す説明図である。 LED基板と配線基板との貼り合わせを示す説明図である。 図2に示す点灯検査、仮接着及びレーザリフトオフの詳細な工程を示すフローチャートである。 図2に示す修正の詳細な工程を示すフローチャートである。 不良品と判定されたLEDが存在したLED基板の一例を示す平面図である。 修正用LED基板の一例を示す平面図である。 LEDアレイ基板の構造を示す説明図である。 本発明によるLEDディスプレイの製造方法により製造されたLEDディスプレイの一例を示す平面図である。 変形例におけるLED基板の平面図である。 変形例におけるLED基板の構造を示す説明図である。 変形例における配線基板の平面図である。 変形例における配線基板の構造を示す説明図である。 変形例におけるLEDアレイ基板の構造を示す説明図である。
以下、本発明の実施形態を添付図面に基づいて詳細に説明する。
図1は、本発明によるLEDディスプレイの製造方法を示す説明図である。図2は、本発明によるLEDディスプレイの製造方法の工程を示すフローチャートである。以下の説明において、マイクロLEDは、例えば、外形寸法が10μm×30μm以下であって、後述する点灯検査に合格し、発光が良好なLEDを対象とする。また、本発明によるLEDディスプレイの製造方法は、上記マイクロLEDを用いたLEDディスプレイを製造することを主な目的とするが、用途に応じて上記の外形寸法より大きいサイズのLEDにも適用することができる。
上記LEDディスプレイの製造方法では、特徴として、図1の(a)〜(f)に示す処理を含む。具体的には、この製造方法では、先ず、マイクロLED基板1(以下、単に「LED基板1」という。)と配線基板2とを貼り合わせるに際し、位置合わせをする((a)参照)。ここで、LED基板1には、光透過性のウエハ10の一方の面(表面)上に予め定められた間隔で複数列にマイクロLED11(以下、単に「LED11」という。)が生成されている。また、配線基板2は、LED11を駆動する回路を支持体21の一方の面上に積層した回路層22と、回路層22上に設けられた構造体27を含む。
次に、上記LEDディスプレイの製造方法では、LED基板1を圧力Pで加圧して配線基板2に貼り合わせる((b)参照)。続いて、この製造方法では、圧力Pで加圧した状態で、ウエハ10の他方の面(裏面)から紫外光UVを照射してLED11を仮接着する((c)参照)。さらに、この製造方法では、その裏面からレーザ光Lを照射してレーザリフトオフ(LLO:Laser Lift Off)を実行し((d)参照)、圧力Pによる加圧を解放した後、LED基板1からLED11を剥離して((e)参照)、LED11を配線基板2に実装し、LED11をヒータhで加熱して本接着する((f)参照)。この際、LED11のLED電極と配線基板2の配線基板電極とが接続して通電可能となる。
なお、この製造方法では、LED基板1を圧力Pで加圧して配線基板2に貼り合わせる処理の後に、LEDの点灯検査の工程を含めてもよい。また、図1(b)〜(d)では、加圧中の状態を矢印Pで表している。ここで、説明の便宜上、LED基板1と配線基板2とを貼り合せた状態の構造物を、「検査対象物3」という(図1(b)〜(d)参照)。また、全てのLED11が配線基板2に実装された状態の基板を「LEDアレイ基板4」という(図1(e)、(f)参照)。
上記LEDディスプレイの製造方法は、詳細には、図2に示すとおり、LED基板の作製(工程S1)、配線基板の作製(工程S2)、LED基板と配線基板との位置合わせ(工程S3)、LED基板と配線基板との貼り合わせ(工程S4)、点灯検査、仮接着及びレーザリフトオフ(工程S5)、LEDをLED基板から剥離する処理(工程S6)、欠陥箇所がある場合の修正(工程S7,S8)、LEDの本接着(工程S9)、リブの生成(工程S10)、蛍光材の塗布(工程S11)及び保護膜、保護ガラスの取り付け(工程S12)を含む。以下、この順序に従って、説明を続ける。
LED基板の作製(工程S1)は、例えば、気相成長法(Vapour Phase. Epitaxy)の一種であるMOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、LED11を、ウエハ10上に予め定められた間隔で複数列にLEDを生成する処理を行なう。LED11は、窒化ガリウム(GaN)を主材料として生成される。
LED11は、波長が例えば200nm〜380nmの近紫外線の光を発するLEDであってもよいし、又は、波長が例えば380nm〜500nmの青色光を発するLEDであってもよい。すなわち、LED11は、例えば、青色の波長帯域又は近紫外線の波長帯域の光を発するマイクロLEDである。なお、マイクロLEDを採用したLEDディスプレイでは、上記の波長帯域の光を発するマイクロLEDを採用することが、小型化に伴うLEDの発光の観点から好ましい。これにより、好適な発光によるLEDディスプレイを製造することができる。
図3は、図1に示すLED基板の平面図である。本実施形態において、説明の便宜上、各LED11は、ウエハ10上において、例えば、図3に示すxy座標で(0,0)〜(17,13)の位置に配置されていることとする。また、本実施形態では、LED基板1を矢印D方向(y方向)に搬送可能としている。
図4は、図3に示すLED基板の一部を示す部分拡大図である。但し、図4では、説明を分かりやすくするため、図3に示したLED基板1の一部を切り出して、LED11を3行6列に配置したLED基板1を示している。ウエハ10は、レーザリフトオフ用の基板として用いることができ、例えば、サファイア基板である。
図4において、LED11は、例えば、化合物半導体12、通電用のLED電極13a、13bを含み、列方向(y方向)にはwのピッチの間隔が設けられ、行方向(x方向)にはwのピッチの間隔が設けられるように配置されている。このw、wのピッチは、予め定められた間隔の一例である。なお、図4では、簡単のため、後述する図5(c)に示す接着面15a、15bの図示を省略している。
図5は、図4に示すLED基板の構造を示す説明図である。図5において、(a)は、図4のA−A線断面図であり、(b)は、(a)の破線DL1で囲む領域に示すLED基板1の一部を示す部分拡大図である。(c)は、(b)に示すLED基板1上のLED11の平面図である。LED11は、レーザリフトオフ用の剥離層、発光層等の複数の階層を含む化合物半導体12を有している。図5(b)に示すとおり、化合物半導体12の最下層に剥離層14が設けられ、その化合物半導体12の最上層の上面には、LED電極13a、13bが設けられている。なお、化合物半導体12の最上層の上面は、LED11の上面を意味し、以下の説明では、LED電極13a、13bが設けられている面を常に上面とする。
また、図5(c)に示すとおり、LED11は、化合物半導体12の最上層の上面において、LED電極13a、13bの予め定められた近傍領域に長方形状の接着面15a、15bを有している点を特徴としている。ここで、予め定められた近傍領域とは、例えば、その最上層の上面においてLED電極13a、13bの表面積を除く領域から、接着面として選択した領域である。詳細には、この近傍領域は、LED11の接着面15a、15bと配線基板2(図7参照)の対応する接着層26a、26bの上面とが互いに接合するように設計された領域である。本実施形態では、例えば、接着面15aが接着層26aの上面と接合し、接着面15bが接着層26bの上面と接合するように構成されている。
次に、配線基板の作製(工程S2)について説明する。
図6は、図2に示す配線基板の作製の詳細な工程を示すフローチャートである。図6に示す配線基板の作製(工程S2)は、回路層の作製(工程S21)、ストッパ層の作製(工程S22)、フォトスペーサ(PS)の作製(工程S23)、PS電極の作製(工程S24)、接着層の作製(工程S25)を含む。以下に説明するように、これらの5つの工程S21〜S25が実行されることにより、配線基板2が作製される。以下、配線基板2の構造を説明した後、配線基板2の作製における各工程の詳細について説明する。
図7は、図1に示す配線基板の一部を示す部分拡大平面図である。但し、図7では、図4に示すLED基板1と対応させて示している。図8は、配線基板の構造を示す説明図である。図8において、(a)は、図7のB−B線断面図であり、(b)は、電極付きフォトスペーサを説明する図である。(c)は、図7のA−A線断面図である。(d)は、(c)に示す破線DL2で囲む領域の配線基板2の一部示す部分拡大図である。
図7に示す配線基板2は、LED11を駆動するものであって、図8(a)、(d)に示すとおり、透光性を有する支持体21と、その支持体21上に積層された回路層22と、図4に示すLED基板1に対応して、予め定められた位置に配置された構造体27で構成される。構造体27は、LED11と接合するものであって、フォトスペーサ23、PS電極24a、24b、ストッパ層25a、25b、接着層26a、26bを含む。なお、図7では、ストッパ層25a、25bは隠れて見えないため、符号は省略している。PS電極24a、24bは、配線基板電極の一例であり、フォトスペーサ23は、弾性支持部材の一例である。本実施形態では、弾性支持部材は、用途に応じて絶縁性又は導電性を有する。
上記構造体27は、図7に示すとおり、3行6列に配置されている。すなわち、構造体27は、列方向にはwのピッチの間隔が設けられ、行方向にはwのピッチの間隔が設けられるように配置されている。ここで、本実施形態では、位置合わせにおいて、LED基板1と配線基板2との位置合わせをしやすくするため、wとwとの間隔、wとwとの間隔をそれぞれ等しくしている。
支持体21は、透明なガラス又はポリイミド等のフィルムであることが好ましい。フレキシブルなLEDディスプレイとする場合には、例えばポリイミド等のフィルムが用いられる。以下の説明では、支持体21は、一例として石英ガラスとする。
ここで、図8(a)に示すB−B線断面図を参照すると、フォトスペーサ23は、例えば、側面が台形状になっており、加圧されたときに押しつぶされて左右方向に膨らむ。なお、説明の便宜上、フォトスペーサ23と、そのフォトスペーサ23上に積層されたPS電極24a、24bとを合わせて、電極付きフォトスペーサ28という。
図8(b)において、電極付きフォトスペーサ28の斜視図が描かれており、電極付きフォトスペーサ28は、回路層22上に積層された絶縁性のフォトスペーサ23に対して、PS電極24a、24bが、一定の間隔で帯状に積層されている。図7に示す配線基板2の平面図では、PS電極24a、24bが直方形状に見えるが、実際には、フォトスペーサ23の最上層の領域に積層されているPS電極24aとLED電極13aとが接合し、フォトスペーサ23の最上層の領域に積層されているPS電極24bとLED電極13bとが接合する。
図8(c)、(d)を参照して、構造体27の正面から見た位置関係がわかるように配線基板2を説明すると、配線基板2は、一例として、(1)支持体21上に積層された回路層22、(2)その回路層22上の予め定められた位置に設けられたフォトスペーサ23、(3)LED電極13aの位置に対応してフォトスペーサ23上に設けられたPS電極24a、(4)LED電極13bの位置に対応してフォトスペーサ23上に設けられたPS電極24b、(5)フォトスペーサ23の位置に対応して設けられたストッパ層25a、25b、(6)ストッパ層25a上に設けられた接着層26a、(7)ストッパ層25bに設けられた接着層26bを有する。回路層22は、LED11を駆動する回路を含む。ストッパ層25a、25bは、加圧時のフォトスペーサ23の縮みを抑制するものである。接着層26a、26bは、光硬化性及び熱硬化性を兼ね備えたものである。
次に、配線基板2の作製(工程S21〜S25)の具体的な処理について説明する(図6参照)。回路層の作製(工程S21)は、支持体21上に回路層22を作製する工程であって、配線基板2の支持体21上にLEDの点灯制御用パターン、TFT(Thin Film Transistor)回路等を作製する処理を実行する。詳細には、成膜、パターンニング、エッチング、洗浄等の処理を組み合わせることにより、各LED11を個別にオン駆動して点灯させ、又は、各LED11を個別にオフ駆動して消灯させるための配線(点灯制御用パターン)やTFT回路等を設けた回路層22が作製される。
ストッパ層の作製(工程S22)は、LED基板1を加圧して配線基板2と貼り合わせるときに、ギャップ制御の働きをするストッパ層25a、25bを、上記回路層22上でマトリクス状に作製する処理を実行する。つまり、ストッパ層25a、25bは、耐加圧性であって、基板同士(LED基板1と配線基板2)を貼り合わせたときに回路層22の上面とLED11の上面との間隔を一定に保つ機能を有する。
ここで、ストッパ層25a、25bは、例えば、液晶ディスプレイ(LCD)の基板製造等で用いられる感光性フォトレジストの材料を用いることにより、作製される。この感光性フォトレジストの材料は、フォトスペーサ23よりも硬度が高く、耐加圧タイプのレジストの材料を採用している。
そして、ストッパ層の作製(工程S22)では、回路層22の上面の全面にフォトスペーサ用のレジストを塗布したのち、フォトマスクを使用して露光し、現像する。これにより、回路層22上にストッパ層25a、25bがパターニング形成される。この場合、ストッパ層25a、25bの高さ方向の厚みが均一になるように作製されている。
なお、ストッパ層25a、25bの高さは、例えば5μmである。但し、ストッパ層25a、25bの高さは、そのフォトスペーサ23より低く、LED基板1を加圧して配線基板2と貼り合わせるときに、フォトスペーサ23が変形したときの高さが、予め定めたギャップ間の距離を保つように設計されている。
続いて、フォトスペーサの作製(工程S23)は、配線基板2上の回路端子とLED電極13a、13bを接続するために、弾性のある絶縁性のレジスト材を配線基板2上に作製する処理を実行する。フォトスペーサ23層の高さは、例えば8umである。
さらに、PS電極の作製(工程S24)は、フォトスペーサ23上にLED電極13a、13bと接続するメタルパターンを作製する処理を実行する。メタルパターンは、PS電極24a、24bであって、スパッタリング、蒸着又はめっき等によって成膜される。したがって、PS電極24a、24bは、例えば、金又はアルミニウム等の良導電性の導電体膜により成膜されることでフォトスペーサ23や回路層22の一部領域に積層される(図8(b)参照)。これにより、電極付きフォトスペーサ28が形成される。
次に、接着層の作製(工程S25)は、配線基板2のストッパ層25a上に接着層26aを作製し、ストッパ層25b上に接着層26bを作製する処理を実行する。接着層の作製(工程S25)は、レジストタイプの紫外硬化及び熱硬化併用型の接着剤を使用し、露光及び現像によって、ストッパ層25a上に接着層26aを積層し、ストッパ層25b上に接着層26bを積層する。以上の工程S21〜工程S25を経ることにより、配線基板2が作製される。この紫外硬化及び熱硬化併用型の接着剤は、光硬化性及び熱硬化性を兼ね備えた接着層の一例である。
次に、位置合わせ(工程S3)からLEDの本接着(工程S9)について、説明を続ける。位置合わせ(工程S3)は、LED基板1と配線基板2とを貼り合わせるに際し、位置合わせが可能な機構(図示省略)により、図5(c)に示すLED基板1の接着面15a、15bと、図8(d)に示す配線基板2の接着層26a、26bの上面とが接合するように位置合わせする(図1(a)参照)。詳細には、位置合わせ(工程S3)では、例えば、配線基板2のフォトスペーサ23上の電極部(PS電極24a、24b)とウエハ10上に生成されているLED11の電極部(LED電極13a、13b)を2つの基板に設けられたアライメントマーク(図示省略)を利用して、位置合わせする。これにより、接着面15aと接着層26aの上面とが接合するように位置合わせされ、接着面15bと接着層26bの上面とが接合するように位置合わせされる。つまり、基板同士が位置合わせされることになる。
図9は、LED基板と配線基板との位置合わせを示す説明図である。説明をわかりやすくするため、図9では、図5(a)に示すLED基板1と図8(c)に示す配線基板2とを位置合わせした状態を表しており、LED基板1のウエハ10の表面に生成されたLED11と、配線基板2の回路層22上に生成された構造体27とが、対向するようにして位置合わせされている。
貼り合わせ(工程S4)は、配線基板2にLED基板1を貼り合わせる処理を実行する。具体的には、貼り合わせ(工程S4)は、位置合わせ(工程S3)により、基板同士を位置合わせした後、配線基板2にLED基板1を加圧して貼り合せる(図1(b)参照)本実施形態では、例えば、各LED11について、LED電極13aがフォトスペーサ23上のPS電極24aと当接するように貼り合わされ、LED電極13bがフォトスペーサ23上のPS電極24bと当接するように貼り合わされる。
図10は、LED基板と配線基板との貼り合わせを示す説明図である。図10は、図9に示す位置合わせがされた後、図示省略の昇降機構によりLED基板1が下降し、配線基板2にLED基板1を圧力Pで加圧して貼り合わせた状態を表している。貼り合わせ(工程S4)では、図5(b)に示すLED電極13aが図8(d)に示すPS電極24aを押し、図5(b)に示すLED電極13bが図8(d)に示すPS電極24bを押すことで加圧することになる。その結果、図8(d)に示すフォトスペーサ23は、柔軟性を有しているためクッションのように縮む。一方、ストッパ層25a上の接着層26aがLED11の接着面15aと当接し、ストッパ層25b上の接着層26bがLED11の接着面15bと当接すると、ストッパ層25a、25bの高さ方向の厚みによって、フォトスペーサ23の加圧時の縮みが抑制される。これにより、ストッパ層25a、25bの高さ方向の厚みが均一であるため、LED11の上面と回路層22の上面との距離が、一定のギャップ(距離d)に保たれることになる(図10参照)。
つまり、加圧時にLED基板1を配線基板2に対して強く押し当てることによって、フォトスペーサ23は潰され、LED11の接着面15a、15bが配線基板2上の接着層26a、26bへそれぞれ密着する。このとき、LED11と配線基板2とのギャップはストッパ層25a、25bの高さ方向の厚みで制御可能であり、また、押し付けることによってLED基板1のウエハ10の湾曲、凹凸は改善され、平坦度が改善される。
次に、点灯検査、仮接着及びLLO(工程S5)について説明する。この工程は、LED11を配線基板2に本接着する前に、事前に不良品のLED11を取り除くことを主な目的としている。
図11は、図2に示す点灯検査、仮接着及びレーザリフトオフの詳細な工程を示すフローチャートである。点灯検査、仮接着及びLLO(工程S5)は、LEDの点灯検査(工程S51、S52)、LEDの仮接着(工程S53)、検査完了の判定(工程S54)及びレーザリフトオフ(工程S55)を含む。
LEDの点灯検査(工程S51)では、LED基板1と配線基板2とを貼り合せた後、LED基板1のLED電極13a、13b及び配線基板2のPS電極24a、24bを介してLED11に個別に通電し、そのLED11の良否を判定する。この場合、LEDの点灯検査(工程S51)では、例えば、配線基板2内の回路に電圧を加え、その回路の抵抗測定や撮像カメラによるLED11の発光観察によって点灯検査を行なう。LEDの点灯検査(工程S51)では、図1(b)に示す検査対象物3をステージ(図示省略)に載置し、1度の点灯検査により、検査対象物3の搬送方向と水平面で直交する方向の1列のLED群に対して検査を行なう。つまり、本発明では、LED11を配線基板2に本接着する前に、LED11の点灯検査を容易に行なうことができる。
本実施形態では、検査対象物3の搬送方向を図3に示すLED基板1の搬送方向Dと同じ向きとして説明する。また、図3において、xy座標で(0,0)〜(17,0)に配置されているLED11をx(横)方向の第1列のLED群とし、(0,1)〜(17,1)に配置されているLED11をx方向の第2列のLED群とし、・・・(途中省略)・・・、(0,12)〜(17,12)に配置されているLED11をx方向の第13列のLED群とし、(0,13)〜(17,13)に配置されているLED11をx方向の第14列のLED群とする。この場合、先ず、第1列から第14列へと順番に点灯検査が行なわれる。
図11において、点灯検査が正常の場合(工程S52:Yes)、工程S53に移行し、点灯検査が異常の場合(工程S52:No)、工程S54に移行する。ここで、正常とは、検査対象となる1列のLED群の全てが点灯検査に合格して、発光が良好な良品と判定されたことを意味し、異常とは、検査対象となる1列のLED群のうち、少なくとも1つのLED11が点灯検査に不合格となり、不良品と判定されたことを意味する。
LEDの仮接着(工程S53)では、点灯検査をした1列のLED群の全てが良品と判定された場合、図示省略の紫外光照射手段により、紫外光UVを照射して接着層26a、26bを硬化させる。但し、仮接着は、レーザリフトオフの際、良品と判定されたLED11が配線基板2に転写される程度の仮固定(1次接着)を意味する。この場合、紫外光UVの光源は波長300〜420nmのレーザダイオード(LD)や発光ダイオードであることが好ましい。つまり、LEDの仮接着(工程S53)では、ウエハ10の裏面から、ライン状にした紫外光UVのビームを、点灯検査が正常であった1列のLED群のみに照射して接着層26a、26bを硬化させる。
LEDの仮接着(工程S53)では、接着層26a、26bを硬化する紫外光UVの照射を制御することにより、LED11毎の狭い領域又は広範囲での硬化を制御できる。したがって、LEDの仮接着(工程S53)では、紫外硬化及び熱硬化併用型の接着剤を用いることにより、紫外光UVの照射による局所的な接着が可能となり、良品と判定されたLED11に対しては仮接着し、不良品と判定されたLED11に対しては仮接着しない等の選択的な接着ができる。
検査完了の判定(工程S54)では、点灯検査が完了したか否かを判定し、未完了の場合(工程S54:No)、次の1列のLED群を検査するため、工程S51に戻る。一方、全ての列のLED群に対して点灯検査が完了の場合(工程S54:Yes)、工程S55に移行する。
レーザリフトオフ(工程S55)では、仮接着したLED群をレーザリフトオフ(LLO)する処理を行なう。この場合、検査対象物3がさらにレーザリフトオフを行なう装置に搬送される。レーザリフトオフ(工程S55)では、例えば、本出願人の特願2017−007342の明細書に記載の装置構成を用いてもよい。検査対象物3が搬送されて、第1列のLED群がレーザ照射位置に位置決めされると、点灯検査が合格していた場合には、レーザリフトオフ(工程S55)では、ライン状のレーザビームのレーザ光Lを、マスクパターンで照射対象のLED群をターゲットとした上で、上記剥離層14に焦点が合うように照射することにより、レーザリフトオフを実行する(図1(d)参照)。なお、個別にLED11に対してレーザ照射する構成にしても良いが、1度に1列のLED群に対してレーザ照射することにより効率化を図ることができる。
一方、点灯検査が不合格であった場合には、レーザリフトオフは実行されず、次の第2列のLED群がレーザ照射位置に位置決めされる。以降、第14列のLED群まで同様の処理が繰り返されると、図2に示すLEDを基板から剥離する処理(工程S6)に移行する。
ここで、レーザ光源は、紫外光領域のピコ秒レーザ(例えば、波長はYAGレーザの4倍波、パルス幅は10psec)であることが好ましい。詳細には、例えば、波長は263nm又は266nmであって、パルス幅はピコ秒オーダのレーザであることが好ましい。このようなレーザ光源の選択により、レーザ照射によるLED11への悪影響を避けることができる。
つまり、レーザリフトオフ(工程S55)では、仮接着の対象から除外したLED11(不良品)をレーザ光Lの照射対象から除外してLED基板1に残留させる。したがって、本発明では、良品と判定されたLED11が仮接着及びレーザリフトオフの対象になることにより、次のLEDを基板から剥離する処理(工程S6)で最終的に良品のLED11が配線基板2に実装されることになる。
LEDを基板から剥離する処理(工程S6)では、検査対象物3のうち、レーザリフトオフの実行結果によりLED基板1から各LED11を剥離する処理を行なう。なお、レーザリフトオフ(工程S55)及びLEDを基板から剥離する処理(工程S6)が、ウエハ10の裏面からレーザ光を照射して、LED11をLED基板1から剥離する工程に相当する。
ここで、上述したとおり、点灯検査、仮接着及びLLO(工程S5)において、例えば、全てのLED11が良品と判定されていた場合、全てのLED11がLED基板1から剥離されて、配線基板2に実装(転写)される(図1(e)参照)。つまり、LED基板1から全てのLED11が剥離されて配線基板2に実装されると、LED基板1自体はウエハ10になることを意味するので、図1(e)では、ウエハ10とLEDアレイ基板4とが描かれている。一方、点灯検査、仮接着及びLLO(工程S5)で、不良品と判定されたLED11が存在した場合には、その列のLED群は、配線基板2に実装されず、LED基板1と共に除去される。なお、点灯検査、仮接着及びLLO(工程S5)では、初めに、第1列〜14列のLED群についてLEDの点灯検査をした後に、LEDの仮接着(工程S53)をするようにしてもよい。
続いて、修正の有無が判定され、修正するLEDがある場合(工程S7:Yes)、修正(工程S8)に移行し、修正するLEDがない場合(工程S7:No)、LEDの本接着(工程S9)に移行する。
図12は、図2に示す修正の詳細な工程を示すフローチャートである。修正(工程S8)は、不良品と判定されたLEDを良品のLEDに代替する工程である。図13は、不良品と判定されたLEDが存在したLED基板の一例を示す平面図である。図13に示すとおり、例えば、x方向の第9列の(15,8)に位置するLED(黒色で示す)が不良品であると判定された場合、第9列については、上述したとおり、LEDの仮接着(工程S53)、レーザリフトオフ(工程S55)を実行しない。そのため、LED基板1には、第9列のLED群が残留し、配線基板2では、第9列を除く他の列のLED群が実装されることになる。
図14は、修正用LED基板の一例を示す平面図である。修正用LED基板1aは、1列のLED群が配置されており、予めストックされているものである。図14は、修正用LED基板1aのウエハ10aがx方向1列のLED群に対応して細長形状をしているものである。
修正用LEDの位置合わせ(工程S81)では、修正用LED基板1aを配線基板2に貼り合わせる際、LED11の未実装の第9列に対応する位置に位置合わせする。次に、修正用LEDの貼り合わせ(工程S82)では、修正用LED基板1aを下降させて、加圧して貼り合わせる。そして、上述した工程S51と同様に、修正用のLEDの点灯検査をする(工程S83)。
続いて、正常か否かが判定される(工程S84)。具体的には、横1列のLED群が良品と判定された場合(工程S84:Yes)、正常であるとして、修正用の仮接着(工程S85)に移行する。これに対し、横1列のLED群の少なくとも1つが不良品と判定された場合(工程S84:No)、異常であるとして、仮接着及びレーザリフトオフを行なわずに工程S87に移行する。この場合、LEDを修正用LED基板から剥離する処理(工程S87)では、修正用LED基板1aを加圧した状態から解放した後に取り除き、工程S88に移行する。
一方、修正用LEDの仮接着(工程S85)では、修正用LED基板1aに対して、紫外光UVを照射して、各接着層26a、26bを硬化させる。続いて、修正用LEDのレーザリフトオフ(工程S86)では、修正用LED基板1aに対して、レーザリフトオフを行なう。さらに、LEDを修正用LED基板から剥離する処理(工程S87)では、良品と判定されたLED群を修正用LED基板1aから剥離することにより、そのLED群が配線基板2に追加して実装される。
次に、修正を要するLED11がなくなったか否かが判断される(工程S88)。これは、工程S84において、再度、不良品と判定されたLED11が発見された場合には、修正を要するLED11が依然として存在するため(工程S88:No)、再度、工程S81に戻り、新たに修正用LED基板1aを用いて位置合わせが行なわれる。一方、工程S84において、正常であれば、工程S84〜工程S86の処理が実行され、工程S88で、修正を要するLEDはなくなったと判定されるため(工程S88:Yes)、図2に示す工程S9に移行する。
以上より、修正(工程S8)の処理をまとめると、先ず、不良品と判定されたLED11を含む1列のLED群が欠けた状態で良品のLEDが実装された配線基板2(以下「1列のLED群が欠けた配線基板2」という。)と、代替用の1列のLED群を有する修正用LED基板1aとを用いて、位置合わせをする(工程S81)。すなわち、工程S81では、代替用の1列のLED群の各接着面と1列のLED群が欠けた配線基板2の対応する各接着層の上面とを位置合わせする。続いて、修正用LEDの貼り合わせ(工程S82)では、修正用LED基板1aと、1列のLED群が欠けた配線基板2とを貼り合わせる。さらに、修正用LEDの点灯検査(工程S83)でLED群のLED11が良品と判定された場合、修正用LEDの仮接着(工程S85)では、良品と判定されたLED11を仮接着する。修正用LEDのレーザリフトオフ(工程S86)では、修正用LED基板1aに対して、レーザリフトオフを行なう。LEDを修正用LED基板から剥離する処理(工程S87)では、修正用LED基板1aから良品と判定されたLED11を剥離する共に、1列のLED群が欠けた配線基板2に良品と判定されたLED11を追加して実装する。これにより、修正(工程S8)では、不良品のLED11を配線基板2に実装しないで済む。
続いて、LEDの本接着(工程S9)では、各LED11が仮接着された状態のLEDアレイ基板4に対して、外部のヒータhで加熱して、各接着層26a、26bをさらに熱硬化させることにより、各LED11を本接着する(図1(f)参照)。これにより、良品のLED11が実装されたLEDアレイ基板4が作製される。
図15は、LEDアレイ基板の構造を示す説明図である。図15において、(a)は、LEDアレイ基板4の平面図であって、図4に示すLED基板1の各LED11が、図7に示す配線基板2に実装された状態を例示している。(b)は、(a)のA−A線断面図である。LEDアレイ基板4は、LED11の上面と回路層22の上面との距離(ギャップ)dが一定であり、正確なギャップ制御が可能となり、平坦度も改善される。また、接着面積を広くすることが可能となり、強固な接着が可能となる。
さらに、リブの生成(工程S10)では、各LED11に蛍光体を充填するためのリブ(遮光用の隔壁)を生成する処理を行なう。
次に、蛍光材の塗布工程(工程S11)では、リブの中に、R、G、Bの蛍光材を注入(塗布)する。なお、工程S10、S11については、例えば、本出願人による特願2017−232743の明細書に記載された技術を適用してもよい。
続いて、保護膜、保護ガラスの取り付け工程(工程S12)では、保護膜、保護ガラスの取り付けを行なう。以上の工程により、LEDディスプレイが製造される。
図16は、LEDディスプレイを模式的に示す平面図である。図16に示すLEDディスプレイ100は、カラー映像を表示するもので、LEDアレイ基板4と、蛍光発光層アレイ40と、図示省略の保護膜や保護ガラスとを含む。
各LED11上には、蛍光発光層アレイ40が設けられている。この蛍光発光層アレイ40は、LED11から放射される励起光によって励起されて対応色の蛍光に夫々波長変換する複数の蛍光発光層41を備えたものであり、赤色、緑色及び青色の各色対応の蛍光発光層41が図示省略の隔壁(リブ)によって仕切られた状態でのLEDアレイ基板4上(表示面側)に設けられている。
この蛍光発光層41は、LED11から放射される励起光によって励起されて対応色の蛍光に夫々波長変換するものであり、赤、緑、青の光三原色に対応させて各LED11上に並べて設けられた赤色蛍光発光層41R、緑色蛍光発光層41G及び青色蛍光発光層41Bで、対応色の蛍光色素(顔料又は染料)を含有する蛍光発光レジストである。なお、図16においては、各色対応の蛍光発光層41をストライプ状に設けた場合について示しているが、各LED11に個別に対応させて設けてもよい。
以上より、本発明によれば、配線基板2と各LED11との間隔が一定に保たれ、良好な発光が行なえるLEDディスプレイを提供することができる。また、本発明によれば、点灯検査を組み込んだ場合、ウエハ10からLED11を取り外すことなく点灯検査をすることができる。これにより、本発明によれば、良品のLED11を仮接着した後にレーザリフトオフを実行して配線基板2に実装し、不良品のLED11を実装させないで済むのでLEDディスプレイの製造効率を向上させることができる。
次に、変形例について説明する。変形例では、上述した実施例と比較して、LED基板1と配線基板2との構造がそれぞれ異なるだけである。したがって、上述したフローチャートがそのまま適用される。なお、上述した内容と同じ構成要素について、説明が不要なものについては同じ符号を付して説明を省略し、相違点について主に詳述する。
図17は、変形例におけるLED基板の平面図である。但し、図17では、図4と同様、一例として3行6列にマイクロLED11a(以下、単に「LED11a」という。)を配置した場合のLED基板1bを示している。LED基板1bは、複数のLED11aをウエハ10上にマトリクス状に配置して備えたものである。
LED11aは、例えば、化合物半導体12、LED電極13c、13dを含み、列方向(y方向)にはwのピッチの間隔が設けられ、行方向(x方向)にはwのピッチの間隔が設けられるように配置されている。
図18は、変形例におけるLED基板の構造を示す説明図である。図18において、(a)は、図17のA−A線断面図であり、(b)は、(a)の破線DL3で囲む領域に示すLED基板1bの一部を示す部分拡大図である。(c)は、(b)に示すLED基板1b上のLED11aの平面図である。LED11aは、LED11と電極の位置及び接着面の位置が異なる点を除いては、同様の構成である。LED11aにおいて、化合物半導体12の最上層の上面には、LED電極13c、13dが両端部に設けられている。LED電極13c、13dはLED用電極の一例である。
また、図18(c)に示すとおり、LED11aは、化合物半導体12の最上層の上面において、LED電極13c、13dの予め定められた近傍領域に接着面15cを1箇所有している点を特徴としている。ここで、変形例における予め定められた近傍領域とは、例えば、その最上層の上面においてLED電極13c、13dの表面積を除く領域から、接着面として選択した領域である。すなわち、変形例における予め定められた近傍領域は、LED11aの接着面15cと後述する配線基板2a(図19参照)の対応する接着層26cの上面とが互いに接合するように設計された領域である。変形例では、接着面15cが化合物半導体12の最上層の上面の中央に設けられている。
図19は、変形例における配線基板の平面図である。但し、図19では、図17に示すLED基板1bと対応させて示している。図20は、変形例における配線基板の構造を示す説明図である。図20において、(a)は、図19のB−B線断面図である。(b)は、図19のA−A線断面図である。(c)は、図20(b)に示す配線基板2aの破線DL4で囲む領域の一部を示す部分拡大図である。
図19に示す配線基板2aは、LED11aを駆動するものであって、図20(c)に示す支持体21と、その支持体21上に積層された回路層22aと、図17に示すLED基板1bに対応して、予め定められた位置に配置された構造体27aで構成される。構造体27aは、フォトスペーサ23a、23b、PS電極24c、24d、ストッパ層25c、接着層26cを含む。
より詳細には、配線基板2aは、LED11aを駆動する回路を含む回路層22a上に設けられ、PS電極24cを積層したフォトスペーサ23a、PS電極24dを積層したフォトスペーサ23b、LED11aの接着面15cに応じて回路層22a上の予め定められた位置に設けられ、加圧時のフォトスペーサ23a、23bの縮みを抑制するストッパ層25c、そのストッパ層25c上に設けられ、光硬化性及び熱硬化性を兼ね備えた接着層26cを有する。PS電極24c、24dは、配線基板電極の一例であり、フォトスペーサ23a、23bは、弾性支持部材の一例である。但し、フォトスペーサ23a、23bは、導電性を有している。
ここで、フォトスペーサ23aの最上層の領域に積層されているPS電極24cとLED電極13cとが接合し、フォトスペーサ23bの最上層の領域に積層されている電極24dとLED電極13dとが接合する。
なお、導電性を有するフォトスペーサ23a、23bを採用した場合には、PS電極24c、24dを生成せず、LED11aのLED電極13cが、フォトスペーサ23aを配線基板電極として、直接接続し、LED11aのLED電極13dが、直接フォトスペーサ23dを配線基板電極として、直接接続する構成にしてもよい。また、必要に応じて、フォトスペーサ23a、23bについては絶縁性を有するものとしてもよい。
図21は、LEDアレイ基板の構造を示す説明図である。図21において、(a)は、LEDアレイ基板4aの平面図であって、図17に示すLED基板1bの各LED11aが、図19に示す配線基板2aに実装された状態を例示している。(b)は、(a)のA−A線断面図である。LEDアレイ基板4aは、上述したLEDアレイ基板4と同様、LED11aの上面と回路層22aの上面との距離(ギャップ)d1が一定となるように構成されている。したがって、変形例においても正確なギャップ制御が可能となり、平坦度も改善される。また、接着面積を広くすることが可能となり、強固な接着が可能となる。そして、変形例では、LEDアレイ基板4aを用いて、LEDディスプレイを製造することができる。
なお、本発明によるLEDディスプレイを製造方法は、上記実施形態の各工程の実行順序に限定されず、例えば、図2に示す、LED基板の作製(工程S1)と配線基板の作製(工程S2)とは、順序が逆であってもよい。また、本発明によるLEDディスプレイを製造方法は、予め、LED基板1、配線基板2を作製しておき、図2のフローチャートにおいて、LED基板と配線基板との位置合わせ(工程S3)から開始するようにしてもよい。
1、1b…LED基板
1a…修正用LED基板
2、2a…配線基板
4、4a…LEDアレイ基板
10…ウエハ
11、11a…LED
12…化合物半導体
13a、13b、13c、13d…LED電極
15a、15b、15c…接着面
21…支持体
22、22a…回路層
23、23a、23b…フォトスペーサ(弾性支持部材)
24a、24b、24c、24d…PS電極(配線基板電極)
25a、25b、25c…ストッパ層
26a、26b、26c…接着層
100…LEDディスプレイ

Claims (7)

  1. 光透過性のウエハの一方の面上に予め定められた間隔で複数列にLEDが生成されたLED基板と、該LEDを駆動する回路を一方の面上に積層した回路層を含む配線基板とを貼り合わせて、前記ウエハの他方の面からレーザ光を照射し、前記LED基板から前記LEDを剥離させて、前記LEDを前記配線基板に実装することで、LED電極と配線基板電極とを接続して通電可能とするLEDディスプレイを製造する、LEDディスプレイの製造方法であって、
    前記LED基板と前記配線基板とを貼り合わせるに際し、前記LED基板は、前記LEDの上面に設けられた前記LED電極の予め定められた近傍領域に接着面を有しており、前記配線基板は、前記回路層上の予め定められた位置に設けられた弾性支持部材、該弾性支持部材上に設けられた前記配線基板電極、前記接着面に応じた位置に設けられ前記弾性支持部材の加圧時の縮みを抑制するストッパ層、該ストッパ層上に設けられ光硬化性及び熱硬化性を兼ね備えた接着層、を有しており、前記LEDの前記接着面と前記配線基板の前記接着層の上面とを位置合わせする工程と、
    前記配線基板に対して前記LED基板を加圧して貼り合わせる工程と、
    前記LED基板を加圧した状態で前記ウエハの他方の面から紫外光を照射して、前記接着層を硬化させて前記LEDを前記配線基板に仮接着する工程と、
    前記他方の面から前記レーザ光を照射して、前記LEDを前記LED基板から剥離する工程と、
    前記LEDが実装された後に前記接着層を加熱して、前記接着層をさらに硬化させることにより、前記LEDを前記配線基板に本接着する工程と、
    を含むことを特徴とするLEDディスプレイの製造方法。
  2. 前記貼り合わせる工程の次に、前記LED基板のLEDを検査する工程をさらに含み、
    前記LEDを検査する工程は、前記LED電極及び前記配線基板電極を介して前記LEDに個別に通電し、該LEDの良否を判定する請求項1に記載のLEDディスプレイの製造方法。
  3. 前記LEDを検査する工程で前記LEDが良品と判定された場合には、前記仮接着する工程では、前記良品と判定されたLEDを前記配線基板に仮接着し、前記剥離する工程では、前記良品と判定されたLEDを前記LED基板から剥離して前記配線基板に実装する請求項2に記載のLEDディスプレイの製造方法。
  4. 前記LEDを検査する工程で不良品と判定されたLEDが存在した場合には、前記仮接着する工程では、少なくとも不良品と判定されたLEDを前記仮接着の対象から除外し、前記剥離する工程では、前記仮接着の対象から除外したLEDを前記レーザ光の照射対象から除外して前記LED基板に残留させる、請求項2に記載のLEDディスプレイの製造方法。
  5. 前記仮接着する工程は、前記不良品と判定されたLED含む1列のLED群を前記仮接着の対象から除外し、
    前記剥離する工程は、前記1列のLED群を前記レーザ光の照射対象から除外して、前記1列のLED群を除く他の列のLED群を前記LED基板から剥離して前記配線基板に実装する、請求項4に記載のLEDディスプレイの製造方法。
  6. 前記不良品と判定されたLEDを含む1列のLED群が欠けた状態で良品のLEDが実装された配線基板と、代替用の1列のLED群を有するLED基板とを用いて、前記代替用の1列のLED群の各接着面と前記1列のLED群が欠けた配線基板の対応する各接着層の上面とを位置合わせした後に前記貼り合わせる工程を実行し、前記LEDを検査する工程で前記LED群のLEDが良品と判定された場合には、前記仮接着する工程では、前記良品と判定されたLEDを前記1列のLED群が欠けた配線基板に仮接着し、前記剥離する工程では、前記代替用の1列のLED群を有するLED基板から前記良品と判定されたLEDを剥離すると共に、前記1列のLED群が欠けた配線基板に前記良品と判定されたLEDを追加して実装する請求項5に記載のLEDディスプレイの製造方法。
  7. 前記LEDは、青色の波長帯域又は近紫外線の波長帯域の光を発するマイクロLEDであることを特徴とする請求項1〜6の何れか1項に記載のLEDディスプレイの製造方法。
JP2018019500A 2018-02-06 2018-02-06 Ledディスプレイの製造方法 Active JP6916525B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018019500A JP6916525B2 (ja) 2018-02-06 2018-02-06 Ledディスプレイの製造方法
PCT/JP2019/001419 WO2019155848A1 (ja) 2018-02-06 2019-01-18 Ledディスプレイの製造方法
CN201980011428.7A CN111684510A (zh) 2018-02-06 2019-01-18 Led显示器的制造方法
KR1020207021574A KR20200115505A (ko) 2018-02-06 2019-01-18 Led 디스플레이의 제조 방법
TW108103707A TW201939790A (zh) 2018-02-06 2019-01-31 Led顯示器之製造方法
US16/931,772 US20200402867A1 (en) 2018-02-06 2020-07-17 Method For Manufacturing Led Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018019500A JP6916525B2 (ja) 2018-02-06 2018-02-06 Ledディスプレイの製造方法

Publications (2)

Publication Number Publication Date
JP2019138949A true JP2019138949A (ja) 2019-08-22
JP6916525B2 JP6916525B2 (ja) 2021-08-11

Family

ID=67547921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018019500A Active JP6916525B2 (ja) 2018-02-06 2018-02-06 Ledディスプレイの製造方法

Country Status (6)

Country Link
US (1) US20200402867A1 (ja)
JP (1) JP6916525B2 (ja)
KR (1) KR20200115505A (ja)
CN (1) CN111684510A (ja)
TW (1) TW201939790A (ja)
WO (1) WO2019155848A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021052156A (ja) * 2019-09-20 2021-04-01 東貝光電科技股▲ふん▼有限公司Unity Opto Technology Co.,Ltd. マイクロledパネルの製造方法及びマイクロledパネル
WO2021075794A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Manufacturing method of display apparatus, interposer substrate, and computer program stored in readable medium
WO2021157432A1 (ja) * 2020-02-07 2021-08-12 ソニーセミコンダクタソリューションズ株式会社 表示装置
WO2021193135A1 (ja) * 2020-03-23 2021-09-30 東レエンジニアリング株式会社 実装方法、実装装置、および転写装置
WO2022102691A1 (ja) 2020-11-13 2022-05-19 積水化学工業株式会社 電子部品の製造方法、表示装置の製造方法、及び、支持テープ
WO2022163005A1 (ja) * 2021-01-29 2022-08-04 日東電工株式会社 電子部品転写用粘着シートおよび電子部品転写用粘着シートを用いた電子部品の加工方法
KR20220151599A (ko) 2020-03-09 2022-11-15 세키스이가가쿠 고교가부시키가이샤 전자 부품의 제조 방법, 및, 표시 장치의 제조 방법
JP7219373B1 (ja) * 2021-09-06 2023-02-07 積水化学工業株式会社 半導体装置製造用粘着テープ
WO2023033176A1 (ja) 2021-09-06 2023-03-09 積水化学工業株式会社 半導体装置製造用粘着テープ
KR20230132876A (ko) 2021-07-20 2023-09-18 신에츠 엔지니어링 가부시키가이샤 표시 기판의 첩합 장치 및 첩합 방법
JP7434037B2 (ja) 2020-04-03 2024-02-20 株式会社ジャパンディスプレイ 発光素子の実装方法および表示装置
JP7463153B2 (ja) 2020-03-23 2024-04-08 東レエンジニアリング株式会社 実装方法および実装装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757037B (zh) * 2021-01-06 2022-03-01 揚朋科技股份有限公司 顯示面板的修補方法
CN114141914B (zh) * 2021-12-01 2023-05-23 东莞市中麒光电技术有限公司 衬底剥离方法
CN116053387A (zh) * 2023-03-07 2023-05-02 惠科股份有限公司 显示面板制作方法与显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332184A (ja) * 2002-05-13 2003-11-21 Sony Corp 素子の転写方法
JP2007243076A (ja) * 2006-03-11 2007-09-20 Nichia Chem Ind Ltd 発光装置及び発光装置の製造方法
JP2008053289A (ja) * 2006-08-22 2008-03-06 Renesas Technology Corp 半導体装置の製造方法
JP2008109156A (ja) * 2007-12-25 2008-05-08 Sony Corp 電子部品及びその製造方法、これを用いた画像表示装置
JP2015184542A (ja) * 2014-03-25 2015-10-22 ソニー株式会社 表示パネルおよび表示パネルの製造方法
JP2016001704A (ja) * 2014-06-12 2016-01-07 三菱電機株式会社 映像表示装置、大型表示装置及び映像表示装置の製造方法
US20170148966A1 (en) * 2014-06-13 2017-05-25 Osram Opto Semiconductors Gmbh Surface-Mountable Semiconductor Component and Method for Producing Same
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
JP2017157724A (ja) * 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68926793T2 (de) * 1988-03-15 1997-01-09 Toshiba Kawasaki Kk Dynamischer RAM
KR20000071852A (ko) * 1999-04-30 2000-11-25 모리시타 요이찌 액정표시소자 및 그 제조방법
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4055817B2 (ja) 2000-07-18 2008-03-05 ソニー株式会社 画像表示装置
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
CN101128765B (zh) * 2005-02-23 2010-12-01 皮克斯特罗尼克斯公司 显示方法和装置
CN101562144B (zh) * 2005-03-23 2012-11-21 精工爱普生株式会社 半导体装置的制法、半导体装置的安装方法及安装结构
JP2008218918A (ja) * 2007-03-07 2008-09-18 Sanken Electric Co Ltd 半導体装置
JP2009151684A (ja) * 2007-12-21 2009-07-09 Sony Corp 触覚シート部材、入力装置及び電子機器
JP4730443B2 (ja) * 2009-02-04 2011-07-20 ソニー株式会社 表示装置
CN102405436B (zh) * 2009-02-05 2015-09-16 旭硝子株式会社 带偏振片的层叠体、带支承体的显示装置用面板、显示装置用面板、显示装置及它们的制造方法
KR20100138702A (ko) * 2009-06-25 2010-12-31 삼성전자주식회사 가상 세계 처리 장치 및 방법
JP2011054641A (ja) * 2009-08-31 2011-03-17 Nitto Denko Corp 被切断体からのダイシング表面保護テープの剥離除去方法
JP2011151268A (ja) * 2010-01-22 2011-08-04 Sharp Corp 発光装置
JPWO2011122352A1 (ja) * 2010-03-29 2013-07-08 シャープ株式会社 表示装置、圧力検出装置および表示装置の製造方法
CN103003745A (zh) * 2010-05-14 2013-03-27 三菱铅笔株式会社 电泳显示装置、电泳显示装置的制造方法和带粘接剂层的基材的制造方法
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
KR20140053849A (ko) * 2011-03-09 2014-05-08 바이엘 인텔렉쳐 프로퍼티 게엠베하 전기활성 중합체 작동기 피드백 장치 시스템 및 방법
KR101872027B1 (ko) * 2011-07-12 2018-06-27 삼성전자주식회사 전자기 공진 입력이 가능한 소프트 키를 구비하는 터치 스크린
CN103797149B (zh) * 2011-09-16 2017-05-24 株式会社V技术 蒸镀掩膜、蒸镀掩膜的制造方法及薄膜图案形成方法
WO2013054483A1 (ja) * 2011-10-11 2013-04-18 パナソニック株式会社 発光装置およびこれを用いた照明装置
EP2876673A4 (en) * 2012-07-17 2015-11-18 Nitto Denko Corp METHOD OF MANUFACTURING A SEMICONDUCTOR COATED SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR ELEMENT
KR102078993B1 (ko) * 2013-06-07 2020-02-19 엘지디스플레이 주식회사 유기발광 디스플레이 장치
JP2015050359A (ja) * 2013-09-02 2015-03-16 日東電工株式会社 封止半導体素子および半導体装置の製造方法
CN203941937U (zh) * 2013-12-24 2014-11-12 大连德豪光电科技有限公司 一种led倒装芯片
JP6347635B2 (ja) * 2014-03-19 2018-06-27 デクセリアルズ株式会社 異方性導電接着剤
JP6360157B2 (ja) * 2014-04-04 2018-07-18 京セラ株式会社 熱硬化性樹脂組成物、半導体装置及び電気・電子部品
KR101615528B1 (ko) * 2014-07-30 2016-04-26 류승봉 복합구조 형태를 갖는 투명 플렉시블 전극
EP4258844A3 (en) * 2014-09-30 2023-11-15 LG Display Co., Ltd. Flexible organic light emitting display device
CN104459987A (zh) * 2014-11-14 2015-03-25 北京智谷睿拓技术服务有限公司 像素密度可调的显示器及显示像素密度调整方法
JP2016172344A (ja) * 2015-03-17 2016-09-29 セイコーエプソン株式会社 電子デバイス、および、電子デバイスの製造方法
JP6582727B2 (ja) * 2015-08-21 2019-10-02 セイコーエプソン株式会社 接合構造体、圧電デバイス、液体噴射ヘッド、及び接合構造体の製造方法
CN206627934U (zh) * 2017-04-06 2017-11-10 厦门天马微电子有限公司 显示面板及显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332184A (ja) * 2002-05-13 2003-11-21 Sony Corp 素子の転写方法
JP2007243076A (ja) * 2006-03-11 2007-09-20 Nichia Chem Ind Ltd 発光装置及び発光装置の製造方法
JP2008053289A (ja) * 2006-08-22 2008-03-06 Renesas Technology Corp 半導体装置の製造方法
JP2008109156A (ja) * 2007-12-25 2008-05-08 Sony Corp 電子部品及びその製造方法、これを用いた画像表示装置
JP2015184542A (ja) * 2014-03-25 2015-10-22 ソニー株式会社 表示パネルおよび表示パネルの製造方法
JP2016001704A (ja) * 2014-06-12 2016-01-07 三菱電機株式会社 映像表示装置、大型表示装置及び映像表示装置の製造方法
US20170148966A1 (en) * 2014-06-13 2017-05-25 Osram Opto Semiconductors Gmbh Surface-Mountable Semiconductor Component and Method for Producing Same
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
JP2017157724A (ja) * 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021052156A (ja) * 2019-09-20 2021-04-01 東貝光電科技股▲ふん▼有限公司Unity Opto Technology Co.,Ltd. マイクロledパネルの製造方法及びマイクロledパネル
WO2021075794A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Manufacturing method of display apparatus, interposer substrate, and computer program stored in readable medium
US11710431B2 (en) 2019-10-15 2023-07-25 Samsung Electronics Co., Ltd. Manufacturing method of display apparatus, interposer substrate, and computer program stored in readable medium
WO2021157432A1 (ja) * 2020-02-07 2021-08-12 ソニーセミコンダクタソリューションズ株式会社 表示装置
KR20220151599A (ko) 2020-03-09 2022-11-15 세키스이가가쿠 고교가부시키가이샤 전자 부품의 제조 방법, 및, 표시 장치의 제조 방법
WO2021193135A1 (ja) * 2020-03-23 2021-09-30 東レエンジニアリング株式会社 実装方法、実装装置、および転写装置
JP7463153B2 (ja) 2020-03-23 2024-04-08 東レエンジニアリング株式会社 実装方法および実装装置
JP7434037B2 (ja) 2020-04-03 2024-02-20 株式会社ジャパンディスプレイ 発光素子の実装方法および表示装置
WO2022102691A1 (ja) 2020-11-13 2022-05-19 積水化学工業株式会社 電子部品の製造方法、表示装置の製造方法、及び、支持テープ
WO2022163005A1 (ja) * 2021-01-29 2022-08-04 日東電工株式会社 電子部品転写用粘着シートおよび電子部品転写用粘着シートを用いた電子部品の加工方法
KR20230132876A (ko) 2021-07-20 2023-09-18 신에츠 엔지니어링 가부시키가이샤 표시 기판의 첩합 장치 및 첩합 방법
JP7219373B1 (ja) * 2021-09-06 2023-02-07 積水化学工業株式会社 半導体装置製造用粘着テープ
WO2023033176A1 (ja) 2021-09-06 2023-03-09 積水化学工業株式会社 半導体装置製造用粘着テープ
KR20240057380A (ko) 2021-09-06 2024-05-02 세키스이가가쿠 고교가부시키가이샤 반도체 장치 제조용 점착 테이프

Also Published As

Publication number Publication date
WO2019155848A1 (ja) 2019-08-15
US20200402867A1 (en) 2020-12-24
KR20200115505A (ko) 2020-10-07
JP6916525B2 (ja) 2021-08-11
TW201939790A (zh) 2019-10-01
CN111684510A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
WO2019155848A1 (ja) Ledディスプレイの製造方法
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
JP6630357B2 (ja) マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
WO2019082759A1 (ja) Ledチップの検査方法、その検査装置及びledディスプレイの製造方法
JP5533199B2 (ja) 素子の基板実装方法、および、その基板実装構造
JP2018506166A (ja) マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器
TW202032817A (zh) 微型led封裝構造、微型led顯示器及微型led顯示器之製造方法
WO2010050209A1 (ja) 電子部品と可撓性フィルム基板の接合方法および接合装置
JP2012119673A (ja) 半導体発光素子に蛍光体を塗布する方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
CN109920814B (zh) 显示基板及制造方法、显示装置
JP2020064118A (ja) キャリアフィルム、led表示パネルのリペア方法及びled表示パネルのリペア装置
WO2021010079A1 (ja) 電子部品実装構造、電子部品実装方法及びled表示パネル
JP4882273B2 (ja) 素子実装基板、不良素子の修復方法及び画像表示装置
WO2020079921A1 (ja) リペア用セル、マイクロledディスプレイ及びリペア用セルの製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
US20200373350A1 (en) Full-Color Led Display Panel And Method For Manufacturing Same
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びledチップ実装方法
WO2019151066A1 (ja) フルカラーled表示パネル及びその製造方法
JP7434037B2 (ja) 発光素子の実装方法および表示装置
JP4967251B2 (ja) 画像表示装置の製造方法
CN111599833B (zh) 显示面板及其制造方法
JP2022158612A (ja) 電子部品の実装方法、表示装置、及び、回路基板
JP2003271069A (ja) 有機エレクトロルミネセンスディスプレイパネルおよびその製造方法
JP2021009985A (ja) 電子部品実装構造、その実装方法及びledチップ実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210709

R150 Certificate of patent or registration of utility model

Ref document number: 6916525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350