KR20220151599A - 전자 부품의 제조 방법, 및, 표시 장치의 제조 방법 - Google Patents

전자 부품의 제조 방법, 및, 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220151599A
KR20220151599A KR1020227018474A KR20227018474A KR20220151599A KR 20220151599 A KR20220151599 A KR 20220151599A KR 1020227018474 A KR1020227018474 A KR 1020227018474A KR 20227018474 A KR20227018474 A KR 20227018474A KR 20220151599 A KR20220151599 A KR 20220151599A
Authority
KR
South Korea
Prior art keywords
adhesive layer
sensitive adhesive
pressure
generating agent
gas generating
Prior art date
Application number
KR1020227018474A
Other languages
English (en)
Inventor
고조 우에다
Original Assignee
세키스이가가쿠 고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키스이가가쿠 고교가부시키가이샤 filed Critical 세키스이가가쿠 고교가부시키가이샤
Publication of KR20220151599A publication Critical patent/KR20220151599A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은, 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 전사용 적층체로부터, 구동 회로 기판 상에 칩 부품을 전사하는 전자 부품의 제조 방법으로서, 점착제층의 잔사를 저감하면서, 칩 부품을 양호한 수율로 전사할 수 있는 전자 부품의 제조 방법을 제공하는 것을 목적으로 한다. 또, 본 발명은, 그 전자 부품의 제조 방법을 포함하는 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다. 본 발명은, 기체 발생제를 함유하는 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 전사용 적층체와, 구동 회로 기판을 근접시켜, 상기 칩 부품과, 상기 구동 회로 기판의 위치를 맞추는 공정 (1) 과, 상기 기체 발생제를 함유하는 점착제층에 자극을 가하여, 상기 전사용 적층체로부터 상기 구동 회로 기판 상에 상기 칩 부품을 전사하는 공정 (2) 를 갖는 전자 부품의 제조 방법이다.

Description

전자 부품의 제조 방법, 및, 표시 장치의 제조 방법
본 발명은 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 전사용 적층체로부터, 구동 회로 기판 상에 칩 부품을 전사하는 전자 부품의 제조 방법으로서, 점착제층의 잔류물을 저감하면서, 칩 부품을 양호한 수율로 전사할 수 있는 전자 부품의 제조 방법에 관한 것이다. 또, 본 발명은 그 전자 부품의 제조 방법을 포함하는 표시 장치의 제조 방법에 관한 것이다.
마이크로 LED 디스플레이는, 화소를 구성하는 칩의 하나 하나가 미세한 발광 다이오드 (LED, Light Emitting Diode) 칩이고, 이 마이크로 LED 칩이 자발광하여 화상을 표시하는 표시 장치이다. 마이크로 LED 디스플레이는, 콘트라스트가 높고, 응답 속도가 빠르며, 또한, 액정 디스플레이, 유기 EL 디스플레이 등에서 사용되는 컬러 필터를 필요로 하지 않는 것 등에 의해서 박형화도 가능한 점에서, 차세대의 표시 장치로서 주목받고 있다.
마이크로 LED 디스플레이에 있어서는, 다수의 마이크로 LED 칩이 평면상으로 고밀도로 전면에 깔려 있다. 이와 같은 마이크로 LED 디스플레이를 제조할 때에는, 점착제층을 갖는 전사용 기판 상에 다수의 마이크로 LED 칩이 배치된 전사용 적층체로부터, 구동 회로 기판 상에 마이크로 LED 칩을 전사하여, 전기적으로 접속하는 공정이 행해진다.
마이크로 LED 칩의 전사 공정에서는, 전사용 적층체의 LED 칩이 배치된 면과, 구동 회로 기판의 전극이 형성된 면을 대향시킨 상태에서, 전사용 적층체로부터 마이크로 LED 칩을 박리시켜 전사한다.
전사용 적층체로부터 마이크로 LED 칩을 박리시키는 방법으로는, 예를 들어, 전사용 적층체의 기판의 배면으로부터 점착제층에 초점을 맞추어 레이저광을 조사함으로써, 마이크로 LED 칩을 박리시키는 방법이 알려져 있다 (예를 들어, 특허문헌 1). 또, 열팽창성 입자, 열팽창성 마이크로 캡슐 등을 배합한 점착제층을 사용하고, 전사용 적층체와 구동 회로 기판을 열압착하여 열팽창성 입자, 열팽창성 마이크로 캡슐 등을 열팽창시킴으로써, 점착제층을 변형시키고, 접착 면적을 저하시켜 마이크로 LED 칩을 박리시키는 방법도 알려져 있다 (예를 들어, 특허문헌 2, 3).
일본 공개특허공보 2019-138949호 일본 공개특허공보 2019-15899호 일본 공개특허공보 2003-7986호
그러나, 특허문헌 1 ∼ 3 에 기재된 바와 같은 레이저광을 조사하는 방법 또는 열팽창성 입자, 열팽창성 마이크로 캡슐 등을 사용하는 방법에서는, 마이크로 LED 칩에 점착제층의 잔사가 부착된다는 문제가 있다. 또, 열팽창성 입자, 열팽창성 마이크로 캡슐 등을 사용하는 방법에서는, 점착제층의 변형에 의해서 마이크로 LED 칩을 박리시키는 점에서, 구동 회로 기판 상에 마이크로 LED 칩을 양호한 수율로 전사하기 어렵다는 문제도 있다.
본 발명은, 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 전사용 적층체로부터, 구동 회로 기판 상에 칩 부품을 전사하는 전자 부품의 제조 방법으로서, 점착제층의 잔사를 저감하면서, 칩 부품을 양호한 수율로 전사할 수 있는 전자 부품의 제조 방법을 제공하는 것을 목적으로 한다. 또, 본 발명은, 그 전자 부품의 제조 방법을 포함하는 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 기체 발생제를 함유하는 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 전사용 적층체와, 구동 회로 기판을 근접시켜, 상기 칩 부품과, 상기 구동 회로 기판의 위치를 맞추는 공정 (1) 과, 상기 기체 발생제를 함유하는 점착제층에 자극을 가하여, 상기 전사용 적층체로부터 상기 구동 회로 기판 상에 상기 칩 부품을 전사하는 공정 (2) 를 갖는 전자 부품의 제조 방법이다.
이하, 본 발명을 상세히 서술한다.
본 발명자는, 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 전사용 적층체로부터, 구동 회로 기판 상에 칩 부품을 전사하는 전자 부품의 제조 방법에 있어서, 기체 발생제를 함유하는 점착제층을 사용하고, 그 기체 발생제를 함유하는 점착제층에 자극을 가함으로써 전사용 적층체로부터 칩 부품을 박리시켜 전사하는 것을 검토하였다. 본 발명자는, 이와 같은 방법에 의하면, 점착제층의 잔사를 저감하면서, 칩 부품을 양호한 수율로 전사할 수 있는 것을 알아내고, 본 발명을 완성시키기에 이르렀다.
도 1, 6 및 7 에, 본 발명의 전자 부품의 제조 방법의 공정의 일례를 모식적으로 나타내는 도면을 나타낸다. 이하, 도 1, 6 및 7 을 참조하면서, 본 발명의 전자 부품의 제조 방법에 대해서 설명한다.
본 발명의 전자 부품의 제조 방법에서는, 먼저, 기체 발생제를 함유하는 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 전사용 적층체와, 구동 회로 기판을 근접시켜, 상기 칩 부품과, 상기 구동 회로 기판의 위치를 맞추는 공정 (1) 을 행한다.
도 1 에, 본 발명의 전자 부품의 제조 방법에 있어서의 공정 (1) 의 일례를 모식적으로 나타내는 도면을 나타낸다. 상기 공정 (1) 에서는, 도 1 에 나타내는 바와 같이, 전사용 기판 (9) 상에 칩 부품 (1) 이 배치된 전사용 적층체 (6) 와, 구동 회로 기판 (7) 을 근접시켜, 칩 부품 (1) 과, 구동 회로 기판 (7) 의 위치를 맞춘다. 도 1 에 있어서, 칩 부품 (1) 및 구동 회로 기판 (7) 은 각각 전극 (1a) 및 전극 (7a) 을 갖고 있다.
또한, 도 1 에 있어서, 전사용 기판 (9) 은, 지지체 (5), 및, 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프 (4) 로 구성되는 적층체이다. 단, 본 발명의 전자 부품의 제조 방법에 있어서 전사용 기판은 이와 같은 구성에 한정되지 않는다.
상기 전사용 적층체는, 기체 발생제를 함유하는 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 것이다.
상기 칩 부품은 특별히 한정되지 않고, 예를 들어, 마이크로 LED 칩, 이미지 센서의 광학칩 등을 들 수 있다. 또한, 상기 칩 부품이 마이크로 LED 칩이고, 본 발명의 전자 부품의 제조 방법을 포함하는 표시 장치의 제조 방법도 또한, 본 발명의 하나이다.
상기 전사용 적층체에 있어서는, 상기 전사용 기판의 기체 발생제를 함유하는 점착제층 상에 상기 칩 부품이 배치된다.
본 발명의 전자 부품의 제조 방법에서는 상기 기체 발생제를 함유하는 점착제층을 사용함으로써, 후술하는 공정 (2) 에 있어서 상기 기체 발생제를 함유하는 점착제층에 자극을 가함으로써 상기 전사용 기판으로부터 상기 칩 부품을 박리시키는 것에 의해서, 상기 기체 발생제를 함유하는 점착제층의 잔사를 저감하면서, 상기 칩 부품을 양호한 수율로 전사할 수 있다.
상기 전사용 기판은, 기체 발생제를 함유하는 점착제층을 갖고 있으면 특별히 한정되지 않고, 예를 들어, 기체 발생제를 함유하는 점착제층이 기재의 편면에 적층된 편면 점착 테이프여도 된다. 즉, 지지체 등을 갖지 않고, 이와 같은 편면 점착 테이프 자체가 상기 전사용 기판이어도 된다.
또, 상기 전사용 기판은, 도 1 에 나타내는 바와 같이, 지지체, 및, 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프로 구성되는 적층체여도 된다. 제조상의 취급성 관점에서, 상기 전사용 기판은, 지지체, 및, 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프로 구성되는 적층체인 것이 바람직하다. 상기 지지체는 특별히 한정되지 않고, 예를 들어, 유리 기판, 금속 기판, 유기 기판 등을 들 수 있다.
상기 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프는 특별히 한정되지 않지만, 기체 발생제를 함유하는 점착제층 (칩 부품측 점착제층) 에 더하여, 추가로, 지지체측 점착제층을 갖는 것이 바람직하다. 즉, 상기 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프는, 기체 발생제를 함유하는 점착제층과 지지체측 점착제층을 갖는 양면 점착 테이프인 것이 바람직하다.
도 2 에, 본 발명의 전자 부품의 제조 방법에 있어서 사용되는, 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프의 일례를 모식적으로 나타내는 단면도를 나타낸다.
도 2 에 나타내는 양면 점착 테이프 (4) 는, 기체 발생제를 함유하는 점착제층 (칩 부품측 점착제층) (4b) 과 지지체측 점착제층 (4a) 이 적층된, 기재를 갖지 않는 양면 점착 테이프이다. 도시하지 않지만, 기체 발생제를 함유하는 점착제층 (칩 부품측 점착제층) (4b) 상에 칩 부품을 배치하고, 지지체측 점착제층 (4a) 을 지지체에 첩합 (貼合) 하여 사용한다.
상기 전사용 기판이, 상기 지지체, 및, 상기 기체 발생제를 함유하는 점착제층과 지지체측 점착제층을 갖는 양면 점착 테이프를 갖는 경우, 상기 기체 발생제를 함유하는 점착제층과 지지체측 점착제층을 갖는 양면 점착 테이프는, 다음의 점을 만족시키는 것이 바람직하다. 즉, 상기 기체 발생제를 함유하는 점착제층의 SUS 판에 대한 180°방향의 박리력을 Fb, 상기 지지체측 점착제층의 SUS 판에 대한 180°방향의 박리력을 Fa 로 했을 때, Fa ＞ Fb 이며, 또한, Fa 가 1 N/inch 이상인 것이 바람직하다.
Fa ＞ Fb 이며, 또한, Fa 가 1 N/inch 이상임으로써, 상기 지지체와 상기 양면 점착 테이프의 박리를 억제하면서, 상기 칩 부품을 용이하게 박리시킬 수 있다. 이로써, 상기 칩 부품을 더욱 높은 수율로 전사할 수 있다.
상기 Fa 의 보다 바람직한 하한은 2 N/inch, 더욱 바람직한 하한은 5 N/inch 이다. 상기 Fa 의 상한은 특별히 한정되지 않지만, 실질적인 상한은 50 N/inch 정도이다.
상기 Fb 는 특별히 한정되지 않지만, 바람직한 상한은 0.3 N/inch 이다. 상기 Fb 가 0.3 N/inch 이하이면, 상기 칩 부품을 용이하게 박리시킬 수 있고, 상기 칩 부품을 더욱 높은 수율로 전사할 수 있다. 상기 Fb 의 보다 바람직한 상한은 0.2 N/inch, 더욱 바람직한 상한은 0.1 N/inch 이다. 상기 Fb 의 하한은 특별히 한정되지 않지만, 의도치 않은 탈락을 억제하면서 상기 칩 부품을 기체 발생에 의해서 잔사 없이 박리하는 관점, 및, 상기 칩 부품에 가해지는 박리 응력을 저감하는 관점 등에서, 바람직한 하한은 0.02 N/inch 이다.
또한, 상기 기체 발생제를 함유하는 점착제층 및 상기 지지체측 점착제층이 경화형 점착제층인 경우, Fb 및 Fa 는, 광 조사 등에 의해서 경화시킨 후의 박리력을 의미한다. 상기 기체 발생제를 함유하는 점착제층 및 상기 지지체측 점착제층을 광 조사에 의해서 경화시키는 방법으로는, 예를 들어, 초고압 수은 자외선 조사기를 사용하여, 365 ㎚ 의 자외선을 적산 조사량이 2000 mJ/㎠ 가 되도록 점착제층에 조사하는 방법을 들 수 있다. 이 때의 조사 강도는 특별히 한정되지 않지만, 50 ∼ 500 ㎽/㎠ 가 바람직하다.
Fb 및 Fa 의 측정 방법으로는, 예를 들어, 오토 그래프 (시마즈 제작소사 제조) 를 사용하여, 온도 23 ℃, 상대 습도 50 ％ 의 환경 하에서 300 ㎜/min 의 인장 속도로 180°방향으로 양면 점착 테이프를 떼어내어, 박리력을 측정하는 방법을 들 수 있다.
상기 기체 발생제를 함유하는 점착제층이 기체 발생제를 함유함으로써, 상기 기체 발생제를 함유하는 점착제층에 자극을 가하여 기체를 발생시킴으로써, 상기 기체 발생제를 함유하는 점착제층과, 상기 칩 부품 사이에 기체에 의한 간극이 발생되어, 상기 칩 부품을 용이하게 박리시킬 수 있다. 이 결과, 상기 기체 발생제를 함유하는 점착제층의 잔사를 저감하면서, 상기 칩 부품을 양호한 수율로 전사할 수 있다. 또, 보다 바람직한 양태에 있어서는, 상기 기체 발생제를 함유하는 점착제층에 자극을 가하여 기체를 발생시킴으로써, 상기 칩 부품이 상기 기체 발생제를 함유하는 점착제층으로부터 박리되고, 박리 응력이 상기 칩 부품에 잘 가해지지 않는 상태 또는 자연 낙하에 의해서 전사를 행할 수 있다.
상기 기체 발생제는 특별히 한정되지 않지만, 광, 열, 전자파 또는 전자선 등의 자극에 의해서 기체를 발생시키는 기체 발생제가 바람직하다. 상기 광으로는, 예를 들어, 자외선, 레이저광 등을 들 수 있다. 그 중에서도, 광에 의해서 기체를 발생시키는 기체 발생제가 바람직하다.
상기 자극에 의해서 기체를 발생시키는 기체 발생제는 특별히 한정되지 않지만, 아조 화합물, 아지드 화합물, 카르복실산 화합물 또는 테트라졸 화합물이 바람직하게 사용된다.
상기 아조 화합물로서, 예를 들어, 2,2'-아조비스-(N-부틸-2-메틸프로피온아미드), 2,2'-아조비스{2-메틸-N-[1,1-비스(하이드록시메틸)-2-하이드록시에틸]프로피온아미드}, 2,2'-아조비스{2-메틸-N-[2-(1-하이드록시부틸)]프로피온아미드}, 2,2'-아조비스[2-메틸-N-(2-하이드록시에틸)프로피온아미드], 2-아조비스[N-(2-프로페닐)-2-메틸프로피온아미드], 2,2'-아조비스(N-부틸-2-메틸프로피온아미드), 2,2'-아조비스(N-시클로헥실-2-메틸프로피온아미드), 2,2'-아조비스[2-(5-메틸-2-이미다졸린-2-일)프로판]디하이드로클로라이드, 2,2'-아조비스[2-(2-이미다졸린-2-일)프로판]디하이드로클로라이드, 2,2'-아조비스[2-(2-이미다졸린-2-일)프로판]디술페이트디하이드로레이트, 2,2'-아조비스[2-(3,4,5,6-테트라하이드로피리미딘-2-일)프로판]디하이드로클로라이드, 2,2'-아조비스{2-[1-(2-하이드록시에틸)-2-이미다졸린-2-일]프로판}디하이드로클로라이드, 2,2'-아조비스[2-(2-이미다졸린-2-일)프로판], 2,2'-아조비스(2-메틸프로피온아미딘)하이드로클로라이드, 2,2'-아조비스(2-아미노프로판)디하이드로클로라이드, 2,2'-아조비스[N-(2-카르복시아실)-2-메틸프로피온아미딘], 2,2'-아조비스{2-[N-(2-카르복시에틸)아미딘]프로판}, 2,2'-아조비스(2-메틸프로피온아미드옥심), 디메틸2,2'-아조비스(2-메틸프로피오네이트), 디메틸2,2'-아조비스이소부티레이트, 4,4'-아조비스(4-시안카르보닉 애시드), 4,4'-아조비스(4-시아노펜타노익 애시드), 2,2'-아조비스(2,4,4-트리메틸펜탄) 등을 들 수 있다.
상기 아지드 화합물로서, 예를 들어, 3-아지드메틸-3-메틸옥세탄, 테레프탈아지드, p-tert-부틸벤즈아지드, 3-아지드메틸-3-메틸옥세탄을 개환 중합함으로써 얻어지는 글리시딜아지드 폴리머 등의 아지드기를 갖는 폴리머 등을 들 수 있다.
상기 카르복실산 화합물로서, 예를 들어, 페닐아세트산, 디페닐아세트산, 트리페닐아세트산 또는 그 염 등을 들 수 있다.
상기 테트라졸 화합물로서, 예를 들어, 1H-테트라졸, 5-페닐-1H-테트라졸, 5,5-아조비스-1H-테트라졸 또는 그 염 등을 들 수 있다.
상기 기체 발생제의 함유량은 특별히 한정되지 않지만, 상기 기체 발생제를 함유하는 점착제층을 구성하는 점착제 100 중량부에 대한 바람직한 하한이 1 중량부, 바람직한 상한은 100 중량부이다. 상기 기체 발생제의 함유량이 1 중량부 이상이면, 상기 기체 발생제를 함유하는 점착제층이 충분한 기체 발생성을 갖고, 보다 점착제층의 잔사를 저감하면서, 상기 칩 부품을 양호한 수율로 전사할 수 있다. 상기 기체 발생제의 함유량이 100 중량부 이하이면, 상기 기체 발생제를 함유하는 점착제층이 충분한 점착성을 갖고, 상기 칩 부품의 의도치 않은 탈락을 억제할 수 있다. 상기 기체 발생제의 함유량의 보다 바람직한 하한은 3 중량부, 보다 바람직한 상한은 50 중량부이다.
상기 기체 발생제를 함유하는 점착제층을 구성하는 점착제는 특별히 한정되지 않고, 비경화형의 점착제 또는 경화형의 점착제 중 어느 것이어도 된다. 구체적으로는 예를 들어, 고무계 점착제, 아크릴계 점착제, 비닐알킬에테르계 점착제, 실리콘계 점착제, 폴리에스테르계 점착제, 폴리아미드계 점착제, 우레탄계 점착제, 스티렌·디엔 블록 공중합체계 점착제 등을 들 수 있다. 그 중에서도, 점착력의 조절이 용이한 점에서, 아크릴계 점착제가 바람직하고, 아크릴계의 경화형 점착제가 보다 바람직하다.
상기 경화형 점착제로는, 광 조사에 의해서 가교 및 경화되는 광 경화형 점착제, 가열에 의해서 가교 및 경화되는 열 경화형 점착제 등을 들 수 있다. 그 중에서도, 후술하는 공정 (b) 의 전 또는 후에 광 조사에 의해서 경화시키고, 저장 탄성률을 상승시킴으로써, 상기 기체 발생제를 함유하는 점착제층의 잔사를 보다 저감하면서, 상기 칩 부품을 양호한 수율로 전사할 수 있는 점에서, 광 경화형 점착제가 바람직하고, 자외선 경화형 점착제가 보다 바람직하다. 즉, 상기 기체 발생제를 함유하는 점착제층은, 광 경화형 점착제층인 것이 바람직하고, 자외선 경화형 점착제층인 것이 보다 바람직하다.
상기 광 경화형 점착제로는, 예를 들어, 중합성 폴리머를 주성분으로 하여, 광 중합 개시제를 함유하는 점착제를 들 수 있다. 상기 열 경화형 점착제로는, 예를 들어, 중합성 폴리머를 주성분으로 하여, 열 중합 개시제를 함유하는 점착제를 들 수 있다.
상기 중합성 폴리머는, 예를 들어, 분자 내에 관능기를 가진 (메트)아크릴계 폴리머 (이하, 관능기 함유 (메트)아크릴계 폴리머라고 한다) 를 미리 합성하고, 분자 내에 상기한 관능기와 반응하는 관능기와 라디칼 중합성의 불포화 결합을 갖는 화합물 (이하, 관능기 함유 불포화 화합물이라고 한다) 을 반응시킴으로써 얻을 수 있다.
상기 관능기 함유 (메트)아크릴계 폴리머는, 예를 들어, 알킬기의 탄소수가 통상적으로 2 ∼ 18 의 범위에 있는 아크릴산알킬에스테르 및/또는 메타크릴산알킬에스테르와, 관능기 함유 모노머와, 추가로 필요에 따라서 이것들과 공중합 가능한 다른 개질용 모노머를 공중합시킴으로써 얻을 수 있다.
상기 관능기 함유 (메트)아크릴계 폴리머의 중량 평균 분자량은 특별히 한정되지 않지만, 통상적으로 20 만 ∼ 200 만 정도이다.
또한, 중량 평균 분자량은, 겔 퍼미에이션 크로마토그래피를 사용하여 결정할 수 있고, 예를 들어, 칼럼으로서 HSPgelHR MB-M 6.0 × 150 ㎜, 용출액으로서 THF 를 사용하여, 40 ℃ 에서 측정하고, 폴리스티렌 표준에 의해서 결정할 수 있다.
상기 관능기 함유 모노머로는, 예를 들어, 아크릴산, 메타크릴산 등의 카르복실기 함유 모노머나, 아크릴산하이드록시에틸, 메타크릴산하이드록시에틸 등의 하이드록실기 함유 모노머나, 아크릴산글리시딜, 메타크릴산글리시딜 등의 에폭시기 함유 모노머를 들 수 있다. 또, 상기 관능기 함유 모노머로는, 예를 들어, 아크릴산이소시아네이트에틸, 메타크릴산이소시아네이트에틸 등의 이소시아네이트기 함유 모노머나, 아크릴산아미노에틸, 메타크릴산아미노에틸 등의 아미노기 함유 모노머 등도 들 수 있다.
상기 공중합 가능한 다른 개질용 모노머로는, 예를 들어, 아세트산비닐, 아크릴로니트릴, 스티렌 등의 일반의 (메트)아크릴계 폴리머에 사용되고 있는 각종 모노머를 들 수 있다.
상기 관능기 함유 (메트)아크릴계 폴리머를 얻으려면, 원료 모노머를, 중합 개시제의 존재 하에서 라디칼 반응시키면 된다. 상기 원료 모노머를 라디칼 반응시키는 방법, 즉, 중합 방법으로는, 종래 공지된 방법이 이용되고, 예를 들어, 용액 중합 (비점 중합 또는 정온 중합), 유화 중합, 현탁 중합, 괴상 중합 등을 들 수 있다.
상기 관능기 함유 (메트)아크릴계 폴리머를 얻기 위한 라디칼 반응에 사용하는 중합 개시제는 특별히 한정되지 않고, 예를 들어, 유기 과산화물, 아조 화합물 등을 들 수 있다. 상기 유기 과산화물로서, 예를 들어, 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산, t-헥실퍼옥시피발레이트, t-부틸퍼옥시피발레이트, 2,5-디메틸-2,5-비스(2-에틸헥사노일퍼옥시)헥산, t-헥실퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시이소부티레이트, t-부틸퍼옥시-3,5,5-트리메틸헥사노에이트, t-부틸퍼옥시라우레이트 등을 들 수 있다. 상기 아조 화합물로서, 예를 들어, 아조비스이소부티로니트릴, 아조비스시클로헥산카르보니트릴 등을 들 수 있다. 이들 중합 개시제는 단독으로 사용되어도 되고, 2 종 이상이 병용되어도 된다.
상기 관능기 함유 (메트)아크릴계 폴리머에 반응시키는 관능기 함유 불포화 화합물로는, 상기 관능기 함유 (메트)아크릴계 폴리머의 관능기에 따라서, 상기 서술한 관능기 함유 모노머와 동일한 것을 사용할 수 있다. 예를 들어, 상기 관능기 함유 (메트)아크릴계 폴리머의 관능기가 카르복실기인 경우에는, 에폭시기 함유 모노머나 이소시아네이트기 함유 모노머가 사용된다. 상기 관능기 함유 (메트)아크릴계 폴리머의 관능기가 하이드록실기인 경우에는, 이소시아네이트기 함유 모노머가 사용된다. 상기 관능기 함유 (메트)아크릴계 폴리머의 관능기가 에폭시기인 경우에는, 카르복실기 함유 모노머나 아크릴아미드 등의 아미드기 함유 모노머가 사용된다. 상기 관능기 함유 (메트)아크릴계 폴리머의 관능기가 아미노기인 경우에는, 에폭시기 함유 모노머가 사용된다.
상기 광 경화형 점착제가 함유하는 광 중합 개시제는, 예를 들어, 250 ∼ 800 ㎚ 의 파장의 광을 조사함으로써 활성화되는 것을 들 수 있다. 이와 같은 광 중합 개시제로는, 예를 들어, 메톡시아세토페논 등의 아세토페논 유도체 화합물이나, 벤조인프로필에테르, 벤조인이소부틸에테르 등의 벤조인에테르계 화합물이나, 벤질디메틸케탈, 아세토페논디에틸케탈 등의 케탈 유도체 화합물이나, 포스핀옥사이드 유도체 화합물을 들 수 있다. 또, 비스(η5-시클로펜타디에닐)티타노센 유도체 화합물, 벤조페논, 미힐러케톤, 클로로티오크산톤, 도데실티오크산톤, 디메틸티오크산톤, 디에틸티오크산톤, α-하이드록시시클로헥실페닐케톤, 2-하이드록시메틸페닐프로판 등도 들 수 있다. 이들 광 중합 개시제는 단독으로 사용되어도 되고, 2 종 이상이 병용되어도 된다.
상기 열 경화형 점착제가 함유하는 열 중합 개시제로는, 열에 의해서 분해되고, 중합 경화를 개시하는 활성 라디칼을 발생시키는 것을 들 수 있다. 구체적으로는, 예를 들어, 디쿠밀퍼옥사이드, 디-t-부틸퍼옥사이드, t-부틸퍼옥시벤조에이트, t-부틸하이드로퍼옥사이드, 벤조일퍼옥사이드, 쿠멘하이드로퍼옥사이드, 디이소프로필벤젠하이드로퍼옥사이드, 파라멘탄하이드로퍼옥사이드, 디-t-부틸퍼옥사이드 등을 들 수 있다.
상기 열 중합 개시제의 시판품은 특별히 한정되지 않는데, 예를 들어, 퍼부틸 D, 퍼부틸 H, 퍼부틸 P, 퍼펜타 H (이상 모두 니치유사 제조) 등을 들 수 있다. 이들 열 중합 개시제는 단독으로 사용되어도 되고, 2 종 이상이 병용되어도 된다.
상기 기체 발생제를 함유하는 점착제층은, 추가로, 라디칼 중합성의 다관능 올리고머 또는 모노머를 함유하고 있어도 된다. 라디칼 중합성의 다관능 올리고머 또는 모노머를 함유함으로써, 상기 기체 발생제를 함유하는 점착제층의 광 경화성 및 열 경화성이 향상된다.
상기 다관능 올리고머 또는 모노머는 특별히 한정되지 않지만, 중량 평균 분자량이 1 만 이하인 것이 바람직하다. 광 조사 또는 가열에 의한 상기 기체 발생제를 함유하는 점착제층의 삼차원 망상화가 양호한 효율로 이루어지는 점에서, 상기 다관능 올리고머 또는 모노머는, 중량 평균 분자량이 5000 이하이며 또한 분자 내의 라디칼 중합성의 불포화 결합의 수가 2 ∼ 20 개인 것이 바람직하다.
상기 다관능 올리고머 또는 모노머로서, 예를 들어, 트리메틸올프로판트리아크릴레이트, 테트라메틸올메탄테트라아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트, 및, 이것들의 메타크릴레이트 등을 들 수 있다. 또, 상기 다관능 올리고머 또는 모노머로는, 예를 들어, 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 시판되는 올리고에스테르아크릴레이트, 및, 이것들의 메타크릴레이트 등도 들 수 있다. 이들 다관능 올리고머 또는 모노머는 단독으로 사용되어도 되고, 2 종 이상이 병용되어도 된다.
상기 기체 발생제를 함유하는 점착제층은, 추가로, 흄드실리카 등의 무기 필러를 함유해도 된다. 무기 필러를 함유함으로써, 상기 기체 발생제를 함유하는 점착제층의 응집력이 올라가고, 충분한 점착력으로 피착체에 첩부할 수 있어, 피착체를 충분히 고정시킬 수 있다.
상기 기체 발생제를 함유하는 점착제층은, 가교제를 함유하는 것이 바람직하다. 가교제를 함유함으로써, 상기 기체 발생제를 함유하는 점착제층의 응집력이 올라가고, 충분한 점착력으로 피착체에 첩부할 수 있어, 피착체를 충분히 고정시킬 수 있다.
상기 가교제는 특별히 한정되지 않고, 예를 들어, 이소시아네이트계 가교제, 에폭시계 가교제, 아지리딘계 가교제, 금속 킬레이트계 가교제 등을 들 수 있다. 그 중에서도, 보다 점착력이 높아지는 점에서, 이소시아네이트계 가교제가 바람직하다.
상기 가교제의 함유량은, 상기 기체 발생제를 함유하는 점착제층을 구성하는 점착제 100 중량부에 대해서 0.01 중량부 이상, 20 중량부 이하인 것이 바람직하다. 상기 가교제의 함유량이 상기 범위 내임으로써, 상기 점착제를 적절히 가교하여, 점착력을 높일 수 있다. 점착력을 보다 높이는 관점에서, 상기 가교제의 함유량의 보다 바람직한 하한은 0.05 중량부, 보다 바람직한 상한은 15 중량부이고, 더욱 바람직한 하한은 0.1 중량부, 더욱 바람직한 상한은 10 중량부이다.
상기 기체 발생제를 함유하는 점착제층은, 가소제, 수지, 계면 활성제, 왁스, 미립자 충전제 등의 공지된 첨가제를 함유해도 된다. 이들 첨가제는 단독으로 사용되어도 되고, 2 종 이상이 병용되어도 된다.
상기 기체 발생제를 함유하는 점착제층은, 겔분율이 20 중량％ 이상, 95 중량％ 미만인 것이 바람직하다. 상기 겔분율이 상기 범위 내임으로써, 충분한 점착력으로 피착체에 첩부할 수 있어, 피착체를 충분히 고정시킬 수 있다. 점착력을 양호하게 하는 관점에서, 상기 점착제층의 겔분율은 30 중량％ 이상인 것이 보다 바람직하고, 90 중량％ 이하인 것이 보다 바람직하다.
또한, 상기 기체 발생제를 함유하는 점착제층이 경화형 점착제층인 경우, 상기 겔분율은, 광 조사 등에 의해서 경화시키기 전의 겔분율을 의미한다.
상기 기체 발생제를 함유하는 점착제층은, 자극을 가하기 전의 저장 탄성률이 1.0 × 104 ㎩ 이상이다. 상기 자극을 가하기 전의 저장 탄성률이 1.0 × 104 ㎩ 이상이면, 상기 칩 부품을 충분히 유지할 수 있고, 또, 상기 기체 발생제를 함유하는 점착제층의 잔사를 보다 저감하면서, 상기 칩 부품을 더욱 양호한 수율로 전사할 수 있다. 상기 자극을 가하기 전의 저장 탄성률의 보다 바람직한 하한은 5.0 × 104 ㎩ 이다. 상기 자극을 가하기 전의 저장 탄성률의 상한은, 상기 칩 부품을 충분히 유지하면서, 박리를 양호하게 하는 관점에서, 바람직한 상한은 5.0 × 107 ㎩, 보다 바람직한 상한은 5.0 × 106 ㎩, 더욱 바람직한 상한은 1.0 × 106 ㎩ 이다.
또한, 상기 기체 발생제를 함유하는 점착제층이 경화형 점착제층인 경우, 상기 자극을 가하기 전의 저장 탄성률은, 광 조사 등에 의해서 경화시키기 전이며, 또한, 자극을 가하기 전의 저장 탄성률을 의미한다.
상기 기체 발생제를 함유하는 점착제층의 상기 자극을 가하기 전의 저장 탄성률은, 예를 들어, 다음과 같이 측정할 수 있다.
두께 400 ㎛ 가 되도록 상기 기체 발생제를 함유하는 점착제층만의 측정 샘플을 제작한다. 이 측정 샘플에 대해서, 점탄성 스펙트로미터 (DVA-200, 아이티 계측 제어사 제조, 또는 그 동등품) 를 사용하여, 전단 모드, 승온 속도 10 ℃/분, 주파수 10 ㎐ 의 조건에서 측정을 행한다. 이 때의 23 ℃ 에 있어서의 저장 탄성률을, 자극을 가하기 전의 저장 탄성률로 한다.
상기 기체 발생제를 함유하는 점착제층의 두께는 특별히 한정되지 않지만, 200 ㎛ 이하인 것이 바람직하다. 상기 두께가 200 ㎛ 이하이면, 상기 기체 발생제를 함유하는 점착제층의 잔사를 보다 저감시키면서, 상기 칩 부품을 전사할 수 있다. 상기 두께의 보다 바람직한 상한은 50 ㎛, 더욱 바람직한 상한은 20 ㎛ 이다. 상기 두께의 하한은 특별히 한정되지 않지만, 상기 칩 부품을 유지하면서, 박리를 양호하게 하는 관점에서, 바람직한 하한은 2 ㎛, 보다 바람직한 하한은 5 ㎛ 이다.
상기 지지체측 점착제층을 구성하는 점착제는 특별히 한정되지 않고, 상기 기체 발생제를 함유하는 점착제층을 구성하는 점착제와 동일한 점착제를 사용할 수 있다. 그 중에서도, 내열성이 우수하고, 점착력의 조절이 용이한 점에서, 아크릴계 점착제가 바람직하다.
상기 아크릴계 점착제로는, (메트)아크릴계 폴리머를 주성분으로 하는 점착제를 들 수 있다. 상기 (메트)아크릴계 폴리머는, 상기 관능기 함유 (메트)아크릴계 폴리머과 동일하게, 예를 들어, 알킬기의 탄소수가 통상적으로 2 ∼ 18 의 범위에 있는 아크릴산알킬에스테르 및/또는 메타크릴산알킬에스테르와, 추가로 필요에 따라서 이것들과 공중합 가능한 다른 개질용 모노머를 공중합시킴으로써 얻을 수 있다.
상기 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프는, 기재를 갖는 서포트 타입이어도 되고, 기재를 갖지 않는 논서포트 타입이어도 된다.
구체적으로는 예를 들어, 기재를 갖는 서포트 타입인 경우, 기재의 일방의 면에 상기 기체 발생제를 함유하는 점착제층 (칩 부품측 점착제층) 을 갖고, 기재의 타방의 면에 상기 지지체측 점착제층을 갖는 양면 점착 테이프여도 된다. 기재를 갖지 않는 논서포트 타입인 경우, 상기 기체 발생제를 함유하는 점착제층 (칩 부품측 점착제층) 과 상기 지지체측 점착제층이 적층된 양면 점착 테이프여도 된다.
상기 기재의 재료는 특별히 제한되지 않지만, 내열성의 재료인 것이 바람직하다. 상기 기재의 재료로는, 예를 들어, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리아세탈, 폴리아미드, 폴리카보네이트, 폴리페닐렌에테르, 폴리부틸렌테레프탈레이트, 초고분자량 폴리에틸렌, 신디오택틱 폴리스티렌, 폴리아릴레이트, 폴리술폰, 폴리에테르술폰, 폴리페닐렌술파이드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 불소 수지, 액정 폴리머 등을 들 수 있다. 그 중에서도, 내열성이 우수한 점에서, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트가 바람직하다.
상기 기재의 두께는 특별히 한정되지 않지만, 바람직한 하한은 5 ㎛, 바람직한 상한은 188 ㎛ 이다. 상기 기재의 두께가 상기 범위 내임으로써, 적당한 탄성이 있고, 취급성이 우수한 양면 점착 테이프로 할 수 있다. 상기 기재의 두께의 보다 바람직한 하한은 12 ㎛, 보다 바람직한 상한은 125 ㎛ 이다.
상기 전사용 기판 상에 대한 상기 칩 부품의 배치 방법은 특별히 한정되지 않고, 예를 들어, 상기 전사용 기판의 상기 기체 발생제를 함유하는 점착제층 상에 상기 칩 부품을 직접 배치하는 방법이나, 상기 칩 부품이 배열된 임시 적층체로부터 상기 전사용 기판에 상기 칩 부품을 전사하여 배치하는 방법 등을 들 수 있다. 생산성의 관점에서, 상기 칩 부품이 배열된 임시 적층체로부터 상기 전사용 기판에 상기 칩 부품을 전사하여 배치하는 방법이 바람직하다.
상기 칩 부품이 배열된 임시 적층체로부터 상기 전사용 기판에 상기 칩 부품을 전사하여 배치하는 방법은 특별히 한정되지 않고, 예를 들어, 다음의 공정 (a), 공정 (b) 및 공정 (c) 를 포함하는 방법을 들 수 있다.
즉, 먼저, 상기 칩 부품이 배열된 임시 적층체를 준비하는 공정 (a) 를 행한다. 이어서, 상기 임시 적층체의 상기 칩 부품이 배열된 면을, 상기 전사용 기판의 상기 기체 발생제를 함유하는 점착제층에 첩합하는 공정 (b) 를 행한다. 또한, 상기 임시 적층체를 구성하는 임시 기판과 상기 칩 부품을 박리시켜, 상기 전사용 기판 상에 상기 칩 부품이 배치된 전사용 적층체를 얻는 공정 (c) 를 행한다.
상기 공정 (a) 에서는, 상기 칩 부품이 배열된 임시 적층체를 준비한다.
도 3 에, 본 발명의 전자 부품의 제조 방법에 있어서 사용되는, 임시 적층체의 일례를 모식적으로 나타내는 단면도를 나타낸다. 도 3 에 나타내는 임시 적층체 (3) 에 있어서는, 표면에 전극 (1a) 을 갖는 복수의 칩 부품 (1) 이, 전극 (1a) 을 갖는 면이 접하도록 임시 기판 (2) 상에 배열되어 있다.
상기 칩 부품은, 통상적으로 임시 고정용 점착제층을 개재하여 유리 기판 등의 지지체에 임시 고정된 상태에서, 표면에 전극을 형성하는 공정 등을 포함하는 칩 부품 제조 공정을 거쳐 제조된다. 그 후, 제조된 복수의 상기 칩 부품은, 임시 기판에 첩합된 후, 임시 고정용 점착제층 및 지지체로부터 박리됨으로써 임시 기판 상에 배열된다.
상기 임시 기판은 특별히 한정되지 않고, 예를 들어, 유리 기판, 금속 기판, 유기 기판 등을 들 수 있다. 상기 임시 기판은, 그 임시 기판 상에 상기 칩 부품을 배치시키기 위한 점착제층을 갖는 것이 바람직하다. 상기 칩 부품을 배치시키기 위한 점착제층과 상기 칩 부품 사이의 박리력은, 비교적 작은 것이 바람직하다.
이어서, 상기 공정 (b) 에서는, 상기 임시 적층체의 상기 칩 부품이 배열된 면을, 상기 전사용 기판의 상기 기체 발생제를 함유하는 점착제층에 첩합한다.
도 4 에, 본 발명의 전자 부품의 제조 방법에 있어서의 공정 (b) 의 일례를 모식적으로 나타내는 도면을 나타낸다. 상기 공정 (b) 에서는, 도 4 에 나타내는 바와 같이, 칩 부품 (1) 이 임시 기판 (2) 상에 배열된 임시 적층체의 칩 부품 (1) 이 배열된 면을, 전사용 기판 (9) 상의 기체 발생제를 함유하는 점착제층에 첩합한다. 즉, 칩 부품 (1) 의 배면을, 전사용 기판 (9) 상의 기체 발생제를 함유하는 점착제층에 첩합한다.
또한, 도 4 에 있어서, 전사용 기판 (9) 은, 지지체 (5), 및, 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프 (4) 로 구성되는 적층체이다. 단, 본 발명의 전자 부품의 제조 방법에 있어서 전사용 기판은 이와 같은 구성에 한정되지 않는다.
상기 임시 적층체의 상기 칩 부품이 배열된 면을, 상기 전사용 기판의 상기 기체 발생제를 함유하는 점착제층에 첩합하는 방법은 특별히 한정되지 않고, 예를 들어 플립 칩 본더 (예를 들어, FC-3000, 토레이 엔지니어링사 제조, 또는 그 동등품) 를 사용하면 된다.
이어서, 상기 공정 (c) 에서는, 상기 임시 기판과 상기 칩 부품을 박리시켜, 상기 전사용 기판 상에 상기 칩 부품이 배치된 전사용 적층체를 얻는다.
도 5 에, 본 발명의 전자 부품의 제조 방법에 있어서의 공정 (c) 의 일례를 모식적으로 나타내는 도면을 나타낸다. 상기 공정 (c) 에서는, 상기 임시 기판과 상기 칩 부품을 박리시킴으로써, 도 5 에 나타내는 바와 같은, 전사용 기판 (9) 상에 칩 부품 (1) 이 배치된 전사용 적층체 (6) 를 얻는다.
상기 임시 기판과 상기 칩 부품을 박리시키는 방법은 특별히 한정되지 않고, 예를 들어, 상기 임시 기판을 떼어냄으로써 상기 칩 부품으로부터 박리하면 된다.
상기 공정 (1) 에서는, 이와 같이 하여 얻어진 전사용 적층체와, 구동 회로 기판을 근접시켜, 상기 칩 부품과, 상기 구동 회로 기판의 위치를 맞춘다.
상기 칩 부품과, 상기 구동 회로 기판의 위치를 맞추는 방법은 특별히 한정되지 않고, 예를 들어 플립 칩 본더 (예를 들어, FC-3000, 토레이 엔지니어링사 제조, 또는 그 동등품) 를 사용하면 된다.
상기 공정 (1) 에 있어서, 상기 칩 부품과 상기 구동 회로 기판은, 도 1 에 나타내는 바와 같이, 이간되어 있어도 되고, 서로 접해 있어도 된다. 상기 칩 부품과 상기 구동 회로 기판의 접촉에 의한 파손을 억제하는 관점에서는, 상기 칩 부품과 상기 구동 회로 기판은 이간되어 있는 것이 바람직하다.
본 발명의 전자 부품의 제조 방법에서는, 상기 공정 (1) 의 후, 상기 기체 발생제를 함유하는 점착제층에 자극을 가하여, 상기 전사용 적층체로부터 상기 구동 회로 기판 상에 상기 칩 부품을 전사하는 공정 (2) 를 행한다.
이로써, 상기 칩 부품과, 상기 구동 회로 기판을 접속한다.
상기 구동 회로 기판은 특별히 한정되지 않지만, 통상적으로 상기 구동 회로 기판의 표면에는 상기 칩 부품과의 접속 및 도통을 취하기 위해서 접착제층이 형성되고, 바람직하게는, 상기 구동 회로 기판은 표면에 이방성 도전 필름, 이방성 도전 접착제를 갖는다. 상기 공정 (2) 에서는, 상기 칩 부품 상의 전극과, 상기 구동 회로 기판 상의 전극을 전기적으로 접속하는 것이 바람직하다.
상기 공정 (2) 에서는, 상기 기체 발생제를 함유하는 점착제층 전체에 대해서 자극을 가해도 되고, 상기 기체 발생제를 함유하는 점착제층의 박리시키는 칩 부품 영역마다 자극을 가해도 된다. 상기 기체 발생제를 함유하는 점착제층 전체에 대해서 자극을 가하는 경우에는, 복수의 상기 칩 부품을 한꺼번에 전사할 수 있는 점에서 바람직하고, 상기 기체 발생제를 함유하는 점착제층의 박리시키는 칩 부품 영역마다 자극을 가하는 경우에는, 목적으로 하는 상기 칩 부품만을 선택적으로 전사할 수 있는 점에서 바람직하다.
또한, 상기 기체 발생제를 함유하는 점착제층이 경화형 점착제층인 경우, 예를 들어 광 조사 등에 의해서, 상기 기체 발생제를 함유하는 점착제층을 경화시키는 것과, 상기 기체 발생제를 함유하는 점착제층에 자극을 가하는 것을 동시에 행해도 된다.
도 6 에, 본 발명의 전자 부품의 제조 방법에 있어서의 공정 (2) 의 일례를 모식적으로 나타내는 도면을 나타낸다. 상기 공정 (2) 에서는, 예를 들어, 도 6 에 나타내는 바와 같이, 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프 (4) 의 기체 발생제를 함유하는 점착제층 전체에 대해서, 예를 들어 자외선에 의해서 자극을 가하고, 전사용 기판 (9) 으로부터 칩 부품 (1) 을 박리시켜, 구동 회로 기판 (7) 상에 칩 부품 (1) 을 전사한다.
도 7 에, 본 발명의 전자 부품의 제조 방법에 있어서의 공정 (2) 의 다른 일례를 모식적으로 나타내는 도면을 나타낸다. 상기 공정 (2) 에서는, 예를 들어, 도 7 에 나타내는 바와 같이, 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프 (4) 의 기체 발생제를 함유하는 점착제층의 박리시키는 칩 부품 영역마다, 예를 들어 광 조사 장치 (8) 로부터 조사되는 광 (8a) 에 의해서 자극을 가하고, 전사용 기판 (9) 으로부터 칩 부품 (1) 을 박리시켜, 구동 회로 기판 (7) 상에 칩 부품 (1) 을 전사한다.
본 발명의 전자 부품의 제조 방법에서는, 상기 기체 발생제를 함유하는 점착제층에 자극을 가함으로써 상기 전사용 기판으로부터 상기 칩 부품을 박리시키는 것에 의해서, 상기 기체 발생제를 함유하는 점착제층의 잔사를 저감하면서, 상기 칩 부품을 양호한 수율로 전사할 수 있다.
상기 기체 발생제를 함유하는 점착제층에 가하는 자극은 특별히 한정되지 않지만, 광, 열, 전자파 또는 전자선이 바람직하다. 상기 광은 특별히 한정되지 않지만, 자외선 또는 레이저광이 바람직하다. 특히, 상기 기체 발생제를 함유하는 점착제층 전체에 대해서 자극을 가하는 경우에는 자외선이 바람직하고, 상기 기체 발생제를 함유하는 점착제층의 박리시키는 칩 부품 영역마다 자극을 가하는 경우에는 레이저광 또는 자외선을 집광하여 조사하는 것이 바람직하다.
본 발명에 의하면, 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 전사용 적층체로부터, 구동 회로 기판 상에 칩 부품을 전사하는 전자 부품의 제조 방법으로서, 점착제층의 잔사를 저감하면서, 칩 부품을 양호한 수율로 전사할 수 있는 전자 부품의 제조 방법을 제공할 수 있다. 또, 본 발명에 의하면, 그 전자 부품의 제조 방법을 포함하는 표시 장치의 제조 방법을 제공할 수 있다.
도 1 은, 본 발명의 전자 부품의 제조 방법에 있어서의 공정 (1) 의 일례를 모식적으로 나타내는 도면이다.
도 2 는, 본 발명의 전자 부품의 제조 방법에 있어서 사용되는, 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프의 일례를 모식적으로 나타내는 단면도이다.
도 3 은, 본 발명의 전자 부품의 제조 방법에 있어서 사용되는, 임시 적층체의 일례를 모식적으로 나타내는 단면도이다.
도 4 는, 본 발명의 전자 부품의 제조 방법에 있어서의 공정 (b) 의 일례를 모식적으로 나타내는 도면이다.
도 5 는, 본 발명의 전자 부품의 제조 방법에 있어서의 공정 (c) 의 일례를 모식적으로 나타내는 도면이다.
도 6 은, 본 발명의 전자 부품의 제조 방법에 있어서의 공정 (2) 의 다른 일례를 모식적으로 나타내는 도면이다.
도 7 은, 본 발명의 전자 부품의 제조 방법에 있어서의 공정 (2) 의 다른 일례를 모식적으로 나타내는 도면이다.
이하에 실시예를 들어 본 발명의 양태를 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에만 한정되는 것은 아니다.
((메트)아크릴계 폴리머 A 의 합성)
온도계, 교반기, 냉각관을 구비한 반응기를 준비하였다. 이 반응기 내에, (메트)아크릴산알킬에스테르로서 2-에틸헥실아크릴레이트 51 중량부, 이소보르닐아크릴레이트 37 중량부, 관능기 함유 모노머로서 아크릴산 1 중량부, 메타크릴산하이드록시에틸 19 중량부, 라우릴메르캅탄 0.01 중량부와, 아세트산에틸 80 중량부를 첨가한 후, 반응기를 가열하여 환류를 개시하였다. 계속해서, 상기 반응기 내에, 중합 개시제로서 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산 0.01 중량부를 첨가하고, 환류 하에서 중합을 개시시켰다. 다음으로, 중합 개시부터 1 시간 후 및 2 시간 후에도, 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산을 0.01 중량부씩 첨가하고, 추가로, 중합 개시부터 4 시간 후에 t-헥실퍼옥시피발레이트를 0.05 중량부 첨가하여 중합 반응을 계속시켰다. 그리고, 중합 개시부터 8 시간 후에, 고형분 55 중량％, 중량 평균 분자량 60 만의 관능기 함유 (메트)아크릴계 폴리머의 아세트산에틸 용액을 얻었다.
얻어진 관능기 함유 (메트)아크릴계 폴리머를 함유하는 아세트산에틸 용액의 수지 고형분 100 중량부에 대해서, 2-이소시아나토에틸메타크릴레이트 12 중량부를 첨가하고 반응시켜 (메트)아크릴계 폴리머 A 를 얻었다.
(칩 부품측 점착제층을 구성하는 점착제 용액 A 의 조제)
얻어진 (메트)아크릴계 폴리머 A 의 아세트산에틸 용액의 수지 고형분 100 중량부에 대해서, 가교제 (에스다인 경화제 UA, 세키스이 풀러사 제조) 1.25 중량부, 광 개시제 (Omnirad651, 토요츠 케미플라스사 제조) 1 중량부, 및, 기체 발생제 (Vam-110, 후지 필름 와코 순약사 제조) 20 중량부를 혼합하였다. 이로써, 칩 부품측 점착제층을 구성하는 점착제의 아세트산에틸 용액을 얻었다.
(칩 부품측 점착제층을 구성하는 점착제 용액 B 의 조제)
아크릴계 폴리머 (SK 다인 1495C, 소켄 화학사 제조) 의 아세트산에틸 용액의 수지 고형분 100 중량부에 대해서, 가교제 (에스다인 경화제 UA, 세키스이 풀러사 제조) 2 중량부를 혼합하여, 칩 부품측 점착제층을 구성하는 점착제의 아세트산에틸 용액을 얻었다.
(지지체측 점착제층을 구성하는 점착제 용액 C 의 조제)
아크릴계 폴리머 (SK 다인 1604N, 소켄 화학사 제조) 의 아세트산에틸 용액의 수지 고형분 100 중량부에 대해서, 가교제 (에스다인 경화제 UA, 세키스이 풀러사 제조) 1 중량부를 혼합하여, 지지체측 점착제층을 구성하는 점착제의 아세트산에틸 용액을 얻었다.
(지지체측 점착제층을 구성하는 점착제 용액 D 의 조제)
아크릴계 폴리머 (SK 다인 1495C, 소켄 화학사 제조) 의 아세트산에틸 용액의 수지 고형분 100 중량부에 대해서, 가교제 (에스다인 경화제 UA, 세키스이 풀러사 제조) 0.5 중량부를 혼합하여, 지지체측 점착제층을 구성하는 점착제의 아세트산에틸 용액을 얻었다.
(실시예 1)
(1) 양면 점착 테이프의 제조
얻어진 칩 부품측 점착제층을 구성하는 점착제 용액 A 를, 이형 처리가 이루어진 PET 필름 (NS-50-C, 나카모토 팍스사 제조) 상에 건조 피막의 두께가 10 ㎛ 가 되도록 닥터 나이프로 도공하고, 상온에서 10 분간 정치 (靜置) 하였다. 그 후, 미리 110 ℃ 로 가온해 놓은 오븐을 사용하여 110 ℃, 5 분간 가열하여 도공 용액을 건조시키고, 칩 부품측 점착제층을 얻었다.
동일하게, 얻어진 지지체측 점착제층을 구성하는 점착제 용액 C 를, 이형 처리가 이루어진 PET 필름 (NS-50-MA, 나카모토 팍스사 제조) 상에 건조 피막의 두께가 10 ㎛ 가 되도록 닥터 나이프로 도공하고, 상온에서 10 분간 정치하였다. 그 후, 미리 110 ℃ 로 가온해 놓은 오븐을 사용하여 110 ℃, 5 분간 가열하여 도공 용액을 건조시키고, 지지체측 점착제층을 얻었다. 칩 부품측 점착제층과 지지체측 점착제층을 첩합함으로써, 양면 점착 테이프를 얻었다.
(2) Fa 의 측정
두께 1 ㎜ 의 SUS 판의 표면을 에탄올로 세정하고, 충분히 건조시켰다. 미리 폭 25 ㎜, 길이 10 ㎝ 로 커트한 양면 점착 테이프의 지지체측 점착제층측의 세퍼레이터를 박리하고, 2 ㎏ 롤러를 1 왕복시켜 SUS 판에 첩부하여, 적층체를 얻었다. 그 후, 칩 부품측 점착제층측의 세퍼레이터를 박리하고, 두께 50 ㎛ 의 PET 필름 (루미러 S10, 토레이사 제조) 을 2 ㎏ 롤러를 1 왕복시켜 상기 적층체에 첩부하여, 측정용 샘플을 얻었다.
그 후, 측정용 샘플에, 초고압 수은 자외선 조사기를 사용하여 365 ㎚ 의 자외선을 적산 조사량이 2000 mJ/㎠ 가 되도록 조사하였다. 조사 강도가 100 ㎽/㎠ 가 되도록 조도를 조절하였다. 오토 그래프 (시마즈 제작소사 제조) 를 사용하여 온도 23 ℃, 상대 습도 50 ％ 의 환경 하에서 300 ㎜/min 의 인장 속도로 180°방향으로 양면 점착 테이프를 떼어내고, 박리력 Fa 를 측정하였다. 또한, 측정 샘플에 자외선을 조사하기 전의 박리력에 대해서도 동일하게 측정을 행하였다.
(3) Fb 의 측정
양면 점착 테이프의 지지체측 점착제층측의 세퍼레이터를 박리하고, 두께 50 ㎛ 의 PET 필름 (루미러 S10, 토레이사 제조) 을 첩부한 후, 칩 부품측 점착제층측의 세퍼레이터를 박리하고, SUS 판에 첩부하여, 측정용 샘플을 제작하였다. 그 이외에는 상기 Fa 의 측정과 동일하게 측정을 행하였다.
(4) 자외선을 조사하기 전의 저장 탄성률의 측정
두께 400 ㎛ 가 되도록 칩 부품측 점착제층만의 측정 샘플을 제작하였다. 이 측정 샘플에 대해서, 점탄성 스펙트로미터 (DVA-200, 아이티 계측 제어사 제조) 를 사용하여, 전단 모드, 승온 속도 10 ℃/분, 주파수 10 ㎐ 의 조건에서 측정을 행하였다. 이 때의 23 ℃ 에 있어서의 저장 탄성률을, 자극을 가하기 전 (자외선의 조사에 의해서 경화시키기 전이며, 또한, 자극을 가하기 전) 의 저장 탄성률로 하였다.
(5) 지지체에 대한 칩 부품의 첩합 (전사용 적층체의 제작)
라미네이터 장치 (ATM-812, 타카토리사 제조) 를 사용하여 양면 점착 테이프의 지지체측 점착제층측의 세퍼레이터를 박리하고, 양면 점착 테이프와 지지체 (석영 유리) 를 첩합하여, 전사용 기판을 얻었다.
그 후, 전사용 기판에 있어서의 양면 점착 테이프의 칩 부품측 점착제층측의 세퍼레이터를 박리하고, 플립 칩 본더 (FC-3000, 토레이 엔지니어링사 제조) 를 사용하여, Si 칩 (가로세로 1 ㎝, 두께 700 ㎛) 을 칩 부품측 점착제층 상에 올려, 전사용 적층체를 얻었다.
(6) 칩 부품의 전사
구동 회로 기판으로서, 표면에 접착층 (SUS 판에 대한 180°방향의 박리력이 0.2 N/inch) 을 갖는 기판을 사용하였다. 전사용 적층체의 칩 표면이 구동 회로 기판에 접하도록 한 것 이외에는 도 1 과 동일하게 하여, 칩 부품과 구동 회로 기판의 위치 맞춤을 행하였다. 그 후, 고압 수은 자외선 조사 장치 (GWSM-300R, 타카토리사 제조) 를 사용하여 365 ㎚ 의 자외선을 적산 조사량이 2000 mJ/㎠ 가 되도록 지지체측으로부터 칩 부품측 점착제층 전체에 조사하고, 칩 부품측 점착제층 전체에 자극을 가하여, 기체를 발생시킴과 함께 칩 부품측 점착제층을 경화시켰다 (전면 조사). 조사 강도가 100 ㎽/㎠ 가 되도록 조도를 조절하였다. 조사 후, 전사용 기판을 들어 올려 칩 부품의 전사를 행하였다.
(실시예 2)
칩 부품측 점착제층 및 지지체측 점착제층의 두께를 각각 25 ㎛ 로 변경한 것 이외에는, 실시예 1 과 동일하게 하여, 칩 부품의 전사를 행하였다.
(실시예 3)
칩 부품측 점착제층을 구성하는 점착제 용액 B 를 사용한 것 이외에는, 실시예 1 과 동일하게 하여, 칩 부품의 전사를 행하였다.
(실시예 4)
실시예 1 과 동일하게 하여, 양면 점착 테이프를 제조하였다. 자외선을 칩 부품측 점착제층 전체에 조사하는 (전면 조사) 대신에, 스폿 UV 조사 장치 (LS5, 하마마츠 포토닉스사 제조) 를 사용하여 가로세로 1 ㎝ 에 자외선을 집광시키고, 칩 부품측 점착제층의 박리시키는 칩 부품 영역마다 조사 강도가 500 ㎽/㎠ 가 되도록 10 초간 조사한 것 이외에는, 실시예 1 과 동일하게 하여, 칩 부품의 전사를 행하였다.
(실시예 5)
지지체측 점착제층을 구성하는 점착제 용액 D 를 사용한 것 이외에는, 실시예 1 과 동일하게 하여, 칩 부품의 전사를 행하였다.
＜평가＞
실시예에 대해서, 이하의 방법에 의해서 평가를 행하였다. 결과를 표 1 에 나타냈다.
(1) 전사의 수율 평가
상기 (6) 의 칩 부품의 전사를 5 회 행하고, 5 회 모두 전사할 수 있었던 경우를 ○, 1 회라도 전사할 수 없었던 경우를 × 로 하였다.
(2) 잔사의 평가
상기 (6) 의 칩 부품의 전사 후의 칩 부품을 광학 현미경 (VHX-500F, 키엔스사 제조) 에 의해서 관찰하고, 잔사의 부착에 대해서 평가하였다. 칩 부품당, 0.1 ㎜ 이상의 풀 잔류 지점이 1 개 이하인 경우를 ◎, 2 개 이상 5 개 이하인 경우를 ○, 5 개 이상 또는 박리 불량으로 관찰할 수 없었던 경우를 × 로 하였다.
(3) 칩 부품과 양면 점착 테이프의 박리 평가 (자연 낙하 횟수의 측정)
전사용 적층체의 칩 표면을 구동 회로 기판과 1 ㎝ 이간시켜 설치하고, 칩 부품과 구동 회로 기판의 위치 맞춤을 행한 것 이외에는, 실시예 (상기 (6) 의 칩 부품의 전사) 와 동일하게 하여, 칩 부품의 전사를 행하였다. 5 회 평가를 행하고, 자외선 조사 후의 칩 부품이 칩 부품측 점착제층으로부터 자연 박리 (낙하) 되어, 구동 회로 기판에 대한 전사를 확인할 수 있었던 횟수 (낙하 횟수) 를 측정하였다.
Figure pct00001
본 발명에 의하면, 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 전사용 적층체로부터, 구동 회로 기판 상에 칩 부품을 전사하는 전자 부품의 제조 방법으로서, 점착제층의 잔사를 저감하면서, 칩 부품을 양호한 수율로 전사할 수 있는 전자 부품의 제조 방법을 제공할 수 있다. 또, 본 발명에 의하면, 그 전자 부품의 제조 방법을 포함하는 표시 장치의 제조 방법을 제공할 수 있다.
1 : 칩 부품
1a : 전극
2 : 임시 기판
3 : 임시 적층체
4 : 기체 발생제를 함유하는 점착제층을 적어도 갖는 양면 점착 테이프
4a : 지지체측 점착제층
4b : 기체 발생제를 함유하는 점착제층 (칩 부품측 점착제층)
5 : 지지체
6 : 전사용 적층체
7 : 구동 회로 기판
7a : 전극
8 : 광 조사 장치
8a : 광
9 : 전사용 기판

Claims (10)

  1. 기체 발생제를 함유하는 점착제층을 갖는 전사용 기판 상에 칩 부품이 배치된 전사용 적층체와, 구동 회로 기판을 근접시켜, 상기 칩 부품과, 상기 구동 회로 기판의 위치를 맞추는 공정 (1) 과,
    상기 기체 발생제를 함유하는 점착제층에 자극을 가하여, 상기 전사용 적층체로부터 상기 구동 회로 기판 상에 상기 칩 부품을 전사하는 공정 (2) 를 갖는, 전자 부품의 제조 방법.
  2. 제 1 항에 있어서,
    상기 공정 (2) 에 있어서, 상기 기체 발생제를 함유하는 점착제층 전체에 대해서 자극을 가하는, 전자 부품의 제조 방법.
  3. 제 1 항에 있어서,
    상기 공정 (2) 에 있어서, 상기 기체 발생제를 함유하는 점착제층의 박리시키는 칩 부품 영역마다 자극을 가하는, 전자 부품의 제조 방법.
  4. 제 1 항, 제 2 항 또는 제 3 항에 있어서,
    상기 공정 (2) 에 있어서, 상기 기체 발생제를 함유하는 점착제층에 가하는 자극이 광, 열, 전자파 또는 전자선인, 전자 부품의 제조 방법.
  5. 제 1 항, 제 2 항, 제 3 항 또는 제 4 항에 있어서,
    상기 전사용 기판은, 지지체, 및, 기체 발생제를 함유하는 점착제층과 지지체측 점착제층을 갖는 양면 점착 테이프를 갖고, 상기 기체 발생제를 함유하는 점착제층의 SUS 판에 대한 180°방향의 박리력을 Fb, 상기 지지체측 점착제층의 SUS 판에 대한 180°방향의 박리력을 Fa 로 했을 때, Fa ＞ Fb 이며, 또한, Fa 가 1 N/inch 이상인, 전자 부품의 제조 방법.
  6. 제 1 항, 제 2 항, 제 3 항, 제 4 항 또는 제 5 항에 있어서,
    상기 기체 발생제를 함유하는 점착제층은, 자외선 경화형 점착제층인, 전자 부품의 제조 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 Fb 는, 0.3 N/inch 이하인, 전자 부품의 제조 방법.
  8. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 5 항, 제 6 항 또는 제 7 항에 있어서,
    상기 기체 발생제를 함유하는 점착제층은, 자극을 가하기 전의 저장 탄성률이 1.0 × 104 ㎩ 이상인, 전자 부품의 제조 방법.
  9. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 5 항, 제 6 항, 제 7 항 또는 제 8 항에 있어서,
    상기 기체 발생제를 함유하는 점착제층은, 두께가 200 ㎛ 이하인, 전자 부품의 제조 방법.
  10. 상기 칩 부품은, 마이크로 LED 칩이고, 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 5 항, 제 6 항, 제 7 항, 제 8 항 또는 제 9 항에 기재된 전자 부품의 제조 방법을 포함하는, 표시 장치의 제조 방법.
KR1020227018474A 2020-03-09 2021-03-05 전자 부품의 제조 방법, 및, 표시 장치의 제조 방법 KR20220151599A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-040069 2020-03-09
JP2020040069 2020-03-09
PCT/JP2021/008649 WO2021182318A1 (ja) 2020-03-09 2021-03-05 電子部品の製造方法、及び、表示装置の製造方法

Publications (1)

Publication Number Publication Date
KR20220151599A true KR20220151599A (ko) 2022-11-15

Family

ID=77671683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227018474A KR20220151599A (ko) 2020-03-09 2021-03-05 전자 부품의 제조 방법, 및, 표시 장치의 제조 방법

Country Status (5)

Country Link
JP (1) JPWO2021182318A1 (ko)
KR (1) KR20220151599A (ko)
CN (1) CN114902388A (ko)
TW (1) TW202202590A (ko)
WO (1) WO2021182318A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803990B (zh) * 2021-09-24 2023-06-01 友達光電股份有限公司 移轉裝置與移轉方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007986A (ja) 2001-06-27 2003-01-10 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2019015899A (ja) 2017-07-10 2019-01-31 株式会社ブイ・テクノロジー 表示装置の製造方法、チップ部品の転写方法、および転写部材
JP2019138949A (ja) 2018-02-06 2019-08-22 株式会社ブイ・テクノロジー Ｌｅｄディスプレイの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218329A (ja) * 2001-11-15 2003-07-31 Sekisui Chem Co Ltd 仮転写基板及びｔｆｔ回路基板の製造方法
JP4669649B2 (ja) * 2002-11-29 2011-04-13 積水化学工業株式会社 熱膨張性マイクロカプセル及び接着シート
JP2006013000A (ja) * 2004-06-23 2006-01-12 Sekisui Chem Co Ltd Ｉｃチップの製造方法
KR102427231B1 (ko) * 2016-06-10 2022-07-28 어플라이드 머티어리얼스, 인코포레이티드 마이크로-디바이스들의 무마스크 병렬 픽-앤-플레이스 이송

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007986A (ja) 2001-06-27 2003-01-10 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2019015899A (ja) 2017-07-10 2019-01-31 株式会社ブイ・テクノロジー 表示装置の製造方法、チップ部品の転写方法、および転写部材
JP2019138949A (ja) 2018-02-06 2019-08-22 株式会社ブイ・テクノロジー Ｌｅｄディスプレイの製造方法

Also Published As

Publication number Publication date
JPWO2021182318A1 (ko) 2021-09-16
TW202202590A (zh) 2022-01-16
WO2021182318A1 (ja) 2021-09-16
CN114902388A (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
JP4704828B2 (ja) ウエハ貼着用粘着シート及びダイ接着用接着剤層付きｉｃチップの製造方法
JP2008001817A (ja) 粘着剤、粘着剤を用いた粘着シート、粘着シートを用いた多層粘着シート、及び多層粘着シートを用いた電子部品の製造方法。
KR101476115B1 (ko) 웨이퍼의 처리 방법
JP7256333B2 (ja) 電子部品の製造方法、表示装置の製造方法、及び、支持テープ
JP2010202833A (ja) 電子部品加工用粘着テープ
KR20220151599A (ko) 전자 부품의 제조 방법, 및, 표시 장치의 제조 방법
JP5235272B2 (ja) 再剥離用水分散型アクリル系粘着剤組成物及び粘着シート
JP2018082131A (ja) 半導体デバイスの製造方法及び保護テープ
JP2007238802A (ja) 電子部品の加工方法
JP2004186280A (ja) ウエハ貼着用粘着シート及び半導体装置の製造方法
JP2018147988A (ja) 半導体チップの製造方法
JP2011077391A (ja) 積層セラミックコンデンサの製造方法
JP2019194201A (ja) テトラゾール化合物−塩基性アゾ化合物複合体
JP2006210433A (ja) ウエハ貼着用粘着シート及び半導体の製造方法
JP2003231871A (ja) 両面粘着テープ及びそれを用いたｉｃチップの製造方法
JP2014216104A (ja) パターニングされた透明導電フィルムの製造方法
JP2004225022A (ja) 接着樹脂シート
JP7219373B1 (ja) 半導体装置製造用粘着テープ
JP2005294535A (ja) ダイアタッチフィルム付きｉｃチップの製造方法
WO2022244756A1 (ja) 粘着テープ
JP2017082094A (ja) 半導体加工用両面粘着テープ
WO2023033176A1 (ja) 半導体装置製造用粘着テープ
JP2004001131A (ja) Ｉｃチップ製造用粘着シート及びｉｃチップの製造方法
JP6713864B2 (ja) 半導体チップの製造方法及びウエハ仮固定用粘着テープ
CN114097073A (zh) 半导体装置的制造方法及半导体加工用层叠体