JPWO2010050209A1 - 電子部品と可撓性フィルム基板の接合方法および接合装置 - Google Patents

電子部品と可撓性フィルム基板の接合方法および接合装置 Download PDF

Info

Publication number
JPWO2010050209A1
JPWO2010050209A1 JP2010506062A JP2010506062A JPWO2010050209A1 JP WO2010050209 A1 JPWO2010050209 A1 JP WO2010050209A1 JP 2010506062 A JP2010506062 A JP 2010506062A JP 2010506062 A JP2010506062 A JP 2010506062A JP WO2010050209 A1 JPWO2010050209 A1 JP WO2010050209A1
Authority
JP
Japan
Prior art keywords
flexible film
thermosetting resin
film substrate
electronic component
joining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010506062A
Other languages
English (en)
Inventor
苫米地 重尚
重尚 苫米地
赤松 孝義
孝義 赤松
藤 信男
信男 藤
義生 野上
義生 野上
寺田 勝美
勝美 寺田
肇 平田
肇 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Toray Engineering Co Ltd
Original Assignee
Toray Industries Inc
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc, Toray Engineering Co Ltd filed Critical Toray Industries Inc
Publication of JPWO2010050209A1 publication Critical patent/JPWO2010050209A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75314Auxiliary members on the pressing surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75314Auxiliary members on the pressing surface
    • H01L2224/75315Elastomer inlay
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8122Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123Polychromatic or infrared lamp heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/016Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1581Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本発明は、補強板と剥離可能な有機物層を介して可撓性フィルムが貼り合わされた可撓性フィルム基板に電子部品を接合する接合方法であって、可撓性フィルム基板上に熱硬化型樹脂層を形成した後に、(1)電子部品を可撓性フィルム基板上に形成された熱硬化型樹脂に押し当て、その状態で熱硬化型樹脂を硬化温度未満に加熱し、電子部品を実装領域に配置する第一のステップ、および(2)電子部品に荷重をかけながら前記熱硬化型樹脂の実装領域を硬化温度以上に加熱して電子部品を接合する第二のステップ、を有することを特徴とする電子部品と可撓性フィルム基板の接合方法である。 上記の方法により、可撓性フィルム基板上の回路パターンに電子部品を接合する際、1ステップで加熱・加圧すると電子部品の位置ずれを防止する。さらに、実装領域が選択的に加熱されるようにすることで、ソルダーレジストに熱によるダメージ発生しないようにする。

Description

本発明は、エレクトロニクス製品の軽量化、小型化に伴う回路パターンの高精度化にあたり、補強板に貼り合わされた可撓性フィルム基板に電子部品を熱硬化型樹脂を介して接合する接合方法と接合装置に関する。本発明の応用製品としては、後述するCOFの他、MEMS、イメージセンサなどが挙げられる。
エレクトロニクス製品の軽量化、小型化に伴い、プリント回路基板のパターニングのファインピッチ(高精度)化が求められている。特に、液晶ディスプレイパネルへの電子部品(例えばIC(Integrated Circuit))の接合に用いられるCOF(Chip on Film)技術は、長尺化ポリイミドフィルム基板をリール・ツー・リール方式で加工しながら微細パターンを得ることができるが、微細化の進展に関しては限界に近づきつつある。
更なる微細化に対応する方法として、補強板に剥離可能な粘着剤で貼り付けた可撓性フィルム上に、非常に微細な回路パターンを形成することが提案されている(例えば、特許文献1)。リール・ツー・リール方式の既存設備を活用する場合、可撓性フィルム基板は回路パターン形成後に補強板から剥がされ、接着材を介してその短辺端部を繋がれて長尺フィルム基板となる(例えば、特許文献2参照)。そうすると、可撓性フィルムは温度、湿度によっても寸法変化するため、ファインピッチ化の要求に対しては、補強板から剥離する前にIC接合をすることが望ましい。
可撓性フィルム基板においては、IC側の金バンプと可撓性フィルム基板内の実装領域の回路パターン、すなわちインナーリードとの間が、熱圧着により接合される。熱圧着すると、めっき法でインナーリード表面に形成された錫とバンプ表面の金が共晶接合する。インナーリードがファインピッチになると、インナーリード表面の錫がインナーリード表面やインナーリード端部に流れて瘤状になり、隣接するインナーリードが短絡する原因となる。そこで、錫の厚さを薄くしてインナーリードの短絡を回避することが行われるが、接合に寄与する錫の絶対量とインナーリード上の堆積面積が減少するため、金−錫共晶の形成が不均一となり、接合強度が不足する。金−錫共晶の形成を均一化するために接合荷重を上げる対処方法もあるが、荷重過多によるバンプ潰れが発生するなど、錫の薄膜化には課題が多い。
このため、ACF(Anisotoropic Conductive Film)、NCP(Non Conductive Paste)やNCF(Non Conductive Film)と呼ばれる材料を介して可撓性フィルム基板とICを接合する技術検討がなされている。ACFは、フィルム中の導電粒子を利用してICと可撓性フィルム基板を接合するものであ。例えば、ガラス板上に形成された配線パターン上にACFを用いてICを接合する技術が提案されている(特許文献3参照)。
ACFを用いた接合では、バンプとインナーリード間に導電粒子が存在することで両者の導通が確保される。しかし、ファインピッチ化によりインナーリード間の距離が小さくなると、導電粒子が隣り合うインナーリードに接触するので、配線の短絡不良が発生するおそれがある。そのため、ファインピッチに配置される電子部品のバンプと微細な回路パターンのインナーリードの接合にACFを適用する場合には、ACFのフィルム内の導電粒子径を小さくする必要がある。ただし、ACFのフィルム内の導電粒子径を小さくすることは金属粒子径の安定化や均一分散性の点から難しい上、インナーリード間の導電粒子数が多くなるので、インナーリード間でマイグレーション耐性が低下し、信頼性を低下させる。
そのため、ファインピッチの実装に適用する接合材料には導電性材料が含まれないNCPやNCFが好んで用いられる。NCPやNCFは熱硬化型樹脂をペースト状やフィルム状にしたもので、電子部品と回路パターン間に形成し、電子部品を圧接後に樹脂を硬化させて接合するものである。樹脂が硬化収縮することでバンプとインナーリードをより強固に接合する。さらに、金−錫共晶の接合に比べて低温接合が可能で装置負荷も小さい。しかし、圧着時にICのバンプとインナーリードの両者の滑りで位置ずれが大きくなり、導通不良となる可能性がある。
一方、これら熱硬化型樹脂の硬化は、ICに対して回路パターン側からヒーター加熱や電磁波加熱をすることで行うことができる(例えば、特許文献3参照)。一般的に可撓性フィルム上に形成された回路パターン上には実装用の熱硬化型樹脂層以外に回路パターンを保護するための樹脂層(ソルダーレジスト層と呼ばれる)が形成される。IC直下の熱硬化型樹脂を硬化させるには、ICやICを可撓性フィルム基板に押しつける加圧ツールへの放熱を考慮し、熱硬化型樹脂の硬化温度より高い熱量を供給する。
ソルダーレジスト樹脂の耐熱温度は通常230℃から260℃であるが、NCPやNCF等の熱硬化型樹脂を200℃から250℃で硬化温度させる。つまり、硬化のために必要な温度は、前記放熱を考慮するとソルダーレジストの耐熱温度より高くなってしまう。そのため、可撓性フィルム基板に対して補強板側から例えば電磁波加熱により可撓性フィルム基板全体を加熱すると、ソルダーレジストが耐熱温度以上の加熱で変色してしまい、外観上または性能上問題が発生する。
特開2003−298194号公報 特開2006−295143号公報 特許第3627011号公報
上記のように、ファインピッチで、ICとフィルム回路基板を良好に接合することは困難であった。特に、熱硬化型樹脂を利用するとき、圧着を1ステップのみで行うと、ICのバンプとインナーリードの間で、滑りが生じる可能性が特に高かった。また、熱硬化型樹脂は硬化が必要であるため、金属接合に比べて接合時間が長く、生産性が低下するという課題があった。さらに、可撓性フィルム上に回路パターンが形成された可撓性フィルム基板が、補強板に貼り付けられた状態で前記回路パターンと電子部品を熱硬化型樹脂を介して圧接する方法において、補強板付き可撓性フィルム基板を載置するステージ側から前記熱硬化型樹脂を加熱すると、回路パターン上の保護膜であるソルダーレジスト層の耐熱温度が前記加熱温度より低いとソルダーレジスト層が変色してしまう。この変色は外観不良となる上、場合によってはソルダーレジスト層が劣化し、絶縁信頼性が低下するおそれがあった。
すなわち、本発明は、
補強板と剥離可能な有機物層を介して可撓性フィルムが貼り合わされた可撓性フィルム基板に電子部品を接合する接合方法であって、可撓性フィルム基板上に熱硬化型樹脂層を形成した後に、
(1)電子部品を可撓性フィルム基板上に形成された熱硬化型樹脂に押し当て、その状態で熱硬化型樹脂を硬化温度未満に加熱し、電子部品を可撓性フィルム基板上の接合位置に配置する第一のステップ、および
(2)電子部品に荷重をかけながら前記熱硬化型樹脂の接合位置を硬化温度以上に加熱して電子部品を接合する第二のステップ、
を有することを特徴とする電子部品と可撓性フィルム基板の接合方法である。
また、本発明の特に好ましい態様は、前記第二のステップで、前記可撓性フィルム基板の下方から電子部品接合位置の前記熱硬化性樹脂層を選択的に硬化温度以上に加熱する工程を有する請求項1記載の接合方法である。
さらに、本発明の別の態様は、ソルダーレジストが形成された領域と熱硬化型樹脂が形成された領域を複数有する可撓性フィルム基板に電子部品を接合する接合装置であって、前記可撓性フィルム基板を保持するステージと、前記ステージで前記可撓性フィルム基板が保持される位置の上方に配置され、前記電子部品を前記可撓性フィルム基板に押しつける加圧手段と、前記ステージで前記可撓性フィルム基板が保持される位置の下方に配置され、前記熱硬化型樹脂が塗布された領域を選択的に加熱する加熱手段を有する接合装置である。
本発明によれば、圧接時に電子部品と回路パターンの位置ずれが小さい安定した接合方法を提供できる。
また、本発明の特に好ましい態様によれば、可撓性フィルム基板に形成されたソルダーレジストが熱によるダメージを受けることなく、電子部品と可撓性フィルム基板を接合することができる。
補強板付きの可撓性フィルム基板の断面図。 本発明の電子部品実装方法の概略図。 本発明の第2ステップの接合装置の全体形状を示す概略図。 本発明の第2ステップの接合装置の別の好ましい形態全体形状を示す概略図。 本発明の第2ステップの接合装置において、加熱手段として加熱遮断マスクと熱源を用いる場合の概略図。 本発明の第2ステップの接合装置において、加熱手段としてレーザー光源を用いる場合の概略図。 本発明の第2ステップの接合装置において、加熱手段としてランプと導光路を用いる場合の概略図。 本発明の第2ステップの接合装置において、加熱手段としてステージ上の突起部に発熱抵抗を配した場合の概略図。 本発明の第2ステップの接合装置において、個別に電子部品の加圧量および/または平行度を調整する場合の概略図。 本発明の第2ステップの接合装置において、個別に電子部品の加圧量および/または平行度を調整する場合の別の態様の概略図。
1 可撓性フィルム
2 剥離可能な有機物層
3 補強板
4 回路パターン
5 ソルダーレジスト
6 熱硬化型樹脂
7、24 電子部品
8 加熱・加圧ツール
9、20 ステージ
10 アライメントマーク認識用カメラ
11 位置制御用コントローラー
12 電磁波照射部
13 反射板
14 バックアップブロック
15 コントロールユニット
16 熱交換器
17 電磁波
21 加圧ツール
22 断熱・クッション材
23 支柱
26 フレーム
27、30 熱源
28 加熱遮断マスク
29(a) ステージ上面
29(b) ステージ下面
31 半導体レーザー
32 ランプ
33 導光路
34 ステージの突起
35 ヒーター
36 ヒーター加熱用電源
37 クッション袋体
38 液体
100 可撓性フィルム基板
以下に本発明の接合方法および接合装置について詳細に説明する。まず始めに、補強板に貼り付けられた可撓性フィルム基板100について、図1を用いて説明する。
枚葉の補強板3に剥離可能な有機物層2を形成し、その上にラミネーター装置を用いて可撓性フィルム1を貼り合わせる。補強板3としては、電子部品との接合に用いる熱硬化型樹脂に加える熱を効率よく伝えるものが好ましく、ソーダライムガラス、ホウケイ酸系ガラス、石英ガラスなどの無機ガラス類が用いられる。これらは、電磁波に対して透明であることも好ましい。加熱手段として電磁波も利用できるからである。赤外線を熱源とする場合は、シリコンも透過性があり、補強板に採用することができる。また、剥離可能な有機物層2としては、例えば、アクリル系またはウレタン系の再剥離型と呼ばれる粘着剤を用いる。
可撓性フィルム1は絶縁性フィルムの片面にスパッタや真空蒸着法で金属被膜を形成したものである。
絶縁性フィルムの材料としては、ポリカーボネート、ポリエーテルサルファイド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリイミド、ポリアミド、液晶ポリマーなどのプラスチックフィルムを採用することができる。
金属被膜は下地の絶縁性フィルムとの密着性を高くするための下地層を設けてもよい。例えば、ポリイミドフィルムにはスパッタ法で形成したニッケル・クロム合金の密着性がよい。このニッケル・クロム合金層の上に銅膜をスパッタ法で形成する。この銅膜は抵抗値が小さく、配線材として優れ、さらに回路パターン4の形成で用いられる銅めっきとの接着力も十分強固だからである。
次いで、補強板に貼り合わされた可撓性フィルム上に回路パターン4を形成する。回路パターン4は、通常、銅を主体として、サブトラクティブ法、セミアディティブ法などで形成される。ファインピッチにはセミアディティブ法が好適に用いられる。
セミアディティブ工法は通常以下の手順に依る。回路パターンの導体を形成しない場所にフォトレジストパターンを形成後、電解銅めっきによりフォトレジストパターンがない場所に銅膜を析出させる。その後、フォトレジストパターンを除去後、フォトレジストパターンが形成されていた部分の金属被膜をエッチング除去する。その後、導体として形成された部分の保護層を形成する。保護層は、錫めっき、金めっきなどを析出させたり、防錆剤を銅表面に吸着させたりして形成する。従って、回路パターン4の導体部分は金属被膜、めっきによる銅膜、保護層で形成される。これらの構造をまとめて「金属層」とも呼ぶ。本明細書では、回路パターン4はこのような構成を有する金属層を含む領域として説明する。しかし、もちろん、金属層は、これ以外の構成を適宜採用することもできる。
回路パターンには、電子部品が実装される実装領域、ファンアウト領域、テストパッド領域などがある。実装領域には電子部品の接合用のバンプと接合するための回路パターン(COFの場合はインナーリードと呼ぶ)が並行に多数形成されていることが多い。電子部品の機能向上に従い、入出力数が増加しているため、インナーリード幅が10数μmと細くなっている上、隣り合うインナーリード間隔も10数μmと狭くなっている。回路パターン4を形成した後、続けて、金属層保護のためのソルダーレジスト膜5を回路パターン4上に形成することで、補強板に貼り合わされた可撓性フィルム基板100を得る。
次に可撓性フィルム基板上に、電子部品とインナーリードを接合するための熱硬化型樹脂層6を塗布する。熱硬化型樹脂の組成としては、主剤としてエポキシ樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、ポリウレタン樹脂、フェノール樹脂、メラミン樹脂、不飽和ポリエステル樹脂等が好適に用いられ、硬化反応を促進させるための硬化剤が添加される。硬化剤は主剤の樹脂と反応性が高いものが用いられ、多くはエポキシ系の樹脂が使用される。硬化剤が主剤にあらかじめ混ぜ合わされている1液性のものが工程を簡便にするため好ましいが、塗布前に主剤と硬化剤を混練して使用する2液性のものも採用できる。
熱硬化型樹脂層を電子部品実装部分に形成するために、塗布方法としては、ディスペンサーや印刷が用いられる。複数の回路パターンに一度に熱硬化型樹脂層6を形成でき、生産性が高い点において、印刷法が好ましい。印刷法を採用する場合は、塗布した熱硬化型樹脂の印刷形状を維持するためと電子部品接合前に熱硬化型樹脂表面に異物が固着しないように、熱硬化型樹脂の硬化点温度以下で短時間乾燥して溶剤を蒸発させることが望ましい。
また、電子部品接合後にインナーリードや電子部品のバンプ付近の熱硬化型樹脂にボイドが存在すると、接合信頼性、絶縁信頼性を低下させる原因となる。ディスペンサーや印刷法で形成する熱硬化型樹脂は粘度が高いものが多く、流動性が比較的小さい。したがって、インナーリード間隔が狭いとき、ボイド発生のおそれがある。ボイド発生を避けるために、熱硬化型樹脂の流動性を高めるように可撓性フィルム基板を加熱することが好ましい。
具体的には、電子部品接合時に、可撓性フィルム基板を載せるステージを加熱することにより、塗布された熱硬化性樹脂層を加熱することができる。加熱温度は、樹脂の流動性が得られれば十分であり、一方で硬化温度未満の範囲となるようにする。熱硬化型樹脂として例えばナミックス製8364−160(Tg:120℃、硬化温度:200℃)を用いた場合は、加熱温度は、100℃程度が好ましい。
また、熱硬化型樹脂内のボイド発生は、可撓性フィルム基板内の水分も原因の1つである。電子部品を熱硬化型樹脂へ接合する前に、可撓性フィルム基板を加熱して、可撓性フィルム基板内の水分を除去することが好ましい。加熱温度は、可撓性フィルム基板内の水分が除去できれば十分であり、80℃から130℃が好適に用いられる。熱硬化性樹脂層が既に塗布されている場合は、加熱温度は、熱硬化型樹脂の硬化温度未満であるよう設定する。
ボイド回避のための加熱時間は可撓性フィルム基板内の水分が十分除去される時間を設定する。なお、熱硬化型樹脂を塗布する前に可撓性フィルム基板内の水分除去のための加熱をすることもできる。この場合は、熱硬化型樹脂の硬化温度に関係なく、加熱条件を決定できる。ただし、加熱乾燥後、第1のステップまでの待機中に可撓性フィルムが吸湿するので、待機時間上限を設定したり、保管雰囲気を低湿度に保ったりする対策を取るのが好ましい。
本発明の第1ステップの接合方法について、図2を参照して説明する。図2は熱硬化型樹脂の硬化温度未満で電子部品を押しつける第1のステップを表している。ここで硬化温度とは、樹脂の官能基の結合が進み、反応に寄与する成分の85%以上が反応する(硬化度が85%以上)温度とする。
熱硬化型樹脂の硬化度については、例えばFT−IR(Fourier Transform infrared Spectrometer)分析により、結合に寄与する反応性基のピーク強度の減少割合から、定量的に求めることができる。ビスフェノール型エポキシ樹脂を例に挙げると、硬化の前後でエポキシ基が消費される。一方、ベンゼン環の割合は変化しないため、エポキシ基に由来するピーク強度のベンゼン環に由来するピーク強度に対する割合が、硬化後に85%以上低減していれば、硬化度が85%以上であることになる。
補強板3に貼り合わされた可撓性フィルム基板をステージ9に固定する。固定方法は、ステージ9による真空吸着が好適に用いられる。また、可撓性フィルム基板端部を補強板とともに機械的にチャックで押さえてもよい。前述のように、熱硬化型樹脂の流動性を上げ、熱硬化型樹脂内のボイド発生を防止するために、前記ステージを加熱しておくことが望ましい。
加熱・加圧ツール8は吸着機構を有するものが好ましい。多孔質セラミックスや電子部品接触面に微細な穴を開けることで容易に電子部品を吸着・把持できるからである。電子部品を回路パターンの実装領域に移動させるツールは、加熱・加圧ツール8と別に用意しても良い。
次に電子部品7をインナーリード部に仮圧着する。この第1ステップでは電子部品を高精度に位置合わせし、後の工程で位置ずれを生じない程度に固定することが目的である。電子部品としては、ICおよびコンデンサ、抵抗などの電子部品が挙げられる。これらの電子部品には、接合用のバンプやパッドが電子部品の接合面に設けられる。
加熱・加圧ツール8は装置内に設定された電子部品の格納トレイ(図示せず)から電子部品7を1個吸着する。アライメントマーク読みとり用カメラ10で加熱・加圧ツール8に吸着された電子部品7側から電子部品のアライメントマーク(図示せず)とステージ9上の回路パターンのインナーリード周辺に形成されたアライメントマーク(図示せず)を読み取る。
加熱・加圧ツール8の位置制御コントローラー11が両アライメントマークの位置ずれ量を計算し、その位置ずれ量を補正するために加熱・加圧ツール8の位置を調整する。その後、加熱・加圧ツール8が下降して吸着した電子部品をインナーリードへ押し当てる。この時、電子部品をインナーリードへ押し当てた状態で熱硬化型樹脂を硬化温度未満に加熱し、熱硬化型樹脂の硬化をある程度進めることで仮圧着し、精度良く位置合わせされた電子部品が次工程までのハンドリング時に位置ずれすることを防止できる。
接合時には、少なくとも実装領域の熱硬化型樹脂が加熱されるようにする。第1ステップの仮圧着は、複数個の電子部品を1ヘッドに吸着して同時に実施することも可能であるが、高精度接合を実現するために、1個ずつ仮圧着することが好ましい。
第1ステップとして、熱硬化型樹脂を挟んで、電子部品のバンプと、回路パターンのインナーリード間の距離を近づけておくことで、第2ステップでの押しつけ圧力を小さくすることができる。第2ステップで、電子部品のバンプがインナーリード上を滑りにくくなり、接合ずれが発生しにくくなる効果がある。
従来は、第1ステップだけで、熱硬化型樹脂の硬化を完了して電子部品を接合しており、熱硬化型樹脂硬化時の押しつけ圧力が大きく、位置ずれが発生しやすかったが、本発明はこのように接合のステップを2つに分けることで、位置ずれの課題を回避することができる。また、接合のステップを2つに分けることで、第1ステップの仮圧着温度を下げることができ、高精度位置合わせおよび第1ステップの接合装置の熱伝達防止対策もしくは放熱対策を簡便にする効果がある。
第1ステップでの加熱温度は、熱硬化型樹脂の流動性を向上させるために、熱硬化型樹脂の硬化温度未満の範囲内で高いほど良い。但し、熱硬化型樹脂の性能劣化が無いことを確認して加熱温度を設定する。加熱・加圧ツール8から、電子部品を介して熱硬化型樹脂を加熱することができる。加熱・加圧ツール8に多孔質セラミックスを採用し、セラミックスヒーターを内蔵することで、加熱機構と電子部品の吸着機構を有する加熱・加圧ツールが得られる。
電子部品をインナーリードへ押しつける圧力は、第2のステップで加える荷重を考慮して決定する。第1ステップでは電子部品7がインナーリードに精度良く位置合わせされて固定されるよう、やや弱めの圧力を加える。また第2ステップでは電子部品7が位置ずれせずにインナーリードとの接合ができるよう、やや強めの圧力を加える。従来のように、第1ステップのみの加熱・加圧では、通常15〜30gf/(電子部品のバンプ1個)が使用される。しかし、本発明によれば第1ステップでは3〜10gf/(電子部品のバンプ1個)程度で良い。また、本発明では、第1ステップの後では電子部品バンプとインナーリード間に熱硬化型樹脂が存在し、未導通である場合が多い。
第1ステップで、加熱・加圧する時間は、電子部品と回路パターンが安定して位置合わせでき、かつ、次の工程まで精度を維持できるように設定する。ヒーターの昇温速度や温度安定性にもよるが、0.3秒から3秒が好ましく、より好ましくは0.5秒から1秒である。
電子部品の接合を第1と第2の二つのステップに分ける他の利点として、生産性の向上がある。電子部品の接合に用いられる熱硬化型樹脂の熱硬化時間は5秒から数十秒であり、現在主流である金−錫共晶などによる金属接合の接合時間である0.1〜1.5秒程度に比べると長い。したがって、電子部品を一つずつ加圧・加熱すると生産効率が低下する。
しかし、複数の回路パターンを備えた大面積の可撓性フィルム基板を用いて、熱硬化型樹脂の硬化を複数個の電子部品に対して、同時に行うことで生産性を向上させることができ、接合時間の長い熱硬化型樹脂を用いても生産効率を維持することができる。本発明の好ましい態様の一つは、第2ステップで、電子部品を可撓性フィルム基板に接合する際に、補強板側から可撓性フィルム基板を加熱することである。熱硬化型樹脂を硬化させるときに、電子部品を押しつける機構と熱硬化型樹脂を加熱して硬化させる機構を分離することで装置設計上の負荷を大きく低減させることができる。つまり、設備構造を単純にするとともに、設備費用を低減できる。複数個の電子部品の接合を同時に行う設備のとき、機構を分離する効果が特に大きい。
次に第2ステップの好適な態様の一例を図3を参照して説明する。なお、図3(a)は装置の正面図であり、図3(b)は装置の側面図を示す。図3では、第1ステップで電子部品が載置された補強板3に貼り付けられた可撓性フィルム基板100を、第2ステップを行うためのステージ20に移動させた後の状態を示している。もちろん、図2のステージ9上で第2ステップを行うこともできる。図2のステージ9で補強板3に貼り付けられた可撓性フィルム基板100を吸着・把持したまま第2のステップで用いる加圧ツール21が移動してきても良いし、第2ステップの加圧ツール21で用いる下部に補強板3に貼り付けられた可撓性フィルム基板100をステージ9ごと移動させてもよい。
図3は本発明の第2ステップの接合装置の全体構成を示すが、本発明の接合装置はこれに限定されるものではない。本発明の接合装置は、補強板3に貼り付けられた可撓性フィルム基板100を保持するステージ20と、可撓性フィルム基板に配置された電子部品を押し付ける加圧ツール21を有する。
電子部品と対向する加圧ツール下面の面積は特に限定されるものではなく、電子部品を正常に押しつけるものであればよい。好ましくは、電子部品上面の面積より大きいものが好ましい。しかし、電子部品上面の面積より小さいものであっても確実に電子部品が可撓性フィルム基板に均一に押しつけられれば構わない。
また、複数の電子部品を同時に押しつける場合では、前記電子部品の全てを押しつけることのできる面積を有する加圧ツールであることが好ましい。より効率よく複数の電子部品を接合するためには、可撓性フィルム基板の回路パターンをアレイ状に形成し、列毎または行毎の電子部品を同時に接合することが好ましい。
なお、「複数の電子部品を同時に押しつける」あるいは「複数の電子部品の接合を同時に実施する」こととは、前述のように、対象となる複数の電子部品を一度に押しつけることができる大きさの加圧ツールで、電子部品を可撓性フィルム回路基板に押しつけ、接合することである。そして、さらに、対象となる複数の電子部品をそれぞれの電子部品に対応した個別の複数の加圧ツールで可撓性フィルム回路基板に押しつける際に、それぞれの加圧ツールの加圧動作を同期させて実施することを含む。すなわち、複数の加圧ツールを使用する場合は、所定のタクトタイムに影響しない範囲であれば、加圧動作にずれがあってもよい。
また、回路パターンをアレイ状に形成するとは、可撓性フィルム基板に対して配置される電子部品が加圧ツールの幅の範囲で直線的に隣接して形成された状態を言う。加圧ツールによる1回の加圧で複数の電子部品を同時に接合することができるようにするのが目的だからである。従って、アレイ状に配置された電子部品の配置は、複数の列もしくは行だけでなく、単一の列もしくは行から構成されていてもよい。また、単一の列若しくは行に電子部品を配置した場合は、「列状に配置した」と言ってもよい。複数の電子部品を同時に加圧する場合、荷重は電子部品1個当たりの加圧を電子品数に乗じて求める。
加圧ツール21は先端に断熱・クッション材22が配置されている。また、加圧ツール21は、支柱23に固定されており、その支柱はエア駆動の加圧装置(図示せず)に固定されている。加圧装置の動作によって支柱23は下方向に移動し、加圧ツールが、電子部品24に当接しかつ加圧できる。支柱23等は、ステージ20の上方のアーム25によって支えられている。アーム25はさらに装置フレームに固定されている。
加圧ツール下面の凹凸形状については、電子部品に対向する部分が凸形状を有しているとより確実に電子部品を可撓性フィルム基板に押しつけることができる。しかし、(1)加圧ツール下面に貼り付けるクッション材や耐熱材が貼りやすく、交換しやすい点、及び(2)可撓性フィルム基板に対する電子部品の接合位置が変更になった場合でも加圧ツールの変更が不要である点から、平坦であることが望ましい。
熱硬化性樹脂を加熱する手段としては、加圧ツールに加熱手段も盛り込むことと、ステージ側から加熱する手段を設けることとおよび両者の組み合わせを挙げることができる。本発明の好ましい態様の一つは、前述のように、第2ステップで、補強板側(すなわちステージ側)から可撓性フィルム基板を加熱することである。加圧ツールを加熱しない場合は、加圧ツールに冷却機構を設けて、第2ステップの接合温度条件が装置稼動時間や接合のタイムサイクルに依らず一定にできるようにすることが好ましい。
加圧ツール21が加熱手段を持たず、かつステージ20の上部に熱源を配置する場合は、実装領域の熱硬化型樹脂を均一に加熱するために、加圧ツール21の動作に干渉しないように加圧ツール21の4方周囲に熱源を配置する必要がある。しかし、このような配置は、熱源の配置スペースを十分に確保するとともに、熱源から駆動機構や位置決め機構への伝熱を遮断する対策が加わり、設備が複雑になるため、好ましくない。
図3の接合装置は、熱硬化型樹脂を硬化させるための電磁波による加熱手段を有している。加熱手段はステージ20の下方に配置される。12は電磁波発生源、13は電磁波を熱硬化型樹脂に向かわせる反射板、14はバックアップブロック、15は電磁波発生コントローラ、16は熱交換器、17は電磁波である。加熱手段はこれに限定されるものではなく、電熱線ヒーターを用いても良いし、ハロゲンヒーター、紫外線ランプ等の電磁波を用いても良い。
図4の接合装置は、熱硬化型樹脂を選択的に硬化させるための加熱手段27を有している。加熱手段はステージ20の下方に配置され、図4では加熱手段の一態様であるレーザー光源の場合を例示している。本明細書において「選択的」とは、可撓性フィルム上に形成された熱硬化型樹脂が、硬化する程度は加熱し、回路パターンの保護材であるソルダーレジストが変質若しくは変色するほどは加熱しないことをいう。ソルダーレジスト層の変色は外観不良となる上、場合によってはソルダーレジスト層が劣化し、絶縁信頼性が低下するおそれがある。加熱手段は限定されるものではなく、電熱線ヒーターを用いても良いし、ハロゲンヒーター、紫外線ランプ等の電磁波を用いても良い。
図5〜8は、電子部品24が、第1ステップで熱硬化型樹脂層6を介してインナーリードと精度良く仮圧着されている状態から、第2ステップで接合を完了させる実施態様を示している。以後の説明で上方向、下方向は図中の矢印の方向である。
第1ステップで電子部品とインナーリードとは、精度良く位置合わせされ仮圧着されているので、第2ステップでは、位置合わせ機構は不要である。また、ステージ20の下の加熱手段によって下側から加熱すると、電子部品24を押しつけるツールは、加熱機能を省いて、加圧機能のみ持たせれば良い。加圧ツール21側への伝熱を抑制し、熱硬化型樹脂を効率よく昇温させるために、加圧ツール21の電子部品24との接触面には、断熱・クッション材22を配置する。
また、複数個の電子部品を同時に接合する場合、電子部品およびインナーリードの高さばらつきを吸収するために、加圧ツールの表面22には、クッション性を持たせることが有効である。断熱性とクッション性を備えた材料としては、耐熱性を有するコアにフッ素ゴムやガラスクロスや耐熱ナイロンを含浸したフッ素ゴム、シリコーンシート、フッ素シート、また、シリコーンシートやフッ素シートを積層したシートが好適に用いられる。第2ステップで、電子部品24を押しつける加圧ツールには加熱機能を省いて、加圧機能のみ持たせることは、該断熱材を介して、電子部品および熱硬化型樹脂を加熱する必要がないので、該断熱材の熱劣化を抑え、交換頻度を小さくすることができる。
図5は、熱硬化型樹脂が選択的に加熱されるように、補強板と加熱手段の間に電子部品と略同型の開口を有した加熱遮断マスク28が挿入されている。これにより、ステージ20下部の熱源30による熱量は開口部のみ通過し、熱硬化型樹脂を硬化させる。加熱遮断マスクとしては、ガラス板に熱を反射する材料を前記開口部以外に形成することで製作することができる。
また、全面に反射材料を形成された金属板を電子部品と略同型の貫通孔を形成することで加熱遮断マスクを製作しても良い。また、加熱遮断マスクは、熱若しくは電磁波を吸収することで、開口部以外の部分を通過させなくするものでもよい。加熱遮光マスクは、半透明で、可撓性フィルム基板全体を熱硬化型樹脂の硬化温度未満に加熱し、電子部品接合部分を熱硬化型樹脂硬化温度以上に加熱するようにしても良い。
ステージ20の材料は、前記熱源を効率よく伝達または透過する材料を選択することが重要である。熱源に電磁波発生源を用いる場合はステージ材料として電磁波を透過する無機ガラスや石英を採用することが好ましい。熱源に赤外線発生源を用いる場合は、赤外線を透過するシリコンを採用することができる。
加熱遮断マスク材の配置場所については、図5ではステージ20と熱源30の間に位置しているが、ステージ20の上面29(a)に加熱遮断マスク材を配置しても良いし、ステージ20の裏面29(b)に反射材料を形成してマスクとして使用しても良い。また、ステージ20の内部に加熱遮断マスクを埋め込んでもよい。ステージ20自体に加熱遮断マスク機能を持たせると、ワークの品種毎にステージ20を用意することになる可能性があり、生産性を低下させるおそれがある。
図6は熱硬化型樹脂を選択的に加熱するためにレーザー31による加熱を採用した例である。レーザーとしては固体レーザーやガスレーザー、半導体レーザーが挙げられる。工業的に安価で、小型である点で、半導体レーザーの中で、特に周波数が650nmの赤色レーザーや780nmや830nmの赤外レーザーが好適に用いられる。熱硬化型樹脂が吸収する波長領域のレーザー波長を選択することが重要である。
熱硬化型樹脂を効率よく加熱するためには、レーザーと熱硬化型樹脂層の間に配置される材料の透過率やレーザーと熱硬化型樹脂層間の距離を考慮し、レーザー光の集光を最適化する。レーザーと熱硬化型樹脂の間にある材料は、ステージ9、補強板、可撓性フィルムである。各材料の透過率を測定し、レーザーの集光レンズの曲率を考慮して、レーザーの設置位置を決定する。
レーザーの設置数は、レーザー一個の出力エリア面積から必要な配置数を求め、加熱すべき範囲を効率良く移動させることで、生産性高く熱硬化型樹脂を硬化させることができる。複数の電子部品を同時に接合する場合は、同時に接合する電子部品の個数分、レーザー群が設置されることが好ましい。レーザーの配置位置を移動可能にすると、可撓性フィルム上の熱硬化型樹脂の塗布位置に変更があっても、容易に対応ができ、好ましい態様である。
図7は、熱硬化型樹脂が選択的に加熱されるように、加熱手段にランプ32を用いた場合の例を示す。ランプとしては、ハロゲンランプ、ハロゲンスポットヒーター、高輝度LEDランプ、メタルハライドランプ、高圧ナトリウム灯、水銀ランプ等を挙げることができる。使用する熱硬化型樹脂の吸収する波長領域を有するランプを採用する。
ランプ32から導光路33で光を導き、ステージ20の下側から可撓性フィルム上に塗布された熱硬化型樹脂に光を照射することで、熱硬化型樹脂だけを選択的に加熱させることができる。導光路33は、光ファイバが好適に利用できるが、小型のミラーを組み合わせてもよい。反射板や集光レンズなどで光を集中させ、光ファイバに入射させるようにしてもよい。また、ランプの代わりに半導体レーザーを用いた光ファイバ出力型半導体レーザーユニットを用いても良い。本例の場合も、ステージ20は光透過性の材料で構成されることが重要である。
図8には、熱硬化型樹脂を選択的に加熱するための別の態様を示す。ステージ20に突起部34を設けるとともに突起部にヒーター35を設け、突起部34を加熱する。該突起は、電子部品が仮圧着されている位置に合わせて配置される。
図9、10は、複数の電子部品を加圧しつつ、熱硬化性樹脂を加熱する際に、個々の電子部品に対して、加圧量および平行度の調整をする加圧手段を有する装置の例を示す。
図9は、個々の電子部品に対して、独立した加圧ツールによって構成された加圧手段を示す。それぞれの加圧ツールは、独立してステージに対する電子部品の平行度の調整をすることが可能である。また、それぞれの加圧ツールは、押し込み圧力を個々に調整することができる。従って、電子部品加圧の際の押し込み圧力上限を規定することによって、電子部品毎に、接合時の加圧量を調整することができる。
接合される電子部品のバンプ高さは、全てが同じ高さに製造されていない場合もあり、さらに、可撓性フィルム基板の配線厚みムラ、補強板厚みムラが加わる場合もあり、同時に加圧した場合は、十分加圧されない電子部品も生じる。従って、個々の電子部品毎に加圧ツールを設けることで、上記のばらつきがある場合でも全ての電子部品を確実に接合することができる。
図10は、同じく高さの異なる複数の電子部品を同時に接合するための加圧手段の他の実施形態を示すものである。クッション袋体37をアーム25と電子部品の間に置くことで電子部品に対して、個別に加圧量および/または平行度の調整が行える。クッション袋体の中にはオイル等の液体38を満たしておく。高さの異なる複数の電子部品を配置された可撓性フィルム基板の表面は凸凹である。しかし、クッション袋体は、その凸凹にそって表面が変形し、接触した電子部品にほぼ等しい圧力を加えることができる。
また、クッション袋体中の液体を加熱して、第2ステップでの熱硬化型樹脂の硬化を補助することができる。さらに、クッション袋体の液体を外部の冷却、加熱装置の間で循環させて、クッション袋体中の液体を一定の温度に保つようにすると、第2ステップの接合温度条件が装置稼動時間や接合のタイムサイクルに依らず一定にできるので好ましい。
以下、実施例を挙げて本発明をさらに具体的に説明するが、本発明はこれらに限定されるものではない。なお、本発明による2ステップによる熱硬化型樹脂による接合の評価項目としては、電子部品の全てのバンプと全てのインナーリードの導通がとれていること、熱硬化型樹脂内にインナーリードに接触する空隙(ボイド)やクラック等の性能悪化が無いことの2項目とする。また、接合後のソルダーレジストの評価項目としては、外観検査による変色の有無とした。
(実施例1) 可撓性フィルムとして、厚さ38μmの長尺ポリイミドフィルム(“カプトン”150EN(商品名)東レデュポン(株)製)を準備した。長尺フィルム対応のリール・ツー・リール方式のスパッタ装置で、ポリイミドフィルム上に厚さ150nmのクロム:ニッケル=20:80(重量比)の合金膜と厚さ1200nmの銅膜をこの順に積層した。
補強板である厚さ1.1mm、370×470mmのソーダライムガラスにダイコーターで、紫外線硬化型粘着剤“SKダイン”SW−11A(綜研化学(株)製)と硬化剤L45(綜研化学(株)製)を100:3(重量比)で混合したものを塗布し、80℃で2分間乾燥し、剥離可能な有機物層を得た。乾燥後の剥離可能な有機物層厚みを3μmとした。次いで有機物層に、空気遮断用フィルム(ポリエステルフィルム上に離型容易なシリコーン樹脂層を設けたフィルム)を貼り付けて1週間放置した。
金属層を設けた前述のポリイミドフィルムを370×470mmに切り出した。ガラス上の空気遮断用フィルムを剥がしてから、フィルムに応力が掛からないように貼り付けができるラミネーター装置(図示せず)で剥離可能な有機物層に金属層を設けたポリイミドフィルムを貼り付けた。その後、ガラス基板側から紫外線を1000mJ/cm照射し、有機物層を硬化した。
銅膜上にポジ型フォトレジストをスリットダイコーターで塗布して80℃で10分間乾燥した。フォトレジストをフォトマスクを介して露光、現像して、めっき膜が不要な部分に厚さ12μmのフォトレジスト層を形成した。
回路パターンを形成するためのフォトマスクパターンは以下に示す形状とした。19.3mm×2.5mmの長方形の二つの長辺上に、インナーリードとして、25μmピッチで、1辺あたり772個の配線(幅10μm、長さ5mm)を並べた。上記19.3mm×2.5mmの長方形と中心を同じくして38.6mm×23.75mmの長方形の二つの長辺に最外端が接するように、50μmピッチで一辺あたり772個の配線(幅25μm、長さ100μm)をアウターリードとして並べた。
インナーリードとアウターリードを一対一で幅10μmの配線で結んだものを1ユニットとした。このユニットをガラス基板が370mm長さの方向に中心から等配、40.6mmピッチで8列を配置した。ガラス基板が470mm長さの方向には中心から等配、24.0mmピッチで18個を配置した。この可撓性フィルム基板にはICチップは8列×18行の144個が実装されることになる。
次いで、上記銅膜を電極として厚さ8μmの銅層を硫酸銅めっき液中での電解めっきで形成した。フォトレジストをフォトレジスト剥離液で剥離し、続いて、過酸化水素−硫酸系水溶液によるソフトエッチングにてレジスト層の下にあった銅膜およびクロム−ニッケル合金膜を除去した。引き続き、銅めっき膜上に、電解めっきで厚さ0.4μmの錫層を形成し、回路パターンを得た。その後、回路パターンを保護するためにスクリーン印刷機でソルダーレジストNPR−3300NH(日本ポリテック(株)製)を回路パターン上に形成した。オーブンで120℃、90分間キュアし、回路パターン上で10μm厚のソルダーレジスト層を得た。
測長機DR−800(大日本スクリーン(株)製)にて、ポリイミドフィルム上のユニットについて、最外端インナーリードの幅方向中心間距離(設計値19.3mm)を測定したところ、全てのユニットにおいて、設計値に対して±1μm(0.005%)以内にあり、位置精度は非常に良好であった。
ナミックス製NCP樹脂の8364−160(Tg:120℃、硬化温度:200℃(5秒))を熱硬化型樹脂とし、武蔵エンジニアリング製のディスペンサー装置FAD−320Sを用いて、回路パターンのインナーリード部内側に塗布後、ベーク炉に80℃30秒の条件で半硬化させた。
次に、IC接合装置FC−2000(東レエンジニアリング(株)製、加熱・加圧ツールは1個)で電子部品として20.0mm×3.0mmのシリコンICチップを位置決めする第1のステップを行った。多孔質セラミックスによる加熱・加圧ツールでICチップを把持し、セラミックスヒーターにより加熱・加圧ツールを加熱させてNCP樹脂に押し当てた。可撓性フィルム基板を載せるステージ温度を100℃に設定した。FC−2000の設定条件として、設定温度は120℃、加熱・加圧ツールの押し圧は5kg/チップ(3.2g/バンプ)、加熱・加圧時間は1.0秒(チップの搬送、位置合わせも含めて3.0秒)とした。この場合可撓性フィルム基板一枚あたりの作業時間は432秒であった。
続けて、図3に示すIRボンダーで第2のステップを行った。加圧ツールは1列の8個のICチップを同時に押せるようにICチップとの接触面積を360mm×4mmとした。加熱は補強板側から近赤外線照射機構によりNCP部分が200℃になるように出力を設定した。加圧ツールは15kg/チップ(9.7g/バンプ)の荷重で5秒間押し当てた。圧着後の基板搬送に2秒必要であったので、可撓性フィルム基板一枚あたりの作業時間は18列×(5+2)秒の126秒であった。
これより、可撓性フィルム基板一枚あたりのICチップ実装時間は558秒であり、比較例1(加熱・加圧ツール1個の場合)の作業時間の1008秒に対して55.3%となり、44.7%の短縮となった。
次に、ICのバンプとインナーリードの位置ずれによる導通不良数、熱硬化型樹脂の硬化具合を調べた。
接合した10枚の可撓性フィルム基板の1440個のICについて、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面からICのバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良が発生したものは無かった。
また、可撓性フィルム基板10枚をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板で、インナーリード周辺のボイド、クラックの不具合は見られなかった。しかしながら、可撓性フィルム基板に接合したIC周辺で、ソルダーレジストの黒っぽい変色があり、外観検査は不良であった。
(実施例2) 可撓性フィルム基板を実施例1と同様に準備した。第2のステップの加熱・加圧手段がICチップとの接触面積360mm×2mmを24mmピッチで平行に2列並べて8個/列を2列同時にIC同時に加熱・加圧した以外は、実施例1と同様にICチップを実装した。
第1のステップでの可撓性フィルム基板一枚あたりの作業時間は432秒であった。第2のステップでは、可撓性フィルム基板一枚あたりの作業時間は9行×(5+2)秒の63秒であった。
これより、可撓性フィルム基板一枚あたりのICチップ実装時間は495秒であり、比較例1(加熱・加圧ツール1個の場合)の作業時間の1008秒に対して49.1%となり、50.9%の短縮となった。
次に、電子部品のバンプとインナーリードの位置ずれによる導通不良数、熱硬化型樹脂の硬化具合を調べた。
接合した10枚の可撓性フィルム基板の1440個の電子部品について、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面から電子部品のバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良が発生したものは無かった。
また、可撓性フィルム基板10個をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板で、インナーリード周辺のボイド、クラックの不具合は見られなかった。しかしながら、可撓性フィルム基板に接合したIC周辺で、ソルダーレジストの黒っぽい変色があり、外観検査は不良であった。
(実施例3) 第1のステップで使用するIC接合装置FC−2000の加熱・加圧ツールを2個にしたこと以外は、実施例1と同様にICチップを実装した。加熱・加圧ツールを2個配置し、両者の加熱・加圧ツールが干渉しないようにプログラミングし、効率よく電子部品を専用トレイから取り出し、位置決めする様にFC−2000を改造した。
第1のステップでの可撓性フィルム基板一枚あたりの作業時間は216秒であった。第2のステップでは、可撓性フィルム基板一枚あたりの作業時間は18行×(5+2)秒の126秒であった。これより、可撓性フィルム基板一枚あたりのICチップ実装時間は342秒であり、比較例2(加熱・加圧ツール2個の場合)の作業時間の504秒に対して67.9%となり、32.1%の短縮となった。
次に、電子部品のバンプとインナーリードの位置ずれによる導通不良数、熱硬化型樹脂の硬化具合を調べた。
接合した10枚の可撓性フィルム基板の1440個の電子部品について、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面から電子部品のバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良が発生したものは無かった。
また、可撓性フィルム基板10個をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板で、インナーリード周辺のボイド、クラックの不具合は見られなかった。しかしながら、可撓性フィルム基板に接合したIC周辺で、ソルダーレジストの黒っぽい変色があり、外観検査は不良であった。
(実施例4) 第1のステップで使用するIC接合装置FC−2000の加熱・加圧ツールを2個にし、第2のステップの加熱・加圧手段がICチップとの接触面積360mm×2mmを24mmピッチで平行に2列並べて8個/列を2列同時にICチップ同時に加熱・加圧した以外は、実施例1と同様にICチップを実装した。
第1ステップでの可撓性フィルム基板一枚あたりの作業時間は216秒であった。第2ステップでは、可撓性フィルム基板一枚あたりの作業時間は9行×(5+2)秒の63秒であった。
これより、可撓性フィルム基板一枚あたりのICチップ実装時間は279秒であり、比較例2(加熱・加圧ツール2個の場合)の作業時間の504秒に対して55.4%となり、44.6%の短縮となった。
次に、電子部品のバンプとインナーリードの位置ずれによる導通不良数、熱硬化型樹脂の硬化具合を調べた。接合した10枚の可撓性フィルム基板の1440個の電子部品について、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面から電子部品のバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良が発生したものは無かった。
また、可撓性フィルム基板10個をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板で、インナーリード周辺のボイド、クラックの不具合は見られなかった。しかしながら、可撓性フィルム基板に接合したIC周辺で、ソルダーレジストの黒っぽい変色があり、外観検査は不良であった。
(比較例1) 可撓性フィルム基板を実施例1と同様に準備し、ICチップ実装領域にNCP樹脂8463−160を実施例1と同様にディスペンサで塗布して形成した。次に、IC接合装置FC−2000(東レエンジニアリング(株)製)で1ステップで熱硬化型樹脂を硬化させた。ICチップは実施例1と同じ20.0mm×3.0mmとし、多孔質セラミックスによる加熱・加圧ツールでICチップを把持し、セラミックスヒーターにより加熱・加圧ツールを加熱させてNCP樹脂に押し当てた。FC−2000の設定条件として、設定温度は120℃、加熱・加圧ツールの押し圧は30kg/チップ(19.4g/バンプ)、加熱・加圧時間は5.0秒(チップの搬送、位置合わせも含めて7.0秒)とした。可撓性フィルム基板一枚あたりの作業時間は144個×(5+2)秒の1008秒であった。
次に、電子部品のバンプとインナーリードの位置ずれによる導通不良数、熱硬化型樹脂の硬化具合を調べた。
接合した10枚の可撓性フィルム基板の1440個の電子部品について、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面から電子部品のバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良が発生したものが2個あった。
また、可撓性フィルム基板10個をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板で、インナーリード周辺のボイド、クラックの不具合は見られなかった。可撓性フィルム基板に接合したIC周辺で、ソルダーレジストの変色はなかった。
(比較例2) IC接合装置FC−2000(東レエンジニアリング(株)製)で加熱・加圧ツールが2つであること以外は、比較例1と同様にICチップを1ステップで実装した。FC−2000の設定条件として、設定温度は120℃、加熱・加圧ツールの押し圧は30kg/チップ(19.4g/バンプ)、加熱・加圧時間は5.0秒(チップの搬送、位置合わせも含めて7.0秒)とした。可撓性フィルム基板一枚あたりの作業時間は72個×(5+2)秒の504秒であった。
次に、電子部品のバンプとインナーリードの位置ずれによる導通不良数、熱硬化型樹脂の硬化具合を調べた。接合した10枚の可撓性フィルム基板の1440個の電子部品について、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面から電子部品のバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良が発生したものが3個あった。
また、可撓性フィルム基板10個をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板で、インナーリード周辺のボイド、クラックの不具合は見られなかった。可撓性フィルム基板に接合したIC周辺で、ソルダーレジストの変色はなかった。
(比較例3) 可撓性フィルム基板を実施例1と同様に準備し、ICチップ実装領域にNCP樹脂ナミックス製8463−160を形成し、第1のステップの加熱温度を熱硬化型樹脂の硬化温度以上の200℃で加熱したこと以外は、実施例1と同様に電子部品と可撓性フィルム基板を2ステップで接合した。
接合した10枚の可撓性フィルム基板の1440個の電子部品について、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面から電子部品のバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良は無かったが、位置ずれが発生していないのにショート不良が発生したものは23ピースあった。
次に、可撓性フィルム基板10個をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板のインナーリード周辺でボイド、クラックが観察された。可撓性フィルム基板に接合したIC周辺で、ソルダーレジストの黒っぽい変色があり、外観検査は不良であった。
以上の実施例1乃至比較例2の作業時間について表1にまとめて示す。実施例1乃至4は複数個のICチップを一度に加圧するので、可撓性フィルム基板1枚当たりの作業時間は比較例1乃至2と比べて短縮されている。さらに、比較例1、2は一度の加圧で接合しているので、電子部品のバンプとインナーリードの位置ずれが観測されていたのに対して、2段階の加圧によって接合した実施例は位置ずれは観測されなかった。本発明の接合方法は高い精度で接合位置合わせが可能であることが実証された。
Figure 2010050209
比較例3は接合の手順としては、実施例1と同じであり、総作業時間は変わらない。しかし、第1ステップの加熱温度が熱硬化型樹脂の硬化温度以上で加熱されている点が異なる。その結果、位置ずれは生じていないものの、ショート不良の発生が生じたり、ボイドやクラックの発生が認められた。従って、第1ステップの加熱温度は接合のために使用する熱硬化型樹脂の硬化温度以下の温度で加熱しなければならないことがわかった。
(実施例5)
可撓性フィルム基板を実施例1と同様に準備し、さらに、実施例1と同様にして第1のステップで可撓性フィルム基板にICを仮圧着した。続けて、図4に示す接合装置で熱硬化型樹脂を硬化させた。補強板付き可撓性フィルム基板を載置するガラスで作製されたステージ9と近赤外線ヒーターの間に可撓性フィルム基板の実装領域が選択的に加熱される加熱遮断マスクを設置した。
マスク材として1.1mm厚の石英ガラスを使用し、近赤外線ヒーターを反射させる目的で前記ガラス表面にクロムをスパッタし、実装領域下部に位置する場所に実装領域と同寸法の20.3×3.5mmを開口させた。スパッタ面を近赤外線ヒーターに対向するように設置した。加熱手段として近赤外線ヒーターを用いた。加圧ツールは1列の8個のICチップを同時に押せるようにICチップとの接触面積を360mm×4mmとした。加熱は補強板側から近赤外線照射機構によりNCP部分が200℃になるように出力を設定した。加圧ツールは15kg/チップ(9.7g/バンプ)の荷重で5秒間押し当てた。
次に、電子部品のバンプとインナーリードの位置ずれによる導通不良数、熱硬化型樹脂の硬化具合を調べた。
接合した10枚の可撓性フィルム基板の1440個の電子部品について、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面から電子部品のバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良が発生したものは無かった。
また、可撓性フィルム基板10個をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板で、インナーリード周辺のボイド、クラックの不具合は見られなかった。
接合した10枚の可撓性フィルム基板の1440個の電子部品について外観検査を行った。その結果で全ピースのソルダーレジスト部で変色は見られなかった。
(実施例6)
可撓性フィルム基板を実施例1と同様に準備し、さらに、実施例1と同様にして第1のステップで可撓性フィルム基板にICを仮圧着した。続けて、可撓性フィルム基板の実装領域を選択的に加熱する手段として、半導体レーザーを用いたこと以外は実施例5と同様に熱硬化型樹脂であるNCPを硬化させた。
半導体レーザーとして浜松ホトニクス製L9277用いた。2mm厚のガラスを用いたステージに可撓性フィルム基板を載置し、ステージ下面と半導体レーザーの距離を10mmとし、XYステージでXY方向に移動することで実装領域20.3×3.5mmを加熱した。
次に、電子部品のバンプとインナーリードの位置ずれによる導通不良数、熱硬化型樹脂の硬化具合を調べた。
接合した10枚の可撓性フィルム基板の1440個の電子部品について、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面から電子部品のバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良が発生したものは無かった。
また、可撓性フィルム基板10個をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板で、インナーリード周辺のボイド、クラックの不具合は見られなかった。
接合した10枚の可撓性フィルム基板の1440個の電子部品について外観検査を行った。その結果で全ピースのソルダーレジスト部で変色は見られなかった。
(実施例7)
可撓性フィルム基板を実施例1と同様に準備し、さらに、実施例1と同様にして第1のステップで可撓性フィルム基板にICを仮圧着した。続けて、可撓性フィルム基板の実装領域を選択的に加熱する手段として、ハロゲンランプを用いたこと以外は実施例5と同様に熱硬化型樹脂であるNCPを硬化させた。ハロゲンランプとしてはモリテックス製MHAB−150W−100Vを用い、導光路としてガラス製光ファイバを用いた耐熱仕様のライトガイドを使用した。
接合した10枚の可撓性フィルム基板の1440個の電子部品について、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面から電子部品のバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良が発生したものは無かった。
また、可撓性フィルム基板10個をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板で、インナーリード周辺のボイド、クラックの不具合は見られなかった。
接合した10枚の可撓性フィルム基板の1440個の電子部品について外観検査を行った。その結果で全ピースのソルダーレジスト部で変色は見られなかった。
(実施例8)
可撓性フィルム基板を実施例1と同様に準備し、さらに、実施例1と同様にして第1のステップで可撓性フィルム基板にICを仮圧着した。続けて、可撓性フィルム基板の実装領域を選択的に加熱する手段として、実装領域直下のステージを突起させ、その突起部を加熱すること以外は実施例5と同様に熱硬化型樹脂であるNCPを硬化させた。加熱するための熱源としては八光製カートリッジヒーターをステージ突起部に埋め込んだ。
接合した10枚の可撓性フィルム基板の1440個の電子部品について、オープン・ショート検査を行い、オープン不良が発生している回路パターンの可撓性フィルム面から電子部品のバンプとインナーリードの位置ずれを観察した。その結果で両者の大きな位置ずれによりオープン不良が発生したものは無かった。
また、可撓性フィルム基板10個をガラスから剥離し、可撓性フィルム側から熱硬化型樹脂を観察した。全ての可撓性フィルム基板で、インナーリード周辺のボイド、クラックの不具合は見られなかった。
接合した10枚の可撓性フィルム基板の1440個の電子部品について外観検査を行った。その結果で全ピースのソルダーレジスト部で変色は見られなかった。
実施例1乃至4は電子部品を高い精度で位置合わせした後、接合することができ、なおかつ作業時間を短縮することもできた。しかし、ソルダーレジスト部では黒っぽい変色が生じており、外観検査は不良であった。これは硬化のための加熱が補強板側からの近赤外線照射機構により可撓性フィルム基板全体が加熱されたことに起因するものである。
これに対して、実施例5乃至8はステージの下方から、接合のための熱硬化性樹脂が存在する部分だけを選択的に加熱する方法を行った実施例である。加熱の手段は、異なるものの、熱硬化性樹脂の存在する部分だけを加熱するために、ソルダーレジスト部の外観不良が解消されていた。すなわち、選択的に加熱することで本発明の接合方法はより好ましい接合結果を得ることができた。
本発明は、可撓性フィルム回路基板を形成した可撓性フィルム基板にICなどの電子部品を接合固定する技術に広く利用することができる。特に、小型電話、液晶テレビや小型テレビといった軽量および薄型の回路基板を使用する電子機器に利用することができる。

Claims (17)

  1. 補強板と剥離可能な有機物層を介して可撓性フィルムが貼り合わされた可撓性フィルム基板に電子部品を接合する接合方法であって、可撓性フィルム基板上に熱硬化型樹脂層を形成した後に、
    (1)電子部品を可撓性フィルム基板上に形成された熱硬化型樹脂に押し当て、その状態で熱硬化型樹脂を硬化温度未満に加熱し、電子部品を可撓性フィルム基板上の接合位置に配置する第一のステップ、および
    (2)電子部品に荷重をかけながら前記熱硬化型樹脂の接合位置を硬化温度以上に加熱して電子部品を接合する第二のステップ、
    を有することを特徴とする電子部品と可撓性フィルム基板の接合方法。
  2. 第二のステップで複数の電子部品の接合を同時に実施する請求項1記載の接合方法。
  3. 第一のステップで複数の電子部品を列状に配置し、第二のステップで該配置された列状の複数の電子部品の接合を同時に実施する請求項2記載の接合方法。
  4. 第二のステップで複数の電子部品を同時に接合する際に、個別に電子部品の加圧量および/または平行度を調整する請求項2記載の接合方法。
  5. 第二のステップの熱源が補強板に対して電子部品とは反対側に存在する請求項1から4のいずれか記載の接合方法。
  6. 補強板が電磁波透過性材料である請求項1から5のいずれか記載の接合方法。
  7. 補強板が無機ガラスである請求項1から6のいずれか記載の接合方法。
  8. 第二のステップの熱源が電磁波発生源である請求項1から7のいずれか記載の接合方法。
  9. 電磁波発生源が生じる電磁波が近赤外線である請求項8記載の接合方法。
  10. 第二のステップで、前記可撓性フィルム基板の下方から電子部品接合位置の前記熱硬化性樹脂層を選択的に硬化温度以上に加熱する工程を有する請求項1記載の接合方法。
  11. ソルダーレジストが形成された領域と熱硬化型樹脂が形成された領域を複数有する可撓性フィルム基板に電子部品を接合する接合装置であって、
    前記可撓性フィルム基板を保持するステージと、
    前記ステージで前記可撓性フィルム基板が保持される位置の上方に配置され、前記電子部品を前記可撓性フィルム基板に押しつける加圧手段と、
    前記ステージで前記可撓性フィルム基板が保持される位置の下方に配置され、前記熱硬化型樹脂が塗布された領域を選択的に加熱する加熱手段
    を有する接合装置。
  12. 前記加圧手段は、複数の電子部品を同時に加圧する請求項11に記載された接合装置。
  13. 前記加熱手段は、前記ステージで前記可撓性フィルム基板が保持される位置の下方に配置され、
    前記熱硬化型樹脂が塗布された領域以外への加熱を遮断する加熱遮断マスクと、
    前記加熱遮断マスクの下方に配置された熱源
    からなる請求項11記載の接合装置。
  14. 前記加熱手段は、前記ステージの下方に配置され、
    前記熱硬化型樹脂が塗布された領域に射出面を有するレーザー光源
    からなる請求項11記載の接合装置。
  15. 前記加熱手段は、前記ステージの下方に配置され、
    前記熱硬化型樹脂が塗布された領域に射出面を有する導光路と、
    前記導光路に光を入射する光源
    からなる請求項11記載の接合装置。
  16. 前記複数の電子部品を前記可撓性フィルム基板に押しつける加圧手段は、前記複数の電子部品のそれぞれに対して電子部品の加圧量および/または平行度を調整する加圧手段が複数配置された請求項12に記載された接合装置。
  17. ソルダーレジストを塗布された領域と熱硬化型樹脂を塗布された領域を複数有する可撓性フィルム基板に電子部品を接合する接合装置であって、
    前記可撓性フィルム基板を保持し、前記熱硬化型樹脂が塗布された領域に対応する場所に突起部を有するステージと、
    前記ステージの上方に配置され、前記熱硬化型樹脂を塗布した全ての領域を含む面積を有するクッション材を有する加圧ツールと、
    前記突起部を加熱する熱源
    を有する請求項11記載の接合装置。
JP2010506062A 2008-10-31 2009-10-28 電子部品と可撓性フィルム基板の接合方法および接合装置 Pending JPWO2010050209A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008280942 2008-10-31
JP2008280942 2008-10-31
JP2008321515 2008-12-17
JP2008321515 2008-12-17
PCT/JP2009/005714 WO2010050209A1 (ja) 2008-10-31 2009-10-28 電子部品と可撓性フィルム基板の接合方法および接合装置

Publications (1)

Publication Number Publication Date
JPWO2010050209A1 true JPWO2010050209A1 (ja) 2012-03-29

Family

ID=42128580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010506062A Pending JPWO2010050209A1 (ja) 2008-10-31 2009-10-28 電子部品と可撓性フィルム基板の接合方法および接合装置

Country Status (5)

Country Link
JP (1) JPWO2010050209A1 (ja)
KR (1) KR20110076876A (ja)
CN (1) CN102204419A (ja)
TW (1) TW201031297A (ja)
WO (1) WO2010050209A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5483103B2 (ja) * 2010-07-08 2014-05-07 アイシン・エィ・ダブリュ株式会社 電子部品の接着装置及び接着方法
JP6055387B2 (ja) * 2013-09-18 2016-12-27 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
JP6337271B2 (ja) * 2014-08-20 2018-06-06 パナソニックIpマネジメント株式会社 部品圧着装置
JP6715052B2 (ja) * 2016-03-25 2020-07-01 デクセリアルズ株式会社 接続構造体の製造方法
KR102371148B1 (ko) * 2016-09-09 2022-03-08 도레이 카부시키가이샤 수지 조성물
CN110249413A (zh) 2017-01-31 2019-09-17 株式会社新川 半导体芯片的安装装置及安装方法
JP6863767B2 (ja) * 2017-02-20 2021-04-21 東レエンジニアリング株式会社 実装装置および実装方法
US20200147696A1 (en) * 2017-05-12 2020-05-14 Heraeus Deutschland GmbH & Co. KG Method for connecting components by means of a metal paste
TWI692044B (zh) 2017-05-29 2020-04-21 日商新川股份有限公司 封裝裝置以及半導體裝置的製造方法
KR101975103B1 (ko) 2017-06-20 2019-05-03 주식회사 프로텍 플립칩 레이저 본딩 장치 및 플립칩 레이저 본딩 방법
WO2019065473A1 (ja) * 2017-09-28 2019-04-04 株式会社新川 実装装置および製造方法
US11574888B2 (en) 2017-12-15 2023-02-07 Panasonic Intellectual Property Management Co., Ltd. Component joining apparatus, component joining method and mounted structure
TWI734956B (zh) * 2019-01-31 2021-08-01 惠特科技股份有限公司 半導體元件雷射焊接裝置及方法
TWI734238B (zh) * 2019-10-29 2021-07-21 鴻勁精密股份有限公司 分類設備及其溫控裝置
CN112289695B (zh) * 2020-09-22 2023-03-21 中国电子科技集团公司第二十九研究所 一种用于多焊件自动共晶的通用共晶装置及共晶方法
US11973054B2 (en) * 2021-05-06 2024-04-30 Stroke Precision Advanced Engineering Co., Ltd. Method for transferring electronic device
TWI809408B (zh) * 2021-06-01 2023-07-21 國立屏東科技大學 加熱輔助覆晶接合裝置
DE102022116028A1 (de) * 2022-06-28 2023-12-28 Pac Tech - Packaging Technologies Gmbh Vorrichtung und Verfahren zur Herstellung einer Kontaktverbindung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187423A (ja) * 1997-09-09 1999-03-30 Fujitsu Ltd 半導体チップの実装方法
JP2004265913A (ja) * 2003-02-04 2004-09-24 Toray Ind Inc 回路基板用部材および回路基板の製造方法
JP2005026577A (ja) * 2003-07-04 2005-01-27 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP4001341B2 (ja) * 2003-11-07 2007-10-31 日本Cmo株式会社 ボンディング方法およびその装置
JP2008209961A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 電子装置の製造方法、電子装置が実装された電子機器の製造方法、および、電子装置が装着された物品の製造方法

Also Published As

Publication number Publication date
KR20110076876A (ko) 2011-07-06
CN102204419A (zh) 2011-09-28
TW201031297A (en) 2010-08-16
WO2010050209A1 (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
WO2010050209A1 (ja) 電子部品と可撓性フィルム基板の接合方法および接合装置
KR100203603B1 (ko) 칩 크기의 패키지형 반도체 장치의 제조 방법
JPWO2006038496A6 (ja) 長尺フィルム回路基板、その製造方法およびその製造装置
US10483228B2 (en) Apparatus for bonding semiconductor chip and method for bonding semiconductor chip
JPWO2006038496A1 (ja) 長尺フィルム回路基板、その製造方法およびその製造装置
JP2547895B2 (ja) 半導体装置の実装方法
JP6679320B2 (ja) 接続体の製造方法、電子部品の接続方法
JP7257187B2 (ja) チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
KR101978595B1 (ko) 가요성 디스플레이 모듈 접합 방법
JP4619209B2 (ja) 半導体素子実装方法および半導体素子実装装置
JP4479512B2 (ja) 回路基板用部材および回路基板用部材の製造方法
JP6412376B2 (ja) チップと基板との接合方法、チップと基板との仮接合装置、チップ実装システム
KR20050044257A (ko) 본딩방법 및 그 장치
JPH07226569A (ja) 回路基板並びに電極接続体及びその製造方法
JP2006295143A (ja) フィルム回路基板およびその製造方法
JP2011187699A (ja) 半導体装置およびその製造方法
JP4075652B2 (ja) 半導体装置の製造方法
JP4158659B2 (ja) 電子部品実装回路基板の製造方法
JP2008263183A (ja) フィルム回路基板およびその製造方法
US8541300B2 (en) Method of manufacturing semiconductor device, semiconductor device thus manufactured, and semiconductor manufacturing apparatus
JP2013225545A (ja) Fpdモジュール組立装置、および、圧着ヘッド制御方法
JP2010243229A (ja) プローブカード及びプローブカードの製造方法
WO2015068433A1 (ja) 圧着装置、及び、表示装置の製造方法
JP2001189553A (ja) 基板の接合装置及びその装置を用いた基板の接合方法
JP2003298194A (ja) 回路基板の製造方法および回路基板用部材