JP2008109156A - 電子部品及びその製造方法、これを用いた画像表示装置 - Google Patents

電子部品及びその製造方法、これを用いた画像表示装置 Download PDF

Info

Publication number
JP2008109156A
JP2008109156A JP2007332538A JP2007332538A JP2008109156A JP 2008109156 A JP2008109156 A JP 2008109156A JP 2007332538 A JP2007332538 A JP 2007332538A JP 2007332538 A JP2007332538 A JP 2007332538A JP 2008109156 A JP2008109156 A JP 2008109156A
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
electronic component
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007332538A
Other languages
English (en)
Other versions
JP4450067B2 (ja
Inventor
Toshiaki Iwabuchi
寿章 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007332538A priority Critical patent/JP4450067B2/ja
Publication of JP2008109156A publication Critical patent/JP2008109156A/ja
Application granted granted Critical
Publication of JP4450067B2 publication Critical patent/JP4450067B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】基板への実装前に発光素子や制御素子の検査を可能とし、リペアチップを別途用意することなく容易に不良素子(発光素子及び制御素子)の修復を可能とする。
【解決手段】発光素子とこれを制御する制御素子とが一体化され、チップ部品化されてなる電子部品(画素チップ)である。その形状は、例えば平板状、あるいは球形である。一体化により、発光素子や制御素子を一括して取り扱うことが可能となり、例えば基板への実装も容易なものとなる。また、発光素子と制御素子とが一体化されているので、チップ部品の段階で動作確認を行うことができ、基板への実装前に不良素子が排除される。さらに、仮に不良素子を含む画素チップが実装された場合には、画素チップを交換することにより、発光素子、制御素子のいずれのリペアも可能である。
【選択図】図1

Description

本発明は、発光素子と制御素子とが一体化された新規な電子部品及びその製造方法に関するものであり、さらには、これを応用した画像表示装置に関するものである。
発光素子をマトリクス状に配列して画像表示装置に組み上げる場合には、従来、液晶表示装置(LCD:Liquid Crystal Display)やプラズマディスプレイパネル(PDP:Plasma Display Panel)のように基板上に直接素子を形成するか、あるいは発光ダイオードディスプレイ(LEDディスプレイ)のように単体のLEDパッケージを配列することが行われている。例えば、LCD、PDPの如き画像表示装置においては、素子分離ができないために、製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。
一方、LEDディスプレイの場合には、LEDチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列されるが、この画素ピッチは素子形成時の素子のピッチとは無関係である。
発光素子であるLED(発光ダイオード)は高価である為、1枚のウエハから数多くのLEDチップを製造することによりLEDを用いた画像表示装置を低コストにできるものと考えられる。すなわち、LEDチップの大きさを従来約300μm角のものを数十μm角のLEDチップにして、それを接続して画像表示装置を製造すれば、画像表示装置の価格を大幅に下げることができるものと期待される。
そこで各素子を集積度高く形成し、各素子を広い領域に転写等によって離間させながら移動させ、画像表示装置等の比較的大きな表示装置を構成する技術が提案されており、例えば特許文献1に記載される薄膜転写法や、特許文献2に記載される表示用トランジスタアレイパネルの形成方法等の技術が知られている。
米国特許第5438241号明細書 特開平11−142878号公報
ところで、LCDやPDP等の薄型ディスプレイ装置においては、その製造プロセスの特性上、点灯しない不良画素の発生が不可避であるが、それを補修することは不可能である。一方、発光源としてLEDを用いたディスプレイの場合、全ての画素が独立して実装される構成であることから、全製造プロセスを経た後、点灯しない画素が存在する場合、これを補修することが原理的に可能である。ただし、通常の手法により上記修復を実施しようとすると、強固に固定された不良素子の取り外しや、絶縁層の補修等、微細で困難な作業を伴う。
このような状況から、本願出願人は、リペアチップを用いた修復方法を既に提案している。この方法は、不良画素を補う形でリペアチップを実装し、不要な配線を切断するというものであり、不良素子の取り外しが不要である。
しかしながら、上記方法を採用した場合、通常の画素チップとは異なる形状、構成のリペアチップを別途用意する必要があり、その作製が煩雑であるという課題が残る。また、この修復方法では、発光素子(LED)のリペアのみを想定しており、発光素子を制御する制御素子については何ら考慮されていない。
これまで、発光素子と制御素子とは別々に取り扱い、それぞれを基板上に実装するというのが一般的であるが、この場合、上記修復の問題だけでなく、実装が煩雑であること、実装前に発光素子の検査ができず事前に不良素子を排除することが難しいこと等、様々な不都合が生じている。
本発明は、かかる従来の実情に鑑みて提案されたものである。すなわち、本発明は、発光素子と制御素子とを一括して取り扱うことができ、実装も容易な電子部品及びその製造方法を提供することを目的とする。また、本発明は、基板への実装前に発光素子や制御素子の検査を行うことも可能な電子部品及びその製造方法を提供することを目的とする。さらに、本発明は、リペアチップを別途用意する必要がなく、容易に不良素子(発光素子及び制御素子)を修復することが可能な画像表示装置を提供することを目的とする。
上述の目的を達成するために、本発明に係る電子部品は、発光素子とこれを制御する制御素子とが一体化され、チップ部品化されていることを特徴とするものである。
これまで、発光素子とこれを制御する制御素子とを一体化するという考えはなく、本願発明によって初めて提唱されたものである。前記一体化により、発光素子や制御素子を一括して取り扱うことが可能となり、例えば基板への実装も容易なものとなる。また、発光素子と制御素子とが一体化されているので、チップ部品の段階で動作確認を行うことができ、基板への実装前に不良素子を排除することができる。さらに、仮に不良素子を含む画素チップが実装された場合には、画素チップを交換することにより、発光素子、制御素子のいずれのリペアも可能である。
また、本発明の電子部品の製造方法は、転写技術によって発光素子及びこれを制御する制御素子を樹脂中に埋め込み、配線形成及び電極形成を行うことを特徴とするものである。あるいは、発光素子が搭載されたシートと、発光素子を制御する制御素子が搭載されたシートとを重ね合わせ、一体化することを特徴とするものである。さらに、第1の基板に形成された略半球形状の凹部に樹脂を充填し、この上に発光素子及び発光素子を制御する制御素子を配置した後、略半球状の凹部に樹脂を充填した第2の基板を重ね合わせて略球形状とすることを特徴とするものである。これらの製造方法により、発光素子と制御素子とが一体化された画素チップが効率的に作製される。
さらにまた、本発明の画像表示装置は、発光素子とこれを制御する制御素子とが一体化されチップ部品化されてなる電子部品を画素チップとし、当該画素チップが基板上にマトリクス状に配列されていることを特徴とするものである。先にも述べた通り、発光素子と制御素子とを画素チップとして一体化することにより、実装が容易なものとなり、したがって、本発明の画像表示装置は、製造が極めて容易である。また、発光素子や制御素子に不良が発生した場合には、画素チップの交換により簡単に修復可能である。このとき、リペア用の画素チップの形状は、通常の画素チップと同一でよく、リペア用の画素チップを別途用意する必要がない。
本発明の電子部品及びその製造方法によれば、発光素子と制御素子とを電子部品(画素チップ)として一括して取り扱うことができ、その実装を容易なものとすることができる。
また、本発明によれば、基板への実装前に発光素子の検査を行うことも可能である。
さらに、本発明の画像表示装置によれば、リペアチップを別途用意することなく、容易に不良素子(発光素子及び制御素子)を修復することが可能となる。
以下、本発明を適用した電子部品、その製造方法、さらにはこれを応用した画像表示装置について、図面を参照しながら詳細に説明する。
図1及び図2は、本発明を適用した電子部品(画素チップ)の一例を示すものである。この画素チップ1は、発光素子2a,2b,2c及びこれらを制御するための制御素子3を内蔵するものであり、これらがモールド樹脂4によってチップ部品化されている。本例では、発光素子として、赤色発光素子2a、緑色発光素子2b、青色発光素子2cを内蔵しており、1つの画素チップがカラー表示における1画素に対応している。
上記画素チップ1において、モールド樹脂4には透明樹脂材料が用いられており、各発光素子2a,2b,2cから発せられた光は、このモールド樹脂4を透過し、外部から視認される。本例では、図2において、図中下方に光を取り出す構造とされており、それに対応して、各発光素子2a,2b,2c位置に透明材料からなる導光部5が微小突起として形成されている。したがって、各発光素子2a,2b,2cからの光は、この導光部5を介して外部に取り出されることになる。
また、上記画素チップ1は、外部回路、例えばディスプレイ基板に実装する際に基板上に形成される配線パターンと接続するための電極パッド6を複数有している。各電極パッド6には、いわゆるバンプが形成されており、配線形成された基板に対してフェースダウンによる接続が可能である。上記バンプは、金(Au)やハンダ、無鉛ハンダ、その他の金属材料等を用いて形成することができる。その形成方法も、ワイヤボンディングを利用する方法、メッキを利用する方法等、任意である。
上記電極パッド6は、図3に示すように、画素チップ1に内蔵される発光素子2a,2b,2cや制御素子3の電極と内部配線7によって接続され、所定の回路が形成されており、これら電極パッド6を介して各発光素子2a,2b,2cや制御素子3に駆動電力や駆動信号等が供給されるように構成されている。したがって、画素チップ1の状態で、画素チップ1に内蔵される発光素子2a,2b,2cや制御素子3の動作チェック(検査)を行うことができる。検査に際しては、電極パッド(バンプ)6にプロービングを行い、動作チェックを行う。
図4は、上記画素チップ1が実装される基板上に形成される配線パターンの一例を示すものである。画素チップ1が実装される基板には、画素チップ1に内蔵される発光素子2a,2b,2cや制御素子3に駆動電力を供給したり駆動信号を供給するための各種配線ライン(Vcc、GND、SEL等)8が形成されており、画素チップ1の電極パッド6に対応して電極8aが設けられている。画素チップ1は、かかる配線ライン8や電極8aが設けられた基板に対して、図5に示すようにフェースダウンによりマウントされ、電気的な接続が実現される。
図6は、図中下方に向かって光を取り出すようにした画素チップ1をディスプレイ基板9上に実装した状態を示すものである。ここで、画素チップ1の実装は、例えば、仮接続→検査→不良画素チップのリペア→本接続→封止(本接続と同時の場合もあり)という工程を経て行う。すなわち、上記検査の後、良品のみをディスプレイ基板9に接続する。そのときの接続方法はバンプ材料によって異なるが、バンプがハンダにより形成されている場合には、フラックスまたはフラックス成分入りの接着剤で仮接続し、リフローを行い接続をする。その後、実装状態での検査を行い、この段階で不良品はリペアチップに交換する。交換後、封止材10を硬化して本接続工程及び封止工程を行う。
このとき、画素チップ1は、フェースダウンでマウントするので、画素チップ1とディスプレイ基板9との間に入れる封止材10を黒色の接着剤とし、ブラックマトリックスとして機能するようにすれば、接続信頼性が向上するとともに、ディスプレイとして高画質なものとすることができる。
なお、上記実装例において、画素チップ1の発光素子(LED)が位置する部分に透明接着剤をポッティングすることにより、封止材10を注入したときに発光素子の直下はブラック化されることはなく、発光素子の光はその透明接着剤を通して見えることになる。したがって、この場合には、画像表示装置のディスプレイ面は、ディスプレイ基板10側になる。上記のように透明接着剤を形成しない場合には、画素チップ1をコートするコート材(モールド樹脂4)を透明なものとし、図7に示すように、発光素子からの光を図中上方に取り出す構造とする。この場合には、画像表示装置のディスプレイ面は画素チップ1側になる。
上記実装構造を有する画像表示装置においては、画素チップを交換することで画素制御用の制御素子3のリペアが可能である。また、リペアチップを別途用意する必要がなく、全て同一形状の画素チップ1を作製するだけでよい。さらには、画素チップ1の封止とブラックマトリックス化を同時に行うことができ、一括リフローが可能で生産性が大幅に向上する等、種々の利点を有する。
ところで、上述の画素チップ1は、例えば、転写技術によって発光素子及びこれを制御する制御素子を樹脂中に埋め込み、配線形成及び電極形成を行うことにより作製することができる。そこで次に、上記画素チップ1の作製方法の一例について説明する。
上記画素チップ1を作製するには、先ず、図8に示すように、シリコーン層12を形成した第1の転写基板11上に素子分離した素子形成基板13を重ね合わせ、図9に示すように、任意の素子14をシリコーン層12上に転写する。転写に際しては、レーザを転写する素子14の背面側から選択照射し、素子14表面の膜をレーザアブレーションして当該素子14のみを剥離させ、これをシリコーン層12上に転写させる。このとき、転写された素子14は、シリコーン層12が有するタック性によって転写基板11上に保持されている。
次に、図10に示すように、転写材料16を塗布した第2の転写基板15を上記素子14上に接着剤17を用いて貼り合わせ、接着剤17を硬化する。接着剤17の硬化後、第1の転写基板11を剥離する。シリコーン層12の表面は、接着剤17と接着することはなく、離型性を有しているので、シリコーン層12と接着剤17の界面で速やかに剥離することができる。第1の転写基板11を剥離した状態を図11に示す。
上記第1の転写基板11を剥離した後、図12に示すように、素子14の裏面電極18を形成する。この裏面電極18は、例えば、金属等の導電材料をスパッタリングにより全面に成膜し、これをフォトリソ技術によってパターニングすることにより形成することができる。続いて、図13に示すように、転写材料20を塗布した第3の転写基板19を上記裏面電極18形成面上に接着剤21を用いて貼り合わせ、接着剤21を硬化する。
次に、図14に示すように、今度は第2の転写基板15側からレーザを照射し、レーザアブレーションを利用して素子14表面側の基板(すなわち第2の転写基板15)を剥離する。第2の転写基板15の剥離後、図15に示すように、剥離した面の接着剤17をエッチバックして素子14の表面を露呈させる。エッチバックは、反応性イオンエッチング(RIE)やアッシング等の技術を用いることにより容易に実施することができる。
上記素子14の表面を露呈させた後、図16に示すように、素子14の電極14a及び裏面電極18に対応してビア22を形成する。これらビア22の形成は、レーザ照射やドライエッチング(RIE)等により行う。さらに、図17に示すように、ビア22を形成した部分に配線23を形成する。配線23は、導電材料をスパッタリング、蒸着等に手法によって成膜した後、フォトリソ技術を用いてパターニングすることにより形成する。このとき、必要あれば、ビア22の内部は全て導電材料(メッキ、導電ペースト等)で埋めるようにする。
次に、図18に示すように、素子間の配線を行う。例えば、3色の発光素子及び画素制御用の制御素子間をパターニングされた配線により接続する。この素子間の配線は、上記配線23上に層間絶縁膜となる絶縁層24を形成し、ビア形成や導電材料の成膜、そのパターニング等の工程を経て形成する。これにより、上記配線23と接続される素子間接続配線25が形成される。なお、この素子間接続配線25の形成は、場合によっては先の図17に示す工程で同時に行うことも可能である。
次いで、図19に示すように、再度、転写基板を貼り合わせる。ここで貼り合わせる転写基板は、第4の転写基板26であり、転写材料27が塗布された転写基板26を接着剤により上記素子間接続配線25上に貼り合わせる。その後、図20に示すように第3の転写基板19を剥離し、図21に示すように裏面電極18に対応してバンプ形成用配線28を形成する。上記第3の転写基板19の剥離は、他の剥離工程と同様、レーザアブレーション等を利用して行えばよい。また、バンプ形成用配線28の形成に際しては、剥離面の接着剤21をエッチバックするか、若しくはレーザビア形成し、任意の裏面電極18と導通が取れるようにバンプ形成用配線28を形成する。
上記バンプ形成用配線28を形成した後、図22に示すように、この上にバンプ29を形成する。このバンプ29の形成方法は任意であり、例えばメッキバンプ、ハンダバンプ等を挙げることができる。バンプ29の形成の後、図23に示すように、第4の転写基板26をレーザアブレーション等により剥離し、画素チップ30を完成する。このとき、素子が埋め込まれている面積が大きく、例えばハンドリング等に支障をきたす場合には、予め接着剤をダイシングして任意の面積に分割しておけばよい。作製した画素チップ30は、図24に示すように、配線33が形成されたディスプレイ基板32に実装される。このとき、バンプ29により、ディスプレイ基板32上の配線33に対してフェイスダウンで接続される。
このようにして作製される画素チップでは、発光素子の光はバンプ形成側、すなわちディスプレイ基板32側に取り出され、ディスプレイ基板32を透過して視認される。これに対して、バンプが形成される側とは反対側に発光素子の光を取り出す構造とすることも可能である。
図25〜図27は、バンプが形成される側とは反対側に発光素子の光を取り出す画素チップの作製工程を示すものである。先の製造プロセスを若干変更するだけで、上記の例とは逆にバンプが形成される側とは反対側に発光素子の光を取り出す構造の画素チップを作製することが可能である。
バンプが形成される側とは反対側に発光素子の光を取り出す構造の画素チップを作製する場合にも、図18に示す素子間接続配線25を形成する工程までは同じである。素子間接続配線25を形成した後、図25に示すように、この上に絶縁層34を介してバンプ形成用配線28を形成し、さらに、図26に示すように、バンプ29を形成する。
バンプ29形成後、図27に示すように、第3の転写基板19をレーザアブレーション等により剥離し、作製した画素チップ30を図28に示すように、配線33が形成されたディスプレイ基板32に実装する。このように作製された画素チップ30では、発光素子の光はバンプ29が形成される側とは反対側、すなわち、図28において、図中上方に向かって取り出される。
上記の各作製例においては、画素チップに埋め込まれる素子を1つだけしか図示していないが、実際には、発光素子、制御素子等、複数の素子が搭載される。図29は、これら複数の素子が同一平面上に存在する構造例を示すものである。この例では、例えば発光素子14aと制御素子14bとが同一平面上に存在する状態で画素チップ中に埋め込まれている。このように素子が同一平面上にあるような画素チップを作製するには、第1の転写基板11に形成したシリコーン層12上に全ての素子を載置しておき、他は同様の工程で画素チップを作製すればよい。このような構造では、各素子、すなわち発光素子14a、制御素子14bに対応して形成するビアの深さが同じであるため、同条件で形成することができ、製造上、有利である。
勿論、これに限らず、例えば各素子を載せたシートを重ね、各素子が異なる面上にあるような構造とすることも可能である。図30は、赤色発光素子41,緑色発光素子42,青色発光素子43及びこれらを制御する制御素子44をそれぞれ異なる絶縁層45,46,47,48の面上に搭載した状態で積層した例を示すものである。この場合には、図31に示すように、赤色発光素子41をシート51に、緑色発光素子42をシート52に、青色発光素子43をシート53に、そして制御素子44をシート54にそれぞれ載置しておき、これらを順次転写して画素チップを作製すればよい。
上記のような作製方法の場合、各素子毎にシートを形成するようにしているので、各シートの形成が容易であり、画素チップの作製も容易である。具体的には、全ての素子を載置する場合に比べて各素子間の間隔を広く設定することができ、素子間の影響、例えば素子の高さのばらつきによる影響等を少なくすることができる。また、シートの製造方法として、延伸技術等を利用することもでき、例えば高分子シートの2軸延伸によって各シートを作製することも可能である。この場合、短時間で素子間の間隔を拡大することができる。その反面、各素子(シート)毎にビアの深さが異なるために、ビアを形成する条件を素子毎に変える必要があり、特に、ビアの深さが深い場合には、導通を取ることが困難になる虞れがある。
次に、本発明を適用した電子部品(画素チップ)の他の例について説明する。本例の画素チップも、発光素子及び制御素子を一体化してなるものであるが、その形状が球形であることが大きな特徴である。図32は、この球形の画素チップの一例を示すものである。この画素チップ60においても、先の各例と同様、発光素子61と制御素子62とがモールド樹脂63によって一体化され、さらに外部取り出し用電極64が形成されてチップ部品化されている。ただし、モールド樹脂63は、ほぼ球形に成形されており、この点が先の各例とは異なる。また、本例では、モールド樹脂63中に微小ボール65が入れられている。
上記のような球形の画素チップ60を基板に実装して画像表示装置するには、例えば図33に示すように、基板66に上記画素チップ60を収容し得る半球状の凹部66aを形成し、その上に画素チップ60を散布する。これにより、各画素チップ60は、基板66の凹部66aに嵌合して収容される。このとき、画素チップ60は、どれも同じ形状であるので、上記基板66の凹部66aに入り易い。ただし、この状態では画素チップ60の向き、例えば外部取り出し用電極64の向き等は揃っていない。
そこで、基板66に超音波振動等を印加し、画素チップ60を基板66の凹部66a内で振動させる。すると、画素チップ60のモールド樹脂63内に入れた微小ボール65が重りとなって、図34に示すように、これが下になるように自然と画素チップ60の向きが揃う。
上記微小ボール65がNiや磁石等からなる場合には、図35に示すように基板66の凹部66aの下部に永久磁石や電磁石等の磁石67を入れておくことで、磁力によって画素チップ60の向きを揃えることができる。あるいは、磁石の代わりに電極を入れておき、電位を印加することで静電気を利用して画素チップ60の向きを変えることも可能である。
また、上記画素チップ60の経線方向のずれについては、吸着回転ヘッド等を用いることにより調整することが可能である。具体的には、画素チップ60は基板66に設けられた凹部66aに入っているため、下方に押し付けながら吸着回転ヘッドの先端を回転することで、基板66上の全ての画素チップ60を経線方向、子午線方向共に同一方向に揃えることができる。
以上により各画素チップ60の向きを揃えた後、図36に示すように、基板66に画素チップ60が搭載された状態で絶縁層68を塗布し、画素チップ60を固定する。次いで、図37に示すように、画素チップ60の外部取り出し用電極64と接続するように配線69を形成する。このように画素チップ60を実装した画像表示装置において、光の取り出し方向を、上記絶縁層68が形成された方向に設定した場合、画素チップ60を球形としているために、光がこの形状に起因して拡散し、実際の発光部の面積よりも大きく見え、画素が大きく見える。
画素チップ60の実装方法としては、これに限らず、例えばバンプを利用して実装することも可能である。バンプを利用して実装するには、図34に示すように画素チップ60の向きを揃えた後、配線を施さず、図38に示すように、各画素チップ60の外部取り出し用電極64上にバンプ70を形成する。バンプ70の材質は、Au、Cu、はんだ等、任意である。また、バンプ70の形成方法としても、金属ボールを超音波接合させてもよいし、ワイヤーボンドで接合させてもよい。
バンプ70を形成した後、図39に示すように、ディスプレイ基板71上に電極64を配線72に対してアライメントして接続し、画素チップ60を実装する。ここでは、ディスプレイ基板71として、平板状の基板を用いており、画素チップ60の形状に合わせた凹部は形成していない。画素チップ60の実装の後、図40に示すように絶縁層73で被覆し、接続部を保護する。このような実装方法を採用した場合にも、光の取り出し方向(ディスプレイ面)は、ディスプレイ基板70側であってもよいし、これとは反対側(画素チップ60側)であってもよい。
上記球形の画素チップは、例えば以下の工程によって形成することができる。すなわち、先ず、図41に示すように、金型81に半球形状の凹部81aを形成する。そして、金型81の表面(凹部81a内を含む。)に離型剤を塗布し、図42に示すように、各凹部81a内に微小ボール82を1個ずつ入れる。微小ボール82としては、Cuボール等を用いる。
次いで、図43に示すように、スキージ84を用いて金型81の各凹部81a内に接着剤83を充填し、これを硬化する。図44は、接着剤83を硬化した状態を示すものである。
接着剤83の硬化の後、図45に示すように、接着剤83の表面に素子を大ボンディングするための接着剤層85を形成する。この接着剤層85は、接着剤を塗布することにより形成してもよいし、フィルム状の接着剤をラミネートしてもよい。あるいは、感光性接着剤を用いて、任意の場所に選択的に接着剤層85を形成するようにしてもよい。次に、図46に示すように、発光素子(R,G,BのLED)86と画素制御用の制御素子(Siチップ)87をダイボンディングする。
一方、これとは別に、図41の金型81と同様の形状を有する金型88を用意し、図47に示すように、その凹部88a内に接着剤89のみを充填する。そして、図48に示すように、これを先の金型81に重ね合わせて貼り合わせ、上記金型88の凹部88a内の接着剤89を硬化する。
接着剤89の硬化後、図49に示すように、金型88を外し、図50に示すように、レーザを用いて各素子86,87の電極に対応してビアを形成し、ビア内部を導電材料で埋めて電極90を形成する。導電材料としては、メッキや導電ペースト等があり、メッキの場合、直接Cuメッキを形成するか、あるいは素子86,87のAl電極にNi無電解メッキを施し、その後Cuメッキを形成する。導電ペーストとしては、Agペースト等を用いることができる。電極90の形成の後、図51に示すように、完成した各画素チップ91を金型81から容器92内に取り出し、画像表示装置の組み立て工程に供する。
上述の各画素チップを作製する場合、発光素子(LED)は、いわゆる樹脂形成チップの形にしておき、予めある程度の面積を有する電極を形成しておけば、画素チップの作製が容易である。そこで、以下においては、発光素子を樹脂形成チップとするプロセスについて説明する。
発光素子を樹脂形成チップとするためには、例えば二段階拡大転写法により素子を再拝列する必要がある。そこでこの二段階拡大転写法について説明する。二段階拡大転写法による素子の配列方法は、高集積度をもって第一基板上に作成された素子を第一基板上で素子が配列された状態よりは離間した状態となるように一時保持用部材に転写し、次いで一時保持用部材に保持された前記素子をさらに離間して第二基板上に転写する二段階の拡大転写を行う。なお、本例では転写を2段階としているが、素子を離間して配置する拡大度に応じて転写を三段階やそれ以上の多段階とすることもできる。
図52はそれぞれ二段階拡大転写法の基本的な工程を示す図である。まず、図52の(a)に示す第一基板100上に、例えば発光素子のような素子102を密に形成する。素子を密に形成することで、各基板当たりに生成される素子の数を多くすることができ、製品コストを下げることができる。第一基板100は例えば半導体ウエハ、ガラス基板、石英ガラス基板、サファイア基板、プラスチック基板等の種々素子形成可能な基板であるが、各素子102は第一基板100上に直接形成したものであっても良く、他の基板上で形成されたものを配列したものであっても良い。
次に、図52の(b)に示すように、第一基板100から各素子102が一時保持用部材に転写され、この一時保持用部材の上に各素子102が保持される。このとき、同時に素子102毎に素子周りの樹脂の被覆を行う。素子周りの樹脂の被覆は電極パッドを形成し易くし、転写工程での取り扱いを容易にする等のために形成される。なお、隣接する素子102は例えば複数の一時保持用部材間での転写等により選択分離を行うことにより、最終的には一時保持用部材上で離間され、図示のようにマトリクス状に配される。すなわち素子102はx方向にもそれぞれ素子の間を広げるように転写されるが、x方向に垂直なy方向にもそれぞれ素子の間を広げるように転写される。このとき離間される距離は、特に限定されず、一例として後続の工程での樹脂部形成や電極パッドの形成を考慮した距離とすることができる。
このような第一転写工程の後、図52の(c)に示すように、一時保持用部材101上に存在する素子102は離間されていることから、各素子102毎に電極パッドの形成が行われる。電極パッドの形成は、後述するように、最終的な配線が続く第二転写工程の後に行われるため、その際に配線不良が生じないように比較的大き目のサイズに形成されるものである。なお、図52の(c)には電極パッドは図示していない。樹脂103で固められた各素子102に電極パッドを形成することで樹脂形成チップ104が形成される。素子102は平面上、樹脂形成チップ104の略中央に位置するが、一方の辺や角側に偏った位置に存在するものであっても良い。
次に、図52の(d)に示すように、第二転写工程が行われる。この第二転写工程では一時保持用部材101上でマトリクス状に配される素子102が樹脂形成チップ104ごと更に離間するように第二基板105上に転写される。第二転写工程においても、隣接する素子102は樹脂形成チップ104ごと離間され、図示のようにマトリクス状に配される。すなわち素子102はx方向にもそれぞれ素子の間を広げるように転写されるが、x方向に垂直なy方向にもそれぞれ素子の間を広げるように転写される。第二転写工程によって配置された素子のピッチは、当初の素子102間のピッチの略整数倍となる。ここで第一基板100から一時保持用部材101での離間したピッチの拡大率をnとし、一時保持用部材101から第二基板105での離間したピッチの拡大率をmとすると、略整数倍の値EはE=n×mで表される。
図52に示した二段階拡大転写法においては、素子間の距離を離間する工程が2工程であり、このような素子間の距離を離間する複数工程の拡大転写を行うことで、実際は転写回数が減ることになる。すなわち、例えば、ここで第一基板100、100aから一時保持用部材101、101aでの離間したピッチの拡大率を2(n=2)とし、一時保持用部材101、101aから第二基板105での離間したピッチの拡大率を2(m=2)とすると、仮に一度の転写で拡大した範囲に転写しようとしたときでは、最終拡大率が2×2の4倍で、その二乗の16回の転写すなわち第一基板のアライメントを16回行う必要が生ずるが、本例の二段階拡大転写法では、アライメントの回数は第一転写工程での拡大率2の二乗の4回と第二転写工程での拡大率2の二乗の4回を単純に加えただけの計8回で済むことになる。即ち、同じ転写倍率を意図する場合においては、(n+m)=n+2nm+mであることから、必ず2nm回だけ転写回数を減らすことができることになる。従って、製造工程も回数分だけ時間や経費の節約となり、特に拡大率の大きい場合に有益となる。なお、図52に示した二段階拡大転写法においては、素子102を例えば発光素子としているが、これに限定されず、他の素子例えば制御素子であっても良い。
上記第二転写工程においては、発光素子は樹脂形成チップとして取り扱われ、一時保持用部材上から第二基板にそれぞれ転写されるが、この樹脂形成チップについて図53及び図54を参照して説明する。樹脂形成チップ110は、離間して配置されている素子111の周りを樹脂112で固めたものであり、このような樹脂形成チップ110は、一時保持用部材から第二基板に素子111を転写する場合に使用できるものである。樹脂形成チップ110は略平板上でその主たる面が略正方形状とされる。この樹脂形成チップ110の形状は樹脂112を固めて形成された形状であり、具体的には未硬化の樹脂を各素子111を含むように全面に塗布し、これを硬化した後で縁の部分をダイシング等で切断することで得られる形状である。
略平板状の樹脂112の表面側と裏面側にはそれぞれ電極パッド113,114が形成される。これら電極パッド113,114の形成は全面に電極パッド113,114の材料となる金属層や多結晶シリコン層等の導電層を形成し、フォトリソグラフィー技術により所要の電極形状にパターンニングすることで形成される。これら電極パッド113,114は発光素子である素子111のp電極とn電極にそれぞれ接続するように形成されており、必要な場合には樹脂112にビアホール等が形成される。
ここで電極パッド113,114は樹脂形成チップ110の表面側と裏面側にそれぞれ形成されているが、一方の面に両方の電極パッドを形成することも可能であり、例えば薄膜トランジスタの場合ではソース、ゲート、ドレインの3つの電極があるため、電極パッドを3つ或いはそれ以上形成しても良い。電極パッド113,114の位置が平板上ずれているのは、最終的な配線形成時に上側からコンタクトをとっても重ならないようにするためである。電極パッド113,114の形状も正方形に限定されず他の形状としても良い。
このような樹脂形成チップ110を構成することで、素子111の周りが樹脂112で被覆され平坦化によって精度良く電極パッド113,114を形成できるとともに素子111に比べて広い領域に電極パッド113,114を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。後述するように、最終的な配線が続く第二転写工程の後に行われるため、比較的大き目のサイズの電極パッド113,114を利用した配線を行うことで、配線不良が未然に防止される。
次に、図55に本例の二段階拡大転写法で使用される素子の一例としての発光素子の構造を示す。図55の(a)が素子断面図であり、図55の(b)が平面図である。この発光素子はGaN系の発光ダイオードであり、たとえばサファイア基板上に結晶成長される素子である。このようなGaN系の発光ダイオードでは、基板を透過するレーザ照射によってレーザアブレーションが生じ、GaNの窒素が気化する現象にともなってサファイア基板とGaN系の成長層の間の界面で膜剥がれが生じ、素子分離を容易なものにできる特徴を有している。
まず、その構造については、GaN系半導体層からなる下地成長層121上に選択成長された六角錐形状のGaN層122が形成されている。なお、下地成長層121上には図示しない絶縁膜が存在し、六角錐形状のGaN層122はその絶縁膜を開口した部分にMOCVD法等によって形成される。このGaN層122は、成長時に使用されるサファイア基板の主面をC面とした場合にS面(1−101面)で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このGaN層122の傾斜したS面の部分はダブルへテロ構造のクラッドとして機能する。GaN層122の傾斜したS面を覆うように活性層であるInGaN層123が形成されており、その外側にマグネシウムドープのGaN層124が形成される。このマグネシウムドープのGaN層124もクラッドとして機能する。
このような発光ダイオードには、p電極125とn電極126が形成されている。p電極125はマグネシウムドープのGaN層124上に形成されるNi/Pt/AuまたはNi(Pd)/Pt/Au等の金属材料を蒸着して形成される。n電極126は前述の図示しない絶縁膜を開口した部分でTi/Al/Pt/Au等の金属材料を蒸着して形成される。なお、下地成長層121の裏面側からn電極取り出しを行う場合は、n電極126の形成は下地成長層121の表面側には不要となる。
このような構造のGaN系の発光ダイオードは、青色発光も可能な素子であって、特にレーザアブレーションよって比較的簡単にサファイア基板から剥離することができ、レーザビームを選択的に照射することで選択的な剥離が実現される。なお、GaN系の発光ダイオードとしては、平板上や帯状に活性層が形成される構造であっても良く、上端部にC面が形成された角錐構造のものであっても良い。また、他の窒化物系発光素子や化合物半導体素子等であっても良い。
次に、図52に示す発光素子の配列方法を応用した樹脂形成チップの製造の具体的手法について説明する。発光素子は図55に示したGaN系の発光ダイオードを用いている。先ず、図56に示すように、第一基板131の主面上には複数の発光ダイオード132が密な状態で形成されている。発光ダイオード132の大きさは微小なものとすることができ、例えば一辺約20μm程度とすることができる。第一基板131の構成材料としてはサファイア基板等のように発光ダイオード132に照射するレーザの波長に対して透過率の高い材料が用いられる。発光ダイオード132にはp電極等までは形成されているが最終的な配線は未だなされておらず、素子間分離の溝132gが形成されていて、個々の発光ダイオード132は分離できる状態にある。この溝132gの形成は例えば反応性イオンエッチングで行う。
次いで、第一基板131上の発光ダイオード132を第1の一時保持用部材133上に転写する。ここで第1の一時保持用部材133の例としては、ガラス基板、石英ガラス基板、プラスチック基板等を用いることができ、本例では石英ガラス基板を用いた。また、第1の一時保持用部材133の表面には、離型層として機能する剥離層134が形成されている。剥離層134には、フッ素コート、シリコーン樹脂、水溶性接着剤(例えばポリビニルアルコール:PVA)、ポリイミド等を用いることができるが、ここではポリイミドを用いた。
転写に際しては、図56に示すように、第一基板131上に発光ダイオード132を覆うに足る接着剤(例えば紫外線硬化型の接着剤)135を塗布し、発光ダイオード132で支持されるように第1の一時保持用部材133を重ね合わせる。この状態で、図57に示すように第1の一時保持用部材133の裏面側から接着剤135に紫外線(UV)を照射し、これを硬化する。第1の一時保持用部材133は石英ガラス基板であり、上記紫外線はこれを透過して接着剤135を速やかに硬化する。
このとき、第1の一時保持用部材133は、発光ダイオード132によって支持されていることから、第一基板131と第1の一時保持用部材133との間隔は、発光ダイオード132の高さによって決まることになる。図57に示すように発光ダイオード132で支持されるように第1の一時保持用部材133を重ね合わせた状態で接着剤135を硬化すれば、当該接着剤135の厚さtは、第一基板131と第1の一時保持用部材133との間隔によって規制されることになり、発光ダイオード132の高さによって規制される。すなわち、第一基板131上の発光ダイオード132がスペーサとしての役割を果たし、一定の厚さの接着剤層が第一基板131と第1の一時保持用部材133の間に形成されることになる。このように、上記の方法では、発光ダイオード132の高さにより接着剤層の厚みが決まるため、厳密に圧力を制御しなくとも一定の厚みの接着剤層を形成することが可能である。
接着剤45を硬化した後、図58に示すように、発光ダイオード132に対しレーザを第一基板131の裏面から照射し、当該発光ダイオード132を第一基板131からレーザアブレーションを利用して剥離する。GaN系の発光ダイオード132はサファイアとの界面で金属のGaと窒素に分解することから、比較的簡単に剥離できる。照射するレーザとしてはエキシマレーザ、高調波YAGレーザ等が用いられる。このレーザアブレーションを利用した剥離によって、発光ダイオード132は第一基板131の界面で分離し、一時保持用部材133上に接着剤135に埋め込まれた状態で転写される。
図59は、上記剥離により第一基板131を取り除いた状態を示すものである。このとき、レーザにてGaN系発光ダイオードをサファイア基板からなる第一基板131から剥離しており、その剥離面にGa136が析出しているため、これをエッチングすることが必要である。そこで、NaOH水溶液もしくは希硝酸等によりウエットエッチングを行い、図60に示すように、Ga136を除去する。さらに、酸素プラズマ(Oプラズマ)により表面を清浄化し、図61に示すように、ダイシングにより接着剤135をダイシング溝137によって切断し、発光ダイオード132毎にダイシングした後、発光ダイオード132の選択分離を行なう。ダイシングプロセスは通常のブレードを用いたダイシング、20μm以下の幅の狭い切り込みが必要なときには上記レーザを用いたレーザによる加工を行う。
発光ダイオード132を選択分離するには、先ず、図62に示すように、清浄化した発光ダイオード132上にUV接着剤138を塗布し、この上に第2の一時保持用部材139を重ねる。この第2の一時保持用部材139も、先の第1の一時保持用部材133と同様、ガラス基板、石英ガラス基板、プラスチック基板等を用いることができ、本例では石英ガラス基板を用いた。また、この第2の一時保持用部材139の表面にもポリイミド等からなる剥離層140を形成しておく。
次いで、図63に示すように、転写対象となる発光ダイオード132aに対応した位置にのみ第1の一時保持用部材133の裏面側からレーザを照射し、レーザアブレーショによりこの発光ダイオード132aを第1の一時保持用部材133から剥離する。それと同時に、やはり転写対象となる発光ダイオード132aに対応した位置に、第2の一時保持用部材139の裏面側から紫外線(UV)を照射してUV露光を行い、この部分のUV接着剤138を硬化する。その後、第2の一時保持用部材139を第1の一時保持用部材133から引き剥がすと、図64に示すように、上記転写対象となる発光ダイオード132aのみが選択的に分離され、第2の一時保持用部材139上に転写される。
上記選択分離後、図65に示すように、転写された発光ダイオード132を覆って樹脂を塗布し、樹脂層141を形成する。さらに、図66に示すように、酸素プラズマ等により樹脂層141の厚さを削減し、図67に示すように、発光ダイオード132に対応した位置にレーザの照射によりビアホール142を形成する。ビアホール142の形成には、エキシマレーザ、高調波YAGレーザ、炭酸ガスレーザ等を用いることができる。このとき、ビアホール142は例えば約3〜7μmの径を開けることになる。
次に、上記ビアホール142を介して発光ダイオード132のp電極と接続されるアノード側電極パッド143を形成する。このアノード側電極パッド143は、例えばNi/Pt/Au等で形成する。図68は、発光ダイオード132を第2の一時保持用部材139に転写して、アノード電極(p電極)側のビアホール142を形成した後、アノード側電極パッド143を形成した状態を示している。
上記アノード側電極パッド143を形成した後、反対側の面にカソード側電極を形成するため、第3の一時保持用部材144への転写を行う。第3の一時保持用部材144も、例えば石英ガラス等からなる。転写に際しては、図69に示すように、アノード側電極パッド143を形成した発光ダイオード132、さらには樹脂層141上に接着剤145を塗布し、この上に第3の一時保持用部材144を貼り合せる。この状態で第2の一時保持用部材139の裏面側からレーザを照射すると、石英ガラスからなる第2の一時保持用部材139と、当該第2の一時保持用部材139上に形成されたポリイミドからなる剥離層140の界面でレーザアブレーションによる剥離が起き、剥離層140上に形成されている発光ダイオード132や樹脂層141は、第3の一時保持用部材144上に転写される。図70は、第2の一時保持用部材139を分離した状態を示すものである。
カソード側電極の形成に際しては、上記の転写工程を経た後、図71に示すOプラズマ処理により上記剥離層140や余分な樹脂層141を除去し、発光ダイオード132のコンタクト半導体層(n電極)を露出させる。発光ダイオード132は一時保持用部材144の接着剤55によって保持された状態で、発光ダイオード132の裏面がn電極側(カソード電極側)になっていて、図72に示すように電極パッド146を形成すれば、電極パッド146は発光ダイオード132の裏面と電気的に接続される。その後、電極パッド146をパターニングする。このときのカソード側の電極パッドは、例えば約60μm角とすることができる。電極パッド146としては透明電極(ITO、ZnO系等)もしくはTi/Al/Pt/Au等の材料を用いる。透明電極の場合は発光ダイオード132の裏面を大きく覆っても発光をさえぎることがないので、パターニング精度が粗く、大きな電極形成ができ、パターニングプロセスが容易になる。
次に、上記樹脂層141や接着剤145によって固められた発光ダイオード132を個別に切り出し、上記樹脂形成チップの状態にする。切り出しは、例えばレーザダイシングにより行えばよい。図73は、レーザダイシングによる切り出し工程を示すものである。レーザダイシングは、レーザのラインビームを照射することにより行われ、上記樹脂層141及び接着剤145を第3の一時保持用部材144が露出するまで切断する。このレーザダイシングにより各発光ダイオード132は所定の大きさの樹脂形成チップとして切り出され、前述の画素チップ作製工程へと移行される。
以上の説明からも明らかなように、本発明によれば、発光素子と制御素子とを電子部品(画素チップ)として一括して取り扱うことができ、その実装を容易なものとすることができる。また、本発明によれば、基板への実装前に発光素子の検査を行うことも可能であり、さらに、全ての画素チップを同一形状として、リペアチップを別途用意することなく、容易に不良素子(発光素子及び制御素子)を修復することが可能である。
また、本発明の画像表示装置は、画素チップがフェースダウンで形成されるディスプレイであるため、画素チップを画素ピッチぎりぎりまで大きくすることができ、各素子をマウントする面積や再配線する領域を大きく取ることができ、且つ、配線幅やバンプ径も大きくすることができるので、接続信頼性を大幅に向上することが可能である。さらに、本発明の画像表示装置は、画素チップ単位で実装し、ディスプレイ化するので、画素チップ毎の検査を各プロセスに入れることで、無欠陥ディスプレイを作製することが可能である。
本発明を適用した画素チップの一例を示す概略平面図である。 図1に示す画素チップの側面図である。 図1に示す画素チップにおける配線構造を示す概略平面図である。 画素チップが実装される基板上に形成される配線パターンの一例を示す概略平面図である。 画素チップのマウント状態を示す概略平面図である。 画素チップのディスプレイ基板への実装構造の一例を示す概略側面図である。 画素チップのディスプレイ基板への実装構造の他の例を示す概略側面図である。 画素チップの作製プロセスの一例を工程順に示すものであり、第1の転写基板の素子形成基板への重ね合わせ工程を示す概略断面図である。 素子の選択転写工程を示す概略断面図である。 第2の転写基板の貼り合わせ工程を示す概略断面図である。 第1の転写基板を剥離した状態を示す概略断面図である。 裏面電極形成工程を示す概略断面図である。 第3の転写基板の貼り合わせ工程を示す概略断面図である。 第2の転写基板の剥離工程を示す概略断面図である。 接着剤のエッチバック工程を示す概略断面図である。 ビア形成工程を示す概略断面図である。 配線形成工程を示す概略断面図である。 素子間の配線形成工程を示す概略断面図である。 第4の転写基板の貼り合わせ工程を示す概略断面図である。 第3の転写基板の剥離工程を示す概略断面図である。 バンプ形成用配線の形成工程を示す概略断面図である。 バンプ形成工程を示す概略断面図である。 第4の転写基板の剥離工程を示す概略断面図である。 ディスプレイ基板への実装工程を示す概略断面図である。 光取り出し方向を逆にした画素チップの作製工程を示すものであり、バンプ形成用配線の形成工程を示す概略断面図である。 バンプ形成工程を示す概略断面図である。 第4の転写基板の剥離工程を示す概略断面図である。 ディスプレイ基板への実装工程を示す概略断面図である。 複数の素子が同一平面に存在する画素チップの一例を示す概略断面図である。 複数の素子を異なる面上に配した画素チップの一例を示す概略断面図である。 各素子のシートへの載置状態を示す概略斜視図である。 球形の画素チップの一例を示す概略断面図である。 球形の画素チップの基板上への散布状態を示す概略断面図である。 画素チップの整列状態を示す概略断面図である。 磁石を入れた基板による画素チップの整列状態を示す概略断面図である。 球形の画素チップの固定状態を示す概略断面図である。 配線形成工程を示す要部概略断面図である。 球形の画素チップへのバンプ形成工程を示す概略断面図である。 ディスプレイ基板への実装工程を示す概略断面図である。 絶縁層による被覆工程を示す概略断面図である。 球形の画素チップの作製工程を工程順に示すものであり、使用する金型の構造を示す概略断面図である。 微小ボールの挿入工程を示す概略断面図である。 接着剤の充填工程を示す概略断面図である。 接着剤の硬化工程を示す概略断面図である。 接着剤層形成工程を示す概略断面図である。 素子のダイボンディング工程を示す概略断面図である。 第2の金型への接着剤充填工程を示す概略断面図である。 金型接合工程を示す概略断面図である。 金型取り外し工程を示す概略断面図である。 電極形成工程を示す概略断面図である。 画素チップ取り出し工程を示す概略断面図である。 素子の配列方法を示す模式図である。 樹脂形成チップの概略斜視図である。 樹脂形成チップの概略平面図である。 発光素子の一例を示す図であって、(a)は断面図、(b)は平面図である。 第1の一時保持用部材の接合工程を示す概略断面図である。 UV接着剤硬化工程を示す概略断面図である。 レーザアブレーション工程を示す概略断面図である。 第一基板の分離工程を示す概略断面図である。 Ga除去工程を示す概略断面図である。 素子分離溝形成工程を示す概略断面図である。 第2の一時保持用部材の接合工程を示す概略断面図である。 選択的なレーザアブレーション及びUV露光工程を示す概略断面図である。 発光ダイオードの選択分離工程を示す概略断面図である。 樹脂による埋め込み工程を示す概略断面図である。 樹脂層厚削減工程を示す概略断面図である。 ビア形成工程を示す概略断面図である。 アノード側電極パッド形成工程を示す概略断面図である。 レーザアブレーション工程を示す概略断面図である。 第2の一時保持用部材の分離工程を示す概略断面図である。 コンタクト半導体層露出工程を示す概略断面図である。 カソード側電極パッド形成工程を示す概略断面図である。 レーザダイシング工程を示す概略断面図である。
符号の説明
1,30,60,91 画素チップ、2a,2b,2c,61 発光素子、3,62 制御素子、4,63 モールド樹脂、6 電極パッド

Claims (30)

  1. 発光素子とこれを制御する制御素子とが一体化され、チップ部品化されていることを特徴とする電子部品。
  2. 上記発光素子及び制御素子は、樹脂に埋め込まれてチップ部品化されていることを特徴とする請求項1記載の電子部品。
  3. 上記樹脂が透明樹脂であることを特徴とする請求項2記載の電子部品。
  4. 上記発光素子に対応して透明樹脂からなる光照射部が設けられていることを特徴とする請求項1記載の電子部品。
  5. 上記発光素子として、赤色発光素子、緑色発光素子、青色発光素子を備えることを特徴とする請求項1記載の電子部品。
  6. 上記発光素子と制御素子間の配線が形成されていることを特徴とする請求項1記載の電子部品。
  7. 外部回路との接続用の電極パッドが形成されていることを特徴とする請求項1記載の電子部品。
  8. 上記電極パッドは、半田バンプにより形成されていることを特徴とする請求項7記載の電子部品。
  9. 平板状のチップ部品とされていることを特徴とする請求項1記載の電子部品。
  10. 略球形のチップ部品とされていることを特徴とする請求項1記載の電子部品。
  11. 実装方向を制御するための微小ボールを内蔵することを特徴とする請求項10記載の電子部品。
  12. 転写技術によって発光素子及びこれを制御する制御素子を樹脂中に埋め込み、配線形成及び電極形成を行うことを特徴とする電子部品の製造方法。
  13. レーザアブレーションにより基板から転写対象となる発光素子を選択的に剥離することを特徴とする請求項12記載の電子部品の製造方法。
  14. 上記発光素子及び制御素子の電極に対応してビアを形成し、当該ビアに対応して配線を形成することを特徴とする請求項12記載の電子部品の製造方法。
  15. 発光素子が搭載されたシートと、発光素子を制御する制御素子が搭載されたシートとを重ね合わせ、一体化することを特徴とする電子部品の製造方法。
  16. 発光素子が搭載されたシートとして、赤色発光素子が搭載されたシート、緑色発光素子が搭載されたシート、及び青色発光素子が搭載されたシートを用意し、これらを上記制御素子が搭載されたシートと重ね合わせ、一体化することを特徴とする請求項15記載の電子部品の製造方法。
  17. 第1の基板に形成された略半球形状の凹部に樹脂を充填し、この上に発光素子及び発光素子を制御する制御素子を配置した後、略半球状の凹部に樹脂を充填した第2の基板を重ね合わせて略球形状とすることを特徴とする電子部品の製造方法。
  18. 上記第1の基板に形成された略半球状の凹部に重りとなる金属ボールを入れておくことを特徴とする請求項17記載の電子部品の製造方法。
  19. 発光素子とこれを制御する制御素子とが一体化されチップ部品化されてなる電子部品を画素チップとし、当該画素チップが基板上にマトリクス状に配列されていることを特徴とする画像表示装置。
  20. 各画素チップは、発光素子として、赤色発光素子、緑色発光素子、青色発光素子を備えることを特徴とする請求項19記載の画像表示装置。
  21. 上記各画素チップは、平板状のチップ部品とされていることを特徴とする請求項19記載の画像表示装置。
  22. 上記画素チップは、フェースダウンにより基板上に実装されていることを特徴とする請求項21記載の画像表示装置。
  23. 上記画素チップは、上記基板上において封止材により封止されていることを特徴とする請求項21の画像表示装置。
  24. 上記封止材は、ブラックマトリックスとして機能することを特徴とする請求項23記載の画像表示装置。
  25. 上記封止材として、黒色の接着剤を用いたことを特徴とする請求項24記載の画像表示装置。
  26. 上記各画素チップは、略球形のチップ部品とされていることを特徴とする請求項19記載の画像表示装置。
  27. 上記各画素チップは、微小ボールを内蔵していることを特徴とする請求項26記載の画像表示装置。
  28. 上記微小ボールを重りとして実装の際の向きが規制されていることを特徴とする請求項27記載の画像表示装置。
  29. 上記微小ボールが磁性体よりなり、磁力により各画素チップの実装の際の向きが規制されていることを特徴とする請求項27記載の画像表示装置。
  30. 各画素チップに対応して上記基板に略半球状の凹部が形成されていることを特徴とする請求項26記載の画像表示装置。
JP2007332538A 2007-12-25 2007-12-25 電子部品及びその製造方法、これを用いた画像表示装置 Expired - Fee Related JP4450067B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007332538A JP4450067B2 (ja) 2007-12-25 2007-12-25 電子部品及びその製造方法、これを用いた画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007332538A JP4450067B2 (ja) 2007-12-25 2007-12-25 電子部品及びその製造方法、これを用いた画像表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002008024A Division JP4120223B2 (ja) 2002-01-16 2002-01-16 電子部品の製造方法、これを用いた画像表示装置

Publications (2)

Publication Number Publication Date
JP2008109156A true JP2008109156A (ja) 2008-05-08
JP4450067B2 JP4450067B2 (ja) 2010-04-14

Family

ID=39442198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007332538A Expired - Fee Related JP4450067B2 (ja) 2007-12-25 2007-12-25 電子部品及びその製造方法、これを用いた画像表示装置

Country Status (1)

Country Link
JP (1) JP4450067B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3150992U (ja) * 2009-03-24 2009-06-04 黄顯榮 駆動機制を備えたフルカラーledのパッケージ構造
JP2013501368A (ja) * 2009-08-07 2013-01-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
CN104170104A (zh) * 2012-03-13 2014-11-26 欧司朗光电半导体有限公司 发射辐射的半导体组件、照明设备和显示设备
KR20180016101A (ko) * 2016-08-05 2018-02-14 엘지이노텍 주식회사 표시장치 제조방법
JP2019138949A (ja) * 2018-02-06 2019-08-22 株式会社ブイ・テクノロジー Ledディスプレイの製造方法
JP2020057015A (ja) * 2015-09-11 2020-04-09 シャープ株式会社 画像表示装置および画像表示装置の製造方法
JP2020531892A (ja) * 2017-08-22 2020-11-05 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーFacebook Technologies, Llc 様々な高さの発光体を含むピクセル素子
CN112419970A (zh) * 2020-12-16 2021-02-26 安徽熙泰智能科技有限公司 一种Micro-LED像素修复设备及修复方法
US12002901B2 (en) 2009-08-07 2024-06-04 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210044430A (ko) 2019-10-15 2021-04-23 삼성전자주식회사 디스플레이 장치의 제조 방법, 중계 기판 및 기록 매체에 저장된 컴퓨터 프로그램
KR20220013739A (ko) 2020-07-27 2022-02-04 삼성전자주식회사 마이크로 발광 소자 전사 방법
KR20220031364A (ko) 2020-09-04 2022-03-11 삼성전자주식회사 마이크로 발광 소자 디스플레이 장치 및 그 제조 방법

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3150992U (ja) * 2009-03-24 2009-06-04 黄顯榮 駆動機制を備えたフルカラーledのパッケージ構造
US11239386B2 (en) 2009-08-07 2022-02-01 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US10665747B2 (en) 2009-08-07 2020-05-26 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US9985171B2 (en) 2009-08-07 2018-05-29 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US9209328B2 (en) 2009-08-07 2015-12-08 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US9490396B2 (en) 2009-08-07 2016-11-08 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US8723192B2 (en) 2009-08-07 2014-05-13 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
US9728683B2 (en) 2009-08-07 2017-08-08 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
US11749776B2 (en) 2009-08-07 2023-09-05 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
JP2013501368A (ja) * 2009-08-07 2013-01-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
US12002901B2 (en) 2009-08-07 2024-06-04 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
CN104170104B (zh) * 2012-03-13 2016-12-28 欧司朗光电半导体有限公司 发射辐射的半导体组件、照明设备和显示设备
CN104170104A (zh) * 2012-03-13 2014-11-26 欧司朗光电半导体有限公司 发射辐射的半导体组件、照明设备和显示设备
JP2020057015A (ja) * 2015-09-11 2020-04-09 シャープ株式会社 画像表示装置および画像表示装置の製造方法
KR20180016101A (ko) * 2016-08-05 2018-02-14 엘지이노텍 주식회사 표시장치 제조방법
KR102661676B1 (ko) * 2016-08-05 2024-04-29 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 표시장치 제조방법
JP2020531892A (ja) * 2017-08-22 2020-11-05 フェイスブック・テクノロジーズ・リミテッド・ライアビリティ・カンパニーFacebook Technologies, Llc 様々な高さの発光体を含むピクセル素子
JP7142082B2 (ja) 2017-08-22 2022-09-26 メタ プラットフォームズ テクノロジーズ, リミテッド ライアビリティ カンパニー 様々な高さの発光体を含むピクセル素子
JP2019138949A (ja) * 2018-02-06 2019-08-22 株式会社ブイ・テクノロジー Ledディスプレイの製造方法
CN112419970A (zh) * 2020-12-16 2021-02-26 安徽熙泰智能科技有限公司 一种Micro-LED像素修复设备及修复方法

Also Published As

Publication number Publication date
JP4450067B2 (ja) 2010-04-14

Similar Documents

Publication Publication Date Title
JP4450067B2 (ja) 電子部品及びその製造方法、これを用いた画像表示装置
JP3747807B2 (ja) 素子実装基板及び不良素子の修復方法
JP4120223B2 (ja) 電子部品の製造方法、これを用いた画像表示装置
JP3608615B2 (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055405B2 (ja) 電子部品及びその製造方法
JP3906653B2 (ja) 画像表示装置及びその製造方法
JP3994681B2 (ja) 素子の配列方法及び画像表示装置の製造方法
EP1306899A1 (en) Wiring method and element arranging method using the same, and method of producing image display devices
JP2004273596A (ja) 素子転写方法および表示装置
JP2003077940A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4882273B2 (ja) 素子実装基板、不良素子の修復方法及び画像表示装置
JP3890921B2 (ja) 素子の配列方法及び画像表示装置の製造方法
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP4982932B2 (ja) 画像表示装置の製造方法
JP2003332523A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2002314053A (ja) チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4945865B2 (ja) 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法
JP4967251B2 (ja) 画像表示装置の製造方法
JP2002314123A (ja) 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP4055817B2 (ja) 画像表示装置
JP2003162231A (ja) 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
JP4848606B2 (ja) 素子の位置決め方法、素子の取り出し方法、素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP5176260B2 (ja) 画像表示装置の製造方法
JP4839533B2 (ja) 画像表示装置及びその製造方法
JP2003060242A (ja) 素子の実装方法、素子の配列方法及び画像表示装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees