KR20150036078A - 봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법 - Google Patents

봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150036078A
KR20150036078A KR20157001034A KR20157001034A KR20150036078A KR 20150036078 A KR20150036078 A KR 20150036078A KR 20157001034 A KR20157001034 A KR 20157001034A KR 20157001034 A KR20157001034 A KR 20157001034A KR 20150036078 A KR20150036078 A KR 20150036078A
Authority
KR
South Korea
Prior art keywords
sealing
layer
heating
temperature
sealing layer
Prior art date
Application number
KR20157001034A
Other languages
English (en)
Inventor
무네히사 미타니
유키 에베
야스나리 오오야부
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20150036078A publication Critical patent/KR20150036078A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Abstract

봉지층 피복 반도체 소자의 제조 방법은, 반도체 소자를 지지대의 위에 배치하는 배치 공정, 박리층과, 박리층의 아래에 적층되고, 열경화성 수지로 이루어지는 완전 경화 전의 봉지층을 구비하는 봉지 시트의 봉지층에 의해, 반도체 소자를 매설하여 봉지하는 봉지 공정, 및, 봉지 공정의 후에, 봉지층을 가열하여 경화시키는 가열 공정을 구비한다. 가열 공정은, 봉지 시트를, 지지대를 향해서, 기계 가압하면서, 제 1 온도로 가열하는 제 1 가열 공정, 및, 제 1 가열 공정의 후에, 봉지 시트를, 제 1 온도보다 고온의 제 2 온도로 가열하는 제 2 가열 공정을 구비한다.

Description

봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법{PRODUCING METHOD OF ENCAPSULATING LAYER-COVERED SEMICONDUCTOR ELEMENT AND PRODUCING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은, 봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법, 자세하게는, 봉지층 피복 반도체 소자의 제조 방법, 및, 그것에 의해 얻어지는 봉지층 피복 반도체 소자를 이용하는 반도체 장치의 제조 방법에 관한 것이다.
종래, 발광 다이오드 등의 반도체 소자를, 수지로 봉지하는 것이 알려져 있다.
예컨대, 발광 다이오드를 실장하는 기판의 위에, 기재 시트와, 기재 시트의 아래에 적층되는 실리콘 수지층을 갖는 봉지용 시트를 설치하고, 그 다음에, 실리콘 수지층에 의해 발광 다이오드를 매설하여 봉지한다. 그 후, 봉지용 시트를 120~250℃로 가열하여, 실리콘 수지층(봉지층)을 경화시키고, 계속하여, 기재 시트를 봉지층으로부터 박리하여, 광 반도체 장치를 제조하는 방법이 제안되어 있다(예컨대, 하기 특허 문헌 1 참조.).
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2013-095809호 공보
그러나, 특허 문헌 1에 기재된 방법에서는, 가열 중에, 봉지층이 변형한다고 하는 문제가 있다. 또한, 가열 중에, 기재 시트도 변형하기 때문에, 이러한 기재 시트의 변형에 수반하여, 봉지층이 더 변형한다고 하는 문제가 있다.
본 발명의 목적은, 박리층의 변형을 방지하면서, 봉지층의 변형을 억제할 수 있는 봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법을 제공하는 것에 있다.
상기한 목적을 달성하기 위해, 본 발명의 봉지층 피복 반도체 소자의 제조 방법은, 반도체 소자를 지지대의 위에 배치하는 배치 공정, 박리층과, 상기 박리층의 아래에 적층되고, 열경화성 수지로 이루어지는 완전 경화 전의 봉지층을 구비하는 봉지 시트의 상기 봉지층에 의해, 상기 반도체 소자를 매설하여 봉지하는 봉지 공정, 및, 상기 봉지 공정의 후에, 상기 봉지층을 가열하여 경화시키는 가열 공정을 구비하고, 상기 가열 공정은, 상기 봉지 시트를, 상기 지지대를 향해서, 기계 가압하면서, 제 1 온도로 가열하는 제 1 가열 공정, 및, 상기 제 1 가열 공정의 후에, 상기 봉지 시트를, 상기 제 1 온도보다 고온의 제 2 온도로 가열하는 제 2 가열 공정을 구비하는 것을 특징으로 하고 있다.
이 방법에 의하면, 제 1 가열 공정은, 봉지 시트를 비교적 저온의 제 1 온도로 가열하므로, 봉지층은, 박리층에 밀착하면서 보형되기 때문에, 봉지층의 변형을 억제할 수 있다.
또한, 제 1 가열 공정에 있어서, 봉지 시트를 기계 가압하므로, 박리층의 변형을 방지할 수 있고, 나아가서는, 박리층에 추종하는 봉지층의 변형을 방지할 수 있다.
그 후, 제 2 가열 공정에 있어서, 봉지 시트를, 비교적 고온의 제 2 온도로 가열하더라도, 봉지층의 변형을 억제하면서, 봉지층을 확실히 완전 경화시킬 수 있다.
또한, 본 발명의 봉지층 피복 반도체 소자의 제조 방법에서는, 상기 제 1 가열 공정의 후의 상기 봉지층의 23℃에 있어서의 압축 탄성률이, 1.20㎫ 이상인 것이 적합하다.
이 방법에 의하면, 제 1 가열 공정의 후의 봉지층의 23℃에 있어서의 압축 탄성률이, 1.20㎫ 이상이므로, 제 1 가열 공정에 의해, 봉지층을, 제 2 가열 공정에서 변형되기 어렵게 할 수 있다.
또한, 본 발명의 봉지층 피복 반도체 소자의 제조 방법에서는, 상기 봉지 공정에 있어서의 상기 봉지층이, 2단계 열경화성 수지 조성물의 B 스테이지인 것이 적합하다.
이 방법에 의하면, 봉지 공정에 있어서의 봉지층이, 2단계 열경화성 수지 조성물의 B 스테이지이므로, 봉지 공정에 있어서, 봉지층을 확실히 보형할 수 있다. 그 때문에, 봉지층을 보형하면서, 반도체 소자를 확실히 매설하여 봉지할 수 있다.
또한, 본 발명의 봉지층 피복 반도체 소자의 제조 방법에서는, 상기 제 1 온도는, 온도가 상기 제 2 온도까지 상승하는 승온 온도 범위를 갖는 것이 적합하다.
이 방법에 의하면, 봉지층의 변형을 억제하면서, 봉지층 피복 반도체 소자의 제조 효율을 향상시킬 수 있다.
또한, 본 발명의 봉지층 피복 반도체 소자의 제조 방법에서는, 상기 지지대가, 기판이고, 상기 배치 공정에서는, 상기 반도체 소자를 상기 기판에 실장하는 것이 적합하다.
이 방법에 의하면, 봉지층의 변형이 억제되고, 완전 경화한 봉지층을 기판에 실장할 수 있으므로, 신뢰성이 우수한 봉지층 피복 반도체 소자를 제조할 수 있다.
또한, 본 발명의 반도체 장치의 제조 방법은, 봉지층 피복 반도체 소자를 제조하는 공정, 및, 상기 봉지층 피복 반도체 소자를 기판에 실장하는 공정을 구비하고, 상기 봉지층 피복 반도체 소자는, 반도체 소자를 지지대의 위에 배치하는 배치 공정, 박리층과, 상기 박리층의 아래에 적층되고, 열경화성 수지로 이루어지는 완전 경화 전의 봉지층을 구비하는 봉지 시트의 상기 봉지층에 의해, 상기 반도체 소자를 매설하여 봉지하는 봉지 공정, 및, 상기 봉지 공정의 후에, 상기 봉지층을 가열하여 경화시키는 가열 공정을 구비하는 반도체 장치의 제조 방법에 의해 제조되고, 상기 가열 공정은, 상기 봉지 시트를, 상기 지지대를 향해서, 기계 가압하면서, 제 1 온도로 가열하는 제 1 가열 공정, 및, 상기 제 1 가열 공정의 후에, 상기 봉지 시트를, 상기 제 1 온도보다 고온의 제 2 온도로 가열하는 제 2 가열 공정을 구비하는 것을 특징으로 하고 있다.
이 방법에 의하면, 변형이 억제되고, 완전 경화한 봉지층을 구비하는 봉지층 피복 반도체 소자를 기판에 실장할 수 있으므로, 신뢰성이 우수한 반도체 장치를 제조할 수 있다.
본 발명의 봉지층 피복 반도체 소자의 제조 방법에 의하면, 봉지층의 변형을 억제할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 변형이 억제되고, 완전 경화한 봉지층을 구비하는 봉지층 피복 반도체 소자를 기판에 실장할 수 있으므로, 신뢰성이 우수한 반도체 장치를 제조할 수 있다.
도 1은 본 발명의 반도체 장치의 제조 방법의 제 1 실시 형태의 제조 공정도이고, 도 1(a)는 배치 공정, 도 1(b)는 봉지 공정을 나타낸다.
도 2는 도 1에 계속되는 본 발명의 반도체 장치의 제조 방법의 제 1 실시 형태의 제조 공정도이고, 도 2(c)는 가열 공정, 도 2(d)는 박리 공정을 나타낸다.
도 3은 본 발명의 반도체 장치의 제조 방법의 제 2 실시 형태의 제조 공정도이고, 도 3(a)는 LED 박리 공정, 도 3(b)는 실장 공정을 나타낸다.
도 4는 본 발명의 반도체 장치의 제조 방법의 제 3 실시 형태의 제조 공정도이고, 도 4(a)는 배치 공정, 도 4(b)는 압접 공정, 도 4(c)는 대기 해방 공정을 나타낸다.
도 5는 본 발명의 반도체 장치의 제조 방법의 제 3 실시 형태의 제조 공정도이고, 도 5(d)는 가열 공정, 도 3(e)는 박리 공정을 나타낸다.
<제 1 실시 형태>
도 1에 있어서, 지면 위쪽을 위쪽(제 1 방향 한쪽, 두께 방향 한쪽), 지면 아래쪽을 아래쪽(제 1 방향 다른 쪽, 두께 방향 다른 쪽), 지면 좌측을 좌측(제 1 방향에 직교하는 제 2 방향 한쪽), 지면 우측을 우측(제 2 방향 다른 쪽), 지면 앞쪽을 앞쪽(제 1 방향 및 제 2 방향에 직교하는 제 3 방향 한쪽), 지면 안쪽을 뒤쪽(제 3 방향 다른 쪽)으로 한다. 구체적으로는, 도 1에 기재된 방향을 기준으로 한다. 도 2 이후의 도면의 방향은, 도 1의 방향에 준한다.
본 발명의 봉지층 피복 반도체 소자의 제조 방법의 제 1 실시 형태인 LED 장치(1)의 제조 방법은, 배치 공정(도 1(a) 참조), 봉지 공정(도 1(b) 참조) 및 가열 공정(도 2(c) 참조)을 구비한다. 이하, 각 공정을 상술한다.
[배치 공정]
배치 공정에서는, 반도체 소자로서의 LED(2)를 지지대로서의 기판(3)의 위에 배치한다. 구체적으로는, LED(2)를 기판(3)의 상면에 실장한다.
도 1(a)에 나타내는 바와 같이, 기판(3)은, 면 방향(전후 방향 및 좌우 방향)으로 연장되는 평면에서 볼 때 대략 직사각형의 평판 형상으로 형성되어 있다. 기판(3)은, 예컨대, 알루미늄 등의 금속 재료, 예컨대, 알루미나 등의 세라믹 재료, 예컨대, 폴리이미드 등의 수지 재료 등, LED 장치(1)의 기판으로서 일반적으로 이용되는 재료로 형성되어 있다. 기판(3)의 상면에는, LED(2)의 단자(도시하지 않음)와 전기적으로 접속하기 위한 전극(도시하지 않음)과, 그것에 연속하는 배선을 구비하는 도체 패턴(도시하지 않음)이 형성되어 있다. 도체 패턴은, 예컨대, 금, 동, 은, 니켈 등의 도체로 형성되어 있다. 기판(3)의 1변의 길이는, 예컨대, 1㎜ 이상이고, 또한, 예컨대, 1000㎜ 이하이다. 기판(3)의 두께는, 예컨대, 0.7㎜ 이상, 바람직하게는, 0.9㎜ 이상이고, 또한, 예컨대, 10㎜ 이하, 바람직하게는, 5㎜ 이하이다.
LED(2)는, 평면에서 볼 때 대략 직사각형의 평판 형상으로 형성되어 있고, 상면 또는 하면에 단자(도시하지 않음)를 구비하고 있다. LED(2)의 1변의 길이는, 예컨대, 0.05㎜ 이상, 바람직하게는, 0.1㎜ 이상이고, 또한, 예컨대, 10㎜ 이하, 바람직하게는, 5㎜ 이하이다. LED(2)의 두께는, 예컨대, 5㎛ 이상, 바람직하게는, 10㎛ 이상이고, 또한, 예컨대, 2000㎛ 이하, 바람직하게는, 1000㎛ 이하이다.
LED(2)를 기판(3)에 실장하는 방법으로서, 예컨대, 플립칩 실장이 채용된다. 또한, LED(2)의 단자를 기판(3)의 전극과 와이어 본딩 접속할 수도 있다.
또한, 복수의 LED(2)를, 기판(3)에 실장한다. LED(2)는, 면 방향으로 서로 간격을 두고 기판(3)의 상면에 실장된다. LED(2)의 전후 방향 및 좌우 방향에 있어서의 간격은, 예컨대, 0.1㎜ 이상, 바람직하게는, 1㎜ 이상이고, 또한, 예컨대, 50㎜ 이하, 바람직하게는, 5㎜ 이하이다.
[봉지 공정]
봉지 공정에서는, 도 1(a)에 나타내는 바와 같이, 우선, 봉지 시트(4)를 준비하고, 그 후, 도 1(b)에 나타내는 바와 같이, 봉지 시트(4)에 의해, LED(2)를 봉지한다.
봉지 시트(4)는, 도 1(a)에 나타내는 바와 같이, 박리층(5)과, 박리층(5)의 아래에 적층되는 봉지층(6)을 구비한다.
박리층(5)은, 봉지 시트(4)에 있어서, 봉지층(6)을 지지하는 층이고, 사용 후에는, 봉지층(6)으로부터 박리되는 층이다. 박리층(5)으로서는, 예컨대, 폴리에틸렌 필름, 폴리에스테르 필름(PET 필름 등) 등의 폴리머 필름, 예컨대, 세라믹스 시트, 예컨대, 금속박 등을 들 수 있다. 바람직하게는, 폴리머 필름을 들 수 있다. 또한, 박리층(5)의 표면(상면 및 하면)에는, 불소 처리 등의 박리 처리를 실시할 수도 있다. 박리층(5)은, 폴리머 필름인 경우의 선팽창 계수가, 예컨대, 70×10-6K-1 이상, 바람직하게는, 80×10-6K-1 이상이고, 또한, 예컨대, 140×10-6K-1 이하, 바람직하게는, 120×10-6K-1 이하이다. 박리층(5)의 두께는, 예컨대, 25㎛ 이상, 바람직하게는, 38㎛ 이상이고, 또한, 예컨대, 2000㎛ 이하, 바람직하게는, 100㎛ 이하이다.
봉지층(6)은, 봉지 수지를 함유하는 봉지 수지 조성물로 시트 형상으로 형성되어 있다.
봉지 수지로서는, 가열에 의해 경화하는 열경화성 수지를 들 수 있다.
열경화성 수지로서는, 예컨대, 실리콘 수지, 에폭시 수지, 폴리이미드 수지, 페놀 수지, 요소 수지, 멜라민 수지, 불포화 폴리에스테르 수지 등을 들 수 있다. 바람직하게는, 실리콘 수지를 들 수 있다.
열경화성 수지로서는, 예컨대, 2단계 열경화성 수지 조성물, 1단계 열경화성 수지 조성물 등을 들 수 있고, 바람직하게는, 2단계 열경화성 수지 조성물을 들 수 있다.
또한, 2단계 열경화성 수지 조성물은, 2단계의 반응 기구를 갖고 있고, 1단계째의 반응으로 B 스테이지화(반경화)하고, 2단계째의 반응으로 C 스테이지화(최종 경화)한다. 한편, 1단계 열경화성 수지 조성물은, 1단계의 반응 기구를 갖고 있고, 1단계째의 반응으로 완전 경화한다. 또한, B 스테이지는, 열경화성 수지가, 액상인 A 스테이지와, 완전 경화한 C 스테이지의 사이의 상태이고, 경화 및 겔화가 약간 진행되고, 압축 탄성률이 C 스테이지의 탄성률보다 작은 상태이다.
2단계 열경화성 수지 조성물의 미경화체(1단계째의 경화 전)로서는, 예컨대, 2단계 경화성 실리콘 수지 조성물의 미경화체를 들 수 있고, 바람직하게는, 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물을 들 수 있다.
축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물은, 가열에 의해, 축합 반응 및 부가 반응할 수 있는 열경화성 실리콘 수지 조성물이고, 보다 구체적으로는, 가열에 의해, 축합 반응하여, B 스테이지(반경화)가 될 수 있고, 그 다음에, 더 가열하는 것에 의해, 부가 반응(구체적으로는, 예컨대, 하이드로실릴화 반응)하여, C 스테이지(최종 경화)가 될 수 있는 열경화성 실리콘 수지 조성물이다.
이와 같은 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물로서는, 예컨대, 실라놀 양말단 폴리실록산, 알케닐기 함유 트리알콕시실란, 오르가노하이드로젠실록산, 축합 촉매 및 하이드로실릴화 촉매를 함유하는 제 1 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물, 예컨대, 실라놀기 양말단 폴리실록산, 에틸렌계 불포화 탄화수소기 함유 규소 화합물, 에폭시기 함유 규소 화합물, 오르가노하이드로젠실록산, 축합 촉매 및 부가 촉매를 함유하는 제 2 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물, 예컨대, 양말단 실라놀형 실리콘 오일, 알케닐기 함유 다이알콕시알킬실란, 오르가노하이드로젠실록산, 축합 촉매 및 하이드로실릴화 촉매를 함유하는 제 3 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물, 예컨대, 1분자 중에 적어도 2개의 알케닐실릴기를 갖는 오르가노폴리실록산, 1분자 중에 적어도 2개의 하이드로실릴기를 갖는 오르가노폴리실록산, 하이드로실릴화 촉매 및 경화 지연제를 함유하는 제 4 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물, 예컨대, 적어도 2개의 에틸렌계 불포화 탄화수소기와 적어도 2개의 하이드로실릴기를 1분자 중에 병유하는 제 1 오르가노폴리실록산, 에틸렌계 불포화 탄화수소기를 포함하지 않고, 적어도 2개의 하이드로실릴기를 1분자 중에 갖는 제 2 오르가노폴리실록산, 하이드로실릴화 촉매 및 하이드로실릴화 억제제를 함유하는 제 5 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물, 예컨대, 적어도 2개의 에틸렌계 불포화 탄화수소기와 적어도 2개의 실라놀기를 1분자 중에 병유하는 제 1 오르가노폴리실록산, 에틸렌계 불포화 탄화수소기를 포함하지 않고, 적어도 2개의 하이드로실릴기를 1분자 중에 갖는 제 2 오르가노폴리실록산, 하이드로실릴화 억제제, 및, 하이드로실릴화 촉매를 함유하는 제 6 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물, 예컨대, 규소 화합물, 및, 붕소 화합물 또는 알루미늄 화합물을 함유하는 제 7 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물, 예컨대, 폴리알루미노실록산 및 실란 커플링제를 함유하는 제 8 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물 등을 들 수 있다.
이들 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물은, 단독 사용 또는 2종류 이상 병용할 수 있다.
축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물로서, 바람직하게는, 제 4 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물을 들 수 있다.
제 4 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물은, 일본 특허 공개 2011-219597호 공보 등에 기재되고, 예컨대, 다이메틸비닐실릴 말단 폴리다이메틸실록산, 트리메틸실릴 말단 다이메틸실록산-메틸하이드로실록산 공중합체, 백금-다이비닐테트라메틸다이실록산 착체 및 수산화 테트라메틸암모늄 등을 함유한다.
한편, 1단계 경화성 실리콘 수지 조성물이란, 1단계의 반응 기구를 갖고 있고, 1단계째의 반응으로 최종 경화하는 열경화성 실리콘 수지 조성물이다.
1단계 경화성 실리콘 수지 조성물로서는, 예컨대, 부가 반응 경화성 실리콘 수지 조성물 등을 들 수 있다.
부가 반응 경화성 실리콘 수지 조성물은, 예컨대, 주제(主劑)가 되는 에틸렌계 불포화 탄화수소기 함유 폴리실록산과, 가교제가 되는 오르가노하이드로젠실록산을 함유한다.
에틸렌계 불포화 탄화수소기 함유 폴리실록산으로서는, 예컨대, 알케닐기 함유 폴리다이메틸실록산, 알케닐기 함유 폴리메틸페닐실록산, 알케닐기 함유 폴리다이페닐실록산 등을 들 수 있다.
부가 반응 경화성 실리콘 수지 조성물에서는, 통상, 에틸렌계 불포화 탄화수소기 함유 폴리실록산과, 오르가노하이드로젠실록산이, 개개의 패키지로 제공된다. 구체적으로는, 주제(에틸렌계 불포화 탄화수소기 함유 폴리실록산)를 함유하는 A액과, 가교제(오르가노하이드로젠실록산)를 함유하는 B액의 2액으로서 제공된다. 또, 양자의 부가 반응에 필요한 공지의 촉매는, 에틸렌계 불포화 탄화수소기 함유 폴리실록산에 첨가되어 있다.
이와 같은 부가 반응 경화성 실리콘 수지 조성물은, 주제(A액)와 가교제(B액)를 혼합하여 혼합액을 조제하고, 혼합액으로부터 상기한 봉지층(6)의 형상으로 성형하는 공정에 있어서, 에틸렌계 불포화 탄화수소기 함유 폴리실록산과 오르가노하이드로젠실록산이 부가 반응하여, 부가 반응 경화성 실리콘 수지 조성물이 경화하여, 실리콘 엘라스토머(경화체)를 형성한다.
이와 같은 봉지 수지의 배합 비율은, 봉지 수지 조성물 100 질량부에 대하여, 예컨대, 20 질량부 이상, 바람직하게는, 50 질량부 이상이고, 또한, 예컨대, 99.9 질량부 이하, 바람직하게는, 99.5 질량부 이하이다.
또한, 봉지 수지 조성물에는, 필요에 따라, 형광체, 충전제를 함유시킬 수 있다.
형광체로서는, 예컨대, 청색광을 황색광으로 변환할 수 있는 황색 형광체 등을 들 수 있다. 그와 같은 형광체로서는, 예컨대, 복합 금속 산화물이나 금속 황화물 등에, 예컨대, 세륨(Ce)이나 유로퓸(Eu) 등의 금속 원자가 도프된 형광체를 들 수 있다.
구체적으로는, 형광체로서는, 예컨대, Y3Al5O12:Ce(YAG(이트륨 알루미늄 가넷):Ce), (Y, Gd)3Al5O12:Ce, Tb3Al3O12:Ce, Ca3Sc2Si3O12:Ce, Lu2CaMg2(Si, Ge)3O12:Ce 등의 가넷형 결정 구조를 갖는 가넷형 형광체, 예컨대, (Sr, Ba)2SiO4:Eu, Ca3SiO4Cl2:Eu, Sr3SiO5:Eu, Li2SrSiO4:Eu, Ca3Si2O7:Eu 등의 실리케이트 형광체, 예컨대, CaAl12O19:Mn, SrAl2O4:Eu 등의 알루미네이트 형광체, 예컨대, ZnS:Cu, Al, CaS:Eu, CaGa2S4:Eu, SrGa2S4:Eu 등의 황화물 형광체, 예컨대, CaSi2O2N2:Eu, SrSi2O2N2:Eu, BaSi2O2N2:Eu, Ca-α-SiAlON 등의 산질화물 형광체, 예컨대, CaAlSiN3:Eu, CaSi5N8:Eu 등의 질화물 형광체, 예컨대, K2SiF6:Mn, K2TiF6:Mn 등의 불화물계 형광체 등을 들 수 있다. 바람직하게는, 가넷형 형광체, 더 바람직하게는, Y3Al5O12:Ce를 들 수 있다. 형광체는, 단독 사용 또는 2종류 이상 병용할 수 있다.
형광체의 형상으로서는, 예컨대, 구 형상, 판 형상, 침 형상 등을 들 수 있다. 바람직하게는, 유동성의 관점으로부터, 구 형상을 들 수 있다.
형광체의 최대 길이의 평균값(구 형상인 경우에는, 평균 입자 지름)은, 예컨대, 0.1㎛ 이상, 바람직하게는, 1㎛ 이상이고, 또한, 예컨대, 200㎛ 이하, 바람직하게는, 100㎛ 이하이다.
형광체의 배합 비율은, 봉지 수지 조성물 100 질량부에 대하여, 예컨대, 0.1 질량부 이상, 바람직하게는, 0.5 질량부 이상이고, 예컨대, 80 질량부 이하, 바람직하게는, 50 질량부 이하이다.
충전제로서는, 예컨대, 실리콘 미립자, 유리, 알루미나, 실리카, 티타니아, 지르코니아, 탈크, 클레이, 황산바륨 등을 들 수 있고, 이들 충전제는, 단독 사용 또는 2종류 이상 병용할 수 있다. 바람직하게는, 실리콘 미립자, 실리카를 들 수 있다.
충전제의 배합 비율은, 봉지 수지 조성물 100 질량부에 대하여, 예컨대, 0.1 질량부 이상, 바람직하게는, 0.5 질량부 이상이고, 또한, 예컨대, 80 질량부 이하, 바람직하게는, 50 질량부 이하이다.
또, 봉지 수지 조성물에는, 예컨대, 변성제, 계면활성제, 염료, 안료, 변색 방지제, 자외선 흡수제 등의 공지의 첨가물을 적당한 비율로 첨가할 수 있다.
봉지층(6)은, 2단계 열경화성 수지 조성물로 이루어지는 경우에는, 2단계 열경화성 수지 조성물의 1단계 경화체로 이루어지고, 또한, 1단계 열경화성 수지 조성물로 이루어지는 경우에는, 1단계 열경화성 수지 조성물의 미경화체(경화 전)로 이루어진다.
특히 바람직하게는, 봉지층(6)은, 2단계 경화성 실리콘 수지 조성물의 1단계 경화체이다. 다시 말해, 특히 바람직하게는, 봉지층(6)은, 2단계 열경화성 수지 조성물의 B 스테이지이다.
봉지층(6)을 형성하려면, 예컨대, 상기한 봉지 수지 조성물(필요에 따라 형광체나 충전제 등을 함유한다)을, 박리층(5)의 위에, 예컨대, 캐스팅, 스핀 코팅, 롤 코팅 등의 방법에 의해 적당한 두께로 도공하고, 필요에 따라 가열한다. 이것에 의해, 시트 형상의 봉지층(6)을 박리층(5)의 위에 형성한다.
이 봉지층(6)의 23℃에 있어서의 압축 탄성률은, 예컨대, 0.15㎫ 이하, 바람직하게는, 0.12㎫ 이하, 보다 바람직하게는, 0.1㎫ 이하이고, 또한, 예컨대, 0.01㎫ 이상, 바람직하게는, 0.04㎫ 이상이다.
봉지층(6)의 압축 탄성률이 상기 상한 이하이면, 봉지층(6)의 유연성을 담보할 수 있다. 한편, 봉지층(6)의 압축 탄성률이 하한 이상이면, 봉지층(6)의 보형성을 확보하면서, 이러한 봉지층(6)에 의해 LED(2)를 매설할 수 있다.
봉지층(6)은, 도 1(a)가 참조되는 바와 같이, 평면에서 볼 때 직사각형의 시트 형상으로 형성되어 있다. 또한, 봉지층(6)의 크기는, 복수의 LED(2)를 일괄하여 봉지 가능한 사이즈로 조절되어 있다. 봉지층(6)의 두께는, 예컨대, 100㎛ 이상, 바람직하게는, 300㎛ 이상, 보다 바람직하게는, 400㎛ 이상이고, 또한, 예컨대, 2000㎛ 이하, 바람직하게는, 1000㎛ 이하이다.
이것에 의해, 박리층(5) 및 봉지층(6)을 구비하는 봉지 시트(4)를 준비한다.
그 후, 도 1(b)에 나타내는 바와 같이, 봉지 시트(4)에 의해, LED(2)를 봉지한다. 구체적으로는, 봉지 시트(4)의 봉지층(6)에 의해, LED(2)를, 매설하여 봉지한다.
구체적으로는, 도 1(a)에 나타내는 바와 같이, 우선, 봉지 시트(4)를, 봉지층(6)이 아래를 향하도록, 기판(3)의 위쪽에 배치하고, 그 다음에, 도 1(b)에 나타내는 바와 같이, 프레스기 등에 의해, 봉지층(6)을 기판(3)에 압접시킨다.
바람직하게는, 봉지 시트(4) 및 기판(3)을, 서로 대향 배치하여, 진공 프레스기 등의 진공 챔버 내에 투입한다. 그 다음에, 진공 챔버 내를 감압한다. 구체적으로는, 진공 챔버 내를 진공 펌프(감압 펌프) 등에 의해 배기한다. 그 후, 진공 챔버 내를 감압 분위기로 하면서, 진공 프레스기의 프레스기 등에 의해, 봉지층(6)을 기판(3)에 압접시킨다. 감압 분위기는, 예컨대, 300㎩ 이하, 바람직하게는, 100㎩ 이하, 특히 바람직하게는, 50㎩ 이하이다. 그 후, 기판(3)과 봉지층(6)을 대기압 분위기 하에 해방한다.
봉지 공정의 온도는, 봉지층(6)이 완전 경화하지 않는 온도이고, 구체적으로는, 봉지층(6)이 B 스테이지인 경우에는, B 스테이지가 유지되는 온도로 조정된다. 봉지 공정의 온도는, 예컨대, 0℃ 이상, 바람직하게는, 15℃ 이상이고, 또한, 예컨대, 40℃ 이하, 바람직하게는, 35℃ 이하이고, 구체적으로는, 상온(구체적으로는, 20~25℃)이다.
이것에 의해, 봉지층(6)에 의해, LED(2)를, 상온에서 매설하여 봉지한다.
다시 말해, 각 LED(2)의 상면 및 측면(좌면, 우면, 전면 및 후면)과, LED(2)로부터 노출되는 기판(3)의 상면이, 봉지층(6)에 의해 피복된다.
[가열 공정]
가열 공정은, 봉지 공정의 후에, 봉지층(6)을 가열하여 경화시키는 공정이다. 가열 공정은, 도 2(c)에 나타내는 바와 같이, 봉지 시트(4)를, 기판(3)을 향해서, 기계 가압하면서, 제 1 온도로 가열하는 제 1 가열 공정, 및, 제 1 가열 공정의 후에, 봉지 시트(4)를, 제 1 온도보다 고온의 제 2 온도로 가열하는 제 2 가열 공정을 구비한다. 다시 말해, 가열 공정은, 상이한 온도로 봉지 시트(4)를 2단계로 가열하는 2단계 가열 공정이다.
(제 1 가열 공정)
봉지 시트(4)를, 기판(3)을 향해서, 기계 가압하면서, 제 1 온도로 가열하려면, 도 2(c)의 실선으로 나타내는 바와 같이, 예컨대, 히터(16)가 장비된 평판(9)을 구비하는 열 프레스 장치(10)(다시 말해, 기계 가열-기계 가압 장치(10)), 혹은, 평판(9)을 구비하는 프레스 장치(10)가 장비된 프레스 장치 부가 건조기(13)(가상선, 유체 가열-기계 가압 장치(13)) 등의 가열-기계 가압 장치가 이용된다. 또, 가열-기계 가압 장치는, 봉지층(6)을, 정압에 의해 가압하는 오토클레이브와 달리, 물리적인 접촉에 의해, 봉지층(6)을 가압하는 가압 장치이다.
평판(9)은, 상하 방향으로 간격을 두고 대향 배치되어 있다. 2개의 평판(9) 중, 아래쪽의 평판(9)은, 기판(3)을 탑재 가능하게 구성되어 있고, 또한, 위쪽의 평판(9)은, 박리층(5)과 접촉하여 가압 가능하게 구성되어 있다.
기계 가열-기계 가압 장치(10)를 이용하는 경우에는, 봉지 시트(4)를, 히터(16)에 의해 제 1 온도로 미리 설정된 평판(9)에 의해 끼우는 것에 의해, 기계 가압한다.
제 1 온도 및 그 가열 시간은, 제 1 가열 공정 후에 있어서의 봉지층(6)의 23℃에 있어서의 압축 탄성률이, 예컨대, 1.20㎫ 이상, 바람직하게는, 1.40㎫ 이상이 되도록, 설정된다. 압축 탄성률이 상기 하한 이상이면, 제 2 가열 공정에 있어서의 변형을 유효하게 방지할 수 있는 경화 상태의 봉지층(6)(구체적으로는, 봉지층(6)이 2단계 열경화성 수지 조성물로 이루어지는 경우에는, 봉지 공정 직후의 B 스테이지 상태로부터 더 경화가 진행된 B 스테이지 상태의 봉지층(6))을 확실히 조제할 수 있다.
제 1 온도는, 예컨대, 80℃ 이상, 바람직하게는, 100℃ 이상이고, 또한, 예컨대, 180℃ 미만, 바람직하게는, 160℃ 미만이다.
또한, 제 1 온도는, 상기한 범위로부터, 정온(일정 온도)으로서 선택된다.
또한, 제 1 온도에서의 가열 시간은, 예컨대, 5분 이상, 바람직하게는, 10분 이상이고, 또한, 예컨대, 2시간 이하, 1시간 이하, 바람직하게는, 45분 이하이다. 제 1 온도에서의 가열 시간이 상기 상한 이하이면, 제 1 가열 공정의 시간을 짧게 하여, LED 장치(1)의 제조 비용을 저감할 수 있다. 한편, 제 1 온도에서의 가열 시간이 상기 하한 이상이면, 봉지층(6)의 23℃에 있어서의 압력 탄성률을 상기한 소망하는 범위로 설정할 수 있다.
기계 가압에 있어서의 압력은, 예컨대, 0.1㎫ 이상, 바람직하게는, 0.2㎫ 이상, 보다 바람직하게는, 0.3㎫ 이상이고, 또한, 예컨대, 2.0㎫ 이하, 바람직하게는, 1.0㎫ 이하, 보다 바람직하게는, 0.75㎫ 이하이다. 압력이 상기 하한 이상이면, 박리층(5)의 변경을 유효하게 억제할 수 있다. 압력이 상기 상한 이하이면, LED(2)의 손상을 방지할 수 있다.
제 1 가열 공정에 의해, 봉지층(6)은, 완전 경화 전의 상태를 유지하는 한편, 봉지 공정 직후의 B 스테이지 상태로부터 더 경화가 진행된다. 특히, 봉지층(6)이 B 스테이지인 경우에는, 제 1 가열 공정에 의해, 봉지층(6)은, B 스테이지 상태를 유지하는 한편, 어느 정도 경화(구체적으로는, 봉지층(6)이 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물을 함유하는 경우에는, 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물의 부가 반응)가 진행된다.
(제 2 가열 공정)
제 2 가열 공정에서는, 예컨대, (1) 봉지 시트(4)를, 예컨대, 상기한 기판(3)을 향해서, 기계 가압하면서, 제 2 온도로 가열한다. (1)의 방법에는, 상기한 기계 가압 장치가 이용된다. 바람직하게는, 제조 비용을 삭감하는 이점으로부터, 제 1 가열 공정과 동일한 가열-기계 가압 장치(구체적으로는, 기계 가열-기계 가압 장치(10)나 유체 가열-기계 가압 장치(13))에 의해, 제 2 가열 공정을 제 1 가열 공정에 연속하여 실시할 수 있다.
또한, 제 2 가열 공정에서는, (2) 봉지 시트(4)를, 오토클레이브(유체 가열-유체 가압 장치) 등으로, 정압으로, 가압하면서, 제 2 온도로 가열할 수도 있다.
또한, 제 2 가열 공정에서는, (3) 봉지 시트(4)를, 가압하는 일 없이, 다시 말해, 상압 분위기 하에 있어서, 예컨대, 건조로(가열로)나 핫플레이트에 의해, 봉지 시트(4)를 무부하로 가열할 수도 있다.
바람직하게는, 상기한 (2)나 (3)의 방법, 보다 바람직하게는, (3)의 방법이 채용된다.
상기한 (2)나 (3)의 방법이면, 제 2 가열 공정에 있어서, 장시간에 걸쳐서, 를 사용할 필요가 없다. 그 때문에, 가열-기계 가압 장치를 이용하여, 많은 봉지 시트(4), 기판(3) 및 LED(2)를 제 1 가열 공정에 제공 가능하면서, 동시에, 상기한 가열-기계 가압 장치와 상이한 가열 장치, 즉, (2)의 방법의 오토클레이브 건조로(3)나, (3)의 방법의 핫플레이트 등에 의해, 많은 봉지 시트(4), 기판(3) 및 LED(2)를 제 2 가열 공정에 제공할 수 있다.
특히, (3)의 방법에 의하면, (1)의 방법에서 예시한 가열-기계 가압 장치나, (2)의 방법에서 예시한 오토클레이브 등의 특별한 가열 장치가 불필요하고, 건조로나 핫플레이트 등의 간이한 가열 장치에 의해, 많은 봉지 시트(4)를 제 2 가열 공정에 제공할 수 있다.
또, (1)의 기계 가압에 있어서의 압력은, 제 1 가열 공정에 있어서의 압력과 같다. (2)의 유체 가압에 있어서의 압력은, 예컨대, 0.1㎫ 이상, 바람직하게는, 0.2㎫ 이상이고, 또한, 예컨대, 1.0㎫ 이하, 바람직하게는, 0.75㎫ 이하이다. 또, 압력을, 정압으로 설정할 수 있고, 혹은, 변압, 구체적으로는, 승압 또는 강압할 수도 있다.
제 2 가열 공정에 있어서의 제 2 온도는, 봉지층(6)이 완전 경화하는 온도이다. 제 1 가열 공정 후의 봉지층(6)이 B 스테이지인 경우에는, 제 2 온도는, 봉지층(6)이 C 스테이지화하는 온도이다. 봉지층(6)이 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물을 함유하는 경우에는, 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물의 부가 반응이 실질적으로 종료(완료)될 수 있는 온도이다. 구체적으로는, 제 2 온도는, 예컨대, 135℃ 이상, 바람직하게는, 150℃ 이상이고, 또한, 예컨대, 200℃ 이하, 바람직하게는, 180℃ 이하이다.
제 2 온도에서의 가열 시간은, 예컨대, 10분 이상, 바람직하게는, 30분 이상이고, 또한, 예컨대, 20시간 이하, 바람직하게는, 10시간 이하이다.
제 2 가열 공정에 의해, 봉지층(6)은, 완전 경화한다. 예컨대, 제 1 가열 공정에 있어서 B 스테이지였던 봉지층(6)은, 제 2 가열 공정에 의해, C 스테이지가 된다. 봉지층(6)이 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물을 함유하는 경우에는, 축합 반응ㆍ부가 반응 경화성 실리콘 수지 조성물의 부가 반응이 실질적으로 종료(완료)된다.
제 2 가열 공정 후에 있어서의 경화(완전 경화)한 봉지층(6)의 23℃에 있어서의 압축 탄성률이, 예컨대, 1.2㎫를 초과하고, 바람직하게, 1.4㎫를 초과하고, 또한, 예컨대, 15㎫ 이하, 바람직하게는, 10㎫ 이하이다.
이와 같이 하여, 도 2(c)에 나타내는 바와 같이, 기판(3), 복수의 LED(2) 및 봉지 시트(4)를 구비하는 LED 장치(1)를 제조한다.
또한, 이 LED 장치(1)에는, 기판(3)의 위에 있어서, LED(2)와, LED(2)를 피복하는 봉지층(6)을 구비하는, 봉지층 피복 반도체 소자로서의 봉지층 피복 LED(11)가 구성된다. 다시 말해, LED 장치(1)에서는, 봉지층 피복 LED(11)가, 기판(3)에 실장되어 있다.
[박리 공정]
그 후, LED 장치(1)를, 상기한 가열 장치((1)의 경우에는, 기계 가압 장치, (2)의 경우에는, 유체 가열-유체 가압 장치)로부터 꺼내고, 계속하여, LED 장치(1)를 상온까지 냉각한 후, 박리층(5)을 봉지층(6)으로부터 박리한다.
[작용 효과]
이 방법에 의하면, 제 1 가열 공정은, 봉지 시트(4)를 비교적 저온의 제 1 온도로 가열하므로, 봉지층(6)은, 박리층(5)에 밀착하면서 보형되기 때문에, 봉지층(6)의 변형을 억제할 수 있다.
또한, 제 1 가열 공정에 있어서, 봉지 시트(4)를 기계 가압하므로, 박리층(5)의 변형을 방지할 수 있다. 구체적으로는, 봉지 시트(4)를 기계 가압하므로, 박리층(5)이 위쪽으로부터 가압된다. 그 때문에, 예컨대, 주단부(周端部)(좌우 방향 양단부 및 전후 방향 양단부가 떠오른다)가 떠오르고, 박리층(5)이 만곡하는 휘어짐을 방지할 수 있다. 그 때문에, 박리층(5)에 추종하는 봉지층(6)의 변형도 방지할 수 있다.
그 결과, 그 후의 제 2 가열 공정에 있어서, 봉지 시트(4)를, 비교적 고온의 제 2 온도로 가열하더라도, 봉지층(6)의 보형을 확보하면서, 봉지층(6)을 확실히 완전 경화시킬 수 있다.
또한, 이 방법에 의하면, 제 1 가열 공정의 후의 봉지층의 23℃에 있어서의 압축 탄성률이, 1.20㎫ 이상이면, 제 1 가열 공정에 의해, 봉지층(6)을, 제 2 가열 공정에서 변형하기 어려운 경화 상태로 조정할 수 있다.
환언하면, 제 1 가열 공정의 후의 봉지층의 23℃에 있어서의 압축 탄성률이, 상기 하한에 미치지 않으면, 이러한 봉지층(6)을 제 2 가열 공정에 제공했을 때에, 봉지층(6)에 경화에 따른 변형을 일으키는 경우가 있다. 다시 말해, 제 1 가열 공정의 후의 봉지층(6)이 과도하게 유연하기 때문에, 제 2 가열 공정에 있어서, 봉지 시트(4)의 봉지층(6)의 상기한 변형을 방지할 수 없는 경우가 있다.
한편, 제 1 가열 공정의 후의 봉지층의 23℃에 있어서의 압축 탄성률이, 상기 하한 이상이면, 이러한 봉지층(6)을 제 2 가열 공정에 제공하더라도, 봉지층(6)에 있어서의 경화에 수반하는 변형을 방지할 수 있다. 다시 말해, 제 1 가열 공정의 후의 봉지층(6)이 충분히 딱딱하기 때문에, 제 2 가열 공정에 있어서도, 봉지층(6)의 상기한 변형을 방지할 수 있다.
또한, 이 방법에 의하면, 봉지 공정에 있어서의 봉지층(6)이, 2단계 열경화성 수지 조성물의 B 스테이지이면, 봉지 공정에 있어서, 봉지층(6)을 확실히 보형할 수 있다. 그 때문에, 봉지층(6)을 보형하면서, LED(2)를 확실히 매설하여 봉지할 수 있다.
또한, 이 방법에서는, 봉지층(6)의 변형이 방지되고, 완전 경화한 봉지층(6)을 기판에 실장할 수 있으므로, 신뢰성이 우수한 봉지층 피복 LED(11), 나아가서는, LED 장치(1)를 제조할 수 있다.
[변형예]
상기한 제 1 실시 형태에서는, 도 2(d)에 나타내는 바와 같이, 박리층(5)을, 제 2 가열 공정의 후에, 박리하고 있지만, 예컨대, 도시하지 않지만, 박리층(5)을, 제 1 가열 공정과 제 2 가열 공정의 사이, 다시 말해, 제 1 가열 공정의 후이고, 제 2 가열 공정의 전에, 박리할 수도 있다.
또한, 상기한 제 1 실시 형태에서는, 복수의 LED(2)를 기판(3)에 배치하고 있지만, 도시하지 않지만, 예컨대, 단수의 LED(2)를 기판(3)에 배치할 수도 있다.
또한, 상기한 제 1 실시 형태에서는, 본 발명에 있어서의 반도체 소자로서의 광 반도체 소자인 LED(2)를 일례로서 설명하고 있지만, 예컨대, 도시하지 않지만, 그들을, 전자 소자로 할 수도 있다.
전자 소자는, 전기 에너지를, 빛 이외의 에너지, 구체적으로는, 신호 에너지 등으로 변환하는 반도체 소자이고, 구체적으로는, 트랜지스터, 다이오드 등을 들 수 있다. 전자 소자의 사이즈는, 용도 및 목적에 따라 적당히 선택된다.
이 경우, 봉지층(6)은, 봉지 수지를 필수 성분으로서 함유하고, 충전제를 임의 성분으로서 함유한다. 충전제로서는, 또한, 카본블랙 등의 흑색 안료 등을 들 수 있다. 충전제의 배합 비율은, 봉지 수지 100 질량부에 대하여, 예컨대, 5 질량부 이상, 바람직하게는, 10 질량부 이상이고, 또한, 예컨대, 99 질량부 이하, 바람직하게는, 95 질량부 이하이다.
또한, 봉지층(6)의 물성(구체적으로는, 압축 탄성률 등)은, 상기한 제 1 실시 형태의 그것과 동일하다.
[제 1 온도]
상기한 제 1 실시 형태에서는, 제 1 온도를 일정한 온도로 설정하고 있지만, 이것으로 한정되지 않고, 예컨대, 제 1 온도가, 온도 범위를 갖더라도 좋고, 구체적으로는, 제 1 온도가, 제 2 온도까지 상승하는 승온 온도 범위를 가질 수도 있다.
구체적으로는, 제 1 온도는, 예컨대, 20℃ 이상, 또한, 25℃ 이상이고, 또한, 제 2 온도 미만의 온도 범위이다. 제 1 온도에 있어서의 승온 속도는, 예컨대, 1℃/분 이상, 바람직하게는, 2℃/분 이상이고, 또한, 예컨대, 30℃/분 이하, 바람직하게는, 20℃/분 이하이다. 또한, 제 1 온도에 있어서의 승온 시간은, 예컨대, 4분 이상, 바람직하게는, 5분 이상이고, 또한, 예컨대, 120분 이하, 바람직하게는, 60분 이하이다.
제 1 가열 공정에서 가열-기계 가압 장치가 이용될 때에, 예컨대, 봉지 시트(4)를, 온도가 실온(20~25℃ 정도)인 가열-기계 가압 장치에 세트하고, 계속하여, 히터(16)의 온도가 제 2 온도에 도달하도록, 히터(16)를 승온한다.
혹은, 제 1 가열 공정에서 가열-기계 가압 장치가 이용될 때에, 봉지 시트(4)를, 상기한 제 1 실시 형태에 있어서의 일정한 온도, 구체적으로는, 예컨대, 80℃ 이상, 바람직하게는, 100℃ 이상이고, 또한, 예컨대, 180℃ 미만, 바람직하게는, 160℃ 미만으로부터 선택되는 정온으로 설정된 히터(16)를 갖는 가열-기계 가압 장치에 투입하여, 소정 시간, 정온을 유지한 후, 히터(16)의 온도가 제 2 온도에 도달하도록, 히터(16)를 승온할 수도 있다. 정온을 유지하는 시간은, 예컨대, 3분 이상, 바람직하게는, 5분 이상이고, 또한, 예컨대, 300분 이하, 바람직하게는, 180분 이하이다. 또한, 승온 속도는, 예컨대, 1℃/분 이상, 바람직하게는, 2℃/분 이상이고, 또한, 예컨대, 30℃/분 이하, 바람직하게는, 20℃/분 이하이다. 승온 시간은, 예컨대, 1분 이상, 바람직하게는, 2분 이상이고, 또한, 예컨대, 120분 이하, 바람직하게는, 60분 이하이다.
제 1 온도가, 제 2 온도까지 상승하는 승온 온도 범위를 갖는 것에 의해, 생산 효율을 향상시킬 수 있다.
<제 2 실시 형태>
제 2 실시 형태에 있어서, 제 1 실시 형태와 동일한 부재 및 공정에 대해서는, 동일한 참조 부호를 붙이고, 그 상세한 설명을 생략한다.
제 1 실시 형태에서는, 본 발명의 지지대를 기판(3)으로서 설명하고 있지만, 예컨대, 도 1의 가상선으로 나타내는 바와 같이, 지지 시트(12)로 할 수도 있다.
제 2 실시 형태는, 배치 공정(도 1(a) 참조), 봉지 공정(도 1(b) 참조), 가열 공정(도 2(c) 참조) 및 실장 공정(도 3(a) 및 도 3(b) 참조)을 구비한다. 이하, 각 공정을 상술한다.
[배치 공정]
배치 공정에서는, 도 1(a)에 나타내는 바와 같이, LED(2)를 지지대로서의 지지 시트(12)의 위에 배치한다.
구체적으로는, 우선, 지지 시트(12)를 준비한다.
지지 시트(12)는, 제 1 실시 형태의 기판(3)과 동일한 평면 형상으로 형성되어 있고, 도 1(a)의 가상선으로 나타내는 바와 같이, 지지판(10)과, 지지판(10)의 상면에 적층되는 점착층(15)을 구비한다.
지지판(10)은, 면 방향으로 연장되는 판 형상을 이루고, 지지 시트(12)에 있어서의 하부에 마련되어 있고, 지지 시트(12)와 평면에서 볼 때 대략 동일 형상으로 형성되어 있다. 지지판(10)은, 면 방향으로 연장 불가능한 경질의 재료로 이루어지고, 구체적으로는, 그와 같은 재료로서, 예컨대, 산화규소(석영 등), 알루미나 등의 산화물, 예컨대, 스테인리스 등의 금속, 예컨대, 실리콘 등을 들 수 있다. 지지판(10)의 23℃에 있어서의 영률은, 예컨대, 106㎩ 이상, 바람직하게는, 107㎩ 이상, 보다 바람직하게는, 108㎩ 이상이고, 또한, 예컨대, 1012㎩ 이하이다. 지지판(10)의 영률이 상기한 하한 이상이면, 지지판(10)의 경질을 담보하여, LED(4)를 보다 한층 확실히 지지할 수 있다. 또, 지지판(10)의 영률은, 예컨대, JIS H 7902:2008의 압축 탄성률 등으로부터 구해진다. 지지판(10)의 두께는, 예컨대, 0.1㎜ 이상, 바람직하게는, 0.3㎜ 이상이고, 또한, 예컨대, 5㎜ 이하, 바람직하게는, 2㎜ 이하이다.
점착층(15)은, 지지판(10)의 상면 전면에 형성되어 있다. 점착층(15)을 형성하는 점착 재료로서는, 예컨대, 아크릴계 감압 접착제, 실리콘계 감압 접착제 등의 감압 접착제를 들 수 있다. 또한, 점착층(15)을, 예컨대, 활성 에너지선의 조사에 의해 점착력이 저하하는 활성 에너지선 조사 박리 시트(구체적으로는, 일본 특허 공개 2005-286003호 공보 등에 기재되는 활성 에너지선 조사 박리 시트) 등으로 형성할 수도 있다. 점착층(15)의 두께는, 예컨대, 0.1㎜ 이상, 바람직하게는, 0.2㎜ 이상이고, 또한, 1㎜ 이하, 바람직하게는, 0.5㎜ 이하이다.
지지 시트(12)를 준비하려면, 예컨대, 지지판(10)과 점착층(15)을 맞붙인다. 또, 우선, 지지판(10)을 준비하고, 그 다음에, 상기한 점착 재료 및 필요에 따라 배합되는 용매로부터 조제되는 바니시를 지지판(10)에 도포하고, 그 후, 필요에 따라, 용매를 증류하여 제거하는 도포 방법 등에 의해, 점착층(15)을 지지판(10)에 직접 적층할 수도 있다.
지지 시트(12)의 두께는, 예컨대, 0.2㎜ 이상, 바람직하게는, 0.5㎜ 이상이고, 또한, 6㎜ 이하, 바람직하게는, 2.5㎜ 이하이다.
다음으로, 복수의 LED(2)를, 지지 시트(12)에 대하여 적층한다. 구체적으로는, 각 LED(2)의 하면을, 점착층(15)의 상면에 접촉시킨다.
이것에 의해, 복수의 LED(2)를, 지지 시트(12)에 배치한다.
[봉지 공정]
봉지 공정에서는, 도 1(a)에 나타내는 바와 같이, 우선, 봉지 시트(4)를 준비하고, 그 후, 도 1(b)에 나타내는 바와 같이, 제 1 실시 형태와 같게 하여, 봉지 시트(4)에 의해, LED(2)를 봉지한다.
[가열 공정]
제 1 실시 형태와 같게 하여, 도 2(c)에 나타내는 바와 같이, 봉지 시트(4)를 가열한다(2단계 가열 공정).
또, 제 1 가열 공정에 있어서의 제 1 온도 및 제 2 온도의 상한값은, 지지 시트(12)의 내열성을 고려하여 설정된다.
가열 공정에 의해, 지지 시트(12)의 위에 있어서, 복수의 LED(2)가 봉지층(6)에 의해 피복된 봉지층 피복 LED(11)를 얻는다.
그 후, 도 2(d)에 나타내는 바와 같이, 박리층(5)을 봉지 시트(4)로부터 박리한다(박리 공정).
[실장 공정]
실장 공정에서는, 우선, 도 3(a)의 파선으로 나타내는 바와 같이, 봉지층(6)을, LED(2)에 대응하여 절단한다. 구체적으로는, 봉지층(6)을, 두께 방향을 따라서 절단한다. 계속하여, 봉지층 피복 LED(11)를, 점착층(15)의 상면으로부터 박리한다(LED 박리 공정). 구체적으로는, 점착층(15)이 활성 에너지선 조사 박리 시트인 경우에는, 활성 에너지선을 점착층(15)에 조사한다. 이것에 의해, 봉지층 피복 LED(11)를, LED(2)에 대응하여 개개의 조각으로 한다.
그 후, 개개의 조각으로 한 봉지층 피복 LED(11)를 발광 파장이나 발광 효율에 따라 선별한 후, 도 3(b)에 나타내는 바와 같이, 봉지층 피복 LED(11)를, 기판(3)에 실장한다. 구체적으로는, LED(2)의 하면에 마련되는 단자를 기판(3)의 전극을 접속하여, 봉지층 피복 LED(11)를 기판(3)에 플립칩 실장한다.
이것에 의해, 기판(3), 단수의 LED(2) 및 봉지 시트(4)를 구비하는 LED 장치(1)를 제조한다.
[작용 효과]
이 방법에서는, 변형이 방지되고, 완전 경화한 봉지층(6)을 구비하는 봉지층 피복 LED(11)를 기판(3)에 실장할 수 있으므로, 신뢰성이 우수한 LED 장치(1)를 제조할 수 있다.
특히, 제 2 실시 형태에서는, LED(2)는, 지지 시트(12)(도 1(a)의 가상선 참조)에 배치되어 있고, LED(2)는, 지지 시트(12)에 의해, 제 1 실시 형태에 있어서의 LED(2)의 기판(3)(도 1(a)의 실선 참조)에 대한 지지력에 비하여, 작은 지지력으로 지지되고 있다. 그 때문에, 제 2 실시 형태의 LED(2)는, 제 1 실시 형태의 LED(2)에 비하여, 면 방향으로 시프트(위치 어긋남)하기 쉽다.
그렇지만, 이 제 2 실시 형태에서는, 제 1 가열 공정을, 봉지 시트(4)를 비교적 저온의 제 1 온도로 가열하면서 기계 가압하므로, LED(2)의 위치 어긋남(칩 시프트)을 방지할 수 있다.
<제 3 실시 형태>
제 3 실시 형태에 있어서, 제 1 실시 형태와 같은 부재 및 공정에 대해서는, 동일한 참조 부호를 붙이고, 그 상세한 설명을 생략한다.
도 1(a)에 나타내는 제 1 실시 형태에서는, 기판(3)을 평판 형상으로 형성하고 있지만, 예컨대, 도 4(a)에 나타내는 바와 같이, 기판(3)에 오목부(7)를 형성할 수도 있다.
제 3 실시 형태는, 배치 공정(도 4(a) 참조), 봉지 공정(도 4(b) 및 도 4(c) 참조) 및 가열 공정(도 5(d) 참조)을 구비한다. 이하, 각 공정을 상술한다.
[배치 공정]
도 4(a)에 나타내는 바와 같이, 오목부(7)는, 기판(3)의 상면에 있어서, 평면에서 볼 때 직사각형 형상으로 아래쪽으로 향해 우묵하게 들어가도록 형성되고, 오목부(7)의 주변에 있어서의 기판(3)의 오목부(7) 이외의 부분(주변)에 의해 사방(전후 좌우 방향)이 틈새 없이 둘러싸여 있다.
오목부(7)의 1변의 길이는, 예컨대, 0.8㎜ 이상, 바람직하게는, 1㎜ 이상이고, 또한, 예컨대, 300㎜ 이하, 바람직하게는, 100㎜ 이하이다.
오목부(7)의 깊이 H1(상하 방향에 있어서, 오목부(7)의 주변의 상면(이하, 주변 상면(21)으로 한다.)으로부터 오목부(7)의 상면(이하, 오목부 상면(14)으로 한다.)까지의 길이)은, 예컨대, 1000㎛ 이하, 바람직하게는, 500㎛ 이하, 보다 바람직하게는, 200㎛ 이하, 특히 바람직하게는, 170㎛ 이하이고, 또한, 예컨대, 10㎛ 이상, 바람직하게는, 50㎛ 이상이다.
또한, 오목부(7)의 깊이 H1은, 기판(3)의 두께 H2에 대하여, 예컨대, 90% 이하, 바람직하게는, 80% 이하이고, 또한, 예컨대, 10% 이상, 바람직하게는, 20% 이상이다.
그리고, 복수의 LED(4)를, 오목부(7)에 배치한다. LED(4)의 두께는, 오목부(7)의 깊이 H1에 대하여, 예컨대, 90% 이하, 바람직하게는, 80% 이하이다.
[봉지 공정]
봉지 공정은, 압접 공정(도 4(b) 참조)과, 대기 해방 공정(도 4(c) 참조)을 구비한다.
(압접 공정)
압접 공정에서는, 우선, 봉지 시트(4)를 준비한다. 봉지층(6)의 두께 H3은, 도 4(a)에 나타내는 바와 같이, 오목부(7)의 깊이 H1에 대하여, 예컨대, 50% 이상, 바람직하게는, 80% 이상, 보다 바람직하게는, 100% 이상이고, 또한, 예컨대, 900% 이하, 바람직하게는, 700% 이하, 보다 바람직하게는, 400% 이하이다.
압접 공정에서는, 그 다음에, 준비한 봉지 시트(4)를, 기판(3)의 위쪽에 간격을 두고 대향 배치시켜, 진공 프레스기 등의 진공 챔버 내에 투입한다.
그 다음에, 진공 챔버 내를 감압한다. 구체적으로는, 진공 챔버 내를 진공 펌프(감압 펌프) 등에 의해 배기한다.
그리고, 도 4(b)에 나타내는 바와 같이, 진공 챔버 내를 감압 분위기로 하면서, 진공 프레스기의 프레스기 등에 의해, 봉지 시트(4)의 봉지층(6)을 기판(3)에 압접시킨다.
압접 공정에 있어서의 감압 분위기는, 예컨대, 300㎩ 이하, 바람직하게는, 100㎩ 이하, 특히 바람직하게는, 50㎩ 이하이다.
또한, 압접 공정에 있어서의 압접에서는, 봉지층(6)이 기판(3)측(아래쪽)으로 밀려들어가는(압접되는) 양(이하, 압입량으로 한다)을 제어한다.
압입량의 제어에 의해, 봉지층(6)의 하면이, 주변 상면(21)과는 밀착하고, 또한, 오목부 상면(14)과는 이간하도록 조정한다.
구체적으로는, 봉지층(6)을, 하기 식에 의해 나타나는 압입량이 마이너스이고, 압입량의 절대값이, 오목부(7)의 깊이 H1보다 작아지도록 조정한다.
압입량=(기판(3)의 저면을 기준으로 하는 오목부 상면(14)의 높이 H2+압접 공정 전의 봉지층(6)의 두께 H3)-압접 공정 후에 있어서의 기판(3)의 저면을 기준으로 하는 봉지층(6)의 상면의 높이 H4
압입량이 플러스이면, 압접 공정 후의 봉지층(6)의 두께(H4-H2)가, 압접 공정 전의 봉지층(6)의 두께 H3보다 얇아질 때까지, 봉지층(6)이 과도하게 압박되고, 봉지층(6)이 오목부 상면(14)과 밀착한다. 이것에 비하여, 압입량이 마이너스이면, 봉지층(6)이, 오목부 상면(14)과는 이간하도록 조정된다.
압입량의 절대값이, 오목부(7)의 깊이 H1보다 크면, 봉지층(6)의 하면이, 주변 상면(21)과 밀착하지 않고, 봉지층(6)으로 오목부(7)를 폐색할 수 없다. 이것에 비하여, 압입량의 절대값이, 오목부(7)의 깊이 H1보다 작으면, 봉지층(6)이, 주변 상면(21)과 밀착하도록 조정된다.
또한, 압입량(H2+H3-H4)의 절대값은, 오목부(7)의 깊이 H1에 대하여, 예컨대, 100% 미만, 바람직하게는, 95% 이하이고, 또한, 예컨대, 0% 초과, 바람직하게는, 10% 이상이다.
압접 공정의 온도는, 예컨대, 0℃ 이상, 바람직하게는, 15℃ 이상이고, 또한, 예컨대, 60℃ 이하, 바람직하게는, 35℃ 이하이다.
또한, 압접 공정에서는, 필요에 따라, 봉지 시트(4)를 눌러 내린(밀어 넣은) 상태로 유지한다.
유지 시간은, 예컨대, 5초 이상, 바람직하게는 10초 이상이고, 또한, 10분 이하, 바람직하게는, 5분 이하이다.
압접 공정에 의해, 도 4(b)에 나타내는 바와 같이, 오목부(7)에 있어서 기판(3)과 봉지층(6)으로 구획되는 밀폐된 감압 공간(8)이 형성된다.
압접 공정은, 예컨대, 제 1 실시 형태의 봉지 공정과 같은 온도에서, 바람직하게는, 상온에서 실시된다.
(대기 해방 공정)
대기 해방 공정은, 도 4(c)에 나타내는 바와 같이, 기판(3)과 봉지 시트(4)를 대기압 분위기 하에 해방하는 공정이다.
압접 공정의 후, 대기 해방 공정에 의해, 봉지층(6)을, 오목부(7)의 형상에 추종하도록 밀착시킨다.
구체적으로는, 진공 펌프의 운전을 정지시켜, 진공 챔버 내를 대기 해방한다.
그러면, 감압 공간(8)과 대기압의 차압에 의해, 봉지층(6)의 상면이 아래쪽으로 향해 압박되고, 봉지층(6)의 하면은, 오목부(7)의 형상에 추종하도록 변형하고, 오목부(7)의 상면에 밀착한다.
대기압 해방 공정에 의해, 봉지층(6)이 오목부(7)에 밀착하도록 LED(4)를 봉지한다.
[가열 공정]
도 5(d)에 나타내는 바와 같이, 제 1 실시 형태와 같이, 2단계 가열 공정을 실시한다.
그 후, 도 5(e)에 나타내는 바와 같이, 박리층(5)을 봉지층(6)으로부터 박리한다.
이것에 의해, LED 장치(1)를 얻는다.
[작용 효과]
이 LED 장치(1)의 제조 방법에 의하면, 압접 공정에 있어서, 봉지층(6)은, 오목부 상면(14)과 이간하도록 압접된다. 그 때문에, LED(2)의 주위의 부재, 구체적으로는, LED(2)가 기판(3)에 와이어 본딩 접속되는 경우에는, 봉지층(6)이 압접될 때의 와이어에 대한 응력을 저감할 수 있다.
한편, 압접 공정에 있어서, 봉지층(6)은, 감압 분위기 하에서 주변 상면(21)을 폐색하기 때문에, 오목부(7)에는, 기판(3)과 봉지층(6)으로 구획되는 밀폐된 감압 공간(8)이 형성된다.
대기압 해방 공정에 있어서, 대기압이 해방되면, 감압 공간(8)과 대기압의 차압에 의해, 오목부(7)에 봉지층(6)이 틈새 없이 충전된다. 그 때문에, 기판(3)과 봉지층(6)의 사이에 있어서의 보이드의 발생을 억제할 수 있다.
그 결과, LED(2)가 기판(3)에 와이어 본딩 접속되는 경우에는, 와이어(도시하지 않음)의 변형을 저감하면서, 보이드의 발생을 억제할 수 있다.
실시예
이하에 나타내는 실시예 등의 수치는, 상기의 실시 형태에 있어서 기재되는 수치(즉, 상한값 또는 하한값)로 대체할 수 있다.
실시예 1
[배치 공정]
복수의 LED를 기판의 위에 배치했다. LED의 두께는, 330㎛, 각 LED 사이의 간격은, 1.5㎜였다.
[봉지 공정]
봉지 시트를 준비했다.
구체적으로는, 다이메틸비닐실릴 말단 폴리다이메틸실록산(비닐실릴기 당량 0.071mmol/g) 20g(1.4㎜ol 비닐실릴기), 트리메틸실릴 말단 다이메틸실록산-메틸하이드로실록산 공중합체(하이드로실릴기 당량 4.1mmol/g) 0.40g(1.6㎜ol 하이드로실릴기), 백금-다이비닐테트라메틸다이실록산 착체(하이드로실릴화 촉매)의 크실렌 용액(백금 농도 2 질량%) 0.036mL(1.9μmol), 및, 수산화테트라메틸암모늄(TMAH, 경화 지연제)의 메탄올 용액(10 질량%) 0.063mL(57μmol)를 혼합하고, 20℃에서 10분 교반하고, 그 혼합물 100 질량부에 대하여, 실리콘 미립자(토스 펄 2000B, 모먼티브 퍼포먼스 머티리얼즈 저팬 합동 회사 제품)를 30 질량부 배합하여, 균일하게 교반 혼합하는 것에 의해, 2단계 경화성 실리콘 수지 조성물을 얻었다.
계속하여, 2단계 경화성 실리콘 수지 조성물을, 박리 처리한 PET 필름으로 이루어지는 박리층(두께 50㎛, 선팽창 계수 : 90×10-6K-1)의 위에 도공하여, 도막을 조제했다.
그 다음에, 도막을, 135℃에서 15분 가열하여, 두께 1000㎛의 반경화(B 스테이지 상태)의 2단계 경화성 실리콘 수지 조성물로 이루어지는 봉지층을 제작했다. 이것에 의해, 박리층과, 봉지층을 구비하는 봉지 시트를 제작했다(도 1(a) 참조).
[봉지 공정]
LED가 실장된 기판과, 봉지 시트의 봉지층이, 두께 방향으로 대향하도록 배치하고, 진공 프레스기(제품 번호 CV200, 니치고모톤사 제품)의 진공 챔버 내에 투입했다.
진공 펌프(감압 펌프)(제품 번호 E2M80, 에드워즈사 제품)로 진공 챔버 내를 배기하고, 진공 챔버 내를, 상온에서, 50㎩가 될 때까지 감압했다.
감압 분위기 하에 있어서, 진공 프레스기에 의해, 기판과 봉지 시트를 압접하고, 그대로 20℃에서, 3분 유지했다. 그 후, 진공 펌프를 정지하고, 진공 챔버 내를 대기 해방했다.
이와 같이 하여, 봉지층에 의해, LED를 봉지했다(도 1(b) 참조).
[가열 공정]
(제 1 가열 공정)
봉지층에 의해 봉지된 LED가 실장된 기판을, 히터가 장비된 평판을 구비하는 열 프레스 장치에 설치했다. 미리 히터의 온도를 135℃(제 1 온도)로 설정하고 있고, 평판에 의해, 압력 0.5㎫로, 10분, 봉지 시트를 아래쪽으로 기계 가압하면서, 봉지 시트를 가열했다.
(제 2 가열 공정)
그 후, 봉지 시트 및 기판을 열 프레스 장치로부터 꺼내고, 그 다음에, 봉지 시트 및 기판을, 건조로에 투입했다. 구체적으로는, 건조로의 온도를 150℃(제 2 온도)로 미리 설정하고 있고, 봉지 시트를 2시간 가열했다. 이것에 의해, 봉지층을 C 스테이지화, 다시 말해, 완전 경화시켰다.
이것에 의해, 기판, 복수의 LED 및 봉지 시트를 구비하는 LED 장치를 제조했다. 그 후, LED 장치를, 기계 가압 장치로부터 꺼내어, 냉각한 후, 박리층을 봉지층으로부터 박리했다.
실시예 2
제 1 가열 공정에 있어서의 가열 시간(기계 가압 시간)을 10분으로부터 20분으로 변경한 것 이외에는, 실시예 1과 같이 처리하여, LED 장치를 제조했다.
실시예 3
제 1 가열 공정에 있어서의 가열 시간(기계 가압 시간)을 10분으로부터 60분으로 변경한 것 이외에는, 실시예 1과 같이 처리하여, LED 장치를 제조했다.
실시예 4
제 1 가열 공정에 있어서의 가열 시간(기계 가압 시간)을 10분으로부터 5분으로 변경한 것 이외에는, 실시예 1과 같이 처리하여, LED 장치를 제조했다.
비교예 1
가열 공정에 있어서, 2단계 가열 공정 대신에, 150℃의 1단계 가열 공정을 실시하고, 또한, 1단계 가열 공정을 상압에서 실시한 것 이외에는, 실시예 1과 같이 처리하여, LED 장치를 제조했다. 구체적으로는, 건조로를 이용하고, 건조로 내의 온도를 150℃로 미리 설정하고, 가열 시간을 2시간 10분(130분)으로 설정하여, 봉지 시트를 무부하로 가열했다.
비교예 2
가열 공정에 있어서, 2단계 가열 공정 대신에, 135℃의 1단계 가열 공정을 실시하고, 또한, 1단계 가열 공정을 상압에서 실시한 것 이외에는, 실시예 1과 같이 처리하여, LED 장치를 제조했다. 구체적으로는, 건조로를 이용하고, 건조로 내의 온도를 135℃로 미리 설정하고, 가열 시간을 2시간 10분(130분)으로 설정하여, 봉지 시트를 무부하로 가열했다.
(평가)
(압축 탄성률)
실시예 및 비교예에 있어서, 봉지 공정 후, 제 1 가열 공정 후, 및, 제 2 가열 공정 후의 봉지층의 23℃에 있어서의 압축 탄성률의 각각을 측정했다. 압축 탄성률은, JIS H 7902:2008의 기재에 준거하여 측정된다.
(봉지층 및 박리층의 변형)
실시예 및 비교예에 있어서, 얻어진 LED 장치의 봉지층 및 박리층에 있어서의 휘어짐의 유무를 육안에 의해 관찰했다. 그 결과를 표 1에 나타낸다.
(봉지층의 경화 상태)
실시예 및 비교예에 있어서, 얻어진 LED 장치의 봉지층의 경화 상태를 압축 탄성률에 의해 평가했다.
Figure pct00001
또, 상기 발명은, 본 발명의 예시의 실시 형태로서 제공했지만, 이것은 단순한 예시에 지나지 않고, 한정적으로 해석해서는 안 된다. 해당 기술 분야의 당업자에 의해 명백한 본 발명의 변형예는, 후기 특허 청구의 범위에 포함되는 것이다.
(산업상이용가능성)
봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법에 의해 얻어지는 봉지층 피복 반도체 소자 및 반도체 장치는, 각종 반도체 용도에 이용된다.

Claims (6)

  1. 반도체 소자를 지지대의 위에 배치하는 배치 공정,
    박리층과, 상기 박리층의 아래에 적층되고, 열경화성 수지로 이루어지는 완전 경화 전의 봉지층을 구비하는 봉지 시트의 상기 봉지층에 의해, 상기 반도체 소자를 매설하여 봉지하는 봉지 공정, 및,
    상기 봉지 공정의 후에, 상기 봉지층을 가열하여 경화시키는 가열 공정
    을 구비하고,
    상기 가열 공정은,
    상기 봉지 시트를, 상기 지지대를 향해서, 기계 가압하면서, 제 1 온도로 가열하는 제 1 가열 공정, 및,
    상기 제 1 가열 공정의 후에, 상기 봉지 시트를, 상기 제 1 온도보다 고온의 제 2 온도로 가열하는 제 2 가열 공정
    을 구비하는 것을 특징으로 하는
    봉지층 피복 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 가열 공정의 후의 상기 봉지층의 23℃에 있어서의 압축 탄성률이, 1.20㎫ 이상인 것을 특징으로 하는 봉지층 피복 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 봉지 공정에 있어서의 상기 봉지층이, 2단계 열경화성 수지 조성물의 B 스테이지인 것을 특징으로 하는 봉지층 피복 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 온도는, 온도가 상기 제 2 온도까지 상승하는 승온 온도 범위를 갖는 것을 특징으로 하는 봉지층 피복 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서,
    상기 지지대가, 기판이고,
    상기 배치 공정에서는, 상기 반도체 소자를 상기 기판에 실장하는
    것을 특징으로 하는 봉지층 피복 반도체 소자의 제조 방법.
  6. 봉지층 피복 반도체 소자를 제조하는 공정, 및,
    상기 봉지층 피복 반도체 소자를 기판에 실장하는 공정
    을 구비하고,
    상기 봉지층 피복 반도체 소자는,
    반도체 소자를 지지대의 위에 배치하는 배치 공정,
    박리층과, 상기 박리층의 아래에 적층되고, 열경화성 수지로 이루어지는 완전 경화 전의 봉지층을 구비하는 봉지 시트의 상기 봉지층에 의해, 상기 반도체 소자를 매설하여 봉지하는 봉지 공정, 및,
    상기 봉지 공정의 후에, 상기 봉지층을 가열하여 경화시키는 가열 공정
    을 구비하는 반도체 장치의 제조 방법에 의해 제조되고,
    상기 가열 공정은,
    상기 봉지 시트를, 상기 지지대를 향해서, 기계 가압하면서, 제 1 온도로 가열하는 제 1 가열 공정, 및,
    상기 제 1 가열 공정의 후에, 상기 봉지 시트를, 상기 제 1 온도보다 고온의 제 2 온도로 가열하는 제 2 가열 공정
    을 구비하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
KR20157001034A 2012-07-17 2013-07-17 봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법 KR20150036078A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012158945 2012-07-17
JPJP-P-2012-158945 2012-07-17
PCT/JP2013/069373 WO2014014007A1 (ja) 2012-07-17 2013-07-17 封止層被覆半導体素子および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20150036078A true KR20150036078A (ko) 2015-04-07

Family

ID=49948833

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20157000775A KR20150036048A (ko) 2012-07-17 2013-07-17 봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법
KR20157001034A KR20150036078A (ko) 2012-07-17 2013-07-17 봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20157000775A KR20150036048A (ko) 2012-07-17 2013-07-17 봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (2) US20150179482A1 (ko)
EP (2) EP2876672A4 (ko)
JP (2) JP5680210B2 (ko)
KR (2) KR20150036048A (ko)
CN (2) CN104471692A (ko)
TW (2) TW201409768A (ko)
WO (2) WO2014014007A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216354A (ja) * 2014-04-23 2015-12-03 日東電工株式会社 波長変換部材およびその製造方法
JP2015216355A (ja) * 2014-04-23 2015-12-03 日東電工株式会社 波長変換部材およびその製造方法
KR101455205B1 (ko) * 2014-04-29 2014-10-27 주식회사 다이나테크 교정장치
JP2016063228A (ja) * 2014-09-12 2016-04-25 日東電工株式会社 封止層被覆光半導体素子の製造方法および光半導体装置の製造方法
WO2017180864A1 (en) 2016-04-14 2017-10-19 Genentech, Inc. Anti-rspo3 antibodies and methods of use
JP6902838B2 (ja) 2016-09-08 2021-07-14 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光半導体素子被覆用シート
JP6627838B2 (ja) * 2017-09-29 2020-01-08 日亜化学工業株式会社 透光性シートの製造方法
JP6916525B2 (ja) * 2018-02-06 2021-08-11 株式会社ブイ・テクノロジー Ｌｅｄディスプレイの製造方法
WO2019241344A1 (en) * 2018-06-12 2019-12-19 Alliance Sports Group, L.P. Photo luminescent lighting device
CN111668357A (zh) * 2019-03-06 2020-09-15 隆达电子股份有限公司 封装体
TWI713168B (zh) * 2020-03-09 2020-12-11 南茂科技股份有限公司 晶片封裝結構及其製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475557B2 (ja) * 1995-03-08 2003-12-08 ソニー株式会社 半導体装置の製造方法
JPH11191577A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
JP3132449B2 (ja) * 1998-01-09 2001-02-05 日本電気株式会社 樹脂外装型半導体装置の製造方法
EP1195781A4 (en) * 2000-04-12 2004-03-31 Matsushita Electric Ind Co Ltd MANUFACTURING METHOD OF A CHIP INDUCTOR
JP3724790B2 (ja) * 2001-03-21 2005-12-07 住友ベークライト株式会社 半導体装置及びその製造方法
JP2003007742A (ja) * 2001-06-21 2003-01-10 Dainippon Printing Co Ltd Ｉｃモジュールの製造方法およびｉｃモジュール、ｉｃカード
JP2003249510A (ja) * 2002-02-26 2003-09-05 Asuriito Fa Kk 半導体封止方法
JP4514490B2 (ja) 2004-03-29 2010-07-28 日東電工株式会社 半導体ウエハの小片化方法
CN101297411B (zh) * 2005-10-24 2010-05-19 3M创新有限公司 发光器件的制造方法及发光器件
JP4519762B2 (ja) * 2005-11-21 2010-08-04 リンテック株式会社 樹脂封止型半導体装置の製造方法
JP2007235104A (ja) * 2006-01-31 2007-09-13 Toshiba Lighting & Technology Corp 発光装置の製造方法および発光装置
EP2100725B1 (en) * 2006-12-28 2012-09-19 Asahi Glass Company, Limited Process for producing a transparent laminate
JP5440010B2 (ja) * 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
JP5190993B2 (ja) * 2008-11-20 2013-04-24 日東電工株式会社 光半導体封止用シート
EP2196503B1 (en) * 2008-12-12 2015-02-18 Nitto Denko Corporation Thermosetting silicone resin composition, silicone resin, silicone resin sheet and use thereof
JP5333056B2 (ja) * 2009-08-26 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JPWO2011037034A1 (ja) * 2009-09-24 2013-02-21 旭硝子株式会社 離型フィルムおよび発光ダイオードの製造方法
JP5156033B2 (ja) * 2010-01-12 2013-03-06 リンテック株式会社 樹脂封止型半導体装置の製造方法
JP2011219597A (ja) * 2010-04-08 2011-11-04 Nitto Denko Corp シリコーン樹脂シート
JP2011243725A (ja) * 2010-05-18 2011-12-01 Elpida Memory Inc 半導体装置の製造方法
JP2012012563A (ja) 2010-06-02 2012-01-19 Nitto Denko Corp 熱硬化性シリコーン樹脂用組成物
JP5775375B2 (ja) * 2010-07-27 2015-09-09 日東電工株式会社 発光ダイオード装置の製造方法
KR101253586B1 (ko) * 2010-08-25 2013-04-11 삼성전자주식회사 형광체 필름, 이의 제조방법, 형광층 도포 방법, 발광소자 패키지의 제조방법 및 발광소자 패키지
JP5767062B2 (ja) * 2010-09-30 2015-08-19 日東電工株式会社 発光ダイオード封止材、および、発光ダイオード装置の製造方法
JP2013095809A (ja) 2011-10-31 2013-05-20 Nitto Denko Corp シリコーン樹脂組成物、シリコーン樹脂シート、光半導体素子装置、および、シリコーン樹脂シートの製造方法。

Also Published As

Publication number Publication date
EP2876672A4 (en) 2016-04-20
EP2876673A1 (en) 2015-05-27
EP2876673A4 (en) 2015-11-18
CN104471692A (zh) 2015-03-25
JPWO2014014008A1 (ja) 2016-07-07
TW201409768A (zh) 2014-03-01
KR20150036048A (ko) 2015-04-07
JP5680210B2 (ja) 2015-03-04
WO2014014008A1 (ja) 2014-01-23
EP2876672A1 (en) 2015-05-27
US20150194324A1 (en) 2015-07-09
JP5680211B2 (ja) 2015-03-04
US20150179482A1 (en) 2015-06-25
US9214362B2 (en) 2015-12-15
JPWO2014014007A1 (ja) 2016-07-07
TW201409769A (zh) 2014-03-01
CN104428880A (zh) 2015-03-18
WO2014014007A1 (ja) 2014-01-23

Similar Documents

Publication Publication Date Title
KR20150036078A (ko) 봉지층 피복 반도체 소자 및 반도체 장치의 제조 방법
US9219015B2 (en) Phosphor layer-covered optical semiconductor element, producing method thereof, optical semiconductor device, and producing method thereof
JP6362834B2 (ja) 半導体装置の製造方法
JP6957630B2 (ja) 封止光半導体デバイスの製造方法
WO2015029664A1 (ja) 封止半導体素子および半導体装置の製造方法
TW201425554A (zh) 密封片材
EP2672534A2 (en) Semiconductor board, semiconductor device, and producing method of semiconductor device
JP6987871B2 (ja) 封止光半導体デバイスの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid