TWI713168B - 晶片封裝結構及其製造方法 - Google Patents

晶片封裝結構及其製造方法 Download PDF

Info

Publication number
TWI713168B
TWI713168B TW109107584A TW109107584A TWI713168B TW I713168 B TWI713168 B TW I713168B TW 109107584 A TW109107584 A TW 109107584A TW 109107584 A TW109107584 A TW 109107584A TW I713168 B TWI713168 B TW I713168B
Authority
TW
Taiwan
Prior art keywords
chip
conductive
adhesive layer
package structure
thermosetting adhesive
Prior art date
Application number
TW109107584A
Other languages
English (en)
Other versions
TW202135250A (zh
Inventor
周世文
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW109107584A priority Critical patent/TWI713168B/zh
Priority to CN202010625416.8A priority patent/CN113380721A/zh
Application granted granted Critical
Publication of TWI713168B publication Critical patent/TWI713168B/zh
Publication of TW202135250A publication Critical patent/TW202135250A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一種晶片封裝結構，包括線路基板、多個導電連接件、第一晶片以及兩階段熱固性膠層。線路基板具有第一表面與相對於第一表面的第二表面。多個導電連接件位於第一表面上。多個導電連接件電性連接線路基板。第一晶片具有主動面、相對於主動面的背面以及主動面上的多個導電部。第一晶片以背面配置於第一表面上。兩階段熱固性膠層包封多個導電連接件與第一晶片，並於同一平面上共同露出部分的多個導電連接件及第一晶片之多個導電部。另提供一種晶片封裝結構的製造方法。

Description

晶片封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種晶片封裝結構及其製造方法。
在多晶片封裝結構(Multi－Chip Package, MCP)中，將複數個晶片縱向堆疊以節省封裝尺寸已經是相當成熟的技術。然而，在多晶片封裝結構中，位於基板上底層的元件很容易在後續堆疊的過程中產生位移甚至與基板分離的情況，進而影響封裝良率。因此，如何有效地降低基板上底層的元件在後續堆疊其他電子元件的過程中產生位移甚至與基板分離的情況，以提升封裝良率，便成為當前亟待解決的問題之一。
本發明晶片封裝結構及其製造方法，其可以有效地降低線路基板上多個導電連接件與第一晶片在後續堆疊其他電子元件的過程中產生位移甚至與線路基板分離的情況且可以降低多個導電連接件因產生位移而相互接觸電性短路的機率，以提升晶片封裝結構的良率。
本發明提供一種晶片封裝結構，包括線路基板、多個導電連接件、第一晶片以及兩階段熱固性膠層。線路基板具有第一表面與相對於第一表面的第二表面。多個導電連接件位於第一表面上。多個導電連接件電性連接線路基板。第一晶片具有主動面、相對於主動面的背面以及主動面上的多個導電部。第一晶片以背面配置於第一表面上。兩階段熱固性膠層包封多個導電連接件與第一晶片，並於同一平面上共同露出部分的多個導電連接件及第一晶片之多個導電部。
本發明提供一種晶片封裝結構的製造方法，包括提供線路基板，其中線路基板具有第一表面與相對於第一表面的第二表面。形成多個導電連接件於第一表面上，其中多個導電連接件電性連接所線路基板。形成兩階段熱固性膠層，以包封多個導電連接件。配置第一晶片於第一表面上且嵌入兩階段熱固性膠層，其中第一晶片具有主動面、相對於主動面的背面以及主動面上的多個導電部。進行加熱製程以使兩階段熱固性膠層完全固化。
基於上述，本發明的晶片封裝結構由於先使用兩階段熱固性膠層包封多個導電連接件與第一晶片，接著再進行加熱製程使兩階段熱固性膠層完全固化，以良好地保護及固定多個導電連接件與第一晶片，因此有效地降低線路基板上多個導電連接件與第一晶片在後續堆疊其他電子元件(如第二晶片與第三晶片)的過程中產生位移甚至與線路基板分離的情況且可以降低多個導電連接件因產生位移而相互接觸電性短路的機率，以提升晶片封裝結構的良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下將參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖1D是依據本發明一實施例的晶片封裝結構的部分製造方法的部分剖面示意圖。請參考圖1A，首先，提供線路基板110，其中線路基板110具有第一表面110a與相對於第一表面110a的第二表面110b。線路基板110可以是印刷電路板，但本發明不限於此，只要線路基板110中具有適宜的導電線路可以進行後續所需的電性連接皆屬於本發明的保護範圍。
請繼續參考圖1A，於線路基板110的第一表面110a上形成多個導電連接件120，其中多個導電連接件120電性連接線路基板110。導電連接件120可以是焊球、電鍍凸塊、無電鍍凸塊、結線凸塊、導電聚合物凸塊或金屬複合凸塊，其中焊球可以是錫球，而凸塊的材料可以選自下列群組：錫、銅、金、銀、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁及其組合，但本發明不限於此。導電連接件120的形成方法可以是先藉由預塗錫膏或落球(Pick and Place)於第一表面110a上，再進行迴焊(reflow)製程，以形成導電連接件120，其中預塗錫膏可以採用印刷(printing)或電鍍(plating)的製程所製備，但本發明不限於此。
請參考圖1B，形成導電連接件120後，形成兩階段熱固性膠層131，以包封多個導電連接件120。兩階段熱固性膠層131的頂面131a可以高於導電連接件120的頂面120a。換句話說，兩階段熱固性膠層131可以覆蓋導電連接件120，使導電連接件120不被暴露出來。另一方面，兩階段熱固性膠層131可以設置於線路基板110上，以暴露出線路基板110的側邊面積的一部分。
在本實施例中，兩階段熱固性膠層131例如是半固化狀態。在此，兩階段熱固性膠層131例如是於A階時為液態(Liquid)，於B階時為部分固化之半固態(Jelly)，而於C階時則為完全固化之固態(Solid)的環氧樹脂。形成兩階段熱固性膠層131的方法可以包括旋轉塗佈製程或網印製程。
請繼續參考圖1B，兩階段熱固性膠層131可以是先以液態方式塗佈於線路基板110上，再經過第一段升溫加熱製程預固化兩階段熱固性膠層131，其中加熱製程例如是升溫烘烤。預固化的兩階段熱固性膠層131可以於配置第一晶片140前進一步輔助導電連接件120暫時固定在線路基板110的第一表面110a上，但本發明不限於此。另一方面，兩階段熱固性膠層131可以位於兩相鄰的導電連接件120之間，以電性隔離兩相鄰的導電連接件120。
請參考圖1C，於第一表面110a上配置第一晶片140，其中第一晶片140具有主動面140a、相對於主動面140a的背面140b以及主動面140a上的多個導電部142。在本實施例中，第一晶片140以背面140b配置於第一表面110a上。換句話說，第一晶片140的主動面140a以及多個導電部142遠離線路基板110。第一晶片140可透過黏晶(die attach)製程固定於線路基板110上，在進行黏晶製程時，需先形成膠層(未繪示)於第一晶片140的背面140b，再黏附至線路基板110上，由於兩階段熱固性膠層131在此一狀態下仍為半固化膠狀，於第一晶片140進行黏晶(die attach)製程固定於線路基板110時，第一晶片140可穿透兩階段熱固性膠層131而固定於線路基板110上。其中膠層可為黏晶膠膜(DAF)或其他適當的材料，但本發明不限於此。
在本實施例中，第一晶片140嵌入兩階段熱固性膠層131。換句話說，兩階段熱固性膠層131包封第一晶片140。多個導電部142的頂面142a與導電連接件120的頂面120a可以位於同一平面。另一方面，多個導電連接件120可以環繞第一晶片140。換句話說，多個導電連接件120可以位於第一晶片140的兩側，且多個導電連接件120於線路基板110上的正投影與第一晶片140於線路基板110上的正投影不重疊。
在本實施例中，當兩階段熱固性膠層131經過第一段升溫加熱製程預固化，則可以進行第二段升溫加熱製程，以使在配置第一晶片140於第一表面110a上的過程中兩階段熱固性膠層131為糊狀，多個導電部142可以完全埋入兩階段熱固性膠層131。因此，兩階段熱固性膠層131的頂面131a可以高於導電部142的頂面142a。換句話說，兩階段熱固性膠層131可以覆蓋導電部142，使導電部142的頂面142a不被暴露出來。
請參考圖1D，配置第一晶片140後，進行加熱製程以使兩階段熱固性膠層131完全固化。也就是說，配置第一晶片140後，可以對半固化的兩階段熱固性膠層131進行加熱製程，使半固化的兩階段熱固性膠層131變為完全固化的兩階段熱固性膠層130。接著，對兩階段熱固性膠層130的頂面130a進行平坦化製程，以暴露出多個導電部142與多個導電連接件120，換句話說，進行平坦化製程後，於同一平面(兩階段熱固性膠層130的頂面130a)上共同露出部分的多個導電連接件120及第一晶片140之多個導電部142，使導電部142與導電連接件120可以電性連接至其他電子元件。平坦化製程例如是機械研磨製程(mechanical grinding process)、化學機械研磨製程(chemical-mechanical polishing, CMP)或其他適宜的製程或其組合。經過上述製程後即可大致上完成本實施例之晶片封裝結構100的製作。
在本實施例中，由於先使用兩階段熱固性膠層131包封多個導電連接件120與第一晶片140，接著再進行加熱製程使兩階段熱固性膠層131完全固化，以良好地保護及固定多個導電連接件120與第一晶片140，因此有效地降低線路基板110上多個導電連接件120與第一晶片140在後續堆疊其他電子元件的過程中產生位移甚至與線路基板分離的情況且可以降低多個導電連接件120因產生位移而相互接觸電性短路的機率，以提升晶片封裝結構100的良率。
在此必須說明的是，以下實施例沿用上述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明，關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是依據本發明另一實施例的晶片封裝結構的部分剖面示意圖。請參考圖2，圖2的晶片封裝結構100a與圖1D中的晶片封裝結構100差別在於：在進行圖1D的平坦化製程之後可以覆晶接合第二晶片150於兩階段熱固性膠層130上，且與第一晶片140以及線路基板110電性連接。舉例而言，第二晶片150的主動面150a面向第一晶片140，第二晶片150藉由多個導電部142與第一晶片140電性連接，且藉由多個導電連接件120與線路基板110電性連接。在一實施例中，第二晶片150上具有多個焊球152，其中部分焊球152對應多個導電部142，另一部分焊球152對應多個導電連接件120。
由於兩階段熱固性膠層130良好地保護及固定多個導電連接件120與第一晶片140，因此在接合第二晶片150的過程中，可以有效地降低線路基板110上多個導電連接件120與第一晶片140產生位移甚至與線路基板分離的情況且可以降低多個導電連接件120因產生位移而相互接觸電性短路的機率，以提升晶片封裝結構100a的良率。
圖3是依據本發明又一實施例的晶片封裝結構的部分剖面示意圖。請參考圖3，圖3的晶片封裝結構100b與圖2中的晶片封裝結構100a差別在於：配置第二晶片150後可以形成封裝膠體160以包封兩階段熱固性膠層130與第二晶片150，且可以形成多個錫球170於第二表面110b上且電性連接線路基板110。在本實施例中，封裝膠體160的尺寸可以是大於兩階段熱固性膠層130的尺寸，換句話說，部分封裝膠體160可以位於兩階段熱固性膠層130兩側的線路基板110上。然而，本發明不限於此，在其他未繪示的實施例中，封裝膠體160的尺寸實質上可以等於兩階段熱固性膠層130的尺寸，而暴露出線路基板110的側邊面積。由於封裝膠體160包封兩階段熱固性膠層130與第二晶片150可以防止水氣或外界異物入侵，進而對晶片封裝結構100b造成影響，例如鏽蝕、短路或功能失常等，以進一步提升晶片封裝結構100b的良率。
另一方面，如圖3所示，多個錫球170可以是全面佈植於線路基板110的第二表面110b上，換句話說，多個錫球170可以佈植於線路基板110的中心及兩側，以增加晶片封裝結構100b對外的電性接點，且晶片封裝結構100b可以藉由多個錫球170電性連接至其他封裝體(未繪示)，以進一步增加晶片封裝結構100b的功能性。
圖4是依據本發明再一實施例的晶片封裝結構的部分剖面示意圖。請參考圖4，圖4的晶片封裝結構100c與圖3中的晶片封裝結構100b差別在於：形成封裝膠體160前可以堆疊接合第三晶片180於第二晶片150上，並以打線接合於缐路基板110上。換句話說，第三晶片180以面朝上的方式堆疊接合於第二晶片150上，第三晶片180的主動面180a遠離第二晶片150。舉例而言，如圖4所示，導線可以連接位於第三晶片180的主動面180a的接墊(未繪示)與缐路基板110的第一表面110a上的接墊，其中上述導線的連接方式可視實際製程需求而調整。另一方面，封裝膠體160可以包封兩階段熱固性膠層130、第二晶片150與第三晶片180。
由於兩階段熱固性膠層130良好地保護及固定多個導電連接件120與第一晶片140，因此在接合第二晶片150與第三晶片180的過程中，可以有效地降低線路基板110上多個導電連接件120與第一晶片140產生位移甚至與線路基板分離的情況，且可以降低多個導電連接件120因產生位移而相互接觸電性短路的機率，以提升晶片封裝結構100c的良率。應說明的是，本發明不限制第一晶片140、第二晶片150以及第三晶片180的種類，可視實際設計需求而定。
綜上所述，本發明的晶片封裝結構由於先使用兩階段熱固性膠層包封多個導電連接件與第一晶片，接著再進行加熱製程使兩階段熱固性膠層完全固化，以良好地保護及固定多個導電連接件與第一晶片，因此有效地降低線路基板上多個導電連接件與第一晶片在後續堆疊其他電子元件(如第二晶片與第三晶片)的過程中產生位移甚至與線路基板分離的情況且可以降低多個導電連接件因產生位移而相互接觸電性短路的機率，以提升晶片封裝結構的良率。此外，多個錫球可以是全面佈植於線路基板的第二表面上，以增加晶片封裝結構對外的電性接點，且可以進一步增加晶片封裝結構的功能性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b、100c:晶片封裝結構 110:線路基板 110a:第一表面 110b:第二表面 120:導電連接件 120a、130a、131a、142a:頂面 130、131:兩階段熱固性膠層 140:第一晶片 140a、150a、180a:主動面 140b:背面 142:導電部 150:第二晶片 152:焊球 160:封裝膠體 170:錫球 180:第三晶片
圖1A至圖1D是依據本發明一實施例的晶片封裝結構的部分製造方法的部分剖面示意圖。 圖2是依據本發明另一實施例的晶片封裝結構的部分剖面示意圖。 圖3是依據本發明又一實施例的晶片封裝結構的部分剖面示意圖。 圖4是依據本發明再一實施例的晶片封裝結構的部分剖面示意圖。
100:晶片封裝結構
110:線路基板
110a:第一表面
110b:第二表面
120:導電連接件
130:兩階段熱固性膠層
130a:頂面
140:第一晶片
140a:主動面
142:導電部

Claims (13)

  1. 一種晶片封裝結構，包括： 線路基板，具有第一表面與相對於所述第一表面的第二表面； 多個導電連接件，位於所述第一表面上，其中所述多個導電連接件電性連接所述線路基板； 第一晶片，具有主動面、相對於所述主動面的背面以及所述主動面上的多個導電部，其中所述第一晶片以所述背面配置於所述第一表面上；以及 兩階段熱固性膠層，包封所述多個導電連接件與所述第一晶片，並於同一平面上共同露出部分的所述多個導電連接件及所述第一晶片之所述多個導電部。
  2. 如申請專利範圍第1項所述的晶片封裝結構，其中所述多個導電連接件環繞所述第一晶片。
  3. 如申請專利範圍第1項所述的晶片封裝結構，更包括多個錫球，位於所述第二表面上且電性連接所述線路基板。
  4. 如申請專利範圍第1項所述的晶片封裝結構，更包括第二晶片覆晶於所述兩階段熱固性膠層上，且所述第二晶片藉由所述多個導電部與所述第一晶片電性連接。
  5. 如申請專利範圍第4項所述的晶片封裝結構，更包括第三晶片堆疊於所述第二晶片上，且所述第三晶片打線接合於所述缐路基板上。
  6. 如申請專利範圍第5項所述的晶片封裝結構，更包括封裝膠體，包封所述兩階段熱固性膠層、所述第二晶片與所述第三晶片。
  7. 一種晶片封裝結構的製造方法，包括： 提供線路基板，其中所述線路基板具有第一表面與相對於所述第一表面的第二表面； 形成多個導電連接件於所述第一表面上，其中所述多個導電連接件電性連接所述線路基板； 形成兩階段熱固性膠層，以包封所述多個導電連接件； 配置第一晶片於所述第一表面上且嵌入所述兩階段熱固性膠層，其中所述第一晶片具有主動面、相對於所述主動面的背面以及所述主動面上的多個導電部；以及 進行加熱製程以使所述兩階段熱固性膠層完全固化。
  8. 如申請專利範圍第7項所述的晶片封裝結構的製造方法，更包括在進行所述加熱製程之後對所述兩階段熱固性膠層的頂面進行平坦化製程，以暴露出所述多個導電部與所述多個導電連接件。
  9. 如申請專利範圍第7項所述的晶片封裝結構的製造方法，其中在配置所述第一晶片於所述第一表面上的過程中所述兩階段熱固性膠層為糊狀，以使所述多個導電部完全埋入所述兩階段熱固性膠層。
  10. 如申請專利範圍第7項所述的晶片封裝結構的製造方法，更包括在形成所述兩階段熱固性膠層之前，對所述多個導電連接件進行迴焊製程。
  11. 如申請專利範圍第8項所述的晶片封裝結構的製造方法，更包括在進行所述平坦化製程之後覆晶接合第二晶片於所述兩階段熱固性膠層上，且所述第二晶片藉由所述多個導電部與所述第一晶片電性連接。
  12. 如申請專利範圍第11項所述的晶片封裝結構的製造方法，更包括堆疊接合第三晶片於所述第二晶片上，並以打線接合於所述缐路基板上。
  13. 如申請專利範圍第12項所述的晶片封裝結構的製造方法，更包括形成封裝膠體以包封所述兩階段熱固性膠層、所述第二晶片與所述第三晶片。
TW109107584A 2020-03-09 2020-03-09 晶片封裝結構及其製造方法 TWI713168B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109107584A TWI713168B (zh) 2020-03-09 2020-03-09 晶片封裝結構及其製造方法
CN202010625416.8A CN113380721A (zh) 2020-03-09 2020-07-01 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109107584A TWI713168B (zh) 2020-03-09 2020-03-09 晶片封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI713168B true TWI713168B (zh) 2020-12-11
TW202135250A TW202135250A (zh) 2021-09-16

Family

ID=74669675

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109107584A TWI713168B (zh) 2020-03-09 2020-03-09 晶片封裝結構及其製造方法

Country Status (2)

Country Link
CN (1) CN113380721A (zh)
TW (1) TWI713168B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126097A1 (en) * 2005-12-07 2007-06-07 Chun-Hung Lin Chip package structure
TW201029136A (en) * 2008-11-25 2010-08-01 Sumitomo Bakelite Co Electronic component package and method for producing the same
TW201312669A (zh) * 2011-09-14 2013-03-16 Chipmos Technologies Inc 半導體封裝結構的製造方法
CN104471692A (zh) * 2012-07-17 2015-03-25 日东电工株式会社 封装层覆盖半导体元件以及半导体装置的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569275B (zh) * 2011-12-28 2014-12-17 三星半导体(中国)研究开发有限公司 堆叠式半导体封装结构及其制造方法
WO2014107848A1 (en) * 2013-01-09 2014-07-17 Sandisk Semiconductor (Shanghai) Co., Ltd. Semiconductor device including independent film layer for embedding and/or spacing semiconductor die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126097A1 (en) * 2005-12-07 2007-06-07 Chun-Hung Lin Chip package structure
TW201029136A (en) * 2008-11-25 2010-08-01 Sumitomo Bakelite Co Electronic component package and method for producing the same
TW201312669A (zh) * 2011-09-14 2013-03-16 Chipmos Technologies Inc 半導體封裝結構的製造方法
CN104471692A (zh) * 2012-07-17 2015-03-25 日东电工株式会社 封装层覆盖半导体元件以及半导体装置的制造方法

Also Published As

Publication number Publication date
TW202135250A (zh) 2021-09-16
CN113380721A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
US11289346B2 (en) Method for fabricating electronic package
US6518089B2 (en) Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US7579690B2 (en) Semiconductor package structure
US9117684B1 (en) Semiconductor package having a plurality of input/output members
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
TWI671861B (zh) 半導體封裝結構及其製作方法
US8193624B1 (en) Semiconductor device having improved contact interface reliability and method therefor
US20050242426A1 (en) Semiconductor package having a first conductive bump and a second conductive bump and methods for manufacturing the same
TWI409924B (zh) 半導體封裝體及其製造方法
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
TW201826477A (zh) 半導體晶片封裝和疊層封裝
TW201304018A (zh) 積層型半導體封裝及其製造方法
US20220246542A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN112038305A (zh) 一种多芯片超薄扇出型封装结构及其封装方法
US20070052082A1 (en) Multi-chip package structure
US9461009B1 (en) Method and apparatus for assembling a semiconductor package
TWI713168B (zh) 晶片封裝結構及其製造方法
TWI720687B (zh) 晶片封裝結構及其製作方法
KR20010063236A (ko) 적층 패키지와 그 제조 방법
US11133284B2 (en) Semiconductor package device
TWI483320B (zh) 半導體封裝結構及其製作方法
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
US20100149770A1 (en) Semiconductor stack package
US20080237832A1 (en) Multi-chip semiconductor package structure
JP2013110264A (ja) 半導体装置及び半導体装置の製造方法