CN102569275B - 堆叠式半导体封装结构及其制造方法 - Google Patents

堆叠式半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN102569275B
CN102569275B CN201110461371.6A CN201110461371A CN102569275B CN 102569275 B CN102569275 B CN 102569275B CN 201110461371 A CN201110461371 A CN 201110461371A CN 102569275 B CN102569275 B CN 102569275B
Authority
CN
China
Prior art keywords
conductive member
chip
carrier
packaging body
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110461371.6A
Other languages
English (en)
Other versions
CN102569275A (zh
Inventor
阮春燕
杜茂华
陈松
马慧舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201110461371.6A priority Critical patent/CN102569275B/zh
Publication of CN102569275A publication Critical patent/CN102569275A/zh
Application granted granted Critical
Publication of CN102569275B publication Critical patent/CN102569275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种堆叠式半导体封装结构及其制造方法。该结构包括第一封装体和第二封装体。第一封装体包括：第一载体；第一芯片，设置在第一载体上，电连接到第一载体，并包括面对第一载体的第一表面和相对的第二表面；第一导电构件，包括第一端和第二端，第一端设置在第一芯片的第二表面上并电连接到第一芯片的第二表面；第一塑封体，覆盖第一载体、第一芯片和第一导电构件的第一端，并暴露第一导电构件的第二端。第二封装体包括：第二载体；第二芯片，设置在第二载体上，电连接到第二载体；第二导电构件，从第二载体突出并电连接到第二芯片；第二塑封体，覆盖第二载体和第二芯片。第二导电构件插入第一导电构件的第二端中。

Description

堆叠式半导体封装结构及其制造方法
技术领域
本发明涉及半导体封装的领域，更具体地讲，涉及一种堆叠式半导体封装结构及其制造方法。
背景技术
随着电子装置的尺寸越来越小，通过在一个半导体封装结构中堆叠多个芯片或堆叠半导体封装体来实现高的集成密度。一种堆叠式半导体封装结构是将逻辑封装体和存储器封装体嵌入一个封装体中的层叠封装结构。利用堆叠式半导体封装技术，在一个半导体封装结构中可以包括不同类型的半导体器件。
图1A和图1B是CN101221945A中公开的可重复堆叠的封装体的结构剖视图及其堆叠示意图。参照图1A，可重复堆叠的封装体100包括：基板110，具有第一表面112和背对第一表面112的第二表面114；芯片130，设置在基板110的第一表面112上并处于基板110的芯片承载区116内；连接垫170，设置在基板110的第一表面112上并且分布在芯片承载区116之外的位置；引线160，将芯片110的主动面131与连接垫170电连接；以及封装胶体140，覆盖部分基板110的第一表面112、部分芯片130与引线160及连接垫170，封装胶体140在芯片130的主动面131上形成凹槽142。封装体100还包括设置在基板110的第二表面114上的多个第一焊盘120和设置在芯片130的主动面131上的多个第二焊盘122。多个第二焊盘122被布置在凹槽142中，也就是说，多个第二焊盘122被封装胶体140暴露。参照图1B，另一个可重复堆叠的封装体100′具有与封装体100的结构相同的结构。如图1B所示，封装体100中设置于芯片130主动面131上的多个第二焊盘122对应于另一封装体100′的基板110′上的多个第一焊盘120′，多个第二焊盘122与多个第一焊盘120′之间设置有多个导电球150，从而实现封装体100和100′的叠置和电连接。
在参照图1A描述的可重复堆叠的封装体中，封装胶体140仅覆盖部分芯片130以暴露设置在芯片130的主动面131上的多个第二焊盘122。此外，多个第一焊盘120也被暴露。即使在叠置封装体100和100′之后获得的堆叠式半导体封装结构中，也不能保证导电球150能够完全覆盖成对的第一焊盘120和第二焊盘122。因此，用于两封装体叠置和电连接的第一焊盘120′、第二焊盘122和导电球150暴露于空气，容易因空气中的湿气而劣化，从而导致不可靠的电连接。
图2是KR10-0842915B1中公开的堆叠式半导体封装结构的剖视图。参照图2，堆叠式半导体封装结构包括堆叠的下封装体A和上封装体B。下封装体A包括：基板202，具有第一表面和背对第一表面的第二表面；芯片200，设置在基板202的第一表面上，并具有设置在其主动面上的多个第一焊盘210和多个第二焊盘220，多个第一焊盘210设置在主动面的中部，多个第二焊盘220设置在主动面的边缘部分；连接垫218，设置在基板110的第一表面上并与芯片200隔开；引线204，将芯片200的第二焊盘220电连接到连接垫218；封装胶体206，覆盖基板202的第一表面、芯片200与引线204及连接垫218；多个连接图案212，设置在封装胶体206中，每个连接图案212包括从封装胶体206突出到外部的一端和电连接到多个第一焊盘210的另一端；以及多个焊球208，设置在基板202的第二表面上，以用于下封装体A与外部器件的电连接。上封装体B包括基板202a、芯片200a、连接垫218a、引线204a、封装胶体206a和多个焊球208a，芯片200a具有多个焊盘220a。换言之，除了不具有第一焊盘210和连接图案212之外，上封装体B的结构与下封装体A的结构相同。下封装体A的多个连接图案212的一端与上封装体B的多个焊球208a接触并电连接，从而实现下封装体A与上封装体B的叠置和电连接。
在参照图2描述的堆叠式半导体封装结构中，用于两封装体叠置和电连接的连接图案212的一部分和焊球208a暴露于空气，容易因空气中的湿气而劣化，从而导致不可靠的电连接。此外，连接图案212的连接到焊球208a的一端从封装胶体206突出，且焊球208a沿着堆叠式半导体封装结构的厚度方向电结合到连接图案212的一端(即，半导体封装结构的高度包括焊球208a的高度和连接图案212的一端的高度)，因此，参照图2描述的堆叠式半导体封装结构具有较大的封装高度。
发明内容
本发明的一个目的在于提供一种能够避免电连接部件因暴露于湿气而劣化或减轻该劣化的堆叠式半导体封装结构及其制造方法。
本发明的另一目的在于提供一种高度能够得到减小的堆叠式半导体封装结构及其制造方法。
根据本发明的堆叠式半导体封装结构包括第一封装体和第二封装体。第一封装体包括：第一载体，包括第一表面和背对第一表面的第二表面；第一芯片，设置在第一载体的第一表面上，电连接到第一载体的第一表面，并包括面对第一载体的第一表面和背对第一载体的第二表面；第一导电构件，包括第一端和第二端，第一端设置在第一芯片的第二表面上并电连接到第一芯片的第二表面；以及第一塑封体，覆盖第一载体的第一表面、第一芯片的第二表面和第一导电构件的第一端，并暴露第一导电构件的第二端。第二封装体包括：第二载体，包括第一表面和背对第一表面的第二表面；第二芯片，设置在第二载体的第一表面上，电连接到第二载体的第一表面；第二导电构件，从第二载体的第二表面突出并通过第二载体电连接到第二芯片；以及第二塑封体，覆盖第二载体的第一表面和第二芯片。其中，第二导电构件插入第一导电构件的第二端中。
第一芯片可通过引线键合或倒装的方式电连接到第一载体的第一表面。
第二芯片可通过引线键合或倒装的方式电连接到第二载体的第一表面。
第一导电构件的第二端的外表面可与第一塑封体的外表面共面。
第二载体的第二表面可紧靠第一塑封体的外表面。
第一导电构件可以是焊球。
第二导电构件可以是铜柱。
根据本发明的制造堆叠式半导体封装结构的方法包括准备第一封装体的步骤和准备第二封装体的步骤。第一封装体包括：第一载体，包括第一表面和背对第一表面的第二表面；第一芯片，设置在第一载体的第一表面上，电连接到第一载体的第一表面，并包括面对第一载体的第一表面和背对第一载体的第二表面；第一导电构件，包括第一端和第二端，第一端设置在第一芯片的第二表面上并电连接到第一芯片的第二表面；以及第一塑封体，覆盖第一载体的第一表面、第一芯片的第二表面和第一导电构件的第一端，并暴露第一导电构件的第二端。第二封装体包括：第二载体，包括第一表面和背对第一表面的第二表面；第二芯片，设置在第二载体的第一表面上，电连接到第二载体的第一表面；第二导电构件，从第二载体的第二表面突出并通过第二载体电连接到第二芯片；以及第二塑封体，覆盖第二载体的第一表面和第二芯片。该方法还包括将第二导电构件插入第一导电构件的第二端中的步骤。
准备第一封装体的步骤可包括将第一芯片通过引线键合或倒装的方式电连接到第一载体的第一表面。
准备第二封装体的步骤可包括将第二芯片通过引线键合或倒装的方式电连接到第二载体的第一表面。
准备第一封装体的步骤可包括将第一导电构件的第二端的外表面构造成与第一塑封体的外表面共面。
可执行将第二导电构件插入第一导电构件的第二端中的步骤，使得第二载体的第二表面紧靠第一塑封体的外表面。
准备第一封装体的步骤可包括在第一芯片的第二表面上形成焊球作为第一导电构件。
准备第二封装体的步骤可包括在第二载体的第二表面上形成铜柱作为第二导电构件。
该方法还可包括：在将第二导电构件插入第一导电构件的第二端中的步骤之前，加热第一封装体使得第一导电构件熔化或软化。
附图说明
通过参照附图对示例性实施例进行详细描述，实施例对于本领域技术人员来说将变得更加清楚，在附图中：
图1A和图1B是CN101221945A中公开的可重复堆叠的封装体的结构剖视图及其堆叠示意图；
图2是KR10-0842915B1中公开的堆叠式半导体封装结构的剖视图；
图3是示出根据本发明示例性实施例的堆叠式半导体封装结构的剖视图；以及
图4A至图4C是示出根据本发明示例性实施例的堆叠式半导体封装结构的制造方法的剖视图。
具体实施方式
在下文中，现在将参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实施，并且不应该被解释为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将本发明的范围充分地传达给本领域技术人员。
在附图中，为了示出的清晰，可以夸大层和区域的尺寸。还将理解的是，当层或元件被称作设置“在”另一元件“上”时，该层或元件可以直接位于另一元件上，或者也可以存在中间元件。另外，将理解的是，当元件被称作“在”另一元件“下方”时，该元件可以直接位于所述另一元件下方，也可以存在一个或多个中间元件。此外，还将理解，当元件被称作“在”两个元件“之间”时，该元件可以是位于所述两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。同样的标记始终表示同样的元件。
图3是示出根据本发明示例性实施例的堆叠式半导体封装结构500的剖视图。参照图3，根据本发明示例性实施例的堆叠式半导体封装结构500包括第一封装体300和堆叠在第一封装体300上的第二封装体400。
第一封装体300包括：载体(例如基板)310，包括第一表面311和背对第一表面311的第二表面312；芯片320，设置在载体310的第一表面311上，并包括朝向载体310的非主动面322和背对非主动面322的主动面321；引线330，将芯片320的主动面321(例如主动面321上的焊盘，未示出)与载体310的第一表面311(例如第一表面311上的连接垫)电连接；以及塑封体340，覆盖载体310的第一表面311、芯片320与引线330。芯片320可以由多个芯片堆叠而成。
第一封装体300还可包括设置在载体310的第二表面312上的导电元件(例如焊球)350，以用于第一封装体300与外部器件的电连接，导电元件350可与载体310中/上的导电图案(例如引线330所连接到的连接垫)电连接，从而电连接到芯片320。芯片320的非主动面322通过非导电胶或非导电薄膜360粘附到载体310的第一表面311，然而本发明不限于，芯片320可通过任何合适的手段粘附在载体310上。
在图3中示出的根据本发明示例性实施例的堆叠式半导体封装结构500，芯片320通过引线键合的方式电连接到载体310，然而本发明不限于此。例如，芯片可通过倒装的方式(例如通过凸点或焊球)电连接到载体，在这种情况下，芯片的主动面面对载体，芯片的非主动面背对载体。
第一封装体300还包括设置在(例如，直接设置在)芯片320的主动面321上且位于塑封体340中的至少一个第一导电构件370。第一导电构件370的第一端电连接到(例如，直接电连接到)芯片320的主动面321，从而与芯片320的内部电路电连接，第一导电构件370的第二端暴露于塑封体340的外部。也就是说，第一导电构件370没有被塑封体340完全包封，而是具有暴露于塑封体340外部的一部分。在一个实施例中，第一导电构件370的第二端的外表面与塑封体340的外表面(例如上表面)共面。
第一导电构件370由在对第一封装体300加热时(例如，加热至不至于损坏第一封装体300的温度时)熔化或软化的材料形成。在一个示例性实施例中，第一导电构件370由焊球形成。
在第一封装体的芯片通过倒装的方式电连接到载体的情况下，第一导电构件可设置在芯片的非主动面上。
第二封装体400包括：载体(例如基板)410，包括第一表面411和背对第一表面411的第二表面412；芯片420，设置在载体410的第一表面411上，并包括朝向载体410的非主动面422和背对非主动面422的主动面421；引线430，将芯片420的主动面421(例如主动面421上的焊盘，未示出)与载体410的第一表面411(例如第一表面411上的连接垫)电连接；以及塑封体440，覆盖载体410的第一表面411、芯片420与引线430。芯片420可由多个芯片堆叠而成。
芯片420的非主动面422通过非导电胶或非导电薄膜460粘附到载体410的第一表面411，然而本发明不限于，芯片420可通过任何合适的非导电手段粘附在载体410上。
在图3中示出的根据本发明示例性实施例的堆叠式半导体封装结构500中，芯片420通过引线键合的方式电连接到载体410，然而本发明不限于此。例如，芯片可通过倒装的方式(例如通过凸点或焊球)电连接到载体，在这种情况下，芯片的主动面面对载体，芯片的非主动面背对载体。
第二封装体400还包括从载体410的第二表面412突出的至少一个第二导电构件470。第二导电构件470通过载体410电连接到芯片420。例如，第二导电构件470通过载体410中的导电图案(例如再分布线层480)或者通过载体410中的导电图案和载体410第一表面411上的导电图案(例如引线430所连接到的连接垫)并经过引线430电连接到芯片420。在第二封装体中的芯片通过倒装的方式电连接到载体的情况下，第二导电构件可通过载体中的导电图案(例如再分布线层)或者通过载体中的导电图案和载体第一表面上的导电图案并经过凸点或焊球电连接到芯片。
第二封装体400可以是BGA(球栅阵列)封装体或QFN(方形扁平无引脚)封装体。
第二导电构件470插入第一导电构件370被暴露的一端中，从而实现第一封装体300和第二封装体400的堆叠和电连接。第一封装体300可包括多个第一导电构件370，第二封装体400可包括多个第二导电构件470，多个第一导电构件370可以对应地插入到多个第二导电构件470中。第二导电构件470可由适于插入到熔化或软化的第一导电构件370中的材料形成，例如，可由铜形成。在第二导电构件470由铜形成的情况下，第二导电构件470可形成为柱形。
因为从载体410的第二表面412突出的第二导电构件470插入到第一导电构件370中，所以载体410的第二表面412可以紧靠(接触，或压紧)塑封体340的上表面，使第一导电构件370和第二导电构件470暴露于外部空气的区域最小化，从而减少了到达第一导电构件370和第二导电构件470的湿气。因此，能够避免第一封装体300和第二封装体400的电连接结构(即第一导电构件370和第二导电构件470)因暴露于湿气而劣化，或减轻该劣化。
此外，因为从载体410的第二表面412突出的第二导电构件470插入到第一导电构件370中，因此与参照图2描述的堆叠式半导体封装结构相比，减小了堆叠式半导体封装结构的高度。
此外，通过增大第二封装体400中包括的第二导电构件470和与之对应的第一导电构件370的密度，根据本发明的堆叠式半导体封装结构可以增强在速度和带宽方面的性能，可以有效地降低封装尺寸并控制封装成本。
另外，因为在根据本发明的堆叠式半导体封装结构的中部(例如，芯片承载区)中，第二导电构件470插入第一导电构件370中以实现第一封装体300和第二封装体400的堆叠和电连接，所以可以较少地考虑如何控制封装结构的翘曲程度，减少了工艺难度。
在下文中，将描述根据本发明示例性实施例的堆叠式半导体封装结构500的制造方法。图4A至图4C是示出根据本发明示例性实施例的堆叠式半导体封装结构的制造方法的剖视图。
参照图4A，准备第三封装体300′。第三封装体300′与第一封装体300的区别仅在于塑封体340′完全覆盖第一导电构件370′。在一个实施例中，可通过已知的工艺形成包括载体310′、芯片320′、引线330′、导电元件350′和非导电胶或非导电薄膜360′的结构，然后可以在芯片320′的主动面上形成至少一个第一导电构件370′，其中，第一导电构件370′电连接到芯片320′从而与芯片320′的内部电路电连接，之后采用塑封体340′覆盖载体310′、芯片320′、引线330′和第一导电构件370′。由在对第三封装体300′加热时(例如，加热至不至于损坏第三封装体300′的温度时)熔化或软化的材料形成第一导电构件370′。在一个示例性实施例中，由焊球形成第一导电构件370′。
参照图4B，去除塑封体340′的一部分(优选地，去除塑封体340′的一部分和第一导电构件370′的一部分)，从而暴露第一导电构件370′，即，形成具有被塑封体340暴露的一端的第一导电构件370。在一个实施例中，可通过从塑封体340′的顶表面研磨塑封体340′直至第一导电构件370′被暴露，然后继续研磨，以去除第一导电构件370′的一部分，从而形成第一导电构件370。除了使用研磨技术形成第一导电构件370之外，可以使用任何合适的方法去除塑封体的一部分，从而形成具有被塑封体暴露的一端的第一导电构件。
参照图4C，准备第二封装体400。在一个实施例中，可通过已知的工艺形成包括载体410、芯片420、引线430和非导电胶或非导电薄膜460的结构，然后可通过在载体410的第二表面412上沉积(例如电镀或溅射等)导电材料而形成第二导电构件470，之后采用塑封体440覆盖载体410、芯片420和引线430。在另一实施例中，可在采用塑封体440覆盖载体410、芯片420和引线430之后形成第二导电构件470。在又一实施例中，可以在制造载体410的过程中形成第二导电构件470。可由适于插入到熔化或软化的第一导电构件370中的材料(例如铜)以柱形形成第二导电构件470。
然后，对第一封装体300加热使得第一导电构件370处于熔化或软化状态，之后将第二封装体400的第二导电构件470插入第一导电构件370中，从而实现第一封装体300和第二封装体400的堆叠和电连接。在一个实施例中，按压第一封装体300和第二封装体400，使得载体410的第二表面412紧靠(接触，或压紧)塑封体340的上表面，从而使得第一导电构件370和第二导电构件470暴露于外部空气的区域最小化。
之后，可以冷却堆叠和电连接的第一封装体300和第二封装体400，从而形成根据本发明示例性实施例的堆叠式半导体封装结构500。
这里已经描述了示例实施例，尽管采用了特定的术语，但是特定术语被使用并且仅在总体上和描述性的意义上解释这些特定术语，而不是出于限制的目的。在某些情况下，本领域技术人员将清楚的是，在提交本申请时，除非另外明确指出，否则结合特定实施例描述的特征、特点和/或元件被单独地使用或者结合其它实施例描述的特征、特性和/或元件结合使用。因此，本领域技术人员将理解的是，在不脱离权利要求所阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (2)

1.一种堆叠式半导体封装结构，所述堆叠式半导体封装结构包括第一封装体和第二封装体，
第一封装体包括：
第一载体，包括第一表面和背对第一表面的第二表面；
第一芯片，设置在第一载体的第一表面上，通过引线键合或倒装的方式电连接到第一载体的第一表面，并包括面对第一载体的第一表面和背对第一载体的第二表面；
第一导电构件，包括第一端和第二端，第一端设置在第一芯片的第二表面上并电连接到第一芯片的第二表面，其中，第一导电构件是焊球；以及
第一塑封体，覆盖第一载体的第一表面、第一芯片的第二表面和第一导电构件的第一端，并暴露第一导电构件的第二端，其中，第一导电构件的第二端的外表面与第一塑封体的外表面共面；
第二封装体包括：
第二载体，包括第一表面和背对第一表面的第二表面；
第二芯片，设置在第二载体的第一表面上并通过引线键合或倒装的方式电连接到第二载体的第一表面；
第二导电构件，从第二载体的第二表面突出并通过第二载体电连接到第二芯片，其中，第二导电构件是铜柱；以及
第二塑封体，覆盖第二载体的第一表面和第二芯片；
其特征在于，第二导电构件插入第一导电构件的第二端中，并且第二载体的第二表面紧靠第一塑封体的外表面。
2.一种制造堆叠式半导体封装结构的方法，其特征在于包括下述步骤：
准备第一封装体，第一封装体包括：
第一载体，包括第一表面和背对第一表面的第二表面；
第一芯片，设置在第一载体的第一表面上，通过引线键合或倒装的方式电连接到第一载体的第一表面，并包括面对第一载体的第一表面和背对第一载体的第二表面；
第一导电构件，包括第一端和第二端，第一端设置在第一芯片的第二表面上并电连接到第一芯片的第二表面；以及
第一塑封体，覆盖第一载体的第一表面、第一芯片的第二表面和第一导电构件的第一端，并暴露第一导电构件的第二端，其中，第一导电构件的第二端的外表面与第一塑封体的外表面共面；
准备第二封装体，第二封装体包括：
第二载体，包括第一表面和背对第一表面的第二表面；
第二芯片，设置在第二载体的第一表面上，通过引线键合或倒装的方式电连接到第二载体的第一表面；
第二导电构件，从第二载体的第二表面突出并通过第二载体电连接到第二芯片；以及
第二塑封体，覆盖第二载体的第一表面和第二芯片；
加热第一封装体使得第一导电构件熔化或软化；
将第二导电构件插入第一导电构件的第二端中，使得第二载体的第二表面紧靠第一塑封体的外表面，
其中，准备第一封装体的步骤包括在第一芯片的第二表面上形成焊球作为第一导电构件，
其中，准备第二封装体的步骤包括在第二载体的第二表面上形成铜柱作为第二导电构件。
CN201110461371.6A 2011-12-28 2011-12-28 堆叠式半导体封装结构及其制造方法 Active CN102569275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110461371.6A CN102569275B (zh) 2011-12-28 2011-12-28 堆叠式半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110461371.6A CN102569275B (zh) 2011-12-28 2011-12-28 堆叠式半导体封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102569275A CN102569275A (zh) 2012-07-11
CN102569275B true CN102569275B (zh) 2014-12-17

Family

ID=46414306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110461371.6A Active CN102569275B (zh) 2011-12-28 2011-12-28 堆叠式半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102569275B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288608B (zh) * 2017-12-25 2020-03-10 通富微电子股份有限公司 芯片封装体及其制备方法
CN110875201B (zh) * 2018-09-04 2021-09-14 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
US10756051B2 (en) 2018-09-04 2020-08-25 Ningbo Semiconductor International Corporation Wafer-level system packaging method and package structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221945A (zh) * 2007-01-09 2008-07-16 力成科技股份有限公司 可重复堆叠的封装体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119773A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置及びその製造方法
KR100546374B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
JP2006287091A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221945A (zh) * 2007-01-09 2008-07-16 力成科技股份有限公司 可重复堆叠的封装体

Also Published As

Publication number Publication date
CN102569275A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
US9177886B2 (en) Semiconductor package including chip support and method of fabricating the same
KR102245003B1 (ko) 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US7638362B2 (en) Memory module with improved mechanical strength of chips
TWI697086B (zh) 晶片封裝結構及其製造方法
KR101623880B1 (ko) 반도체 패키지
KR101056747B1 (ko) 반도체 패키지 및 그 제조 방법
US9041200B2 (en) Semiconductor devices having solder terminals spaced apart from mold layers and related methods
WO2007026392A1 (ja) 半導体装置およびその製造方法
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
KR20100112446A (ko) 적층형 반도체 패키지 및 그 제조 방법
KR101550496B1 (ko) 적층형 반도체패키지 및 그 제조방법
KR20170016550A (ko) 반도체 패키지의 제조 방법
KR20150044263A (ko) 반도체 패키지 및 그 제조방법
CN103633076A (zh) 包封件上芯片型封装件
CN102569275B (zh) 堆叠式半导体封装结构及其制造方法
CN103426869B (zh) 层叠封装件及其制造方法
TW200931634A (en) Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
TW201316462A (zh) 封裝件及其製法
US9343427B2 (en) Manufacturing method of semiconductor device and semiconductor device manufactured thereby
TWI355731B (en) Chips-between-substrates semiconductor package and
TWI306217B (en) Insertion-type semiconductor device and fabrication method thereof
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
TWI389296B (zh) 可堆疊式封裝結構及其製造方法及半導體封裝結構
KR20170016551A (ko) 반도체 패키지
KR100996982B1 (ko) 다중 다이 집적회로 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant