CN101221945A - 可重复堆叠的封装体 - Google Patents

可重复堆叠的封装体 Download PDF

Info

Publication number
CN101221945A
CN101221945A CN200710001603.3A CN200710001603A CN101221945A CN 101221945 A CN101221945 A CN 101221945A CN 200710001603 A CN200710001603 A CN 200710001603A CN 101221945 A CN101221945 A CN 101221945A
Authority
CN
China
Prior art keywords
chip
packaging body
repeatedly stacking
substrate
weld pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200710001603.3A
Other languages
English (en)
Inventor
陈建宏
叶昀鑫
陈明展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN200710001603.3A priority Critical patent/CN101221945A/zh
Publication of CN101221945A publication Critical patent/CN101221945A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本发明涉及一种可重复堆叠的封装体，包括：一基板，具有多个第一焊垫；一芯片，设置于基板上并暴露出一主动面，其中主动面与基板电性连接；多个第二焊垫，设置于芯片的主动面上；以及一封装胶体，设置于基板上用以覆盖部分芯片，其中封装胶体于主动面上构成一凹槽并暴露出主动面上的第二焊垫；其中多个导电球设置于第二焊垫上以与另一可重复堆叠的封装体的第一焊垫电性连接。利用覆晶方式堆叠两封装体，辅以封装胶体保护基板周缘，以减少引线使用及改善两封装体堆叠的翘曲问题。

Description

可重复堆叠的封装体
技术领域
本发明涉及一种堆叠式芯片封装结构，特别是一种利用覆晶(flipchip)方式堆叠的可重复堆叠的封装体。
背景技术
半导体科技随着计算机与网络通讯等产品功能急速提升，必需具备多元化、可移植性与轻薄微小化的需求，使芯片封装业必须朝高功率、高密度、轻、薄与微小化等高精密度制程发展。
随着微小化以及高运作速度需求的增加，多芯片封装构装在许多电子装置越来越常见。多芯片构造可通过将两个或两个以上的芯片组合在单一封装结构中，来使系统运作速度的限制最小化。常见的多芯片封装结构为并列式(side-by-side)，其将两个或以上的芯片彼此并排安装于同一基板上。芯片与基板上的线路一般通过打线方式(wire bonding)来完成。然而并排式多芯片封装结构的缺点为封装效率太低，因为基板的面积会随着芯片数目增加而增加。
立体式封装目前大致有两种方式，分别是封装上封装(Package onPackage，PoP)以及封装内封装(Package in Package，PiP)。PoP是一种很典型的3D封装，将两个独立封装完成的封装体以制程技术加以堆叠。而PiP则是将一个单独且未上锡球的封装体通过一个间隙壁(spacer)叠至芯片上，再一起进行封胶的封装。其中，PoP通过独立的两个封装体经封装与测试后再以表面黏着方式叠合，可减少制程风险，进而提高产品良率。
图1A、图1B与图1C所示为现有PoP制作的流程剖面示意图，如图1A与图1B所示，第一封装体10与第二封装体20于其载板11与载板21下设置有多个焊球13与焊球23。封胶体12与封胶体22分别设置于载板11与载板21上，且封胶体12与封胶体22内分别具有芯片(图上未示)包覆于其内。第一封装体10与第二封装体20利用表面黏着技术将焊球13对准焊垫24上下熔接第一封装体10与第二封装体20。其中，第一封装体10的焊球13与第二封装体20的焊垫24可能会有对位问题。另外，在加热过程中，因不同材料间的热膨胀系数不同所引起的翘曲(Warpage)现象、连接不良更可能导致爆板(popcorn)现象。
发明内容
本发明目的之一是克服现有技术的不足与缺陷，提出一种可重复堆叠的封装体，利用覆晶方式堆叠各封装体，可减少引线的使用，并加快传输速度。
本发明目的之一是提出一种可重复堆叠的封装体，利用减少引线的使用以减少打线制程所需空间，因此可大幅减少封装厚度。
本发明目的之一是提出一种可重复堆叠的封装体，利用封装胶体保护基板周缘处以避免堆叠制程时基板翘曲(Warpage)问题。
本发明目的之一是提出一种可重复堆叠的封装体，除解决基板翘曲问题外，更可因此避免爆板的情况发生。
为了达到上述目的，本发明提供一种可重复堆叠的封装体，包括：一基板，具有一第一表面及一第二表面，并于第一表面上定义出一芯片承载区，其中多个第一焊垫设置于基板的第二表面上；一芯片，设置于基板上并暴露出一主动面，其中主动面与基板电性连接；多个第二焊垫，设置于芯片的主动面上；以及一封装胶体，设置于基板的第一表面上用以覆盖部分芯片，其中封装胶体于主动面上构成一凹槽并暴露出主动面上的第二焊垫；其中可重复堆叠的封装体的第二焊垫相对应于另一可重复堆叠的封装体的第一焊垫，而可于第二焊垫与相对应的第一焊垫之间设置多个导电球以叠置可重复堆叠的封装体。
为了达到上述目的，本发明还提供一种可重复堆叠的封装体，包含：一基板，具有一第一表面及一第二表面，并于第一表面上定义出一芯片承载区，其中多个第一焊垫设置于基板的第二表面上；一第一芯片，设置于基板上，并与基板电性连接；一第二芯片，设置于第一芯片上，并暴露出一主动面，其中主动面与第一芯片电性连接；多个第二焊垫，设置于第二芯片的主动面上；以及一封装胶体，设置于基板的第一表面上用以覆盖部分第一芯片及第二芯片，其中封装胶体于主动面上构成一凹槽并暴露出主动面上的第二焊垫；其中可重复堆叠的封装体的第二焊垫相对应于另一可重复堆叠的封装体的第一焊垫，而可于第二焊垫与相对应的第一焊垫之间设置多个导电球以叠置可重复堆叠的封装体。
以下通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1A、图1B及图1C为现有多芯片堆叠封装结构剖视图；
图2A及图2B所示为根据本发明可重复堆叠的封装体第一实施例的结构剖视图及其堆叠示意图；
图2C所示为根据本发明可重复堆叠的封装体第一实施例堆叠后构装于电路板的结构剖视图；
图2D及图2E所示为根据本发明可重复堆叠的封装体第一实施例的上视图及其下视图；
图3A及图3B所示为根据本发明可重复堆叠的封装体第二实施例的结构剖视图及其堆叠示意图；
图4A、图4B、图4C及图4D所示为根据本发明可重复堆叠的封装体不同实施例的上视图。
图中符号说明
10                    第一封装体
11，21                载板
12，22                封胶体
13，23                焊球
20                    第二封装体
24                    焊垫
100，102，100’，102’封装体
110，110’            基板
112                   第一表面
114                   第二表面
116                   芯片承载区
120，122，120’       焊垫
130，132，134         芯片
131，135              主动面
140                   封装胶体
142                   凹槽
150，151，152         导电球
160，162，164         引线
170，172，174         连接垫
180                   印刷电路板
具体实施方式
本发明的具体实施方式详细说明如下，所述较佳实施例仅做一说明，非用以限定本发明。
首先，请先参考图2A及图2B，图2A及图2B所示为根据本发明可重复堆叠的封装体第一实施例的结构剖视图及其堆叠示意图。如图所示，此可重复堆叠的封装体100包括一基板110、多个第一焊垫，如焊垫120、一芯片130、多个第二焊垫，如焊垫122以及一封装胶体140，其分别描述于下。基板110具有一第一表面112及一第二表面114，且第二表面114与第一表面112相对设置，另，于第一表面112上可定义出一芯片承载区116供其后芯片设置。其中多个第一焊垫，如焊垫120，设置于基板110的第二表面114上，于此实施例中，焊垫120为其后欲与其它封装体电性连接用。芯片130设置于基板110上的芯片承载区116内并暴露出一主动面131，其中主动面131与基板110电性连接。多个第二焊垫，例如焊垫122，设置于芯片130的主动面131上；以及一封装胶体140，设置于基板110的第一表面112上用以覆盖部分芯片130，其中封装胶体140于主动面131上构成一凹槽142并暴露出主动面131上的焊垫122。
接续上述说明，于一实施例中，芯片130利用一黏着元件或一非导体层设置于基板110上，其中黏着元件可以是具有黏性的胶体或薄膜，如银胶、B阶固化胶或胶带等等；非导体层可如树脂、银胶、压模胶、B阶固化胶或胶带，但可以理解的是，不论是黏着元件或非导体层皆是用以将芯片130固定设置于基板110上，故，只要是可以将芯片130固着于基板110上的元件皆可适用于本发明的封装体。于一实施例中，芯片130的主动面131利用至少一引线160与至少一连接垫170与基板110电性连接。其中，封装胶体140覆盖引线160与连接垫170以保护引线160与连接垫170与外界气密隔绝。
接着，请一并参考图2A及图2B以说明可重复堆叠的封装体100如何形成一堆叠结构。图式中绘示两相同封装体的堆叠结构，但为方便说明，图中以不同标号标示之。如图所示，封装体100中设置于芯片130主动面131上的焊垫122相对应于另一封装体100’中基板110’上的焊垫120’，而焊垫122与相对应的焊垫120’之间设置多个导电球150以叠置封装体100、100’。其中，导电球150的材质包含锡或其它易熔融焊接的材质，另，堆叠的个数亦不限于图中所绘示。
接续上述说明，于一实施例中，如图2C所示，更包含一印刷电路板(printed circuit board，PCB)180，如母板，与堆叠后的封装体100、100’电性连接。于此实施例中，其利用多个导电球151做为堆叠后的封装体100、100’与印刷电路板180的电性连接桥梁。于此实施例中，封装体100中基板110上的焊垫120为导电球焊垫(ball pad)用以与另一封装体电性连接；而芯片130上的焊垫122为凸块焊垫(bump pad)方便使芯片130以覆晶(flip chip)方式与另一封装体100’的基板110’或外界电子装置，如印刷电路板、软板装置、检测装置或是散热装置，电性连接。
为更清楚描述此可重复堆叠的封装体100，将图2A的上视图及下视图绘示于图2D与图2E。首先，请先参考图2D，如图所示，于此实施例中，可重复堆叠的封装体100，其芯片130设置于基板110上的芯片承载区116内，并利用引线160与连接垫170与基板110电性连接。于此实施例中，连接垫170设置基板110的第一表面112上并且分布于芯片承载区116之外的位置，如芯片承载区116的周缘。封装胶体140覆盖部分基板110的第一表面112、部分芯片130与引线160及连接垫170以保护打线处与外界气密隔绝，并避免引线160或连接垫170于其它制程时受到污染或毁损，其中封装胶体140于芯片130的主动面131形成一凹槽142并暴露出焊垫122，凹槽142的形状并不限制如图中所绘示，此仅为一实施例。形成凹槽142的目的是暴露出焊垫122用以方便植球堆叠。而封装胶体140的作用除保护打线处外，于堆叠时更提供一支撑或提供一适当高度(请参考图2B)，使得两封装体100、100’堆叠时不致压坏芯片130。接着，请参考图2E，图2E为封装体100的下视图，为方便说明，一并参考图2D。焊垫120设置于基板110的第二表面114，其中焊垫120的位置与芯片130上的焊垫122相对设置以方便其后与各封装体100堆叠。
图3A及图3B为本发明可重复堆叠的封装体第二实施例的结构剖视图及其堆叠示意图。与第一实施例不同的是此封装体亦适用于多芯片堆叠。如图所示，此可重复堆叠的封装体102包括：基板110，其具有一第一表面112及一第二表面114，并于第一表面112上定义出一芯片承载区116，其中多个第一焊垫，例如焊垫120，设置于基板110的第二表面114上。一第一芯片，如芯片132，设置于基板110上，并与基板110电性连接，如图所示，于此实施例中，使用引线162与连接垫172的打线制程作为芯片132与基板110的电性连接方式。一第二芯片，如芯片134，设置于芯片132上，并暴露出一主动面135，其中主动面135与芯片132电性连接，于此实施例中，亦是使用引线164与连接垫174的打线制程作为芯片132与芯片134的电性连接方式。多个第二焊垫，如焊垫122，设置于芯片134的主动面135上。一封装胶体140，设置于基板110的第一表面112上用以覆盖部分芯片132、部分芯片134、引线162、164及连接垫172、174，其中封装胶体140于主动面135上形成一凹槽142并暴露出主动面135上的焊垫122。
接续上述说明，于一实施例中，芯片132、134利用一黏着元件或一非导体层设置于基板110或芯片132上，其中黏着元件与非导体层的描述如同第一实施例，此处即不再赘述。其堆叠后的结构，请参考图3B，封装体102中芯片134上的焊垫122相对应于另一封装体102’中基板110’上的焊垫120’，而可于焊垫122与相对应的焊垫120’之间设置多个例如由锡所构成的导电球152以重复堆叠封装体102、102’；于此实施例中，基板110上的焊垫120为导电球焊垫用以与另一封装体电性连接；而芯片134上的焊垫122为凸块焊垫以方便芯片134以覆晶方式与另一封装体102’的基板110’或外界电子装置，如印刷电路板，电性连接。另，导电球152的材质亦不限于锡，其它易熔融焊接的材质亦适用。
图4A、图4B、图4C及图4D所示为不同实施例的可重复堆叠的封装体100的上视示意图，以单一芯片为例，并通过这些图式说明连接垫170的设置位置与封装胶体140的覆盖的情形。请先参考图4A及图4B，连接垫170设置于芯片承载区116外的两周缘，封装胶体140除覆盖引线160及连接垫170之外，亦可沿芯片130周缘包覆以提供芯片130周缘更良好的保护。再来参考图4C及图4D，封装体100的连接垫170亦可设置于芯片承载区116的周缘；而封装胶体140覆盖引线160及连接垫170以保护引线160及连接垫170。但可以理解的是，依据不同芯片设计，连接垫170的位置设计亦不同，但不论连接垫如何设置(如图4A、图4B、图4C或图4D所示，亦或是其它设置方式)，封装胶体140用以提供对打线处的保护及对芯片的支撑；但更重要的是，封装胶体140于芯片130的主动面131上形成凹槽142以暴露出焊垫122，暴露出的焊垫122才可让芯片130以覆晶的方式设置于其它封装体或电子装置上。
依据上述，本发明的特征之一是利用封装胶体覆盖打线处并形成一凹槽用以暴露出芯片上的凸块焊垫以方便芯片以覆晶方式堆叠至另一封装体或电子装置上；又，在不影响封装体厚度的前提下，封装胶体不仅提供打线处的保护，更可提供芯片支撑以避免堆叠时芯片周缘崩裂；更者，依据不同打线位置设计，封装胶体可提供不同形状的覆盖结构，制程上相当弹性；此外，本发明的特征之一是不限定运用于单芯片的堆叠结构，亦适用多芯片封装的设计。
综合上述，本发明提供一种可重复堆叠的封装体，利用覆晶方式堆叠各封装体，可减少引线的使用，并加快传输速度；另外，减少引线的使用可减少打线制程所需空间，因此可大幅减少封装厚度。再者，利用封装胶体保护基板周缘处可避免堆叠制程时基板翘曲(Warpage)问题，更可因此避免爆板的情况发生。
以上所述的实施例仅为说明本发明的技术思想及特点，其目的在使本领域技术人员能够了解本发明的内容并据以实施，当不能以之限定本发明的保护范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (18)

1.一种可重复堆叠的封装体，其特征在于，包含：
一基板，具有一第一表面及一第二表面，并于该第一表面上定义出一芯片承载区，其中多个第一焊垫设置于该基板的该第二表面上；
一芯片，设置于该基板上并暴露出一主动面，其中该主动面与该基板电性连接；
多个第二焊垫，设置于该芯片的该主动面上；以及
一封装胶体，设置于该基板的该第一表面上用以覆盖部分该芯片，其中该封装胶体于该主动面上构成一凹槽并暴露出该主动面上的该些第二焊垫；
其中该可重复堆叠的封装体的该些第二焊垫相对应于另一该可重复堆叠的封装体的该些第一焊垫，而于该些第二焊垫与相对应的该些第一焊垫之间设置多个导电球以叠置该可重复堆叠的封装体。
2.如权利要求1所述的可重复堆叠的封装体，其中，该芯片利用至少一引线与至少一连接垫与该基板电性连接。
3.如权利要求2所述的可重复堆叠的封装体，其中，该连接垫设置于该第一表面并分布于该芯片承载区之外的位置。
4.如权利要求3所述的可重复堆叠的封装体，其中，该连接垫设置于该芯片承载区的周缘。
5.如权利要求2所述的可重复堆叠的封装体，其中，该封装胶体覆盖该引线与该连接垫。
6.如权利要求1所述的可重复堆叠的封装体，其中，该芯片利用一黏着元件或一非导体层设置于该基板上。
7.如权利要求1所述的可重复堆叠的封装体，其中，更包含一印刷电路板与堆叠后的该可重复堆叠的封装体电性连接。
8.如权利要求1所述的可重复堆叠的封装体，其中，该些第一焊垫为导电球焊垫。
9.如权利要求1所述的可重复堆叠的封装体，其中，该些第二焊垫为凸块焊垫。
10.一种可重复堆叠的封装体，其特征在于，包含：
一基板，具有一第一表面及一第二表面，并于该第一表面上定义出一芯片承载区，其中多个第一焊垫设置于该基板的该第二表面上；
一第一芯片，设置于该基板上，并与该基板电性连接；
一第二芯片，设置于该第一芯片上，并暴露出一主动面，其中该主动面与该第一芯片电性连接；
多个第二焊垫，设置于该第二芯片的该主动面上；以及
一封装胶体，设置于该基板的该第一表面上用以覆盖部分该第一芯片及该第二芯片，其中该封装胶体于该主动面上构成一凹槽并暴露出该主动面上的该些第二焊垫；
其中该可重复堆叠的封装体的该些第二焊垫相对应于另一该可重复堆叠的封装体的该些第一焊垫，而于该些第二焊垫与相对应的该些第一焊垫之间设置多个导电球以叠置该可重复堆叠的封装体。
11.如权利要求10所述的可重复堆叠的封装体，其中，该第一芯片与该第二芯片利用一黏着元件或一非导体层分别设置于该基板与该第一芯片上。
12.如权利要求10所述的可重复堆叠的封装体，其中，该第一芯片利用至少一引线与至少一连接垫与该基板电性连接。
13.如权利要求12所述的可重复堆叠的封装体，其中，该连接垫设置于该第一表面并分布于该芯片承载区之外的位置。
14.如权利要求12所述的可重复堆叠的封装体，其中，该连接垫设置于该芯片承载区的周缘。
15.如权利要求12所述的可重复堆叠的封装体，其中，该封装胶体覆盖该引线与该连接垫。
16.如权利要求10所述的可重复堆叠的封装体，其中，该第二芯片利用至少一引线与至少一连接垫与该第一芯片电性连接。
17.如权利要求16所述的可重复堆叠的封装体，其中，该封装胶体覆盖该引线与该连接垫。
18.如权利要求10所述的可重复堆叠的封装体，其中，该些导电球的材质包含锡。
CN200710001603.3A 2007-01-09 2007-01-09 可重复堆叠的封装体 Pending CN101221945A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710001603.3A CN101221945A (zh) 2007-01-09 2007-01-09 可重复堆叠的封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710001603.3A CN101221945A (zh) 2007-01-09 2007-01-09 可重复堆叠的封装体

Publications (1)

Publication Number Publication Date
CN101221945A true CN101221945A (zh) 2008-07-16

Family

ID=39631668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710001603.3A Pending CN101221945A (zh) 2007-01-09 2007-01-09 可重复堆叠的封装体

Country Status (1)

Country Link
CN (1) CN101221945A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064162A (zh) * 2010-11-09 2011-05-18 日月光半导体制造股份有限公司 堆叠式封装结构、其封装结构及封装结构的制造方法
CN102569275A (zh) * 2011-12-28 2012-07-11 三星半导体(中国)研究开发有限公司 堆叠式半导体封装结构及其制造方法
CN102569217A (zh) * 2010-10-15 2012-07-11 海力士半导体有限公司 半导体封装件
CN103281858A (zh) * 2013-05-28 2013-09-04 三星半导体(中国)研究开发有限公司 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
CN103681534A (zh) * 2012-08-31 2014-03-26 南茂科技股份有限公司 晶圆级封装结构及其制造方法
CN105047657A (zh) * 2015-08-13 2015-11-11 陈明涵 Aio封装结构及封装方法
CN108140639A (zh) * 2015-10-02 2018-06-08 高通股份有限公司 包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件
CN104229723B (zh) * 2013-06-20 2019-03-22 罗伯特·博世有限公司 晶片级封装形式的部件及其制造方法
CN111128918A (zh) * 2019-12-31 2020-05-08 山东盛品电子技术有限公司 一种芯片封装方法及芯片
CN113410193A (zh) * 2021-05-27 2021-09-17 力成科技（苏州）有限公司 一种8+1堆叠式芯片封装装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569217B (zh) * 2010-10-15 2015-10-07 海力士半导体有限公司 半导体封装件
CN102569217A (zh) * 2010-10-15 2012-07-11 海力士半导体有限公司 半导体封装件
CN102064162A (zh) * 2010-11-09 2011-05-18 日月光半导体制造股份有限公司 堆叠式封装结构、其封装结构及封装结构的制造方法
CN102064162B (zh) * 2010-11-09 2013-01-02 日月光半导体制造股份有限公司 堆叠式封装结构、其封装结构及封装结构的制造方法
CN102569275B (zh) * 2011-12-28 2014-12-17 三星半导体(中国)研究开发有限公司 堆叠式半导体封装结构及其制造方法
CN102569275A (zh) * 2011-12-28 2012-07-11 三星半导体(中国)研究开发有限公司 堆叠式半导体封装结构及其制造方法
CN103681534A (zh) * 2012-08-31 2014-03-26 南茂科技股份有限公司 晶圆级封装结构及其制造方法
CN103281858A (zh) * 2013-05-28 2013-09-04 三星半导体(中国)研究开发有限公司 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
CN104229723B (zh) * 2013-06-20 2019-03-22 罗伯特·博世有限公司 晶片级封装形式的部件及其制造方法
CN105047657A (zh) * 2015-08-13 2015-11-11 陈明涵 Aio封装结构及封装方法
WO2017024680A1 (zh) * 2015-08-13 2017-02-16 陈明涵 Aio封装结构及封装方法
CN108140639A (zh) * 2015-10-02 2018-06-08 高通股份有限公司 包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件
CN111128918A (zh) * 2019-12-31 2020-05-08 山东盛品电子技术有限公司 一种芯片封装方法及芯片
CN113410193A (zh) * 2021-05-27 2021-09-17 力成科技（苏州）有限公司 一种8+1堆叠式芯片封装装置
CN113410193B (zh) * 2021-05-27 2024-05-03 元成科技(苏州)有限公司 一种8+1堆叠式芯片封装装置

Similar Documents

Publication Publication Date Title
CN101221945A (zh) 可重复堆叠的封装体
TWI327360B (en) Stacked semiconductor package assembly having hollowed substrate
TWI225292B (en) Multi-chips stacked package
TWI242820B (en) Sensor semiconductor device and method for fabricating the same
KR20110138945A (ko) 적층형 반도체 패키지
TW200822336A (en) Stacked type chip package, chip package and process thereof
CN102569272B (zh) 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
CN101872757A (zh) 凹穴芯片封装结构及使用其的层叠封装结构
CN100524736C (zh) 堆叠型晶片封装结构
CN203774293U (zh) 一种集成电路的3d封装结构
CN100483703C (zh) 堆叠式半导体封装结构及其制造方法
TW201517241A (zh) 具有偏向堆疊元件的封裝模組
TW201501249A (zh) 半導體裝置
CN101241902A (zh) 多芯片的半导体封装件及其制法
CN104183555A (zh) 半导体封装件及其制法
TW200832650A (en) Multi-chip semiconductor package and manufacturing method thereof
CN100468728C (zh) 多芯片半导体封装结构及封装方法
CN104517924A (zh) 多芯片堆叠封装结构及其制造方法
TWI321349B (en) Multi-chip stack package
CN104981102A (zh) 一种多芯片嵌入式的柔性电路板及其制造方法
CN102556938B (zh) 芯片叠层封装结构及其制造方法
CN101465340A (zh) 堆叠式封装结构
TW200810049A (en) Package-on-package structure and its manufacturing method
CN101752264B (zh) 散热型半导体封装结构及其制法
CN201655779U (zh) 层叠的封装件和包括该层叠的封装件的双界面智能卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication