CN108140639A - 包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件 - Google Patents

包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件 Download PDF

Info

Publication number
CN108140639A
CN108140639A CN201680057329.9A CN201680057329A CN108140639A CN 108140639 A CN108140639 A CN 108140639A CN 201680057329 A CN201680057329 A CN 201680057329A CN 108140639 A CN108140639 A CN 108140639A
Authority
CN
China
Prior art keywords
encapsulation
pop
clearance
die
clearance controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680057329.9A
Other languages
English (en)
Other versions
CN108140639B (zh
Inventor
R·库马
C-K·金
B·罗杰曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108140639A publication Critical patent/CN108140639A/zh
Application granted granted Critical
Publication of CN108140639B publication Critical patent/CN108140639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

一种层叠封装(PoP)器件包括第一封装、耦合至第一封装的第二封装、以及位于第一封装与第二封装之间的至少一个间隙控制器，其中该至少一个间隙控制器被配置成提供第一封装与第二封装之间的最小间隙。第一封装包括第一电子封装组件(例如，第一管芯)。在一些实现中，该至少一个间隙控制器耦合至第一封装、但是不与第二封装耦合。该至少一个间隙控制器位于第一封装的中心之上或周围。该至少一个间隙控制器可以位于第一电子封装组件(例如，第一管芯)与第二封装之间。层叠封装(PoP)器件可以包括第一封装与第二封装之间的包封层。

Description

包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP) 器件
背景
优先权要求/权益要求
本申请要求于2015年10月2日在美国专利商标局提交的美国临时申请No.62/236,696以及于2016年3月14日在美国专利商标局提交的美国非临时申请No.15/069,525的优先权和权益，这两篇申请的全部内容通过援引纳入于此。
公开领域
各种特征一般涉及层叠封装(PoP)器件，尤其涉及包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件。
背景技术
图1解说了包括第一封装102和第二封装104的层叠封装(PoP)器件100。第一封装102包括第一管芯120、第一封装基板122和第一包封层150。第一封装基板122包括第一多个焊盘124和第一焊盘126。第一管芯120通过第一多个焊球128耦合至第一封装基板122。具体地，第一管芯120通过第一多个焊球128耦合至第一多个焊盘124。第二多个焊球136耦合至第一封装基板122。
第二封装104包括第二管芯140、第二封装基板142、第二焊盘146、第三多个焊球156和第二包封层160。第二管芯140耦合至第二封装基板142。第二封装104通过第三多个焊球156耦合至第一封装102。例如，第三多个焊球156耦合至第一封装基板122的第一焊盘126和第二封装104的第二焊盘146。
图1解说了在第一管芯120与第二封装104的第二封装基板142之间存在空隙190。空隙190是未被第一包封层150占据的间隔。空隙190发生在第一管芯120与第二封装基板142之间的间隙或间隔不够大或不够宽从而不足以使第一包封层150完全流进第一管芯120与第二封装基板142之间时。
由于该间隔周围缺少结构支撑，空隙190的存在可导致层叠封装(PoP)器件100中的翘曲和/或变形(如由箭头所解说的)。翘曲和/或变形的一个不期望副作用为可在第三多个焊球156与第一焊盘126和第二焊盘146之间出现的弱接合和/或断开接合。如图1中所示，层叠封装器件(PoP)100的翘曲和/或变形导致第一焊盘126与第二焊盘146之间的间隔增加，这有效地使第三多个焊球156伸长(如由箭头所解说的)，从而导致层叠封装(PoP)器件100中的较弱接合和/或断开接合。弱接合和/或断开接合可能妨碍信号正确地穿过层叠封装(PoP)器件，从而导致有缺陷的层叠封装(PoP)器件。
一直存在减小封装的大小、高度和/或间隔的行业发展趋势，因为这些封装被放置在越来越小的器件中。理想地，此类封装将具有更优的形状因子、制造起来更便宜，同时满足移动和/或可穿戴设备的需要和/或要求。
概述
各种特征一般涉及层叠封装(PoP)器件，尤其涉及包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件。
一个示例提供了一种层叠封装(PoP)器件，其包括第一封装、耦合至第一封装的第二封装、以及位于第一封装与第二封装之间的至少一个间隙控制器，其中该至少一个间隙控制器被配置成提供第一封装与第二封装之间的最小间隙。第一封装包括第一电子封装组件。
另一示例提供了一种装置，其包括第一封装、耦合至第一封装的第二封装、以及配置成提供第一封装与第二封装之间的最小间隙的用于间隙控制的装置，并且其中该用于间隙控制的装置位于第一封装与第二封装之间。第一封装包括第一电子封装组件。
另一示例提供了一种用于制造层叠封装(PoP)器件的方法。该方法提供第一封装，其中提供第一封装包括提供第一电子封装组件。该方法将第二封装耦合至第一封装。该方法提供第一封装与第二封装之间的至少一个间隙控制器。该至少一个间隙控制器被配置成提供第一封装与第二封装之间的最小间隙。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相同的附图标记始终作相应标识。
图1解说了层叠封装(PoP)器件的横截面视图。
图2解说了包括间隙控制器的层叠封装(PoP)器件的横截面视图。
图3解说了间隙控制器的示例。
图4解说了间隙控制器的另一示例。
图5解说了间隙控制器的另一示例。
图6解说了包括间隙控制器的另一层叠封装(PoP)器件的横截面视图。
图7解说了包括间隙控制器的另一层叠封装(PoP)器件的横截面视图。
图8解说了包括间隙控制器的另一层叠封装(PoP)器件的横截面视图。
图9解说了包括间隙控制器的另一层叠封装(PoP)器件的横截面视图。
图10解说了包括间隙控制器的另一层叠封装(PoP)器件的横截面视图。
图11(包括图11A-11C)解说了用于制造包括间隙控制器的封装的序列的示例。
图12解说了用于制造包括间隙控制器的层叠封装(PoP)器件的序列的示例。
图13(包括图13A-13B)解说了用于制造包括间隙控制器的封装的序列的示例。
图14解说了用于制造包括间隙控制器的层叠封装(PoP)器件的序列的示例。
图15解说了用于制造包括间隙控制器的层叠封装(PoP)器件的示例性方法的流程图。
图16解说了可包括本文描述的各种集成器件、集成器件封装、半导体器件、管芯、集成电路和/或封装的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各个方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免湮没本公开的这些方面。
一些特征涉及一种层叠封装(PoP)器件，其包括第一封装、耦合至第一封装的第二封装、以及位于第一封装与第二封装之间的至少一个间隙控制器，其中该至少一个间隙控制器被配置成提供第一封装与第二封装之间的最小间隙。第一封装包括第一电子封装组件(例如，第一管芯)。在一些实现中，该至少一个间隙控制器耦合至第一封装、但是不与第二封装耦合。在一些实现中，该至少一个间隙控制器位于第一封装的中心之上或周围。在一些实现中，该至少一个间隙控制器位于第一电子封装组件(例如，第一管芯)与第二封装之间。在一些实现中，层叠封装(PoP)器件包括第一封装与第二封装之间的包封层。
在一些实现中，封装的高度可以沿该封装的Z方向来定义，该Z方向在本公开的附图中示出。在一些实现中，封装的Z方向可以沿该封装的顶部与底部之间的轴线来定义。术语“顶”和“底”可被任意地指派，然而，作为一示例，封装的顶部可以是包括包封层的部分，而封装的底部可以是包括重分布部分或多个焊球的部分。在一些实现中，封装的顶部可以是封装的背侧，而封装的底部可以是封装的前侧。封装的前侧可以是封装的有效侧。顶部可以是相对于较低部分的较高部分。底部可以是相对于较高部分的较低部分。顶部和底部的进一步示例将在以下进一步描述。封装的X-Y方向可指代封装的横向方向和/或版图。X-Y方向的示例在本公开的附图中示出和/或在以下进一步描述。在本公开的许多附图中，跨X-Z横截面或X-Z平面示出封装及其相应组件。然而，在一些实现中，可跨Y-Z横截面或Y-Z平面表示封装及其相应组件。
在一些实现中，互连是器件或封装的允许或者促成两个点、元件和/或组件之间的电连接的元件或组件。在一些实现中，互连可包括迹线、通孔、焊盘、柱、重分布金属层、和/或凸块下金属化(UBM)层。在一些实现中，互连是可被配置成为信号(例如，数据信号、接地信号、功率信号)提供电路径的导电材料。互连可以是电路的一部分。互连可包括一个以上元件或组件。
包括间隙控制器的示例性层叠封装(PoP)器件
图2解说了包括第一封装201、第二封装202和间隙控制器270的层叠封装(PoP)器件200。第二封装202耦合至第一封装201。第一封装201可以是第一集成电路(IC)封装，并且第二封装202可以是第二集成电路(IC)封装。层叠封装(PoP)器件200通过多个焊球251耦合至印刷电路板(PCB)250。
在一些实现中，间隙控制器270位于第一封装201与第二封装202之间。在一些实现中，间隙控制器270位于第一封装201的电子封装组件(例如，第一管芯211)与第二封装202之间。
如将在以下进一步描述的，在一些实现中，间隙控制器270被配置成为第二封装202(例如，第二封装202的第二封装基板220)提供机械支撑。由此，在一些实现中，间隙控制器270可被配置成作为用于第二封装202中的任何翘曲、变形、和/或偏斜的后障(backstop)来操作。
在一些实现中，间隙控制器270被配置成确保第一封装201的管芯与第二封装202的封装基板之间有足够的距离、间隔或间隙，以使得包封层可被提供(例如，形成)在第一封装201的管芯与第二封装202的封装基板之间的间隔或间隙中。在一些实现中，间隙控制器270可包括导电的一种或多种材料。然而，间隙控制器270被配置成不为电信号提供电路径。
第一封装201包括第一封装基板210、第一管芯211、第一底部填料214、多个第一焊球215、第一包封层216和间隙控制器270。在一些实现中，第一封装201还可包括多个封装互连227。第一管芯211是电子封装组件的示例。
第一封装基板210包括至少一个介电层212、多个第一互连213(例如，多个第一基板互连)、第一阻焊层280和第二阻焊层282。多个第一互连213可包括迹线、通孔和/或焊盘。第一封装基板210通过多个焊球251耦合至印刷电路板(PCB)250。更具体地，多个第一互连213耦合至多个焊球251。
第一管芯211可以是包括多个晶体管和/或其他电子组件的集成电路(IC)。第一管芯211可以是逻辑管芯和/或存储器管芯。第一管芯211可以是裸管芯。第一管芯211通过多个第一焊球215耦合至第一封装基板210。第一底部填料214位于第一管芯211与第一封装基板210之间。第一底部填料214可至少部分地包围多个第一焊球215中的至少一些。
第一包封层216是可任选的。第一包封层216至少部分地包封第一管芯211、间隙控制器270、以及多个封装互连227。不同实现可以将不同材料用于第一包封层216。例如，第一包封层216可包括模塑料和/或环氧树脂填料。
第二封装202包括第二封装基板220、第二管芯221、第二底部填料224、多个第二焊球225和第二包封层226。在一些实现中，第二封装202还可包括多个封装互连227。
第二封装基板220包括至少一个介电层222、多个第二互连223(例如，多个第二基板互连)、第一阻焊层284和第二阻焊层286。多个第二互连223可包括迹线、通孔和/或焊盘。
第二管芯221可以是包括多个晶体管和/或其他电子组件的集成电路(IC)。第二管芯221可以是逻辑管芯和/或存储器管芯。第二管芯221可以是裸管芯。第二管芯221通过多个第二焊球225耦合至第二封装基板220。第二底部填料224位于第二管芯221与第二封装基板220之间。第二底部填料224可至少部分地包围多个第二焊球225中的至少一些。
第二包封层226至少部分地包封第二管芯221。不同实现可以将不同材料用于第二包封层226。例如，第二包封层226可包括模塑料和/或环氧树脂填料。
第二封装202通过多个封装互连227耦合至第一封装201。该多个封装互连227可包括焊料互连(例如，焊球)。该多个封装互连227耦合至第一封装基板210和第二封装基板220。更具体地，该多个封装互连227耦合至(第一封装基板210的)多个第一互连213和(第二封装基板220的)多个第二互连223。
间隙控制器270可以是用于间隙控制的装置，该装置被配置成提供第一管芯(例如，第一管芯211)与第二封装(例如，第二封装202)之间的最小间隙。间隙控制器270位于第一管芯211上方(例如，第一管芯211的背侧表面上方)。具体地，间隙控制器270位于第一管芯211与第二封装202的第二封装基板220之间。在一些实现中，间隙控制器270被配置成提供第一封装201的第一管芯211与第二封装202的第二封装基板220之间的最小距离、最小间隔、和/或最小间隙。在一些实现中，该最小距离、最小间隔、最小间隙确保有足够的空间供第一包封层216在第一封装201的第一管芯211与第二封装202的第二封装基板220之间流动(例如，在制造过程期间)，即使在第二封装基板220存在翘曲、变形和/或偏斜的情况下亦然。由此，在一些实现中，位于第一管芯211上方(例如，第一管芯211的背侧表面上方)的至少一个间隙控制器270确保充分量的第一包封层216形成在第一管芯211与(第二封装202的)第二封装基板220之间。
在一些实现中，一个或多个间隙控制器270个体地或共同地可占据少于第一管芯(例如，第一管芯211)与第二封装(例如，第二封装202)之间的基本上全部间隔。在一些实现中，一个或多个间隙控制器270个体地或共同地耦合至少于第一管芯(例如，第一管芯211)的基本上全部背侧表面。在一些实现中，一个或多个间隙控制器270个体地或共同地耦合至少于第一管芯(例如，第一管芯211)的大部分背侧表面。
第一管芯211(例如，第一管芯211的顶表面)与第二封装202(例如，第二封装基板220的底表面)之间的距离、间隔或间隙可随不同实现而变化。在一些实现中，间隙290可以为约15微米(μm)或更多。在一些实现中，间隙控制器270具有约15-100微米(μm)或更小的高度和/或厚度。
在一些实现中，间隙控制器270确保第一管芯211(例如，第一管芯211的背侧表面)与第二封装202(例如，第二封装基板220的底表面)之间的最小间隙(例如，间隙290)为约15微米(μm)或更大。
在一些实现中，间隙控制器270消除、减小、和/或最小化第一管芯211与第二封装基板220之间的空隙，由此提供更稳健和可靠的层叠封装(PoP)器件200。由此，间隙控制器270被配置成允许第一包封层216填充第一管芯211与第二封装基板220之间的间隔(例如，至少填充该间隔的大部分或显著部分)。此外，间隙控制器270被配置成在形成第一包封层216时不显著妨碍第一包封层216的流动(例如，在制造过程期间)。以下在图12中进一步描述如何形成第一包封层216的示例。由此，使用一个或多个间隙控制器270提供了有效且反直觉的办法以确保第一包封层216能够在层叠封装(PoP)器件200的制造过程期间在第一管芯211与第二封装基板220之间流动。
不同实现可将间隙控制器270置于第一管芯211的不同部分上方。在一些实现中，第二封装基板220的最大量的翘曲、变形、和/或偏斜可发生在第一管芯211的中心、第一封装201的中心和/或第二封装202的中心上方的间隔中。在一些实现中，间隙控制器270可置于第一管芯211的中心之上或中心周围(例如，附近)以确保第二封装基板220的可能潜在地具有最大量的翘曲、变形和/或偏斜的部分中存在支撑。
图2解说了间隙控制器270包括间隔物272和粘合层274。粘合层274至少部分地包围间隔物272。不同实现可以将不同材料用于间隔物272和粘合层274。在一些实现中，间隔物272可以是金属球(例如，铜球)。粘合层274可被用来将间隔物272耦合至第一管芯211。在一些实现中，粘合层274可被配置成在第一管芯211与第二封装202之间形成第一包封层216时防止间隙控制器270显著移动。
间隔物272可包括固体间隔物，该固体间隔物包括陶瓷、金属、和/或聚合物(例如，铜、聚合物核心球和/或聚合物桩)。粘合层274可包括底部填料和/或高粘度拐角填充材料(例如，Cookson HEL-30、Namics G8345D)以及RTV硅(例如，ASE 600)。粘合层274可包括烧结糊(例如，Ormet 406、CS650)。
如图2中所示，第一包封层216至少部分地包围粘合层274和/或间隔物272。图2还解说了间隙控制器270与第一管芯211直接物理接触，但是不与第二封装202(例如，第二封装202的第二封装基板220)直接物理接触。在一些实现中，间隙控制器270可以与第一管芯211和第二封装202(例如，第二封装202的第二封装基板220)两者直接物理接触。在一些实现中，间隙控制器270可以与第二封装202(例如，第二封装202的第二封装基板220)直接物理接触，但不与第一管芯211直接接触。
本公开解说和描述了焊球(例如，215、225)被用来将管芯(例如，211、221)耦合至封装基板(例如，210、220)。然而，在一些实现中，其他互连可被用于将管芯耦合至封装基板。例如，一些实现可使用引线接合和柱(例如，铜柱)来将管芯耦合至封装基板。
如以上提及的，不同实现可使用间隙控制器270的不同配置。例如，不同实现可使用不同数目的间隙控制器270。此外，间隙控制器270可不同地位于第一管芯211上方(例如，第一管芯211的中心之上或周围)。在一些实现中，间隙控制器270可包括不同结构和/或材料。
图3解说了包括粘合层274的间隙控制器370。粘合层274形成在第一管芯211上方并且被第一包封层216至少部分地包围。
图4解说了包括间隔物272的间隙控制器470。间隔物272形成在第一管芯211上方并且被第一包封层216至少部分地包围。
图5解说了包括多个间隔物572和粘合层274的间隙控制器570。多个间隔物572被粘合层274至少部分地包围。多个间隔物572和粘合层274形成在第一管芯211上方并且被第一包封层216至少部分地包围。
如本公开中所示，间隙控制器(例如，270、370、470、570)耦合至第一封装(例如，第一封装201)，但是不耦合至第二封装(例如，第二封装202)。在一些实现中，间隙控制器(例如，270、370、470、570)可物理地接触第二封装，但是不持久地耦合至第二封装。例如，接合至第一封装但未接合至第二封装(例如，不与第二封装接合)的间隙控制器可以与第一封装一起移动，但是该间隙控制器可以相对于第二封装自由地移动。
间隙控制器370、470和/或570可以是用于提供第一管芯(例如，第一管芯211)与第二封装(例如，第二封装202)之间的最小间隙的间隙控制装置。在一些实现中，间隙控制器370、470、570中的一者或多者可占据少于第一管芯(例如，第一管芯211)与第二封装(例如，第二封装202)之间的基本上全部间隔。在一些实现中，间隙控制器370、470、和/或570中的一者或多者个体地或共同地耦合至少于第一管芯(例如，第一管芯211)的基本上全部背侧表面。在一些实现中，间隙控制器370、470、和/或570中的一者或多者个体地或共同地耦合至少于第一管芯(例如，第一管芯211)的大部分背侧表面。
针对间隙控制器270描述的尺寸可适用于间隙控制器370、470和/或570的尺寸。此外，间隙控制器370、470和/或570可被实现在本公开中所描述的任何层叠封装(PoP)器件中。不同实现可包括包含间隙控制器的层叠封装(PoP)器件的不同配置和/或组合。以下是包括间隙控制器的不同层叠封装(PoP)器件的进一步示例。
包括间隙控制器的示例性层叠封装(PoP)器件
图6解说了包括第一封装601、第二封装202和间隙控制器270的另一层叠封装(PoP)器件600。第二封装202耦合至第一封装601。第一封装601可以是第一集成电路(IC)封装。层叠封装(PoP)器件600通过多个焊球251耦合至印刷电路板(PCB)250。层叠封装(PoP)器件600类似于层叠封装(PoP)器件200，不同之处在于第一封装601具有不同配置。
在一些实现中，间隙控制器270位于第一封装601与第二封装202之间。在一些实现中，间隙控制器270位于第一封装601的电子封装组件(例如，第一管芯211)与第二封装202之间。
如以上描述的以及将在以下进一步描述的，在一些实现中，间隙控制器270被配置成为第二封装202(例如，第二封装202的第二封装基板220)提供机械支撑。由此，在一些实现中，间隙控制器270可被配置成作为用于第二封装202中的任何翘曲、变形、和/或偏斜的后障来操作。
在一些实现中，间隙控制器270被配置成确保第一封装601的管芯与第二封装202的封装基板之间有足够的距离、间隔或间隙，以使得包封层可被提供(例如，形成)在第一封装601的管芯与第二封装202的封装基板之间的间隔或间隙中。
第一封装601包括第一封装基板210、第一管芯211、第一底部填料214、多个第一焊球215、第一包封层216、间隙控制器270和包封层616。由此，第一封装601包括两个包封层(例如，216、616)。在一些实现中，第一封装601还可包括多个封装互连627。该多个封装互连627可包括多个封装互连617和多个封装互连227。
包封层616至少部分地包封第一管芯211和多个封装互连627。例如，包封层616可至少部分地包封第一管芯211和多个封装互连617。在一些实现中，包封层616的表面可与第一管芯211的表面(例如，背侧表面)基本上共面。第一包封层216形成在第一管芯211和包封层616上方。包封层616可以是与第一包封层216相同的材料或不同的材料。第一包封层216至少部分地包封间隙控制器270和多个封装互连627。第一包封层216是可任选的。
第二封装202包括第二封装基板220、第二管芯221、第二底部填料224、多个第二焊球225和第二包封层226。在一些实现中，第二封装202还可包括多个封装互连627，该多个封装互连627包括多个封装互连617和多个封装互连227。
第二封装202通过多个封装互连627耦合至第一封装601，该多个封装互连627包括多个封装互连227和多个封装互连617。该多个封装互连627可包括焊料互连(例如，焊球)。该多个封装互连627耦合至第一封装基板210和第二封装基板220。具体地，该多个封装互连627耦合至(第一封装基板210的)多个第一互连213和(第二封装基板220的)多个第二互连223。在一些实现中，多个封装互连227耦合至多个第二互连223和多个封装互连617。多个封装互连617耦合至多个第一互连213。
间隙控制器270位于第一管芯211上方(例如，第一管芯211的顶表面上方)。具体地，间隙控制器270位于第一封装601的第一管芯211与第二封装202的第二封装基板220之间。在一些实现中，间隙控制器270被配置成提供第一封装601的第一管芯211与第二封装202的第二封装基板220之间的最小距离、最小间隔、和/或最小间隙。在一些实现中，该最小距离、最小间隔、最小间隙确保有足够的空间供第一包封层216在第一封装601的第一管芯211与第二封装202的第二封装基板220之间流动(例如，在制造过程期间)，即使在第二封装基板220存在翘曲、变形和/或偏斜的情况下亦然。由此，在一些实现中，位于第一管芯211上方(例如，第一管芯211的顶表面上方)的至少一个间隙控制器270确保充分量的第一包封层216形成在第一管芯211与(第二封装202的)第二封装基板220之间。
包括间隙控制器的示例性层叠封装(PoP)器件
图7解说了包括第一封装701、第二封装202和间隙控制器270的另一层叠封装(PoP)器件700。第二封装202耦合至第一封装701。第一封装701可以是第一集成电路(IC)封装。层叠封装(PoP)器件700通过多个焊球251耦合至印刷电路板(PCB)250。层叠封装(PoP)器件700类似于层叠封装(PoP)器件600，不同之处在于第一封装701具有不同配置。具体地，第一封装701包括两个包封层，其中一个包封层被模制在第一封装701的第一管芯211上方。
在一些实现中，间隙控制器270位于第一封装701与第二封装202之间。在一些实现中，间隙控制器270位于第一封装701的电子封装组件(例如，第一管芯211)与第二封装202之间。
如以上描述的以及将在以下进一步描述的，在一些实现中，间隙控制器270被配置成为第二封装202(例如，第二封装202的第二封装基板220)提供机械支撑。由此，在一些实现中，间隙控制器270可被配置成作为用于第二封装202中的任何翘曲、变形、和/或偏斜的后障来操作。
在一些实现中，间隙控制器270被配置成确保第一封装701的管芯与第二封装202的封装基板之间有足够的距离、间隔或间隙，以使得包封层可被提供(例如，形成)在第一封装701的管芯与第二封装202的封装基板之间的间隔或间隙中。
第一封装701包括第一封装基板210、第一管芯211、第一底部填料214、多个第一焊球215、第一包封层216、间隙控制器270和包封层716。由此，第一封装701包括两个包封层(例如，216、716)。在一些实现中，第一封装701还可包括多个封装互连627。该多个封装互连627可包括多个封装互连617和多个封装互连227。
包封层716至少部分地包封第一管芯211和多个封装互连627。具体地，包封层716被模制在第一管芯211上方。也就是说，包封层716包封第一管芯211的表面(例如，背侧表面)。由此，包封层716的表面不与第一管芯211的表面(例如，背侧表面)基本上共面。第一包封层216至少部分地包封间隙控制器270和多个封装互连627。第一包封层216形成在包封层716上方。包封层716可以是与第一包封层216相同的材料或不同的材料。第一包封层216是可任选的。
如图7中所示，间隙控制器270位于包封层716上方。具体地，间隙控制器270位于第一封装701的第一管芯211与第二封装202的第二封装基板220之间。在一些实现中，间隙控制器270被配置成提供第一封装701的第一管芯211上方的包封层716与第二封装202的第二封装基板220之间的最小距离、最小间隔、和/或最小间隙。在一些实现中，该最小距离、最小间隔、最小间隙确保有足够的空间供第一包封层216在第一封装701的第一管芯211上方的包封层716与第二封装202的第二封装基板220之间流动(例如，在制造过程期间)，即使在第二封装基板220存在翘曲、变形和/或偏斜的情况下亦然。由此，在一些实现中，位于第一管芯211上的包封层716上方的至少一个间隙控制器270确保充分量的第一包封层216形成在第一管芯211上方的包封层716与(第二封装202的)第二封装基板220之间。
图7解说了间隙控制器270不与第一管芯211和第二封装202(例如，第二封装202的第二封装基板220)直接物理接触。图7还解说了间隙控制器270被配置成提供第一管芯211上方的包封层716与第二封装202(例如，第二封装202的第二封装基板220的底表面)之间的间隙290(例如，最小间隙)。在一些实现中，第一管芯211与第二封装202(例如，第二封装202的第二封装基板220)之间的间隙可包括间隙290以及第一管芯211上方的包封层716的厚度。
包括间隙控制器的示例性层叠封装(PoP)器件
图8解说了包括第一封装801、第二封装202和间隙控制器270的另一层叠封装(PoP)器件800。第二封装202耦合至第一封装801。层叠封装(PoP)器件800通过多个焊球251耦合至印刷电路板(PCB)250。层叠封装(PoP)器件800类似于层叠封装(PoP)器件600，不同之处在于第一封装801具有不同配置。具体地，第一封装801包括晶片级封装(WLP)。
在一些实现中，间隙控制器270位于第一封装801与第二封装202之间。在一些实现中，间隙控制器270位于第一封装801的电子封装组件(例如，第一管芯811)与第二封装202之间。
如以上描述的以及将在以下进一步描述的，在一些实现中，间隙控制器270被配置成为第二封装202(例如，第二封装202的第二封装基板220)提供机械支撑。由此，在一些实现中，间隙控制器270可被配置成作为用于第二封装202中的任何翘曲、变形、和/或偏斜的后障来操作。
在一些实现中，间隙控制器270被配置成确保第一封装801的管芯与第二封装202的封装基板之间有足够的距离、间隔或间隙，以使得包封层可被提供(例如，形成)在第一封装801的管芯与第二封装202的封装基板之间的间隔或间隙中。
第一封装801可包括扇出晶片级封装(FOWLP)。第一封装801包括第一重分布部分810、第一管芯811、第一包封层216和包封层816。第一重分布部分810可以是扇出部分(例如，用于从和向具有不同I/O间距的器件驱动或路由信令)。第一封装801还可包括多个封装互连827。该多个封装互连827可包括多个封装互连817和多个封装互连227。该多个封装互连827可包括焊料互连(例如，焊球)。
第一重分布部分810包括至少一个介电层812、至少一个重分布层815和至少一个凸块下金属化(UBM)层819。重分布层(例如，815)可将来自管芯的I/O焊盘的信令重分布到封装的其他部分。至少一个重分布层815耦合到至少一个UBM层819。至少一个UBM层819耦合至多个焊球251。在一些实现中，至少一个UBM层819可以是可任选的。在此类实例中，多个焊球251可耦合到至少一个重分布层815。
第一管芯811可以是包括多个晶体管和/或其他电子组件的集成电路(IC)。第一管芯811可以是逻辑管芯和/或存储器管芯。第一管芯811可以是裸管芯。第一管芯811可包括焊盘813。第一管芯811耦合至第一重分布部分810。具体地，第一管芯811的焊盘813耦合到至少一个重分布层815。
包封层816至少部分地包封第一管芯811和多个封装互连827。例如，包封层816可至少部分地包封第一管芯811和多个封装互连817。在一些实现中，包封层816的表面可与第一管芯811的表面(例如，背侧表面)基本上共面。第一包封层216形成在第一管芯811和包封层816上方。包封层816可以是与第一包封层216相同的材料或不同的材料。第一包封层216至少部分地包封间隙控制器270和多个封装互连827。第一包封层216是可任选的。
第二封装202通过多个封装互连827耦合至第一封装801，该多个封装互连827包括多个封装互连227和多个封装互连817。该多个封装互连827可包括焊料互连(例如，焊球)。该多个封装互连827耦合至第一重分布部分810和第二封装基板220。具体地，该多个封装互连827耦合至(第一重分布部分810的)至少一个重分布层815和(第二封装基板220的)多个第二互连223。在一些实现中，多个封装互连227耦合至多个第二互连223和多个封装互连817。多个封装互连817耦合至第一重分布部分810的至少一个重分布层815。
间隙控制器270位于第一管芯811(例如，第一管芯811的背侧)上方。具体地，间隙控制器270位于第一封装801的第一管芯811与第二封装202的第二封装基板220之间。在一些实现中，间隙控制器270被配置成提供第一封装801的第一管芯811与第二封装202的第二封装基板220之间的最小距离、最小间隔、和/或最小间隙。在一些实现中，该最小距离、最小间隔、最小间隙确保有足够的空间供第一包封层216在第一封装801的第一管芯811与第二封装202的第二封装基板220之间流动(例如，在制造过程期间)，即使在第二封装基板220存在翘曲、变形和/或偏斜的情况下亦然。由此，在一些实现中，位于第一管芯811上方(例如，第一管芯811的背侧上方)的至少一个间隙控制器270确保充分量的第一包封层216形成在第一管芯811与(第二封装202的)第二封装基板220之间。
包括间隙控制器的示例性层叠封装(PoP)器件
图9解说了包括第一封装701、第二封装902和间隙控制器270的另一层叠封装(PoP)器件900。第二封装902耦合至第一封装701。第一封装701可以是第一集成电路(IC)封装。层叠封装(PoP)器件900通过多个焊球251耦合至印刷电路板(PCB)250。层叠封装(PoP)器件900类似于图7的层叠封装(PoP)器件700，不同之处在于第二封装902具有不同配置。具体地，第二封装902包括晶片级封装(WLP)。
在一些实现中，间隙控制器270位于第一封装701与第二封装902之间。在一些实现中，间隙控制器270位于第一封装701的电子封装组件(例如，第一管芯211)与第二封装902之间。
如以下所描述的，在一些实现中，间隙控制器270被配置成为第二封装902(例如，第二封装902的第二重分布部分920)提供机械支撑。由此，在一些实现中，间隙控制器270可被配置成作为用于第二封装902中的任何翘曲、变形、和/或偏斜的后障来操作。
在一些实现中，间隙控制器270被配置成确保第一封装701的管芯与第二封装902的重分布部分之间有足够的距离、间隔或间隙，以使得包封层可被提供(例如，形成)在第一封装701的管芯与第二封装902的重分布部分之间的间隔或间隙中。
第一封装701包括第一封装基板210、第一管芯211、第一底部填料214、多个第一焊球215、第一包封层216、间隙控制器270和包封层716。由此，第一封装701包括两个包封层(例如，216、716)。第一包封层216是可任选的。在一些实现中，第一封装701还可包括多个封装互连627。该多个封装互连627可包括多个封装互连617和多个封装互连227。
第二封装902可包括扇出晶片级封装(FOWLP)。第二封装902包括第二重分布部分920、第二管芯921和第二包封层926。第二重分布部分920可以是扇出部分(例如，用于从和向具有不同I/O间距的器件驱动或路由信令)。
第二重分布部分920包括至少一个介电层922、至少一个重分布层925和至少一个凸块下金属化(UBM)层929。重分布层(例如，925)可将来自管芯的I/O焊盘的信令重分布到封装的其他部分。至少一个重分布层925耦合到至少一个UBM层929。至少一个UBM层929耦合至多个封装互连227(例如，焊球)。在一些实现中，至少一个UBM层929可以是可任选的。在此类实例中，多个封装互连227可耦合到至少一个重分布层925。
第二管芯921可以是包括多个晶体管和/或其他电子组件的集成电路(IC)。第二管芯921可以是逻辑管芯和/或存储器管芯。第二管芯921可以是裸管芯。第二管芯921可包括焊盘923。第二管芯921耦合至第二重分布部分920。具体地，第二管芯921的焊盘923耦合到至少一个重分布层925。
第二包封层926至少部分地包封第二管芯921。第二包封层926耦合至第二重分布部分920。不同实现可以将不同材料用于第二包封层926。例如，第二包封层926可包括模塑料和/或环氧树脂填料。
如图9中所示，间隙控制器270位于包封层716上方。具体地，间隙控制器270位于第一封装701的第一管芯211与第二封装902的第二重分布部分920之间。在一些实现中，间隙控制器270被配置成提供第一封装701的第一管芯211上方的包封层716与第二封装902的第二重分布部分920之间的最小距离、最小间隔、和/或最小间隙。在一些实现中，该最小距离、最小间隔、最小间隙确保有足够的空间供第一包封层216在第一封装701的第一管芯211上方的包封层716与第二封装902的第二重分布部分920之间流动(例如，在制造过程期间)，即使在第二重分布部分920存在翘曲、变形和/或偏斜的情况下亦然。由此，在一些实现中，位于第一管芯211上的包封层716上方的至少一个间隙控制器270确保充分量的第一包封层216被形成在第一管芯211上方的包封层716与(第二封装902的)第二重分布部分920之间。
图9解说了间隙控制器270不与第一管芯211和第二封装902(例如，第二封装902的第二重分布部分920)直接物理接触。在一些实现中，例如，包封层716的表面可与第一管芯211的表面(例如，顶表面)共面，如图6中所描述的。在此类实例中，间隙控制器270可位于第一管芯211上方并且与第一管芯211物理接触。
图9还解说了间隙控制器270被配置成提供第一管芯211上方的包封层716与第二封装902(例如，第二封装902的第二重分布部分920的底表面)之间的间隙290(例如，最小间隙)。在一些实现中，第一管芯211与第二封装902(例如，第二封装902的第二重分布部分920)之间的间隙可包括间隙290以及第一管芯211上方的包封层716的厚度。
包括间隙控制器的示例性层叠封装(PoP)器件
图10解说了包括第一封装1001、第二封装902和间隙控制器270的另一层叠封装(PoP)器件1000。第二封装902耦合至第一封装1001。层叠封装(PoP)器件1000通过多个焊球251耦合至印刷电路板(PCB)250。层叠封装(PoP)器件1000类似于层叠封装(PoP)器件900，不同之处在于第一封装1001具有不同配置。具体地，第一封装1001包括晶片级封装(WLP)。由此，图10的层叠封装(PoP)器件1000包括两个晶片级封装(WLP)。
在一些实现中，间隙控制器270位于第一封装1001与第二封装902之间。在一些实现中，间隙控制器270位于第一封装1001的电子封装组件(例如，第一管芯811)与第二封装902之间。
如以上描述的以及将在以下进一步描述的，在一些实现中，间隙控制器270被配置成为第二封装902(例如，第二封装902的第二重分布部分920)提供机械支撑。由此，在一些实现中，间隙控制器270可被配置成作为用于第二封装902中的任何翘曲、变形、和/或偏斜的后障来操作。
在一些实现中，间隙控制器270被配置成确保第一封装1001的管芯与第二封装902的重分布部分之间有足够的距离、间隔或间隙，以使得包封层可被提供(例如，形成)在第一封装1001的管芯与第二封装902的重分布部分之间的间隔或间隙中。
第一封装1001可包括扇出晶片级封装(FOWLP)。第一封装1001包括第一重分布部分810、第一管芯811、第一包封层216、包封层816和多个互连1017(例如，通孔)。第一重分布部分810可以是扇出部分(例如，用于从和向具有不同I/O间距的器件驱动或路由信令)。第一封装1001还可包括多个封装互连227。
第一重分布部分810包括至少一个介电层812、至少一个重分布层815和至少一个凸块下金属化(UBM)层819。重分布层(例如，815)可将来自管芯的I/O焊盘的信令重分布到封装的其他部分。至少一个重分布层815耦合到至少一个UBM层819。至少一个UBM层819耦合至多个焊球251。在一些实现中，至少一个UBM层819可以是可任选的。在此类实例中，多个焊球251可耦合到至少一个重分布层815。
第一管芯811可以是包括多个晶体管和/或其他电子组件的集成电路(IC)。第一管芯811可以是逻辑管芯和/或存储器管芯。第一管芯811可以是裸管芯。第一管芯811可包括焊盘813。第一管芯811耦合至第一重分布部分810。具体地，第一管芯811的焊盘813耦合到至少一个重分布层815。
多个互连1017穿过包封层816。多个互连1017耦合至第一重分布部分810。具体地，多个互连1017耦合到至少一个重分布层815。
包封层816至少部分地包封第一管芯811和多个互连1017。在一些实现中，包封层816的表面可与第一管芯811的表面(例如，背侧表面)基本上共面。第一包封层216形成在第一管芯811和包封层816上方。包封层816可以是与第一包封层216相同的材料或不同的材料。第一包封层216至少部分地包封间隙控制器270和多个封装互连227(例如，焊球)。第一包封层216是可任选的。
第二封装902可包括扇出晶片级封装(FOWLP)。第二封装902包括第二重分布部分920、第二管芯921和第二包封层926。第二重分布部分920可以是扇出部分(例如，用于从和向具有不同I/O间距的器件驱动或路由信令)。
第二封装902通过多个封装互连227耦合至第一封装1001。该多个封装互连227可包括焊料互连(例如，焊球)。该多个封装互连227耦合至第二重分布部分920和第一封装1001的多个互连1017(例如，通孔)。具体地，多个封装互连227耦合至UBM层929和第一封装1001的多个互连1017(例如，通孔)。在一些实现中，多个封装互连227耦合至重分布层925和第一封装1001的多个互连1017(例如，通孔)。
间隙控制器270位于第一管芯811上方(例如，第一管芯811的背侧上方)。具体地，间隙控制器270位于第一封装1001的第一管芯811与第二封装902的第二重分布部分920之间。在一些实现中，间隙控制器270被配置成提供第一封装1001的第一管芯811与第二封装902的第二重分布部分920之间的最小距离、最小间隔、和/或最小间隙。在一些实现中，该最小距离、最小间隔、最小间隙确保有足够的空间供第一包封层216在第一封装1001的第一管芯811与第二封装902的第二重分布部分920之间流动(例如，在制造过程期间)，即使在第二重分布部分920存在翘曲、变形和/或偏斜的情况下亦然。由此，在一些实现中，位于第一管芯811上方(例如，第一管芯811的背侧上方)的至少一个间隙控制器270确保充分量的第一包封层216被形成在第一管芯811与(第二封装902的)第二重分布部分920之间。
已描述了包括间隙控制器的层叠封装(PoP)器件的各种示例，现在将描述用于制造包括间隙控制器的层叠封装(PoP)器件的各种过程和方法。
用于制造包括间隙控制器的封装的示例性序列
在一些实现中，提供/制造包括间隙控制器的封装包括若干工艺。图11(包括11A-11C)解说了用于提供/制造包括间隙控制器的封装的示例性序列。在一些实现中，图11A-11C的序列可被用于制造图2和6–9的包括间隙控制器的封装(例如，集成电路(IC)封装)和/或本公开中所描述的其他封装。然而，出于简化目的，将在提供/制造图6的封装的上下文中描述图11A-11C。具体地，将在制造图6的第一封装601的上下文中描述图11A-11C。
应当注意，图11A-11C的序列可以组合一个或多个阶段以简化和/或阐明用于提供封装的序列。在一些实现中，可改变或修改这些工艺的顺序。
如图11A中所示，阶段1解说了提供第一介电层1112之后的状态。第一介电层1112可以是芯层。第一介电层1112可以由供应商形成或提供。
阶段2解说了在第一介电层1112中形成至少一个空腔1101之后的状态。不同实现可以形成第一介电层1112中的空腔1101。激光工艺和/或光刻工艺可被用于形成空腔1101。
阶段3解说了在第一介电层1112上和/或中形成第一金属层1104和第二金属层1106的状态。第一金属层1104和第二金属层1106可以表示以上至少图6中描述的多个第一互连213。
阶段4解说了在第一介电层1112上形成第二介电层1122和第三介电层1132之后的状态。
阶段5解说了在第二介电层1122中形成至少一个空腔1105并且在第三介电层1132中形成至少一个空腔1107之后的状态。不同实现可以形成第二介电层1122中的空腔1105以及第三介电层1132中的空腔1107。激光工艺和/或光刻工艺可被用于形成空腔1105和/或空腔1107。
阶段6解说了在第二介电层1122上和/或中形成第三金属层1108、在第三介电层1132上和/或中形成第四金属层1110的状态。第三金属层1108和第四金属层1110可以表示以上至少在图6中描述的多个第一互连213。阶段6可以表示包括至少一个介电层和多个第一互连的封装基板(例如，第一封装基板210)。
阶段7解说了第一阻焊层280形成在介电层212上方并且第二阻焊层282形成在介电层212上方之后的状态。介电层212可共同地表示第一介电层1112、第二介电层1122和第三介电层1132。阶段7可以表示包括介电层212、多个第一互连213、第一阻焊层280和第二阻焊层282的封装基板(例如，第一封装基板210)。
如图11B中所示，阶段8解说了多个焊球251耦合至第一封装基板210之后的状态。具体地，多个焊球252耦合至多个第一互连213。
阶段9解说了第一管芯211通过多个第一焊球215耦合至第一封装基板210之后的状态。不同实现可以不同地(例如，通过使用互连柱)将第一管芯211耦合至第一封装基板210。在一些实现中，回流工艺(例如，芯片附连回流工艺)可被用来将第一管芯211耦合至第一封装基板210。在一些实现中，可在回流工艺之后使用逆流(reflux)工艺。
阶段10解说了在第一管芯211与第一封装基板210之间提供第一底部填料214之后的状态。第一底部填料214可至少部分地包围多个第一焊球215。在一些实现中，提供第一底部填料214包括底部填料施配过程。
如图11C中所示，阶段11解说了在第一封装基板210上方提供(例如，形成)多个封装互连617之后的状态。该多个封装互连617可包括焊料互连。
阶段12解说了包封层616至少部分地形成在第一管芯211、第一封装基板210和多个封装互连617上方之后的状态。在一些实现中，包封层616至少部分地包封第一管芯211和多个封装互连617。在一些实现中，第一管芯211由包封层616完全包封并且包封层616被向下研磨，以使得包封层616的顶表面与第一管芯211的表面(例如，背侧表面)基本上共面。
阶段13解说了在包封层616中形成至少一个空腔1116之后的状态。空腔1116可被形成以至少部分地暴露多个封装互连617。激光工艺和/或光刻工艺可被用于形成空腔1116。
阶段14解说了至少一个间隙控制器270耦合至第一管芯211(例如，第一管芯211的背侧表面)之后的状态。在一些实现中，阶段14解说了包括第一封装基板210、第一管芯211、多个封装互连617、包封层616和至少一个间隙控制器270的第一封装601。在一些实现中，该至少一个间隙控制器270被沉积在第一管芯211上。
在一些实现中，在晶片上并发地制造若干第一封装，并且执行切单过程以将晶片切割成个体封装。
用于制造包括间隙控制器的层叠封装(PoP)器件的示例性序列
在一些实现中，提供/制造包括间隙控制器的层叠封装(PoP)器件包括若干工艺。图12解说了用于提供/制造包括间隙控制器的层叠封装(PoP)器件的示例性序列。在一些实现中，图12的序列可被用于制造图2和6–7的包括间隙控制器的层叠封装(PoP)器件和/或本公开中所描述的其他层叠封装(PoP)器件。然而，出于简化目的，将在提供/制造图2的层叠封装(PoP)器件的上下文中描述图12。
应当注意，图12的序列可以组合一个或多个阶段以简化和/或阐明用于提供层叠封装(PoP)器件的序列。在一些实现中，可改变或修改这些工艺的顺序。
如图12中所示，阶段1解说了提供第一封装201之后的状态。第一封装201包括第一封装基板210、第一管芯211、第一底部填料214和间隙控制器270。图11A-11C解说了用于制造第一封装201的序列的示例。
阶段2解说了第二封装202通过多个封装互连227耦合至第一封装201之后的状态。第二封装202包括第二封装基板220、第二管芯221、第二底部填料224和第二包封层226。第二封装202还可包括多个封装互连227。该多个封装互连227包括焊料互连(例如，焊球)。
阶段3解说了在第一封装201与第二封装202之间提供(例如，形成)第一包封层216之后的状态。阶段3可解说包括第一封装201和第二封装202的层叠封装(PoP)器件200。第一封装201包括第一管芯211、间隙控制器270以及第一包封层216。第二封装202可包括第二封装基板220。
如阶段3处所示，第一包封层216形成在第一封装201的第一管芯211的背侧表面与第二封装202的第二封装基板220的底表面之间。
用于制造包括间隙控制器的封装的示例性序列
在一些实现中，提供/制造包括间隙控制器的封装包括若干工艺。图13(包括图13A-13B)解说了用于提供/制造包括间隙控制器的封装的示例性序列。在一些实现中，图13A-13B的序列可被用于制造图8–10的包括间隙控制器的封装(例如，集成电路(IC)封装)和/或本公开中所描述的其他封装。然而，出于简化目的，将在提供/制造图10的封装的上下文中描述图13A-13B。具体地，将在制造图10的第一封装1001的上下文中描述图13A-13B。图13A-13B可被用于制造扇出晶片级封装(FOWLP)。
应当注意，图13A-13B的序列可以组合一个或多个阶段以简化和/或阐明用于提供封装的序列。在一些实现中，可改变或修改这些工艺的顺序。
如图13A中所示，阶段1解说了第一管芯811耦合至载体1300之后的状态。第一管芯811包括焊盘813以及至少一个钝化层814。载体1300可以是粘合胶带层。
阶段2解说了包封层816形成在第一管芯811上方之后的状态。包封层816可至少部分地包封第一管芯811。包封层816被形成为使得包封层816的表面与第一管芯811的背侧表面基本上共面。在一些实现中，可在第一管芯811周围不同地形成包封层816。
阶段3解说了第一管芯811和包封层816与载体1300解耦(例如，分离)之后的状态。
阶段4解说了第一介电层812a和第一重分布层815a形成在第一管芯811和包封层816上方之后的状态。在第一管芯811的钝化层814上方形成第一介电层812a。第一重分布层815a被形成为使得第一重分布层815a耦合至第一管芯811的焊盘813。
阶段5解说了第二介电层812b形成在第一介电层812a和第一重分布层815a上方之后的状态。阶段5还解说了第二重分布层815b形成在第一重分布层815a上方并耦合至第一重分布层815a之后的状态。第一重分布层815a和第二重分布层815b可以表示重分布层815。
如图13B中所示，阶段6解说了第三介电层812c形成在第二介电层812b和第二重分布层815b上方之后的状态。阶段6还解说了UBM层819形成在第二重分布层815b上方并耦合至第二重分布层815b之后的状态。第一介电层812a、第二介电层812b和第三介电层812c可以表示介电层812。
阶段7解说了多个焊球251耦合至UBM层819之后的状态。在一些实现中，UBM层819可以是可任选的。在此类实例中，多个焊球851可耦合至重分布层815。
阶段8解说了在包封层816中形成至少一个空腔1317之后的状态。不同实现可不同地形成包封层816中的空腔1317。激光工艺和/或光刻工艺可被用于形成空腔1317。阶段8解说了包括介电层812、重分布层815和UBM层819的第一重分布部分810。
阶段9解说了在包封层816的空腔1317中形成多个互连1017之后的状态。该多个互连1017可包括通孔。镀敷工艺可被用来形成多个互连1017。
阶段10解说了至少一个间隙控制器270耦合至第一管芯811(例如，第一管芯811的背侧表面)之后的状态。在一些实现中，阶段14解说了包括第一重分布部分810、第一管芯811、包封层816、多个互连1017和至少一个间隙控制器270的第一封装1001。
在一些实现中，在晶片上并发地制造若干第一封装，并且执行切单过程以将晶片切割成个体封装。
用于制造包括间隙控制器的层叠封装(PoP)器件的示例性序列
在一些实现中，提供/制造包括间隙控制器的层叠封装(PoP)器件包括若干工艺。图14解说了用于提供/制造包括间隙控制器的层叠封装(PoP)器件的示例性序列。在一些实现中，图14的序列可被用于制造图10的包括间隙控制器的层叠封装(PoP)器件和/或本公开中所描述的其他层叠封装(PoP)器件。然而，出于简化目的，将在提供/制造图10的层叠封装(PoP)器件的上下文中描述图14。
应当注意，图14的序列可以组合一个或多个阶段以简化和/或阐明用于提供层叠封装(PoP)器件的序列。在一些实现中，可改变或修改这些工艺的顺序。
如图14中所示，阶段1解说了提供第一封装1001之后的状态。第一封装1001可以是扇出晶片级封装(FOWLP)。第一封装1001包括第一重分布部分810、至少一个重分布层815、至少一个UBM层819、第一管芯811、焊盘813和间隙控制器270。图13A-13B解说了用于制造第一封装1001的序列的示例。
阶段2解说了第二封装902通过多个封装互连227耦合至第一封装1001之后的状态。第二封装902包括第二重分布部分920、至少一个重分布层925、至少一个UBM层929、第二管芯921和焊盘923。第二封装902还可包括多个封装互连227。该多个封装互连227包括焊料互连(例如，焊球)。
阶段3解说了在第一封装1001与第二封装902之间提供(例如，形成)第一包封层216之后的状态。阶段3可解说包括第一封装1001和第二封装902的层叠封装(PoP)器件1000。第一封装1001包括第一管芯811、间隙控制器270和第一包封层216。第二封装902可包括第二重分布部分920。
如阶段3处所示，第一包封层216形成在第一封装1001的第一管芯811的背侧表面与第二封装902的第二重分布部分920的底表面之间。
用于制造包括间隙控制器的层叠封装(PoP)器件的示例性方法
在一些实现中，提供/制造包括间隙控制器的层叠封装(PoP)包括若干工艺。图15解说了用于提供/制造包括间隙控制器的层叠封装(PoP)的方法的示例性流程图。在一些实现中，图15的方法可被用于提供/制造图2、6–10的包括间隙控制器的层叠封装(PoP)和/或本公开中所描述的其他层叠封装(PoP)器件。然而，出于简化目的，将在提供/制造图2的器件封装的上下文中描述图15。
应当注意，图15的流程图可以组合一个或多个工艺以简化和/或阐明用于提供层叠封装(PoP)器件的方法。在一些实现中，可改变或修改这些工艺的顺序。
该方法(在1505)形成包括第一电子封装组件(例如，第一管芯)的第一集成电路(IC)封装。在图11A-11C和13A-13B中解说和描述了形成第一集成电路(IC)封装的示例。在一些实现中，第一集成电路(IC)封装可包括扇出晶片级封装(FOWLP)。第一集成电路(IC)封装可包括封装基板或重分布部分。第一集成电路(IC)封装可包括包封层。第一封装(例如，第一集成电路(IC)封装)的示例包括第一封装201、第一封装601、第一封装701、第一封装801和第一封装1001。
该方法(在1510)在第一集成电路(IC)封装上方提供至少一个间隙控制器。间隙控制器可被提供并且耦合至第一管芯(例如，第一管芯211的背侧表面的中心之上或周围)。间隙控制器的示例包括间隙控制器270、间隙控制器370、间隙控制器470和间隙控制器570。
该方法(在1515)形成包括第二管芯的第二集成电路(IC)封装。在图11A-11C和13A-13B中解说和描述了形成第二集成电路(IC)封装的示例。在一些实现中，第二集成电路(IC)封装可包括扇出晶片级封装(FOWLP)。第二集成电路(IC)封装可包括封装基板或重分布部分。第二集成电路(IC)封装可包括包封层。第二封装(例如，第二集成电路(IC)封装)的示例包括第二封装202和第二封装902。
该方法(在1520)通过多个封装互连(例如，多个封装互连227)将第二集成电路(IC)封装耦合至第一集成电路(IC)封装。
该方法可任选地(在1525)在第一集成电路(IC)封装与第二集成电路(IC)封装之间形成第一包封层。具体地，在第一封装的第一管芯与第二封装(例如，第二封装的第二封装基板、第二封装的第二重分布部分)之间形成第一包封层(例如，第一包封层216)。
示例性电子设备
图16解说了可集成有前述集成器件、半导体器件、集成电路、管芯、中介体、封装或层叠封装(PoP)中的任何一者的各种电子设备。例如，移动电话设备1602、膝上型计算机设备1604、固定位置终端设备1606、可穿戴设备1608可包括如本文中所描述的集成器件1600。集成器件1600可以是例如本文描述的集成电路、管芯、集成器件、集成器件封装、集成电路器件、器件封装、集成电路(IC)封装、层叠封装器件中的任一者。图16中所解说的设备1602、1604、1606、1608仅是示例性的。其他电子设备也能以集成器件1600为其特征，此类电子设备包括但不限于设备(例如，电子设备)群，该设备群包括移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位系统(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读取装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备(例如，手表、眼镜)、物联网(IoT)设备、服务器、路由器、机动车(例如，自主车辆)中实现的电子设备、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图2、3、4、5、6、7、8、9、10、11A-11C、12、13A-13B、14、15、和/或16中所解说的一个或多个组件、过程、特征和/或功能可被重新安排和/或组合成单个的组件、过程、特征或功能，或者可被实施在若干组件、过程、或功能中。也可添加附加的元件、组件、过程、和/或功能而不会脱离本公开。还应当注意，本公开中的图2、3、4、5、6、7、8、9、10、11A-11C、12、13A-13B、14、15、和/或16及其相应的描述并不限于管芯和/或IC。在一些实现中，图2、3、4、5、6、7、8、9、10、11A-11C、12、13A-13B、14、15、和/或16及其相应的描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，器件可包括管芯、集成器件、管芯封装、集成电路(IC)、器件封装、集成电路(IC)封装、晶片、半导体器件、层叠封装(PoP)器件、和/或中介体。
措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指代两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还注意到，本文包含的各种公开可能是作为被描绘为流程图、流图、结构图或框图的过程来描述的。尽管流程图可能会将各操作描述为顺序过程，但是这些操作中的许多操作能够并行或并发地执行。另外，这些操作的次序可被重新安排。过程在其操作完成时终止。
本文中所描述的本公开的各种特征可实现于不同系统中而不会脱离本公开。应当注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (30)

1.一种层叠封装(PoP)器件，包括：
第一封装，其包括第一电子封装组件；
第二封装，其耦合至所述第一封装；以及
至少一个间隙控制器，其位于所述第一封装与所述第二封装之间，其中所述至少一个间隙控制器被配置成提供所述第一封装与所述第二封装之间的最小间隙。
2.如权利要求1所述的层叠封装(PoP)，其特征在于，所述至少一个间隙控制器耦合至所述第一封装、但是不与所述第二封装耦合。
3.如权利要求1所述的层叠封装(PoP)，其特征在于，所述第一电子封装组件包括第一管芯。
4.如权利要求1所述的层叠封装(PoP)，其特征在于，所述至少一个间隙控制器位于所述第一封装的中心之上或周围。
5.如权利要求1所述的层叠封装(PoP)，其特征在于，所述至少一个间隙控制器位于所述第一电子封装组件的中心之上或周围。
6.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述第二封装包括第二封装基板，并且所述至少一个间隙控制器位于所述第一电子封装组件与所述第二封装基板之间。
7.如权利要求6所述的层叠封装(PoP)器件，其特征在于，进一步包括在所述第一电子封装组件与所述第二封装之间形成的第一包封层，其中所述第一包封层形成在所述第一电子封装组件与所述第二封装基板之间。
8.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述第二封装包括第二重分布部分，并且所述至少一个间隙控制器位于所述第一电子封装组件与所述第二重分布部分之间。
9.如权利要求8所述的层叠封装(PoP)器件，其特征在于，进一步包括在所述第一电子封装组件与所述第二封装之间形成的第一包封层，其中所述第一包封层形成在所述第一电子封装组件与所述第二重分布部分之间。
10.如权利要求1所述的层叠封装(PoP)器件，其特征在于，进一步包括填充所述第一电子封装组件与所述第二封装之间的至少大部分间隔的第一包封层。
11.如权利要求1所述的层叠封装(PoP)器件，其特征在于，进一步包括至少部分地包封所述至少一个间隙控制器的第一包封层。
12.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述至少一个间隙控制器占据少于所述第一电子封装组件与所述第二封装之间的基本上全部间隔。
13.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述至少一个间隙控制器包括间隔物和/或粘合层。
14.如权利要求1所述的层叠封装(PoP)器件，其特征在于，所述层叠封装(PoP)器件被纳入到从包括以下各项的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(IoT)设备、膝上型计算机、服务器、以及机动车中的设备。
15.一种装置，包括：
第一封装，其包括第一电子封装组件；
第二封装，其耦合至所述第一封装；以及
用于间隙控制的装置，其被配置成提供所述第一封装与所述第二封装之间的最小间隙，其中所述用于间隙控制的装置位于所述第一封装与所述第二封装之间。
16.如权利要求15所述的装置，其特征在于，所述用于间隙控制的装置耦合至所述第一封装、但是不与所述第二封装耦合。
17.如权利要求15所述的装置，其特征在于，所述第一电子封装组件包括第一管芯。
18.如权利要求15所述的装置，其特征在于，所述用于间隙控制的装置位于所述第一封装的中心之上或周围。
19.如权利要求15所述的装置，其特征在于，所述用于间隙控制的装置位于所述第一电子封装组件的中心之上或周围。
20.如权利要求15所述的装置，其特征在于，所述第二封装包括第二封装基板，并且所述用于间隙控制的装置位于所述第一电子封装组件与所述第二封装基板之间。
21.如权利要求20所述的装置，其特征在于，进一步包括在所述第一电子封装组件与所述第二封装之间形成的第一包封层，其中所述第一包封层形成在所述第一电子封装组件与所述第二封装基板之间。
22.如权利要求15所述的装置，其特征在于，所述第二封装包括第二重分布部分，并且所述用于间隙控制的装置位于所述第一电子封装组件与所述第二重分布部分之间。
23.如权利要求22所述的装置，其特征在于，进一步包括在所述第一电子封装组件与所述第二封装之间形成的第一包封层，其中所述第一包封层形成在所述第一电子封装组件与所述第二重分布部分之间。
24.如权利要求11所述的装置，其特征在于，所述用于间隙控制的装置包括间隔物和/或粘合层。
25.如权利要求11所述的装置，其特征在于，所述装置被纳入到从包括以下各项的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、物联网(IoT)设备、膝上型计算机、服务器、以及机动车中的设备。
26.一种用于制造层叠封装(PoP)器件的方法，包括：
提供第一封装，其中提供所述第一封装包括提供第一电子封装组件；
将第二封装耦合至所述第一封装；以及
提供所述第一封装与所述第二封装之间的至少一个间隙控制器，其中所述至少一个间隙控制器被配置成提供所述第一封装与所述第二封装之间的最小间隙。
27.如权利要求26所述的方法，其特征在于，提供所述第一封装与所述第二封装之间的所述至少一个间隙控制器包括：将所述至少一个间隙控制器耦合至所述第一封装、但是不耦合至所述第二封装。
28.如权利要求26所述的方法，其特征在于，提供所述第一电子封装组件包括：提供第一管芯。
29.如权利要求26所述的方法，其特征在于，提供所述第一封装与所述第二封装之间的所述至少一个间隙控制器包括：在所述第一封装的中心之上或周围提供所述至少一个间隙控制器。
30.如权利要求26所述的方法，其特征在于，提供所述第一封装与所述第二封装之间的所述至少一个间隙控制器包括：在所述第一电子封装组件的中心之上或周围提供所述至少一个间隙控制器。
CN201680057329.9A 2015-10-02 2016-09-29 包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件 Active CN108140639B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562236696P 2015-10-02 2015-10-02
US62/236,696 2015-10-02
US15/069,525 2016-03-14
US15/069,525 US9947642B2 (en) 2015-10-02 2016-03-14 Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
PCT/US2016/054552 WO2017059141A1 (en) 2015-10-02 2016-09-29 PACKAGE-ON-PACKAGE (PoP) DEVICE COMPRISING A GAP CONTROLLER BETWEEN INTEGRATED CIRCUIT (IC) PACKAGES

Publications (2)

Publication Number Publication Date
CN108140639A true CN108140639A (zh) 2018-06-08
CN108140639B CN108140639B (zh) 2021-02-26

Family

ID=57113809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680057329.9A Active CN108140639B (zh) 2015-10-02 2016-09-29 包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件

Country Status (7)

Country Link
US (1) US9947642B2 (zh)
EP (1) EP3357087B1 (zh)
JP (1) JP2018530160A (zh)
KR (1) KR20180064402A (zh)
CN (1) CN108140639B (zh)
BR (1) BR112018006678A2 (zh)
WO (1) WO2017059141A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660725A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 具有可控间隙的扇出封装件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
KR20180117238A (ko) * 2017-04-18 2018-10-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102427557B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 패키지
JP6917295B2 (ja) * 2017-12-25 2021-08-11 新光電気工業株式会社 電子部品内蔵基板、シート基板
US11127604B2 (en) * 2018-01-05 2021-09-21 Innolux Corporation Manufacturing method of semiconductor device
KR102573760B1 (ko) * 2018-08-01 2023-09-04 삼성전자주식회사 반도체 패키지
US10825774B2 (en) * 2018-08-01 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor package
JP7163162B2 (ja) * 2018-12-10 2022-10-31 新光電気工業株式会社 半導体パッケージ
KR102565715B1 (ko) * 2019-05-03 2023-08-10 삼성전자주식회사 반도체 패키지
US11610864B2 (en) * 2019-09-09 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method of forming the same
US20210280507A1 (en) * 2020-03-05 2021-09-09 Qualcomm Incorporated Package comprising dummy interconnects
KR20220085624A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
US11948909B2 (en) * 2022-01-12 2024-04-02 Qualcomm Incorporated Package comprising spacers between integrated devices

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038355A1 (en) * 2001-08-24 2003-02-27 Derderian James M. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US6933597B1 (en) * 2002-07-09 2005-08-23 National Semiconductor Corporation Spacer with passive components for use in multi-chip modules
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20070013060A1 (en) * 2004-05-24 2007-01-18 Chippac, Inc Stacked Semiconductor Package having Adhesive/Spacer Structure and Insulation
WO2008074185A1 (en) * 2006-12-19 2008-06-26 Intel Corporation Integrated circuit package and its manufacturing method, memory system
CN101221945A (zh) * 2007-01-09 2008-07-16 力成科技股份有限公司 可重复堆叠的封装体
US20100025837A1 (en) * 2006-10-24 2010-02-04 Lintec Corporation Composite semiconductor device, semiconductor package and spacer sheet used in the same, and method for manufacturing composite semiconductor device
CN103811430A (zh) * 2012-11-08 2014-05-21 台湾积体电路制造股份有限公司 层叠封装结构及其形成方法
CN104704631A (zh) * 2012-10-08 2015-06-10 高通股份有限公司 堆叠式多芯片集成电路封装
TW201537719A (zh) * 2014-03-28 2015-10-01 J Devices Corp 堆疊型半導體封裝

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885093B2 (en) 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
JP2004296897A (ja) * 2003-03-27 2004-10-21 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20050224959A1 (en) 2004-04-01 2005-10-13 Chippac, Inc Die with discrete spacers and die spacing method
US7116002B2 (en) 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
KR100698527B1 (ko) 2005-08-11 2007-03-22 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
KR100784498B1 (ko) 2006-05-30 2007-12-11 삼성전자주식회사 적층 칩과, 그의 제조 방법 및 그를 갖는 반도체 패키지
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
TWI342603B (en) 2006-11-22 2011-05-21 Advanced Semiconductor Eng Package assembly whose spacer has through hole
HUE048827T2 (hu) 2009-07-30 2020-08-28 Qualcomm Inc Egytokos rendszerek
US20140367854A1 (en) 2013-06-17 2014-12-18 Broadcom Corporation Interconnect structure for molded ic packages
US9362233B2 (en) 2013-06-29 2016-06-07 Intel IP Corporation Radio frequency shielding within a semiconductor package
CN104465427B (zh) 2013-09-13 2018-08-03 日月光半导体制造股份有限公司 封装结构及半导体工艺

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030038355A1 (en) * 2001-08-24 2003-02-27 Derderian James M. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US6933597B1 (en) * 2002-07-09 2005-08-23 National Semiconductor Corporation Spacer with passive components for use in multi-chip modules
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20070013060A1 (en) * 2004-05-24 2007-01-18 Chippac, Inc Stacked Semiconductor Package having Adhesive/Spacer Structure and Insulation
US20070018296A1 (en) * 2004-05-24 2007-01-25 Chippac, Inc Stacked Semiconductor Package having Adhesive/Spacer Structure and Insulation
US20100025837A1 (en) * 2006-10-24 2010-02-04 Lintec Corporation Composite semiconductor device, semiconductor package and spacer sheet used in the same, and method for manufacturing composite semiconductor device
WO2008074185A1 (en) * 2006-12-19 2008-06-26 Intel Corporation Integrated circuit package and its manufacturing method, memory system
CN101221945A (zh) * 2007-01-09 2008-07-16 力成科技股份有限公司 可重复堆叠的封装体
CN104704631A (zh) * 2012-10-08 2015-06-10 高通股份有限公司 堆叠式多芯片集成电路封装
CN103811430A (zh) * 2012-11-08 2014-05-21 台湾积体电路制造股份有限公司 层叠封装结构及其形成方法
TW201537719A (zh) * 2014-03-28 2015-10-01 J Devices Corp 堆疊型半導體封裝

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660725A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 具有可控间隙的扇出封装件
US11075151B2 (en) 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
CN110660725B (zh) * 2018-06-29 2022-04-01 台湾积体电路制造股份有限公司 具有可控间隙的扇出封装件
US11854955B2 (en) 2018-06-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff

Also Published As

Publication number Publication date
CN108140639B (zh) 2021-02-26
JP2018530160A (ja) 2018-10-11
US9947642B2 (en) 2018-04-17
EP3357087B1 (en) 2019-09-11
BR112018006678A2 (pt) 2018-10-09
EP3357087A1 (en) 2018-08-08
WO2017059141A1 (en) 2017-04-06
KR20180064402A (ko) 2018-06-14
US20170098633A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
CN108140639A (zh) 包括集成电路(IC)封装之间的间隙控制器的层叠封装(PoP)器件
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
TWI606559B (zh) 半導體封裝及其製造方法
US7816183B2 (en) Method of making a multi-layered semiconductor device
TWI529851B (zh) Manufacturing method of semiconductor device
CN103715166A (zh) 用于部件封装件的装置和方法
US9793251B2 (en) Semiconductor package and manufacturing method thereof
CN104025288A (zh) 半导体封装及其制造方法
CN107808880B (zh) 半导体装置的制造方法
US9443823B2 (en) Semiconductor device including filling material provided in space defined by three semiconductor chips
US9640414B2 (en) Method of manufacturing semiconductor device
CN104064486A (zh) 半导体装置以及层叠型半导体装置的制造方法
JP2007123454A (ja) 半導体装置及びその製造方法
US7615858B2 (en) Stacked-type semiconductor device package
CN102646663B (zh) 半导体封装件
US8293575B2 (en) Manufacturing method of semiconductor device
CN110534506A (zh) 半导体器件层叠封装件、半导体器件封装件及其制造方法
US20130015570A1 (en) Stacked semiconductor package and manufacturing method thereof
US20170069564A1 (en) Semiconductor package and method of manufacturing the same
KR101550496B1 (ko) 적층형 반도체패키지 및 그 제조방법
KR101474189B1 (ko) 집적회로 패키지
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
JP2014192171A (ja) 半導体装置及びその製造方法
KR20080051658A (ko) 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant