CN104981102A - 一种多芯片嵌入式的柔性电路板及其制造方法 - Google Patents
一种多芯片嵌入式的柔性电路板及其制造方法 Download PDFInfo
- Publication number
- CN104981102A CN104981102A CN201410143973.0A CN201410143973A CN104981102A CN 104981102 A CN104981102 A CN 104981102A CN 201410143973 A CN201410143973 A CN 201410143973A CN 104981102 A CN104981102 A CN 104981102A
- Authority
- CN
- China
- Prior art keywords
- copper foil
- chip
- base material
- gunless
- bisurface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种多芯片嵌入式的柔性电路板及其制造方法,所述柔性电路板包括:双面铜箔无胶基材,所述双面铜箔无胶基材包括相互固定的第一铜箔和第二铜箔,所述第一铜箔和第二铜箔上均形成有电路图案,所述第一铜箔和第二铜箔上的电路图案通过金属化微孔进行连通;所述第一铜箔上至少安装有两个芯片;所述双面铜箔无胶基材至少部分折弯并封胶固定,以使一部分所述芯片堆叠于另一部分所述芯片上。所述方法为制备前述产品的方法。本发明具有减小产品体积的有益效果。
Description
技术领域
本发明涉及嵌入式芯片,尤其是涉及一种多芯片嵌入式的柔性电路板及其制造方法。
背景技术
随着信息电子产品轻薄、短小,具备轻质,超薄柔性封装芯片的COF(Chip On Flex or Chip On Film,覆晶薄膜:将IC固定于柔性线路板上晶粒软膜构装技术,是运用软质附加电路板作封装芯片载体将芯片与软性基板电路接合的技术。)可挠曲形状自由度大趋势,以便携、集成、体积小终端产品迈进,广泛应用于移动电话、数字摄录机、数字相机、便携计算机等,需要用于高密度多层结构柔性电路基板技术来安装搭载多芯片、多叠层芯片使柔性基板趋向于以多层机构来堆叠芯片形成嵌入式互连互通,超薄多层柔性电路基板。
发明内容
本发明所要解决的技术问题是,提出一种多芯片嵌入式的柔性电路板及其制造方法,以迎合产品微型化的需求。
本发明通过下述手段解决前述技术问题:
一种多芯片嵌入式的柔性电路板,包括:
双面铜箔无胶基材,所述双面铜箔无胶基材包括相互固定的第一铜箔和第二铜箔,所述第一铜箔和第二铜箔上均形成有电路图案,所述第一铜箔和第二铜箔上的电路图案通过金属化微孔进行连通;
所述第一铜箔上至少安装有两个芯片;
所述双面铜箔无胶基材至少部分折弯并封胶固定,以使一部分所述芯片堆叠于另一部分所述芯片上。
优选地:
所述第一铜箔上安装有三个芯片,包括安装在第一铜箔中部的第二芯片和分别安装在所述第二芯片两侧的第一芯片和第三芯片;所述双面铜箔无胶基材在所述第一芯片与第二芯片之间的位置、第二芯片与第三芯片之间的位置均折弯,使 得所述第一芯片和第三芯片均堆叠于所述第二芯片之上。
所述第一铜箔层和第二铜箔层之间设置有散热介质层。
相互堆叠的所述芯片之间还设有层叠层。
所述芯片是通过非导电性封装材料和/或多层异方形功能导电膜安装在所述第一铜箔上。
一种多芯片嵌入式的柔性电路板的制造方法,包括以下步骤:
S1、在双面铜箔无胶基材上形成连通第一铜箔和第二铜箔的金属化孔,并分别在第一铜箔和第二铜箔上形成电路图案;
S2、在第一铜箔上实装至少两个芯片;
S3、将双面铜箔无胶基材折弯以使一部分所述芯片堆叠于另一部分所述芯片上;
S4、将折弯后的双面铜箔无胶基材进行固定并封装形成多芯片嵌入式的柔性电路板。
优选地:
所述第一铜箔层和第二铜箔层之间设置有散热介质层。该散热介质层优选含有Al2o3、Nsio2、Sio2和钙化物中的一种或两种以上,以获得优良的散热效果。
所述步骤S1包括:
S101、在双面铜箔无胶基材上进行镭射微孔加工形成微孔;
S102、对所述微孔进行等离子清洗处理以去除渣滓;
S103、对微孔进行金属化处理连通第一铜箔和第二铜箔;
S104、在第一铜箔和第二铜箔的表面制作电路图案;
S105、于电路图案上涂布阻焊层使之绝缘;
S106、去除部分阻焊层露出所述电路图案,并对露出的电路图案进行镍钯金表面处理以便于芯片实装。
与现有技术相比,本发明采用双面铜箔无胶基材制作基板,发挥无胶材料高柔软高稳定性的特点,在芯片封装后进行弯折堆叠,大大减小了产品的面积,功能高度集成化,产品封装固定后可以进行二次的开发利用。拥有广阔的应用前景。
附图说明
图1是本发明具体实施例的多芯片嵌入式的柔性电路板的结构示意图;
图2是图1的柔性电路板制造时的折弯过程原理图。
具体实施方式
下面结合优选的实施方式对本发明作进一步说明。
如图1所示,一种多芯片嵌入式的柔性电路板,包括:
双面铜箔无胶基材,该双面铜箔无胶基材包括相互固定的第一铜箔101和第二铜箔102,第一铜箔101和第二铜箔102上均形成有电路图案,第一铜箔101和第二铜箔102上的电路图案通过金属化微孔进行连通;在图1所示的实施例中第一铜箔101和第二铜箔102之间还设有散热介质层,以保证产品的散热性能,提高产品稳定性,以期适应高功率工作;
第一铜箔101上至少安装有的两个芯片,本实施例设有三个芯片,分别为第一芯片201、第二芯片202和第三芯片203,其中,第二芯片202为一个较大的芯片,其安装在第一铜箔101的中部,第一芯片201和第三芯片203相比于第二芯片202体积较小,两者分别安装在第二芯片202的两侧;
双面铜箔无胶基材至少部分折弯并封胶固定,以使一部分所述芯片堆叠于另一部分所述芯片上。在图1所示的实施例中,第一芯片201与第二芯片202之间的位置、第二芯片202和第三芯片203之间的位置均折弯180度,折弯后第一芯片201、第三芯片203均堆叠在第三芯片203上,三个芯片被包围在双铜箔无胶基材之内,在图1所示的实施例中,相互堆叠的芯片之间、以及折弯后的第一铜箔所包围的空间内还设有层叠层300,层叠层的主要作用在于封装固定以使产品实体化,其包括封装芯片的填充胶,弯折固定时使用的热固胶,以及填充空白缝隙用的灌封胶,层叠层可采用散热性能好的材料,以优化产品的散热性。所述散热介质层优选含有Al2o3、Nsio2、Sio2和钙化物中的一种或两种以上,以获得优良的散热效果。
优选的实施例中,芯片是通过非导电性封装材料(英文全称:Non-Conductive Paste,缩写:NCP)和/或多层异方形功能导电膜(英文全称:Adhesive Conductive Action Film,缩写ACAF)安装在所述第一铜箔上。如采用有胶基材,因为介质材料层不单一,介电常数会有变化,信号在传输时损耗较无胶材要大,会使得产品可靠性大打折扣,影响产品性能,本优选实施例能够避免有胶基材的上述缺陷。
本实施例的上述多芯片嵌入式的柔性电路板可采用下述方法制造:
步骤1、COF基板制作
在双面铜箔无胶基材上形成连通第一铜箔和第二铜箔的金属化孔,并分别在第一铜箔和第二铜箔上形成电路图案。具体包括以下步骤:
S101、在双面铜箔无胶基材上进行镭射微孔加工形成微孔;
S102、对所述微孔进行等离子清洗处理以去除渣滓;
S103、对微孔进行金属化处理连通第一铜箔和第二铜箔;
S104、在第一铜箔和第二铜箔的表面制作电路图案;
S105、于电路图案上涂布阻焊层使之绝缘;
S106、去除部分阻焊层露出所述电路图案,并对露出的电路图案进行镍钯金表面处理以便于芯片实装。
步骤2、芯片实装
S201、对COF基板进行氮气保护烘烤;
S202、采用夹具固定COF基板,在COF基板上贴合ACAF,通过ACAF结合,绑定封装芯片与COF基板上,然后进行封装品质检测;
S203、对搭载好多芯片的COF基板进行ICT功能测试;
S204、弯折堆叠搭载芯片的COF基板并点胶固定,如图2所示,图中箭头方向为折弯方向;
S205、在基板和芯片间填入填充胶,灌封形成多芯片嵌入式基板,优选实施例中,本步骤在封胶还包括制作层叠层的步骤。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说,在不脱离本发明构思的前提下,还可以做出若干等同替代或明显变型,而且性能或用途相同,都应当视为属于本发明的保护范围。
Claims (8)
1.一种多芯片嵌入式的柔性电路板,其特征在于,包括:
双面铜箔无胶基材,所述双面铜箔无胶基材包括相互固定的第一铜箔和第二铜箔,所述第一铜箔和第二铜箔上均形成有电路图案,所述第一铜箔和第二铜箔上的电路图案通过金属化微孔进行连通;
所述第一铜箔上至少安装有两个芯片;
所述双面铜箔无胶基材至少部分折弯并封胶固定,以使一部分所述芯片堆叠于另一部分所述芯片上。
2.根据权利要求1所述的多芯片嵌入式的柔性电路板,其特征在于:
所述第一铜箔上安装有三个芯片,包括安装在第一铜箔中部的第二芯片和分别安装在所述第二芯片两侧的第一芯片和第三芯片;所述双面铜箔无胶基材在所述第一芯片与第二芯片之间的位置、第二芯片与第三芯片之间的位置均折弯,使得所述第一芯片和第三芯片均堆叠于所述第二芯片之上。
3.根据权利要求1或2所述的多芯片嵌入式的柔性电路板,其特征在于:所述第一铜箔层和第二铜箔层之间设置有散热介质层。
4.根据权利要求1或2所述的多芯片嵌入式的柔性电路板,其特征在于:相互堆叠的所述芯片之间还设有层叠层。
5.根据权利要求1或2所述的多芯片嵌入式的柔性电路板,其特征在于:所述芯片是通过非导电性封装材料和/或多层异方形功能导电膜安装在所述第一铜箔上。
6.一种多芯片嵌入式的柔性电路板的制造方法,其特征在于,包括以下步骤:
S1、在双面铜箔无胶基材上形成连通第一铜箔和第二铜箔的金属化孔,并分别在第一铜箔和第二铜箔上形成电路图案;
S2、在第一铜箔上实装至少两个芯片;
S3、将双面铜箔无胶基材折弯以使一部分所述芯片堆叠于另一部分所述芯片上;
S4、将折弯后的双面铜箔无胶基材进行固定并封装形成多芯片嵌入式的柔性电路板。
7.根据权利要求6所述的制造方法,其特征在于:
所述第一铜箔层和第二铜箔层之间设置有散热介质层。
8.根据权利要求6所述的制造方法,其特征在于,所述步骤S1包括:
S101、在双面铜箔无胶基材上进行镭射微孔加工形成微孔;
S102、对所述微孔进行等离子清洗处理以去除渣滓;
S103、对微孔进行金属化处理连通第一铜箔和第二铜箔;
S104、在第一铜箔和第二铜箔的表面制作电路图案;
S105、于电路图案上涂布阻焊层使之绝缘;
S106、去除部分阻焊层露出所述电路图案,并对露出的电路图案进行镍钯金表面处理以便于芯片实装。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410143973.0A CN104981102B (zh) | 2014-04-10 | 2014-04-10 | 一种多芯片嵌入式的柔性电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410143973.0A CN104981102B (zh) | 2014-04-10 | 2014-04-10 | 一种多芯片嵌入式的柔性电路板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104981102A true CN104981102A (zh) | 2015-10-14 |
CN104981102B CN104981102B (zh) | 2018-09-18 |
Family
ID=54277039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410143973.0A Expired - Fee Related CN104981102B (zh) | 2014-04-10 | 2014-04-10 | 一种多芯片嵌入式的柔性电路板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104981102B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107204333A (zh) * | 2017-05-23 | 2017-09-26 | 华进半导体封装先导技术研发中心有限公司 | 一种柔性基板封装结构及其封装方法 |
CN108307584A (zh) * | 2017-01-13 | 2018-07-20 | 株式会社村田制作所 | 元器件模块 |
CN112289185A (zh) * | 2020-10-26 | 2021-01-29 | 武汉华星光电半导体显示技术有限公司 | 显示模组 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1219095A (zh) * | 1997-11-27 | 1999-06-09 | 日本电气株式会社 | 其上设置有电子部件的柔性印刷电路板单元 |
CN1339243A (zh) * | 1999-10-01 | 2002-03-06 | 精工爱普生株式会社 | 布线基板、半导体装置及其制造、检测和安装方法、电路基板和电子装置 |
CN1694600A (zh) * | 2005-05-25 | 2005-11-09 | 友达光电股份有限公司 | 双面软性印刷电路板 |
CN1744795A (zh) * | 2004-08-31 | 2006-03-08 | 索尼株式会社 | 电路器件及其制造方法 |
CN1795555A (zh) * | 2003-06-02 | 2006-06-28 | 英特尔公司 | 折叠封装上的选择性参考平面桥路 |
CN101853789A (zh) * | 2010-05-07 | 2010-10-06 | 深圳丹邦科技股份有限公司 | 一种柔性封装载板焊盘金手指制作方法 |
-
2014
- 2014-04-10 CN CN201410143973.0A patent/CN104981102B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1219095A (zh) * | 1997-11-27 | 1999-06-09 | 日本电气株式会社 | 其上设置有电子部件的柔性印刷电路板单元 |
CN1339243A (zh) * | 1999-10-01 | 2002-03-06 | 精工爱普生株式会社 | 布线基板、半导体装置及其制造、检测和安装方法、电路基板和电子装置 |
CN1795555A (zh) * | 2003-06-02 | 2006-06-28 | 英特尔公司 | 折叠封装上的选择性参考平面桥路 |
CN1744795A (zh) * | 2004-08-31 | 2006-03-08 | 索尼株式会社 | 电路器件及其制造方法 |
CN1694600A (zh) * | 2005-05-25 | 2005-11-09 | 友达光电股份有限公司 | 双面软性印刷电路板 |
CN101853789A (zh) * | 2010-05-07 | 2010-10-06 | 深圳丹邦科技股份有限公司 | 一种柔性封装载板焊盘金手指制作方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108307584A (zh) * | 2017-01-13 | 2018-07-20 | 株式会社村田制作所 | 元器件模块 |
CN107204333A (zh) * | 2017-05-23 | 2017-09-26 | 华进半导体封装先导技术研发中心有限公司 | 一种柔性基板封装结构及其封装方法 |
CN107204333B (zh) * | 2017-05-23 | 2019-08-09 | 华进半导体封装先导技术研发中心有限公司 | 一种柔性基板封装结构的封装方法 |
CN112289185A (zh) * | 2020-10-26 | 2021-01-29 | 武汉华星光电半导体显示技术有限公司 | 显示模组 |
CN112289185B (zh) * | 2020-10-26 | 2021-11-23 | 武汉华星光电半导体显示技术有限公司 | 显示模组 |
Also Published As
Publication number | Publication date |
---|---|
CN104981102B (zh) | 2018-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090085185A1 (en) | Stack-type semiconductor package, method of forming the same and electronic system including the same | |
US8178960B2 (en) | Stacked semiconductor package and method of manufacturing thereof | |
US9179549B2 (en) | Packaging substrate having embedded passive component and fabrication method thereof | |
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
US10651146B2 (en) | Chip packaging structure and manufacturing method for the same | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
JP2006310800A (ja) | 回路装置 | |
US9099450B2 (en) | Package structure and method for manufacturing same | |
JP2010103475A (ja) | 半導体マルチチップパッケージ | |
US20130329374A1 (en) | Pre-molded Cavity 3D Packaging Module with Layout | |
KR20090091114A (ko) | 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법 | |
US9305912B2 (en) | Stack package and method for manufacturing the same | |
CN104981102A (zh) | 一种多芯片嵌入式的柔性电路板及其制造方法 | |
US20090115045A1 (en) | Stacked package module and method for fabricating the same | |
CN101202259B (zh) | 芯片堆栈封装结构、内埋式芯片封装结构及其制造方法 | |
US20090184404A1 (en) | Electromagnetic shilding structure and manufacture method for multi-chip package module | |
CN104218034A (zh) | 半导体封装 | |
CN101752338A (zh) | 球栅阵列封装结构及其封装工艺 | |
CN108630626A (zh) | 无基板封装结构 | |
TWI453873B (zh) | 堆疊式半導體封裝結構 | |
US20110101510A1 (en) | Board on chip package substrate and manufacturing method thereof | |
KR20040059741A (ko) | 반도체용 멀티 칩 모듈의 패키징 방법 | |
US8697491B2 (en) | Semiconductor package and method of fabricating the same | |
CN211605137U (zh) | 一种集成多种塑封技术的超微小化sip封装产品 | |
CN103379736A (zh) | 系统级封装组件、印刷电路板组件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180918 |