CN104218034A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN104218034A
CN104218034A CN201410234591.9A CN201410234591A CN104218034A CN 104218034 A CN104218034 A CN 104218034A CN 201410234591 A CN201410234591 A CN 201410234591A CN 104218034 A CN104218034 A CN 104218034A
Authority
CN
China
Prior art keywords
chip
semiconductor packages
substrate
sub
master chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410234591.9A
Other languages
English (en)
Inventor
郑泰成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104218034A publication Critical patent/CN104218034A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Memories (AREA)
  • Wire Bonding (AREA)

Abstract

根据本发明的半导体封装包括基板；子芯片，该子芯片以面朝上的方式嵌入到所述基板上，并向所述基板的一面露出；以及主芯片，该主芯片的一面以与所述子芯片相对的方式与所述子芯片的露出部倒装焊接，并且所述主芯片的一面的两侧倒装焊接在所述基板上。

Description

半导体封装
技术领域
本发明涉及半导体封装。
背景技术
近来，安装有半导体封装的产品逐渐轻薄小型化，并且随着要求更多的功能，半导体封装技术采用如在半导体封装内安装多个半导体芯片的SIP(System in package，系统级封装)和POP(Package on package，堆叠式封装)等方式的趋势。如上所述的半导体封装为了增加容量而使堆叠的半导体芯片裸片(Die)的数量增加，但是在将半导体芯片裸片单一地进行堆叠的情况下，随着增加堆叠数量封装整体厚度也会增加，因此无法实现轻薄小型化。为了解决该问题，既能增加封装的容量也能使封装整体的厚度减小的技术已成为需要。
作为对上述的解决方案，现有一种在下部堆叠的封装的情况下在布线基板(PCB)内部上内置半导体芯片裸片的嵌入式(embedded)PCB，该嵌入式PCB通过将堆叠的半导体芯片裸片内置于布线基板的内部而减少与其对应的堆叠厚度，从而减少整体封装的厚度。另外，通过将半导体芯片裸片内置于布线基板的内部而可以使对于相应半导体的配线替换为布线基板的内部配线，从而缩短整体配线且使其单一化，提高产品的性能。
另外，如智能电话或平板电脑等移动设备产品，特别是在移动CPU/GPU设备中需要合适的存储器设备，在两个设备之间的信息传输(communication)条件对设备产品性能产生很大的影响。
由此，如现有技术文献中记载的专利文献中所公开的，现有技术中用于移动CPU/GPU与存储器之间的信息传输的连接是通过引线和基板的配线而实现，相互之间的互连线(interconnection line)变长而使互连电阻(interconnection resistance)增大，从而导致产生移动CPU/GPU与存储器之间的信号传递的速度以及可靠性降低的问题。
现有技术文献
专利文献
(专利文献1)10-1190920KR
发明内容
本发明为了解决上述现有技术的问题而提供一种半导体封装，该半导体封装使所述主芯片(CPU或GPU)与子芯片(Wide I/O DRAM)通过倒装焊接的方式直接互连，从而在相互数据传输时减小互连电阻而确保相互信号传递的速度和可靠性。
根据本发明的第一实施例的半导体封装包括：基板；子芯片，该子芯片以面朝上(face-up)的方式嵌入到所述基板中，并向所述基板的一面露出；以及主芯片，该主芯片的一面以与所述子芯片相对的方式与所述子芯片的露出部倒装焊接(flip-chip)，其中，所述主芯片为CPU或GPU，所述子芯片为存储器。
另外，所述主芯片的一面的两侧倒装焊接在所述基板上。
另外，所述半导体封装还包括成型部，该成型部用于密封所述子芯片的露出部和所述主芯片。
另外，所述成型部的上表面形成为与所述主芯片的另一面一致。
此外，所述半导体封装还包括形成在所述成型部和所述主芯片的另一面的放热板。
此外，所述半导体封装还包括通孔，该通孔与所述基板和所述放热板进行电连接，并形成在所述成型部的两侧。
此外，所述半导体封装还包括形成在布线基板的下面的第二焊料球。
此外，所述存储器为Wide I/O DRAM。
根据本发明的第二实施例的半导体封装，该半导体封装包括：基板；主芯片，该主芯片以面朝下的方式嵌入到所述基板中，并向所述基板的另一面露出；以及子芯片，该子芯片的一面以与所述主芯片相对的方式与所述主芯片的露出部倒装焊接，其中，所述主芯片为CPU或GPU，所述子芯片为存储器。
另外，所述主芯片的一面的两侧倒装焊接在所述基板上。
另外，所述存储器为Wide I/O DRAM。
另外，所述半导体封装还包括粘接层，该粘接层将所述主芯片与所述子芯片相互粘接。
另外，所述半导体封装还包括形成在所述基板的下面的第二焊料球。
此外，所述子芯片的另一面的高度低于所述第二焊料球的高度。
根据本发明，使主芯片(CPU或GPU)与子芯片(Wide I/O DRAM)通过倒装焊接的方式直接互连，从而减小相互数据传输时的互连电阻，确保相互信号传递的速度和可靠性。
另外，通过在基板中嵌入安装主芯片或子芯片的结构减少整体的封装的厚度，从而使采用半导体封装的移动产品轻薄小型化。
另外，通过将放热板形成为与半导体封装的一面接触，从而增加放热板与所述半导体封装的接触面积，提高所述半导体封装的放热效率。
另外，通过以与放热板和基板电连接的方式形成的通孔能够确保半导体封装的热放出路径，并通过将所述通孔连接到地线(GND)，从而提高半导体封装的电特性(electrical performance)。
附图说明
图1是根据本发明的第一实施例的半导体封装的剖视图。
图2是根据本发明的第二实施例的半导体封装的剖视图。
图3是根据本发明的第三实施例的半导体封装的剖视图。
附图标记说明
10、20、30   半导体封装       110        基板
111          布线端子         112        过孔
113          外部端子         120        子芯片
121          芯片焊垫         122、132   露出部
130          主芯片           131        第一焊料球
140          第二焊料球       150        树脂部
160          成型部           170        通孔
180          放热板           190        粘接层
具体实施方式
通过以下与附图相关的详细的说明和优选的实施例，本发明的目的、特定的优点以及新颖的特征会变得更加清楚。应注意，在本说明书中对各个附图的组成要素标注附图标记时，限于相同的组成要素，即使显示在不同的附图中，也尽可能标注相同的附图标记。此外，“第一”、“第二”等用语是为了将一个组成要素与其它组成要素进行区分而使用的，组成要素并不由所述用语所限制。以下，在对本发明进行说明时，将省略对有可能不必要地混淆本发明的要旨的相关技术的详细说明。
以下参照附图对本发明的优选实施例进行详细地说明。
图1是根据本发明的第一实施例的半导体封装10、20的剖视图，图2是根据本发明的第二实施例的半导体封装的剖视图。如图1和图2所示，根据本发明的第一实施例的半导体封装包括：基板110；子芯片120，该子芯片120以面朝上的方式嵌入到所述基板110中，并向所述基板110的一面露出；主芯片130，该主芯片130的一面以与所述子芯片120相对的方式与所述子芯片120的露出部122倒装焊接；成型部160，该成型部160密封所述子芯片120的露出部122和所述主芯片130；放热板180，该放热板180形成在所述成型部160和所述主芯片130的另一面；以及通孔170，该通孔170与所述基板110和所述放热板180进行电连接，并形成在所述成型部160的两侧，所述主芯片130的所述一面的两侧倒装焊接在所述基板110上。
基板110通常可以为层之间使用绝缘材料的复合高分子树脂(聚酯胶片(prepreg)，ABF(Ajinomoto Build up Film)、FR-4或BT(BismaleimideTriazine)等的环氧树脂)，但并不限于此，作为基板也可以利用覆铜箔基板。
另外，在基板110的上面形成有通过倒装焊接连接在主芯片130上的布线端子111，并在下面形成外部端子113，布线端子111与外部端子113通过过孔112相互进行电连接，外部端子113通过第二焊料球140与外部进行电连接。
另外，在基板110中以面朝上的方式安装有子芯片120，并形成有能够使子芯片120的芯片焊垫121露出的露出部122，虽然图1和图2中图示了形成为单一的绝缘层的结构，但本发明并不限定于此，即，基板110可以为包括多层或单层的绝缘层、电路层和过孔(Via)的堆叠(Build Up)层。
子芯片120以面朝上的方式嵌入(embedding)到基板110中，以通过基板110的露出部122使芯片焊垫121露出，并在基板110内的安装有子芯片120的周围形成有树脂部150以能够密封露出部122。
在此，子芯片120作为与存储器设备相关的元件可以构成为DDR或DDR2RAM，但优选为作为新一代设备用DRAM，可以为能够消耗低的电力并向移动CPU或GPU顺利地提供数据(DATA)的宽(WIDE)I/O DRAM。
主芯片130以面朝上的方式并一面与子芯片120相对地安装到基板110上，并与通过基板110的露出部122露出的子芯片120的芯片焊垫121、通过倒装焊接与子芯片120相互电连接。即，形成一种形成于主芯片130的一面的第一焊料球轴131的一部分与子芯片120的芯片焊垫121直接进行电连接的直接互连(direct interconnection)结构，其余的第一焊接球131与形成在基板110上面的布线端子111通过倒装焊接方式进行电连接。
在此，主芯片130作为与AP(application processor，应用处理器)相关的元件可以形成为移动用CPU(central processing unit，中央处理单元)或GPU(graphics processing unit，图形处理单元)。
成型部160为了从外部冲击中保护安装于基板110上的主芯片130和子芯片120，将基板110的上面完全遮盖地成型，以密封主芯片130和子芯片120的露出部122。在此，成型部160可以由环氧树脂或硅胶等常规成型材料制成，成型部160的大小和形状可以与基板对应地形成。另外，形成成型部160的方法和材料也可以由本领域技术人员利用公知的技术进行更改。
另外，成型部160在将放热板180形成为与主芯片130的另一面接触的情况下，成型部160的上面可以形成为与主芯片130的另一面一致。
放热板180形成为与主芯片130的另一面和成型部160的上面接触，具有有效地向外部放出由主芯片130产生的热的作用。在此，放热板180使用具有优秀的热导电性的物质，优选使用热导电性约为100-130W/m·K的铝，对放热板的厚度没有特别限定，可以根据用途进行多种变形。
另外，放热板180能够通过粘接剂(未图示)与主芯片130和成型部160粘接，作为粘接剂(未图示)可使用环氧粘接剂或硅酮弹性体(siliconeelastomer)等，所述粘接剂(未图示)可以分布有导热性好且具有点绝缘性的填充物(filler)。作为填充物可以使用氮化铝(AIN)、氧化铝(AL2O3)、氧化铍(BeO)、氧化硅(SiO2)或上述混合物，并优选形成约10-20μm薄的厚度以防止降低热导电效率，但并不限定于此。
通孔170形成在成型部160的两侧以与基板110的布线端子111和所述放热板180进行电连接，在通孔170的内部可以填充有包含导电性焊膏的导电性金属物质。在此，通孔170通过形成在基板110的上面的布线端子111与地线(GND)连接，从而提高半导体封装10、20的电特性，并通过形成有与放热板180和基板110电连接的结构，从而确保半导体封装10、20的热放出路径。
如上所述，半导体封装10、20将主芯片130(CPU或GPU)和子芯片120(Wide I/O DRAM)通过倒装焊接方式直接互连，从而在数据传输时减少互连阻力，提高所述半导体封装的放热效率。
图3是根据本发明的第三实施例的半导体封装的剖视图。如图3所示，半导体封装包括：基板110；主芯片130，该主芯片130以面朝下的方式嵌入到所述基板110中，并向所述基板110的另一面露出；以及
子芯片120，该子芯片120的一面以与所述主芯片130相对的方式与所述主芯片130的露出部倒装焊接；粘接层190，该粘接层190将所述主芯片130与所述子芯片120相互粘接；第二焊料球140，该第二焊料球140形成在所述基板110的下面，其中所述主芯片130的一面的两侧电连接在所述基板110上。
在此，与基板110、主芯片130和子芯片120相关，在图1和图2中对于说明的内容和重叠的部分的具体说明进行省略。
主芯片130以面朝下的方式嵌入安装到基板110中，并形成有露出部132，以使在与子芯片120的芯片焊垫121对应的主芯片130的一面上形成的第一焊料球131露出。虽然在图3中图示了形成为单一绝缘层的结构，但本发明并不限定于此，即，基板可以为包括多层或单层的绝缘层、电路层和过孔的堆叠层。
主芯片130的一面与子芯片120相对地以面朝下的方式安装在基板110中，在形成于主芯片130的一面的第一焊料球131中，与子芯片120的芯片焊垫121对应的第一焊料球131通过基板110的露出部132而向外部露出。
另外，通过所述露出部132露出的第一焊料球131与子芯片120的芯片焊垫121利用倒装焊接方式相互进行电连接。即，形成有一种形成于主芯片130的一面的第一焊料球131中的一部分与子芯片120的芯片焊垫121直接电连接的直接互连结构，在主芯片130的一面的两侧形成的其余第一焊料球131通过倒装焊接方式与形成在基板110的下面的外部端子进行电连接。
在此，主芯片130作为与AP相关的元件，可以形成为移动用CPU或GPU。
子芯片120的一面与主芯片130相对地以面朝上的方式安装到基板110的下面，并形成在主芯片130的一面的第一焊料球131中通过基板110的露出部132露出，并通过倒装焊接方式与子芯片120的芯片焊垫121对应的第一焊料球131相互进行电连接。
在此，子芯片120作为与存储器设备相关的元件可以构成为DDR或DDR2RAM，但优选作为新一代移动用DRAM，可以为能够消耗低的电力并向移动CPU或GPU顺利地提供DATA的WIDE I/O DRAM。另外，为了保护第一焊料球131与芯片焊垫121的电连接部分并强化主芯片130和子芯片120的粘接力，可以填充有密封基板110的露出部132和子芯片120的一面的粘接层190。
第二焊料球140与形成于基板110的下面的外部端子113对应地形成，主芯片130通过外部端子113和第二焊料球140与外部进行电连接。另外，第二焊料球140在将半导体封装30安装到基板时，为了防止子芯片120的损伤，可以使第二焊料球140的高度形成为比子芯片120的另一面的高度更高。
根据如上所述的说明，半导体封装30使主芯片130(CPU或GPU)和子芯片120(WIDE I/O DRAM)通过倒装焊接方式进行直接互连，从而在相互数据传输时减少互连路径，确保相互信号传递的可靠性。
另外，通过如下结构，即将主芯片130嵌入安装到所述基板中以向基板110的另一面露出后，将子芯片120的一面与主芯片130相对地安装到基板110的另一面，从而将半导体封装30的厚度减少为与基板110和第二焊料球140的厚度相似的尺寸，使利用半导体封装30的移动产品轻薄小型化。
另外，通过将子芯片120的另一面向外部露出地安装到基板110的另一面的结构，可以有效地向外部放出由子芯片120产生的热，从而提高半导体封装30的放热效率。
显然，以上虽然通过具体的实施例对本发明进行了说明，但是，这是为了具体地说明本发明，而根据本发明的半导体封装10、20、30并不限定于此，在本发明的技术思想内本领域技术人员可以对其进行变形或改良。
本发明的简单的变形和变更都属于本发明的领域，本发明的具体保护范围根据添附的权利要求书将变得更加明确。

Claims (14)

1.一种半导体封装，其特征在于，该半导体封装包括：
基板；
子芯片，该子芯片以面朝上的方式嵌入到所述基板中，并向所述基板的一面露出；以及
主芯片，该主芯片的一面以与所述子芯片相对的方式与所述子芯片的露出部倒装焊接，
其中，所述主芯片为CPU或GPU，所述子芯片为存储器。
2.根据权利要求1所述的半导体封装，其特征在于，
所述主芯片的一面的两侧倒装焊接在所述基板上。
3.根据权利要求1所述的半导体封装，其特征在于，
所述半导体封装还包括成型部，该成型部用于密封所述子芯片的露出部和所述主芯片。
4.根据权利要求3所述的半导体封装，其特征在于，
所述成型部的上表面形成为与所述主芯片的另一面一致。
5.根据权利要求4所述的半导体封装，其中，
所述半导体封装还包括放热板，该放热板形成为与所述成型部的上表面和所述主芯片的另一面接触。
6.根据权利要求5所述的半导体封装，其中，
所述半导体封装还包括通孔，该通孔与所述基板和所述放热板进行电连接，并形成在所述成型部的两侧。
7.根据权利要求1所述的半导体封装，其中，
所述半导体封装还包括形成在布线基板的下面的第二焊料球。
8.根据权利要求1所述的半导体封装，其特征在于，
所述存储器为Wide I/O DRAM。
9.一种半导体封装，其特征在于，该半导体封装包括：
基板；
主芯片，该主芯片以面朝下的方式嵌入到所述基板中，并向所述基板的另一面露出；以及
子芯片，该子芯片的一面以与所述主芯片相对的方式与所述主芯片的露出部倒装焊接，
其中，所述主芯片为CPU或GPU，所述子芯片为存储器。
10.根据权利要求9所述的半导体封装，其特征在于，
所述主芯片的一面的两侧倒装焊接在所述基板上。
11.根据权利要求9所述的半导体封装，其特征在于，
所述存储器为Wide I/O DRAM。
12.根据权利要求9所述的半导体封装，其中，
所述半导体封装还包括粘接层，该粘接层将所述主芯片与所述子芯片相互粘接。
13.根据权利要求12所述的半导体封装，其中，
所述半导体封装还包括形成在所述基板的下面的第二焊料球。
14.根据权利要求9所述的半导体封装，其特征在于，
所述子芯片的另一面的高度低于所述第二焊料球的高度。
CN201410234591.9A 2013-06-04 2014-05-29 半导体封装 Pending CN104218034A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0064175 2013-06-04
KR1020130064175A KR102041635B1 (ko) 2013-06-04 2013-06-04 반도체 패키지

Publications (1)

Publication Number Publication Date
CN104218034A true CN104218034A (zh) 2014-12-17

Family

ID=52099379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410234591.9A Pending CN104218034A (zh) 2013-06-04 2014-05-29 半导体封装

Country Status (2)

Country Link
KR (1) KR102041635B1 (zh)
CN (1) CN104218034A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107133556A (zh) * 2016-02-26 2017-09-05 台湾积体电路制造股份有限公司 制造半导体装置的方法和半导体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102367404B1 (ko) 2015-08-03 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
WO2023090809A1 (ko) * 2021-11-18 2023-05-25 엘지이노텍 주식회사 Sip 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110068459A1 (en) * 2009-09-23 2011-03-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interposer with Opening to Contain Semiconductor Die
CN102088015A (zh) * 2010-12-03 2011-06-08 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102315200A (zh) * 2011-09-02 2012-01-11 华为终端有限公司 一种芯片封装结构、封装方法及电子设备
US20120049364A1 (en) * 2010-07-20 2012-03-01 Sehat Sutardja Emebedded structures and methods of manufacture thereof
JP2012074497A (ja) * 2010-09-28 2012-04-12 Denso Corp 回路基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200840008A (en) * 2007-03-27 2008-10-01 Phoenix Prec Technology Corp Multi-chip semiconductor package structure
KR101190920B1 (ko) 2010-10-18 2012-10-12 하나 마이크론(주) 적층 반도체 패키지 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110068459A1 (en) * 2009-09-23 2011-03-24 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interposer with Opening to Contain Semiconductor Die
US20120049364A1 (en) * 2010-07-20 2012-03-01 Sehat Sutardja Emebedded structures and methods of manufacture thereof
JP2012074497A (ja) * 2010-09-28 2012-04-12 Denso Corp 回路基板
CN102088015A (zh) * 2010-12-03 2011-06-08 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102315200A (zh) * 2011-09-02 2012-01-11 华为终端有限公司 一种芯片封装结构、封装方法及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107133556A (zh) * 2016-02-26 2017-09-05 台湾积体电路制造股份有限公司 制造半导体装置的方法和半导体装置
CN107133556B (zh) * 2016-02-26 2021-02-05 台湾积体电路制造股份有限公司 制造半导体装置的方法和半导体装置

Also Published As

Publication number Publication date
KR20140142573A (ko) 2014-12-12
KR102041635B1 (ko) 2019-11-07

Similar Documents

Publication Publication Date Title
CN105428334B (zh) 半导体封装结构
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
KR100753415B1 (ko) 스택 패키지
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
KR101623880B1 (ko) 반도체 패키지
KR101046394B1 (ko) 스택 패키지
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US11171128B2 (en) Semiconductor package
CN101594730B (zh) 具有导热结构的电路板
CN106409780A (zh) 电子封装件及其制法
KR20090056044A (ko) 반도체 소자 패키지 및 이를 제조하는 방법
JP2008010825A (ja) 積層パッケージ
KR20050064144A (ko) 수직 실장된 반도체 칩 패키지를 갖는 반도체 모듈
KR20120001340A (ko) 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
CN109216294A (zh) 半导体封装
CN103295988A (zh) 具有集成插槽的系统级封装
CN103426869B (zh) 层叠封装件及其制造方法
CN103227164A (zh) 半导体封装构造及其制造方法
CN104218034A (zh) 半导体封装
KR20120048841A (ko) 적층 반도체 패키지
CN104218006A (zh) 半导体封装
CN104981102A (zh) 一种多芯片嵌入式的柔性电路板及其制造方法
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
KR20080085441A (ko) 스택 패키지 및 그 제조방법
KR20140130921A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141217