CN113410193A - 一种8+1堆叠式芯片封装装置 - Google Patents

一种8+1堆叠式芯片封装装置 Download PDF

Info

Publication number
CN113410193A
CN113410193A CN202110586720.0A CN202110586720A CN113410193A CN 113410193 A CN113410193 A CN 113410193A CN 202110586720 A CN202110586720 A CN 202110586720A CN 113410193 A CN113410193 A CN 113410193A
Authority
CN
China
Prior art keywords
frame
chip
plate
package device
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110586720.0A
Other languages
English (en)
Other versions
CN113410193B (zh
Inventor
陈学芹
樊志钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Suzhou Ltd
Original Assignee
Powertech Technology Suzhou Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Suzhou Ltd filed Critical Powertech Technology Suzhou Ltd
Priority to CN202110586720.0A priority Critical patent/CN113410193B/zh
Publication of CN113410193A publication Critical patent/CN113410193A/zh
Application granted granted Critical
Publication of CN113410193B publication Critical patent/CN113410193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明公开了一种8+1堆叠式芯片封装装置，包括基板，所述基板上端面安装有封装框，所述封装框内安装有芯片基座，所述芯片基座上端安装有上芯片板，所述上芯片板左右两端连接有若干引脚一端，所述引脚另一端伸出封装框外，结构简单，构造清晰易懂，堆叠芯片在芯片基座上安装，芯片基座上安装有上芯片板，用于与堆叠芯片的连接，上芯片板和芯片基座在封装框内安装，封装框在基板上安装，用于整个封装结构的安装，芯片基座中的安装框内卡装有八组下芯片板，八组下芯片板通过导线与上芯片板电连接，实现8+1芯片堆叠安装，安装方便，结构强度高，散热效果极佳，使用寿命长，功能性强，值得推广。

Description

一种8+1堆叠式芯片封装装置
技术领域
本发明涉及电子元件封装技术领域，具体为一种8+1堆叠式芯片封装装置。
背景技术
随着电子技术的发展，需要在较小的空间内堆叠大量的集成电路或者芯片，而堆叠式芯片封装结构为利用三维封装技术将多个芯片在垂直方向上进行堆叠封装，而常见的封装方法为实质性封装，芯片与芯片之间通过间隙层进行直接支撑，即将芯片或集成线路板进行封闭连接，使得芯片或集成线路板在工作过程中产生的热量无法进行快速逸散，导致封装内部温度快速升高，大大降低电子元件的工作效率，此外，传统的堆叠芯片中的每组芯片都需要连接引脚，并将引脚引出封装件外，接线十分麻烦，线路繁乱，因此，需要一种8+1堆叠式芯片封装装置。
发明内容
本发明的目的在于提供一种8+1堆叠式芯片封装装置，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种8+1堆叠式芯片封装装置，包括基板，所述基板上端面安装有封装框，所述封装框内安装有芯片基座，所述芯片基座上端安装有上芯片板，所述上芯片板左右两端连接有若干引脚一端，所述引脚另一端伸出封装框外。
作为本发明进一步的方案：所述封装框下端一体化连接有环形板，所述环形板与基板上端面之间通过若干螺栓固定连接。
作为本发明进一步的方案：所述芯片基座包括底板，所述底板上端面固定连接有安装框，所述安装框为‘U’形框设置，所述安装框内左右两侧壁设置有若干卡槽，左右两侧的卡槽之间卡装有若干下芯片板，所述下芯片板左右两端连接有接头，所述接头与上芯片板底端面之间连接有若干导线。
作为本发明进一步的方案：所述卡槽为‘T’形槽设置。
作为本发明进一步的方案：所述下芯片板在安装框内设置安装有八组。
作为本发明进一步的方案：所述封装框内顶部安装有导热铜板，所述导热铜板与上芯片板抵触，所述导热铜板上端面一体化连接有若干散热片，所述散热片上端伸出封装框上端面外。
作为本发明进一步的方案：所述封装框的前后侧壁设置有若干通风孔，所述封装框内前后侧安装有矩形框，所述矩形框在安装框前后侧设置，所述矩形框内安装有若干风扇。
作为本发明进一步的方案：所述封装框的内前后侧壁相对一侧均安装有过滤网板，所述过滤网板在矩形框和封装框前后侧壁之间安装。
与现有技术相比，本发明的有益效果是：本发明结构简单，构造清晰易懂，堆叠芯片在芯片基座上安装，芯片基座上安装有上芯片板，用于与堆叠芯片的连接，上芯片板和芯片基座在封装框内安装，封装框在基板上安装，用于整个封装结构的安装，芯片基座中的安装框内卡装有八组下芯片板，八组下芯片板通过导线与上芯片板电连接，实现8+1芯片堆叠安装，安装方便，结构强度高，散热效果极佳，使用寿命长，功能性强，值得推广。
附图说明
图1为一种8+1堆叠式芯片封装装置的主视图结构示意图；
图2为一种8+1堆叠式芯片封装装置的主视图截面结构示意图；
图3为一种8+1堆叠式芯片封装装置的安装框结构示意图；
图4为一种8+1堆叠式芯片封装装置的俯视图结构示意图；
图5为一种8+1堆叠式芯片封装装置的右视图截面结构示意图。
图中：1-基板，2-环形板，3-螺栓，4-封装框，5-通风孔，6-引脚，7-上芯片板，8-导热铜板，9-散热片，10-芯片基座，11-底板，12-安装框，13-下芯片板，14-接头，15-导线，16-卡槽，17-风扇，18-过滤网板，19-矩形框。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1～5，本发明提供一种技术方案：一种8+1堆叠式芯片封装装置，包括基板1，所述基板1上端面安装有封装框4，所述封装框4内安装有芯片基座10，所述芯片基座10上端安装有上芯片板7，所述上芯片板7左右两端连接有若干引脚6一端，所述引脚6另一端伸出封装框4外。
本发明中的堆叠芯片在芯片基座10上安装，芯片基座10上安装有上芯片板7，用于与堆叠芯片的连接，上芯片板7和芯片基座10在封装框4内安装，封装框4在基板1上安装，用于整个封装结构的安装。
所述封装框4下端一体化连接有环形板2，所述环形板2与基板1上端面之间通过若干螺栓3固定连接，封装框4与基板1之间通过若干螺栓3固定连接，拆装方便。
所述芯片基座10包括底板11，所述底板11上端面固定连接有安装框12，所述安装框12为‘U’形框设置，所述安装框12内左右两侧壁设置有若干卡槽16，左右两侧的卡槽16之间卡装有若干下芯片板13，所述下芯片板13左右两端连接有接头14，所述接头14与上芯片板7底端面之间连接有若干导线15，所述卡槽16为‘T’形槽设置，所述下芯片板13在安装框12内设置安装有八组。
芯片基座10中的安装框12内卡装有八组下芯片板13，八组下芯片板13通过导线15与上芯片板7电连接，实现8+1芯片堆叠安装，安装方便，结构强度高。
所述封装框4内顶部安装有导热铜板8，所述导热铜板8与上芯片板7抵触，所述导热铜板8上端面一体化连接有若干散热片9，所述散热片9上端伸出封装框4上端面外。
导热铜板8与上芯片板7直接接触，上芯片板7工作时产生的热量通过散热片9直接传递到空气中，实现上芯片板7的高效散热，提高使用寿命。
所述封装框4的前后侧壁设置有若干通风孔5，所述封装框4内前后侧安装有矩形框19，所述矩形框19在安装框12前后侧设置，所述矩形框19内安装有若干风扇17，所述封装框4的内前后侧壁相对一侧均安装有过滤网板18，所述过滤网板18在矩形框19和封装框4前后侧壁之间安装。
风扇17的安装，能够加速封装框4内的空气流动，能够带走多组堆叠芯片工作时产生的热量，散热效果极佳，提高使用寿命，过滤网板18的设置能够避免空气中的灰尘杂质进入封装框4内，对芯片造成损坏。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种8+1堆叠式芯片封装装置，包括基板（1），其特征在于：所述基板（1）上端面安装有封装框（4），所述封装框（4）内安装有芯片基座（10），所述芯片基座（10）上端安装有上芯片板（7），所述上芯片板（7）左右两端连接有若干引脚（6）一端，所述引脚（6）另一端伸出封装框（4）外。
2.根据权利要求1所述的一种8+1堆叠式芯片封装装置，其特征在于：所述封装框（4）下端一体化连接有环形板（2），所述环形板（2）与基板（1）上端面之间通过若干螺栓（3）固定连接。
3.根据权利要求2所述的一种8+1堆叠式芯片封装装置，其特征在于：所述芯片基座（10）包括底板（11），所述底板（11）上端面固定连接有安装框（12），所述安装框（12）为‘U’形框设置，所述安装框（12）内左右两侧壁设置有若干卡槽（16），左右两侧的卡槽（16）之间卡装有若干下芯片板（13），所述下芯片板（13）左右两端连接有接头（14），所述接头（14）与上芯片板（7）底端面之间连接有若干导线（15）。
4.根据权利要求3所述的一种8+1堆叠式芯片封装装置，其特征在于：所述卡槽（16）为‘T’形槽设置。
5.根据权利要求4所述的一种8+1堆叠式芯片封装装置，其特征在于：所述下芯片板（13）在安装框（12）内设置安装有八组。
6.根据权利要求5所述的一种8+1堆叠式芯片封装装置，其特征在于：所述封装框（4）内顶部安装有导热铜板（8），所述导热铜板（8）与上芯片板（7）抵触，所述导热铜板（8）上端面一体化连接有若干散热片（9），所述散热片（9）上端伸出封装框（4）上端面外。
7.根据权利要求6所述的一种8+1堆叠式芯片封装装置，其特征在于：所述封装框（4）的前后侧壁设置有若干通风孔（5），所述封装框（4）内前后侧安装有矩形框（19），所述矩形框（19）在安装框（12）前后侧设置，所述矩形框（19）内安装有若干风扇（17）。
8.根据权利要求7所述的一种8+1堆叠式芯片封装装置，其特征在于：所述封装框（4）的内前后侧壁相对一侧均安装有过滤网板（18），所述过滤网板（18）在矩形框（19）和封装框（4）前后侧壁之间安装。
CN202110586720.0A 2021-05-27 2021-05-27 一种8+1堆叠式芯片封装装置 Active CN113410193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110586720.0A CN113410193B (zh) 2021-05-27 2021-05-27 一种8+1堆叠式芯片封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110586720.0A CN113410193B (zh) 2021-05-27 2021-05-27 一种8+1堆叠式芯片封装装置

Publications (2)

Publication Number Publication Date
CN113410193A true CN113410193A (zh) 2021-09-17
CN113410193B CN113410193B (zh) 2024-05-03

Family

ID=77674961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110586720.0A Active CN113410193B (zh) 2021-05-27 2021-05-27 一种8+1堆叠式芯片封装装置

Country Status (1)

Country Link
CN (1) CN113410193B (zh)

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005204A (ko) * 1992-08-11 1994-03-16 김광호 반도체 패키지의 적층형 실장 시스템
JPH0878447A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体装置およびその製造方法
KR960015868A (ko) * 1994-10-27 1996-05-22 김광호 적층형 패키지 및 그 제조방법
EP0729184A2 (en) * 1995-02-24 1996-08-28 Nec Corporation Semiconductor package stack module and method of producing the same
JPH11135716A (ja) * 1997-10-27 1999-05-21 Nec Corp 半導体装置の積層構造およびその製造方法
KR19990058939A (ko) * 1997-12-30 1999-07-26 구본준 적층형 반도체 패키지 및 그의 어셈블리 방법
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
WO2001006562A1 (de) * 1999-07-15 2001-01-25 Infineon Technologies Ag Tsop-speicherchipgehäuseanordnung
GB0123807D0 (en) * 2001-10-04 2001-11-21 Motorola Inc Method for forming a package for electronic components and package for electronic components
US6518659B1 (en) * 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US20030040166A1 (en) * 2001-05-25 2003-02-27 Mark Moshayedi Apparatus and method for stacking integrated circuits
US20030111736A1 (en) * 2001-12-14 2003-06-19 Roeters Glen E. Csp chip stack with flex circuit
US7190060B1 (en) * 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
CN101221945A (zh) * 2007-01-09 2008-07-16 力成科技股份有限公司 可重复堆叠的封装体
US20090026592A1 (en) * 2007-07-24 2009-01-29 Micron Technology, Inc. Semiconductor dies with recesses, associated leadframes, and associated systems and methods
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package
US20140097530A1 (en) * 2012-10-08 2014-04-10 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package
US20140104799A1 (en) * 2012-10-17 2014-04-17 Universal Global Scientific Industrial Co., Ltd. 3d stacked package structure and method of manufacturing the same
US20150097280A1 (en) * 2013-10-08 2015-04-09 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
CN106098653A (zh) * 2016-08-22 2016-11-09 王文庆 一种多芯片堆叠式的散热装置
CN207441685U (zh) * 2017-09-22 2018-06-01 李秀 一种新型堆叠式芯片封装结构
CN111987087A (zh) * 2019-12-31 2020-11-24 江林伟 一种可堆叠微电子封装控制方法

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940005204A (ko) * 1992-08-11 1994-03-16 김광호 반도체 패키지의 적층형 실장 시스템
JPH0878447A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体装置およびその製造方法
KR960015868A (ko) * 1994-10-27 1996-05-22 김광호 적층형 패키지 및 그 제조방법
EP0729184A2 (en) * 1995-02-24 1996-08-28 Nec Corporation Semiconductor package stack module and method of producing the same
JPH11135716A (ja) * 1997-10-27 1999-05-21 Nec Corp 半導体装置の積層構造およびその製造方法
KR19990058939A (ko) * 1997-12-30 1999-07-26 구본준 적층형 반도체 패키지 및 그의 어셈블리 방법
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
WO2001006562A1 (de) * 1999-07-15 2001-01-25 Infineon Technologies Ag Tsop-speicherchipgehäuseanordnung
US6518659B1 (en) * 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US20030040166A1 (en) * 2001-05-25 2003-02-27 Mark Moshayedi Apparatus and method for stacking integrated circuits
GB0123807D0 (en) * 2001-10-04 2001-11-21 Motorola Inc Method for forming a package for electronic components and package for electronic components
US20030111736A1 (en) * 2001-12-14 2003-06-19 Roeters Glen E. Csp chip stack with flex circuit
US7190060B1 (en) * 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
CN101221945A (zh) * 2007-01-09 2008-07-16 力成科技股份有限公司 可重复堆叠的封装体
US20090026592A1 (en) * 2007-07-24 2009-01-29 Micron Technology, Inc. Semiconductor dies with recesses, associated leadframes, and associated systems and methods
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package
US20140097530A1 (en) * 2012-10-08 2014-04-10 Sts Semiconductor & Telecommunications Co., Ltd. Integrated circuit package
US20140104799A1 (en) * 2012-10-17 2014-04-17 Universal Global Scientific Industrial Co., Ltd. 3d stacked package structure and method of manufacturing the same
US20150097280A1 (en) * 2013-10-08 2015-04-09 Freescale Semiconductor, Inc. Heat conductive substrate for integrated circuit package
CN106098653A (zh) * 2016-08-22 2016-11-09 王文庆 一种多芯片堆叠式的散热装置
CN207441685U (zh) * 2017-09-22 2018-06-01 李秀 一种新型堆叠式芯片封装结构
CN111987087A (zh) * 2019-12-31 2020-11-24 江林伟 一种可堆叠微电子封装控制方法

Also Published As

Publication number Publication date
CN113410193B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
CN101513150A (zh) 马达控制器
CN101986775A (zh) 大功率散热模组
CN213692028U (zh) 一种风冷型模块用高效散热器模块
CN212786443U (zh) 一种伺服驱动器的独立风道结构
CN113410193B (zh) 一种8+1堆叠式芯片封装装置
CN105379097B (zh) 电力变换装置
CN113422575B (zh) 光伏电站、电力设备及其散热结构
US8300403B2 (en) Computer system and heat sink
CN211745055U (zh) 电子元器件用高效散热器
CN1538805A (zh) 散热系统
JP2014236661A (ja) インバータ装置
CN103383941A (zh) 功率半导体模块
CN220439608U (zh) 功率模块及电子设备
CN217932631U (zh) 散热装置及服务器
CN218959345U (zh) 一种车载驱动风冷电机控制器
CN212587483U (zh) 一种高散热半导体产品及电子产品
CN219554114U (zh) 一种抽屉式串口转接卡
CN212136420U (zh) 一种半导体芯片集成元件
CN211980603U (zh) 一种具有底面散热板的半导体产品及电子产品
CN220044049U (zh) 一种全砖电源模块结构
CN212696411U (zh) 一种散热性能良好的充电桩电路板
CN213365414U (zh) 一种便于散热和防尘的工控机
CN217405412U (zh) 一种贴片式无源元件
CN218336911U (zh) 一种机箱高效散热板
CN216752555U (zh) 控制器的散热结构及汽车控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 215000 No. 33 Xinghai street, Suzhou Industrial Park, Jiangsu Province

Applicant after: Yuancheng Technology (Suzhou) Co.,Ltd.

Address before: 215000 No. 33 Xinghai street, Suzhou Industrial Park, Jiangsu Province

Applicant before: Powertech Technology (Suzhou) Co.,Ltd.

Country or region before: China

GR01 Patent grant
GR01 Patent grant