JPH11135716A - 半導体装置の積層構造およびその製造方法 - Google Patents
半導体装置の積層構造およびその製造方法Info
- Publication number
- JPH11135716A JPH11135716A JP9294379A JP29437997A JPH11135716A JP H11135716 A JPH11135716 A JP H11135716A JP 9294379 A JP9294379 A JP 9294379A JP 29437997 A JP29437997 A JP 29437997A JP H11135716 A JPH11135716 A JP H11135716A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- semiconductor device
- lead
- package
- lsi package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Combinations Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 通常市販されているＬＳＩパッケージ、例え
ばＴＳＯＰ（Thin SmallOut-Line Package ）等を積層
し、高信頼性構造を実現することによって、高密度実装
が可能な半導体装置の積層構造およびその製造方法を提
供する。 【解決手段】 各ＬＳＩパッケージの各片側の各リード
を挿入させるためのスルーホールの列がＬＳＩのパッケ
ージの数と同じ段数だけ設けられた２枚のキャリア基板
であって、ＬＳＩパッケージ自身の厚み方向に配置され
た複数のＬＳＩパッケージの各両側から、ＬＳＩパッケ
ージのリードをスルーホールに挿入させるように、ＬＳ
Ｉパッケージを挟んだ２枚のキャリア基板を有し、スル
ーホールの内壁には、リードと接続するための導体部を
有し、キャリア基板の下部には、導体配線によりスルー
ホールの導体部に接続される複数の外部端子を有する等
の構造を有する。
ばＴＳＯＰ（Thin SmallOut-Line Package ）等を積層
し、高信頼性構造を実現することによって、高密度実装
が可能な半導体装置の積層構造およびその製造方法を提
供する。 【解決手段】 各ＬＳＩパッケージの各片側の各リード
を挿入させるためのスルーホールの列がＬＳＩのパッケ
ージの数と同じ段数だけ設けられた２枚のキャリア基板
であって、ＬＳＩパッケージ自身の厚み方向に配置され
た複数のＬＳＩパッケージの各両側から、ＬＳＩパッケ
ージのリードをスルーホールに挿入させるように、ＬＳ
Ｉパッケージを挟んだ２枚のキャリア基板を有し、スル
ーホールの内壁には、リードと接続するための導体部を
有し、キャリア基板の下部には、導体配線によりスルー
ホールの導体部に接続される複数の外部端子を有する等
の構造を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の積層
構造およびその製造方法に関し、ＬＳＩパッケージが積
層、実装される半導体装置の積層構造およびその製造方
法に関する。
構造およびその製造方法に関し、ＬＳＩパッケージが積
層、実装される半導体装置の積層構造およびその製造方
法に関する。
【０００２】
【従来の技術】従来、この種の半導体装置の実装構造が
特開平７−２３５６３６号公報に開示されている。この
公報記載の半導体装置の実装構造では、積層したＩＣパ
ッケージの外部リードを、樹脂部材で固定配置したリー
ドフレームにて接続する構造となっている。リードフレ
ームを樹脂部材で覆い、ＩＣパッケージのリードが接続
される部分だけ樹脂に窓を開け、露出したリードフレー
ムにＩＣパッケージのリード先端を突き当てて接続する
構造である。
特開平７−２３５６３６号公報に開示されている。この
公報記載の半導体装置の実装構造では、積層したＩＣパ
ッケージの外部リードを、樹脂部材で固定配置したリー
ドフレームにて接続する構造となっている。リードフレ
ームを樹脂部材で覆い、ＩＣパッケージのリードが接続
される部分だけ樹脂に窓を開け、露出したリードフレー
ムにＩＣパッケージのリード先端を突き当てて接続する
構造である。
【０００３】
【発明が解決しようとする課題】上述の従来技術では、
ＩＣパッケージのリード先端をリードフレームへ突き当
てて接続する構造となっている。ＩＣパッケージのリー
ド先端とリードフレームを接続する手段の記載が無い
が、半田による接続と推定する。この場合、まず半田付
けされる部分がＩＣパッケージのリード先端部しかない
ため非常に小さい面積で半田付けすることとなり、強度
的にも弱く、半田付け信頼性に問題があると思われる。
また、ＩＣパッケージのリード先端をリードフレームに
突き当てているので、リード先端の位置精度が高くなけ
れば完全接続の実現が困難である。
ＩＣパッケージのリード先端をリードフレームへ突き当
てて接続する構造となっている。ＩＣパッケージのリー
ド先端とリードフレームを接続する手段の記載が無い
が、半田による接続と推定する。この場合、まず半田付
けされる部分がＩＣパッケージのリード先端部しかない
ため非常に小さい面積で半田付けすることとなり、強度
的にも弱く、半田付け信頼性に問題があると思われる。
また、ＩＣパッケージのリード先端をリードフレームに
突き当てているので、リード先端の位置精度が高くなけ
れば完全接続の実現が困難である。
【０００４】通常市販のＩＣパッケージ、たとえば５０
ピンのＴＳＯＰ（Thin Small Out-line Package ）では
２列に並ぶリード先端の公差が±０．２ｍｍと大きく、
この公差を持つＩＣパッケージをさらに数段積層した場
合、リード先端の平坦性はさらに悪くなり、リードフレ
ームへ突き当てて接続する構造では、リードフレームま
でＩＣパッケージのリード先端が届かない箇所が発生す
る可能性が大きく、完全な接続の実現が難しい。さらに
ＩＣパッケージのリード先端をリードフレームに突き当
てる構造では半田付けの状態が外観で確認することが不
可能であり、仮に半田付け不良を発見したとしても外部
から半田付け部の修正をすることは非常に困難である。
ピンのＴＳＯＰ（Thin Small Out-line Package ）では
２列に並ぶリード先端の公差が±０．２ｍｍと大きく、
この公差を持つＩＣパッケージをさらに数段積層した場
合、リード先端の平坦性はさらに悪くなり、リードフレ
ームへ突き当てて接続する構造では、リードフレームま
でＩＣパッケージのリード先端が届かない箇所が発生す
る可能性が大きく、完全な接続の実現が難しい。さらに
ＩＣパッケージのリード先端をリードフレームに突き当
てる構造では半田付けの状態が外観で確認することが不
可能であり、仮に半田付け不良を発見したとしても外部
から半田付け部の修正をすることは非常に困難である。
【０００５】本発明の目的は、通常市販されているＬＳ
Ｉパッケージ、例えばＴＳＯＰ等を積層し、高信頼性構
造を実現することによって、高密度実装が可能な半導体
装置を提供することにある。
Ｉパッケージ、例えばＴＳＯＰ等を積層し、高信頼性構
造を実現することによって、高密度実装が可能な半導体
装置を提供することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置の積層構造は、両側に入出力端子
となるリードを有するＬＳＩパッケージが多段積層され
た半導体装置の積層構造において、各ＬＳＩパッケージ
の各片側の各リードを挿入させるためのスルーホールの
列がＬＳＩのパッケージの数と同じ段数だけ設けられた
２枚のキャリア基板であって、ＬＳＩパッケージ自身の
厚み方向に配置された複数のＬＳＩパッケージの各両側
から、ＬＳＩパッケージのリードを、スルーホールに挿
入させるようにＬＳＩパッケージを挟んだ２枚のキャリ
ア基板を有し、スルーホールの内壁には、リードと接続
するための導体部を有し、キャリア基板の下部には、導
体配線によりスルーホールの導体部に接続される複数の
外部端子を有する、ことを特徴としている。
に本発明の半導体装置の積層構造は、両側に入出力端子
となるリードを有するＬＳＩパッケージが多段積層され
た半導体装置の積層構造において、各ＬＳＩパッケージ
の各片側の各リードを挿入させるためのスルーホールの
列がＬＳＩのパッケージの数と同じ段数だけ設けられた
２枚のキャリア基板であって、ＬＳＩパッケージ自身の
厚み方向に配置された複数のＬＳＩパッケージの各両側
から、ＬＳＩパッケージのリードを、スルーホールに挿
入させるようにＬＳＩパッケージを挟んだ２枚のキャリ
ア基板を有し、スルーホールの内壁には、リードと接続
するための導体部を有し、キャリア基板の下部には、導
体配線によりスルーホールの導体部に接続される複数の
外部端子を有する、ことを特徴としている。
【０００７】なお、本積層構造は、さらに、２枚のキャ
リア基板の位置を保持するための固定バーが２枚のキャ
リア基板側端面間を結んで装着されたものであることが
好ましく、また、固定バーが導電性材料もしくは導体配
線を有することも好ましい。
リア基板の位置を保持するための固定バーが２枚のキャ
リア基板側端面間を結んで装着されたものであることが
好ましく、また、固定バーが導電性材料もしくは導体配
線を有することも好ましい。
【０００８】そして、本発明の半導体装置の積層構造の
製造方法は、両側に入出力端子となるリードを有するＬ
ＳＩパッケージが多段積層される半導体装置の積層構造
の製造方法において、各ＬＳＩパッケージの各片側のリ
ードを挿入させるスルーホールの列が複数段設けられた
２枚のキャリア基板が、ＬＳＩパッケージ自身の厚み方
向に配置された複数のＬＳＩパッケージの各両側から、
ＬＳＩパッケージのリードを、スルーホールに挿入させ
るように挟み、各リードがスルーホールの内壁の導体部
に接続され、スルーホールの導体部が、導体配線によ
り、キャリア基板の下部の複数の外部端子に接続されて
成ることを特徴としている。
製造方法は、両側に入出力端子となるリードを有するＬ
ＳＩパッケージが多段積層される半導体装置の積層構造
の製造方法において、各ＬＳＩパッケージの各片側のリ
ードを挿入させるスルーホールの列が複数段設けられた
２枚のキャリア基板が、ＬＳＩパッケージ自身の厚み方
向に配置された複数のＬＳＩパッケージの各両側から、
ＬＳＩパッケージのリードを、スルーホールに挿入させ
るように挟み、各リードがスルーホールの内壁の導体部
に接続され、スルーホールの導体部が、導体配線によ
り、キャリア基板の下部の複数の外部端子に接続されて
成ることを特徴としている。
【０００９】なお、本製造方法は、さらに、固定バー
が、２枚のキャリア基板の位置を保持するために、２枚
のキャリア基板側端面間を結んで装着されて成るもので
あることが好ましく、また、固定バーが導電性材料もし
くは導体配線を有することも好ましい。
が、２枚のキャリア基板の位置を保持するために、２枚
のキャリア基板側端面間を結んで装着されて成るもので
あることが好ましく、また、固定バーが導電性材料もし
くは導体配線を有することも好ましい。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１１】図１は、本発明の半導体装置の積層構造の
一実施形態例の斜視図、図２は、図１の一部断面を示す
Ａ方向矢視正面図、図３は、図１のＢ方向矢視側面図、
図４（ａ）は、本実施形態例の製造方法の前半工程を示
す斜視図、（ｂ）は、同じく後半工程を示す斜視図であ
る。
一実施形態例の斜視図、図２は、図１の一部断面を示す
Ａ方向矢視正面図、図３は、図１のＢ方向矢視側面図、
図４（ａ）は、本実施形態例の製造方法の前半工程を示
す斜視図、（ｂ）は、同じく後半工程を示す斜視図であ
る。
【００１２】図１を参照すると、第一の実施の形態例
は、リード２を備え数段に積層されたたＬＳＩパッケー
ジ１と、ＬＳＩパッケージ１のリード２の配置されてい
る両側に配置したキャリア基板１０とを合む。
は、リード２を備え数段に積層されたたＬＳＩパッケー
ジ１と、ＬＳＩパッケージ１のリード２の配置されてい
る両側に配置したキャリア基板１０とを合む。
【００１３】ＬＳＩパッケージ１は両側に等間隔でリー
ド２を配置するパッケージであり、キャリア基板１０に
は積層されたＬＳＩパッケージ１のリード２各々が挿入
されるスルーホール１１が設けられている。キャリア基
板下部には配線基板１００と接続されるためのキャリア
リード１２が配置されており、キャリアリード１２とキ
ャリア基板１０のスルーホール１１とはキャリア基板１
０内もしくは表層の配線にて電気的に接続されている。
ド２を配置するパッケージであり、キャリア基板１０に
は積層されたＬＳＩパッケージ１のリード２各々が挿入
されるスルーホール１１が設けられている。キャリア基
板下部には配線基板１００と接続されるためのキャリア
リード１２が配置されており、キャリアリード１２とキ
ャリア基板１０のスルーホール１１とはキャリア基板１
０内もしくは表層の配線にて電気的に接続されている。
【００１４】図２は、本発明の正面図であるが、両側の
キャリア基板とその半田部分は縦断面を示す。図２は本
発明の一つの実施例としてＬＳＩパッケージ１を４段積
層した構造である。ＬＳＩパッケージ１は両側に等間隔
でリード２を配置するＳＯＰ（ Small Out-line Packag
e ）タイプである。リード２の形状はＬＳＩパッケージ
１の側面よりガルウイング状に成形されている。キャリ
ア基板１０は導体配線を持つプリント配線基板であり、
積層するＬＳＩパッケージ１のリード２と同数のスルー
ホール１１が設けられ、スルーホール１１の内壁にはメ
タライズ１３が施されている。メタライズ１３はプリン
ト基板製造工程にて施され、標準的でありかつ半田付け
性の良好な銅が望ましい。キャリア基板１０のスルーホ
ール１１にはＬＳＩパッケージ１のリード２がスルーホ
ール１１を貫通し、スルーホール１１内のメタライズ１
３とリード２とが半田１４にて電気的に接続され、また
機械的に固着されている。キャリア基板１０下部にはパ
ッド１５が設けられ、プリント配線基板（図示せず）に
搭載したときに接続するためのキャリアリード１２がパ
ッド１５に取り付けられている。パッド１５とキャリア
リード１２との接続は半田でよい。
キャリア基板とその半田部分は縦断面を示す。図２は本
発明の一つの実施例としてＬＳＩパッケージ１を４段積
層した構造である。ＬＳＩパッケージ１は両側に等間隔
でリード２を配置するＳＯＰ（ Small Out-line Packag
e ）タイプである。リード２の形状はＬＳＩパッケージ
１の側面よりガルウイング状に成形されている。キャリ
ア基板１０は導体配線を持つプリント配線基板であり、
積層するＬＳＩパッケージ１のリード２と同数のスルー
ホール１１が設けられ、スルーホール１１の内壁にはメ
タライズ１３が施されている。メタライズ１３はプリン
ト基板製造工程にて施され、標準的でありかつ半田付け
性の良好な銅が望ましい。キャリア基板１０のスルーホ
ール１１にはＬＳＩパッケージ１のリード２がスルーホ
ール１１を貫通し、スルーホール１１内のメタライズ１
３とリード２とが半田１４にて電気的に接続され、また
機械的に固着されている。キャリア基板１０下部にはパ
ッド１５が設けられ、プリント配線基板（図示せず）に
搭載したときに接続するためのキャリアリード１２がパ
ッド１５に取り付けられている。パッド１５とキャリア
リード１２との接続は半田でよい。
【００１５】図３の側面図に示されるように、キャリア
基板１０に設けられたスルーホール１１は、横方向に各
ＬＳＩパッケージ１のリード２と同じ個数設けられ、そ
して高さ方向に積層するＬＳＩパッケージ１の積層数と
同じ列数設けられている。各スルーホール１１にはＬＳ
Ｉパッケージ１のリード２が挿入され、半田１４にてス
ルーホール１１のメタライズ１３とリード２が接続され
ている。スルーホール１１のメタライズ１３は配線１６
ａによってキャリアリード１２と電気的に接続されてい
る。配線１６ａが障害となって別の配線ができない場
合、キャリア基板１０の内層もしくは裏面の配線１６ｂ
を設ける。また、メモリＬＳＩのアドレス信号のように
各ＬＳＩパッケージにて共通に接続できる信号の場合は
配線１６ｃのように最上段のＬＳＩパッケージから下段
のＬＳＩパッケージまで直列に配線すればよい。
基板１０に設けられたスルーホール１１は、横方向に各
ＬＳＩパッケージ１のリード２と同じ個数設けられ、そ
して高さ方向に積層するＬＳＩパッケージ１の積層数と
同じ列数設けられている。各スルーホール１１にはＬＳ
Ｉパッケージ１のリード２が挿入され、半田１４にてス
ルーホール１１のメタライズ１３とリード２が接続され
ている。スルーホール１１のメタライズ１３は配線１６
ａによってキャリアリード１２と電気的に接続されてい
る。配線１６ａが障害となって別の配線ができない場
合、キャリア基板１０の内層もしくは裏面の配線１６ｂ
を設ける。また、メモリＬＳＩのアドレス信号のように
各ＬＳＩパッケージにて共通に接続できる信号の場合は
配線１６ｃのように最上段のＬＳＩパッケージから下段
のＬＳＩパッケージまで直列に配線すればよい。
【００１６】ＬＳＩパッケージ１の具体例として、４４
ピンＴＳＯＰを４段積層する場合を例に挙げる。４４ピ
ンＴＳＯＰは片側２２ピンであり、ピンピッチは０．８
ｍｍ，ひとつのピンの幅は０．４ｍｍ，厚みは０．１５
ｍｍとして考える。この場合キャリア基板１０の一つの
スルーホール１１開口部形状は幅０．５ｍｍ、高さ（厚
み方向）０．２５ｍｍ程度が良い。ただし、長方形に穴
を開けるのは困難であるので、上述形状を目指す楕円形
状でも良い。
ピンＴＳＯＰを４段積層する場合を例に挙げる。４４ピ
ンＴＳＯＰは片側２２ピンであり、ピンピッチは０．８
ｍｍ，ひとつのピンの幅は０．４ｍｍ，厚みは０．１５
ｍｍとして考える。この場合キャリア基板１０の一つの
スルーホール１１開口部形状は幅０．５ｍｍ、高さ（厚
み方向）０．２５ｍｍ程度が良い。ただし、長方形に穴
を開けるのは困難であるので、上述形状を目指す楕円形
状でも良い。
【００１７】図４（ｂ）にて示すスルーホール１１の横
の並びは４４ピンＴＳＯＰのピンピッチと対応するよう
に０．８ｍｍピッチで配置する。キャリア基板１０の高
さ方向のスルーホール１１の配列であるが、４４ピンＴ
ＳＯＰのモールド部厚みを１．１ｍｍとした場合を考え
る。ＬＳＩパッケージ１を積層する際に隙間無く重ね合
わせると、ＴＳＯＰの厚みのばらつきが積算され、下段
と上段のＬＳＩパッケージ１のリード２の距離を一定に
保てない可能性が大きい。よってＬＳＩパッケージ１の
積層するピッチ、すなわちキャリア基板１０の高さ方向
のスルーホール１１の配列ピッチは１．１ｍｍを越える
大きさ、例えば１．５ｍｍ程度が望ましい。１．５ｍｍ
ピッチでＬＳＩパッケージ１を積層した場合、各ＬＳＩ
パッケージ間に０．４ｍｍの隙間が確保できるので、各
ＬＳＩパッケージの冷却効果が得られるという利点もあ
る。
の並びは４４ピンＴＳＯＰのピンピッチと対応するよう
に０．８ｍｍピッチで配置する。キャリア基板１０の高
さ方向のスルーホール１１の配列であるが、４４ピンＴ
ＳＯＰのモールド部厚みを１．１ｍｍとした場合を考え
る。ＬＳＩパッケージ１を積層する際に隙間無く重ね合
わせると、ＴＳＯＰの厚みのばらつきが積算され、下段
と上段のＬＳＩパッケージ１のリード２の距離を一定に
保てない可能性が大きい。よってＬＳＩパッケージ１の
積層するピッチ、すなわちキャリア基板１０の高さ方向
のスルーホール１１の配列ピッチは１．１ｍｍを越える
大きさ、例えば１．５ｍｍ程度が望ましい。１．５ｍｍ
ピッチでＬＳＩパッケージ１を積層した場合、各ＬＳＩ
パッケージ間に０．４ｍｍの隙間が確保できるので、各
ＬＳＩパッケージの冷却効果が得られるという利点もあ
る。
【００１８】本発明の組立工程の前半を示す図４（ａ）
に示されるようにＬＳＩパッケージ１が積層される。こ
のときＬＳＩパッケージ１を直接積層せず、治具を用い
て等間隔に配置する。また各ＬＳＩパッケージ１の同じ
位置となるリード２が重なり合うように配置する。次
に、組み立て工程の後半を示す図４（ｂ）に示されるよ
うに２枚のキャリア基板１０をＬＳＩパッケージ１のリ
ード２が並ぶ両側に配置し、リード２がキャリア基板１
０の各スルーホール１１を貫通するように挿入される。
その後、スルーホール１１から突き出たリード２をスル
ーホール１１のメタライズ１３に半田付けする。しか
し、各リード一つずつを半田付けすると大きな工数を要
する。そこで別の手段として、予めキャリア基板１０の
スルーホール１１内に半田クリームを充填しておき、Ｌ
ＳＩパッケージ１のリード２を挿入後、加熱リフロー、
例えば熱風炉もしくはベーパフェイズリフロー等を行う
ことによりリード２とスルーホール１１内のメタライズ
１３を一括半田付けをすることができる。リード２とス
ルーホール１１の半田付け確認は外観で容易に可能であ
り、仮に半田付け不良が発見された場合でも、半田鏝等
により容易に修正が可能である。
に示されるようにＬＳＩパッケージ１が積層される。こ
のときＬＳＩパッケージ１を直接積層せず、治具を用い
て等間隔に配置する。また各ＬＳＩパッケージ１の同じ
位置となるリード２が重なり合うように配置する。次
に、組み立て工程の後半を示す図４（ｂ）に示されるよ
うに２枚のキャリア基板１０をＬＳＩパッケージ１のリ
ード２が並ぶ両側に配置し、リード２がキャリア基板１
０の各スルーホール１１を貫通するように挿入される。
その後、スルーホール１１から突き出たリード２をスル
ーホール１１のメタライズ１３に半田付けする。しか
し、各リード一つずつを半田付けすると大きな工数を要
する。そこで別の手段として、予めキャリア基板１０の
スルーホール１１内に半田クリームを充填しておき、Ｌ
ＳＩパッケージ１のリード２を挿入後、加熱リフロー、
例えば熱風炉もしくはベーパフェイズリフロー等を行う
ことによりリード２とスルーホール１１内のメタライズ
１３を一括半田付けをすることができる。リード２とス
ルーホール１１の半田付け確認は外観で容易に可能であ
り、仮に半田付け不良が発見された場合でも、半田鏝等
により容易に修正が可能である。
【００１９】次に、本発明の半導体装置の積層構造の、
第２の実施形態例について説明する。
第２の実施形態例について説明する。
【００２０】図５は、本発明の、固定バーを用いた第２
の実施形態例の斜視図である。
の実施形態例の斜視図である。
【００２１】図５に示すように、本実施形態例は、ＬＳ
Ｉパッケージ１の両側を挟む２枚のキャリア基板１０の
間隙を固定する固定バー２０を取り付けた構造である。
第１の実施の形態のようにキャリア基板１０のスルーホ
ール１１内に半田クリームを充填し、ＬＳＩパッケージ
１のリード２を挿入後一括リフロー半田付けを行う場
合、２枚のキャリア基板１０の位置を固定しながら行う
必要がある。一つの手段として治具等を使用する方法が
あるが、図５に示すように２枚のキャリア基板１０の端
面の一部を固定する固定バー２０を取り付けることによ
り、リフロー時にもキャリア基板１０がＬＳＩパッケー
ジ１から離れることなく半田付けが実現できる。固定バ
ー２０の両端には、キャリア基板１０を挟み込み固定で
きるように溝が設けられている。溝の幅はキャリア基板
１０の厚みより若干狭くしておくことにより、嵌め込む
のみで固定が可能となり、製造工程も簡略化できる。ま
た、積層したＬＳＩパッケージ１をキャリア基板１０に
取り付け完了したものを、配線基板上に搭載し半田付け
リフローする場合にも、キャリア基板１０のスルーホー
ル１１部の半田が溶融することによってキャリア基板１
０が外れるのを固定バー２０によって防ぐことが可能で
ある。固定バー２０の材料としては、プリント基板と同
等の材料やモールド樹脂等を成形したものでよい。
Ｉパッケージ１の両側を挟む２枚のキャリア基板１０の
間隙を固定する固定バー２０を取り付けた構造である。
第１の実施の形態のようにキャリア基板１０のスルーホ
ール１１内に半田クリームを充填し、ＬＳＩパッケージ
１のリード２を挿入後一括リフロー半田付けを行う場
合、２枚のキャリア基板１０の位置を固定しながら行う
必要がある。一つの手段として治具等を使用する方法が
あるが、図５に示すように２枚のキャリア基板１０の端
面の一部を固定する固定バー２０を取り付けることによ
り、リフロー時にもキャリア基板１０がＬＳＩパッケー
ジ１から離れることなく半田付けが実現できる。固定バ
ー２０の両端には、キャリア基板１０を挟み込み固定で
きるように溝が設けられている。溝の幅はキャリア基板
１０の厚みより若干狭くしておくことにより、嵌め込む
のみで固定が可能となり、製造工程も簡略化できる。ま
た、積層したＬＳＩパッケージ１をキャリア基板１０に
取り付け完了したものを、配線基板上に搭載し半田付け
リフローする場合にも、キャリア基板１０のスルーホー
ル１１部の半田が溶融することによってキャリア基板１
０が外れるのを固定バー２０によって防ぐことが可能で
ある。固定バー２０の材料としては、プリント基板と同
等の材料やモールド樹脂等を成形したものでよい。
【００２２】また、固定バー２０に導電性の金属材料を
用いることや、絶縁材料に導体配線等を施すことによ
り、２枚のキャリア基板１０を電気的に接続することも
可能である。例えば、２枚のキャリア基板１０の同一電
源電位を接続することによって、２枚のキャリア基板１
０間の電位差を小さくすることが可能となり、ＬＳＩパ
ッケージ１の動作の安定性を向上させることが実現でき
る。
用いることや、絶縁材料に導体配線等を施すことによ
り、２枚のキャリア基板１０を電気的に接続することも
可能である。例えば、２枚のキャリア基板１０の同一電
源電位を接続することによって、２枚のキャリア基板１
０間の電位差を小さくすることが可能となり、ＬＳＩパ
ッケージ１の動作の安定性を向上させることが実現でき
る。
【００２３】
【発明の効果】以上説明したように本発明は、ＬＳＩパ
ッケージの片側の各リードを挿入させるためのスルーホ
ールの列がＬＳＩのパッケージの数と同じ段数だけ設け
られた２枚のキャリア基板であって、ＬＳＩパッケージ
自身の厚み方向に配置された複数のＬＳＩパッケージの
各両側から、ＬＳＩパッケージのリードを、スルーホー
ルに挿入させるようにＬＳＩパッケージを挟んだ２枚の
キャリア基板を有し、スルーホールの内壁には、リード
と接続するための導体部を有し、キャリア基板の下部に
は、導体配線によりスルーホールの導体部に接続される
複数の外部端子を有する構造とし、スルーホールの内壁
の導体部とリードを接続することによって、高密度の半
導体装置を提供でき、リード自身の長さのばらつきは問
題にならず、また接続部の検査も外観から容易に可能で
あり、修理も容易に実現でき、かつ、積層状態を保持し
ながら扱うことが可能となり、また、２枚の電源電位を
同一にすることができ、ＬＳＩバッケージの動作安定性
を向上することが可能となる、半導体装置の積層構造お
よびその製造方法を提供できる効果がある。
ッケージの片側の各リードを挿入させるためのスルーホ
ールの列がＬＳＩのパッケージの数と同じ段数だけ設け
られた２枚のキャリア基板であって、ＬＳＩパッケージ
自身の厚み方向に配置された複数のＬＳＩパッケージの
各両側から、ＬＳＩパッケージのリードを、スルーホー
ルに挿入させるようにＬＳＩパッケージを挟んだ２枚の
キャリア基板を有し、スルーホールの内壁には、リード
と接続するための導体部を有し、キャリア基板の下部に
は、導体配線によりスルーホールの導体部に接続される
複数の外部端子を有する構造とし、スルーホールの内壁
の導体部とリードを接続することによって、高密度の半
導体装置を提供でき、リード自身の長さのばらつきは問
題にならず、また接続部の検査も外観から容易に可能で
あり、修理も容易に実現でき、かつ、積層状態を保持し
ながら扱うことが可能となり、また、２枚の電源電位を
同一にすることができ、ＬＳＩバッケージの動作安定性
を向上することが可能となる、半導体装置の積層構造お
よびその製造方法を提供できる効果がある。
【図１】本発明の半導体装置の積層構造の一実施形態例
の斜視図である。
の斜視図である。
【図２】図１の一部断面を示すＡ方向矢視正面図であ
る。
る。
【図３】図１のＢ方向矢視側面図である。
【図４】（ａ）は、本実施形態例の製造方法の前半工程
を示す斜視図、（ｂ）は、同じく後半工程を示す斜視図
である。
を示す斜視図、（ｂ）は、同じく後半工程を示す斜視図
である。
【図５】本発明の、固定バーを用いた第２の実施形態例
の斜視図である。
の斜視図である。
１ ＬＳＩパッケージ ２ リード １０ キャリア基板 １１ スルーホール １２ キャリアリード １３ メタライズ １４ 半田 １５ パッド １６ａ，１６ｂ，１６ｃ 配線 ２０ 固定バー １００ 配線基板
Claims (6)
- 【請求項１】 両側に入出力端子となるリードを有する
ＬＳＩパッケージが多段積層された半導体装置の積層構
造において、 前記各ＬＳＩパッケージの各片側の各リードを挿入させ
るためのスルーホールの列が前記ＬＳＩのパッケージの
数と同じ段数だけ設けられた２枚のキャリア基板であっ
て、ＬＳＩパッケージ自身の厚み方向に配置された複数
のＬＳＩパッケージの各両側から、前記ＬＳＩパッケー
ジのリードを前記スルーホールに挿入させるように、前
記ＬＳＩパッケージを挟んだ前記２枚のキャリア基板を
有し、 前記スルーホールの内壁には、前記リードと接続するた
めの導体部を有し、 前記キャリア基板の下部には、導体配線により前記スル
ーホールの導体部に接続される複数の外部端子を有す
る、ことを特徴とする半導体装置の積層構造。 - 【請求項２】 さらに、２枚のキャリア基板の位置を保
持するための固定バーが前記２枚のキャリア基板側端面
間を結んで装着された、請求項１記載の半導体装置の積
層構造。 - 【請求項３】 固定バーが導電性材料もしくは導体配線
を有する、請求項２記載の半導体装置の積層構造。 - 【請求項４】 両側に入出力端子となるリードを有する
ＬＳＩパッケージが多段積層される半導体装置の積層構
造の製造方法において、 前記各ＬＳＩパッケージの各片側のリードを挿入させる
スルーホールの列が複数段設けられた２枚のキャリア基
板が、ＬＳＩパッケージ自身の厚み方向に配置された複
数のＬＳＩパッケージの各両側から、前記ＬＳＩパッケ
ージのリードを、前記スルーホールに挿入させるように
挟み、 前記各リードが前記スルーホールの内壁の導体部に接続
され、 前記スルーホールの導体部が、導体配線により、前記キ
ャリア基板の下部の複数の外部端子に接続されて成るこ
とを特徴とする、半導体装置の積層構造の製造方法。 - 【請求項５】 さらに、固定バーが、２枚のキャリア基
板の位置を保持するために、前記２枚のキャリア基板側
端面間を結んで装着されて成る、請求項４記載の半導体
装置の積層構造の製造方法。 - 【請求項６】 固定バーが導電性材料もしくは導体配線
を有する、請求項５記載の半導体装置の積層構造の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294379A JP2950298B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置の積層構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294379A JP2950298B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置の積層構造およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135716A true JPH11135716A (ja) | 1999-05-21 |
| JP2950298B2 JP2950298B2 (ja) | 1999-09-20 |
Family
ID=17806968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9294379A Expired - Fee Related JP2950298B2 (ja) | 1997-10-27 | 1997-10-27 | 半導体装置の積層構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2950298B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834440B2 (en) * | 2008-09-29 | 2010-11-16 | Hitachi, Ltd. | Semiconductor device with stacked memory and processor LSIs |
| CN113410193A (zh) * | 2021-05-27 | 2021-09-17 | 力成科技（苏州）有限公司 | 一种8+1堆叠式芯片封装装置 |
-
1997
- 1997-10-27 JP JP9294379A patent/JP2950298B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834440B2 (en) * | 2008-09-29 | 2010-11-16 | Hitachi, Ltd. | Semiconductor device with stacked memory and processor LSIs |
| US7977781B2 (en) | 2008-09-29 | 2011-07-12 | Hitachi, Ltd. | Semiconductor device |
| CN113410193A (zh) * | 2021-05-27 | 2021-09-17 | 力成科技（苏州）有限公司 | 一种8+1堆叠式芯片封装装置 |
| CN113410193B (zh) * | 2021-05-27 | 2024-05-03 | 元成科技(苏州)有限公司 | 一种8+1堆叠式芯片封装装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2950298B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5279029A (en) | Ultra high density integrated circuit packages method | |
| JPH03165545A (ja) | 高性能オーバーモールド型電子デバイス及びその製造方法 | |
| JP2000357866A (ja) | 表面実装可能な電源及びその製造方法 | |
| JPH07288309A (ja) | 半導体装置及びその製造方法並びに半導体モジュール | |
| JPH0997856A (ja) | 半導体装置 | |
| JPH10313089A (ja) | 電子部品およびその実装構造 | |
| JP2001196534A (ja) | 半導体装置および半導体モジュール | |
| JP2638758B2 (ja) | 積層型の半導体パッケージ及び積層型のパッケージソケット | |
| JP2950298B2 (ja) | 半導体装置の積層構造およびその製造方法 | |
| JP2001177235A (ja) | モジュール基板接合方法 | |
| JPH06177501A (ja) | メモリモジュール | |
| JPH04280667A (ja) | 高集積半導体装置 | |
| JP4677152B2 (ja) | 半導体装置 | |
| JP2738232B2 (ja) | プリント基板 | |
| JPH04280696A (ja) | 高集積半導体装置 | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JP2700253B2 (ja) | 電子部品装置 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2685024B2 (ja) | Ｌｓｉパッケージの実装構造 | |
| JP2003243562A (ja) | 樹脂封止基板とその製造方法および該基板中間製品とその製造方法 | |
| JPH0653628A (ja) | 表面実装素子を取り付けた回路基板 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JP2777114B2 (ja) | テープキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |