TW201409769A - 被覆有密封層之半導體元件及半導體裝置之製造方法 - Google Patents

被覆有密封層之半導體元件及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201409769A
TW201409769A TW102125678A TW102125678A TW201409769A TW 201409769 A TW201409769 A TW 201409769A TW 102125678 A TW102125678 A TW 102125678A TW 102125678 A TW102125678 A TW 102125678A TW 201409769 A TW201409769 A TW 201409769A
Authority
TW
Taiwan
Prior art keywords
sealing layer
sealing
layer
peeling
heating
Prior art date
Application number
TW102125678A
Other languages
English (en)
Inventor
Munehisa Mitani
Yuki Ebe
Yasunari Ooyabu
Hiroshi Noro
Hiroki Kono
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201409769A publication Critical patent/TW201409769A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Abstract

本發明之被覆有密封層之半導體元件之製造方法包括：配置步驟，其將半導體元件配置於支撐台上；密封步驟，其藉由具備剝離層、與積層於剝離層下且包含熱硬化性樹脂之完全硬化前之密封層的密封片材之密封層，將半導體元件埋設並密封；及加熱步驟，其於密封步驟之後，加熱密封層使其硬化。加熱步驟包括：第1加熱步驟，其於常壓下以第1溫度加熱密封片材；剝離步驟，其於第1加熱步驟之後，將剝離層自密封層剝離；及第2加熱步驟，其於剝離步驟之後，於較第1溫度高溫之第2溫度下加熱密封層。

Description

被覆有密封層之半導體元件及半導體裝置之製造方法
本發明係關於一種被覆有密封層之半導體元件及半導體裝置之製造方法，詳細而言，係關於一種被覆有密封層之半導體元件之製造方法、及使用由此所獲得之被覆有密封層之半導體元件的半導體裝置之製造方法。
先前，已知有以樹脂密封發光二極體等半導體元件。
例如，提出有如下方法：於安裝發光二極體之基板上設置具有基材片材、與積層於基材片材下之聚矽氧樹脂層的密封用片材，繼而，藉由聚矽氧樹脂層將發光二極體埋設並密封。其後，於120~250℃下加熱密封用片材，使聚矽氧樹脂層(密封層)硬化，接著，將基材片材自密封層剝離，從而製造光半導體裝置(例如，參照下述專利文獻1)。
[先前技術文獻] [專利文獻]
專利文獻1：日本專利特開2013-095809號公報
然而，於專利文獻1所記載之方法中，於加熱中有密封層發生變形之不良狀況。又，於加熱中，基材片材亦發生變形，因此，伴隨該基材片材之變形，有密封層進一步發生變形之不良狀況。
本發明之目的在於提供一種可防止剝離層之變形並且亦防止密封層之變形而獲得所需之密封層的被覆有密封層之半導體元件及半導體裝置之製造方法。
為達成上述目的，本發明之被覆有密封層之半導體元件之製造方法之特徵在於包括：配置步驟，其將半導體元件配置於支撐台上；密封步驟，其藉由具備剝離層、與積層於上述剝離層下且包含熱硬化性樹脂之完全硬化前之密封層的密封片材之上述密封層，將上述半導體元件埋設並密封；及加熱步驟，其於上述密封步驟之後，加熱上述密封層使其硬化；且上述加熱步驟包括：第1加熱步驟，其於常壓下以第1溫度加熱上述密封片材；剝離步驟，其於上述第1加熱步驟之後，將上述剝離層自上述密封層剝離；及第2加熱步驟，其於上述剝離步驟之後，於較上述第1溫度高溫之第2溫度下加熱上述密封層。
根據該方法，第1加熱步驟係於常壓下以相對較低溫之第1溫度加熱密封片材，因此，密封層與剝離層密接並且保形，故而可抑制密封層之變形。
又，於剝離步驟之前實施第1加熱步驟，故而被供給至剝離步驟之密封層進一步進行硬化，因此，於第1加熱步驟之後之剝離步驟中，於剝離層與密封層之間之交界進行界面剝離，從而可確實地實施剝離層自密封層之剝離。其結果為，可獲得所需之密封層。
進而，於在剝離步驟中將剝離層自密封層剝離後，於第2加熱步驟中，即便於相對較高溫之第2溫度下加熱密封層，亦由於已將剝離層自密封層剝離，故而可防止基於剝離層與密封層之線膨脹係數之不同的剝離層之變形，進而可防止密封層之變形。
又，於本發明之被覆有密封層之半導體元件之製造方法中較佳為，上述第1加熱步驟之後之上述密封層之23℃下之壓縮彈性模數為 0.15MPa以上。
根據該方法，第1加熱步驟之後之密封層之23℃下之壓縮彈性模數為0.15MPa以上。因此，於剝離步驟中可確實地將剝離層自密封層剝離。
又，於本發明之被覆有密封層之半導體元件之製造方法中較佳為，上述密封步驟中之上述密封層為2階段熱硬化性樹脂組合物之B階段。
根據該方法，密封步驟中之密封層為2階段熱硬化性樹脂組合物之B階段，故而於密封步驟中，可將密封層確實地保形。因此，可將密封層保形並且將半導體元件確實地埋設並密封。
又，於本發明之被覆有密封層之半導體元件之製造方法中較佳為，上述密封層含有填充劑及/或螢光體。
根據該方法，可提高第1加熱步驟之後之密封層之保形性。
又，於本發明之被覆有密封層之半導體元件之製造方法中較佳為，上述第1溫度具有溫度上升至上述第2溫度之升溫溫度範圍。
根據該方法，可提高被覆有密封層之半導體元件之製造效率。
又，於本發明之被覆有密封層之半導體元件之製造方法中較佳為，上述支撐台為基板，且於上述配置步驟中，將上述半導體元件安裝於上述基板。
根據該方法，可防止密封層之變形且將已完全硬化之密封層安裝於基板，故而可製造可靠性優異之被覆有密封層之半導體元件。
又，本發明之半導體裝置之製造方法之特徵在於包括：製造被覆有密封層之半導體元件之步驟；及將上述被覆有密封層之半導體元件安裝於基板之步驟；且上述被覆有密封層之半導體元件係藉由如下被覆有密封層之半導體元件之製造方法而製造，該被覆有密封層之半導體元件之製造方法包括：配置步驟，其將半導體元件配置於支撐台 上；密封步驟，其藉由具備剝離層、與積層於上述剝離層下且包含熱硬化性樹脂之完全硬化前之密封層的密封片材之上述密封層，將上述半導體元件埋設並密封；及加熱步驟，其於上述密封步驟之後，加熱上述密封層使其硬化；且上述加熱步驟包括：第1加熱步驟，其於常壓下以第1溫度加熱上述密封片材；剝離步驟，其於上述第1加熱步驟之後，將上述剝離層自上述密封層剝離；及第2加熱步驟，其於上述剝離步驟之後，於較上述第1溫度高溫之第2溫度下加熱上述密封層。
根據該方法，可將具備變形得以防止且已完全硬化之密封層的被覆有密封層之半導體元件安裝於基板，故而可製造可靠性優異之半導體裝置。
根據本發明之被覆有密封層之半導體元件之製造方法，可抑制密封層之變形。
本發明之半導體裝置之製造方法可將具備變形得以防止且已完全硬化之密封層的被覆有密封層之半導體元件安裝於基板，故而可製造可靠性優異之半導體裝置。
1‧‧‧LED裝置
2‧‧‧作為半導體元件之LED
3‧‧‧基板
4‧‧‧密封片材
5‧‧‧剝離層
6‧‧‧密封層
7‧‧‧凹部
8‧‧‧減壓空間
10‧‧‧支撐板
11‧‧‧被覆有密封層之LED
12‧‧‧支撐片材
14‧‧‧凹部上表面
15‧‧‧黏著層
61‧‧‧第1層
62‧‧‧第2層
H1‧‧‧凹部之深度
H2‧‧‧凹部上表面之高度
H3‧‧‧密封層之厚度
H4‧‧‧密封層之上表面之高度
圖1係本發明之半導體裝置之製造方法之第1實施形態之製造步驟圖，圖1A表示配置步驟，圖1B表示密封步驟，圖1C表示第1加熱步驟及剝離步驟，圖1D表示第2加熱步驟。
圖2係本發明之半導體裝置之製造方法之第2實施形態之製造步驟圖，圖2A表示LED剝離步驟，圖2B表示安裝步驟。
圖3係本發明之半導體裝置之製造方法之第3實施形態之製造步驟圖，圖3A表示配置步驟，圖3B表示壓接步驟，圖3C表示大氣解放步驟，圖3D表示第1加熱步驟及剝離步驟，圖3E表示第2加熱步驟。
<第1實施形態>
於圖1中，將紙面上側設為上側(第1方向一側，厚度方向一側)，將紙面下側設為下側(第1方向另一側，厚度方向另一側)，將紙面左側設為左側(與第1方向正交之第2方向一側)，將紙面右側設為右側(第2方向另一側)，將紙面近前側設為前側(與第1方向及第2方向正交之第3方向一側)，將紙面裏側設為後側(第3方向另一側)。具體而言，以圖1中記載之方向為基準。圖2以後之圖式之方向係以圖1之方向為標準。
作為本發明之被覆有密封層之半導體元件之製造方法之第1實施形態的LED裝置1之製造方法包括：配置步驟(參照圖1A)、密封步驟(參照圖1B)、第1加熱步驟(參照圖1C之實線)、剝離步驟(參照圖1C之假想線)及第2加熱步驟(參照圖1D)。以下，對各步驟進行詳細敍述。
[配置步驟]
於配置步驟中，將作為半導體元件之LED2配置於作為支撐台之基板3上。具體而言，將LED2安裝於基板3之上表面。
如圖1A所示，基板3形成為於面方向(前後方向及左右方向)上延伸之俯視時呈大致矩形之平板形狀。基板3係由例如鋁等金屬材料、例如氧化鋁等陶瓷材料、例如聚醯亞胺等樹脂材料等通常用作LED裝置1之基板之材料所形成。於基板3之上表面，形成有具備用以與LED2之端子(未圖示)電性連接之電極(未圖示)、及與此連續之配線的導體圖案(未圖示)。導體圖案例如由金、銅、銀、鎳等導體所形成。基板3之1邊之長度例如為1mm以上，又，例如為1000mm以下。基板3之厚度例如為0.7mm以上、較佳為0.9mm以上，又，例如為10mm以下、較佳為5mm以下。
LED2形成為俯視時呈大致矩形之平板形狀，且於上表面或下表面具備端子(未圖示)。LED2之1邊之長度例如為0.05mm以上、較佳 為0.1mm以上，又，例如為10mm以下、較佳為5mm以下。LED2之厚度例如為5μm以上、較佳為10μm以上，又，例如為2000μm以下、較佳為1000μm以下。
作為將LED2安裝於基板3之方法，例如採用倒裝晶片安裝。又，亦可將LED2之端子與基板3之電極打線接合連接。
又，將複數個LED2安裝於基板3。LED2係於面方向上彼此隔開間隔地安裝於基板3之上表面。LED2之前後方向及左右方向上之間隔例如為0.1mm以上、較佳為1mm以上，又，例如為50mm以下、較佳為5mm以下。
[密封步驟]
於密封步驟中，如圖1A所示，首先，準備密封片材4，其後，如圖1B所示，由密封片材4密封LED2。
如圖1A所示，密封片材4具備剝離層5、與積層於剝離層5下之密封層6。
剝離層5係於密封片材4中支撐密封層6之層，且係於使用後自密封層6剝離之層。作為剝離層5，可列舉：例如，聚乙烯膜、聚酯膜(PET(polyethylene terephthalate，聚對苯二甲酸乙二酯)膜等)等聚合物膜；例如，陶瓷片材；例如，金屬箔等。較佳可列舉聚合物膜。又，於剝離層5之表面(上表面及下表面)，亦可實施氟處理等剝離處理。剝離層5為聚合物膜之情形時之線膨脹係數例如為70×10-6K-1以上、較佳為80×10-6K-1以上，又，例如為140×10-6K-1以下、較佳為120×10-6K-1以下。剝離層5之厚度例如為25μm以上、較佳為38μm以上，又，例如為2000μm以下、較佳為100μm以下。
密封層6係由含有密封樹脂之密封樹脂組合物形成為片狀。
作為密封樹脂，可列舉：藉由加熱而硬化之熱硬化性樹脂。
作為熱硬化性樹脂，例如可列舉：聚矽氧樹脂、環氧樹脂、聚 醯亞胺樹脂、酚樹脂、脲樹脂、三聚氰胺樹脂、不飽和聚酯樹脂等。較佳可列舉聚矽氧樹脂。
作為熱硬化性樹脂，例如可列舉2階段熱硬化性樹脂組合物、1階段熱硬化性樹脂組合物等，較佳可列舉2階段熱硬化性樹脂組合物。
又，2階段熱硬化性樹脂組合物具有2階段之反應機制，於第1階段之反應中進行B階段化(半硬化)，於第2階段之反應中進行C階段化(最終硬化)。另一方面，1階段熱硬化性樹脂組合物具有1階段之反應機制，於第1階段之反應中完全硬化。又，B階段係熱硬化性樹脂為液狀之A階段、與已完全硬化之C階段之間之狀態，且係稍微進行硬化及凝膠化，壓縮彈性模數小於C階段之彈性模數之狀態。
作為2階段熱硬化性樹脂組合物之未硬化體(第1階段之硬化前)，例如可列舉2階段硬化性聚矽氧樹脂組合物之未硬化體，較佳可列舉縮合反應/加成反應硬化性聚矽氧樹脂組合物。
縮合反應/加成反應硬化性聚矽氧樹脂組合物係藉由加熱而可進行縮合反應及加成反應之熱硬化性聚矽氧樹脂組合物，更具體而言，係藉由加熱而進行縮合反應，從而可成為B階段(半硬化)，繼而，藉由進一步之加熱而進行加成反應(具體而言，例如，矽氫化反應)，從而可成為C階段(最終硬化)之熱硬化性聚矽氧樹脂組合物。
作為此種縮合反應/加成反應硬化性聚矽氧樹脂組合物，可列舉：例如，含有矽烷醇基兩封端之聚矽氧烷、含烯基之三烷氧基矽烷、有機氫化矽氧烷、縮合觸媒及矽氫化觸媒之第1縮合反應/加成反應硬化性聚矽氧樹脂組合物；例如，含有矽烷醇基兩封端之聚矽氧烷、含乙烯系不飽和烴基之矽化合物、含環氧基之矽化合物、有機氫化矽氧烷、縮合觸媒及加成觸媒之第2縮合反應/加成反應硬化性聚矽氧樹脂組合物；例如，含有兩封端矽烷醇基型聚矽氧油、含烯基之二 烷氧基烷基矽烷、有機氫化矽氧烷、縮合觸媒及矽氫化觸媒之第3縮合反應/加成反應硬化性聚矽氧樹脂組合物；例如，含有於1分子中至少具有2個烯基矽烷基之有機聚矽氧烷、於1分子中至少具有2個氫矽烷基之有機聚矽氧烷、矽氫化觸媒及硬化延遲劑之第4縮合反應/加成反應硬化性聚矽氧樹脂組合物；例如，含有於1分子中併有至少2個乙烯系不飽和烴基與至少2個氫矽烷基之第1有機聚矽氧烷、不含乙烯系不飽和烴基且於1分子中至少具有2個氫矽烷基之第2有機聚矽氧烷、矽氫化觸媒及矽氫化抑制劑之第5縮合反應/加成反應硬化性聚矽氧樹脂組合物；例如，含有於1分子中併有至少2個乙烯系不飽和烴基與至少2個矽烷醇基之第1有機聚矽氧烷、不含乙烯系不飽和烴基且於1分子中至少具有2個氫矽烷基之第2有機聚矽氧烷、矽氫化抑制劑、及矽氫化觸媒之第6縮合反應/加成反應硬化性聚矽氧樹脂組合物；例如，含有矽化合物、及硼化合物或鋁化合物之第7縮合反應/加成反應硬化性聚矽氧樹脂組合物；例如，含有聚鋁矽氧烷及矽烷偶合劑之第8縮合反應/加成反應硬化性聚矽氧樹脂組合物等。
該等縮合反應/加成反應硬化性聚矽氧樹脂組合物可單獨使用或併用2種以上。
作為縮合反應/加成反應硬化性聚矽氧樹脂組合物，較佳可列舉第4縮合反應/加成反應硬化性聚矽氧樹脂組合物。
第4縮合反應/加成反應硬化性聚矽氧樹脂組合物係於日本專利特開2011-219597號公報等中所記載，例如，含有二甲基乙烯基矽烷基封端之聚二甲基矽氧烷、三甲基矽烷基封端之二甲基矽氧烷-甲基氫矽氧烷共聚物、鉑-二乙烯基四甲基二矽氧烷錯合物及氫氧化四甲基銨等。
另一方面，所謂1階段硬化性聚矽氧樹脂組合物，係具有1階段之反應機制，且於第1階段之反應中進行最終硬化之熱硬化性聚矽氧 樹脂組合物。
作為1階段硬化性聚矽氧樹脂組合物，例如，可列舉加成反應硬化性聚矽氧樹脂組合物等。
加成反應硬化性聚矽氧樹脂組合物係例如，含有成為主劑之含乙烯系不飽和烴基之聚矽氧烷、與成為交聯劑之有機氫化矽氧烷。
作為含乙烯系不飽和烴基之聚矽氧烷，例如可列舉：含烯基之聚二甲基矽氧烷、含烯基之聚甲基苯基矽氧烷、含烯基之聚二苯基矽氧烷等。
於加成反應硬化性聚矽氧樹脂組合物中，通常以各自之封裝提供含乙烯系不飽和烴基之聚矽氧烷、與有機氫化矽氧烷。具體而言，以含有主劑(含乙烯系不飽和烴基之聚矽氧烷)之A液、與含有交聯劑(有機氫化矽氧烷)之B液之兩種液體之形式提供。再者，兩者之加成反應所必需之公知之觸媒被添加至含乙烯系不飽和烴基之聚矽氧烷中。
此種加成反應硬化性聚矽氧樹脂組合物係將主劑(A液)與交聯劑(B液)混合而製備混合液，於由混合液成形為上述密封層6之形狀之步驟中，含乙烯系不飽和烴基之聚矽氧烷與有機氫化矽氧烷進行加成反應，加成反應硬化性聚矽氧樹脂組合物硬化，而形成聚矽氧彈性體(硬化體)。
此種密封樹脂之調配比率係相對於密封樹脂組合物100質量份，例如為20質量份以上、較佳為50質量份以上，又，例如為99.9質量份以下、較佳為99.5質量份以下。
又，於密封樹脂組合物中，視需要可含有螢光體、填充劑。
作為螢光體，例如，可列舉可將藍色光轉換為黃色光之黃色螢光體等。作為此種螢光體，例如可列舉：於複合金屬氧化物或金屬硫化物等中摻雜有例如鈰(Ce)或銪(Eu)等金屬原子而成之螢光體。
具體而言，作為螢光體，可列舉：例如，Y3Al5O12：Ce(YAG(釔-鋁-石榴石)：Ce)、(Y，Gd)3Al5O12：Ce、Tb3Al3O12：Ce、Ca3Sc2Si3O12：Ce、Lu2CaMg2(Si，Ge)3O12：Ce等具有石榴石型晶體結構之石榴石型螢光體；例如，(Sr，Ba)2SiO4：Eu、Ca3SiO4Cl2：Eu、Sr3SiO5：Eu、Li2SrSiO4：Eu、Ca3Si2O7：Eu等矽酸鹽螢光體；例如，CaAl12O19：Mn、SrAl2O4：Eu等鋁酸鹽螢光體；例如，ZnS：Cu，Al、CaS：Eu、CaGa2S4：Eu、SrGa2S4：Eu等硫化物螢光體；例如，CaSi2O2N2：Eu、SrSi2O2N2：Eu、BaSi2O2N2：Eu、Ca-α-SiAlON等氮氧化物螢光體；例如，CaAlSiN3：Eu、CaSi5N8：Eu等氮化物螢光體；例如，K2SiF6：Mn、K2TiF6：Mn等氟化物系螢光體等。較佳可列舉石榴石型螢光體，進而較佳可列舉Y3Al5O12：Ce。螢光體可單獨使用或併用2種以上。
作為螢光體之形狀，例如，可列舉球狀、板狀、針狀等。就流動性之觀點而言，較佳可列舉球狀。
螢光體之最大長度之平均值(於球狀之情形時，為平均粒徑)例如為0.1μm以上、較佳為1μm以上，又，例如為200μm以下、較佳為100μm以下。
螢光體之調配比率係相對於密封樹脂組合物100質量份，例如為0.1質量份以上、較佳為0.5質量份以上，例如為80質量份以下、較佳為50質量份以下。
作為填充劑，例如，可列舉聚矽氧微粒子、玻璃、氧化鋁、二氧化矽、氧化鈦、氧化鋯、滑石、黏土、硫酸鋇等，該等填充劑可單獨使用或併用2種以上。較佳可列舉聚矽氧微粒子、二氧化矽。
填充劑之調配比率係相對於密封樹脂組合物100質量份，例如為0.1質量份以上、較佳為0.5質量份以上，又，例如為80質量份以下、較佳為50質量份以下。
再者，於密封樹脂組合物中，例如，能以適當之比率添加改性劑、界面活性劑、染料、顏料、防變色劑、紫外線吸收劑等公知之添加物。
密封層6於包含2階段熱硬化性樹脂組合物之情形時，係包含2階段熱硬化性樹脂組合物之1階段硬化體，又，於包含1階段熱硬化性樹脂組合物之情形時，係包含1階段熱硬化性樹脂組合物之未硬化體(硬化前)。
密封層6尤佳為2階段硬化性聚矽氧樹脂組合物之1階段硬化體。即，密封層6尤佳為2階段熱硬化性樹脂組合物之B階段。
於形成密封層6時，例如，將上述密封樹脂組合物(視需要含有螢光體或填充劑等)於剝離層5上藉由例如流延、旋轉塗佈、輥塗等方法塗佈成適當之厚度，視需要進行加熱。藉此，於剝離層5上形成片狀之密封層6。
該密封層6之23℃下之壓縮彈性模數例如為0.15MPa以下、較佳為0.12MPa以下、更佳為0.1MPa以下，又，例如為0.01MPa以上、較佳為0.02MPa以上。若密封層6之壓縮彈性模數為上述上限以下，則可確保密封層6之柔軟性。另一方面，若密封層6之壓縮彈性模數為下限以上，則可確保密封層6之保形性並且由該密封層6埋設LED2。
密封層6之線膨脹係數例如為150×10-6K-1以上、較佳為200×10-6K-1以上，又，例如為400×10-6K-1以下、較佳為300×10-6K-1以下。又，有自密封層6之線膨脹係數中減去剝離層5之線膨脹係數所得之值(差)越大則密封層6越容易發生變形的情形。線膨脹係數係藉由TMA(thermomechanical analysis，熱機械分析)進行測定。
如參照圖1A般，密封層6形成為俯視時呈矩形之片狀。又，密封層6之大小被調節為可將複數個LED2一起密封之尺寸。密封層6之厚度例如為100μm以上、較佳為300μm以上、更佳為400μm以上， 又，例如為2000μm以下、較佳為1000μm以下。
再者，亦可由複數層形成密封層6。例如，亦可由第1層61、與形成於第1層61之上表面之第2層62形成密封層6。第2層62係積層於剝離層5之下表面。第1層61及第2層62係以適當之厚度形成。
藉此，準備具備剝離層5及密封層6之密封片材4。
其後，如圖1B所示，由密封片材4密封LED2。具體而言，由密封片材4之密封層6將LED2埋設並密封。再者，於密封層6由第1層61及第2層62所形成之情形時，LED2由第1層61所埋設。
具體而言，如圖1A所示，首先，以密封層6向下之方式將密封片材4配置於基板3之上側，繼而，如圖1B所示，利用壓製機等，使密封層6與基板3壓接。
較佳為將密封片材4及基板3彼此對向配置並投入至真空壓製機等之真空腔室內。繼而，對真空腔室內進行減壓。具體而言，利用真空泵(減壓泵)等將真空腔室內排氣。其後，一面使真空腔室內為減壓環境，一面利用真空壓製機之壓製機等使密封層6與基板3壓接。減壓環境例如為300Pa以下，較佳為100Pa以下，尤佳為50Pa以下。其後，將基板3與密封層6於大氣壓環境下解放。
密封步驟之溫度係密封層6未完全硬化之溫度，具體而言，於密封層6為B階段之情形時，調整為維持B階段之溫度。密封步驟之溫度例如為0℃以上、較佳為15℃以上，又，例如為30℃以下、較佳為25℃以下，具體而言為常溫(具體而言，20~25℃)。
藉此，藉由密封層6而將LED2於常溫下埋設並密封。
即，各LED2之上表面及側面(左面、右面、前面及後面)、與自LED2露出之基板3之上表面由密封層6所被覆。
[第1加熱步驟]
第1加熱步驟係於密封步驟之後，於常壓下以第1溫度加熱密封 片材4之加熱步驟。
所謂常壓，係均未對密封片材4進行流體加壓及機械加壓之狀態，具體而言，係指於常壓環境(大氣壓，即，約0.1MPa)下，對密封片材4而言處於無負荷狀態。
於在常壓下以第1溫度加熱密封片材4時，例如，使用有加熱爐(具體而言，乾燥爐等)、加熱板等常壓加熱裝置。較佳為使用加熱爐。
第1溫度係由上述範圍選擇之定溫(一定溫度)。
第1溫度及其加熱時間係以第1加熱步驟後之密封層6之23℃下之壓縮彈性模數例如成為0.15MPa以上、較佳為成為0.20MPa以上的方式設定。若壓縮彈性模數為上述下限以上，則可確實地製備於剝離步驟中可將剝離層5自密封層6確實地剝離的硬化狀態之密封層6(具體而言，於密封層6包含2階段熱硬化性樹脂組合物之情形時，自剛密封步驟後之B階段狀態稍進行硬化之B階段狀態之密封層6)。
第1溫度係上述密封層6未完全硬化之溫度。具體而言，例如為20℃以上、進而為25℃以上，又，例如未達75℃、較佳為未達70℃。若第1溫度為上述下限以上，則可將密封層6之23℃下之壓縮彈性模數設定為上述範圍，從而確實地製備於剝離步驟中可將剝離層5自密封層6確實地剝離的硬化狀態之密封層6(具體而言，於密封層6包含2階段熱硬化性樹脂組合物之情形時，自剛密封步驟後之B階段狀態稍進行硬化之B階段狀態之密封層6)。若第1溫度為上述上限以下，則可抑制因剝離層5與密封層6之線膨脹係數之不同所引起的剝離層5之變形。
第1溫度下之加熱時間例如為5分鐘以上、較佳為10分鐘以上、更佳為1小時以上、進而較佳為10小時以上，又，例如為50小時以下、較佳為25小時以下、更佳為20小時以下。若第1溫度下之加熱時 間為上述下限以上，則可將密封層6之23℃下之壓縮彈性模數設定為上述所需之範圍，從而確實地製備於剝離步驟中可將剝離層5自密封層6確實地剝離的硬化狀態之密封層6(具體而言，於密封層6包含2階段熱硬化性樹脂組合物之情形時，自剛密封步驟後之B階段狀態稍進行硬化之B階段狀態之密封層6)。另一方面，若第1溫度下之加熱時間為上述上限以下，則可縮短第1加熱步驟之時間，從而降低LED裝置1之製造成本。
第1加熱步驟後之密封層6之23℃下之壓縮彈性模數如上所述。
藉由第1加熱步驟而使密封層6保持完全硬化前之狀態，另一方面，自剛密封步驟後之B階段狀態稍進行硬化。尤其是於密封層6為B階段之情形時，藉由第1加熱步驟而使密封層6保持B階段狀態，另一方面，稍進行硬化(具體而言，於密封層6含有縮合反應/加成反應硬化性聚矽氧樹脂組合物之情形時，為縮合反應/加成反應硬化性聚矽氧樹脂組合物之加成反應)。
[剝離步驟]
於剝離步驟中，如圖1C之假想線所示，將剝離層5自密封層6剝離。再者，於密封層6由第1層61及第2層62所形成之情形時，將剝離層5自第2層62剝離。
例如，於自常壓加熱裝置取出包含LED2、基板3及密封片材4之積層體並將積層體放冷至常溫後，於積層體中將剝離層5自密封層6剝離。
[第2加熱步驟]
於第2加熱步驟中，例如使用有(1)常壓加熱裝置、(2)機械加壓-加熱裝置、(3)流體加壓-流體加熱裝置等。
(1)常壓加熱裝置係與上述常壓加熱裝置相同。
作為(2)機械加壓-加熱裝置，例如可列舉：具備配備有加熱器之 平板之熱壓裝置(機械加壓-加熱裝置)、或配備有具備平板之壓製裝置的附壓製裝置之乾燥機(流體加壓-加熱裝置)等。
(3)流體加壓-流體加熱裝置係將密封層6一面進行流體加壓(以靜壓)一面於第2溫度下進行加熱之裝置，具體而言，可列舉高壓釜等。
就有效防止完全硬化前之密封層6之變形之觀點而言，較佳為使用(1)常壓加熱裝置。若為(1)常壓加熱裝置，則藉由與第1加熱步驟相同之(1)常壓加熱裝置，即，藉由相同種類之加熱裝置，而可實施第1加熱步驟及第2加熱步驟，從而可簡化製造裝置之裝置構成。
第2加熱步驟中之第2溫度係密封層6完全硬化之溫度。於第1加熱步驟後之密封層6為B階段之情形時，第2溫度係密封層6進行C階段化之溫度。於密封層6含有縮合反應/加成反應硬化性聚矽氧樹脂組合物之情形時，係縮合反應/加成反應硬化性聚矽氧樹脂組合物之加成反應可實質上結束(完成)之溫度。具體而言，第2溫度例如為60℃以上、較佳為75℃以上、更佳為135℃以上，又，例如為200℃以下、較佳為180℃以下。
第2溫度下之加熱時間例如為10分鐘以上、較佳為30分鐘以上，又，例如為20小時以下、較佳為10小時以下、更佳為5小時以下。
藉由第2加熱步驟而使密封層6完全硬化。例如，於第1加熱步驟中已為B階段之密封層6係藉由第2加熱步驟而成為C階段。於密封層6含有縮合反應/加成反應硬化性聚矽氧樹脂組合物之情形時，縮合反應/加成反應硬化性聚矽氧樹脂組合物之加成反應實質上結束(完成)。
第2加熱步驟後之已硬化(完全硬化)之密封層6之23℃下之壓縮彈性模數例如超過0.6MPa、更佳為1.2MPa以上、進而較佳為1.4MPa以上，又，例如為15MPa以下、較佳為10MPa以下。
以此種方式，如圖1C所示，製造具備基板3、複數個LED2及密封片材4之LED裝置1。
又，於該LED裝置1中，於基板3上構成有具備LED2、與被覆LED2之密封層6且作為被覆有密封層之半導體元件的被覆有密封層之LED11。即，於LED裝置1中，被覆有密封層之LED11被安裝於基板3。
[作用效果]
根據該方法，第1加熱步驟係於常壓下以相對較低溫之第1溫度加熱密封片材4，因此，密封層6與剝離層5密接並且保形，故而可抑制密封層6之變形。
又，於剝離步驟之前實施第1加熱步驟，故而被供給至剝離步驟之密封層6進一步進行硬化，因此，於第1加熱步驟之後之剝離步驟中，於剝離層5與密封層6之間之交界進行界面剝離，從而可確實地實施剝離層5自密封層6之剝離。其結果為，可獲得所需之密封層6，即具有所需之厚度及形狀之密封層6。
進而，於在剝離步驟中將剝離層5自密封層6剝離後，於第2加熱步驟中，即便於相對較高溫之第2溫度下加熱密封層6，亦由於已將剝離層5自密封層6剝離，故而可防止基於剝離層5與密封層6之線膨脹係數之不同的剝離層5之變形，具體而言，由於自剝離層5之線膨脹係數減去密封層6之線膨脹係數所得之值處於上述範圍，故而可防止基於剝離層5與密封層6相比大幅膨脹之情形的密封層6之翹曲，進而可防止密封層6之翹曲等變形。
根據該方法，若第1加熱步驟之後之密封層之23℃下之壓縮彈性模數為0.15MPa以上，則藉由第1加熱步驟而可於剝離步驟中將剝離層5自密封層6確實地剝離。
換而言之，若第1加熱步驟之後之密封層之23℃下之壓縮彈性模數未滿足上述下限，則於將該密封層6供給至剝離步驟時，由於密封層6過度柔軟，故而無法將剝離層5自密封層6確實地剝離，具體而 言，無法於剝離層5與密封層6之間之交界進行界面剝離，從而有於密封層6中產生凝集破壞之情形。
另一方面，若第1加熱步驟之後之密封層之23℃下之壓縮彈性模數為上述下限以上，則即便將該密封層6供給至第2加熱步驟，密封層6亦充分保形，且變成使剝離層5及密封層6間之界面剝離產生般的硬度而不會於剝離步驟中產生上述凝集破壞。因此，可將剝離層5自密封層6確實地剝離。其結果為，可獲得可靠性優異之密封層6。
又，根據該方法，若密封步驟中之密封層6為2階段熱硬化性樹脂組合物之B階段，則於密封步驟中，可將密封層6確實地保形。因此，可將密封層6保形並且將LED2確實地埋設並密封。
又，於該方法中，若密封層6含有填充劑及/或螢光體，則可提高第1加熱步驟之後之密封層6之保形性。
又，於該方法中，可防止密封層6之變形且將完全硬化、可靠性優異之密封層6安裝於基板，故而可製造可靠性優異之被覆有密封層之LED11，進而可製造LED裝置1。
[變化例]
於上述第1實施形態中，將複數個LED2配置於基板3，但雖未圖示，例如，亦可將單個LED2配置於基板3。
又，於上述第1實施形態中，以作為本發明中之半導體元件之光半導體元件即LED2為一例進行說明，但例如，雖未圖示，亦可使該等為電子元件。
電子元件係將電能轉換為除光以外之能量、具體而言為信號能量等之半導體元件，具體而言，可列舉電晶體、二極體等。電子元件之尺寸係根據用途及目的適當選擇。
於該情形時，密封層6含有密封樹脂作為必須成分，含有填充劑作為任意成分。作為填充劑，進而可列舉碳黑等黑色顏料等。填充劑 之調配比率係相對於密封樹脂100質量份，例如為5質量份以上、較佳為10質量份以上，又，例如為99質量份以下、較佳為95質量份以下。
又，密封層6之物性(具體而言，壓縮彈性模數、線膨脹係數等)係與上述第1實施形態之物性相同。
[第1溫度]
於上述第1實施形態中，將第1溫度設定為定溫，但並不限定於此，例如，第1溫度亦可具有溫度範圍，具體而言，第1溫度亦可具有上升至第2溫度之升溫溫度範圍。
具體而言，第1溫度係例如20℃以上、進而25℃以上且未達第2溫度之溫度範圍。第1溫度中之升溫速度例如為1℃/分鐘以上、較佳為2℃/分鐘以上，又，例如為30℃/分鐘以下、較佳為20℃/分鐘以下。又，第1溫度中之升溫時間例如為4分鐘以上、較佳為5分鐘以上，又，例如為30分鐘以下、較佳為12分鐘以下。
於該情形時，於第1加熱步驟及第2加熱步驟之兩者中使用有相同之常壓加熱裝置，又，剝離步驟係於常壓加熱裝置內實施。
例如，將密封片材4設置於溫度為室溫(20~25℃左右)之常壓加熱裝置，接著，於第1加熱步驟中，以常壓加熱裝置之溫度到達至第2溫度之方式升溫。接著，實施剝離步驟，其後，將常壓加熱裝置加熱至第2溫度，實施第2加熱步驟。
藉由第1溫度具有上升至第2溫度之升溫溫度範圍，而可提高生產效率。
<第2實施形態>
於第2實施形態中，對與第1實施形態同樣之構件及步驟標註相同之參照符號，而省略其詳細之說明。
於第1實施形態中，以本發明之支撐台為基板3進行說明，但例如圖1之假想線所示，亦可設為支撐片材12。
第2實施形態包括：配置步驟(參照圖1A)、密封步驟(參照圖1B)、第1加熱步驟(參照圖1C之實線)、剝離步驟(參照圖1C之假想線)、第2加熱步驟(參照圖1D)及安裝步驟(圖2A~圖2B)。以下，對各步驟進行詳細敍述。
[配置步驟]
於配置步驟中，如圖1A所示，將LED2配置於作為支撐台之支撐片材12上。
具體而言，首先，準備支撐片材12。
支撐片材12形成為與第1實施形態之基板3相同之平面形狀，且如圖1A之假想線所示，具備支撐板10、與積層於支撐板10之上表面之黏著層15。
支撐板10呈於面方向上延伸之板形狀，設置於支撐片材12中之下部，且形成為俯視時呈與支撐片材12大致相同之形狀。支撐板10包含無法於面方向上延伸之硬質之材料，具體而言，作為此種材料，可列舉：例如，氧化矽(石英等)、氧化鋁等氧化物；例如，不鏽鋼等金屬；例如，矽等。支撐板10之23℃下之楊氏模數例如為106Pa以上、較佳為107Pa以上、更佳為108Pa以上，又，例如為1012Pa以下。若支撐板10之楊氏模數為上述下限以上，則可確保支撐板10之硬質而更進一步確實地支撐LED4。再者，支撐板10之楊氏模數例如可根據JIS H 7902：2008之壓縮彈性模數等求出。支撐板10之厚度例如為0.1mm以上、較佳為0.3mm以上，又，例如為5mm以下、較佳為2mm以下。
黏著層15形成於支撐板10之上表面整個表面。作為形成黏著層15之黏著材料，例如可列舉：丙烯酸系感壓接著劑、聚矽氧系感壓接著劑等感壓接著劑。又，亦可由例如藉由活性能量射線之照射而降低黏著力之活性能量射線照射剝離片材(具體而言，日本專利特開2005- 286003號公報等中所記載之活性能量射線照射剝離片材)等形成黏著層15。黏著層15之厚度例如為0.1mm以上、較佳為0.2mm以上，又，為1mm以下、較佳為0.5mm以下。
於準備支撐片材12時，例如，使支撐板10與黏著層15貼合。再者，亦可藉由如下塗佈方法等而將黏著層15直接積層於支撐板10，該塗佈方法係首先，準備支撐板10，繼而，將由上述黏著材料及視需要調配之溶劑製備之清漆塗佈於支撐板10，其後，視需要將溶劑蒸餾去除。
支撐片材12之厚度例如為0.2mm以上、較佳為0.5mm以上，又，為6mm以下、較佳為2.5mm以下。
其次，對支撐片材12積層複數個LED2。具體而言，使各LED2之下表面與黏著層15之上表面接觸。
藉此，將複數個LED2配置於支撐片材12。
[密封步驟]
於密封步驟中，如圖1A所示，首先，準備密封片材4，其後，如圖1B所示，以與第1實施形態同樣之方式，由密封片材4密封LED2。
[第1加熱步驟、剝離步驟及第2加熱步驟]
以與第1實施形態同樣之方式，如圖1C及圖1D所示，依次實施第1加熱步驟、剝離步驟及第2加熱步驟。
再者，第1加熱步驟中之第1溫度及第2溫度之上限值係考慮支撐片材12之耐熱性而設定。
藉此，於支撐片材12上，獲得由密封層6被覆複數個LED2而成的被覆有密封層之LED11。
[安裝步驟]
於安裝步驟中，首先，如圖2A所示，將被覆有密封層之LED11自黏著層15之上表面剝離(LED剝離步驟)。具體而言，於黏著層15為 活性能量射線照射剝離片材之情形時，對黏著層15照射活性能量射線。
藉此，獲得自支撐片材12剝離而成之被覆有密封層之LED11。
接著，如圖2A之虛線所示，與LED2相對應地切斷密封層6。具體而言，沿厚度方向切斷密封層6。藉此，將被覆有密封層之LED11與LED2相對應地單片化。
其後，於根據發光波長或發光效率篩選出已單片化之被覆有密封層之LED11後，如圖2B所示，將被覆有密封層之LED11安裝於基板3。具體而言，將設置於LED2之下表面之端子與基板3之電極連接，將被覆有密封層之LED11倒裝晶片安裝於基板3。
藉此，製造具備基板3、單個LED2及密封片材4之LED裝置1。
[作用效果]
於該方法中，可將具備變形得以防止、完全硬化且可靠性優異之密封層6的被覆有密封層之LED11安裝於基板3，故而可製造可靠性優異之LED裝置1。
尤其是於第2實施形態中，LED2配置於支撐片材12(參照圖1A之假想線)，且LED2係以與第1實施形態中LED2對基板3(參照圖1A之實線)之支撐力相比而較小之支撐力由支撐片材12所支撐。因此，相對於第1實施形態之LED2，第2實施形態之LED2容易於面方向上偏移(位置偏差)。
然而，於該第2實施形態中，第1加熱步驟係以相對較低之溫度加熱密封片材4，故而可防止LED2之位置偏差(晶片偏移)。
<第3實施形態>
於第3實施形態中，對與第1實施形態同樣之構件及步驟標註相同之參照符號，而省略其詳細之說明。
於圖1A所示之第1實施形態中，使基板3形成為平板形狀，但例 如圖3A所示，亦可形成凹部7。
第3實施形態包括：配置步驟(參照圖3A)、密封步驟(參照圖3B及圖3C)、第1加熱步驟(參照圖3D之實線)、剝離步驟(參照圖3D之假想線)及第2加熱步驟(參照圖3E)。以下，對各步驟進行詳細敍述。
[配置步驟]
如圖3A所示，凹部7係以俯視時呈矩形狀地朝向下方凹下之方式形成於基板3之上表面，且藉由凹部7之周邊中基板3之除凹部7以外之部分(周邊)而將四方(前後左右方向)無間隙地包圍。
凹部7之1邊之長度例如為0.8mm以上、較佳為1mm以上，又，例如為300mm以下、較佳為100mm以下。
凹部7之深度H1(於上下方向上，凹部7之周邊之上表面(以下，稱為周邊上表面21)至凹部7之上表面(以下，稱為凹部上表面14)之長度)例如為1000μm以下、較佳為500μm以下、更佳為200μm以下、尤佳為170μm以下，又，例如為10μm以上、較佳為50μm以上。
又，凹部7之深度H1係相對於基板3之厚度H2，例如為90%以下、較佳為80%以下，又，例如為10%以上、較佳為20%以上。
然後，將複數個LED4配置於凹部7。LED4之厚度係相對於凹部7之深度H1，例如為90%以下，較佳為80%以下。
[密封步驟]
密封步驟包括壓接步驟(參照圖3B)、與大氣解放步驟(參照圖3C)。
(壓接步驟)
於壓接步驟中，首先，準備密封片材4。如圖3A所示，密封層6之厚度H3係相對於凹部7之深度H1，例如為50%以上、較佳為80%以上、更佳為100%以上，又，例如為900%以下、較佳為700%以下、更佳為400%以下。
於壓接步驟中，繼而，使已準備之密封片材4隔開間隔地對向配置於基板3之上側，並投入至真空壓製機等之真空腔室內。
繼而，對真空腔室內進行減壓。具體而言，利用真空泵(減壓泵)等將真空腔室內排氣。
然後，如圖3B所示，一面使真空腔室內為減壓環境，一面利用真空壓製機之壓製機等使密封片材4之密封層6與基板3壓接。
壓接步驟中之減壓環境例如為300Pa以下，較佳為100Pa以下，尤佳為50Pa以下。
又，於壓接步驟中之壓接中，控制密封層6向基板3側(下側)壓入(壓接)之量(以下，稱為壓入量)。
藉由控制壓入量而調整為密封層6之下表面與周邊上表面21密接且與凹部上表面14相隔。
具體而言，以藉由下述式所示之壓入量為負、且壓入量之絕對值小於凹部7之深度H1之方式調整密封層6。
壓入量=(以基板3之底面為基準之凹部上表面14之高度H2+壓接步驟前之密封層6之厚度H3)-壓接步驟後之以基板3之底面為基準之密封層6之上表面之高度H4
若壓入量為正，則密封層6被過度推壓至壓接步驟後之密封層6之厚度(H4-H2)變得薄於壓接步驟前之密封層6之厚度H3，從而使密封層6與凹部上表面14密接。相對於此，若壓入量為負，則調整為密封層6與凹部上表面14相隔。
若壓入量之絕對值大於凹部7之深度H1，則密封層6之下表面未與周邊上表面21密接，而無法以密封層6阻塞凹部7。相對於此，若壓入量之絕對值小於凹部7之深度H1，則調整為密封層6與周邊上表面21密接。
又，壓入量(H2+H3-H4)之絕對值係相對於凹部7之深度H1，例 如未達100%、較佳為95%以下，又，例如超過0%、較佳為10%以上。
壓接步驟之溫度例如為0℃以上、較佳為15℃以上，又，例如為60℃以下、較佳為35℃以下。
又，於壓接步驟中，視需要將密封片材4於壓下(壓入)之狀態下保持。
保持時間例如為5秒以上、較佳為10秒以上，又，為10分鐘以下、較佳為5分鐘以下。
藉由壓接步驟而如圖3B所示，於凹部7中形成有經基板3與密封層6所區劃之密閉之減壓空間8。
壓接步驟例如於與第1實施形態之密封步驟同樣之溫度、較佳為常溫下實施。
(大氣解放步驟)
如圖3C所示，大氣解放步驟係將基板3與密封片材4於大氣壓環境下解放之步驟。
於壓接步驟之後，藉由大氣解放步驟而使密封層6以追隨凹部7之形狀之方式密接。
具體而言，停止真空泵之運轉，將真空腔室內大氣解放。
於是，藉由減壓空間8與大氣壓之差壓，而將密封層6之上表面朝向下方推壓，且密封層6之下表面以追隨凹部7之形狀之方式發生變形，從而與凹部7之上表面密接。
藉由大氣壓解放步驟，而使密封層6以與凹部7密接之方式密封LED4。
[第1加熱步驟、剝離步驟及第2加熱步驟]
以與第1實施形態同樣之方式，如圖3D及圖3E所示，依次實施第1加熱步驟、剝離步驟及第2加熱步驟。
藉此，獲得LED裝置1。
[作用效果]
根據該LED裝置1之製造方法，於壓接步驟中，密封層6係以與凹部上表面14相隔之方式進行壓接。因此，於LED2之周圍之構件、具體而言LED2與基板3打線接合連接之情形時，可降低密封層6進行壓接時之對金屬線之應力。
另一方面，於壓接步驟中，密封層6係於減壓環境下阻塞周邊上表面21，故而於凹部7中形成有經基板3與密封層6所區劃之密閉之減壓空間8。
於大氣壓解放步驟中，若解放大氣壓，則藉由減壓空間8與大氣壓之差壓而將密封層6無間隙地填充於凹部7中。因此，可抑制基板3與密封層6之間之空隙之產生。
其結果為，於LED2與基板3打線接合連接之情形時，可減少金屬線(未圖示)之變形並且抑制空隙之產生。
[實施例]
以下所示之實施例等之數值可代替為於上述實施形態中所記載之數值(即，上限值或下限值)。
實施例1 [配置步驟]
將複數個LED配置於基板上。LED之厚度為100μm，各LED間之間隔為1.5mm。
[密封步驟]
準備密封片材。
具體而言，混合二甲基乙烯基矽烷基封端之聚二甲基矽氧烷(乙烯基矽烷基當量0.071mmol/g)20g(1.4mmol乙烯基矽烷基)、三甲基矽烷基封端之二甲基矽氧烷-甲基氫矽氧烷共聚物(氫矽烷基當量4.1 mmol/g)0.40g(1.6mmol氫矽烷基)、鉑-二乙烯基四甲基二矽氧烷錯合物(矽氫化觸媒)之二甲苯溶液(鉑濃度2質量%)0.036mL(1.9μmol)、及氫氧化四甲基銨(TMAH，硬化延遲劑)之甲醇溶液(10質量%)0.063mL(57μmol)，並於20℃下攪拌10分鐘，相對於該混合物100質量份調配30質量份之聚矽氧微粒子(Tospearl 2000B，邁圖高新材料日本有限公司製造)，並均勻地攪拌混合，藉此，獲得2階段硬化性聚矽氧樹脂組合物。
另外，將LR7665(2階段硬化性聚矽氧樹脂組合物，旭化成瓦克公司製造)塗佈於經剝離處理之包含PET膜之剝離層(厚度50μm，線膨脹係數：90×10-6K-1)上，製備厚度200μm之第2塗膜。
繼而，將第2塗膜於105℃下加熱10分鐘，獲得厚度200μm之第2層。
繼而，將2階段硬化性聚矽氧樹脂組合物塗佈於第2層上，製備第1塗膜，並於135℃下加熱15分鐘，製作半硬化(B階段狀態)之包含2階段硬化性聚矽氧樹脂組合物之厚度800μm之第1層。藉此，製作包含第2層與第1層之密封層。即，藉此，製作具備剝離層、與密封層(厚度800μm，線膨脹係數：260×10-6K-1)之密封片材(參照圖1A)。
將安裝有LED之基板、與密封片材之密封層以於厚度方向上對向之方式配置，並投入至真空壓製機(型號CV200，Nichigo-morton公司製造)之真空腔室內。
以真空泵(減壓泵)(型號E2M80，Edwards公司製造)將真空腔室內排氣，使真空腔室內於常溫下減壓至變為50Pa為止。
於減壓環境下藉由真空壓製機對基板與密封片材進行壓接，並於該狀態下於20℃下保持3分鐘。其後，停止真空泵，將真空腔室內大氣解放。
以此種方式，由密封層密封LED(參照圖1B)。
[第1加熱步驟]
將安裝有由密封層密封之LED之基板設置於加熱爐內。
繼而，將加熱爐內設定為50℃，將積層體加熱12小時。
[剝離步驟]
其後，於將積層體自加熱爐取出並冷卻至25℃後，將剝離層自密封層剝離。
(第2加熱步驟)
其後，再次將積層體設置於加熱爐內。
繼而，將加熱爐內以升溫速度2℃/分鐘升溫至150℃，於150℃下將積層體加熱2小時。
藉此，使密封層進行C階段化，即，完全硬化。
藉此，製造具備基板、複數個LED及密封片材之LED裝置。
實施例2
將第1加熱步驟中之加熱時間自12小時變更為18小時，除此以外，以與實施例1同樣之方式進行處理，製造LED裝置。
實施例3
將第1加熱步驟中之加熱時間自12小時變更為24小時，除此以外，以與實施例1同樣之方式進行處理，製造LED裝置。
比較例1
將第1加熱步驟之溫度及時間分別設定為150℃及14小時，且未實施第2加熱步驟，除此以外，以與實施例1同樣之方式進行處理，製造LED裝置。
比較例2
於第2加熱步驟之後實施剝離步驟，除此以外，以與實施例1同樣之方式進行處理，製造LED裝置。
比較例3
於密封步驟之後、第1加熱步驟之前實施剝離步驟，除此以外，以與實施例1同樣之方式進行處理，製造LED裝置。
(評價) (壓縮彈性模數)
於實施例及比較例中，分別測定密封步驟後、第1加熱步驟後(剝離步驟前)、及第2加熱步驟後之密封層之23℃下之壓縮彈性模數。壓縮彈性模數係依據JIS H 7902：2008之記載進行測定。
(密封層及剝離層之變形)
於實施例及比較例中，藉由目視觀察所獲得之LED裝置之密封層及剝離層中之變形之有無及凝集模式。
將其結果示於表1。
再者，上述發明雖以本發明之例示之實施形態之形式提供，但此僅為例示，不可限定性地進行解釋。由該技術領域之業者明確之本發明之變形例係下述申請專利範圍中所包含者。
[產業上之可利用性]
藉由被覆有密封層之半導體元件及半導體裝置之製造方法所獲得的被覆有密封層之半導體元件及半導體裝置被用於各種半導體用途。
1‧‧‧LED裝置
2‧‧‧作為半導體元件之LED
3‧‧‧基板
4‧‧‧密封片材
5‧‧‧剝離層
6‧‧‧密封層
10‧‧‧支撐板
12‧‧‧支撐片材
15‧‧‧黏著層
61‧‧‧第1層
62‧‧‧第2層

Claims (7)

  1. 一種被覆有密封層之半導體元件之製造方法，其特徵在於包括：配置步驟，其將半導體元件配置於支撐台上；密封步驟，其藉由具備剝離層、與積層於上述剝離層下且包含熱硬化性樹脂之完全硬化前之密封層的密封片材之上述密封層，將上述半導體元件埋設並密封；及加熱步驟，其於上述密封步驟之後，加熱上述密封層使其硬化；且上述加熱步驟包括：第1加熱步驟，其於常壓下以第1溫度加熱上述密封片材；剝離步驟，其於上述第1加熱步驟之後，將上述剝離層自上述密封層剝離；及第2加熱步驟，其於上述剝離步驟之後，於較上述第1溫度高溫之第2溫度下加熱上述密封層。
  2. 如請求項1之被覆有密封層之半導體元件之製造方法，其中上述第1加熱步驟之後之上述密封層之23℃下之壓縮彈性模數為0.15MPa以上。
  3. 如請求項1之被覆有密封層之半導體元件之製造方法，其中上述密封步驟中之上述密封層為2階段熱硬化性樹脂組合物之B階段。
  4. 如請求項1之被覆有密封層之半導體元件之製造方法，其中上述密封層含有填充劑及/或螢光體。
  5. 如請求項1之被覆有密封層之半導體元件之製造方法，其中上述第1溫度具有溫度上升至上述第2溫度之升溫溫度範圍。
  6. 如請求項1之被覆有密封層之半導體元件之製造方法，其中上述支撐台為基板，且於上述配置步驟中，將上述半導體元件安裝於上述基板。
  7. 一種半導體裝置之製造方法，其特徵在於包括：製造被覆有密封層之半導體元件之步驟；及將上述被覆有密封層之半導體元件安裝於基板之步驟；且上述被覆有密封層之半導體元件係藉由包含如下步驟之被覆有密封層之半導體元件之製造方法而製造：配置步驟，其將半導體元件配置於支撐台上；密封步驟，其藉由具備剝離層、與積層於上述剝離層下且包含熱硬化性樹脂之完全硬化前之密封層的密封片材之上述密封層，將上述半導體元件埋設並密封；及加熱步驟，其於上述密封步驟之後，加熱上述密封層使其硬化；且上述加熱步驟包括：第1加熱步驟，其於常壓下以第1溫度加熱上述密封片材；剝離步驟，其於上述第1加熱步驟之後，將上述剝離層自上述密封層剝離；及第2加熱步驟，其於上述剝離步驟之後，於較上述第1溫度高溫之第2溫度下加熱上述密封層。
TW102125678A 2012-07-17 2013-07-17 被覆有密封層之半導體元件及半導體裝置之製造方法 TW201409769A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012158945 2012-07-17

Publications (1)

Publication Number Publication Date
TW201409769A true TW201409769A (zh) 2014-03-01

Family

ID=49948833

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102125677A TW201409768A (zh) 2012-07-17 2013-07-17 被覆有密封層之半導體元件及半導體裝置之製造方法
TW102125678A TW201409769A (zh) 2012-07-17 2013-07-17 被覆有密封層之半導體元件及半導體裝置之製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102125677A TW201409768A (zh) 2012-07-17 2013-07-17 被覆有密封層之半導體元件及半導體裝置之製造方法

Country Status (7)

Country Link
US (2) US20150179482A1 (zh)
EP (2) EP2876672A4 (zh)
JP (2) JP5680210B2 (zh)
KR (2) KR20150036048A (zh)
CN (2) CN104471692A (zh)
TW (2) TW201409768A (zh)
WO (2) WO2014014007A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216354A (ja) * 2014-04-23 2015-12-03 日東電工株式会社 波長変換部材およびその製造方法
JP2015216355A (ja) * 2014-04-23 2015-12-03 日東電工株式会社 波長変換部材およびその製造方法
KR101455205B1 (ko) * 2014-04-29 2014-10-27 주식회사 다이나테크 교정장치
JP2016063228A (ja) * 2014-09-12 2016-04-25 日東電工株式会社 封止層被覆光半導体素子の製造方法および光半導体装置の製造方法
WO2017180864A1 (en) 2016-04-14 2017-10-19 Genentech, Inc. Anti-rspo3 antibodies and methods of use
JP6902838B2 (ja) 2016-09-08 2021-07-14 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光半導体素子被覆用シート
JP6627838B2 (ja) * 2017-09-29 2020-01-08 日亜化学工業株式会社 透光性シートの製造方法
JP6916525B2 (ja) * 2018-02-06 2021-08-11 株式会社ブイ・テクノロジー Ｌｅｄディスプレイの製造方法
WO2019241344A1 (en) * 2018-06-12 2019-12-19 Alliance Sports Group, L.P. Photo luminescent lighting device
CN111668357A (zh) * 2019-03-06 2020-09-15 隆达电子股份有限公司 封装体
TWI713168B (zh) * 2020-03-09 2020-12-11 南茂科技股份有限公司 晶片封裝結構及其製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3475557B2 (ja) * 1995-03-08 2003-12-08 ソニー株式会社 半導体装置の製造方法
JPH11191577A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
JP3132449B2 (ja) * 1998-01-09 2001-02-05 日本電気株式会社 樹脂外装型半導体装置の製造方法
EP1195781A4 (en) * 2000-04-12 2004-03-31 Matsushita Electric Ind Co Ltd MANUFACTURING METHOD OF A CHIP INDUCTOR
JP3724790B2 (ja) * 2001-03-21 2005-12-07 住友ベークライト株式会社 半導体装置及びその製造方法
JP2003007742A (ja) * 2001-06-21 2003-01-10 Dainippon Printing Co Ltd Ｉｃモジュールの製造方法およびｉｃモジュール、ｉｃカード
JP2003249510A (ja) * 2002-02-26 2003-09-05 Asuriito Fa Kk 半導体封止方法
JP4514490B2 (ja) 2004-03-29 2010-07-28 日東電工株式会社 半導体ウエハの小片化方法
CN101297411B (zh) * 2005-10-24 2010-05-19 3M创新有限公司 发光器件的制造方法及发光器件
JP4519762B2 (ja) * 2005-11-21 2010-08-04 リンテック株式会社 樹脂封止型半導体装置の製造方法
JP2007235104A (ja) * 2006-01-31 2007-09-13 Toshiba Lighting & Technology Corp 発光装置の製造方法および発光装置
EP2100725B1 (en) * 2006-12-28 2012-09-19 Asahi Glass Company, Limited Process for producing a transparent laminate
JP5440010B2 (ja) * 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
JP5190993B2 (ja) * 2008-11-20 2013-04-24 日東電工株式会社 光半導体封止用シート
EP2196503B1 (en) * 2008-12-12 2015-02-18 Nitto Denko Corporation Thermosetting silicone resin composition, silicone resin, silicone resin sheet and use thereof
JP5333056B2 (ja) * 2009-08-26 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JPWO2011037034A1 (ja) * 2009-09-24 2013-02-21 旭硝子株式会社 離型フィルムおよび発光ダイオードの製造方法
JP5156033B2 (ja) * 2010-01-12 2013-03-06 リンテック株式会社 樹脂封止型半導体装置の製造方法
JP2011219597A (ja) * 2010-04-08 2011-11-04 Nitto Denko Corp シリコーン樹脂シート
JP2011243725A (ja) * 2010-05-18 2011-12-01 Elpida Memory Inc 半導体装置の製造方法
JP2012012563A (ja) 2010-06-02 2012-01-19 Nitto Denko Corp 熱硬化性シリコーン樹脂用組成物
JP5775375B2 (ja) * 2010-07-27 2015-09-09 日東電工株式会社 発光ダイオード装置の製造方法
KR101253586B1 (ko) * 2010-08-25 2013-04-11 삼성전자주식회사 형광체 필름, 이의 제조방법, 형광층 도포 방법, 발광소자 패키지의 제조방법 및 발광소자 패키지
JP5767062B2 (ja) * 2010-09-30 2015-08-19 日東電工株式会社 発光ダイオード封止材、および、発光ダイオード装置の製造方法
JP2013095809A (ja) 2011-10-31 2013-05-20 Nitto Denko Corp シリコーン樹脂組成物、シリコーン樹脂シート、光半導体素子装置、および、シリコーン樹脂シートの製造方法。

Also Published As

Publication number Publication date
EP2876672A4 (en) 2016-04-20
EP2876673A1 (en) 2015-05-27
EP2876673A4 (en) 2015-11-18
CN104471692A (zh) 2015-03-25
JPWO2014014008A1 (ja) 2016-07-07
TW201409768A (zh) 2014-03-01
KR20150036048A (ko) 2015-04-07
JP5680210B2 (ja) 2015-03-04
WO2014014008A1 (ja) 2014-01-23
EP2876672A1 (en) 2015-05-27
KR20150036078A (ko) 2015-04-07
US20150194324A1 (en) 2015-07-09
JP5680211B2 (ja) 2015-03-04
US20150179482A1 (en) 2015-06-25
US9214362B2 (en) 2015-12-15
JPWO2014014007A1 (ja) 2016-07-07
CN104428880A (zh) 2015-03-18
WO2014014007A1 (ja) 2014-01-23

Similar Documents

Publication Publication Date Title
JP5680210B2 (ja) 封止層被覆半導体素子および半導体装置の製造方法
TWI693730B (zh) 發光裝置的製造方法
JP6641997B2 (ja) 積層体およびそれを用いた発光装置の製造方法
JP2014096491A (ja) 蛍光体層被覆半導体素子、その製造方法、半導体装置およびその製造方法
JP6362834B2 (ja) 半導体装置の製造方法
TW201338217A (zh) 密封片、發光二極體裝置及其製造方法
JPWO2019049791A1 (ja) 封止光半導体デバイスの製造方法
TW201511354A (zh) 密封半導體元件及半導體裝置之製造方法
TW201425554A (zh) 密封片材
US20130256717A1 (en) Semiconductor board, semiconductor device, and producing method of semiconductor device
WO2014155850A1 (ja) 光半導体装置の製造方法
TW201338129A (zh) 發光裝置集合體及照明裝置
JP6987871B2 (ja) 封止光半導体デバイスの製造方法
TW201427109A (zh) 密封片材