TW201511354A - 密封半導體元件及半導體裝置之製造方法 - Google Patents

密封半導體元件及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201511354A
TW201511354A TW103129602A TW103129602A TW201511354A TW 201511354 A TW201511354 A TW 201511354A TW 103129602 A TW103129602 A TW 103129602A TW 103129602 A TW103129602 A TW 103129602A TW 201511354 A TW201511354 A TW 201511354A
Authority
TW
Taiwan
Prior art keywords
layer
sealing
peeling
sealing layer
semiconductor device
Prior art date
Application number
TW103129602A
Other languages
English (en)
Inventor
Yasunari Ooyabu
Hiroshi Noro
Hiroki Kono
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201511354A publication Critical patent/TW201511354A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明之密封半導體元件之製造方法包括：準備步驟，其係準備配置有半導體元件之支持片材；密封步驟，其係藉由具備剝離層、積層於剝離層下且包含熱硬化性樹脂之完全硬化前之密封層、及積層於剝離層上且補強剝離層及密封層之補強層的密封片材之密封層於常溫下埋設半導體元件而進行密封；加熱步驟，其係於密封步驟後加熱密封層而使之硬化；及剝離步驟，其係於加熱步驟後剝離補強層。

Description

密封半導體元件及半導體裝置之製造方法
本發明係關於一種密封半導體元件及半導體裝置之製造方法，詳細而言，本發明係關於一種藉由密封層密封半導體元件之密封半導體元件及半導體裝置之製造方法。
先前，業界已知有利用樹脂片材密封發光二極體等半導體元件之情況。
例如，提出有如下方法：於安裝發光二極體之基板上設置具有基材片材與積層於基材片材下之聚矽氧樹脂層的密封用片材，繼而，藉由聚矽氧樹脂層埋設發光二極體而進行密封。其後，對密封用片材進行加熱而使聚矽氧樹脂層(密封層)硬化，繼而，自密封層剝離基材片材，從而製造光半導體裝置(例如參照下述專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-095809號公報
然而，專利文獻1中記載之方法存在加熱過程中密封層發生變形之不良情況。又，存在加熱過程中基材片材亦發生變形故而伴隨該基材片材之變形而密封層進一步變形的不良情況。
本發明之目的在於提供一種可防止剝離層之變形並且抑制密封 層之變形的密封半導體元件及半導體裝置之製造方法。
本發明之密封半導體元件之製造方法之特徵在於包括：準備步驟，其係準備配置有半導體元件之支持片材；密封步驟，其係藉由具備剝離層、積層於上述剝離層下且包含熱硬化性樹脂之完全硬化前之密封層、及積層於上述剝離層上且補強上述剝離層及上述密封層之補強層的密封片材之上述密封層於常溫下埋設上述半導體元件而進行密封；加熱步驟，其係於上述密封步驟後加熱上述密封層而使之硬化；及剝離步驟，其係於上述加熱步驟後剝離上述補強層。
根據該方法，於剝離步驟前之加熱步驟中，積層於剝離層上之補強層可補強剝離層及密封層。因此，於加熱步驟中，補強層可抑制剝離層及密封層之變形。
其結果為，根據本發明之密封半導體元件之製造方法，可製造可靠性優異之半導體裝置。
又，於本發明之密封半導體元件之製造方法中，較佳為於上述加熱步驟中於常壓下加熱密封片材。
根據該方法，其不同於利用壓製裝置等對密封層進行加壓之方法，無需該壓製裝置等特別之裝置，可於常壓下藉由簡易之加熱裝置加熱密封片材。因此，可利用簡便之方法且低成本地製造密封半導體元件。
又，於本發明之密封半導體元件之製造方法中，較佳為上述補強層之厚度相對於上述剝離層及上述密封層之合計厚度的比為0.07以上。
根據該方法，補強層之厚度相對於剝離層及密封層之合計厚度的比為上述下限以上，故而可更確實地補強剝離層及密封層。因此，可更進一步地抑制加熱步驟中之剝離層及密封層之變形。
又，於本發明之密封半導體元件之製造方法中，較佳為上述補強層由附弱黏著糊劑之PET(polyethylene terephthalate，聚對苯二甲酸乙二酯)膜構成。
根據該方法，補強層由附弱黏著糊劑之PET膜構成，故而可更確實地補強剝離層及密封層。因此，可更進一步地抑制加熱步驟中之剝離層及密封層之變形。
又，於本發明之密封半導體元件之製造方法中，較佳為於上述剝離步驟中將上述剝離層及上述補強層兩者同時自上述密封層剝離。
根據該方法，與依序將剝離層及補強層剝離之方法相比，可以較少之步驟數實施剝離步驟。因此，可利用簡便之方法且低成本地製造密封半導體元件。
又，於本發明之密封半導體元件之製造方法中，較佳為上述支持片材為安裝有上述半導體元件之基板。
又，本發明之半導體裝置之製造方法之特徵在於包括：藉由上述密封半導體元件之製造方法製造上述密封半導體元件之步驟，及將上述密封半導體元件安裝於基板之步驟。
根據該方法，藉由上述密封半導體元件之製造方法製造密封半導體元件，故而可製造可靠性優異之半導體裝置。
根據本發明，可抑制加熱步驟中之剝離層及密封層之變形，其結果為，可製造可靠性優異之密封半導體元件及半導體裝置。
1‧‧‧LED裝置
2‧‧‧LED
3‧‧‧基板
4‧‧‧密封片材
5‧‧‧剝離層
6‧‧‧密封層
7‧‧‧補強層
8‧‧‧減壓空間
10‧‧‧凹部
11‧‧‧黏著層
12‧‧‧支持板
13‧‧‧支持片材
14‧‧‧凹部上表面
15‧‧‧密封LED
21‧‧‧周邊上表面
H1‧‧‧凹部之深度
H2‧‧‧基板之厚度
H3‧‧‧密封層之厚度
H4‧‧‧以基板之底面作為基準之密封層之上表面之高度
T0‧‧‧剝離層及密封層之合計厚度
T1‧‧‧補強層之厚度
圖1A~C係本發明之密封半導體元件之製造方法之第1實施形態的製造步驟圖，圖1A表示準備步驟，圖1B表示密封步驟，圖1C表示加熱步驟。
圖2D~E係繼圖1A~C之本發明之密封半導體元件之製造方法之 第1實施形態的製造步驟圖，圖2D及圖2E表示剝離步驟。
圖3A~E係本發明之密封半導體元件之製造方法之第2實施形態的製造步驟圖，圖3A表示準備步驟，圖3B表示壓接步驟，圖3C表示大氣暴露步驟，圖3D表示加熱步驟，圖3E表示剝離步驟。
圖4A~C係本發明之密封半導體元件之製造方法之第3實施形態的製造步驟圖，圖4A表示準備步驟，圖4B表示密封步驟，圖4C表示加熱步驟。
圖5D~G係繼圖4A~C之本發明之密封半導體元件之製造方法之第3實施形態的製造步驟圖，圖5D及圖5E表示第1剝離步驟，圖5F表示第2剝離步驟，圖5G表示安裝步驟。
<第1實施形態>
圖1A~C中，將紙面上側設為上側(第1方向一側、厚度方向一側)，且將紙面下側設為下側(第1方向另一側)。具體而言，以圖1A~C中記載之方向作為基準。圖2D~E之方向依照圖1A~C之方向。
本發明之密封半導體元件之製造方法之第1實施形態即LED裝置1之製造方法包括：準備步驟(參照圖1A)、密封步驟(參照圖1B)、加熱步驟(參照圖1C)及剝離步驟(參照圖2D及圖2E)。以下詳細說明各步驟。
[準備步驟]
於準備步驟中，準備作為支持片材之基板3，該支持片材安裝有作為半導體元件之LED2。準備該基板3時，首先將LED2安裝於基板3上。具體而言，將LED2安裝於基板3之上表面。或者亦可準備預先安裝有LED2之基板3。
如圖1A所示，基板3係形成為向面方向(與厚度方向正交之方向)延伸之俯視大致矩形之平板形狀。基板3係由例如鋁等金屬材料、例 如氧化鋁等陶瓷材料、例如聚醯亞胺等樹脂材料等通常用作LED裝置1之基板之材料所形成。於基板3之上表面形成有具備用以與LED2之端子(未圖示)電性連接之電極(未圖示)、及接連於其之配線的導體圖案(未圖示)。導體圖案例如由金、銅、銀、鎳等導體所形成。基板3之1邊之長度例如為1mm以上，又，例如為1,000mm以下。基板3之厚度例如為0.25mm以上，較佳為0.9mm以上，又，例如為10mm以下，較佳為5mm以下。
LED2係形成為俯視大致矩形之平板形狀，且於上表面或下表面具備端子(未圖示)。LED2之1邊之長度例如為0.05mm以上，較佳為0.1mm以上，又，例如為10mm以下，較佳為5mm以下。LED2之厚度例如為5μm以上，較佳為10μm以上，又，例如為2,000μm以下，較佳為1,000μm以下。
作為將LED2安裝於基板3之方法，例如採用覆晶安裝。又，亦可將LED2之端子與基板3之電極進行打線結合連接。
又，將複數個LED2安裝於基板3。LED2係於面方向上相互隔開間隔而安裝於基板3之上表面。LED2於面方向、具體而言為前後左右方向(將前後方向設為X方向、左右方向設為Y方向時之X-Y方向)上以相等間隔排列配置。LED2之面方向上之間隔例如為0.1mm以上，較佳為1mm以上，又，例如為50mm以下，較佳為5mm以下。
[密封步驟]
於密封步驟中，如圖1A所示，首先準備密封片材4，其後，如圖1B所示，藉由密封片材4密封LED2。
如圖1A所示，密封片材4具備剝離層5、積層於剝離層5下之密封層6、及積層於剝離層5上之補強層7。
剝離層5係於密封片材4中保護密封層6之上表面並且支持密封層6之層，其於使用後(具體而言為下述加熱步驟後)自密封層6剝離。剝 離層5係於密封片材4中介置於下述說明之密封層6及補強層7之間。作為剝離層5，可列舉：例如聚乙烯膜、聚酯膜(PET膜等)等聚合物膜，例如陶瓷片材，例如金屬箔等。可較佳地列舉聚合物膜。又，亦可對剝離層5之表面(上表面及下表面)實施氟處理等剝離處理。剝離層5於為聚合物膜之情形時，線膨脹係數例如為70×10-6K-1以上，較佳為80×10-6K-1以上，又，例如為140×10-6K-1以下，較佳為120×10-6K-1以下。線膨脹係數係藉由TMA(thermomechanical analysis，熱機械分析)而算出。剝離層5之厚度例如為25μm以上，較佳為38μm以上，又，例如為2,000μm以下，較佳為100μm以下。
密封層6係於密封片材4中被設置於最下部，具體而言其形成於剝離層5之整個下表面。密封層6係由含有密封樹脂之密封樹脂組合物形成為片狀。
作為密封樹脂，可列舉藉由加熱而硬化之熱硬化性樹脂。
作為熱硬化性樹脂，例如可列舉：聚矽氧樹脂、環氧樹脂、聚醯亞胺樹脂、酚樹脂、脲樹脂、三聚氰胺樹脂、不飽和聚酯樹脂等。可較佳地列舉聚矽氧樹脂。
作為熱硬化性樹脂，例如可列舉2階段熱硬化性樹脂組合物、1階段熱硬化性樹脂組合物等，可較佳地列舉2階段熱硬化性樹脂組合物。
又，2階段熱硬化性樹脂組合物具有2皆段之反應機制，於第1階段之反應中進行B階段化(半硬化)，於第2階段之反應中進行C階段化(最終硬化)。另一方面，1階段熱硬化性樹脂組合物具有1階段之反應機制，且於第1階段之反應中完全硬化。又，B階段係熱硬化性樹脂為液狀之A階段與完全硬化之C階段之間的狀態，略微進行硬化及凝膠化，壓縮彈性模數小於C階段之彈性模數。
作為2階段熱硬化性樹脂組合物之未硬化體(第1階段之硬化前)， 例如可列舉2階段硬化性聚矽氧樹脂組合物之未硬化體，可較佳地列舉縮合反應-加成反應硬化性聚矽氧樹脂組合物。
縮合反應-加成反應硬化性聚矽氧樹脂組合物係可藉由加熱而進行縮合反應及加成反應之熱硬化性聚矽氧樹脂組合物，更具體而言，其為可藉由加熱而進行縮合反應成為B階段(半硬化)、繼而可藉由進一步之加熱而進行加成反應(具體而言例如矽氫化反應)成為C階段(最終硬化)的熱硬化性聚矽氧樹脂組合物。
作為此種縮合反應-加成反應硬化性聚矽氧樹脂組合物，可列舉：例如含有矽烷醇基兩末端之聚矽氧烷、含烯基之三烷氧基矽烷、有機氫矽氧烷、縮合觸媒及矽氫化觸媒的第1縮合反應-加成反應硬化性聚矽氧樹脂組合物；例如含有矽烷醇基兩末端之聚矽氧烷、含乙烯系不飽和烴基之矽化合物、含環氧基之矽化合物、有機氫矽氧烷、縮合觸媒及加成觸媒的第2縮合反應-加成反應硬化性聚矽氧樹脂組合物；例如含有兩末端矽烷醇基型聚矽氧油、含烯基之二烷氧基烷基矽烷、有機氫矽氧烷、縮合觸媒及矽氫化觸媒的第3縮合反應-加成反應硬化性聚矽氧樹脂組合物；例如含有1分子中具有至少2個烯基矽烷基之有機聚矽氧烷、1分子中具有至少2個氫矽烷基之有機聚矽氧烷、矽氫化觸媒及硬化延遲劑的第4縮合反應-加成反應硬化性聚矽氧樹脂組合物；例如含有1分子中同時具有至少2個乙烯系不飽和烴基與至少2個氫矽烷基之第1有機聚矽氧烷、1分子中不含乙烯系不飽和烴基而具有至少2個氫矽烷基之第2有機聚矽氧烷、矽氫化觸媒及矽氫化抑制劑的第5縮合反應-加成反應硬化性聚矽氧樹脂組合物；例如含有1分子中同時具有至少2個乙烯系不飽和烴基與至少2個矽烷醇基之第1有機聚矽氧烷、1分子中不含乙烯系不飽和烴基而具有至少2個氫矽烷基之第2有機聚矽氧烷、矽氫化抑制劑、及矽氫化觸媒的第6縮合反應-加成反應硬化性聚矽氧樹脂組合物；例如含有矽化合物、及硼化合物或 鋁化合物之第7縮合反應-加成反應硬化性聚矽氧樹脂組合物；例如含有聚鋁矽氧烷及矽烷偶合劑的第8縮合反應-加成反應硬化性聚矽氧樹脂組合物等。
該等縮合反應-加成反應硬化性聚矽氧樹脂組合物可單獨使用或併用兩種以上。
作為縮合反應-加成反應硬化性聚矽氧樹脂組合物，可較佳地列舉第4縮合反應-加成反應硬化性聚矽氧樹脂組合物。
第4縮合反應-加成反應硬化性聚矽氧樹脂組合物被記載於日本專利特開2011-219597號公報等中，例如含有二甲基乙烯基矽烷基末端聚二甲基矽氧烷、三甲基矽烷基末端二甲基矽氧烷-甲基氫矽氧烷共聚物、鉑-二乙烯基四甲基二矽氧烷錯合物及氫氧化四甲基銨等。
另一方面，所謂1階段硬化性聚矽氧樹脂組合物係指具有1階段之反應機制且於第1階段之反應中即最終硬化的熱硬化性聚矽氧樹脂組合物。
作為1階段硬化性聚矽氧樹脂組合物，例如可列舉加成反應硬化性聚矽氧樹脂組合物等。
加成反應硬化性聚矽氧樹脂組合物例如含有成為主劑之含乙烯系不飽和烴基之聚矽氧烷、及成為交聯劑之有機氫矽氧烷。
作為含乙烯系不飽和烴基之聚矽氧烷，例如可列舉：含烯基之聚二甲基矽氧烷、含烯基之聚甲基苯基矽氧烷、含烯基之聚二苯基矽氧烷等。
關於加成反應硬化性聚矽氧樹脂組合物，通常以不同之封裝體提供含乙烯系不飽和烴基之聚矽氧烷及有機氫矽氧烷。具體而言，以含有主劑(含乙烯系不飽和烴基之聚矽氧烷)之A液與含有交聯劑(有機氫矽氧烷)之B液之2液之形式提供。再者，將兩者之加成反應所需之公知之觸媒添加至含乙烯系不飽和烴基之聚矽氧烷中。
此種加成反應硬化性聚矽氧樹脂組合物係於將主劑(A液)與交聯劑(B液)加以混合而製備混合液並由混合液成形為上述密封層6之形狀的步驟中，含乙烯系不飽和烴基之聚矽氧烷與有機氫矽氧烷進行加成反應，加成反應硬化性聚矽氧樹脂組合物硬化而形成聚矽氧彈性體(硬化體)。
此種密封樹脂之調配比率係相對於密封樹脂組合物100質量份例如為20質量份以上，較佳為50質量份以上，又，例如為99.9質量份以下，較佳為99.5質量份以下。
又，可視需要使密封樹脂組合物含有螢光體、填充劑。
作為螢光體，例如可列舉可將藍色光轉換為黃色光之黃色螢光體等。作為此種螢光體，例如可列舉於複合金屬氧化物或金屬硫化物等中摻雜有例如鈰(Ce)或銪(Eu)等金屬原子之螢光體。
具體而言，作為螢光體，可列舉：例如Y3Al5O12：Ce(YAG(釔-鋁-石榴石)：Ce)、(Y,Gd)3Al5O12：Ce、Tb3Al3O12：Ce、Ca3Sc2Si3O12：Ce、Lu2CaMg2(Si,Ge)3O12：Ce等具有石榴石型結晶構造之石榴石型螢光體；例如(Sr,Ba)2SiO4：Eu、Ca3SiO4Cl2：Eu、Sr3SiO5：Eu、Li2SrSiO4：Eu、Ca3Si2O7：Eu等矽酸鹽螢光體；例如CaAl12O19：Mn、SrAl2O4：Eu等鋁酸鹽螢光體；例如ZnS：Cu,Al、CaS：Eu、CaGa2S4：Eu、SrGa2S4：Eu等硫化物螢光體；例如CaSi2O2N2：Eu、SrSi2O2N2：Eu、BaSi2O2N2：Eu、Ca-α-SiAlON等氮氧化物螢光體；例如CaAlSiN3：Eu、CaSi5N8：Eu等氮化物螢光體；例如K2SiF6：Mn、K2TiF6：Mn等氟化物系螢光體等。可較佳地列舉石榴石型螢光體，可進而較佳地列舉Y3Al5O12：Ce。螢光體可單獨使用或併用兩種以上。
作為螢光體之形狀，例如可列舉：球狀、板狀、針狀等。就流動性之觀點而言，可較佳地列舉球狀。
螢光體之最大長度之平均值(於球狀之情形時為平均粒徑)例如為0.1μm以上，較佳為1μm以上，又，例如為200μm以下，較佳為100μm以下。
螢光體之調配比率係相對於密封樹脂組合物100質量份例如為0.1質量份以上，較佳為0.5質量份以上，且例如為80質量份以下，較佳為50質量份以下。
作為填充劑，例如可列舉：聚矽氧微粒子、玻璃、氧化鋁、二氧化矽、氧化鈦、氧化鋯、滑石、黏土、硫酸鋇等，該等填充劑可單獨使用或併用兩種以上。可較佳地列舉聚矽氧微粒子、二氧化矽。
填充劑之調配比率係相對於密封樹脂組合物100質量份例如為0.1質量份以上，較佳為0.5質量份以上，又，例如為80質量份以下，較佳為50質量份以下。
再者，可於密封樹脂組合物中以適當之比率添加例如改性劑、界面活性劑、染料、顏料、防變色劑、紫外線吸收劑等公知之添加物。
密封層6係形成(製備)為熱硬化性樹脂之完全硬化前之狀態。具體而言，密封層6於包含2階段熱硬化性樹脂組合物之情形時，其包含2階段熱硬化性樹脂組合物之1階段硬化體，又，於包含1階段熱硬化性樹脂組合物之情形時，其包含1階段熱硬化性樹脂組合物之未硬化體(硬化前)。
尤佳為密封層6為2階段硬化性樹脂組合物之1階段硬化體。即，尤佳為密封層6包含B階段狀態之2階段熱硬化性樹脂組合物。
形成密封層6時，例如，利用例如澆鑄、旋轉塗佈、輥式塗佈等方法將上述密封樹脂組合物(視需要含有螢光體或填充劑等)於剝離層5上塗佈成適當厚度，並視需要進行加熱。藉此，於剝離層5上形成片狀之密封層6。
該密封層6於23℃下之壓縮彈性模數例如為0.15MPa以下，較佳為0.12MPa以下，更佳為0.1MPa以下，又，例如為0.01MPa以上，較佳為0.04MPa以上。
若密封層6之壓縮彈性模數為上述上限以下，則可確保密封層6之柔軟性。另一方面，若密封層6之壓縮彈性模數為下限以上，則可確保密封層6之保形性並且藉由該密封層6埋設LED2。
密封層6之線膨脹係數例如為150×10-6K-1以上，較佳為200×10-6K-1以上，又，例如為400×10-6K-1以下，較佳為300×10-6K-1以下。又，存在密封層6之線膨脹係數減去剝離層5之線膨脹係數所得之值(差)越大則密封層6越容易變形的情形。
密封層6係參照圖1A般形成為俯視矩形之片狀。又，將密封層6之大小調節成可一次密封複數個LED2之尺寸。密封層6之厚度例如為100μm以上，較佳為300μm以上，更佳為400μm以上，又，例如為2,000μm以下，較佳為1,000μm以下。
剝離層5及密封層6之合計厚度T0例如為0.2mm以上，較佳為0.6mm以上，又，例如為2mm以下，較佳為1.5mm以下。
補強層7於密封片材4中被設置於最上部，具體而言，其形成於剝離層5之整個上表面。補強層7為於密封片材4中支持(補強或約束)密封層6及剝離層5兩者的支持層(補強層或約束層)。補強層7係於使用後(具體而言為下述加熱步驟後)與剝離層5一併自密封層6剝離之層。
作為形成補強層7之材料，例如可列舉PET膜等。就提高對密封層6及剝離層5之補強性之觀點而言，可較佳地列舉附弱黏著糊劑之PET膜等。附弱黏著糊劑之PET膜具備PET膜、及設置於其下表面之弱黏著性糊劑。PET膜可藉由糊劑而貼著於剝離層5。上述所謂弱黏著，係指對密封層6之黏著力例如為0.1N/8.5mm以下。再者，黏著力 係定義為於將寬度8.5mm之密封層6貼著於公知之支持板等上後進行180度剝離試驗時之黏著力。
補強層7之厚度T1相對於剝離層5及密封層6之合計厚度T0之比(T1/T0)例如為0.07以上，較佳為0.15以上，又，例如為1以下。具體而言，補強層7之厚度T1例如為50μm以上，較佳為70μm以上，更佳為90μm以上，又，例如為250μm以下。若上述比為上述下限以上，則補強層7可更確實地補強剝離層5及密封層6。
又，補強層7於25℃下之彎曲模數例如為85000kg/cm-2以上，又，例如為200000kg/cm-2以下。彎曲模數係依據ASTM D-790進行測定。
並且，準備密封片材4時，例如首先將剝離層5及補強層7視需要利用接著劑進行貼合，其後，於剝離層5之下表面形成密封層6。或者，亦可首先於剝離層5之下表面形成密封層6，其後，將剝離層5及補強層7視需要利用接著劑進行貼合。再者，於密封片材4中，剝離層5、密封層6及補強層7於厚度方向上投影時，形成為重合之相同形狀。
藉此，準備具備補強層7、剝離層5及密封層6之密封片材4。
其後，如圖1B所示，利用密封片材4密封LED2。具體而言，利用密封片材4之密封層6於常溫下埋設LED2而進行密封。
詳細而言，如圖1A所示，首先以使密封層6朝下之方式將密封片材4配置於基板3之上側，繼而，如圖1B所示，利用壓製機(未圖示)等將密封層6壓接於基板3。
較佳為將密封片材4及基板3相互對向配置，投入至真空壓製機等之真空腔室內。繼而，對真空腔室內進行減壓。具體而言，利用真空泵(減壓泵)等對真空腔室內進行排氣。其後，一面使真空腔室內成為減壓環境一面利用真空壓製機之壓製機等將密封層6壓接於基板3。 減壓環境例如為300Pa以下，較佳為100Pa以下，尤佳為50Pa以下。其後，將基板3與密封層6暴露於大氣壓環境下。
關於常溫，具體而言為20~25℃。
藉此，利用密封層6於常溫下埋設LED2而進行密封。
即，各LED2之上表面及側面(左表面、右表面、前表面及後表面)、以及自LED2露出之基板3之上表面被密封層6被覆。
[加熱步驟]
加熱步驟係如圖1C所示，為於密封步驟後加熱密封層6使之硬化之步驟。於加熱步驟中，將密封片材4例如於常壓下加熱。
所謂常壓，為不對密封片材4進行流體加壓及機械加壓中之任一加壓之狀態，具體而言，為於常壓環境(大氣壓，即為約0.1MPa)下對密封片材4無負荷之狀態。
將密封片材4於常壓下加熱時，例如使用加熱爐(具體而言為乾燥爐等)、加熱板等常壓加熱裝置。可較佳地使用加熱爐。
加熱溫度為使密封層6完全硬化之溫度。於密封步驟後之密封層6為B階段之情形時，加熱溫度為使密封層6進行C階段化之溫度。於密封層6含有縮合反應-加成反應硬化性聚矽氧樹脂組合物之情形時，為可使縮合反應-加成反應硬化性聚矽氧樹脂組合物之加成反應實質上結束(完成)之溫度。具體而言，加熱溫度例如為60℃以上，較佳為75℃以上，更佳為135℃以上，又，例如為200℃以下，較佳為180℃以下。
又，加熱溫度係自上述範圍內選擇為定溫(固定溫度)。
加熱時間例如為10分鐘以上，較佳為30分鐘以上，又，例如為20小時以下，較佳為10小時以下，更佳為5小時以下。
藉由加熱步驟，使密封層6完全硬化。例如，於密封步驟中已為B階段之密封層6藉由加熱步驟而成為C階段。於密封層6含有縮合反 應-加成反應硬化性聚矽氧樹脂組合物之情形時，縮合反應-加成反應硬化性聚矽氧樹脂組合物之加成反應實質上結束(完成)。
加熱步驟後之硬化(完全硬化)之密封層6於23℃下之壓縮彈性模數例如超過1.2MPa，較佳為超過1.4MPa，又，例如為15MPa以下，較佳為10MPa以下。
如此，製造如圖1C所示具備基板3、複數個LED2及密封片材4之LED裝置1。
詳細而言，該LED裝置1係由基板3、安裝於基板3之LED2、及被覆LED2之密封層6所構成。換言之，LED裝置1中附著有剝離層5及補強層7。LED裝置1具備基板3、及安裝於基板3之作為密封半導體元件之密封LED15。密封LED15具備LED2與密封層6。
[剝離步驟]
其後，將LED裝置1(具體而言為附著有剝離層5及補強層7之LED裝置1)自常壓加熱裝置中取出，將LED裝置1冷卻至常溫，其後將剝離層5及補強層7自密封層6剝離。
首先，如圖2D所示，將補強層7自剝離層5剝離。具體而言，抓持補強層7之端部，將面方向一端部向上方提拉。繼而，將補強層7之面方向中央部及面方向另一端部連續地自剝離層5剝離。
其後，如圖2E所示，將剝離層5自密封層6之上表面剝離。具體而言，抓持剝離層5之端部，將面方向一端部向上方提拉。繼而，將剝離層5之面方向中央部及面方向另一端部連續地自密封層6剝離。
藉此，將剝離層5及補強層7自密封層6剝離。
或者，雖未圖示，但亦可將剝離層5及補強層7同時自密封層6剝離。
藉此，獲得作為具備基板3、LED2及密封層6之半導體裝置的LED裝置1。
[第1實施形態之作用效果]
根據該方法，於剝離步驟(參照圖2D)前之加熱步驟(參照圖1C)中，積層於剝離層5上之補強層7可補強剝離層5及密封層6。因此，於加熱步驟中，補強層7可抑制剝離層5及密封層6之變形。
具體而言，於密封層6之線膨脹係數與剝離層5之線膨脹係數之差較大之情形時，密封層6容易變形，結果可藉由補強層7而補強剝離層5甚至密封層6，故而可抑制密封層6之變形。
其結果，根據該方法，可製造可靠性優異之密封LED15及LED裝置1。
又，若補強層7之厚度T1相對於剝離層5及密封層6之合計厚度T0之比(T1/T0)為上述下限以上，則可更確實地補強剝離層5及密封層6。因此，可更進一步地抑制加熱步驟中之剝離層5及密封層6之變形。
又，若補強層7由附弱黏著糊劑之PET膜構成，則可更確實地補強剝離層5及密封層6。因此，可更進一步地抑制加熱步驟中之剝離層5及密封層6之變形。
又，根據密封LED15及LED裝置1之製造方法，藉由上述製造方法製造密封LED 15，因此，可製造可靠性優異之密封LED15及LED裝置1。
[變化例]
於上述第1實施形態中，加熱步驟中，於常壓下加熱密封片材4。然而，亦可對密封片材4一面加壓一面加熱。具體而言，使用壓製裝置對密封片材4進行機械加壓。藉由壓製裝置而亦可抑制剝離層5及密封層6之變形。
較佳為於常壓下加熱密封片材4。即便於常壓下加熱密封片材4，亦可藉由補強層7抑制剝離層5及密封層6之變形，另一方面，無需 壓製裝置等特別裝置，可藉由加熱爐、加熱板等簡易之常壓加熱裝置加熱密封片材4。
又，於上述第1實施形態中，剝離步驟中，如圖2D所示，首先將補強層7自剝離層5剝離，而使剝離層5存留於密封層6之上表面，其後，如圖2E所示，將剝離層5自密封層6剝離，雖未圖示，但例如亦可如上述般，將補強層7與剝離層5一併自密封層6剝離。
較佳為將補強層7與剝離層5一併自密封層6剝離。根據該方法，可以較少之步驟數實施剝離步驟。因此，可利用簡便之方法且低成本地製造LED裝置1。又，於剝離步驟中，與自剝離層5剝離補強層7相比，首先將剝離層5自完全硬化狀態之密封層6剝離可更容易地實施剝離操作。
又，於上述第1實施形態中，於基板3配置有複數個LED2，雖未圖示，但例如亦可於基板3配置單個LED2。
又，於上述第1實施形態中，以作為本發明中之半導體元件之光半導體元件即LED2為一例進行說明，雖未圖示，但例如亦可將其等設為電子元件。
電子元件係將電能轉換為光以外之能量、具體而言為信號能等之半導體元件，具體而言，可列舉電晶體、二極體等。電子元件之尺寸根據用途及目的進行適當選擇。
於該情形時，密封層6含有密封樹脂作為必需成分，且含有填充劑作為任意成分。作為填充劑，進而可列舉碳黑等黑色顏料等。填充劑之調配比率係相對於密封樹脂100質量份例如為5質量份以上，較佳為10質量份以上，又，例如為99質量份以下，較佳為95質量份以下。
又，密封層6之物性(具體而言為壓縮彈性模數等)與上述第1實施形態之物性相同。
於上述第1實施形態中，將加熱溫度設定為定溫，但並不限定於 此，例如加熱溫度亦可具有溫度範圍。
即，加熱溫度之下限例如為20℃以上、進而為25℃以上，加熱溫度之上限例如為200℃以下，較佳為180℃以下。
具體而言，加熱溫度係自下限升溫至上限之溫度，其升溫速度例如為1℃/分鐘以上，較佳為2℃/分鐘以上，又，例如為30℃/分鐘以下，較佳為20℃/分鐘以下。又，加熱溫度下之升溫時間例如為4分鐘以上，較佳為5分鐘以上，又，例如為120分鐘以下，較佳為60分鐘以下。
<第2實施形態>
於第2實施形態中，對與第1實施形態相同之構件及步驟賦予相同之參照符號，並省略其詳細說明。
於圖1A所示之第1實施形態中，將基板3形成為平板形狀，但例如亦可如圖3A所示於基板3形成凹部10。
第2實施形態包括：準備步驟(參照圖3A)、密封步驟(參照圖3B及圖3C)、加熱步驟(參照圖3D)及剝離步驟(參照圖3E)。以下，詳細說明各步驟。
[準備步驟]
如圖3A所示，凹部10係於基板3之上表面以朝下凹陷之方式形成為俯視矩形，藉由凹部10周邊之基板3除凹部10以外之部分(周邊)而無間隙地包圍四周(前後左右方向)。
凹部10之1邊之長度例如為0.8mm以上，較佳為1mm以上，又，例如為300mm以下，較佳為100mm以下。
凹部10之深度H1(於上下方向，自凹部10周邊之上表面(以下設為周邊上表面21)至凹部10上表面(以下設為凹部上表面14)之長度)例如為1,000μm以下，較佳為500μm以下，更佳為200μm以下，尤佳為170μm以下，又，例如為10μm以上，較佳為50μm以上。凹部10之 深度H1相對於基板3之厚度H2(對應凹部10之基板3之厚度H2)，例如為90%以下，較佳為80%以下，又，例如為10%以上，較佳為20%以上。
然後，將複數個LED4安裝於凹部10。LED4之厚度相對於凹部10之深度H1例如為90%以下，較佳為80%以下。
[密封步驟]
密封步驟包括壓接步驟(參照圖3B)及大氣暴露步驟(參照圖3C)。
(壓接步驟)
於壓接步驟中，首先準備密封片材4。密封層6之厚度H3如圖3A所示，相對於凹部10之深度H1例如為50%以上，較佳為80%以上，更佳為100%以上，又，例如為900%以下，較佳為700%以下，更佳為400%以下。
於壓接步驟中，繼而，將所準備之密封片材4隔開間隔地對向配置於基板3之上側，並投入至真空壓製機等之真空腔室內。
繼而，對真空腔室內進行減壓。具體而言，藉由真空泵(減壓泵)等對真空腔室內進行排氣。
然後，如圖3B所示，一面使真空腔室內成為減壓環境一面藉由真空壓製機之壓製機等將密封片材4之密封層6壓接於基板3。
壓接步驟中之減壓環境例如為300Pa以下，較佳為100Pa以下，尤佳為50Pa以下。
又，壓接步驟中之壓接時，對密封層6被壓入(壓接)至基板3側(下側)之量(以下設為壓入量)加以控制。
藉由控制壓入量，而調整為密封層6之下表面與周邊上表面21密接且與凹部上表面14分離。
具體而言，將密封層6調整為下述式所表示之壓入量為負、且壓入量之絕對值小於凹部10之深度H1。
壓入量=(以基板3之底面作為基準之凹部上表面14之高度H2+壓接步驟前密封層6之厚度H3)-壓接步驟後以基板3之底面作為基準之密封層6之上表面之高度H4
若壓入量為正，則密封層6被過度地推壓至壓接步驟後之密封層6之厚度(H4-H2)變得較壓接步驟前之密封層6之厚度H3薄，而密封層6與凹部上表面14密接。相對於此，若壓入量為負，則調整為密封層6與凹部上表面14分離。
若壓入量之絕對值大於凹部10之深度H1，則密封層6之下表面未與周邊上表面21密接，無法由密封層6封閉凹部10。相對於此，若壓入量之絕對值小於凹部10之深度H1，則調整為密封層6與周邊上表面21密接。
又，壓入量(H2+H3-H4)之絕對值相對於凹部10之深度H1例如未達100%，較佳為95%以下，又，例如超過0%，較佳為10%以上。
又，於壓接步驟中，視需要將密封片材4以壓下(壓入)之狀態保持。
保持時間例如為5秒以上，較佳為10秒以上，又，為10分鐘以下，較佳為5分鐘以下。
藉由壓接步驟，如圖3B所示，於凹部10形成由基板3與密封層6劃分之密閉之減壓空間8。
壓接步驟例如在與第1實施形態之密封步驟相同之溫度、具體而言為常溫下實施。
(大氣暴露步驟)
大氣暴露步驟係如圖3C所示，將基板3與密封片材4暴露於大氣壓環境下之步驟。
壓接步驟後，藉由大氣暴露步驟，而使密封層6以追隨凹部10之形狀之方式密接。
具體而言，停止運轉真空泵，而使真空腔室內暴露於大氣。
如此，藉由減壓空間8與大氣壓之差壓，而密封層6之上表面被朝下推壓，密封層6之下表面以追隨凹部10之形狀之方式變形，從而密接於凹部10之上表面。
大氣壓暴露步驟例如在與第1實施形態之密封步驟相同之溫度下、具體而言為常溫下實施。
藉由大氣壓暴露步驟，而以密封層6密接於凹部10之方式密封LED4。
[加熱步驟]
如圖3D所示，以與第1實施形態相同之方式實施加熱步驟。
[剝離步驟]
其後，如圖5E所示，以與第1實施形態相同之方式將剝離層5及補強層7自密封層6剝離。
藉此，獲得LED裝置1。再者，LED裝置1中，將具備LED2及密封層6之密封LED15安裝於基板3，並將LED2連接於基板3。
[作用效果]
根據該LED裝置1之製造方法，於壓接步驟中，將密封層6以與凹部上表面14分離之方式壓接。因此，於LED2之周圍之構件、具體而言為LED2打線結合連接於基板3之情形時，可降低壓接密封層6時對導線之應力。
另一方面，於壓接步驟中，由於密封層6於減壓環境下封閉周邊上表面21，故而於凹部10形成由基板3與密封層6劃分之密閉之減壓空間8。
於大氣壓暴露步驟中，若被暴露於大氣壓，則藉由減壓空間8與大氣壓之差壓而密封層6無間隙地填充於凹部10。因此，可抑制基板3與密封層6之間產生空隙。
其結果，於將LED2打線結合連接於基板3之情形時，可減少導線(未圖示)之變形並且抑制空隙之產生。
<第3實施形態>
於第3實施形態中，對與第1實施形態相同之構件及步驟賦予相同之參照符號，並省略其詳細說明。
於第1實施形態中，以安裝LED2之基板3之形式對本發明之支持片材進行說明，但如圖4A~C所示，例如亦可由具備黏著層11及支持板12之支持片材13所構成。
本發明之密封半導體元件之製造方法且半導體裝置之製造方法之第3實施形態即LED裝置1之製造方法包括：準備步驟(參照圖4A)、密封步驟(參照圖4B)、加熱步驟(參照圖4C)、第1剝離步驟(參照圖5D及圖5E)、第2剝離步驟(參照圖5F)及安裝步驟(參照圖5G)。以下，對各步驟進行詳細說明。
[準備步驟]
於準備步驟中，如圖4A所示，準備支持片材13。
支持板12呈於面方向延伸之板形狀，設置於支持片材13之下部，形成為與支持片材13俯視大致相同形狀。
支持板12於至少面方向無法延伸，且包含硬質之材料，具體而言，作為此種材料，可列舉：例如氧化矽(玻璃、石英等)、氧化鋁等氧化物，例如不鏽鋼、矽等金屬等。
支持板12於23℃下之楊式模數例如為1×106Pa以上，較佳為1×107Pa以上，更佳為1×108Pa以上，又，例如為1×1012Pa以下。若支持板12之楊式模數為上述下限以上，則確保支持板12之硬質，可更進一步確實地支持LED4。再者，支持板12之楊式模數例如由JIS H 7902：2008之壓縮彈性模數等求出。
支持板12之厚度例如為0.1mm以上，較佳為0.3mm以上，又， 例如為5mm以下，較佳為2mm以下。
黏著層11形成於支持板12之整個上表面。
作為形成黏著層11之黏著材料，例如可列舉：丙烯酸系感壓接著劑、聚矽氧系感壓接著劑等感壓接著劑。
又，作為黏著材料，除了藉由紫外線照射、藥液或加熱而黏著力降低者以外，亦可自通常可用作黏著劑者中廣泛地選擇。
黏著層11之厚度例如為0.01mm以上，較佳為0.02mm以上，又，為1mm以下，較佳為0.5mm以下。
準備支持片材13時，例如將支持板12與黏著層11貼合。
支持片材13之厚度例如為0.2mm以上，較佳為0.5mm以上，又，為6mm以下，較佳為2.5mm以下。
[密封步驟]
於密封步驟中，如圖4A所示，首先準備密封片材4，其後，如圖4B所示，藉由密封片材4密封LED2。
[加熱步驟]
加熱步驟如圖4C所示，於密封步驟後加熱密封層6使之硬化。
[第1剝離步驟]
於第1剝離步驟中，如圖5D及圖5E所示，將剝離層5及補強層7自密封層6剝離。藉此，以由支持片材13支持之態樣獲得密封LED15。
[第2剝離步驟]
於第2剝離步驟中，如圖5F之虛線所示，首先以對應各LED2之方式切斷密封層6，而單片化成對應各LED2之密封LED15。其後，如圖5F之箭頭所示，將經單片化之密封LED15自支持片材13剝離。具體而言，藉由紫外線照射、藥液或加熱，使黏著層11之黏著力降低。
[安裝步驟]
其後，根據發光波長或發光效率篩選螢光體層被覆LED10後，如 圖5G所示，將所篩選之密封LED15安裝於基板3。藉此，獲得LED裝置1。
[第3實施形態之作用效果]
藉由第3實施形態，亦可取得與第1實施形態相同之作用效果。
[實施例]
可將以下所示之實施例之數值替代為上述實施形態中記載之數值(即上限值或下限值)。
實施例1
[安裝步驟]
將複數個LED安裝於基板(支持片材)上(參照圖1A)。LED之厚度為330μm，各LED間之間隔為1.5mm。
[密封步驟]
準備密封片材。
首先，經由接著劑(丙烯酸系黏著劑)將由PET膜構成之厚度(T1)90μm之補強層與由PET膜構成之剝離層(厚度50μm，線膨脹係數：90×10-6K-1)貼合。
繼而，於剝離層之下表面形成密封層(參照圖1A)。
具體而言，將二甲基乙烯基矽烷基末端聚二甲基矽氧烷(乙烯基矽烷基當量0.071mmol/g)20g(乙烯基矽烷基1.4mmol)、三甲基矽烷基末端二甲基矽氧烷-甲基氫矽氧烷共聚物(氫矽烷基當量4.1mmol/g)0.40g(氫矽烷基1.6mmol)、鉑-二乙烯基四甲基二矽氧烷錯合物(矽氫化觸媒)之二甲苯溶液(鉑濃度2質量%)0.036mL(1.9μmol)、及氫氧化四甲基銨(TMAH，硬化延遲劑)之甲醇溶液(10質量%)0.063mL(57μmol)進行混合，於20℃下攪拌10分鐘，相對於該混合物100質量份調配聚矽氧微粒子(Tospearl 2000B，Momentive-Performance-Materials Japan有限公司製造)30質量份，進行均勻地攪拌混合，藉此 獲得2階段硬化性聚矽氧樹脂組合物。
繼而，將2階段硬化性聚矽氧樹脂組合物塗佈於剝離層之上表面(與貼合有補強層之面對向之面，圖1A中之下表面)，從而製備塗膜。
繼而，將塗膜於135℃下加熱15分鐘，製作厚度1,000μm之包含半硬化(B階段狀態)之2階段硬化性聚矽氧樹脂組合物之密封層(線膨脹係數：260×10-6K-1)。藉此，製作具備補強層與剝離層及密封層之密封片材(參照圖1A)。再者，剝離層及密封層之合計厚度(T0)為1050μm。
[密封步驟]
將安裝有LED之基板與密封片材之密封層以於厚度方向上對向之方式配置，並投入至真空壓製機(型號CV200，Nichigo Morton公司製造)之真空腔室內。
利用真空泵(減壓泵)(型號E2M80，Edwards公司製造)對真空腔室內進行排氣，於常溫下對真空腔室內進行減壓直至成為50Pa。
於減壓環境下，利用真空壓製機將基板與密封片材壓接，於該狀態下以20℃保持3分鐘。其後，停止運轉真空泵，而將真空腔室內暴露於大氣。
如此，藉由密封層密封LED(參照圖1B)。
[加熱步驟]
將安裝有經密封層密封之LED之基板投入至150℃之乾燥爐內。然後，將密封片材加熱2小時。藉此，使密封層C階段化、即完全硬化(參照圖1C)。藉此，製造具備基板、複數個LED及密封片材且附著於密封層及補強層之LED裝置(參照圖1C)。再者，LED裝置中設置有安裝於基板之密封LED。
[剝離步驟]
其後，將剝離層及補強層自密封層剝離(參照圖2D及圖2E)。具 體而言，首先將補強層自剝離層剝離(參照圖2D)，繼而，將剝離層自密封層剝離(參照圖2E)。
藉此，製造包含基板、複數個LED及密封片材之LED裝置。
實施例2
將補強層之厚度變更為500μm，除此以外，以與實施例1相同之方式進行處理，製造密封LED及LED裝置。
比較例1
未於密封片材上設置補強層，除此以外，以與實施例1相同之方式進行處理，製造LED裝置。
即，於密封步驟中，由剝離層及密封層構成密封片材，又，於剝離步驟中，僅將剝離層自密封層剝離。
(評價)
(密封層及剝離層之變形)
於實施例及比較例中，藉由目視對加熱步驟後之LED裝置有無密封層及剝離層之翹曲(變形)進行觀察。將其結果示於表1。
再者，上述發明係以本發明之例示之實施形態之形式而提供，但其等僅不過為例示，不作限定性解釋。對於該技術領域之從業人員而言很明確，本發明之變化例包含於下述申請專利範圍內。
[產業上之可利用性]
密封半導體元件之製造方法可用於製造半導體裝置。
1‧‧‧LED裝置
2‧‧‧LED
3‧‧‧基板
4‧‧‧密封片材
5‧‧‧剝離層
6‧‧‧密封層
7‧‧‧補強層
11‧‧‧黏著層
T0‧‧‧剝離層及密封層之合計厚度
T1‧‧‧補強層之厚度

Claims (7)

  1. 一種密封半導體元件之製造方法，其特徵在於包括：準備步驟，其係準備配置有半導體元件之支持片材；密封步驟，其係藉由具備剝離層、積層於上述剝離層下且包含熱硬化性樹脂之完全硬化前之密封層、及積層於上述剝離層上且補強上述剝離層及上述密封層之補強層的密封片材之上述密封層於常溫下埋設上述半導體元件而進行密封；加熱步驟，其係於上述密封步驟後加熱上述密封層使之硬化；及剝離步驟，其係於上述加熱步驟後剝離上述補強層。
  2. 如請求項1之密封半導體元件之製造方法，其中於上述加熱步驟中於常壓下加熱密封片材。
  3. 如請求項1之密封半導體元件之製造方法，其中上述補強層之厚度相對於上述剝離層及上述密封層之合計厚度之比為0.07以上。
  4. 如請求項1之密封半導體元件之製造方法，其中上述補強層由附弱黏著糊劑之PET膜構成。
  5. 如請求項1之密封半導體元件之製造方法，其中於上述剝離步驟中將上述剝離層及上述補強層兩者同時自上述密封層剝離。
  6. 如請求項1之密封半導體元件之製造方法，其中上述支持片材為安裝上述半導體元件之基板。
  7. 一種半導體裝置之製造方法，其特徵在於包括：藉由密封半導體元件之製造方法製造上述密封半導體元件之步驟、及將上述密封半導體元件安裝於基板之步驟；且上述密封半導體裝置之製造方法包括：準備步驟，其係準備配置有半導體元件之支持片材； 密封步驟，其係藉由具備剝離層、積層於上述剝離層下且包含熱硬化性樹脂之完全硬化前之密封層、及積層於上述剝離層上且補強上述剝離層及上述密封層之補強層的密封片材之上述密封層於常溫下埋設上述半導體元件而進行密封；加熱步驟，其係於上述密封步驟後加熱上述密封層使之硬化；及剝離步驟，其係於上述加熱步驟後剝離上述補強層。
TW103129602A 2013-09-02 2014-08-27 密封半導體元件及半導體裝置之製造方法 TW201511354A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013181644A JP2015050359A (ja) 2013-09-02 2013-09-02 封止半導体素子および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201511354A true TW201511354A (zh) 2015-03-16

Family

ID=52586238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129602A TW201511354A (zh) 2013-09-02 2014-08-27 密封半導體元件及半導體裝置之製造方法

Country Status (4)

Country Link
JP (1) JP2015050359A (zh)
CN (1) CN105408989A (zh)
TW (1) TW201511354A (zh)
WO (1) WO2015029664A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6916525B2 (ja) * 2018-02-06 2021-08-11 株式会社ブイ・テクノロジー Ｌｅｄディスプレイの製造方法
CN111819671A (zh) * 2018-03-06 2020-10-23 日立化成株式会社 半导体装置及其制造方法
DE102019109586A1 (de) * 2019-04-11 2020-10-15 Osram Opto Semiconductors Gmbh Elektronisches bauelement und verfahren zur montage eines elektronischen bauelements
CN112767848B (zh) * 2021-01-12 2022-07-26 深圳市艾比森光电股份有限公司 一种led显示模组及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4519762B2 (ja) * 2005-11-21 2010-08-04 リンテック株式会社 樹脂封止型半導体装置の製造方法
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
JP2013157408A (ja) * 2012-01-27 2013-08-15 Nitto Denko Corp 発光ダイオード装置およびその製造方法

Also Published As

Publication number Publication date
WO2015029664A1 (ja) 2015-03-05
JP2015050359A (ja) 2015-03-16
CN105408989A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
JP5680210B2 (ja) 封止層被覆半導体素子および半導体装置の製造方法
JP2014096491A (ja) 蛍光体層被覆半導体素子、その製造方法、半導体装置およびその製造方法
JP6641997B2 (ja) 積層体およびそれを用いた発光装置の製造方法
JP6362834B2 (ja) 半導体装置の製造方法
JP6957630B2 (ja) 封止光半導体デバイスの製造方法
TW201338217A (zh) 密封片、發光二極體裝置及其製造方法
TW201511354A (zh) 密封半導體元件及半導體裝置之製造方法
TW201425554A (zh) 密封片材
US20130256717A1 (en) Semiconductor board, semiconductor device, and producing method of semiconductor device
JP6987871B2 (ja) 封止光半導体デバイスの製造方法
JP2014192326A (ja) 光半導体装置の製造方法
TW201338129A (zh) 發光裝置集合體及照明裝置
TW201427109A (zh) 密封片材