JP5156033B2 - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP5156033B2
JP5156033B2 JP2010003841A JP2010003841A JP5156033B2 JP 5156033 B2 JP5156033 B2 JP 5156033B2 JP 2010003841 A JP2010003841 A JP 2010003841A JP 2010003841 A JP2010003841 A JP 2010003841A JP 5156033 B2 JP5156033 B2 JP 5156033B2
Authority
JP
Japan
Prior art keywords
resin layer
circuit board
sealing resin
semiconductor
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010003841A
Other languages
English (en)
Other versions
JP2010109383A (ja
Inventor
昭枝 濱崎
直史 泉
智則 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2010003841A priority Critical patent/JP5156033B2/ja
Publication of JP2010109383A publication Critical patent/JP2010109383A/ja
Application granted granted Critical
Publication of JP5156033B2 publication Critical patent/JP5156033B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、樹脂封止型半導体装置の製造方法に関する。
多くの半導体装置は、回路基板に搭載された半導体素子を樹脂により封止したパッケージ形態として使用されている。
半導体素子のパッケージング法としては、デバイスを実装したリードフレーム（板金、ＴＡＢテープ等）を金型にセットし、金型内に溶融した樹脂を充填固化し封止を行う方法が一般的であった。しかし、この方法ではパッケージの薄肉化に限界がある。この理由は、厚み精度の高い金型の作成が困難であることと、たとえこのような金型を作成できたとしても、狭小空間に圧入される樹脂の流動圧力によって、デバイスの微細構造（回路、ワイヤ等）が破損する虞があるためである。また金型を使用しての樹脂封止では、小ロット品でも量産品でも同等の金型が必要になり、小ロット品では金型作成のコストが問題となる。
このため、金型に代わって、樹脂シートを用いた半導体素子の封止方法が提案されている。
たとえば特許文献１には、「配線パターンを有する回路基板上に搭載された半導体素子および前記半導体素子と前記配線パターンの接続部を樹脂によって封止する半導体パッケージの製造方法において、前記半導体素子のサイズに応じた量の樹脂を前記半導体素子の形状に応じたパターンで基材テープの表面に形成し、前記半導体素子および前記接続部の機械的強度に応じて前記樹脂を溶融化し、前記回路基板と前記基材テープの位置調整によって前記半導体素子と溶融化された前記樹脂を位置合わせし、位置合わせされた前記樹脂と前記半導体素子に所定の圧力を付加して溶融化された前記樹脂の中に前記半導体素子を埋没させて前記半導体素子と前記接続部を損傷させずに封止することを特徴とする半導体パッケージの製造方法」が開示されている。
しかし、上記の方法には、次のような不具合が見出された。
（１）上記方法では、封止される半導体素子のサイズに応じた量の樹脂を半導体素子の形状に応じたパターンで基材テープの表面に予め形成しておく必要がある。このため、封止される半導体素子の形状に応じて、種々のテープを準備する必要があり、汎用性に劣ることになる。
（２）基材上に所定形状で形成された樹脂層は溶融化された状態で圧力を加えられ、半導体素子を埋没する。この際に樹脂層の端面も溶融、流動化するため、得られるパッケージの側端面が不規則に変形することがある。パッケージ側端面の形状が不規則であると、熱履歴や機械的衝撃などによりパッケージが破損しやすくなる。
（３）また、上記方法によりパッケージ構造は、特許文献１図４に示されるように、回路基板端部が封止樹脂層よりも突出した構造となる。したがって、半導体装置の小型化を図る上では不利になる。
特開平１１−２５１３４７号公報
本発明は、上記のような従来技術に鑑みてなされたものであって、樹脂シートを用いた半導体素子の封止方法において、樹脂シートの汎用性が高く、また得られるパッケージ端面の形状が一定であり、かつ装置の小型化が可能な方法を提供し、半導体装置の製造において、コストの低減および品質の向上を図ることを目的としている。
このような課題を解決する本発明の要旨は以下のとおりである。
（１）複数の半導体チップが搭載された回路基板を準備する工程、
回路基板の平面形状よりもやや大きな開口部を有する枠体に、支持シートと、該支持シートの片面全面に剥離可能に積層されてなる熱硬化性の封止樹脂層とからなる半導体封止用樹脂シートを張設した状態で、該半導体封止用樹脂シートの封止樹脂層を、該回路基板の半導体チップ搭載面の凹凸、隙間に埋め込み、封止樹脂層面を回路基板面に接触させる工程、および
該回路基板を封止樹脂層とともに半導体チップ毎に切断する工程を含み、
封止樹脂層面を回路基板面に接触させる工程後および／または回路基板を封止樹脂層とともに半導体チップ毎に切断する工程後に、封止樹脂層の熱硬化を行う工程を含む半導体装置の製造方法。
（２）前記封止樹脂層面を回路基板面に接触させる工程において、半導体チップと略同サイズの押圧コテを用いて、半導体チップ最上面近傍のみにおいて局所的に加圧する上記（１）に記載の半導体装置の製造方法。
（３）支持シートと、該支持シートの片面全面に剥離可能に積層されてなる熱硬化性の封止樹脂層とからなる半導体封止用樹脂シートを枠体に張設してなる回路基板固定治具。
（４）上記（１）または（２）の製造方法によって製造した半導体装置。
本発明によれば、樹脂シートを用いた半導体素子の封止方法において、樹脂シートの汎用性が高く、また得られるパッケージ端面の形状が一定であり、かつ装置の小型化が可能な方法が提供され、半導体装置の製造において、コストの低減および品質の向上が図られる。
半導体チップが搭載された回路基板の一例を示す。 図１−ＡのＸ−Ｘ線断面図を示す。 半導体チップが搭載された回路基板の一例を示す。 図２−ＡのＹ−Ｙ線断面図を示す。 半導体封止用樹脂シートの断面図を示す。 本発明に係る製造方法の封止工程を示す。 本発明に係る製造方法のダイシング工程を示す。
以下、本発明の実施の形態（実施例）について図面を参照しながらさらに具体的に説明する。
本発明の製法においては、まず、半導体チップ１１が搭載されている回路基板１０を用意する。回路基板としては、たとえば、銅あるいは銅合金の板材を所定のパターンに打ち抜いた硬質のリードフレームの使用も考えられるが、リール巻きによる簡便な取り扱い性等を考慮するときには、ポリイミドのような可撓性フィルムの表面に銅箔を貼り付け、この銅箔をフォトエッチングすることによって所定の配線パターンを形成した可撓性回路基板の使用が好適である。
図１−Ａおよび図１−Ｂにはワイヤボンドされたデバイスの例を示し、図２−Ａおよび図２−Ｂには、フリップチップボンドされたデバイスの例を示す。なお、図１−Ｂは、図１−ＡのＸ−Ｘ線断面図であり、図２−Ｂは、図２−ＡのＹ−Ｙ線断面図である。
ワイヤボンドされたデバイスでは、ワイヤ１２を介して半導体チップ１１上の電極端子と回路基板１０上のアウターリード（図示せず）とを電気的に接続する。ワイヤ１２は、通常は金線などにより構成されている。また、回路基板１０と半導体チップ１１との接着（ダイボンド）は、エポキシ系接着剤のような通常の熱硬化型接着剤等の接着性樹脂１３を介して行われる。また。接着性樹脂としてフィルム状ダイボンド材を用いてもよい。
フリップチップボンドされたデバイスでは、半導体チップ１１の下面に形成されたハンダボール１４を介して半導体チップ１１と回路基板１０上のパッド状電極（図示せず）とを電気的に接続する。ハンダボール１４によって形成されるチップ下面と回路基板１０との間の空隙に、通常はアンダーフィルと呼ばれる接着性樹脂１５を充填してもよい（図２参照）。
上記のような構成の半導体チップ１１が搭載された回路基板１０は、公知の種々の方法により得ることができる。なお、図１−Ａ、図２−Ａでは、長尺・幅広の回路基板１０を用い、二次元的に半導体チップを配置した状態を示したが、長尺の回路基板１０を用い、１列で長手方向に一定間隔で半導体チップを配置してもよい。
また、回路基板１０は、その設計仕様により、開口部を有する構造であってもよい。
本発明では、複数の半導体チップ１１が搭載された回路基板１０のチップ搭載面を半導体封止用樹脂シート１により封止する。以下、この工程を封止工程と呼ぶ。
封止工程に用いる半導体封止用樹脂シート１（以下、樹脂シートという場合がある）は、図３に示すように、支持シート２と、該支持シート２の片面全面に剥離可能に積層されてなる熱硬化性の封止樹脂層３とからなる。支持シート２、封止樹脂層３の好適例については、後述する。また、樹脂シート１は、回路基板１０よりもやや大きな開口部を有する枠体４に外周部を固定して用いることが好ましい。枠体４を用いることで、工程間の移送を簡便に行える。また枠体４に樹脂シート１を張設し、樹脂シート１に回路基板１０を固定することで、ダイシング工程においては、回路基板１０を保持する治具としても使用できるようになる。枠体４は、その材質は特に限定はされず、金属製、樹脂製などのいずれであってもよい。枠体４に樹脂シート１を固定する際には、樹脂シート１を枠体４に積層し、枠体４を加熱することで、樹脂シート１外周部の熱硬化性封止樹脂層３が加熱され硬化し、枠体４と樹脂シート１とを強固に接着するとともに樹脂シート１の端部からの樹脂洩れを防止する。
封止工程においては、樹脂シート１の封止樹脂層３を、回路基板１０の半導体チップ搭載面の凹凸、隙間に埋め込み、封止樹脂層面を回路基板面に接触させ、半導体チップ１１を完全に覆うように樹脂シート１を被せる。この際、好ましくは、図４に示すように封止工程を次の２工程により行う。なお、図４以降では、ワイヤボンドされたデバイスを例にとり示したが、フリップチップボンドされたデバイスであっても同様である。
まず、回路基板１０に搭載された半導体チップ１１のみを加熱しつつ、半導体封止用樹脂シート１の封止樹脂層３を半導体チップ最上面に密着させる。
ワイヤボンドされたチップにおいては、チップ１１を加熱することで、ワイヤ１２も加熱される。加熱されたチップ１１およびワイヤ１２に樹脂シート１を垂直に加圧すると、まずワイヤ１２に封止樹脂層３が接触し、ワイヤ近傍の封止樹脂層３のみが局部的に粘度が低下する。このため、封止樹脂層３中にワイヤ１２が速やかに埋め込まれ、ワイヤ１２の損傷が低減される。しかし、加熱されたワイヤやチップから遠い樹脂は熱伝導が遅れ封止樹脂層３がチップ１１に接触して充分な時間が経過するまでは、実質的な粘度の低下は起こらない。なお、樹脂シート１をチップ１１の上面に接触させる際には、チップと略同サイズの押圧コテ５を用いて、チップ最上面近傍のみにおいて局所的に加圧することが好ましい。
フリップチップボンドされたデバイスでも、同様に、チップ１１のみを加熱し、加熱されたチップ１１に樹脂シート１を垂直に加圧すると、チップ最上面に封止樹脂層３が隙間なく密着する。
次いで回路基板１０全体を加熱しつつ、封止樹脂層３を、回路基板１０の半導体チップ搭載面の凹凸、隙間に埋め込む。回路基板１０全体を加熱することで、封止樹脂層全体も軟化する。樹脂シート１を回路基板１０に圧接することで、チップ１１の側面、すそ野、回路基板１０本体に封止樹脂が充分に埋め込まれる。ワイヤ１２はすでにその周囲を樹脂で充填されているため、樹脂の流動でワイヤを断線するような大きな力は加わらない。これによって、封止樹脂が回路基板１０の凹凸、隙間まで充分に充填され、チップ１１が樹脂封止されるため、半導体装置の品質の向上が図られる。
この際、樹脂シート１を回路基板１０に圧接するために、樹脂シート１全面を押圧する平板状プレス機を使用しても良いが、樹脂シート１を枠体４に固定している場合には、枠体４を回路基板方向に降下させ、ローラー６によって樹脂シート１を回路基板１０に圧接できるため、プロセスおよび装置が簡略化される。また、樹脂シート１を回路基板１０に圧接する際には、脱気を行うことが好ましい。脱気によって封止樹脂層３と回路基板１０との間での空気溜まり発生を低減でき、封止樹脂層３と回路基板１０との密着性が向上する。
また上記工程において、半導体チップ１１および回路基板面は、該封止樹脂層３が充分に軟化できる温度で、かつ硬化によって該封止樹脂層３の増粘が始まらない程度の温度に加熱される。この際、封止樹脂層３が軟化し過ぎると、樹脂が不必要に流動化し、必要とされる部分以外にまで樹脂が拡散し、デバイスの汚損、外観不良を招来する虞がある。
なお、ＱＦＮ(Quad Flatpack Non-leaded Package)型デバイスのように回路基板１０がリードフレームから構成され、基板面が開口部を有する構造である場合には、上記封止工程に先立ち、回路基板裏面（チップ搭載面の反対面）にマスキングテープなどの粘着シートを予め貼付する。マスキングテープによって開口部を塞ぎ、封止樹脂の開口部から流出を防止する。
封止工程の後、回路基板１０を半導体チップ毎にダイシングし、所望の半導体装置を得る。以下、この工程をダイシング工程とよぶ。
なお、本発明では、封止工程後またはダイシング工程後、あるいはこれら両工程後に、封止樹脂層３を熱硬化する。熱硬化の条件は封止樹脂層３を構成する熱硬化性樹脂を完全に硬化する条件であればよい。また、熱硬化を封止工程後およびダイシング工程後の二度に分けて行う場合には、前段でプレキュアを行いＢステージ化し、後段で完全硬化を行う。
ダイシング工程においては、回路基板１０および封止樹脂層３を、個別の回路基板の形状に沿って切断して個片化し、樹脂封止された半導体装置を得る。
ダイシング方法は、特に限定はされず、ダイシングブレードを用いた方法でもよく、またレーザー光線を使用したレーザーダイシングであってもよい。
なんら限定されるものではないが、以下にダイシング方法を数例説明する。なお、通常のダイシング時には、切断されたチップの飛散を防止するため、被切断物を粘着シート（ダイシングシート）に貼着し、粘着シートの外周部をリングフレームで固定している。
しかし、樹脂シート１を枠体４に固定して使用した場合には、樹脂シート１自体をダイシングシートとして使用し、枠体４をリングフレームとして使用できる。すなわち、図５に示すように、樹脂シート１の外周部を枠体４により固定した状態で、ダイシング装置に導入し、回路基板１０および封止樹脂層３を切断し、支持シート２を完全に切断しないようにダイシングする。その後、支持シートを剥離することで、樹脂封止された半導体装置が得られる。このように、樹脂シート１を枠体４に固定した回路基板保持治具を用いることで、ダイシングシートを使用する必要がなくなるため、プロセスの簡素化およびコストの低減が可能になる。
また、本発明におけるダイシング工程は、通常のダイシングシートを用いた工程であってもよい。
樹脂シート１と回路基板１０との積層体にダイシングシートを貼着し、これを通常のダイシング方法によって切断することで、所望の樹脂封止された半導体装置が得られる。この際、ダイシングシートを樹脂シートの支持シート面に貼着してもよく、回路基板面にダイシングシートを貼着してもよい。この場合、支持シートを、ダイシング工程後の任意の段階で剥離除去する。また、支持シートを剥離した後に露出した封止樹脂層面または回路基板面にダイシングシートの貼着を行ってもよい。
なお、開口部を有する回路基板を用いた際には、回路基板裏面（チップ搭載面の反対面）にはマスキングテープが貼付されるが、マスキングテープは封止工程後の任意の工程で剥離除去される。
次に本発明で使用する半導体封止用樹脂シート１の好適例を説明する。半導体封止用樹脂シート１は、図３に示したように、支持シート２と、該支持シート２の片面全面に剥離可能に積層されてなる熱硬化性の封止樹脂層３とからなる。
支持シート２としては、たとえば、ポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・（メタ）アクリル酸共重合体フィルム、エチレン・（メタ）アクリル酸エステル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、フッ素樹脂フィルム等のフィルムが用いられる。またこれらの架橋フィルムも用いられる。さらにこれらの積層フィルムであってもよい。さらにこれらのフィルムは、透明フィルム、着色フィルムあるいは不透明フィルムであってもよい。
本発明に係る半導体装置の製造方法においては、支持シート２上の封止樹脂層３を、回路基板のチップ搭載面に転写するため、支持シート２と封止樹脂層３とは剥離可能なように積層されている。このため、支持シート２の封止樹脂層３に接する面の表面張力は、好ましくは４０mN/m以下、さらに好ましくは３７mN/m以下、特に好ましくは３５mN/m以下であることが望ましい。このような表面張力が低いフィルムは、材質を適宜に選択して得ることが可能であるし、またフィルムの表面に、シリコーン樹脂やアルキッド樹脂などの剥離剤を塗布して剥離処理を施すことで得ることもできる。さらに、支持シート２と封止樹脂層３との間に、弱粘着剤層あるいはエネルギー線硬化型粘着剤層を介在させることで、支持シート２と封止樹脂層３とを剥離可能に積層することもできる。封止樹脂層３は、最終的には熱硬化され樹脂硬化物となる。したがって、硬化後には弱粘着剤層から容易に剥離できる。また、エネルギー線硬化型粘着剤層は、エネルギー線の照射を受けると硬化し粘着力を喪失または激減する。このため、硬化された封止樹脂層３の剥離をさらに容易に行えるようになる。
このような支持シート２の膜厚は、通常は１０〜５００μｍ、好ましくは１５〜３００μｍ、特に好ましくは２０〜２５０μｍ程度である。また、弱粘着剤層あるいはエネルギー線硬化型粘着剤層を使用した場合、粘着剤層の膜厚は、通常は１〜１０００μｍ、好ましくは３〜３００μｍ程度である。
封止樹脂層３は、熱硬化性を有し、かつ加熱環境下において特異な流動特性を示すことが好ましい。
前述したように、樹脂シート１の封止樹脂層３は、回路基板１０のチップ搭載面に転写され、最終的には硬化されチップおよび回路を封止する。すなわち、本発明においては、樹脂シート１の封止樹脂層３を、チップ搭載面の凹凸、隙間に埋め込み、封止樹脂面を回路基板面に接触させ、最終的には封止樹脂層３を硬化させる。封止樹脂層３の厚み精度は、最終的に形成されるパッケージの厚み精度に影響を与える。このため、保管、移送条件において厚み精度に変動が少ないものが好ましい。
したがって、封止樹脂層３の熱硬化前における弾性率は、好ましくは1.0×103〜1.0×104Pa、さらに好ましくは1.0×103〜5.0×103Paである。なお、封止樹脂層３の弾性率は、１００℃にて、動的粘弾性測定装置により測定周波数１Ｈｚにて測定される。封止樹脂層３の熱硬化前における弾性率がこのような範囲にあると、樹脂シートの保存、輸送環境下で封止樹脂層３の変形が起こりにくく、封止樹脂層３の厚み精度が保たれる。
また、チップ搭載面への圧接時において、封止樹脂層３が硬すぎると、フリップチップボンドされたデバイスでは樹脂が充分に充填されず空気溜まりが生じる虞があり、ワイヤボンディングされたデバイスではワイヤが潰れたり、断線する虞がある。一方、封止樹脂層３が軟らか過ぎると、封止樹脂が過剰に流動化し、必要とされる部分以外にまで樹脂が拡散し、デバイスの汚損、外観不良を招来する虞がある。したがって、チップ搭載面への圧接時における封止樹脂層３、すなわち、熱硬化前の封止樹脂層３は、適度な加熱流動性を有することが求められる。
このため、熱硬化前の封止樹脂層３の120℃における溶融粘度は、好ましくは100〜200Pa・秒、さらに好ましくは110〜190Pa・秒である。なお、熱硬化前の封止樹脂層３の120℃における溶融粘度は動的粘弾性測定装置により測定周波数１Ｈｚにて測定される。
また、熱硬化前の封止樹脂層３を120℃で温度一定とした場合に、溶融粘度が最低値に達するまでの時間は、好ましくは60秒以下、さらに好ましく50秒以下、特に好ましくは40秒以下である。組成に高分子を含む封止樹脂は、高温になっても全体が均一な粘度を示すまで時間がかかる。従って、封止樹脂は昇温の後一定温度とすると徐々に粘度が低下していく。しかし、封止樹脂は熱硬化性を有するので、時間の経過とともに熱硬化による粘度の上昇が起こる。なお、封止樹脂層３の120℃における溶融粘度が最小値に達する時間は、動的粘弾性測定装置により測定周波数１Ｈｚにて測定される。
上記封止樹脂層３は、基本的にはバインダー成分（Ａ）と熱硬化性成分（Ｂ）とを必須成分とし、必要に応じ、その他の添加物（Ｃ）が配合される。
以下、上記成分（Ａ）〜（Ｃ）を説明する。
「バインダー成分（Ａ）」
バインダー成分（Ａ）としては、接着性を有するポリマーであれば特に制限なく使用できるが、通常アクリル系重合体が好ましく使用される。アクリル系重合体の繰り返し単位としては、（メタ）アクリル酸エステルモノマーおよび（メタ）アクリル酸誘導体から導かれる繰り返し単位が挙げられる。ここで（メタ）アクリル酸エステルモノマーとしては、（メタ）アクリル酸シクロアルキルエステル、（メタ）アクリル酸ベンジルエステル、アルキル基の炭素数が１〜１８である（メタ）アクリル酸アルキルエステルが用いられる。これらの中でも、特に好ましくはアルキル基の炭素数が１〜１８である（メタ）アクリル酸アルキルエステル、たとえばアクリル酸メチル、メタクリル酸メチル、アクリル酸エチル、メタクリル酸エチル、アクリル酸プロピル、メタクリル酸プロピル、アクリル酸ブチル、メタクリル酸ブチル等が用いられる。また、（メタ）アクリル酸誘導体としては、たとえば（メタ）アクリル酸グリシジル等を挙げることができる。
特に（メタ）アクリル酸グリシジル単位と、少なくとも１種類の（メタ）アクリル酸アルキルエステル単位を含むが好ましい。この場合、共重合体中における（メタ）アクリル酸グリシジルから誘導される成分単位の含有率は通常は０〜８０質量％、好ましくは５〜５０質量％である。グリシジル基を導入することにより、後述する熱硬化性成分としてのエポキシ樹脂との相溶性が向上し、また硬化後のＴｇが高くなり耐熱性も向上する。また（メタ）アクリル酸アルキルエステルとしては、（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸ブチル等を用いることが好ましい。また、アクリル酸ヒドロキシエチル等の水酸基含有モノマーを導入することにより、被着体との密着性や粘着物性のコントロールが容易になる。
アクリル系重合体の重量平均分子量は、好ましくは１０万以上、さらに好ましくは１５万〜１００万である。
「熱硬化性成分（Ｂ）」
熱硬化性成分（Ｂ）は、加熱を受けると三次元網状化し、被着体を強固に接着する性質を有する。このような熱硬化性成分（Ｂ）は、一般的にはエポキシ、フェノール、レゾルシノール、ユリア、メラミン、フラン、不飽和ポリエステル、シリコーン等の熱硬化性樹脂と、適当な硬化促進剤とから形成されている。このような熱硬化性成分は種々知られており、本発明においては特に制限されることなく従来より公知の様々な熱硬化性成分を用いることができる。このような熱硬化性成分の一例としては、(Ｂ−１)エポキシ樹脂と(Ｂ−２)熱活性型潜在性エポキシ樹脂硬化剤とからなる接着成分を挙げることができる。
エポキシ樹脂(Ｂ−１)としては、従来より公知の種々のエポキシ樹脂が用いられるが、通常は、重量平均分子量３００〜２０００程度のものが好ましく、特に３００〜５００、好ましくは３３０〜４００の常態液状のエポキシ樹脂と、重量平均分子量４００〜２０００、好ましくは５００〜１５００の常態固体のエポキシ樹脂とをブレンドした形で用いるのが望ましい。また、本発明において好ましく使用されるエポキシ樹脂のエポキシ当量は通常５０〜５０００ｇ／ｅｑである。このようなエポキシ樹脂としては、具体的には、ビスフェノールＡ、ビスフェノールＦ、レゾルシノール、フェニルノボラック、クレゾールノボラックなどのフェノール類のグリシジルエーテル；ブタンジオール、ポリエチレングリコール、ポリプロピレングリコールなどのアルコール類のグリシジルエーテル；フタル酸、イソフタル酸、テトラヒドロフタル酸などのカルボン酸のグリシジルエーテル；アニリンイソシアヌレートなどの窒素原子に結合した活性水素をグリシジル基で置換したグリシジル型もしくはアルキルグリシジル型のエポキシ樹脂；ビニルシクロヘキサンジエポキシド、３,４−エポキシシクロヘキシルメチル−３,４−ジシクロヘキサンカルボキシレート、２−(３,４−エポキシ)シクロヘキシル−５,５−スピロ(３,４−エポキシ)シクロヘキサン−ｍ−ジオキサンなどのように、分子内の炭素−炭素二重結合をたとえば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。また分子内にジシクロペンタジエン骨格と、反応性のエポキシ基を有するジシクロペンタジエン骨格含有エポキシ樹脂を用いても良い。
これらの中でも、本発明では、ビスフェノール系グリシジル型エポキシ樹脂、o-クレゾールノボラック型エポキシ樹脂およびフェノールノボラック型エポキシ樹脂が好ましく用いられる。
これらエポキシ樹脂は、１種単独で、または２種以上を組み合わせて用いることができる。
熱活性型潜在性エポキシ樹脂硬化剤(Ｂ−２)とは、室温ではエポキシ樹脂と反応せず、ある温度以上の加熱により活性化し、エポキシ樹脂と反応するタイプの硬化剤である。
熱活性型潜在性エポキシ樹脂硬化剤(Ｂ−２)の活性化方法には、加熱による化学反応で活性種（アニオン、カチオン）を生成する方法；室温付近ではエポキシ樹脂(Ｂ−１)中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法；モレキュラーシーブ封入タイプの硬化剤で高温で溶出して硬化反応を開始する方法；マイクロカプセルによる方法等が存在する。
これら熱活性型潜在性エポキシ樹脂硬化剤は、１種単独で、または２種以上を組み合わせて用いることができる。特に上記の中でも、ジシアンジアミド、イミダゾール化合物あるいはこれらの混合物が好ましい。
上記のような熱活性型潜在性エポキシ樹脂硬化剤(Ｂ−２)は、エポキシ樹脂(Ｂ−１)１００質量部に対して通常０．１〜２０質量部、好ましくは０．５〜１５質量部、特に好ましくは１〜１０質量部の割合で用いられる。
「その他の成分（Ｃ）」
封止樹脂層３には、カップリング剤（Ｃ１）を配合しても良い。カップリング剤（Ｃ１）は、上記（Ａ）または（Ｂ）成分、好ましくは成分（Ｂ）が有する官能基と反応する基を有することが望ましい。
カップリング剤（Ｃ１）は硬化反応時に、カップリング剤中の有機官能基が熱硬化性成分（Ｂ）（特に好ましくはエポキシ樹脂）と反応すると考えられ、硬化物の耐熱性を損なわずに、接着性、密着性を向上させることができ、さらに耐水性（耐湿熱性）も向上する。
カップリング剤（Ｃ１）としては、その汎用性とコストメリットなどからシラン系（シランカップリング剤）が好ましい。また、上記のようなカップリング剤（Ｃ１）は、前記熱硬化性成分（Ｂ）１００質量部に対して通常０．１〜２０質量部、好ましくは０．３〜１５質量部、特に好ましくは０．５〜１０質量部の割合で用いられる。
上記封止樹脂層３には、硬化前の初期接着性および凝集性を調節するために、有機多価イソシアナート化合物、有機多価イミン化合物等の架橋剤（Ｃ２）を添加することもできる。
上記有機多価イソシアナート化合物としては、芳香族多価イソシアナート化合物、脂肪族多価イソシアナート化合物、脂環族多価イソシアナート化合物およびこれらの多価イソシアナート化合物の三量体、ならびにこれら多価イソシアナート化合物とポリオール化合物とを反応させて得られる末端イソシアナートウレタンプレポリマー等をあげることができる。有機多価イソシアナート化合物のさらに具体的な例としては、たとえば２，４−トリレンジイソシアナート、２，６−トリレンジイソシアナート、１，３−キシリレンジイソシアナート、１，４−キシレンジイソシアナート、ジフェニルメタン−４，４'−ジイソシアナート、ジフェニルメタン−２，４'−ジイソシアナート、３−メチルジフェニルメタンジイソシアナート、ヘキサメチレンジイソシアナート、イソホロンジイソシアナート、ジシクロヘキシルメタン−４，４'−ジイソシアナート、ジシクロヘキシルメタン−２，４'−ジイソシアナート、リジンイソシアナートなどがあげられる。
上記有機多価イミン化合物の具体例としては、Ｎ,Ｎ'−ジフェニルメタン−４,４'−ビス(1−アジリジンカルボキシアミド)、トリメチロールプロパン-トリ-β-アジリジニルプロピオナート、テトラメチロールメタン-トリ-β‐アジリジニルプロピオナート、Ｎ,Ｎ'-トルエン‐２,４‐ビス(1−アジリジンカルボキシアミド)トリエチレンメラミン等をあげることができる。上記のような架橋剤（Ｃ２）は、バインダー成分（Ａ）１００質量部に対して通常０．１〜２０質量部、好ましくは０．２〜１０質量部の割合で配合される。
また、上記封止樹脂層３には、さらに、シリカ、アルミナ、ガラス、雲母、酸化クロム、酸化チタン、顔料などのフィラーを添加してもよい。これらのフィラーは、封止樹脂層３を構成する成分（フィラーを除く）の合計１００質量部に対して、０〜４００質量部程度の割合で配合されていてもよい。
また、封止樹脂層３の熱応答性（加熱流動性）を制御するため、６０〜１５０℃にガラス転移点を有する熱可塑性樹脂を配合してもよい。熱可塑性樹脂としては、たとえばポリエステル樹脂、ポリビニルアルコール樹脂、ポリビニルブチラール、ポリ塩化ビニル、ポリスチレン、ポリアミド樹脂、セルロース、ポリエチレン、ポリイソブチレン、ポリビニルエーテル、ポリイミド樹脂、フェノキシ樹脂、ポリメチルメタクリレート、スチレン−イソプレン−スチレンブロック共重合体、スチレン−ブタジエン−スチレンブロック共重合体などが挙げられる。これらの中でも、封止樹脂層の他の成分との相溶性に優れることで、フェノキシ樹脂が特に好ましい。
封止樹脂層３における熱可塑性樹脂の配合割合は、バインダー成分（Ａ）と熱硬化性成分（Ｂ）の合計１００質量部当たり、好ましくは１〜５０質量部、さらに好ましくは２〜４０質量部、特に好ましくは３〜３０質量部の割合で用いられる。また、バインダー成分（Ａ）として、アクリル系重合体が用いられる場合、アクリル系重合体と、熱可塑性樹脂との重量比（アクリル系重合体／熱可塑性樹脂）が、９／１〜３／７であること好ましい。
「封止樹脂」
封止樹脂層３は、好ましくは前記した加熱流動性を有する。封止樹脂層３の加熱流動性を左右する第１の要因としては、上記配合物中のバインダー成分（Ａ）と熱硬化性成分（Ｂ）との割合があげられる。バインダー成分（Ａ）は高分子量体であるため、添加量が増えるにつれ加熱時の流動性を阻害し、添加量が少ないと流動性を発現する。一方、熱硬化性成分（Ｂ）は低分子量であり、硬化前には流動性を示す。よって、適切な流動性を示し、なお且つブリードしないような流動性を兼ね備えるためには、熱硬化性成分（Ｂ）に対するバインダー成分（Ａ）の配合量が重要である。熱硬化性成分（Ｂ）の好ましい配合割合は、バインダー成分（Ａ）と熱硬化性成分（Ｂ）との合計（（Ａ）＋（Ｂ））１００質量部中に、好ましくは１０〜９９質量部、さらに好ましくは５０〜９７質量部、特に好ましくは８３〜９５質量部である。
また、封止樹脂が熱可塑性樹脂を多量に含む場合、流動性が過剰になり、所望の弾性率や溶融粘度が得られない場合がある。したがって、熱可塑性成分を配合する場合、その配合割合は上記した範囲で、目的とする弾性率や加熱流動性を見合うように適宜に選定する。
上記のような成分からなる封止樹脂層３の厚さは、封止対象であるデバイスのサイズ、特に回路基板からチップ最頂部（ワイヤ頂部）までの高さやチップサイズと回路基板の面積比によりその好ましい範囲が異なり、例えば、封止樹脂層３の好ましい厚さは、４０〜２０００μｍ程度であり、より好ましくは５０〜１０００μｍ程度である。封止樹脂層３が薄い場合は、圧接の方法によりチップ部分が周囲よりも高い形状で封止することができるが、封止樹脂層３がチップよりも充分に厚い場合は、チップをすべて封止樹脂層３に埋め込み、封止樹脂層３の上面を平均に圧接して平面にすることもできる。
また、封止樹脂層３は、二層以上の構成層を有していてもよい。例えば、封止樹脂層のうち回路基板側の構成層を上記加熱流動性を有する樹脂で形成し、その上層、すなわち最終的なパッケージで最外層となる層を、耐衝撃性、耐擦傷性等の極めて硬い硬化層を形成する樹脂層とすることが好ましい。また、レーザーマーキング等の手段で情報表示が可能な樹脂層を最外層に設けてもよい。
半導体封止用樹脂シート１は、支持シート２上に封止樹脂層３が剥離可能に積層された構成であり、封止樹脂層３を保護するために、封止樹脂層の露出面に保護フィルムを積層しておいてもよい。保護フィルムとしては。前述した支持シート２と同様のフィルムが使用できる。
このような半導体封止用樹脂シート１の製造方法は、特に限定はされず、支持シート２上に、封止樹脂層３を構成する組成物を塗布乾燥することで製造してもよく、また封止樹脂層を他の剥離性のシート上に設け、これを上記支持シート２に転写することで製造してもよい。１回の塗布乾燥工程で必要とする膜厚で封止樹脂層３を形成できない場合は、封止樹脂層上にさらに同じ組成物を複数回塗布乾燥してもよいし、薄厚に形成した樹脂シートに別に塗布乾燥して得た封止樹脂層を積層して、必要とする膜厚の封止樹脂層３を得てもよい。
本発明によれば、樹脂シートを用いた半導体素子の封止方法において、樹脂シートの汎用性が高く、また得られるパッケージ端面の形状が一定であり、かつ装置の小型化が可能な方法が提供される。これにより、ＬＧＡ（Land Grid Array）やＢＧＡ（Ball Grid Array）のようなエリアアレイ型パッケージやＱＦＮ（Quad Flatpack Non-leaded Package）などの半導体装置の製造において、コストの低減および品質の向上が図られる。
１…半導体封止用樹脂シート
２…支持シート
３…封止樹脂層
４…枠体
５…押圧コテ
１０…回路基板１０
１１…半導体チップ
１２…ワイヤ
１３…接着性樹脂
１４…ハンダボール
１５…接着性樹脂

Claims (2)

  1. 複数の半導体チップが搭載された回路基板を準備する工程、
    回路基板の平面形状よりもやや大きな開口部を有する枠体に、支持シートと、該支持シートの片面全面に剥離可能に積層されてなる熱硬化性の封止樹脂層とからなる半導体封止用樹脂シートを張設した状態で、該半導体封止用樹脂シートの封止樹脂層を、該回路基板の半導体チップ搭載面の凹凸、隙間に埋め込み、封止樹脂層面を回路基板面に接触させる工程、および
    該回路基板を封止樹脂層とともに半導体チップ毎に切断する工程を含み、
    封止樹脂層面を回路基板面に接触させる工程において、半導体チップと略同サイズの押圧コテを用いて、半導体チップ最上面近傍のみにおいて局所的に加圧し、
    封止樹脂層面を回路基板面に接触させる工程後および／または回路基板を封止樹脂層とともに半導体チップ毎に切断する工程後に、封止樹脂層の熱硬化を行う工程を含む半導体装置の製造方法。
  2. 封止樹脂層面を回路基板面に接触させる工程において、前記樹脂シートを回路基板に圧接し、当該圧接の際に脱気を行う請求項１に記載の半導体装置の製造方法。
JP2010003841A 2010-01-12 2010-01-12 樹脂封止型半導体装置の製造方法 Active JP5156033B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010003841A JP5156033B2 (ja) 2010-01-12 2010-01-12 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010003841A JP5156033B2 (ja) 2010-01-12 2010-01-12 樹脂封止型半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005335633A Division JP4519762B2 (ja) 2005-11-21 2005-11-21 樹脂封止型半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012241705A Division JP5301023B2 (ja) 2012-11-01 2012-11-01 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010109383A JP2010109383A (ja) 2010-05-13
JP5156033B2 true JP5156033B2 (ja) 2013-03-06

Family

ID=42298452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010003841A Active JP5156033B2 (ja) 2010-01-12 2010-01-12 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5156033B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2876673A4 (en) * 2012-07-17 2015-11-18 Nitto Denko Corp METHOD OF MANUFACTURING A SEMICONDUCTOR COATED SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR ELEMENT
JP2014168028A (ja) * 2013-01-29 2014-09-11 Nitto Denko Corp 半導体装置の製造方法および製造装置
JP2015041663A (ja) * 2013-08-21 2015-03-02 日東電工株式会社 封止用シート、及び、半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249510A (ja) * 2002-02-26 2003-09-05 Asuriito Fa Kk 半導体封止方法
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010109383A (ja) 2010-05-13

Similar Documents

Publication Publication Date Title
JP4519762B2 (ja) 樹脂封止型半導体装置の製造方法
US8034667B2 (en) Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same
JP4170839B2 (ja) 積層シート
JP4668001B2 (ja) ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
KR100941832B1 (ko) 열경화형 다이 본딩 필름
JP2005327789A (ja) ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
KR101017731B1 (ko) 다이싱 시트를 갖는 접착 필름 및 그 제조 방법
JP5301023B2 (ja) 樹脂封止型半導体装置の製造方法
JP4536660B2 (ja) ダイシング・ダイボンド用粘接着シートおよび半導体装置の製造方法
US20150225613A1 (en) Film-Like Adhesive, Adhesive Sheet for Semiconductor Junction, and Method for Producing Semiconductor Device
TWI622633B (zh) 非導電性黏結膜
WO2018207408A1 (ja) 半導体封止成形用仮保護フィルム
JP4067308B2 (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2011228637A (ja) チップ保護用フィルム
JP5156033B2 (ja) 樹脂封止型半導体装置の製造方法
KR20190111911A (ko) 반도체 장치 제조용 접착 시트 및 그것을 이용한 반도체 장치의 제조 방법
JP2004095844A (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP2011155191A (ja) 半導体装置の製造方法及び回路部材接続用接着シート
JP2009173796A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP4472620B2 (ja) 樹脂封止型半導体装置の製造方法
JP5414256B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP2002343816A (ja) 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法
JP2008251883A (ja) 半導体装置の製造方法に用いられる接着剤
JP5406995B2 (ja) 半導体装置の製造方法に用いられる接着剤
JP5234594B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5156033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250