JP2015041663A - 封止用シート、及び、半導体装置の製造方法 - Google Patents

封止用シート、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP2015041663A
JP2015041663A JP2013171054A JP2013171054A JP2015041663A JP 2015041663 A JP2015041663 A JP 2015041663A JP 2013171054 A JP2013171054 A JP 2013171054A JP 2013171054 A JP2013171054 A JP 2013171054A JP 2015041663 A JP2015041663 A JP 2015041663A
Authority
JP
Japan
Prior art keywords
sealing sheet
sheet
sealing
peeling
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013171054A
Other languages
English (en)
Inventor
豪士 志賀
Goshi Shiga
豪士 志賀
浩二 水野
Koji Mizuno
浩二 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013171054A priority Critical patent/JP2015041663A/ja
Priority to US14/912,866 priority patent/US20160237288A1/en
Priority to KR1020167003671A priority patent/KR20160045061A/ko
Priority to PCT/JP2014/069220 priority patent/WO2015025661A1/ja
Priority to CN201480046137.9A priority patent/CN105474374A/zh
Priority to TW103127145A priority patent/TW201513279A/zh
Publication of JP2015041663A publication Critical patent/JP2015041663A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/10Adhesives in the form of films or foils without carriers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/06Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/18Layered products comprising a layer of synthetic resin characterised by the use of special additives
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09DCOATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/24Electrically-conducting paints
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02Non-macromolecular additives
    • C09J11/06Non-macromolecular additives organic
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00Adhesives based on unspecified macromolecular compounds
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29Laminated material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02379Fan-out arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13024Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1418Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/1718Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856Pre-cured adhesive, i.e. B-stage adhesive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/9202Forming additional connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】剥離帯電により半導体チップが破壊されるのを防止し、製造される半導体装置の信頼性を向上させることが可能な封止用シートを提供する。
【解決手段】半導体ウエハ22上にフリップチップボンディングされた半導体チップ23を埋め込むための封止用シート10であって、何れかの表面における表面固有抵抗値が、1.0×1012Ω以下である封止用シート10。
【選択図】図3

Description

本発明は、封止用シート、及び、半導体装置の製造方法に関する。
従来、半導体装置の製造方法としては、基板などに固定された1又は複数の半導体チップを封止樹脂にて封止した後、封止体を半導体装置単位のパッケージとなるようにダイシングするという方法が知られている。このような封止樹脂としては、例えば、熱硬化性樹脂シートが知られている(例えば、特許文献1参照)。
特開2006−19714号公報
しかしながら、従来、熱硬化性樹脂シートを用いて半導体装置を製造する場合、半導体チップ上に形成されている回路が破壊されてしまうことがあった。
本発明者らは、半導体チップ上の回路が破壊されてしまう原因について検討した。その結果、熱硬化性樹脂シートに貼り合わせられている剥離用シートを剥がす際に、剥離用シートと熱硬化性樹脂シートとの間で剥離帯電が発生し、この発生した静電気により半導体チップ上の回路が破壊されてしまう場合があることを突き止めた。
本発明者等は、上記従来の問題点を解決すべく検討した結果、封止用シートの何れかの表面における表面固有抵抗値を一定の範囲内とすることにより、半導体チップ上の回路が破壊されてしまうことを抑制できることを見出し、本発明を完成させるに至った。
すなわち、本発明に係る封止用シートは、半導体チップを埋め込むための封止用シートであって、何れかの表面における表面固有抵抗値が、1.0×1012Ω以下であることを特徴とする。
前記構成によれば、封止用シートの何れかの表面における表面固有抵抗値が、1.0×1012Ω以下であるため、帯電し難い。従って、封止用シートに貼り合わせられている剥離用シートを剥がす際、剥離用シートと封止用シートとの間で剥離帯電が発生することを抑制することができる。その結果、この剥離帯電により半導体チップが破壊されるのを防止し、前記封止用シートを用いて製造される半導体装置の信頼性を向上させることが可能となる。
前記構成において、前記封止用シートに帯電防止剤が含有されていることが好ましい。封止用シートに帯電防止剤が含有されていると、剥離用シートを剥離した後も帯電防止効果を有する。その結果、剥離用シートから剥離した後も、帯電による半導体チップの破壊を抑制することができる。
また、本発明は、半導体装置の製造方法であって、
支持体上に半導体チップを固定する工程Aと、
前記支持体に固定された前記半導体チップを封止用シートに埋め込んで封止体を形成する工程Bとを具備し、
前記封止用シートは、何れかの表面における表面固有抵抗値が、1.0×1012Ω以下であることを特徴とする。
前記構成によれば、封止用シートの何れかの表面における表面固有抵抗値が、1.0×1012Ω以下である。前記表面固有抵抗値が、1.0×1012Ω以下であるため、帯電防止効果を発揮することができる。その結果、封止用シートに貼り合わせられている剥離用シートを剥がした際に発生する剥離帯電により半導体チップが破壊されるのを防止し、前記封止用シートを用いて製造される半導体装置の信頼性を向上させることが可能となる。
前記構成において、前記封止用シートに帯電防止剤が含有されていることが好ましい。
封止用シートに帯電防止剤が含有されていると、剥離用シートから剥離した後も帯電防止効果を有する。その結果、剥離用シートから剥離した後も、帯電による半導体チップの破壊を抑制することができる。
本発明によれば、剥離帯電により半導体チップが破壊されるのを防止し、製造される半導体装置の信頼性を向上させることが可能な封止用シート、及び、当該封止用シートを用いた半導体装置の製造方法を提供することができる。
第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 剥離帯電圧の測定方法を説明するための概略構成図である。 第2実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第2実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第2実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第2実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第2実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第2実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第2実施形態に係る半導体装置の製造方法を説明するための断面模式図である。 第2実施形態に係る半導体装置の製造方法を説明するための断面模式図である。
以下、本発明の実施形態について、図面を参照しつつ説明する。ただし、本発明はこれらの実施形態のみに限定されるものではない。
[第1実施形態]
第1実施形態に係る半導体装置の製造方法は、
半導体チップを半導体ウエハの回路形成面にフリップチップボンディングする工程Aと、
前記半導体ウエハにフリップチップボンディングされた前記半導体チップを封止用シートに埋め込んで封止体を形成する工程Bとを少なくとも具備し、
前記封止用シートは、何れかの表面における表面固有抵抗値が、1.0×1012Ω以下である。
すなわち、第1実施形態では、本発明における「支持体」が、「半導体ウエハ」である場合について説明する。第1実施形態は、いわゆる、チップオンウエハ方式の半導体装置の製造方法である。
図1〜図11は、第1実施形態に係る半導体装置の製造方法を説明するための断面模式図である。
[準備工程]
図1に示すように、第1実施形態に係る半導体装置の製造方法では、まず、回路形成面23aを有する1又は複数の半導体チップ23と、回路形成面22aを有する半導体ウエハ22とを準備する。なお、以下では、複数の半導体チップを半導体ウエハにフリップチップボンディングする場合について説明する。
[半導体チップをフリップチップボンディングする工程]
次に、図2に示すように、半導体チップ23を半導体ウエハ22の回路形成面22aにフリップチップボンディングする(工程A)。半導体チップ23の半導体ウエハ22への搭載には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。具体的には、半導体チップ23の回路形成面23aに形成されたバンプ23bと、半導体ウエハ22の回路形成面22aに形成された電極22bとを電気的に接続する。これにより、複数の半導体チップ23が半導体ウエハ22に実装された積層体20が得られる。この際、半導体チップ23の回路形成面23aにアンダーフィル用の樹脂シート24が貼り付けられていてもよい。この場合、半導体チップ23を半導体ウエハ22にフリップチップボンディングすると、半導体チップ23と半導体ウエハ22との間の間隙を樹脂封止することができる。なお、アンダーフィル用の樹脂シート24が貼り付けられた半導体チップ23を半導体ウエハ22にフリップチップボンディングする方法については、例えば、特開2013−115186号公報等に開示されているため、ここでの詳細な説明は省略する。
[封止用シートを準備する工程]
また、本実施形態に係る半導体装置の製造方法では、図3に示すように、封止用シート10を準備する。封止用シート10は、通常、ポリエチレンテレフタレート(PET)フィルムなどの剥離ライナー11上に積層された状態で準備される。この場合、剥離ライナー11には封止用シート10の剥離を容易に行うために離型処理が施されていてもよい。
(封止用シート)
封止用シート10は、何れかの表面における表面固有抵抗値が、1.0×1012Ω以下であり、好ましくは1.0×1011Ω以下であり、より好ましくは1.0×1010Ω以下である。封止用シート10が多層構造を有しており、いずれか一方の最外層に帯電防止剤が含有されている場合は、帯電防止剤が含有されている最外層の表面における表面固有抵抗値が、好ましくは1.0×1012Ω以下であり、より好ましくは1.0×1011Ω以下であり、さらに好ましくは1.0×1010Ω以下である。また、前記表面固有抵抗値は、小さいほど好ましいが、例えば、1.0×10Ω以上、1.0×10Ω以上、1.0×10Ω以上を挙げることができる。前記表面固有抵抗値が、1.0×1012Ω以下であるため、帯電し難い。従って、帯電防止効果をより発揮することができる。前記表面固有抵抗値は、実施例記載の方法により測定される値をいう。
剥離ライナー11付きの封止用シート10において、剥離角度:90°、引張速度:300mm/minでの剥離試験における、剥離ライナー11と封止用シート10との剥離力は、0.01〜0.5N/20mmであることが好ましく、0.02〜0.4N/20mmであることがより好ましい。前記剥離力が0.01N/20mm以上であると、封止シートを吸着コレット等によって剥離シート11面側を吸着し搬送する際に剥離シートが剥離したり、浮きが発生したりせずに搬送することができる。また、前記剥離力が0.5N/20mm以下であるため、封止後または熱硬化後に容易に剥離シートを剥離することができる。
剥離ライナー11付きの封止用シート10において、剥離角度180°、剥離速度10m/minの条件で剥離ライナー11と封止用シート10とを剥離した際の剥離帯電圧の絶対値は、0.5kV以下(−0.5kV〜+0.5kV)であることが好ましく、より好ましくは、0.3kV以下(−0.3kV〜+0.3kV)であり、さらに好ましくは、0.2kV以下(−0.2kV〜+0.2kV)である。前記剥離帯電圧の絶対値が0.5kV以下であると、帯電防止効果をより発揮することができる。
ここで、剥離帯電圧の測定方法について説明する。
図12は、剥離帯電圧の測定方法を説明するための概略構成図である。
まず、両面に剥離ライナー11が貼り合わせられている封止用シート10を準備する。次に、あらかじめ除電しておいたアクリル板100(厚み:1mm、幅:70mm、長さ:100mm)に、測定面と反対側の剥離ライナー11を剥離した封止用シートを貼り合わせる。貼り合わせには、ハンドローラーを用い、両面テープを介してアクリル板100と封止用シート10の剥離ライナー11除去面とが対向するように行なう。この状態で、23℃、50%RHの環境下に一日放置する。次に、サンプル固定台102に封止用シート10を貼り合わせたアクリル板100を固定する。次に、剥離ライナー11の端部を自動巻取り機に固定し、剥離角度180°、剥離速度10m/minとなるように剥離する。このときに発生する剥離用シート側の面の電位を、封止用シート10の表面から100mmの位置に固定してある電位測定機104(春日電機社製、KSD−0103)にて測定する。測定は、23℃、50%RHの環境下で行なう。
封止用シート10は、帯電防止剤が含有されていることが好ましい。封止用シート10に帯電防止剤が含有されていると、剥離用シート11から剥離した後も帯電防止効果を有する。その結果、剥離用シート11から剥離した後も、帯電による半導体チップの破壊を抑制することができる。特に、封止用シート10が多層構造を有しており、多層構造の封止用シート10における剥離用シート11側の最外層に帯電防止剤が含有されていると、剥離用シート11と封止用シート10とを剥離した際の剥離帯電をさらに効果的に抑制することができる。
なお、剥離用シート11に、帯電防止剤が含有されていてもよい。
前記帯電防止剤としては、第4級アンモニウム塩、ピリジニウム塩、第1、第2、第3アミノ基などのカチオン性官能基を有するカチオン型帯電防止剤、スルホン酸塩や硫酸エステル塩、ホスホン酸塩、リン酸エステル塩などのアニオン性官能基を有するアニオン型帯電防止剤、アルキルベタインおよびその誘導体、イミダゾリンおよびその誘導体、アラニンおよびその誘導体などの両性型帯電防止剤、アミノアルコールおよびその誘導体、グリセリンおよびその誘導体、ポリエチレングリコールおよびその誘導体などのノニオン型帯電防止剤、更には、上記カチオン型、アニオン型、両性イオン型のイオン導電性基を有する単量体を重合もしくは共重合して得られたイオン導電性重合体(高分子型帯電防止剤)があげられる。これらの化合物は単独で使用してもよく、また2種以上を混合して使用してもよい。なかでも、高分子型帯電防止剤が好ましい。高分子型帯電防止剤を用いると、封止用シート10や剥離用シート11からブリードし難い。その結果、経時による帯電防止機能の低下を抑制することができる。
具体的には、カチオン型帯電防止剤として、たとえば、アルキルトリメチルアンモニウム塩、アシロイルアミドプロピルトリメチルアンモニウムメトサルフェート、アルキルベンジルメチルアンモニウム塩、アシル塩化コリン、ポリジメチルアミノエチルメタクリレートなどの4級アンモニウム基を有する(メタ)アクリレート共重合体、ポリビニルベンジルトリメチルアンモニウムクロライドなどの4級アンモニウム基を有するスチレン共重合体、ポリジアリルジメチルアンモニウムクロライドなどの4級アンモニウム基を有するジアリルアミン共重合体などがあげられる。これらの化合物は単独で使用してもよく、また2種以上を混合して使用してもよい。
アニオン型帯電防止剤として、たとえば、アルキルスルホン酸塩、アルキルベンゼンスルホン酸塩、アルキル硫酸エステル塩、アルキルエトキシ硫酸エステル塩、アルキルリン酸エステル塩、スルホン酸基含有スチレン共重合体があげられる。これらの化合物は単独で使用してもよく、また2種以上を混合して使用してもよい。
両性イオン型帯電防止剤として、たとえば、アルキルベタイン、アルキルイミダゾリウムベタイン、カルボベタイングラフト共重合があげられる。これらの化合物は単独で使用してもよく、また2種以上を混合して使用してもよい。
ノニオン型帯電防止剤として、たとえば、脂肪酸アルキロールアミド、ジ(2−ヒドロキシエチル)アルキルアミン、ポリオキシエチレンアルキルアミン、脂肪酸グリセリンエステル、ポリオキシエチレングリコール脂肪酸エステル、ソルビタン脂肪酸エステル、ポリオキシソルビタン脂肪酸エステル、ポリオキシエチレンアルキルフェニルエーテル、ポリオキシエチレンアルキルエーテル、ポリエチレングリコール、ポリオキシエチレンジアミン、ポリエーテルとポリエステルとポリアミドからなる共重合体、メトキシポリエチレングリコール(メタ)アクリレートなどがあげられる。これらの化合物は単独で使用してもよく、また2種以上を混合して使用してもよい。
高分子型帯電防止剤の他の例としては、たとえば、ポリアニリン、ポリピロール、ポリチオフェンなどがあげられる。
また、前記帯電防止剤として、導電性物質をあげることができる。導電性物質としては、たとえば、酸化錫、酸化アンチモン、酸化インジウム、酸化カドミウム、酸化チタン、酸化亜鉛、インジウム、錫、アンチモン、金、銀、銅、アルミニウム、ニッケル、クロム、チタン、鉄、コバルト、ヨウ化銅、およびそれらの合金または混合物があげられる。
前記帯電防止剤の含有量は、添加する層の樹脂成分全体に対して、50重量%以下であることが好ましく、30重量%以下であることがより好ましい。また、前記帯電防止剤の含有量は、添加する層の樹脂成分全体に対して、5重量%以上であることが好ましく、10重量%以上であることがより好ましい。前記帯電防止剤を、前記数値範囲内で含有させることにより、添加する層の機能を害することなく、帯電防止機能を付加することができる。ここで、「添加する層の樹脂成分全体に対して、50重量%以下」とは、以下を意味する。
(a)添加する層が封止用シート10である場合
封止用シート10が1層からなる場合には、封止用シート10を構成する樹脂成分全体に対して50重量%以下を意味する。
封止用シート10が多層構造からなる場合には、複数の層のうちの1つの層を構成する樹脂成分全体に対して50重量%以下を意味する。
(b)添加する層が剥離用シート11である場合
剥離用シート11を構成する樹脂成分全体に対して50重量%以下を意味する。
封止用シート10は、エポキシ樹脂、及び、硬化剤としてのフェノール樹脂を含むことが好ましい。これにより、良好な熱硬化性が得られる。
前記エポキシ樹脂としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールA型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、変性ビスフェノールF型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂などの各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし2種以上併用してもよい。
エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量150〜250、軟化点もしくは融点が50〜130℃の常温で固形のものが好ましく、なかでも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂がより好ましい。
前記フェノール樹脂は、エポキシ樹脂との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂などが用いられる。これらフェノール樹脂は単独で用いてもよいし、2種以上併用してもよい。
前記フェノール樹脂としては、エポキシ樹脂との反応性の観点から、水酸基当量が70〜250、軟化点が50〜110℃のものを用いることが好ましく、なかでも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
エポキシ樹脂とフェノール樹脂の配合割合は、硬化反応性という観点から、エポキシ樹脂中のエポキシ基1当量に対して、フェノール樹脂中の水酸基の合計が0.7〜1.5当量となるように配合することが好ましく、より好ましくは0.9〜1.2当量である。
封止用シート10中のエポキシ樹脂及びフェノール樹脂の合計含有量は、2.5重量%以上が好ましく、3.0重量%以上がより好ましい。2.5重量%以上であると、半導体チップ23、半導体ウエハ22などに対する接着力が良好に得られる。封止用シート10中のエポキシ樹脂及びフェノール樹脂の合計含有量は、20重量%以下が好ましく、10重量%以下がより好ましい。20重量%以下であると、吸湿性を低減できる。
封止用シート10は、熱可塑性樹脂を含むことが好ましい。これにより、未硬化時のハンドリング性や、硬化物の低応力性が得られる。
前記熱可塑性樹脂としては、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、6−ナイロンや6,6−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、PETやPBTなどの飽和ポリエステル樹脂、ポリアミドイミド樹脂、フッ素樹脂、スチレン−イソブチレン−スチレンブロック共重合体などが挙げられる。これらの熱可塑性樹脂は単独で、又は2種以上を併用して用いることができる。なかでも、低応力性、低吸水性という観点から、スチレン−イソブチレン−スチレンブロック共重合体が好ましい。
封止用シート10中の熱可塑性樹脂の含有量は、1.5重量%以上が好ましく、2.0重量%以上がより好ましい。1.5重量%以上であると、柔軟性、可撓性が得られる。封止用シート10中の熱可塑性樹脂の含有量は、6重量%以下が好ましく、4重量%以下がより好ましい。4重量%以下であると、半導体チップ23や半導体ウエハ22との接着性が良好である。
封止用シート10は、無機充填剤を含むことが好ましい。
前記無機充填剤は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ(溶融シリカや結晶性シリカなど)、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末が挙げられる。これらは単独で用いてもよいし、2種以上併用してもよい。なかでも、線膨張係数を良好に低減できるという理由から、シリカ、アルミナが好ましく、シリカがより好ましい。
シリカとしては、シリカ粉末が好ましく、溶融シリカ粉末がより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末が好ましい。なかでも、平均粒径が10〜30μmの範囲のものが好ましく、15〜25μmの範囲のものがより好ましい。
なお、平均粒径は、例えば、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
封止用シート10中の前記無機充填剤の含有量は、封止用シート10全体に対して、75〜95重量%であることが好ましく、より好ましくは、78〜95重量%である。前記無機充填剤の含有量が封止用シート10全体に対して75重量%以上であると、熱膨張率を低く抑えられることにより,熱衝撃よる機械的な破壊を抑制することができる。その結果、一方、前記無機充填剤の含有量が封止用シート10全体に対して95重量%以下であると、柔軟性、流動性、接着性がより良好となる。
封止用シート10は、硬化促進剤を含むことが好ましい。
硬化促進剤としては、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されず、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレートなどの有機リン系化合物;2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾールなどのイミダゾール系化合物;などが挙げられる。なかでも、混練時の温度上昇によっても硬化反応が急激に進まず、封止用シート10を良好に作製できるという理由から、2−フェニル−4,5−ジヒドロキシメチルイミダゾールが好ましい。
硬化促進剤の含有量は、エポキシ樹脂及びフェノール樹脂の合計100重量部に対して0.1〜5重量部が好ましい。
封止用シート10は、難燃剤成分を含むことが好ましい。これにより、部品ショートや発熱などにより発火した際の、燃焼拡大を低減できる。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物などの各種金属水酸化物;ホスファゼン系難燃剤などを用いることができる。
少量でも難燃効果を発揮するという観点から、ホスファゼン系難燃剤に含まれるリン元素の含有率は、12重量%以上であることが好ましい。
封止用シート10中の難燃剤成分の含有量は、全有機成分(無機フィラーを除く)中、10重量%以上が好ましく、15重量%以上がより好ましい。10重量%以上であると、難燃性が良好に得られる。封止用シート10中の熱可塑性樹脂の含有量は、30重量%以下が好ましく、25重量%以下がより好ましい。30重量%以下であると、硬化物の物性低下(具体的には、ガラス転移温度や高温樹脂強度などの物性の低下)が少ない傾向がある。
封止用シート10は、シランカップリング剤を含むことが好ましい。シランカップリング剤としては特に限定されず、3−グリシドキシプロピルトリメトキシシランなどが挙げられる。
封止用シート10中のシランカップリング剤の含有量は、0.1〜3重量%が好ましい。0.1重量%以上であると、硬化物の強度が十分得られ吸水率を低くできる。3重量%以下であると、アウトガス量を低くできる。
封止用シート10は、着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。着色された封止用シート10は、優れたマーキング性を有しているので、マーキングを施し、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報(文字情報、図形情報など)を、優れた視認性で視認することが可能になる。更に、封止用シート10は、製品別に色分けすることも可能である。封止用シート10を有色にする場合(無色・透明ではない場合)、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。
本実施形態において、濃色とは、基本的には、L***表色系で規定されるL*が、60以下(0〜60)[好ましくは50以下(0〜50)、さらに好ましくは40以下(0〜40)]となる濃い色のことを意味している。
また、黒色とは、基本的には、L***表色系で規定されるL*が、35以下(0〜35)[好ましくは30以下(0〜30)、さらに好ましくは25以下(0〜25)]となる黒色系色のことを意味している。なお、黒色において、L***表色系で規定されるa*やb*は、それぞれ、L*の値に応じて適宜選択することができる。a*やb*としては、例えば、両方とも、−10〜10であることが好ましく、より好ましくは−5〜5であり、特に−3〜3の範囲(中でも0又はほぼ0)であることが好適である。
なお、本実施形態において、L***表色系で規定されるL*、a*、b*は、色彩色差計(商品名「CR−200」ミノルタ社製;色彩色差計)を用いて測定することにより求められる。なお、L***表色系は、国際照明委員会(CIE)が1976年に推奨した色空間であり、CIE1976(L***)表色系と称される色空間のことを意味している。また、L***表色系は、日本工業規格では、JISZ 8729に規定されている。
封止用シート10を着色する際には、目的とする色に応じて、色材(着色剤)を用いることができる。本発明の封止用シートは、一層構成であってもよく、複数の層から構成されていてもよいが、少なくとも、半導体ウエハと対向する面とは反対の面側に、着色剤が添加されていることが好ましい。具体的に、封止用シートが1層構成の場合、封止用シート全体に均一に着色剤が含有されていてもよく、半導体ウエハと対向する面とは反対の面側に、着色剤が偏在する態様で着色剤が含有されていてもよい。また、複数の層から構成する場合、半導体ウエハ22と対向する面とは反対の面側の層に着色剤を添加するとともに、それ以外の層には着色剤を添加しないこととしてもよい。本実施形態では、本発明の封止用シートが1層構成の封止用シートが10である場合について説明し、封止用シートが2層以上の場合については、後に図12を用いて説明することとする。封止用シートにおける半導体ウエハと対向する面とは反対の面側に着色剤が添加されていると、レーザーマーキングされた部分の視認性を向上させることができるからである。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は2種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。
特に、色材として染料を用いると、封止用シート10中には、染料が溶解により均一又はほぼ均一に分散した状態となるため、着色濃度が均一又はほぼ均一な封止用シート10を容易に製造することができ、マーキング性や外観性を向上させることができる。
黒系色材としては、特に制限されないが、例えば、無機の黒系顔料、黒系染料から適宜選択することができる。また、黒系色材としては、シアン系色材(青緑系色材)、マゼンダ系色材(赤紫系色材)およびイエロー系色材(黄系色材)が混合された色材混合物であってもよい。黒系色材は単独で又は2種以上を組み合わせて用いることができる。もちろん、黒系色材は、黒以外の色の色材と併用することもできる。
具体的には、黒系色材としては、例えば、カーボンブラック(ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど)、グラファイト(黒鉛)、酸化銅、二酸化マンガン、アゾ系顔料(アゾメチンアゾブラックなど)、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト(非磁性フェライト、磁性フェライトなど)、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられる。
本発明では、黒系色材としては、C.I.ソルベントブラック3、同7、同22、同27、同29、同34、同43、同70、C.I.ダイレクトブラック17、同19、同22、同32、同38、同51、同71、C.I.アシッドブラック1、同2、同24、同26、同31、同48、同52、同107、同109、同110、同119、同154C.I.ディスパーズブラック1、同3、同10、同24等のブラック系染料;C.I.ピグメントブラック1、同7等のブラック系顔料なども利用することができる。
このような黒系色材としては、例えば、商品名「Oil Black BY」、商品名「OilBlack BS」、商品名「OilBlackHBB」、商品名「Oil Black803」、商品名「Oil Black860」、商品名「Oil Black5970」、商品名「Oil Black5906」、商品名「Oil Black5905」(オリエント化学工業株式会社製)などが市販されている。
黒系色材以外の色材としては、例えば、シアン系色材、マゼンダ系色材、イエロー系色材などが挙げられる。シアン系色材としては、例えば、C.I.ソルベントブルー25、同36、同60、同70、同93、同95;C.I.アシッドブルー6、同45等のシアン系染料;C.I.ピグメントブルー1、同2、同3、同15、同15:1、同15:2、同15:3、同15:4、同15:5、同15:6、同16、同17、同17:1、同18、同22、同25、同56、同60、同63、同65、同66;C.I.バットブルー4;同60、C.I.ピグメントグリーン7等のシアン系顔料などが挙げられる。
また、マゼンダ系色材において、マゼンダ系染料としては、例えば、C.I.ソルベントレッド1、同3、同8、同23、同24、同25、同27、同30、同49、同52、同58、同63、同81、同82、同83、同84、同100、同109、同111、同121、同122;C.I.ディスパースレッド9;C.I.ソルベントバイオレット8、同13、同14、同21、同27;C.I.ディスパースバイオレット1;C.I.ベーシックレッド1、同2、同9、同12、同13、同14、同15、同17、同18、同22、同23、同24、同27、同29、同32、同34、同35、同36、同37、同38、同39、同40;C.I.ベーシックバイオレット1、同3、同7、同10、同14、同15、同21、同25、同26、同27、28などが挙げられる。
マゼンダ系色材において、マゼンダ系顔料としては、例えば、C.I.ピグメントレッド1、同2、同3、同4、同5、同6、同7、同8、同9、同10、同11、同12、同13、同14、同15、同16、同17、同18、同19、同21、同22、同23、同30、同31、同32、同37、同38、同39、同40、同41、同42、同48:1、同48:2、同48:3、同48:4、同49、同49:1、同50、同51、同52、同52:2、同53:1、同54、同55、同56、同57:1、同58、同60、同60:1、同63、同63:1、同63:2、同64、同64:1、同67、同68、同81、同83、同87、同88、同89、同90、同92、同101、同104、同105、同106、同108、同112、同114、同122、同123、同139、同144、同146、同147、同149、同150、同151、同163、同166、同168、同170、同171、同172、同175、同176、同177、同178、同179、同184、同185、同187、同190、同193、同202、同206、同207、同209、同219、同222、同224、同238、同245;C.I.ピグメントバイオレット3、同9、同19、同23、同31、同32、同33、同36、同38、同43、同50;C.I.バットレッド1、同2、同10、同13、同15、同23、同29、同35などが挙げられる。
また、イエロー系色材としては、例えば、C.I.ソルベントイエロー19、同44、同77、同79、同81、同82、同93、同98、同103、同104、同112、同162等のイエロー系染料;C.I.ピグメントオレンジ31、同43;C.I.ピグメントイエロー1、同2、同3、同4、同5、同6、同7、同10、同11、同12、同13、同14、同15、同16、同17、同23、同24、同34、同35、同37、同42、同53、同55、同65、同73、同74、同75、同81、同83、同93、同94、同95、同97、同98、同100、同101、同104、同108、同109、同110、同113、同114、同116、同117、同120、同128、同129、同133、同138、同139、同147、同150、同151、同153、同154、同155、同156、同167、同172、同173、同180、同185、同195;C.I.バットイエロー1、同3、同20等のイエロー系顔料などが挙げられる。
シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材は、それぞれ、単独で又は2種以上を組み合わせて用いることができる。なお、シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材を2種以上用いる場合、これらの色材の混合割合(または配合割合)としては、特に制限されず、各色材の種類や目的とする色などに応じて適宜選択することができる。
封止用シート10における可視光(波長:380nm〜800nm)による光線透過率(可視光透過率)としては、特に制限されないが、例えば、20%〜0%の範囲であることが好ましく、さらに好ましくは10%〜0%、特に好ましくは5%〜0%である。封止用シート10の可視光透過率を、20%以下とすることにより、印字視認性を良好とすることができる。また光線通過による半導体素子へ悪影響を防止することができる。
封止用シート10の可視光線透過率(%)は、厚さ(平均厚さ):10μmの封止用シート10を作製し、該封止用シート10(厚さ:10μm)に、商品名「UV−2550」(島津製作所製)を用いて、波長:380nm〜800nmの可視光線を所定の強度で照射する。この照射により封止用シート10を透過した可視光線の光強度を測定し、次式により算出することができる。
可視光線透過率(%)=((封止用シート10の透過後の可視光線の光強度)/(可視光線の初期の光強度))×100
なお、光線透過率(%)の前記算出方法は、厚さが10μmでない封止用シート10の光線透過率(%)の算出にも適用することができる。具体的には、ランベルトベールの法則により、10μmでの吸光度A10を下記の通り算出することができる。
10=α×L10×C (1)
(式中、L10は光路長、αは吸光係数、Cは試料濃度を表す)
また、厚さX(μm)での吸光度Aは下記式(2)により表すことができる。
=α×L×C (2)
更に、厚さ20μmでの吸光度A20は下記式(3)により表すことができる。
10=−log1010 (3)
(式中、T10は厚さ10μmでの光線透過率を表す)
前記式(1)〜(3)より、吸光度Aは、
=A10×(L/L10
=−[log10(T10)]×(L/L10
と表すことができる。これにより、厚さX(μm)での光線透過率T(%)は、下記により算出することができる。
=10−AX
但し、A=−[log10(T10)]×(L/L10
本実施形態では、封止用シートの光線透過率(%)を求める際の封止用シートの厚さ(平均厚さ)は10μmであるが、この封止用シートの厚さは、あくまでも封止用シートの光線透過率(%)を求める際の厚さであり、本発明における封止用シートが10μmであることを意味するものではない。
封止用シート10の光線透過率(%)は、樹脂成分の種類やその含有量、着色剤(顔料や染料など)の種類やその含有量、充填材の種類やその含有量などによりコントロールすることができる。
なお、封止用シート10には、上記の各成分以外に必要に応じて、他の添加剤を適宜配合できる。
封止用シート10の厚さは、特に限定されないが、封止用シートとして使用する観点から、例えば、50μm〜2000μmである。
封止用シート10の製造方法は特に限定されないが、封止用シート10を形成するための樹脂組成物の混練物を調製し、得られた混練物を塗工する方法や、得られた混練物をシート状に塑性加工する方法が好ましい。これにより、溶剤を使用せずに封止用シート10を作製できるので、半導体チップ23が揮発した溶剤により影響を受けることを抑制することができる。
具体的には、後述の各成分をミキシングロール、加圧式ニーダー、押出機などの公知の混練機で溶融混練することにより混練物を調製し、得られた混練物を塗工又は塑性加工によりシート状にする。混練条件として、温度は、上述の各成分の軟化点以上であることが好ましく、例えば30〜150℃、エポキシ樹脂の熱硬化性を考慮すると、好ましくは40〜140℃、さらに好ましくは60〜120℃である。時間は、例えば1〜30分間、好ましくは5〜15分間である。
混練は、減圧条件下(減圧雰囲気下)で行うことが好ましい。これにより、脱気できるとともに、混練物への気体の侵入を防止できる。減圧条件下の圧力は、好ましくは0.1kg/cm以下、より好ましくは0.05kg/cm以下である。減圧下の圧力の下限は特に限定されないが、例えば、1×10−4kg/cm以上である。
混練物を塗工して封止用シート10を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塗工することが好ましい。塗工方法としては特に制限されず、バーコート法、ナイフコート法,スロットダイ法等を挙げることができる。塗工時の温度としては、上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば40〜150℃、好ましくは50〜140℃、さらに好ましくは70〜120℃である。
混練物を塑性加工して封止用シート10を形成する場合、溶融混練後の混練物は、冷却することなく高温状態のままで塑性加工することが好ましい。塑性加工方法としては特に制限されず、平板プレス法、Tダイ押出法、スクリューダイ押出法、ロール圧延法、ロール混練法、インフレーション押出法、共押出法、カレンダー成形法などなどが挙げられる。塑性加工温度としては上述の各成分の軟化点以上が好ましく、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば40〜150℃、好ましくは50〜140℃、さらに好ましくは70〜120℃である。
なお、封止用シート10は、適当な溶剤に封止用シート10を形成するための樹脂等を溶解、分散させてワニスを調整し、このワニスを塗工して得ることもできる。
[封止用シートと積層体とを配置する工程]
封止用シートを準備する工程の後、図3に示すように、下側加熱板32上に積層体20を半導体チップ23が実装された面を上にして配置するとともに、積層体20の半導体チップ23が実装された面上に封止用シート10を配置する。この工程においては、下側加熱板32上にまず積層体20を配置し、その後、積層体20上に封止用シート10を配置してもよく、積層体20上に封止用シート10を先に積層し、その後、積層体20と封止用シート10とが積層された積層物を下側加熱板32上に配置してもよい。
[封止体を形成する工程]
次に、図4に示すように、下側加熱板32と上側加熱板34とにより熱プレスして、半導体チップ23を封止用シート10に埋め込む(工程B)。封止用シート10は、半導体チップ23及びそれに付随する要素を外部環境から保護するための封止樹脂として機能することとなる。これにより、半導体ウエハ22上に実装されている半導体チップ23が封止用シート10に埋め込まれた封止体28が得られる。
半導体チップ23を封止用シート10に埋め込む際の熱プレス条件としては、温度が、例えば、40〜100℃、好ましくは50〜90℃であり、圧力が、例えば、0.1〜10MPa、好ましくは0.5〜8MPaであり、時間が、例えば0.3〜10分間、好ましくは0.5〜5分間である。これにより、半導体チップ23が封止用シート10に埋め込まれた半導体装置を得ることができる。また、封止用シート10の半導体チップ23及び半導体ウエハ22への密着性および追従性の向上を考慮すると、減圧条件下においてプレスすることが好ましい。
前記減圧条件としては、圧力が、例えば、0.1〜5kPa、好ましくは、0.1〜100Paであり、減圧保持時間(減圧開始からプレス開始までの時間)が、例えば、5〜600秒であり、好ましくは、10〜300秒である。
[剥離ライナー剥離工程]
次に、剥離ライナー11を剥離する(図5参照)。この際、封止用シート10の前記表面固有抵抗値が、1.0×1012Ω以下であるため、帯電し難い。従って、帯電防止効果をより発揮することができる。その結果、この剥離帯電により半導体チップ23が破壊されるのを防止し、封止用シート10を用いて製造される半導体装置29(図11参照)の信頼性を向上させることが可能となる。
[熱硬化工程]
次に、封止用シート10を熱硬化する。具体的には、例えば、半導体ウエハ22上に実装されている半導体チップ23が封止用シート10に埋め込まれた封止体28全体を加熱する。
熱硬化処理の条件として、加熱温度が好ましくは100℃以上、より好ましくは120℃以上である。一方、加熱温度の上限が、好ましくは200℃以下、より好ましくは180℃以下である。加熱時間が、好ましくは10分以上、より好ましくは30分以上である。一方、加熱時間の上限が、好ましくは180分以下、より好ましくは120分以下である。また、必要に応じて加圧してもよく、好ましくは0.1MPa以上、より好ましくは0.5MPa以上である。一方、上限は好ましくは10MPa以下、より好ましくは5MPa以下である。
[レーザーマーキング工程1(封止用シート研削前のレーザーマーキング工程)]
次に、図6に示すように、レーザーマーキング用のレーザー36を用いて、封止用シート10にレーザーマーキングを行なう。レーザーマーキングの条件としては、特に限定されないが、封止用シート10に、レーザー[波長:532nm]を、強度:0.3W〜2.0Wの条件で照射することが好ましい。また、この際の加工深さ(深度)が2μm以上となるように照射することが好ましい。前記加工深さの上限は特に制限されないが、例えば、2μm〜25μmの範囲から選択することができ、好ましくは3μm以上(3μm〜20μm)であり、より好ましくは5μm以上(5μm〜15μm)である。レーザーマーキングの条件を前記数値範囲内とすることにより、優れたレーザーマーキング性が発揮される。
なお、封止用シート10のレーザー加工性は、構成樹脂成分の種類やその含有量、着色剤の種類やその含有量、架橋剤の種類やその含有量、充填材の種類やその含有量などによりコントロールすることができる。
前記レーザーマーキング工程1において、封止用シート10におけるレーザーマーキングを行なう箇所としては、特に限定されず、半導体チップ23の直上であってもよく、半導体チップ23が配置されていない箇所の上側(例えば、封止用シート10の外周部分)であってもよい。また、レーザーマーキングによってマーキングされる情報としては、封止体単位での区別を可能とするための文字情報や図形情報等であってもよく、同一の封止体28内において互いの半導体装置を区別可能とするための文字情報や図形情報等であってもよい。これにより、次の工程、すなわち、封止用シート10が研削されるまでの間における、封止体28や封止体28内の複数の半導体チップ23(半導体装置)の相互識別性を持たせることができる。
[封止用シートを研削する工程]
次に、図7に示すように、封止体28の封止用シート10を研削して半導体チップ23の裏面23cを表出させる(工程C)。封止用シート10を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。なお、前記レーザーマーキング工程1により付されたマーキングは、工程Cにおいて研削した厚さがマーキング深さ(加工深さ)よりも厚い場合は、マーキングは消失する。一方、工程Cにおいて研削した厚さがマーキング深さ(加工深さ)よりも薄い場合は、マーキングは残される。
[レーザーマーキング工程2(封止用シート研削後のレーザーマーキング工程)]
次に、図8に示すように、レーザーマーキング用のレーザー38を用いて、封止用シート10にレーザーマーキングを行なう。レーザーマーキングの条件としては、特に限定されないが、封止用シート10に、レーザー[波長:532nm]を、強度:0.3W〜2.0Wの条件で照射することが好ましい。また、この際の加工深さ(深度)が2μm以上となるように照射することが好ましい。前記加工深さの上限は特に制限されないが、例えば、2μm〜25μmの範囲から選択することができ、好ましくは3μm以上(3μm〜20μm)であり、より好ましくは5μm以上(5μm〜15μm)である。レーザーマーキングの条件を前記数値範囲内とすることにより、優れたレーザーマーキング性が発揮される。
前記レーザーマーキング工程2において、封止用シート10におけるレーザーマーキングを行なう箇所としては、特に限定されないが、半導体チップ23が配置されていない箇所の上側とすることができる。また、レーザーマーキングによってマーキングされる情報としては、封止体単位での区別を可能とするための文字情報や図形情報等であってもよく、同一の封止体28内において互いの半導体装置を区別可能とするための文字情報や図形情報等であってもよい。これにより、封止用シート10が研削された後における、封止体28や半導体装置の相互識別性を持たせることができる。特に、レーザーマーキング工程1が行なわれていたとしても、前記工程Eにおける研削により、マーキングは消えてしまう場合がある。しかしながら、前記レーザーマーキング工程2において、封止用シート10にレーザーマーキングを行なうと、封止用シート10が研削された後においても、再び、封止体28や半導体装置の相互識別性を持たせることが可能となる。また、レーザーマーキングによってマーキングされる情報としては、後述するダイシング工程において使用可能な位置合わせ用の図形情報(アライメントマーク)であってもよい。
[配線層を形成する工程]
次に、半導体ウエハ22における、半導体チップ23が搭載されている側とは反対側の面を研削して、ビア(Via)22cを形成した後(図9参照)、配線27aを有する配線層27を形成する(図10参照)。半導体ウエハ22を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。配線層27には、配線27aから突出したバンプ27bを形成してもよい。配線層27を形成する方法には、セミアディティブ法や、サブトラクティブ法など、従来公知の回路基板やインターポーザの製造技術を適用することができるから、ここでの詳細な説明は省略する。
[ダイシング工程]
続いて、図11に示すように、半導体チップ23の裏面23cが表出している封止体28をダイシングする。これにより、半導体チップ23単位での半導体装置29を得ることができる。
[基板実装工程]
必要に応じて、半導体装置29を別途の基板(図示せず)に実装する基板実装工程を行うことができる。半導体装置29の前記別途の基板への実装には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
以上、第1実施形態に係る半導体装置の製造方法によれば、封止用シート10の何れかの表面における表面固有抵抗値が、1.0×1012Ω以下であるため、帯電防止効果を発揮することができる。その結果、封止用シート10に貼り合わせられている剥離用シート11を剥がした際に発生する剥離帯電により半導体チップ23が破壊されるのを防止し、封止用シート10を用いて製造される半導体装置29の信頼性を向上させることが可能となる。
上述した第1実施形態では、剥離ライナー11を熱硬化工程の前に剥離する場合について説明したが、熱硬化工程の後に剥離してもよい。
[第2実施形態]
第2実施形態に係る半導体装置の製造方法は、
仮固定材上に半導体チップを仮固定する工程Aと、
前記仮固定材に仮固定された前記半導体チップを封止用シートに埋め込んで封止体を形成する工程Bとを少なくとも具備し、
前記封止用シートは、何れかの表面における表面固有抵抗値が、1.0×1012Ω以下である。
すなわち、第2実施形態では、本発明における「支持体」が、「仮固定材」である場合について説明する。第2実施形態は、いわゆるFan−out(ファンアウト)型ウェハレベルパッケージ(WLP)と呼称される半導体装置の製造方法である。
図13〜図20は、第2実施形態に係る半導体装置の製造方法を説明するための断面模式図である。第1実施形態では、半導体ウェハにフリップチップ接続された半導体チップを封止用シートにて樹脂封止しているが、第2実施形態では、半導体チップを半導体ウェハではなく仮固定材に仮固定した状態で樹脂封止を行う。
[積層体準備工程]
図13に示すように、第2実施形態に係る半導体装置の製造方法では、まず、回路形成面53aを有する1又は複数の半導体チップ53と、仮固定材60とを準備する。第2実施形態において、仮固定材60は、本発明の「支持体」に相当する。積層体50は、例えば、以下のようにして得られる。
<仮固定材準備工程>
仮固定材準備工程では、支持基材60b上に熱膨張性粘着剤層60aが積層された仮固定材60を準備する(図13参照)。なお、熱膨張性粘着剤層に代えて、放射線硬化型粘着剤層を用いることもできる。本実施形態では、熱膨張性粘着剤層を備える仮固定材60について説明する。
(熱膨張性粘着剤層)
熱膨張性粘着剤層60aは、ポリマー成分と、発泡剤とを含む粘着剤組成物により形成することができる。ポリマー成分(特にベースポリマー)としては、アクリル系ポリマー(「アクリルポリマーA」と称する場合がある)を好適に用いることができる。アクリルポリマーAとしては、(メタ)アクリル酸エステルを主モノマー成分として用いたものが挙げられる。前記(メタ)アクリル酸エステルとしては、例えば、(メタ)アクリル酸アルキルエステル(例えば、メチルエステル、エチルエステル、プロピルエステル、イソプロピルエステル、ブチルエステル、イソブチルエステル、sec−ブチルエステル、t−ブチルエステル、ペンチルエステル、イソペンチルエステル、ヘキシルエステル、ヘプチルエステル、オクチルエステル、2−エチルヘキシルエステル、イソオクチルエステル、ノニルエステル、デシルエステル、イソデシルエステル、ウンデシルエステル、ドデシルエステル、トリデシルエステル、テトラデシルエステル、ヘキサデシルエステル、オクタデシルエステル、エイコシルエステル等のアルキル基の炭素数1〜30、特に炭素数4〜18の直鎖状又は分岐鎖状のアルキルエステル等)及び(メタ)アクリル酸シクロアルキルエステル(例えば、シクロペンチルエステル、シクロヘキシルエステル等)などが挙げられる。これらの(メタ)アクリル酸エステルは単独で又は2種以上を併用してもよい。
なお、前記アクリルポリマーAは、凝集力、耐熱性、架橋性などの改質を目的として、必要に応じて、前記(メタ)アクリル酸エステルと共重合可能な他の単量体成分に対応する単位を含んでいてもよい。このような単量体成分として、例えば、アクリル酸、メタクリル酸、イタコン酸、マレイン酸、フマル酸、クロトン酸、カルボキシエチルアクリレートなどのカルボキシル基含有モノマー;無水マレイン酸、無水イコタン酸などの酸無水物基含有モノマー;(メタ)アクリル酸ヒドロキシエチル、(メタ)アクリル酸ヒドロキシプロピル、(メタ)アクリル酸ヒドロキシブチルなどのヒドロキシル基含有モノマー;(メタ)アクリルアミド、N,N−ジメチル(メタ)アクリルアミド、N−ブチル(メタ)アクリルアミド、N−メチロール(メタ)アクリルアミド、N−メチロールプロパン(メタ)アクリルアミドなどの(N−置換又は無置換)アミド系モノマー;酢酸ビニル、プロピオン酸ビニルなどのビニルエステル系モノマー;スチレン、α−メチルスチレンなどのスチレン系モノマー;ビニルメチルエーテル、ビニルエチルエーテルなどのビニルエーテル系モノマー;アクリロニトリル、メタクリロニトリルなどのシアノアクリレート系モノマー;(メタ)アクリル酸グリシジルなどのエポキシ基含有アクリル系モノマー;エチレン、プロピレン、イソプレン、ブタジエン、イソブチレンなどのオレフィン又はジエン系モノマー;(メタ)アクリル酸アミノエチル、(メタ)アクリル酸N,N−ジメチルアミノエチル、(メタ)アクリル酸t−ブチルアミノエチルなどの(置換又は無置換)アミノ基含有モノマー;(メタ)アクリル酸メトキシエチル、(メタ)アクリル酸エトキシエチルなどの(メタ)アクリル酸アルコキシアルキル系モノマー;N−ビニルピロリドン、N−メチルビニルピロリドン、N−ビニルピリジン、N−ビニルピペリドン、N−ビニルピリミジン、N−ビニルピペラジン、N−ビニルピラジン、N−ビニルピロール、N−ビニルイミダゾール、N−ビニルオキサゾール、N−ビニルモルホリン、N−ビニルカプロラクタムなどの窒素原子含有環を有するモノマー;N−ビニルカルボン酸アミド類;スチレンスルホン酸、アリルスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレートなどのスルホン酸基含有モノマー;2−ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー;N−シクロヘキシルマレイミド、N−イソプロピルマレイミド、N−ラウリルマレイミド、N−フェニルマレイミドなどのマレイミド系モノマー;N−メチルイタコンイミド、N−エチルイタコンイミド、N−ブチルイタコンイミド、N−オクチルイタコンイミド、N−2−エチルヘキシルイタコンイミド、N−シクロヘキシルイタコンイミド、N−ラウリルイタコンイミドなどのイタコンイミド系モノマー;N−(メタ)アクリロイルオキシメチレンスクシンイミド、N−(メタ)アクルロイル−6−オキシヘキサメチレンスクシンイミド、N−(メタ)アクリロイル−8−オキシオクタメチレンスクシンイミドなどのスクシンイミド系モノマー;(メタ)アクリル酸ポリエチレングリコール、(メタ)アクリル酸ポリプロピレングリコールなどのグリコール系アクリルエステルモノマー;(メタ)アクリル酸テトラヒドロフルフリルなどの酸素原子含有複素環を有するモノマー;フッ素系(メタ)アクリレートなどのフッ素原子を含有するアクリル酸エステル系モノマー;シリコーン系(メタ)アクリレートなどのケイ素原子を含有するアクリル酸エステル系モノマー;ヘキサンジオールジ(メタ)アクリレート、(ポリ)エチレングリコールジ(メタ)アクリレート、(ポリ)プロピレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ペンタエリスリトールジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、エポキシアクリレート、ポリエステルアクリレート、ウレタンアクリレート、ジビニルベンゼン、ブチルジ(メタ)アクリレート、ヘキシルジ(メタ)アクリレートなどの多官能モノマー等が挙げられる。
前記アクリルポリマーAは、単一モノマー又は2種以上のモノマー混合物を重合に付すことにより得られる。重合は、溶液重合(例えば、ラジカル重合、アニオン重合、カチオン重合など)、乳化重合、塊状重合、懸濁重合、光重合(例えば、紫外線(UV)重合など)等の何れの方式で行うこともできる。
アクリルポリマーAの重量平均分子量は、特に制限されないが、好ましくは35万〜100万、更に好ましくは45万〜80万程度である。
また、熱膨張性粘着剤には、粘着力を調整するため、外部架橋剤を適宜に用いることもできる。外部架橋方法の具体的手段としては、ポリイソシアネート化合物、エポキシ化合物、アジリジン化合物、メラミン系架橋剤等のいわゆる架橋剤を添加し反応させる方法が挙げられる。外部架橋剤を使用する場合、その使用量は、架橋すべきベースポリマーとのバランスにより、さらには、粘着剤としての使用用途によって適宜決定される。外部架橋剤の使用量は、一般的には、前記ベースポリマー100重量部に対して、20重量部以下(好ましくは0.1重量部〜10重量部)である。
熱膨張性粘着剤層60aは、前述のように、熱膨張性を付与するための発泡剤を含有している。そのため、仮固定材60の熱膨張性粘着剤層60a上に封止体58が形成された状態で(図16参照)、任意な時に仮固定材60を少なくとも部分的に加熱して、該加熱された熱膨張性粘着剤層60aの部分に含有されている発泡剤を発泡及び/又は膨張させることにより、熱膨張性粘着剤層60aが少なくとも部分的に膨張し、この熱膨張性粘着剤層60aの少なくとも部分的な膨張により、該膨張した部分に対応した粘着面(封止体58との界面)が凹凸状に変形して、該熱膨張性粘着剤層60aと封止体58との接着面積が減少し、これにより、両者間の接着力が減少し、封止体58を仮固定材60から剥離させることができる(図17参照)。
(発泡剤)
熱膨張性粘着剤層60aにおいて用いられている発泡剤としては、特に制限されず、公知の発泡剤から適宜選択することができる。発泡剤は単独で又は2種以上組み合わせて使用することができる。発泡剤としては、熱膨張性微小球を好適に用いることができる。
(熱膨張性微小球)
熱膨張性微小球としては、特に制限されず、公知の熱膨張性微小球(種々の無機系熱膨張性微小球や、有機系熱膨張性微小球など)から適宜選択することができる。熱膨張性微小球としては、混合操作が容易である観点などより、マイクロカプセル化されている発泡剤を好適に用いることができる。このような熱膨張性微小球としては、例えば、イソブタン、プロパン、ペンタンなどの加熱により容易にガス化して膨張する物質を、弾性を有する殻内に内包させた微小球などが挙げられる。前記殻は、熱溶融性物質や熱膨張により破壊する物質で形成される場合が多い。前記殻を形成する物質として、例えば、塩化ビニリデン−アクリロニトリル共重合体、ポリビニルアルコール、ポリビニルブチラール、ポリメチルメタクリレート、ポリアクリロニトリル、ポリ塩化ビニリデン、ポリスルホンなどが挙げられる。
熱膨張性微小球は、慣用の方法、例えば、コアセルベーション法や、界面重合法などにより製造できる。なお、熱膨張性微小球には、例えば、松本油脂製薬株式会社製の商品名「マツモトマイクロスフェアー」のシリーズ(例えば、商品名「マツモトマイクロスフェアーF30」、同「マツモトマイクロスフェアーF301D」、同「マツモトマイクロスフェアーF50D」、同「マツモトマイクロスフェアーF501D」、同「マツモトマイクロスフェアーF80SD」、同「マツモトマイクロスフェアーF80VSD」など)の他、エクスパンセル社製の商品名「051DU」、同「053DU」、同「551DU」、同「551−20DU」、同「551−80DU」などの市販品を使用することができる。
なお、発泡剤として熱膨張性微小球を用いた場合、該熱膨張性微小球の粒径(平均粒子径)としては、熱膨張性粘着剤層の厚みなどに応じて適宜選択することができる。熱膨張性微小球の平均粒子径としては、例えば、100μm以下(好ましくは80μm以下、さらに好ましくは1μm〜50μm、特に1μm〜30μm)の範囲から選択することができる。なお、熱膨張性微小球の粒径の調整は、熱膨張性微小球の生成過程で行われていてもよく、生成後、分級などの手段により行われてもよい。熱膨張性微小球としては、粒径が揃えられていることが好ましい。
(その他の発泡剤)
本実施形態では、発泡剤としては、熱膨張性微小球以外の発泡剤も用いることもできる。このような発泡剤としては、種々の無機系発泡剤や有機系発泡剤などの各種発泡剤を適宜選択して使用することができる。無機系発泡剤の代表的な例としては、例えば、炭酸アンモニウム、炭酸水素アンモニウム、炭酸水素ナトリウム、亜硝酸アンモニウム、水酸化ホウ素ナトリウム、各種アジド類などが挙げられる。
また、有機系発泡剤の代表的な例としては、例えば、水;トリクロロモノフルオロメタン、ジクロロモノフルオロメタンなどの塩フッ化アルカン系化合物;アゾビスイソブチロニトリル、アゾジカルボンアミド、バリウムアゾジカルボキシレートなどのアゾ系化合物;パラトルエンスルホニルヒドラジド、ジフェニルスルホン−3,3´−ジスルホニルヒドラジド、4,4´−オキシビス(ベンゼンスルホニルヒドラジド)、アリルビス(スルホニルヒドラジド)などのヒドラジン系化合物;p−トルイレンスルホニルセミカルバジド、4,4´−オキシビス(ベンゼンスルホニルセミカルバジド)などのセミカルバジド系化合物;5−モルホリル−1,2,3,4−チアトリアゾールなどのトリアゾール系化合物;N,N´−ジニトロソペンタメチレンテロラミン、N,N´−ジメチル−N,N´−ジニトロソテレフタルアミドなどのN−ニトロソ系化合物などが挙げられる。
本実施形態では、加熱処理により、熱膨張性粘着剤層の接着力を効率よく且つ安定して低下させるため、体積膨張率が5倍以上、なかでも7倍以上、特に10倍以上となるまで破裂しない適度な強度を有する発泡剤が好ましい。
発泡剤(熱膨張性微小球など)の配合量は、熱膨張性粘着剤層の膨張倍率や接着力の低下性などに応じて適宜設定しうるが、一般には熱膨張性粘着剤層を形成するベースポリマー100重量部に対して、例えば1重量部〜150重量部(好ましくは10重量部〜130重量部、さらに好ましくは25重量部〜100重量部)である。
本実施形態では、発泡剤としては、発泡開始温度(熱膨張開始温度)(T)が80℃〜210℃の範囲のものを好適に用いることができ、好ましくは90℃〜200℃(より好ましくは95℃〜200℃、特に好ましくは100℃〜170℃)の発泡開始温度を有するものである。発泡剤の発泡開始温度が80℃より低いと、封止体の製造時や使用時の熱により発泡剤が発泡してしまう場合があり、取り扱い性や生産性が低下する。一方、発泡剤の発泡開始温度が210℃を超える場合には、仮固定材の支持基材や封止樹脂に過度の耐熱性が必要となり、取り扱い性、生産性やコスト面で好ましくない。なお、発泡剤の発泡開始温度(T)は、熱膨張性粘着剤層の発泡開始温度(T)に相当する。
なお、発泡剤を発泡させる方法(すなわち、熱膨張性粘着剤層を熱膨張させる方法)としては、公知の加熱発泡方法から適宜選択して採用することができる。
本実施形態では、熱膨張性粘着剤層は、加熱処理前の適度な接着力と加熱処理後の接着力の低下性のバランスの点から、発泡剤を含有しない形態での弾性率が23℃〜150℃において5×10Pa〜1×10Paであることが好ましく、さらに好ましくは5×10Pa〜8×10Paであり、特に5×10Pa〜5×10Paであることが好適である。熱膨張性粘着剤層の発泡剤を含有しない形態での弾性率(温度:23℃〜150℃)が5×10Pa未満であると熱膨張性が劣り、剥離性が低下する場合がある。また、熱膨張性粘着剤層の発泡剤を含有しない形態での弾性率(温度:23℃〜150℃)が1×10Paより大きい場合、初期接着性が劣る場合がある。
なお、発泡剤を含有しない形態の熱膨張性粘着剤層は、粘着剤(発泡剤は含まれていない)により形成された粘着剤層に相当する。従って、熱膨張性粘着剤層の発泡剤を含有していない形態での弾性率は、粘着剤(発泡剤は含まれていない)を用いて測定することができる。なお、熱膨張性粘着剤層は、23℃〜150℃における弾性率が5×10Pa〜1×10Paである粘着剤層を形成可能な粘着剤と、発泡剤とを含む熱膨張性粘着剤により形成することができる。
熱膨張性粘着剤層の発泡剤を含有しない形態での弾性率は、発泡剤が添加されていない形態の熱膨張性粘着剤層(すなわち、発泡剤が含まれていない粘着剤による粘着剤層)(サンプル)を作製し、レオメトリック社製動的粘弾性測定装置「ARES」を用いて、サンプル厚さ:約1.5mmで、φ7.9mmパラレルプレートの治具を用い、剪断モードにて、周波数:1Hz、昇温速度:5℃/分、歪み:0.1%(23℃)、0.3%(150℃)にて測定し、23℃および150℃で得られた剪断貯蔵弾性率G´の値とする。
熱膨張性粘着剤層の弾性率は、粘着剤のベースポリマーの種類、架橋剤、添加剤などを調節することによりコントロールすることができる。
熱膨張性粘着剤層の厚さは、特に制限されず、接着力の低減性などにより適宜に選択することができ、例えば、5μm〜300μm(好ましくは20μm〜150μm)程度である。ただし、発泡剤として熱膨張性微小球が用いられている場合、熱膨張性粘着剤層の厚さは、含まれている熱膨張性微小球の最大粒径よりも厚いことが好ましい。熱膨張性粘着剤層の厚さが薄すぎると、熱膨張性微小球の凹凸により表面平滑性が損なわれ、加熱前(未発泡状態)の接着性が低下する。また、加熱処理による熱膨張性粘着剤層の変形度が小さく、接着力が円滑に低下しにくくなる。一方、熱膨張性粘着剤層の厚さが厚すぎると、加熱処理による膨張乃至発泡後に、熱膨張性粘着剤層に凝集破壊が生じやすくなり、封止体58に糊残りが発生する場合がある。
なお、熱膨張性粘着剤層は単層、複層の何れであってもよい。
本実施形態では、熱膨張性粘着剤層には、各種添加剤(例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など)が含まれていても良い。
(支持基材)
支持基材60bは、仮固定材60の強度母体となる薄板状部材である。支持基材60bの材料としては取り扱い性や耐熱性等を考慮して適宜選択すればよく、例えばSUS等の金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォン等のプラスチック材料、ガラスやシリコンウェハ等を用いることができる。これらの中でも、耐熱性や強度、再利用可能性等の観点から、SUSプレートが好ましい。
支持基材60bの厚さは目的とする強度や取り扱い性を考慮して適宜選択することができ、好ましくは100〜5000μmであり、より好ましくは300〜2000μmである。
(仮固定材の形成方法)
仮固定材60は、支持基材60b上に熱膨張性粘着剤層60aを形成することにより得られる。熱膨張性粘着剤層は、例えば、粘着剤と、発泡剤(熱膨張性微小球など)と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤、発泡剤(熱膨張性微小球など)、および必要に応じて溶媒やその他の添加剤を含む混合物を、支持基材60b上に塗布する方法、適当なセパレータ(剥離紙など)上に前記混合物を塗布して熱膨張性粘着剤層を形成し、これを支持基材60b上に転写(移着)する方法などにより、熱膨張性粘着剤層を形成することができる。
(熱膨張性粘着剤層の熱膨張方法)
本実施形態では、熱膨張性粘着剤層は、加熱により熱膨張させることができる。加熱処理方法としては、例えば、ホットプレート、熱風乾燥機、近赤外線ランプ、エアードライヤーなどの適宜な加熱手段を利用して行うことができる。加熱処理時の加熱温度は、熱膨張性粘着剤層中の発泡剤(熱膨張性微小球など)の発泡開始温度(熱膨張開始温度)以上であればよいが、加熱処理の条件は、発泡剤(熱膨張性微小球など)の種類等による接着面積の減少性、支持基材、半導体チップを含む封止体等の耐熱性、加熱方法(熱容量、加熱手段等)などにより適宜設定できる。一般的な加熱処理条件としては、温度100℃〜250℃で、1秒間〜90秒間(ホットプレートなど)または5分間〜15分間(熱風乾燥機など)である。なお、加熱処理は使用目的に応じて適宜な段階で行うことができる。また、加熱処理時の熱源としては、赤外線ランプや加熱水を用いることができる場合もある。
(中間層)
本実施形態では、熱膨張性粘着剤層60aと支持基材60bとの間に、密着力の向上や加熱後の剥離性の向上等を目的とした中間層が設けられていても良い(図示せず)。中でも、中間層としてゴム状有機弾性中間層が設けられていることが好ましい。このように、ゴム状有機弾性中間層を設けることにより、半導体チップ53を仮固定材60に接着する際に(図13参照)、熱膨張性粘着剤層60aの表面を半導体チップ53の表面形状に良好に追従させて、接着面積を大きくすることができるとともに、仮固定材60から封止体58を加熱剥離させる際に、熱膨張性粘着剤層60aの加熱膨張を高度に(精度よく)コントロールし、熱膨張性粘着剤層60aを厚さ方向へ優先的に且つ均一に膨張させることができる。
なお、ゴム状有機弾性中間層は、支持基材60bの片面又は両面に介在させることができる。
ゴム状有機弾性中間層は、例えば、ASTM D−2240に基づくD型シュアーD型硬度が、50以下、特に40以下の天然ゴム、合成ゴム又はゴム弾性を有する合成樹脂により形成することが好ましい。なお、ポリ塩化ビニルなどのように本質的には硬質系ポリマーであっても、可塑剤や柔軟剤等の配合剤との組み合わせによりゴム弾性が発現しうる。このような組成物も、前記ゴム状有機弾性中間層の構成材料として使用できる。
ゴム状有機弾性中間層は、例えば、前記天然ゴム、合成ゴム又はゴム弾性を有する合成樹脂などのゴム状有機弾性層形成材を含むコーティング液を基材上に塗布する方式(コーティング法)、前記ゴム状有機弾性層形成材からなるフィルム、又は予め1層以上の熱膨張性粘着剤層上に前記ゴム状有機弾性層形成材からなる層を形成した積層フィルムを基材と接着する方式(ドライラミネート法)、基材の構成材料を含む樹脂組成物と前記ゴム状有機弾性層形成材を含む樹脂組成物とを共押出しする方式(共押出し法)などの形成方法により形成することができる。
なお、ゴム状有機弾性中間層は、天然ゴムや合成ゴム又はゴム弾性を有する合成樹脂を主成分とする粘着性物質で形成されていてもよく、また、かかる成分を主体とする発泡フィルム等で形成されていてもよい。発泡は、慣用の方法、例えば、機械的な攪拌による方法、反応生成ガスを利用する方法、発泡剤を使用する方法、可溶性物質を除去する方法、スプレーによる方法、シンタクチックフォームを形成する方法、焼結法などにより行うことができる。
ゴム状有機弾性中間層等の中間層の厚さは、例えば、5μm〜300μm、好ましくは20μm〜150μm程度である。なお、中間層が、例えば、ゴム状有機弾性中間層である場合、ゴム状有機弾性中間層の厚さが薄すぎると、加熱発泡後の3次元的構造変化を形成することができず、剥離性が悪化する場合がある。
ゴム状有機弾性中間層等の中間層は単層であってもよく、2以上の層で構成されていてもよい。
なお、中間層には、仮固定材の作用効果を損なわない範囲で、各種添加剤(例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など)が含まれていても良い。
<半導体チップ仮固定工程>
図13に示すように、半導体チップ仮固定工程では、上記仮固定材60上に複数の半導体チップ53をその回路形成面53aが仮固定材60に対向するように配置し、仮固定する(工程A)。半導体チップ53の仮固定には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
半導体チップ53の配置のレイアウトや配置数は、仮固定材60の形状やサイズ、目的とするパッケージの生産数などに応じて適宜設定することができ、例えば、複数行で、かつ複数列のマトリックス状に整列させて配置することができる。以上、積層体準備工程の一例を示した。
[封止用シートを準備する工程]
また、第2実施形態に係る半導体装置の製造方法では、図14に示すように、封止用シート40を準備する。封止用シート40は、通常、ポリエチレンテレフタレート(PET)フィルムなどの剥離ライナー41上に積層された状態で準備される。この場合、剥離ライナー41には封止用シート40の剥離を容易に行うために離型処理が施されていてもよい。
(封止用シート)
封止用シート40は、何れかの表面における表面固有抵抗値が、1.0×1012Ω以下である。封止用シート40の材質、物性等は、封止用シート10と同様とすることができる。また、剥離ライナー41の材質、物性等は、剥離ライナー11と同様とすることができる。従って、ここでの説明は省略することとする。
[封止用シートと積層体とを配置する工程]
封止用シートを準備する工程の後、図14に示すように、下側加熱板62上に積層体50を半導体チップ53が仮固定された面を上にして配置するとともに、積層体50の半導体チップ53が仮固定された面上に封止用シート40を配置する。図14に示すように、封止用シート40は、仮固定材60と対向する面とは反対の面が硬質層42となるように配置されている。この工程においては、下側加熱板62上にまず積層体50を配置し、その後、積層体50上に封止用シート40を配置してもよく、積層体50上に封止用シート40を先に積層し、その後、積層体50と封止用シート40とが積層された積層物を下側加熱板62上に配置してもよい。
[封止体を形成する工程]
次に、図15に示すように、下側加熱板62と上側加熱板64とにより熱プレスして、半導体チップ53を封止用シート40の埋め込み用樹脂層44に埋め込み、半導体チップ53が封止用シート40に埋め込まれた封止体58を形成する(工程B)。
半導体チップ53を封止用シート40に埋め込む際の熱プレス条件としては、第1実施形態と同様とすることができる。
[剥離ライナー剥離工程]
次に、剥離ライナー41を剥離する(図16参照)。この際、封止用シート40の前記表面固有抵抗値が、1.0×1012Ω以下であるため、帯電し難い。従って、帯電防止効果をより発揮することができる。その結果、この剥離帯電により半導体チップ53が破壊されるのを防止し、封止用シート40を用いて製造される半導体装置59(図20参照)の信頼性を向上させることが可能となる。
[熱硬化工程]
次に、封止用シート40を熱硬化させる。特に、封止用シート40を構成する埋め込み用樹脂層44を熱硬化させる。具体的には、例えば、仮固定材60上に仮固定されている半導体チップ53が封止用シート40に埋め込まれた封止体58全体を加熱する。
熱硬化処理の条件としては、第1実施形態と同様とすることができる。
[熱膨張性粘着剤層剥離工程]
次に、図17に示すように、仮固定材60を加熱して熱膨張性粘着剤層60aを熱膨張させることにより、熱膨張性粘着剤層60aと封止体58との間で剥離を行う。あるいは、支持基材60bと熱膨張性粘着剤層60aとの界面で剥離を行い、その後、熱膨張性粘着剤層60aと封止体58との界面で熱膨張による剥離を行うという手順も好適に採用することができる。いずれも場合であっても、熱膨張性粘着剤層60a加熱して熱膨張させその粘着力を低下させることで、熱膨張性粘着剤層60aと封止体58との界面での剥離を容易に行うことができる。熱膨張の条件としては、上述の「熱膨張性粘着剤層の熱膨張方法」の欄の条件を好適に採用することができる。特に、熱膨張性粘着剤層は、前記熱硬化工程における加熱では剥離せず、この熱膨張性粘着剤層剥離工程における加熱において剥離する構成であることが好ましい。
[封止用シートを研削する工程]
次に、図18に示すように、封止体58の封止用シート40を研削して半導体チップ53の裏面53cを表出させる(工程C)。封止用シート40を研削する方法としては、特に限定されず、例えば、高速回転する砥石を用いるグラインディング法を挙げることができる。
(再配線形成工程)
本実施形態ではさらに、封止体58の半導体チップ53の回路形成面53aに再配線69を形成する再配線形成工程を含むことが好ましい。再配線形成工程では、上記熱膨張性粘着剤層60aの剥離後、上記露出した半導体チップ53と接続する再配線69を封止体58上に形成する(図19参照)。
再配線の形成方法としては、例えば、露出している半導体チップ53上へ真空成膜法などの公知の方法を利用して金属シード層を形成し、セミアディティブ法などの公知の方法により、再配線69を形成することができる。
かかる後に、再配線69及び封止体58上へポリイミドやPBOなどの絶縁層を形成してもよい。
(バンプ形成工程)
次いで、形成した再配線69上にバンプ67を形成するバンピング加工を行ってもよい(図19参照)。バンピング加工は、半田ボールや半田メッキなど公知の方法で行うことができる。バンプ67の材質は、第1実施形態と同様の材質を好適に用いることができる。
(ダイシング工程)
最後に、半導体チップ53、封止用シート21及び再配線69などの要素からなる積層体のダイシングを行う(図20参照)。これにより、チップ領域の外側に配線を引き出した半導体装置59を得ることができる。ダイシング方法は、第1実施形態と同様の方法を採用することができる。以上、第2実施形態について説明した。
本発明は、上述した第1実施形態、及び、第2実施形態に限定されず、前記工程A、及び、前記工程Bさえ行なわれればよく、それ以外の工程は任意であり、行なってもよく行なわなくてもよい。
上述した実施形態では、封止用シートを用いて、半導体ウエハにフリップチップボンディングされた半導体チップを埋め込む場合(第1実施形態)、及び、仮固定材に仮固定された半導体チップを埋め込む場合(第2実施形態)について説明した。しかしながら、本発明の封止用シートは、半導体チップを埋め込んで半導体装置を製造する方法に使用されるのであれば、この例に限定されない。例えば、各種の基板(例えば、リードフレーム、配線回路基板等)上にフリップチップボンディング又はダイボンドされた半導体チップを埋め込んで半導体装置を製造する場合に使用することができる。
以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。また、各例中、部は特記がない限りいずれも重量基準である。
(実施例1)
<封止用シートの作製>
エポキシ樹脂(商品名「YSLV−80XY」、新日鐵化学社製)100部に対して、フェノール樹脂(商品名「MEH−7851−SS」、明和化成社製)110部、球状フィラー(商品名「FB−9454FC」、電気化学工業社製)2350部、シランカップリング剤(商品名「KBM−403」、信越化学社製2.5部、カーボンブラック(商品名「#20」、三菱化学社製)13部、硬化促進剤(商品名「2PHZ−PW」、四国化成工業社製)3.5部、熱可塑性樹脂(商品名「SIBSTAR 072T」カネカ社製100部、帯電防止剤(製品名「ペレスタット」、三洋化成社製)を、フィラーを除く全樹脂成分全体に対して50重量%配合し、ロール混練機により60℃で2分間、80℃2分間、120℃6分間、この順番で加熱していき、合計10分間、減圧条件下(0.01kg/cm)で溶融混練し、混練物を調製した。次いで、得られた混練物を、120℃の条件下、スロットダイ法により離型処理フィルム上に塗工してシート状に形成し、その上に、同様の離型処理フィルムを温度60℃でラミネートし、厚さ400μm、縦350mm、横350mmの封止用シートを作製した。上記離型処理フィルムとしては、シリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなるフィルムを用いた。
(実施例2)
<封止用シートの作製>
エポキシ樹脂(商品名「YSLV−80XY」、新日鐵化学社製)100部に対して、フェノール樹脂(商品名「MEH−7851−SS」、明和化成社製)110部、球状フィラー(商品名「FB−9454FC」、電気化学工業社製)2350部、シランカップリング剤(商品名「KBM−403」、信越化学社製)2.5部、カーボンブラック(商品名「#20」、三菱化学社製)13部、硬化促進剤(商品名「2PHZ−PW」、四国化成工業社製)3.5部、熱可塑性樹脂(商品名「SIBSTAR 072T」、カネカ社製)100部、帯電防止剤(製品名「ペレスタット」、三洋化成社製)を、フィラーを除く全樹脂成分全体に対して5重量%配合し、ロール混練機により60℃で2分間、80℃2分間、120℃6分間、この順番で加熱していき、合計10分間、減圧条件下(0.01kg/cm)で溶融混練し、混練物を調製した。次いで、得られた混練物を、120℃の条件下、スロットダイ法により離型処理フィルム上に塗工してシート状に形成し、その上に、同様の離型処理フィルムを温度60℃でラミネートし、厚さ400μm、縦350mm、横350mmの封止用シートを作製した。上記離型処理フィルムとしては、シリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなるフィルムを用いた。
(実施例3)
<封止用シートの作製>
(最外層の作製)
エポキシ樹脂(商品名「YSLV−80XY」、新日鐵化学社製)100部に対して、フェノール樹脂(商品名「MEH−7851−SS」、明和化成社製)110部、球状フィラー(商品名「FB−9454FC」、電気化学工業社製)2350部、シランカップリング剤(商品名「KBM−403」、信越化学社製)2.5部、カーボンブラック(商品名「#20」、三菱化学社製)13部、硬化促進剤(商品名「2PHZ−PW」、四国化成工業社製)3.5部、熱可塑性樹脂(商品名「SIBSTAR 072T」カネカ社製)100部、帯電防止剤(製品名「ペレスタット」、三洋化成社製)を、フィラーを除く全樹脂成分全体に対して50重量%配合し、ロール混練機により60℃で2分間、80℃2分間、120℃6分間、この順番で加熱していき、合計10分間、減圧条件下(0.01kg/cm)で溶融混練し、混練物を調製した。次いで、得られた混練物を、120℃の条件下、スロットダイ法により離型処理フィルム上に塗工してシート状に形成し、厚さ200μm、縦350mm、横350mmの最外層を作製した。上記離型処理フィルムとしては、シリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなるフィルムを用いた。
(最内層の作製)
エポキシ樹脂(商品名「YSLV−80XY」、新日鐵化学社製)100部に対して、フェノール樹脂(商品名「MEH−7851−SS」、明和化成社製)110部、球状フィラー(商品名「FB−9454FC」、電気化学工業社製)2080部、シランカップリング剤(商品名「KBM−403」、信越化学社製)2.2部、カーボンブラック(商品名「#20」、三菱化学社製)11部、硬化促進剤(商品名「2PHZ−PW」、四国化成工業社製)3.6部、熱可塑性樹脂(商品名「SIBSTAR 072T」、カネカ社製)65部を配合し、ロール混練機により60℃で2分間、80℃2分間、120℃6分間、この順番で加熱していき、合計10分間、減圧条件下(0.01kg/cm)で溶融混練し、混練物を調製した。次いで、得られた混練物を、120℃の条件下、スロットダイ法により離型処理フィルム上に塗工してシート状に形成し、厚さ200μm、縦350mm、横350mmの最内層を作製した。上記離型処理フィルムとしては、シリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなるフィルムを用いた。
作製した最外層と最内層とをラミネーターにより温度60℃で貼り合せ、本実施例3に係る厚み400μmの封止用シートを作製した。
(実施例4)
<封止用シートの作製>
(最外層の作製)
実施例3の最外層の帯電防止剤の含有量を5重量%に変更したこと以外は、実施例3の最外層と同様にして本実施例4に係る最外層を作製した。
(最内層の作製)
実施例3の最内層と同様のものを作製した。
作製した最外層と最内層きをラミネーターにより温度60℃で貼り合せ、本実施例4に係る厚み400μmの剥離用シートを作製した。
(実施例5)
<封止用シートの作製>
(最外層の作製)
エポキシ樹脂(商品名「YSLV−80XY」、新日鐵化学社製)100部に対して、フェノール樹脂(商品名「MEH−7851−SS」、明和化成社製)110部、球状フィラー(商品名「FB−9454FC」、電気化学工業社製)2350部、シランカップリング剤(商品名「KBM−403」、信越化学社製)2.5部、カーボンブラック(商品名「#20」、三菱化学社製)13部、硬化促進剤(商品名「2PHZ−PW」、四国化成工業社製)3.5部、熱可塑性樹脂(商品名「SIBSTAR 072T」、カネカ社製)100部を配合し、ロール混練機により60℃で2分間、80℃2分間、120℃6分間、この順番で加熱していき、合計10分間、減圧条件下(0.01kg/cm)で溶融混練し、混練物を調製した。次いで、得られた混練物を、120℃の条件下、スロットダイ法により離型処理フィルム上に塗工してシート状に形成し、厚さ200μm、縦350mm、横350mmの最内層を作製した。上記離型処理フィルムとしては、シリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなるフィルムを用いた。
(最内層の作製)
エポキシ樹脂(商品名「YSLV−80XY」、新日鐵化学社製)100部に対して、フェノール樹脂(商品名「MEH−7851−SS」、明和化成社製)110部、球状フィラー(商品名「FB−9454FC」、電気化学工業社製)2080部、シランカップリング剤(商品名「KBM−403」、信越化学社製)2.2部、カーボンブラック(商品名「#20」、三菱化学社製)11部、硬化促進剤(商品名「2PHZ−PW」、四国化成工業社製)3.6部、熱可塑性樹脂(商品名「SIBSTAR 072T」、カネカ社製)65部、帯電防止剤(製品名「ペレスタット」、三洋化成社製)を、フィラーを除く全樹脂成分全体に対して50重量%配合し、ロール混練機により60℃で2分間、80℃2分間、120℃6分間、この順番で加熱していき、合計10分間、減圧条件下(0.01kg/cm)で溶融混練し、混練物を調製した。次いで、得られた混練物を、120℃の条件下、スロットダイ法により離型処理フィルム上に塗工してシート状に形成し、厚さ200μm、縦350mm、横350mmの最内層を作製した。上記離型処理フィルムとしては、シリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムからなるフィルムを用いた。
作製した最外層と最内層とをラミネーターにより温度60℃で貼り合せ、本実施例5に係る厚み400μmの剥離用シートを作製した。
(実施例6)
<封止用シートの作製>
(最外層の作製)
実施例5の最外層と同様のものを作製した。
(最内層の作製)
実施例5の最内層の帯電防止剤の含有量を5重量%に変更したこと以外は、実施例5の最内層と同様にして本実施例6に係る最外層を作製した。
作製した最外層と最内層とをラミネーターにより温度60℃で貼り合せ、本実施例1に係る厚み400μmの剥離用シートを作製した。
(実施例7)
<帯電防止剥離用シートの作製>
剥離ライナ(セパレータ)としてシリコーン離型処理した厚さが50μmのポリエチレンテレフタレートフィルムのシリコーン離型処理面とは反対側の面に帯電防止剤層形成用溶液Dを塗布した後、60℃で1分間加熱乾燥し、厚さ約100nmの帯電防止剤層を形成した。なお、帯電防止剤層形成用溶液Dは、帯電防止剤として製品名:セプルジーダ(化合物名:ポリチオフェン)を使用し、メチルエチルケトン(MEK)溶媒に1%の濃度で分散して調整した。
<封止用シートの作製>
エポキシ樹脂(商品名「YSLV−80XY」、新日鐵化学社製)100部に対して、フェノール樹脂(商品名「MEH−7851−SS」、明和化成社製)110部、球状フィラー(商品名「FB−9454FC」、電気化学工業社製)2350部、シランカップリング剤(商品名「KBM−403」、信越化学社製)2.5部、カーボンブラック(商品名「#20」、三菱化学社製)13部、硬化促進剤(商品名「2PHZ−PW」、四国化成工業社製)3.5部、熱可塑性樹脂(商品名「SIBSTAR 072T」、カネカ社製)100部を配合し、ロール混練機により60℃で2分間、80℃2分間、120℃6分間、この順番で加熱していき、合計10分間、減圧条件下(0.01kg/cm)で溶融混練し、混練物を調製した。次いで、得られた混練物を、120℃の条件下、スロットダイ法により前記帯電防止剥離用シートのシリコーン処理面に塗工してシート状に形成し、もう一方の面にも同様の帯電防止剥離用シートを温度60℃でラミネートして厚さ400μm、縦350mm、横350mmの封止用シートを作製した。
<表面固有抵抗値の測定>
封止用シートの最内層側の剥離用シート、最外層側の剥離用シートをそれぞれ剥離し、最内層、最外層、剥離用シートの表面の表面固有抵抗値を測定した。なお、表面固有抵抗は、(株)アドバンテスト社製ハイメグオームメーターTR−8601の超高抵抗測定用試料箱TR−42を用い、23℃、60%RHの条件下で、100Vの直流電圧を1分間印加して測定した。結果を表1に示す。
<剥離帯電圧の測定>
あらかじめ除電しておいたアクリル板(厚み:1mm、幅:70mm、長さ:100mm)に、測定面と反対側の剥離用シートを剥離した封止用シートを貼り合わせた。貼り合わせには、ハンドローラーを用い、両面テープを介してアクリル板と封止用シートの剥離用シート除去面とが対向するように行なった。
23℃、50%RHの環境下に一日放置した後、所定の位置にサンプルをセットした(図12参照)。剥離用シートの端部を自動巻取り機に固定し、剥離角度180°、剥離速度10m/minとなるように剥離した。このときに発生する剥離用シート側の面の電位を所定の位置に固定してある電位測定機(春日電機社製、KSD−0103)にて測定した。測定は、23℃、50%RHの環境下で行った。結果を表1に示す。
<剥離力の測定>
封止用シートから、長さ100mm、幅20mmの短冊状の試験片を切り出した。その試験片の測定面とは反対側の剥離用シートを除去し、剥離用シート除去面側をSUS板に裏打ちした後、剥離試験機(商品名「オートグラフAGS−J」島津製作所社製)を用いて、温度23℃の条件下で、剥離角度:90°、引張速度:300mm/minの条件で、剥離用シートを封止用シートより引き剥がして(剥離用シートと封止用シートとの界面で剥離させて)、この引き剥がした時の荷重の最大荷重(測定初期のピークトップを除いた荷重の最大値)を測定し、この最大荷重を剥離用シートと封止用シートとの間の剥離力(剥離用シートの封止用シートに対する接着力)(接着力;N/20mm幅)として求めた。結果を表1に示す。
Figure 2015041663
10、40 封止用シート
20、50 積層体
22 半導体ウエハ
23、53 半導体チップ
28、58 封止体
29、59 半導体装置
60 仮固定材

Claims (4)

  1. 半導体チップを埋め込むための封止用シートであって、
    何れかの表面における表面固有抵抗値が、1.0×1012Ω以下であることを特徴とする封止用シート。
  2. 前記封止用シートに帯電防止剤が含有されていることを特徴とする請求項1に記載の接着シート。
  3. 支持体上に半導体チップを固定する工程Aと、
    前記支持体に固定された前記半導体チップを封止用シートに埋め込んで封止体を形成する工程Bとを具備し、
    前記封止用シートは、何れかの表面における表面固有抵抗値が、1.0×1012Ω以下であることを特徴とする半導体装置の製造方法。
  4. 前記封止用シートに帯電防止剤が含有されていることを特徴とする請求項3に記載の半導体装置の製造方法。
JP2013171054A 2013-08-21 2013-08-21 封止用シート、及び、半導体装置の製造方法 Pending JP2015041663A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013171054A JP2015041663A (ja) 2013-08-21 2013-08-21 封止用シート、及び、半導体装置の製造方法
US14/912,866 US20160237288A1 (en) 2013-08-21 2014-07-18 Sheet for sealing and method for manufacturing semiconductor device
KR1020167003671A KR20160045061A (ko) 2013-08-21 2014-07-18 봉지용 시트 및 반도체 장치의 제조 방법
PCT/JP2014/069220 WO2015025661A1 (ja) 2013-08-21 2014-07-18 封止用シート、及び、半導体装置の製造方法
CN201480046137.9A CN105474374A (zh) 2013-08-21 2014-07-18 密封用片、以及半导体装置的制造方法
TW103127145A TW201513279A (zh) 2013-08-21 2014-08-07 密封用片材及半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013171054A JP2015041663A (ja) 2013-08-21 2013-08-21 封止用シート、及び、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015041663A true JP2015041663A (ja) 2015-03-02

Family

ID=52483443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013171054A Pending JP2015041663A (ja) 2013-08-21 2013-08-21 封止用シート、及び、半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20160237288A1 (ja)
JP (1) JP2015041663A (ja)
KR (1) KR20160045061A (ja)
CN (1) CN105474374A (ja)
TW (1) TW201513279A (ja)
WO (1) WO2015025661A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3133641A1 (en) 2015-08-18 2017-02-22 Shin-Etsu Chemical Co., Ltd. Wafer processing bonding arrangement, wafer laminate, and thin wafer manufacturing method
WO2017033575A1 (ja) * 2015-08-25 2017-03-02 株式会社村田製作所 弾性波装置
JP2018048239A (ja) * 2016-09-20 2018-03-29 東京応化工業株式会社 接着剤組成物、及びその利用
JP2019050253A (ja) * 2017-09-08 2019-03-28 リンテック株式会社 樹脂シートおよび半導体装置
WO2024024566A1 (ja) * 2022-07-25 2024-02-01 株式会社レゾナック 仮固定用フィルム、仮固定用積層体、半導体装置の製造方法、及び仮固定用組成物

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756072B2 (en) * 2015-12-25 2020-08-25 Intel Corporation Conductive wire through-mold connection apparatus and method
JP5978380B1 (ja) * 2015-12-25 2016-08-24 太陽インキ製造株式会社 半導体用封止材
CN107154453B (zh) * 2016-03-04 2021-11-16 日东电工(上海松江)有限公司 元件集合体临时固定片及其制造方法
KR101800367B1 (ko) * 2016-08-24 2017-11-28 한국기계연구원 마이크로 소자 전사방법 및 마이크로 소자 전사방법으로 제조된 마이크로 소자 기판
TWI749465B (zh) * 2020-02-14 2021-12-11 聚積科技股份有限公司 積體電路的轉移封裝方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11198964A (ja) * 1998-01-09 1999-07-27 Nippon Soda Co Ltd 半導体封止用トップヒートシールテープ
JP2005166904A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体モールド用離型シート
US8642682B2 (en) * 2004-04-30 2014-02-04 Kureha Corporation Resin composition for encapsulation and semiconductor unit encapsulated with resin
JP2008150438A (ja) * 2006-12-14 2008-07-03 Momentive Performance Materials Japan Kk 半導体封止用シリコーン組成物及びそれを用いた半導体装置
JP5156033B2 (ja) * 2010-01-12 2013-03-06 リンテック株式会社 樹脂封止型半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3133641A1 (en) 2015-08-18 2017-02-22 Shin-Etsu Chemical Co., Ltd. Wafer processing bonding arrangement, wafer laminate, and thin wafer manufacturing method
KR20170021744A (ko) 2015-08-18 2017-02-28 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공용 접착재, 웨이퍼 적층체 및 박형 웨이퍼의 제조 방법
US9934996B2 (en) 2015-08-18 2018-04-03 Shin-Etsu Chemical Co., Ltd. Wafer processing bonding arrangement, wafer laminate, and thin wafer manufacturing method
WO2017033575A1 (ja) * 2015-08-25 2017-03-02 株式会社村田製作所 弾性波装置
JP2018048239A (ja) * 2016-09-20 2018-03-29 東京応化工業株式会社 接着剤組成物、及びその利用
JP2019050253A (ja) * 2017-09-08 2019-03-28 リンテック株式会社 樹脂シートおよび半導体装置
WO2024024566A1 (ja) * 2022-07-25 2024-02-01 株式会社レゾナック 仮固定用フィルム、仮固定用積層体、半導体装置の製造方法、及び仮固定用組成物

Also Published As

Publication number Publication date
US20160237288A1 (en) 2016-08-18
TW201513279A (zh) 2015-04-01
CN105474374A (zh) 2016-04-06
WO2015025661A1 (ja) 2015-02-26
KR20160045061A (ko) 2016-04-26

Similar Documents

Publication Publication Date Title
WO2015025661A1 (ja) 封止用シート、及び、半導体装置の製造方法
TWI429034B (zh) 覆晶型半導體背面用膜及其應用
JP5432853B2 (ja) ダイシングテープ一体型半導体裏面用フィルム及びその製造方法並びに半導体装置の製造方法
TWI522245B (zh) 半導體裝置之製造方法
TWI591769B (zh) 切晶帶一體型晶圓背面保護膜
TWI670351B (zh) 切晶帶一體型半導體背面用膜、及半導體裝置之製造方法
TWI550052B (zh) 使用切晶帶一體型晶圓背面保護膜製造半導體器件之方法
JP6066856B2 (ja) 半導体装置の製造方法、及び、封止用シート
TWI460778B (zh) 半導體背面用切晶帶一體膜及半導體裝置之製造方法
TW201306114A (zh) 半導體裝置用接著膜、覆晶型半導體背面用膜、及切晶帶一體型半導體背面用膜
TW201205661A (en) Film for semiconductor device production, method for producing film for semiconductor device production, and method for semiconductor device production
JP2016225496A (ja) 半導体裏面用フィルム及びその用途
WO2015098852A1 (ja) 電子部品装置の製造方法、及び、電子部品封止用シート
WO2015076088A1 (ja) 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2014135467A (ja) ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法、及び、半導体装置
WO2015037458A1 (ja) 半導体装置の製造方法
WO2015015980A1 (ja) 半導体装置の製造方法
WO2015033867A1 (ja) 半導体装置の製造方法
JP2014135468A (ja) ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP2015181170A (ja) フリップチップ型半導体裏面用フィルム及びその用途
WO2015053081A1 (ja) 半導体装置の製造方法
JP2014131053A (ja) ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP2015126060A (ja) 半導体装置の製造方法
JP2014222779A (ja) 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。