KR101017731B1 - 다이싱 시트를 갖는 접착 필름 및 그 제조 방법 - Google Patents

다이싱 시트를 갖는 접착 필름 및 그 제조 방법 Download PDF

Info

Publication number
KR101017731B1
KR101017731B1 KR1020100079251A KR20100079251A KR101017731B1 KR 101017731 B1 KR101017731 B1 KR 101017731B1 KR 1020100079251 A KR1020100079251 A KR 1020100079251A KR 20100079251 A KR20100079251 A KR 20100079251A KR 101017731 B1 KR101017731 B1 KR 101017731B1
Authority
KR
South Korea
Prior art keywords
adhesive
adhesive layer
layer
film
dicing sheet
Prior art date
Application number
KR1020100079251A
Other languages
English (en)
Inventor
유끼 스고
야스히로 아마노
다께시 마쯔무라
슈우헤이 무라따
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Application granted granted Critical
Publication of KR101017731B1 publication Critical patent/KR101017731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/10—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain an adhesive surface
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers

Abstract

기재 상에 점착제층을 갖고, 당해 점착제층 상에는, 박리 가능하게 설치된 접착 필름을 갖는 다이싱 시트를 갖는 접착 필름이며, 반도체 웨이퍼가 박형인 경우에도 이것을 다이싱할 때의 유지력을 손상시키지 않고, 다이싱에 의해 얻어지는 반도체 칩을 그 접착 필름과 일체로 박리할 때의 박리성이 우수한 다이싱 시트를 갖는 접착 필름, 및 그 제조 방법을 제공한다. 본 발명의 다이싱 시트를 갖는 접착 필름은, 기재 상에 점착제층 및 접착제층이 순차적으로 적층된 다이싱 시트를 갖는 접착 필름이며, 상기 점착제층에 있어서, 상기 접착제층에 대한 접합면의 적어도 일부 영역이 Si-Kα선 강도로 0.01 내지 100kcps이다.

Description

다이싱 시트를 갖는 접착 필름 및 그 제조 방법 {ADHESIVE FILM HAVING DICING SHEET AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 칩과 전극 부재를 고착하기 위한 접착제를, 다이싱 전에 반도체 웨이퍼에 부설한 상태에서, 반도체 웨이퍼의 다이싱에 이용하는 다이싱 시트를 갖는 접착 필름, 및 그 제조 방법에 관한 것이다. 또한, 본 발명은 상기 다이싱 시트를 갖는 접착 필름을 사용하여 제조된 반도체 장치에 관한 것이다.
회로 패턴을 형성한 반도체 웨이퍼는 필요에 따라 이면 연마에 의해 두께를 조정한 후, 반도체 칩으로 다이싱된다(다이싱 공정). 다이싱 공정에서는, 절단층의 제거를 위해 반도체 웨이퍼를 적당한 액압(통상, 2kg/cm2 정도)으로 세정하는 것이 일반적이다. 계속해서, 상기 반도체 칩을 접착제로 리드 프레임 등의 피착체에 고착(마운트 공정)한 후, 본딩 공정으로 이행된다. 상기 마운트 공정에 있어서는, 접착제를 리드 프레임이나 반도체 칩에 도포하였었다. 그러나, 이 방법으로는 접착제층의 균일화가 곤란하고, 또한 접착제의 도포에 특수 장치나 장시간을 필요로 한다. 이로 인해, 다이싱 공정에서 반도체 웨이퍼를 접착 유지함과 함께, 마운트 공정에 필요한 칩 고착용의 접착제층도 부여하는 다이싱ㆍ다이 본드 필름이 제안되어 있다(예를 들어, 특허문헌 1 참조).
특허문헌 1에 기재된 다이싱ㆍ다이 본드 필름은, 기재(1) 상에 접착제층을 박리 가능하게 형성하여 이루어지는 것이다. 즉, 접착제층에 의한 유지하에 반도체 웨이퍼를 다이싱한 후, 기재(1)를 연신하여 반도체 칩을 접착제층과 함께 박리하고, 이것을 개별적으로 회수하여 그 접착제층을 개재하여 리드 프레임 등의 피착체에 고착시키도록 한 것이다.
이러한 종류의 다이싱ㆍ다이 본드 필름의 접착제층에는, 다이싱 불능이나 치수 오류 등이 발생하지 않도록, 반도체 웨이퍼에 대한 양호한 유지력과, 다이싱 후의 반도체 칩을 접착제층과 일체로 기재(1)로부터 박리할 수 있는 양호한 박리성이 요구된다. 그러나, 이 양쪽 특성의 균형을 맞추는 것은 용이하지 않다.
따라서, 이러한 문제를 극복하기 위해, 다양한 개량법이 제안되어 있다. 예를 들어, 하기 특허문헌 2에는, 기재(1)와 접착제층 사이에 자외선 경화가 가능한 점착제층을 개재시키고, 이것을 다이싱 후에 자외선 경화하여, 점착제층과 접착제층 사이의 접착력을 저하시켜, 양자간의 박리에 의해 반도체 칩의 픽업을 용이하게 하는 방법이 제안되어 있다.
그러나, 반도체 웨이퍼의 대형화(10mm×10mm 이상)나 박형화(15 내지 100㎛ 정도)에 수반하여, 종래의 다이싱ㆍ다이 본드 필름에서는, 다이싱시에 필요한 높은 접착성과, 픽업시에 필요한 박리성을 동시에 만족시키는 것이 어려워, 다이싱 시트로부터 접착제를 갖는 반도체 칩을 박리하는 것이 곤란하게 되어 있다. 그 결과, 픽업 불량이나 칩의 변형에 의한 파손의 문제가 있다.
일본 특허 공개 소60-57642호 공보 일본 특허 공개 평2-248064호 공보
본 발명은 기재 상에 점착제층을 갖고, 당해 점착제층 상에는 박리 가능하게 설치된 접착 필름을 갖는 다이싱 시트를 갖는 접착 필름이며, 반도체 웨이퍼가 박형인 경우에도 이것을 다이싱할 때의 유지력을 손상시키지 않고, 다이싱에 의해 얻어지는 반도체 칩을 그 접착 필름과 일체로 박리할 때의 박리성이 우수한 다이싱 시트를 갖는 접착 필름, 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본원 발명자들은, 상기 종래의 과제를 해결하기 위해, 다이싱 시트를 갖는 접착 필름 및 그 제조 방법에 대하여 검토하였다. 그 결과, 하기 구성을 채용함으로써 상기 목적을 달성할 수 있는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 관한 다이싱 시트를 갖는 접착 필름은, 상기한 과제를 해결하기 위해, 기재 상에 점착제층 및 접착제층이 순차적으로 적층된 다이싱 시트를 갖는 접착 필름이며, 상기 점착제층에 있어서, 상기 접착제층에 대한 접합면의 적어도 일부 영역이, Si-Kα선 강도로 0.01 내지 100kcps인 것을 특징으로 한다.
상기 구성에서의 Si-Kα선 강도는, 상기 점착제층의 접합면에 있어서, 규소 원자가 어느 정도 존재하는지를 나타내는 지표가 될 수 있다. 상기 접합면이 Si-Kα선 강도에 있어서 0.01kcps 이상이 되도록 표면 개질되어 있음으로써, 상기 접착제층에 대한 박리성의 유지가 도모된다. 이에 의해, 예를 들어 반도체 칩을 픽업할 때에 풀 잔여물이나 픽업 불량의 발생을 방지할 수 있다. 한편, 상기 접합면에서의 Si-Kα선 강도를 100kcps 이하가 되도록 표면 개질함으로써, 접착제층에 대한 접착성의 과도한 저하를 방지한다. 이에 의해, 예를 들어 접착제층 상에 부착된 반도체 웨이퍼를 다이싱할 때에도, 당해 공정에 의해 얻어지는 반도체 칩을 확실하게 접착 고정한다. 그 결과, 칩 비산이나 칩핑(chipping)의 발생을 방지할 수 있다.
상기의 구성에 있어서, 상기 영역의 박리 점착력은, 온도 25℃, 상대 습도 55%, 인장 속도 300mm/분, 박리 각도 180°로 박리를 행하였을 때에, 상기 접착제층에 대하여 0.01 내지 0.2N/20mm인 것이 바람직하다. 상기 점착제층의 접합면의 적어도 일부를, Si-Kα선 강도가 0.01 내지 100kcps가 되도록 표면 개질함으로써, 점착제층의 접착제층에 대한 박리 점착력을 0.01 내지 0.2N/20mm의 범위 내로 제어할 수 있다. 여기서, 상기 점착력을 0.01N/20mm 이상으로 함으로써, 접착제층과의 접착성의 과도한 저하를 방지할 수 있다. 한편, 0.2N/20mm 이하로 함으로써, 접착제층과의 과도한 접착을 방지할 수 있다. 이에 의해, 점착제층과 접착제층 사이에서의 양호한 박리성을 유지한다. 그 결과, 예를 들어 반도체 칩을 픽업할 때에 풀 잔여물이나 픽업 불량의 발생을 방지할 수 있다.
또한, 상기한 구성에 있어서는, 상기 영역이, 상기 접착제층의 작업물 접합 영역에 대응하는 것인 것이 바람직하다. 상기 접착제층의 반도체 웨이퍼 접합 영역이란 반도체 웨이퍼 등의 반도체 웨이퍼를 접합하는 영역을 의미한다. 이러한 구성으로 함으로써, 반도체 웨이퍼의 다이싱시에 있어서의 반도체 칩의 칩 비산이나 칩핑의 발생을 방지함과 함께, 픽업성도 양호하게 유지할 수 있다.
또한, 본 발명에 관한 다이싱 시트를 갖는 접착 필름의 제조 방법은, 상기한 과제를 해결하기 위해, 기재 상에 점착제층 및 접착제층이 순차적으로 적층된 다이싱 시트를 갖는 접착 필름의 제조 방법이며, 상기 기재 상에 점착제층을 형성하는 공정과, 상기 점착제층의 표면의 적어도 일부 영역을, Si-Kα선 강도 0.01 내지 100kcps가 되도록 표면 개질하는 공정과, 상기 점착제층에서의 표면 개질이 이루어진 표면 상에 상기 접착제층을 형성하는 공정을 갖는 것을 특징으로 한다.
상기 방법에 있어서는, 기재 상에 형성된 점착제층에 대하여, 그 표면의 적어도 일부에, Si-Kα선 강도 0.01 내지 100kcps가 되도록 표면 개질을 행함으로써, 그 후에 형성되는 접착제층에 대한 접착성과 박리성의 양호한 밸런스 상태를 용이하게 만들어 낼 수 있다. 그 결과, 예를 들어 반도체 웨이퍼를 다이싱할 때의 반도체 칩의 칩 비산이나 칩핑의 발생을 방지함과 함께, 당해 반도체 칩을 픽업할 때의 풀 잔여물이나 픽업 불량의 발생도 동시에 방지할 수 있다.
상기 점착제층의 상기 접합면에서의 표면 개질은, 적어도 실리콘 수지를 포함하는 용액을 안개 상태로 살포시켜 행하는 방법, 다른 필름 상에 실리콘 수지를 도포한 것을 전사시켜 행하는 방법, 또는 점착제층 표면에 실리콘 디스퍼젼을 도포ㆍ건조시켜 행하는 방법이 바람직하다. 특히, 적어도 실리콘 수지를 포함하는 용액을 안개 상태로 살포하는 방법에서는, 표면 개질의 공정을 간이하게 행할 수 있어 작업성의 향상이 도모된다.
또한, 본 발명에 관한 반도체 장치는, 상기한 과제를 해결하기 위해, 상기 에 기재된 다이싱 시트를 갖는 접착 필름에 의해 제조된 것임을 특징으로 한다.
본 발명은 상기에 설명한 수단에 의해, 이하에 설명하는 바와 같은 효과를 발휘한다.
즉, 본 발명의 다이싱 시트를 갖는 접착 필름에 따르면, 기재 상에 점착제층 및 접착제층이 순차적으로 적층된 구조를 갖고 있고, 당해 점착제층의 접착제층과의 접합면에서의 적어도 일부의 영역에는 표면 개질이 실시되어 있다. 표면 개질은, Si-Kα선 강도에 있어서 0.01 내지 100kcps가 되도록 처리된 것이므로, 이에 의해 점착제층과 접착제층 사이에서의 접착성과 박리성의 균형을 양호하게 할 수 있다. 그 결과, 예를 들어 반도체 웨이퍼를 다이싱할 때의 반도체 칩의 칩 비산이나 칩핑의 발생을 방지함과 함께, 당해 반도체 칩을 픽업할 때에도 풀 잔여물이나 픽업 불량의 발생을 동시에 방지할 수 있어, 제조 상의 처리량의 향상이 도모된다.
도 1은 본 발명의 실시의 일 형태에 관한 다이싱 시트를 갖는 접착 필름을 도시하는 단면 모식도.
도 2는 본 발명의 다른 실시 형태에 관한 다이싱 시트를 갖는 접착 필름을 도시하는 단면 모식도.
도 3은 본 발명의 실시의 일 형태에 관한 접착 필름을 개재하여 반도체 칩을 실장한 예를 도시하는 단면 모식도.
도 4는 상기 접착 필름을 개재하여 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도.
도 5는 상기 접착 필름을 사용하여, 2개의 반도체 칩을 스페이서를 개재하여 3차원 실장한 예를 도시하는 단면 모식도.
(다이싱 시트를 갖는 접착 필름)
본 실시 형태에 관한 다이싱 시트를 갖는 접착 필름에 대하여, 이하에 설명한다.
도 1에 도시한 바와 같이, 다이싱 시트를 갖는 접착 필름(10)은, 기재(1) 상에 점착제층(2) 및 접착제층(3)이 순차적으로 적층된 구성이다. 또한, 도 2에 도시한 바와 같이, 반도체 웨이퍼의 부착 부분에만 접착제층(3')을 형성한 구성이어도 된다. 또한, 본 명세서 중, 접착제층(3) 및 접착제층(3')은, 접착 필름에 상당한다.
본 발명의 접착 필름은, 다이 본드 필름이나, 플립 칩형 반도체 이면용 필름으로서 사용할 수 있다. 플립 칩형 반도체 이면용 필름이란, 피착체(예를 들어, 리드 프레임이나 회로 기판 등의 각종 기판) 상에 플립 칩 접속된 반도체 소자(예를 들어, 반도체 칩)의 이면에 형성하기 위해 사용되는 것이다.
상기 점착제층(2)의 접착제층(3)과의 접합면은, Si-Kα선 강도가 0.01 내지 100kcps, 보다 바람직하게는 0.05 내지 50kcps, 특히 바람직하게는 0.1 내지 10kcps가 되도록 표면 개질되어 있다. Si-Kα선 강도를 100kcps 이하로 함으로써, 점착제층(2)의 접착제층(3)에 대한 접착성이 과도하게 저하하는 것을 방지할 수 있다. 그 결과, 예를 들어 접착제층(3) 상에 접합된 반도체 웨이퍼를 다이싱하여 반도체 칩을 형성할 때에 당해 반도체 칩이 칩 비산하거나, 칩핑이 발생하는 것을 방지할 수 있다. 한편, Si-Kα선 강도를 0.01kcps 이상으로 함으로써, 점착제층(2)의 접착제층(3)에 대한 박리성의 과도한 저하를 억제한다. 그 결과, 예를 들어 상기 반도체 칩을 픽업할 때에 점착제층(2)을 구성하는 점착제의 풀 잔여물이 발생하는 것을 방지할 수 있다. 또한, 픽업 불량도 저감할 수 있어, 수율의 저감이 도모된다.
또한, 상기 Si-Kα선 강도란, 형광 X선 분석에 의해 측정된 값이다. 분석 장치로서는 (주)리가꾸 제조의 ZSX100e 등을 사용할 수 있다. 또한, 측정 조건으로서는, 예를 들어 종형 Rh관을 사용하고, 분석 면적은 300mmφ, 분광 결정은 RX4, 출력은 50kV, 70mA로 할 수 있다.
또한, 점착제층(2)의 접합면에서의 표면 개질된 영역의 박리 점착력은, Si-Kα선 강도가 0.01 내지 100kcps가 되도록 표면 개질함으로써, 접착제층에 대하여, 0.01 내지 0.2N/20mm의 범위 내로 할 수 있다. 박리 점착력을 0.01N/20mm 이상으로 함으로써, 접착제층(3)과의 접착성의 과도한 저하를 방지할 수 있다. 한편, 박리 점착력을 0.2N/20mm 이하로 함으로써, 접착제층(3)과의 과도한 접착을 방지할 수 있다. 상기 점착력은 보다 바람직하게는 0.015 내지 0.18N/20mm의 범위이다. 또한, 상기 점착력은 온도 25℃, 상대 습도 55%Rh, 인장 속도 300mm/분, 박리 각도 180°로 박리를 행하여 측정하였을 때의 값이다.
점착제층(2)의 표면 개질이 이루어진 영역에는, 예를 들어 이형 처리제로서의 실리콘 수지를 포함하는 용액이 안개 상태로 살포된 것에 의해, 상기 실리콘 수지에 유래하는 규소 원자가 존재하고 있다. 점착제층(2)에서의 표면 개질의 영역은, 접착제층(3)과의 접합면이면 특별히 한정되지 않는다. 단, 접착제층(3)의 반도체 웨이퍼 부착 부분(3a)에 대응시킨 부분(2a)을 표면 개질하는 것이 바람직하다. 반도체 웨이퍼의 접합에 기여하지 않는 부분(3b)에 대응시킨 부분(2b)만을 표면 개질시키면, 점착제층(2)의 접착제층(3)에 대한 접착성과 박리성의 밸런스 상태를 양호하게 할 수 없다. 그 결과, 다이싱시의 칩 비산 등이나 픽업 불량이 발생한다.
상기 실리콘 수지로서는, 예를 들어 실리콘 오일, 실리콘 고무, 디메틸폴리실록산 등을 들 수 있다. 이들 중, 작업성의 관점에서는, 실리콘 오일이 바람직하다.
또한, 점착제층(2)의 상기 부분(2a)과 부분(2b)에 있어서, 표면 개질의 정도에 차를 두어도 된다. 구체적으로는, 상기 부분(2b)에서의 Si-Kα선 강도를 0.01 내지 100kcps, 보다 바람직하게는 0.05 내지 50kcps가 되도록 표면 개질한다. 당해 수치 범위 내로 함으로써, 상기 부분(2a)의 접착제층(3)에 대한 점착력을, 상기 부분(2b)의 접착제층(3)에 대한 점착력보다도 작아지도록 제어할 수 있다. 구체적으로는 0.01 내지 0.2N/20mm이고, 보다 바람직하게는 0.012 내지 0.19N/20mm이고, 특히 바람직하게는 0.015 내지 0.18N/20mm의 범위 내로 할 수 있다. 또한, 점착력의 측정 조건은 상기와 마찬가지이다. 이러한 구성으로 함으로써, 예를 들어 도 2에 도시하는 다이싱 시트를 갖는 접착 필름(11)에 있어서는, 점착제층(2)의 상기 부분(2b) 상에 부착되는 다이싱 링의 확실한 고정이 가능해진다.
또한, 표면 개질하는 영역은 접착제층(3)과의 접합면에 있어서, Si-Kα선 강도가 0.01 내지 100kcps가 되는 범위 내에서 균일하게 형성하여도 되고, 불균일하게 형성하여도 된다. 또한, 표면 개질된 영역과 그렇지 않은 영역이 띠 형상, 동심원 형상 등으로 혼재해 있어도 된다. 접착제층(3)과의 접합면에서의 전체면을 표면 개질하는 경우에는, 막 두께가 두꺼운 실리콘 수지층이 형성되지 않도록 하는 것이 바람직하다. 그러한 실리콘 수지층이 형성되면, 점착제층(2)의 접착성이 상실되는 경우가 있다.
다음에, 본 실시 형태에 관한 다이싱 시트를 갖는 접착 필름(10)을 구성하는 각 구성 부재에 대하여 상세하게 설명한다.
상기 기재(1)는 다이싱 시트를 갖는 접착 필름(10, 12)의 강도 모체가 되는 것이다. 예를 들어, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프롤렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드 (종이), 유리, 유리 섬유, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다. 또한, 점착제층(2)이 자외선 경화형인 경우, 기재(1)는 자외선 투과성을 갖는 것을 채용하는 것이 바람직하다.
또한, 기재(1)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은, 비연신으로 사용하여도 되고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용하여도 된다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 따르면, 다이싱 후에 그 기재(1)를 열수축시킴으로써 점착제층(2)과 접착제층(3, 3')의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(1)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(1)는, 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라 몇종을 블렌드한 것을 사용할 수 있다. 또한, 기재(1)에는, 대전 방지능을 부여하기 위해, 상기한 기재(1) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30 내지 500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재(1)는 단층 혹은 2종 이상의 복층이어도 된다.
기재(1)의 두께는, 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5 내지 200㎛ 정도이다.
점착제층(2)의 형성에 사용하는 점착제로서는 특별히 제한되지 않고, 예를 들어 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제를 사용할 수 있다. 상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등의 오염을 꺼리는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점으로부터, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는, 아크릴산 에스테르를 주 단량체 성분으로서 사용한 것을 들 수 있다. 상기 아크릴산 에스테르로서는, 예를 들어 (메트)아크릴산 알킬에스테르(예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메트)아크릴산 시클로알킬에스테르(예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체 등을 들 수 있다. 또한, (메트)아크릴산 에스테르란 아크릴산 에스테르 및/또는 메타크릴산 에스테르를 말하며, 본 발명의 (메트)란 모두 마찬가지의 의미이다.
상기 아크릴계 중합체는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라 상기 (메트)아크릴산 알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함하여도 된다. 이러한 단량체 성분으로서, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실) 메틸(메트)아크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은 1종 또는 2종 이상을 사용할 수 있다. 이들 공중합 가능한 단량체의 사용량은, 전체 단량체 성분의 40중량% 이하가 바람직하다.
또한, 상기 아크릴계 중합체는, 가교시키기 위해, 다관능성 단량체 등도 필요에 따라 공중합용 단량체 성분으로서 포함할 수 있다. 이러한 다관능성 단량체로서, 예를 들어 헥산디올 디(메트)아크릴레이트, (폴리)에틸렌글리콜 디(메트)아크릴레이트, (폴리)프로필렌글리콜 디(메트)아크릴레이트, 네오펜틸글리콜 디(메트)아크릴레이트, 펜타에리트리톨 디(메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시 (메트)아크릴레이트, 폴리에스테르 (메트)아크릴레이트, 우레탄 (메트)아크릴레이트 등을 들 수 있다. 이들 다관능성 단량체도 1종 또는 2종 이상을 사용할 수 있다. 다관능성 단량체의 사용량은, 점착 특성 등의 점으로부터 전체 단량체 성분의 30중량% 이하가 바람직하다.
상기 아크릴계 중합체는, 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합에 사용함으로써 얻을 수 있다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로 행할 수도 있다. 청정한 피착체에의 오염 방지 등의 점으로부터, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이러한 점으로부터, 아크릴계 중합체의 수 평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도이다.
또한, 상기 점착제에는, 베이스 중합체인 아크릴계 중합체 등의 중량 평균 분자량을 높이기 위해, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교해야 할 베이스 중합체와의 밸런스에 의해, 나아가, 점착제로서의 사용 용도에 의해 적절하게 결정된다. 일반적으로는, 상기 베이스 중합체 100중량부에 대하여 5중량부 정도 이하, 나아가 0.1 내지 5중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라 상기 성분 이외에, 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용하여도 된다.
점착제층(2)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있고, 도 2에 도시하는 점착제층(2)의 반도체 웨이퍼 부착 부분에 대응하는 부분(2a)만을 방사선 조사함으로써 다른 부분(2b)과의 점착력의 차를 둘 수 있다.
또한, 도 2에 도시하는 접착제층(3')에 맞추어 방사선 경화형의 점착제층(2)을 경화시킴으로써, 점착력이 현저하게 저하된 상기 부분(2a)을 용이하게 형성할 수 있다. 경화하여, 점착력이 저하된 상기 부분(2a)에 접착제층(3')이 부착되기 때문에, 점착제층(2)의 상기 부분(2a)과 접착제층(3')과의 계면은, 픽업시에 용이하게 박리되는 성질을 갖는다. 한편, 방사선을 조사하지 않은 부분은 충분한 점착력을 갖고 있으며, 상기 부분(2b)을 형성한다.
전술한 바와 같이, 도 1에 도시하는 다이싱 시트를 갖는 접착 필름(10)의 점착제층(2)에 있어서, 미경화의 방사선 경화형 점착제에 의해 형성되어 있는 상기 부분(2b)은 접착제층(3)과 점착하여, 다이싱할 때의 유지력을 확보할 수 있다. 이와 같이 방사선 경화형 점착제는, 반도체 칩(반도체 칩 등)을 기판 등의 접착체에 고착하기 위한 접착제층(3)을, 접착ㆍ박리의 밸런스 좋게 지지할 수 있다. 도 2에 도시하는 다이싱 시트를 갖는 접착 필름(11)의 점착제층(2)에 있어서는, 상기 부분(2b)이 웨이퍼 링을 고정할 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예를 들어 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 단량체 성분으로서는, 예를 들어 우레탄 올리고머, 우레탄 (메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 테트라메틸올메탄 테트라(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 디펜타에리트리톨 모노히드록시 펜타(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 여러가지의 올리고머를 들 수 있고, 그 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 방사선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하시킬 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 5 내지 500중량부, 바람직하게는 40 내지 150중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화형 점착제 외에, 베이스 중합체로서, 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 사용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 중을 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는, 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이러한 베이스 중합체로서는, 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로서는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계가 용이하다. 예를 들어, 미리, 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이성으로부터, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 조합이면, 관능기는 아크릴계 중합체와 상기 화합물의 어느 측에 있어도 되지만, 상기의 바람직한 조합에서는, 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들어 메타크릴로일 이소시아네이트, 2-메타크릴로일옥시에틸 이소시아네이트, m-이소프로페닐-α,α-디메틸벤질 이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는, 상기 예시의 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜 모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 방사선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히, 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 30중량부의 범위 내이며, 바람직하게는 0 내지 10중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합 개시제를 함유시키는 것이 바람직하다. 광중합 개시제로서는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐 클로라이드 등의 방향족 술포닐 클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광 활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화 케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 0.05 내지 20중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 예를 들어 일본 특허 공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 방사선 경화형의 점착제층(2) 중에는, 필요에 따라, 방사선 조사에 의해 착색하는 화합물을 함유시킬 수도 있다. 방사선 조사에 의해, 착색하는 화합물을 점착제층(2)에 포함시킴으로써, 방사선 조사된 부분만을 착색할 수 있다. 즉, 도 1에 도시하는 반도체 웨이퍼 부착 부분(3a)에 대응하는 부분(2a)을 착색할 수 있다. 따라서, 점착제층(2)에 방사선이 조사되었는지의 여부를 육안에 의해 즉시 판명할 수 있고, 반도체 웨이퍼 부착 부분(3a)을 인식하기 쉬워, 반도체 웨이퍼의 접합이 용이하다. 또한, 광 센서 등에 의해 반도체 소자를 검출할 때에 그 검출 정밀도가 높아져, 반도체 소자의 픽업시에 오동작이 발생하는 일이 없다.
방사선 조사에 의해 착색하는 화합물은, 방사선 조사 전에는 무색 또는 담색이지만, 방사선 조사에 의해 유색이 되는 화합물이다. 이러한 화합물의 바람직한 구체예로서는 류코 염료를 들 수 있다. 류코 염료로서는, 관용의 트리페닐메탄계, 플루오란계, 페노티아진계, 아우라민계, 스피로피란계의 것이 바람직하게 사용된다. 구체적으로는 3-[N-(p-톨릴아미노)]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-메틸아미노]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-에틸아미노]-7-아닐리노플루오란, 3-디에틸아미노-6-메틸-7-아닐리노플루오란, 크리스탈 바이올렛 락톤, 4,4',4''-트리스디메틸아미노 트리페닐메탄올, 4,4',4''-트리스디메틸아미노 트리페닐메탄 등을 들 수 있다.
이들 류코 염료와 함께 바람직하게 사용되는 현색제로서는, 종래부터 사용되고 있는 페놀포르말린 수지의 초기 중합체, 방향족 카르복실산 유도체, 활성 백토 등의 전자 수용체를 들 수 있고, 또한 색조를 변화시키는 경우에는 여러가지의 발색제를 조합하여 사용할 수도 있다.
이러한 방사선 조사에 의해 착색하는 화합물은, 일단 유기 용매 등에 용해된 후에 방사선 경화형 접착제 중에 포함시켜도 되고, 또한 미분말 형상으로 하여 당해 점착제 중에 포함시켜도 된다. 이 화합물의 사용 비율은, 점착제층(2) 중에 10중량% 이하, 바람직하게는 0.01 내지 10중량%, 더욱 바람직하게는 0.5 내지 5중량%인 것이 바람직하다. 상기 화합물의 비율이 10중량%를 초과하면, 점착제층(2)에 조사되는 방사선이 이 화합물에 지나치게 흡수되어 버리기 때문에, 점착제층(2)의 상기 부분(2a)의 경화가 불충분해져, 충분히 점착력이 저하하지 않는 경우가 있다. 한편, 충분히 착색시키기 위해서는, 상기 화합물의 비율을 0.01중량% 이상으로 하는 것이 바람직하다.
점착제층(2)을 방사선 경화형 점착제에 의해 형성하는 경우에는, 점착제층(2)에서의 상기 부분(2a)의 점착력 ＜ 그 밖의 부분(2b)의 점착력이 되도록 점착제층(2)의 일부를 방사선 조사하여도 된다.
상기 점착제층(2)에 상기 부분(2a)을 형성하는 방법으로서는, 기재(11)에 방사선 경화형의 점착제층(2)을 형성한 후, 상기 부분(2a)에 부분적으로 방사선을 조사하여 경화시키는 방법을 들 수 있다. 부분적인 방사선 조사는, 반도체 웨이퍼 부착 부분(3a) 이외의 부분(3b) 등에 대응하는 패턴을 형성한 포토마스크를 통하여 행할 수 있다. 또한, 스폿적으로 자외선을 조사하여 경화시키는 방법 등을 들 수 있다. 방사선 경화형의 점착제층(2)의 형성은, 세퍼레이터 상에 형성한 것을 기재(11) 상에 전사함으로써 행할 수 있다. 부분적인 방사선 경화는 세퍼레이터 상에 형성한 방사선 경화형의 점착제층(2)에 행할 수도 있다.
또한, 점착제층(2)을 방사선 경화형 점착제에 의해 형성하는 경우에는, 기재(11)의 적어도 편면의, 반도체 웨이퍼 부착 부분(3a)에 대응하는 부분 이외의 부분의 전부 또는 일부가 차광된 것을 사용하고, 여기에 방사선 경화형의 점착제층(2)을 형성한 후에 방사선 조사하여, 반도체 웨이퍼 부착 부분(3a)에 대응하는 부분을 경화시켜, 점착력을 저하시킨 상기 부분(2a)을 형성할 수 있다. 차광 재료로서는, 지지 필름 상에서 포토마스크가 될 수 있는 것을 인쇄나 증착 등으로 작성할 수 있다. 이러한 제조 방법에 따르면, 효율적으로 본 발명의 다이싱 시트를 갖는 접착 필름(10)을 제조 가능하다.
또한, 방사선 조사시에, 산소에 의한 경화 저해가 일어나는 경우에는, 방사선 경화형의 점착제층(2)의 표면으로부터 어떠한 방법으로 산소(공기)를 차단하는 것이 바람직하다. 예를 들어, 상기 점착제층(2)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 방사선의 조사를 행하는 방법 등을 들 수 있다.
점착제층(2)의 두께는, 특별히 한정되지 않지만, 칩 절단면의 절결 방지나 접착층의 고정 유지의 양립성 등의 관점에서 1 내지 50㎛ 정도인 것이 바람직하다. 바람직하게는 2 내지 30㎛, 더욱 바람직하게는 5 내지 25㎛이다.
상기 접착제층(3, 3')은 접착 기능을 갖는 층이며, 그 구성 재료로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다. 또한, 열가소성 수지나 열경화성 수지 단독으로도 사용 가능하다.
접착제층(3, 3')의 적층 구조는 특별히 한정되지 않고, 예를 들어 단층만으로 이루어지는 것이나, 코어 재료의 편면 또는 양면에 접착제층을 형성한 다층 구조의 것 등을 들 수 있다. 상기 코어 재료로서는, 필름(예를 들어, 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유에 의해 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
상기 열가소성 수지로서는, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니며, 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 혹은 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르 중 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기, 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는, 특별히 한정되는 것이 아니며, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복실펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필 (메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다.
상기 열경화성 수지로서는, 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는, 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정은 없으며, 예를 들어 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀 노볼락형, 오르토 크레졸 노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 사용된다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀 노볼락 수지, 페놀 아르알킬 수지, 크레졸 노볼락 수지, tert-부틸 페놀 노볼락 수지, 노닐 페놀 노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀 노볼락 수지, 페놀 아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화하기 쉬워지기 때문이다.
또한, 본 발명에 있어서는, 에폭시 수지, 페놀 수지 및 아크릴 수지를 사용한 접착제층이 특히 바람직하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 아크릴 수지 성분 100중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10 내지 200중량부이다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지의 열경화 촉진 촉매 중에서 적절히 선택하여 사용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 열경화 촉진 촉매로서는, 예를 들어 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 사용할 수 있다.
본 발명에서는, 접착제층(3, 3')에는, 필요에 따라 착색하여도 된다. 접착제층(3, 3')에 있어서, 착색에 의해 나타나는 색으로서는 특별히 제한되지 않지만, 예를 들어 흑색, 청색, 적색, 녹색 등이 바람직하다. 접착 필름은, 다이 본드 필름으로서 사용하는 경우에는, 통상, 착색되어 있지 않지만(착색되어도 되지만), 플립 칩형 반도체 이면용 필름으로서 사용하는 경우, 통상, 착색되어 있다. 착색시에는 안료, 염료 등의 공지된 착색제 중에서 적절히 선택하여 사용할 수 있다.
본 발명의 접착제층(3, 3')을 미리 어느 정도 가교시켜 두는 경우에는, 제작시에, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시켜 두는 것이 좋다. 이에 의해, 고온하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는, 특히, 톨릴렌 디이소시아네이트, 디페닐메탄 디이소시아네이트, p-페닐렌 디이소시아네이트, 1,5-나프탈렌 디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기한 중합체 100중량부에 대하여, 통상 0.05 내지 7중량부로 하는 것이 바람직하다. 가교제의 양이 7중량부보다 많으면, 접착력이 저하하기 때문에 바람직하지 않다. 한편, 0.05중량부보다 적으면, 응집력이 부족하기 때문에 바람직하지 않다. 또한, 이러한 폴리이소시아네이트 화합물과 함께, 필요에 따라 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시키도록 하여도 된다.
또한, 접착제층(3, 3')에는 무기 충전제를 적절히 배합할 수 있다. 무기 충전제의 배합은, 접착제층(3, 3')의 표면에 요철을 부여한다. 또한, 도전성의 부여나 열전도성의 향상, 저장 탄성률의 조절 등도 가능하게 한다.
상기 무기 충전제로서는, 예를 들어 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등으로 이루어지는 다양한 무기 분말을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 그 중에서도 실리카, 특히 용융 실리카가 적절하게 사용된다.
무기 충전제의 평균 입경은, 0.1 내지 5㎛의 범위 내인 것이 바람직하고, 0.2 내지 3㎛의 범위 내인 것이 보다 바람직하다. 무기 충전제의 평균 입경이 0.1㎛ 미만이면, 상기 접착제층의 Ra를 0.15㎛ 이상으로 하는 것이 곤란해진다. 한편, 상기 평균 입경이 5㎛를 초과하면, Ra를 1㎛ 미만으로 하는 것이 곤란해진다. 또한, 본 발명에 있어서는, 평균 입경이 서로 다른 무기 충전제끼리를 조합하여 사용하여도 된다. 또한, 평균 입경은, 예를 들어 광도식의 입도 분포계(호리바(HORIBA) 제조, 장치명; LA-910)에 의해 구한 값이다.
상기 무기 충전제의 배합량은, 유기 수지 성분 100중량부에 대하여 20 내지 80중량부로 설정하는 것이 바람직하다. 특히 바람직하게는 20 내지 70중량부이다. 무기 충전제의 배합량이 20중량부 미만이면, 내열성이 저하하기 때문에, 장시간 고온의 열 이력에 노출되면 접착제층(3, 3')이 경화하여, 유동성이나 매립성이 저하하는 경우가 있다. 또한, 80중량부를 초과하면, 접착제층(3, 3')의 저장 탄성률이 커진다. 이로 인해, 경화된 접착제가 응력 완화하기 어려워져, 밀봉 공정에 있어서 요철에 대한 매립성이 저하하는 경우가 있다.
또한, 접착제층(3, 3')에는, 상기 무기 충전제 외에, 필요에 따라 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로서는, 예를 들어 3산화안티몬, 5산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸 트리메톡시실란, γ-글리시독시프로필 트리메톡시실란, γ-글리시독시프로필메틸 디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 이온 트랩제로서는, 예를 들어 히드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
접착제층(3, 3')의 두께(적층체의 경우에는, 총 두께)는 특별히 한정되지 않지만, 예를 들어 5 내지 100㎛ 정도, 바람직하게는 5 내지 50㎛ 정도이다.
상기 다이싱 시트를 갖는 접착 필름(10, 12)의 접착제층(3, 3')은, 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용적으로 이용될 때까지 접착제층(3, 3')을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 세퍼레이터는, 점착제층(2)에 접착제층(3, 3')을 전사할 때의 기재(1)로서 사용할 수 있다. 세퍼레이터는 다이싱 시트를 갖는 접착 필름의 접착제층(3, 3' ) 상에 반도체 웨이퍼를 부착할 때에 박리된다. 세퍼레이터로서는 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
(다이싱 시트를 갖는 접착 필름의 제조 방법)
본 실시 형태에 관한 다이싱 시트를 갖는 접착 필름의 제조 방법은, 기재(1) 상에 점착제층(2)을 형성하는 공정과, 점착제층(2)의 표면을 표면 개질하는 공정과, 표면 개질 후의 점착제층(2) 상에 접착제층(3)을 형성하는 공정을 갖는다.
상기 기재(1)의 막 제조 방법으로서는, 예를 들어 캘린더 막 제조법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
다음에, 점착제층(2)은, 기재(1) 상에 점착제 조성물 용액을 도포 시공한 후, 소정 조건하에서 건조시키는(필요에 따라 가열 가교시키는) 것에 의해 형성할 수 있다. 도포 시공 방법으로서는 특별히 한정되지 않으며, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 도포 시공시의 도포 시공 두께로서는, 도포층을 건조하여 최종적으로 얻어지는 점착제층(2)의 두께가 1 내지 50㎛의 범위 내가 되도록 적절히 설정하면 된다. 또한, 점착재 조성물 용액의 점도로서는 특별히 한정되지 않으며, 100 내지 5000mPaㆍs가 바람직하고, 200 내지 3000mPaㆍs가 보다 바람직하다.
상기 도포층의 건조 방법으로서는 특별히 한정되지 않으며, 예를 들어 표면이 평활한 점착제층을 형성하는 경우에는, 건조풍을 사용하지 않고 건조시키는 것이 바람직하다. 건조 시간은 점착재 조성물 용액의 도포 시공량에 따라 적절히 설정되며, 통상은 0.5 내지 5분, 바람직하게는 2 내지 4분의 범위 내이다. 건조 온도는 특별히 한정되지 않으며, 통상은 80 내지 150℃이고, 바람직하게는 80 내지 130℃이다.
또한, 점착제층(2)의 형성은, 세퍼레이터 상에 점착제 조성물을 도포 시공하여 그 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜 점착제층(2)을 형성하여도 된다. 그 후, 기재 상에 점착제층(2)을 전사한다.
다음에, 점착제층(2)의 표면의 표면 개질을 행한다. 이 공정에서는, 접착제층(3)과의 접합을 예정하는 면에 대하여, 적어도 표면 개질이 행하여진다. 표면 개질의 방법으로서는 특별히 한정되지 않지만, 예를 들어 적어도 실리콘 수지를 포함하는 용액을 안개 상태로 스프레이하는 등의 방법, 다른 필름 상에 실리콘 수지를 도포한 것을 전사시켜 행하는 방법, 또는 점착제층 표면에 실리콘 디스퍼젼을 도포ㆍ건조시켜 행하는 방법이 바람직하다. 실리콘 수지를 포함하는 용액을 안개 상태로 스프레이하는 경우의 살포량은 표면 개질을 행하는 영역의 면적에 따라 적절히 설정될 수 있다. 단, 스프레이의 속도, 그 높이, 토출량 등을 조정함으로써, 스프레이 등이 이루어진 영역이 Si-Kα선 강도로 0.01 내지 100kcps의 범위 내가 되도록 표면 개질을 행하는 것이 바람직하다.
상기 접착제층(3)을 형성하는 공정으로서는, 예를 들어 이형 필름 상에 접착제 조성물 용액을 도포 시공하여 도포층을 형성하는 공정을 행하고, 그 후, 상기 도포층을 건조시키는 공정을 행하는 방법을 들 수 있다.
상기 접착제 조성물 용액의 도포 시공 방법으로서는 특별히 한정되지 않으며, 예를 들어 콤마 코팅법, 파운틴법, 그라비아법 등을 이용하여 도포 시공하는 방법을 들 수 있다. 도포 시공 두께로서는, 도포층을 건조하여 최종적으로 얻어지는 접착제층의 두께가 5 내지 100㎛의 범위 내가 되도록 적절히 설정하면 된다. 또한, 접착제 조성물 용액의 점도로서는 특별히 한정되지 않으며, 400 내지 2500mPaㆍs가 바람직하고, 800 내지 2000mPaㆍs가 보다 바람직하다.
상기 이형 필름으로서는 특별히 한정되지 않으며, 예를 들어 이형 필름의 기재에서의 접착제층과의 접합면에, 실리콘층 등의 이형 코팅층이 형성된 것을 들 수 있다. 또한, 이형 필름의 기재로서는, 예를 들어 글라신지와 같은 종이재나, 폴리에틸렌, 폴리프로필렌, 폴리에스테르 등으로 이루어지는 수지 필름을 들 수 있다.
상기 도포층의 건조는, 도포층에 건조풍을 분사함으로써 행한다. 당해 건조풍의 분사는, 예를 들어 그 분사 방향을 이형 필름의 반송 방향과 평행해지도록 행하는 방법이나, 도포층의 표면에 수직이 되도록 행하는 방법을 들 수 있다. 건조풍의 풍량은 특별히 한정되지 않으며, 통상은 5 내지 20m/분, 바람직하게는 5 내지 15m/분이다. 건조풍의 풍량을 5m/분 이상으로 함으로써, 도포층의 건조가 불충분해지는 것을 방지할 수 있다. 한편, 건조풍의 풍량을 20m/분 이하로 함으로써, 도포층의 표면 근방에서의 유기 용제의 농도를 균일하게 하므로, 그 증발을 균일하게 할 수 있다. 그 결과, 표면 상태가 면 내에서 균일한 접착제층의 형성이 가능해진다.
건조 시간은 접착제 조성물 용액의 도포 시공 두께에 따라 적절히 설정되며, 통상은 1 내지 5분, 바람직하게는 2 내지 4분의 범위 내이다. 건조 시간이 1분 미만이면, 경화 반응이 충분히 진행되지 않아, 미반응의 경화 성분이나 잔존하는 용매량이 많고, 이에 의해, 후공정에서 아웃 가스나 보이드의 문제가 발생하는 경우가 있다. 한편, 5분을 초과하면, 경화 반응이 지나치게 진행되는 결과, 유동성이나 피착체에 대한 매립성이 저하하는 경우가 있다.
건조 온도는 특별히 한정되지 않으며, 통상은 70 내지 160℃의 범위 내에서 설정된다. 단, 본 발명에 있어서는, 건조 시간의 경과와 함께, 건조 온도를 단계적으로 상승시켜 행하는 것이 바람직하다. 구체적으로는, 예를 들어 건조 초기(건조 직후로부터 1분 이하)에서는 70℃ 내지 100℃의 범위 내에서 설정되고, 건조 후기(1분 초과 5분 이하)에서는 100 내지 160℃의 범위 내에서 설정된다. 이에 의해, 도포 시공 직후에 건조 온도를 급격하게 상승시킨 경우에 발생하는 도포층 표면의 핀 홀의 발생을 방지할 수 있다. 그 결과, 표면이 요철 형상이고, 또한 산술 평균 거칠기 Ra가 0.015 내지 1㎛인 접착제층(3)을 형성할 수 있다.
계속해서, 점착제층(2) 상에 접착제층(3)의 전사를 행한다. 당해 전사는 압착에 의해 행하여진다. 접합 온도는 30 내지 50℃이며, 바람직하게는 35 내지 45℃이다. 또한, 접합 압력은 0.1 내지 0.6MPa이며, 바람직하게는 0.2 내지 0.5MPa이다.
상기 이형 필름은, 점착제층(2) 상에 접착제층(3)을 접합한 후에 박리하여도 되고, 혹은 그대로 다이싱 시트를 갖는 접착 필름의 보호 필름으로서 사용하고, 반도체 웨이퍼 등과의 접합시에 박리하여도 된다. 이에 의해, 본 실시 형태에 관한 다이싱 시트를 갖는 접착 필름을 제조할 수 있다.
(반도체 장치의 제조 방법)
본 발명의 다이싱 시트를 갖는 접착 필름(10, 12)은, 접착제층(3, 3') 상에 임의로 설치된 세퍼레이터를 적절하게 박리하여, 다음과 같이 사용된다. 이하에서는, 도 3을 참조하면서 다이싱 시트를 갖는 접착 필름(10)을 사용한 경우를 예로서 설명한다.
우선, 다이싱 시트를 갖는 접착 필름(10)에서의 접착제층(3)의 반도체 웨이퍼 부착 부분(3a) 상에 반도체 웨이퍼(4)를 압착하고, 이것을 접착 유지시켜 고정한다(부착 공정). 본 공정은 압착 롤 등의 가압 수단에 의해 가압하면서 행한다. 마운트시의 부착 온도는 특별히 한정되지 않으며, 예를 들어 20 내지 80℃의 범위 내인 것이 바람직하다.
다음에, 반도체 웨이퍼(4)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하여 개별 조각화하고, 반도체 칩(5)을 제조한다. 다이싱은, 예를 들어 반도체 웨이퍼(4)의 회로면측으로부터 통상의 방법에 따라 행하여진다. 또한, 본 공정에서는, 예를 들어 다이싱 시트를 갖는 접착 필름(10)까지 절입을 행하는 풀 커트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않으며, 종래 공지의 것을 사용할 수 있다. 또한, 반도체 웨이퍼는, 다이싱 시트를 갖는 접착 필름(10)에 의해 접착 고정되어 있으므로, 칩 절결이나 칩 비산을 억제할 수 있음과 함께, 반도체 웨이퍼(4)의 파손도 억제할 수 있다.
다이싱 시트를 갖는 접착 필름(10)에 접착 고정된 반도체 칩을 박리하기 위해, 반도체 칩(5)의 픽업을 행한다. 픽업 방법으로서는 특별히 한정되지 않으며, 예를 들어 개개의 반도체 칩(5)을 다이싱 시트를 갖는 접착 필름(10)측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
여기서 픽업은, 점착제층(2)은 자외선 경화형이기 때문에, 상기 점착제층(2)에 자외선을 조사한 후에 행한다. 이에 의해, 점착제층(2)의 접착제층(3)에 대한 점착력이 저하하여, 반도체 칩(5)의 박리가 용이해진다. 그 결과, 반도체 칩(5)을 손상시키지 않고 픽업이 가능해진다. 자외선 조사시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않으며, 적절히 필요에 따라 설정하면 된다. 또한, 자외선 조사에 사용하는 광원으로서는, 전술한 것을 사용할 수 있다.
다음에, 도 3에 도시한 바와 같이, 다이싱에 의해 형성된 반도체 칩(5)을, 접착제층(12)을 개재하여 피착체(6)에 다이 본드한다. 다이 본드는 압착에 의해 행하여진다. 다이 본드의 조건으로서는 특별히 한정되지 않으며, 적절히 필요에 따라 설정할 수 있다. 구체적으로는, 예를 들어 다이 본드 온도 80 내지 160℃, 본딩 압력 5N 내지 15N, 본딩 시간 1 내지 10초의 범위 내에서 행할 수 있다.
상기 기판으로서는, 종래 공지의 것을 사용할 수 있다. 또한, 상기 리드 프레임으로서는, Cu 리드 프레임, 42 Alloy 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등으로 이루어지는 유기 기판을 사용할 수 있다. 그러나, 본 발명은 이것에 한정되는 것이 아니며, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
계속해서, 접착제층(12)을 가열 처리함으로써 이것을 열경화시켜, 반도체 칩(5)과 피착체(6)를 접착시킨다. 가열 처리 조건으로서는, 온도 80 내지 180℃의 범위 내이며, 또한 가열 시간 0.1 내지 24시간, 바람직하게는 0.1 내지 4시간, 보다 바람직하게는 0.1 내지 1시간의 범위 내인 것이 바람직하다.
다음에, 피착체(6)의 단자부(이너 리드)의 선단과 반도체 칩(5) 상의 전극 패드(도시하지 않음)를 본딩 와이어(7)에 의해 전기적으로 접속하는 와이어 본딩 공정을 행한다. 상기 본딩 와이어(7)로서는, 예를 들어 금선, 알루미늄선 또는 동선 등이 사용된다. 와이어 본딩을 행할 때의 온도는, 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행하여진다. 또한, 그 가열 시간은 몇초 내지 몇분간 행하여진다. 결선은, 상기 온도 범위 내가 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행하여진다.
여기서, 열경화 후의 접착제층(12)은, 175℃에 있어서 0.01MPa 이상의 전단 접착력을 갖고 있는 것이 바람직하며, 0.01 내지 5MPa이 보다 바람직하다. 열경화 후의 175℃에서의 전단 접착력을 0.01MPa 이상으로 함으로써, 와이어 본딩 공정시의 초음파 진동이나 가열에 기인하여, 접착제층(12)과 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형이 발생하는 것을 방지할 수 있다. 즉, 와이어 본딩시의 초음파 진동에 의해 반도체 소자가 움직이는 일이 없으며, 이에 의해 와이어 본딩의 성공률이 저하하는 것을 방지한다.
또한, 와이어 본딩 공정은, 가열 처리에 의해 접착제층(3)을 열경화시키지 않고 행하여도 된다. 이 경우, 접착제층(12)의 25℃에서의 전단 접착력은, 피착체(6)에 대하여 0.2MPa 이상인 것이 바람직하고, 0.2 내지 10MPa인 것이 보다 바람직하다. 상기 전단 접착력을 0.2MPa 이상으로 함으로써, 접착제층(12)을 열경화시키지 않고 와이어 본딩 공정을 행하여도, 당해 공정에서의 초음파 진동이나 가열에 의해, 접착제층(12)과 반도체 칩(5) 또는 접착체(6)와의 접착면에서 전단 변형을 발생시키는 일이 없다. 즉, 와이어 본딩시의 초음파 진동에 의해 반도체 소자가 움직이는 일이 없고, 이에 의해 와이어 본딩의 성공률이 저하하는 것을 방지한다.
또한, 미경화의 접착제층(12)은, 와이어 본딩 공정을 행하여도 완전히 열경화하는 일은 없다. 또한, 접착제층(12)의 전단 접착력은, 80 내지 250℃의 온도 범위 내라도 0.2MPa 이상인 것이 필요하다. 당해 온도 범위 내에서 전단 접착력이 0.2MPa 미만이면, 와이어 본딩시의 초음파 진동에 의해 반도체 소자가 움직여, 와이어 본딩을 행할 수 없고, 수율이 저하하기 때문이다.
계속해서, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉하는 밀봉 공정을 행한다. 본 공정은, 피착체(6)에 탑재된 반도체 칩(5)이나 본딩 와이어(7)를 보호하기 위해 행하여진다. 본 공정은, 밀봉용의 수지를 금형에서 성형함으로써 행한다. 밀봉 수지(8)로서는, 예를 들어 에폭시계의 수지를 사용한다. 수지 밀봉시의 가열 온도는, 통상 175℃에서 60 내지 90초간 행하여지는데, 본 발명은 이것에 한정되지 않고, 예를 들어 165 내지 185℃에서 몇분간 경화할 수 있다. 이에 의해, 밀봉 수지를 경화시킴과 함께, 접착제층(12)이 열경화되어 있지 않은 경우에는 당해 접착제층(12)도 열경화시킨다. 즉, 본 발명에 있어서는, 후술하는 후경화 공정이 행하여지지 않는 경우에 있어서도, 본 공정에 있어서 접착제층(12)을 열경화시켜 접착시키는 것이 가능하여, 제조 공정수의 감소 및 반도체 장치의 제조 기간의 단축에 기여할 수 있다.
상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지(8)를 완전히 경화시킨다. 밀봉 공정에 있어서 접착제층(12)이 열경화되지 않는 경우에도, 본 공정에 있어서 밀봉 수지(8)의 경화와 함께 접착제층(12)을 열경화시켜 접착 고정이 가능하게 된다. 본 공정에서의 가열 온도는, 밀봉 수지의 종류에 따라 상이하지만, 예를 들어 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다.
또한, 본 발명의 다이싱 시트를 갖는 접착 필름은, 도 4에 도시한 바와 같이, 복수의 반도체 칩을 적층하여 3차원 실장을 행하는 경우에도 적절하게 사용할 수 있다. 도 4는 접착제층을 개재하여 반도체 칩을 3차원 실장한 예를 도시하는 단면 모식도이다. 도 4에 도시하는 3차원 실장의 경우, 우선 반도체 칩과 동일 크기가 되도록 잘라낸 적어도 하나의 접착제층(12)을 피착체(6) 상에 부착한 후, 접착제층(12)을 개재하여 반도체 칩(5)을, 그 와이어 본드면이 상측으로 되도록 하여 다이 본드한다. 다음에, 접착제층(13)을 반도체 칩(5)의 전극 패드 부분을 피하여 부착한다. 또한, 다른 반도체 칩(15)을 접착제층(13) 상에, 그 와이어 본드면이 상측으로 되도록 하여 다이 본드한다. 그 후, 접착제층(12, 13)을 가열함으로써 열경화시켜 접착 고정하고, 내열 강도를 향상시킨다. 가열 조건으로서는, 전술한 바와 마찬가지로 온도 80 내지 200℃의 범위 내이며, 또한 가열 시간 0.1 내지 24시간의 범위 내인 것이 바람직하다.
또한, 본 발명에 있어서는, 접착제층(12, 13)을 열경화시키지 않고, 간단히 다이 본드시켜도 된다. 그 후, 가열 공정을 거치지 않고 와이어 본딩을 행하고, 또한 반도체 칩을 밀봉 수지로 밀봉하여, 당해 밀봉 수지를 후경화할 수도 있다.
다음에, 와이어 본딩 공정을 행한다. 이에 의해, 반도체 칩(5) 및 다른 반도체 칩(15)에서의 각각의 전극 패드와, 피착체(6)를 본딩 와이어(7)에 의해 전기적으로 접속한다. 또한, 본 공정은, 접착제층(12, 13)의 가열 공정을 거치지 않고 실시된다.
계속해서, 밀봉 수지(8)에 의해 반도체 칩(5) 등을 밀봉하는 밀봉 공정을 행하고, 밀봉 수지를 경화시킨다. 그와 함께, 열경화가 행하여지지 않은 경우에는, 접착제층(12)의 열경화에 의해 피착체(6)와 반도체 칩(5) 사이를 접착 고정한다. 또한, 접착제층(13)의 열경화에 의해, 반도체 칩(5)과 다른 반도체 칩(15) 사이도 접착 고정시킨다. 또한, 밀봉 공정 후, 후경화 공정을 행하여도 된다.
반도체 칩의 3차원 실장의 경우에 있어서도, 접착제층(12, 13)의 가열에 의한 가열 처리를 행하지 않으므로, 제조 공정의 간소화 및 수율의 향상이 도모된다. 또한, 피착체(6)에 휨이 발생하거나, 반도체 칩(5) 및 다른 반도체 칩(15)에 균열이 발생하는 일도 없으므로, 반도체 소자의 한층 더한 박형화가 가능해진다.
또한, 도 5에 도시한 바와 같이, 반도체 칩간에 접착 필름을 개재하여 스페이서를 적층시킨 3차원 실장으로 하여도 된다. 도 5는 2개의 반도체 칩을 스페이서를 개재하여 접착제층에 의해 3차원 실장한 예를 도시하는 단면 모식도이다.
도 5에 도시하는 3차원 실장의 경우, 우선 피착체(6) 상에 접착제층(3), 반도체 칩(5) 및 접착제층(21)을 순차적으로 적층하여 다이 본드한다. 또한, 접착제층(21) 상에 스페이서(9), 접착제층(21), 접착제층(12) 및 반도체 칩(5)을 순차적으로 적층하여 다이 본드한다. 그 후, 접착제층(12, 21)을 가열함으로써 열경화시켜 접착 고정하고, 내열 강도를 향상시킨다. 가열 조건으로서는, 전술한 바와 마찬가지로 온도 80 내지 200℃의 범위 내이며, 또한 가열 시간 0.1 내지 24시간의 범위 내인 것이 바람직하다.
또한, 본 발명에 있어서는, 접착제층(12, 21)을 열경화시키지 않고, 간단히 다이 본드시켜도 된다. 그 후, 가열 공정을 거치지 않고 와이어 본딩을 행하고, 또한 반도체 칩을 밀봉 수지로 밀봉하여, 당해 밀봉 수지를 후경화할 수도 있다.
다음에, 도 5에 도시한 바와 같이, 와이어 본딩 공정을 행한다. 이에 의해, 반도체 칩(5)에서의 전극 패드와 피착체(6)를 본딩 와이어(7)에 의해 전기적으로 접속한다. 또한, 본 공정은 접착제층(12, 21)의 가열 공정을 거치지 않고 실시된다.
계속해서, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉하는 밀봉 공정을 행하고, 밀봉 수지(8)를 경화시킴과 함께, 접착제층(12, 21)이 미경화인 경우에는, 이들을 열경화시킴으로써, 피착체(6)와 반도체 칩(5) 사이 및 반도체 칩(5)과 스페이서(9) 사이를 접착 고정시킨다. 이에 의해, 반도체 패키지가 얻어진다. 밀봉 공정은, 반도체 칩(5)측만을 편면 밀봉하는 일괄 밀봉법이 바람직하다. 밀봉은 점착 시트 상에 부착된 반도체 칩(5)을 보호하기 위해 행하여지며, 그 방법으로서는 밀봉 수지(8)를 사용하여 금형 중에서 성형되는 것이 대표적이다. 그 때, 복수의 캐비티를 갖는 상부 금형과 하부 금형으로 이루어지는 금형을 사용하여, 동시에 밀봉 공정을 행하는 것이 일반적이다. 수지 밀봉시의 가열 온도는, 예를 들어 170 내지 180℃의 범위 내인 것이 바람직하다. 밀봉 공정 후에, 후경화 공정을 행하여도 된다.
또한, 상기 스페이서(9)로서는, 특별히 한정되는 것이 아니며, 예를 들어 실리콘 칩, 폴리이미드 필름 등을 사용할 수 있다. 또한, 상기 스페이서로서 코어 재료를 사용할 수 있다. 코어 재료로서는 특별히 한정되는 것이 아니며, 종래 공지의 것을 사용할 수 있다. 구체적으로는, 필름(예를 들어, 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유에 의해 강화된 수지 기판, 미러 실리콘 웨이퍼, 실리콘 기판 또는 유리 피착체를 사용할 수 있다.
(다른 반도체 장치의 제조 방법)
다음에, 본 발명의 다른 형태에 관한 반도체 장치의 제조 방법에 대하여, 이하에 설명한다.
상기 다른 반도체 장치의 제조 방법은, 상기 다이싱 시트를 갖는 접착 필름을 사용하여 플립 칩 실장의 반도체 장치를 제조할 수 있다. 구체적으로는, 상기 다이싱 시트를 갖는 접착 필름 상에 반도체 웨이퍼를 부착하는 공정과, 상기 반도체 웨이퍼를 다이싱하는 공정과, 다이싱에 의해 얻어진 반도체 소자를 픽업하는 공정과, 상기 반도체 소자를 피착체 상에 플립 칩 접속하는 공정을 적어도 구비한다.
[마운트 공정]
우선, 다이싱 시트를 갖는 접착 필름의 접착 필름 상에 임의로 설치된 세퍼레이터를 적절하게 박리하고, 당해 접착 필름 상에 반도체 웨이퍼를 부착하여, 이것을 접착 유지시켜 고정한다(마운트 공정). 이 때 상기 접착 필름은 미경화 상태(반경화 상태를 포함함)에 있다. 또한, 다이싱 시트를 갖는 접착 필름은, 반도체 웨이퍼의 이면에 부착된다. 반도체 웨이퍼의 이면이란, 회로면과는 반대측의 면(비회로면, 비전극 형성면 등이라고도 칭해짐)을 의미한다. 접착 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상, 압착 롤 등의 가압 수단에 의해 가압하면서 행하여진다.
[다이싱 공정]
다음에, 반도체 웨이퍼의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼를 소정의 크기로 절단하여 개별 조각화(소편화)하고, 반도체 칩을 제조한다. 다이싱은, 예를 들어 반도체 웨이퍼의 회로면측으로부터 통상의 방법에 따라 행하여진다. 또한, 본 공정에서는, 예를 들어 다이싱 시트를 갖는 접착 필름까지 절입을 행하는 풀 커트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않으며, 종래 공지의 것을 사용할 수 있다. 또한, 반도체 웨이퍼는, 접착 필름을 갖는 다이싱 시트를 갖는 접착 필름에 보다 우수한 밀착성으로 접착 고정되어 있으므로, 칩 절결이나 칩 비산을 억제할 수 있음과 함께, 반도체 웨이퍼의 파손도 억제할 수 있다. 또한, 접착 필름이 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되어도, 그 절단면에 있어서 접착 필름의 접착제층의 풀 비어져나옴이 발생하는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리 재부착(블로킹)하는 것을 억제 또는 방지할 수 있고, 후술하는 픽업을 한층 양호하게 행할 수 있다.
또한, 다이싱 시트를 갖는 접착 필름의 익스팬드를 행하는 경우, 상기 익스팬드는 종래 공지된 익스팬드 장치를 사용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통하여 다이싱 시트를 갖는 접착 필름을 하방으로 밀어 내리는 것이 가능한 도넛 형상의 외측 링과, 외측 링보다도 직경이 작고 다이싱 시트를 갖는 접착 필름을 지지하는 내측 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술하는 픽업 공정에 있어서, 인접하는 반도체 칩끼리 접촉하여 파손되는 것을 방지할 수 있다.
[픽업 공정]
다이싱 시트를 갖는 접착 필름에 접착 고정된 반도체 칩을 회수하기 위해, 반도체 칩의 픽업을 행하여, 반도체 칩을 접착 필름과 함께 다이싱 테이프로부터 박리시킨다. 픽업 방법으로서는 특별히 한정되지 않으며, 종래 공지의 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩을 다이싱 시트를 갖는 접착 필름의 기재측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 또한, 픽업된 반도체 칩은, 그 이면이 접착 필름에 의해 보호되어 있다.
[플립 칩 접속 공정]
픽업한 반도체 칩은, 기판 등의 피착체에, 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩을, 반도체 칩의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등이라고도 칭해짐)이 피착체와 대향하는 형태로, 피착체에 통상의 방법에 따라 고정시킨다. 예를 들어, 반도체 칩의 회로면측에 형성되어 있는 범프를, 피착체의 접속 패드에 피착된 접합용의 도전재(땜납 등)에 접촉시켜 가압하면서 도전재를 용융시킴으로써, 반도체 칩과 피착체의 전기적 도통을 확보하고, 반도체 칩을 피착체에 고정시킬 수 있다(플립 칩 본딩 공정). 이 때, 반도체 칩과 피착체 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30㎛ 내지 300㎛ 정도이다. 또한, 반도체 칩을 피착체 상에 플립 칩 본딩(플립 칩 접속)한 후에는, 반도체 칩과 피접착의 대향면이나 간극을 세정하고, 상기 간극에 밀봉재(밀봉 수지 등)를 충전시켜 밀봉하는 것이 중요하다.
상기 피착체로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 사용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예를 들어 에폭시 기판, 비스말레이미드 트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
플립 칩 본딩 공정에 있어서, 범프나 도전재의 재질로서는, 특별히 한정되지 않으며, 예를 들어 주석-납계 금속재, 주석-은계 금속재, 주석-주석-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
또한, 플립 칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(5)의 회로면측의 범프와, 피착체(6)의 표면의 도전재를 접속시키고 있는데, 이 도전재의 용융시의 온도로서는, 통상, 260℃ 정도(예를 들어, 250℃ 내지 300℃)로 되어 있다. 본 발명의 다이싱 시트를 갖는 접착 필름은, 접착 필름을 에폭시 수지 등에 의해 형성함으로써, 이 플립 칩 본딩 공정에서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다.
본 공정에서는, 반도체 칩과 피착체의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다. 당해 세정에 사용되는 세정액으로서는, 특별히 제한되지 않으며, 예를 들어 유기계의 세정액이나, 수계의 세정액을 들 수 있다. 본 발명의 다이싱 시트를 갖는 접착 필름에서의 접착 필름은, 세정액에 대한 내용제성을 갖고 있으며, 이들 세정액에 대하여 실질적으로 용해성을 갖고 있지 않다. 그로 인해, 전술한 바와 같이, 세정액으로서는 각종 세정액을 사용할 수 있고, 특별한 세정액을 필요로 하지 않으며, 종래의 방법에 의해 세정시킬 수 있다.
다음에, 플립 칩 본딩된 반도체 칩과 피착체 사이의 간극을 밀봉하기 위한 밀봉 공정을 행한다. 밀봉 공정은, 밀봉 수지를 사용하여 행하여진다. 이 때의 밀봉 조건으로서는 특별히 한정되지 않지만, 통상, 175℃에서 60초간 내지 90초간의 가열을 행함으로써, 밀봉 수지의 열경화가 행하여지는데, 본 발명은 이것에 한정되지 않고, 예를 들어 165℃ 내지 185℃에서 몇분간 경화할 수 있다. 당해 공정에서의 열처리에 있어서는, 밀봉 수지뿐만 아니라 접착 필름의 열경화도 동시에 행하여진다. 이에 의해, 밀봉 수지 및 접착 필름의 양쪽이, 열경화의 진행에 수반하여 경화 수축을 한다. 그 결과, 밀봉 수지의 경화 수축에 기인하여 반도체 칩에 가해지는 응력은, 접착 필름이 경화 수축함으로써 상쇄 내지 완화될 수 있다. 또한, 당해 공정에 의해, 접착 필름을 완전히 또는 거의 완전히 열경화시킬 수 있고, 우수한 밀착성으로 반도체 소자의 이면에 부착시킬 수 있다. 또한, 본 발명에 관한 접착 필름은, 미경화 상태라도 당해 밀봉 공정시에, 밀봉재와 함께 열경화시킬 수 있으므로, 접착 필름을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
상기 밀봉 수지로서는, 절연성을 갖는 수지(절연 수지)라면 특별히 제한되지 않으며, 공지의 밀봉 수지 등의 밀봉재로부터 적절히 선택하여 사용할 수 있는데, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예를 들어 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시된 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 된다. 또한, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있으며, 이러한 페놀 수지로서는, 상기에 예시된 페놀 수지 등을 들 수 있다.
상기 다이싱 시트를 갖는 접착 필름이나 접착 필름을 사용하여 제조된 반도체 장치(플립 칩 실장의 반도체 장치)는, 반도체 칩의 이면에 접착 필름이 부착되어 있기 때문에, 각종 마킹을 우수한 시인성으로 실시할 수 있다. 특히, 마킹 방법이 레이저 마킹 방법이라도 우수한 콘트라스트비로 마킹을 실시할 수 있어, 레이저 마킹에 의해 실시된 각종 정보(문자 정보, 도형 정보 등)를 양호하게 시인하는 것이 가능하다. 또한, 레이저 마킹을 행할 때에는, 공지의 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는 기체 레이저, 개체 레이저, 액체 레이저 등의 각종 레이저를 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않고, 공지의 기체 레이저를 이용할 수 있는데, 탄산 가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않고, 공지의 고체 레이저를 이용할 수 있는데, YAG 레이저(Nd:YAG 레이저 등), YVO4 레이저가 적합하다.
<실시예>
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 본 발명의 범위를 그것만으로 한정하는 취지의 것이 아니다. 또한, 부라고 하는 것은 중량부를 의미한다.
(실시예 1)
<점착제층의 형성>
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산 2-에틸헥실(이하, 「2EHA」라고 함) 95부, 아크릴산-2-히드록시에틸(이하, 「HEA」라고 함) 5부 및 톨루엔 65부를 넣고, 질소 기류 중에서 61℃로 6시간 중합 처리를 행하여 아크릴계 중합체 A를 얻었다.
다음에, 아크릴계 중합체 A 100부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L」, 닛본 폴리우레탄(주) 제조) 3부를 첨가하여 점착제 조성물 용액을 제작하였다.
상기에서 제조한 점착제 조성물 용액을, 두께 50㎛의 폴리에틸렌테레프탈레이트 필름 상에 도포하고, 80℃에서 3분간 가열 가교하여, 두께 10㎛의 점착제층을 형성하였다. 다음에, 얻어진 점착제층을 두께 100㎛의 폴리에틸렌 필름에 전사하였다.
계속해서, 상기 점착제층의 표면에, 실리콘 스프레이(상품명; KF96SP, 신에쯔 가가꾸 고교(주) 제조)를 사용하여 실리콘 수지를 살포하여 표면 개질을 행하였다. 살포량은 Si-Kα선 강도로 0.01kcps가 되도록 행하였다. 이에 의해, 본 실시예에 관한 다이싱 시트를 제작하였다.
<다이싱 시트를 갖는 접착 필름의 제작>
에폭시 수지(닛본 가야꾸(주) 제조, 상품명; EPPN501HY) 50부, 페놀 수지(메이와 가세이(주) 제조, 상품명; MEH7851) 50부, 아크릴 공중합체(노가와 케미컬(주) 제조, 상품명; 레비탈 AR31) 100부, 및 필러로서의 구 형상 실리카(애드마텍스(주) 제조, 상품명; SO-25R, 평균 입경 0.5㎛) 70부를 메틸에틸케톤에 용해시켜, 농도 23.6중량%의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 38㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 10㎛의 접착제층을 형성하였다. 또한, 접착제층을 전술한 점착제층 상에 전사하여, 본 실시예에 관한 다이싱 시트를 갖는 접착 필름을 얻었다.
(실시예 2)
본 실시예에 있어서는, 점착제층 표면을 표면 개질할 때의 실리콘 스프레이에 의한 살포량을 Si-Kα선 강도로 100kcps가 되도록 행한 것 이외는, 상기 실시예 1과 마찬가지로 하여, 본 실시예에 관한 다이싱 시트를 갖는 접착 필름을 제작하였다.
(실시예 3)
본 실시예에 있어서는, 점착제층 표면을 표면 개질할 때, 실리콘 수지 도포 필름(미쯔비시 쥬시(주) 제조, 상품명; 다이아호일 MRA38)을 사용하여, 점착제층 표면에 실리콘 수지를 전사시킨(점착제층 표면의 Si-Kα선 강도: 0.9kcps) 것 이외는, 상기 실시예 1과 마찬가지로 하여, 본 실시예에 관한 다이싱 시트를 갖는 접착 필름을 제작하였다.
(실시예 4)
본 실시예에 있어서는, 점착제층 표면을 표면 개질할 때, 실리콘 수지 도포 필름(미쯔비시 쥬시(주) 제조, 상품명; 다이아호일 MRF38)을 사용하여, 점착제층 표면에 실리콘 수지를 전사시킨(점착제층 표면의 Si-Kα선 강도: 1.2kcps) 것 이외는, 상기 실시예 1과 마찬가지로 하여, 본 실시예에 관한 다이싱 시트를 갖는 접착 필름을 제작하였다.
(실시예 5)
본 실시예에 있어서는, 점착제층 표면을 표면 개질할 때, 점착제층 표면에 실리콘 디스퍼젼(도레이 다우코닝(주) 제조, 상품명; SD7226)을 도포 시공하고, 70℃에서 5분간 건조시켜 점착제층을 표면 개질시킨(점착제층 표면의 Si-Kα선 강도: 85kcps) 것 이외는, 상기 실시예 1과 마찬가지로 하여, 본 실시예에 관한 다이싱 시트를 갖는 접착 필름을 제작하였다.
(비교예 1)
본 비교예에 있어서는, 점착제층 표면을 표면 개질할 때의 실리콘 스프레이에 의한 살포량을 Si-Kα선 강도로 0.001kcps가 되도록 행한 것 이외는, 상기 실시예 1과 마찬가지로 하여, 본 비교예에 관한 다이싱 시트를 갖는 접착 필름을 제작하였다.
(비교예 2)
본 비교예에 있어서는, 점착제층 표면을 표면 개질할 때의 실리콘 스프레이에 의한 살포량을 Si-Kα선 강도로 0.005kcps가 되도록 행한 것 이외는, 상기 실시예 1과 마찬가지로 하여, 본 비교예에 관한 다이싱 시트를 갖는 접착 필름을 제작하였다.
(비교예 3)
본 비교예에 있어서는, 점착제층 표면을 표면 개질할 때의 실리콘 스프레이에 의한 살포량을 Si-Kα선 강도로 200kcps가 되도록 행한 것 이외는, 상기 실시예 1과 마찬가지로 하여, 본 비교예에 관한 다이싱 시트를 갖는 접착 필름을 제작하였다.
(비교예 4)
본 비교예에 있어서는, 점착제층 표면을 표면 개질할 때의 실리콘 스프레이에 의한 살포량을 Si-Kα선 강도로 500kcps가 되도록 행한 것 이외는, 상기 실시예 1과 마찬가지로 하여, 본 비교예에 관한 다이싱 시트를 갖는 접착 필름을 제작하였다.
(박리 점착력 평가)
실시예 및 비교예에서 얻어진 다이싱 시트를 갖는 접착 필름을, 20mm 테이프 폭으로 직사각형으로 절단하고, 접착제층에 테이프(상품명: BT-315(닛또 덴꼬(주) 제조, 20mm 폭))를 접합하였다. 그 후, 온도 25℃, 상대 습도 55%Rh의 환경하에서 3분간 정치하였다.
계속해서, 점착제 표면과 실리콘 미러 웨이퍼 표면이 이루는 각이 180°가 되도록 다이싱 시트를 박리하였다. 이 때의 박리 속도는 300mm/분으로 하였다. 결과를 하기 표 1에 나타낸다.
(다이싱)
각 실시예 및 비교예의 각각 다이싱 시트를 갖는 접착 필름을 사용하여, 이하의 요령으로, 실제로 반도체 웨이퍼의 다이싱을 행하고, 각 다이싱 시트를 갖는 접착 필름의 성능을 평가하였다.
반도체 웨이퍼(직경 8인치, 두께 0.6mm)를 이면 연마 처리하고, 두께 0.025mm의 미러 웨이퍼를 작업물로서 사용하였다. 다이싱 시트를 갖는 접착 필름으로부터 세퍼레이터를 박리한 후, 그 접착 필름 상에 미러 웨이퍼를 40℃에서 롤 압착하여 접합하고, 또한 다이싱을 행하였다. 또한, 다이싱은 한변이 10mm인 사각형의 칩 크기가 되도록 풀 커트하였다. 이 다이싱에 의해 100개의 반도체 칩을 형성하고, 그 중 칩 비산된 반도체 칩의 개수를 카운트하였다. 결과를 하기 표 1에 나타낸다.
<웨이퍼 연삭 조건>
연삭 장치: 디스코사 제조 DFG-8560
반도체 웨이퍼: 8인치 직경(두께 0.6mm 내지 0.025mm로 이면 연삭)
<접합 조건>
부착 장치: 닛또 세끼 제조, MA-3000II
부착 속도계: 10mm/분
부착 압력: 0.15MPa
부착시의 스테이지 온도: 40℃
<다이싱 조건>
다이싱 장치: 디스코사 제조, DFD-6361
다이싱 링: 2-8-1(디스코사 제조)
다이싱 속도: 30mm/초
다이싱 블레이드: 디스코사 제조 NBC-ZH226J27HAAA
다이싱 블레이드 회전수: 40,000rpm
블레이드 높이: 0.085mm
커트 방식: 싱글 스텝 커트
웨이퍼 칩 사이즈: 한변이 10.0mm인 사각형
(픽업)
각 실시예 및 비교예의 각각 다이싱 시트를 갖는 접착 필름을 사용하여, 이하의 요령으로, 실제로 반도체 웨이퍼의 다이싱을 행한 후에 픽업을 행하고, 각 다이싱 시트를 갖는 접착 필름의 성능을 평가하였다.
반도체 웨이퍼(직경 8인치, 두께 0.6mm)를 이면 연마 처리하고, 두께 0.025mm의 미러 웨이퍼를 작업물로서 사용하였다. 다이싱 시트를 갖는 접착 필름으로부터 세퍼레이터를 박리한 후, 그 접착 필름 상에 미러 웨이퍼를 40℃에서 롤 압착하여 접합하고, 또한 다이싱을 행하였다. 또한, 다이싱은 한변이 10mm인 사각형의 칩 크기가 되도록 풀 커트하였다.
다음에, 각 다이싱 시트를 갖는 접착 필름을 잡아늘려, 각 칩 사이를 소정의 간격으로 하는 익스팬드 공정을 행하였다. 또한, 각 다이싱 시트를 갖는 접착 필름의 기재측으로부터 니들에 의한 밀어올림 방식으로 반도체 칩을 픽업하여 픽업성의 평가를 행하였다. 구체적으로는, 후술하는 조건으로 100개의 반도체 칩을 연속하여 픽업하고, 픽업하지 못한 반도체 칩의 개수를 카운트하였다. 결과를 하기 표 1에 나타낸다.
<웨이퍼 연삭 조건>
연삭 장치: 디스코사 제조 DFG-8560
반도체 웨이퍼: 8인치 직경(두께 0.6mm 내지 0.025mm로 이면 연삭)
<접합 조건>
부착 장치: 닛또 세끼 제조, MA-3000II
부착 속도계: 10mm/분
부착 압력: 0.15MPa
부착시의 스테이지 온도: 40℃
<다이싱 조건>
다이싱 장치: 디스코사 제조, DFD-6361
다이싱 링: 2-8-1(디스코사 제조)
다이싱 속도: 30mm/초
다이싱 블레이드: 디스코사 제조 NBC-ZH226J27HAAA
다이싱 블레이드 회전수: 30,000rpm
블레이드 높이: 0.085mm
커트 방식: 싱글 스텝 커트
웨이퍼 칩 사이즈: 한변이 10.0mm인 사각형
<익스팬드 조건>
다이 본더: 신까와(주) 제조, 장치명: SPA-300
내측 링에 대한 외측 링의 처짐량: 3mm
<픽업 조건>
다이 본드 장치: 신까와(주) 제조
니들 개수: 9개
니들 밀어올림량: 300㎛
니들 밀어올림 속도: 5mm/초
콜릿 유지 시간: 1초
(결과)
하기 표 1로부터 명백해진 바와 같이, 비교예 1 및 2에서는, 점착제층의 접착제층에 대한 접착성이 양호하였기 때문에, 반도체 웨이퍼의 다이싱시의 칩 비산이 방지되어 있다. 그러나, 점착제층의 점착력이 지나치게 강한 결과, 반도체 칩의 픽업시에 픽업 불량이 발생하였다. 또한, 비교예 3 및 4에서는, 점착제층의 접착제층에 대한 박리성이 양호하였기 때문에, 반도체 칩의 픽업시에 모든 반도체 칩을 양호하게 픽업할 수 있었다. 그러나, 점착제층의 점착력이 지나치게 약한 결과, 반도체 웨이퍼의 다이싱시에 칩 비산이 발생하였다. 이에 대하여, 실시예 1 및 2에 있어서는, 점착제층의 접착제층과의 접합면에서의 접착성 및 박리성의 밸런스가 양호한 상태에 있기 때문에, 다이싱시의 칩 비산을 방지함과 함께, 픽업성도 양호하였다.
Figure 112010052824400-pat00001
1: 기재
2: 점착제층
3, 13, 21: 접착제층
4: 반도체 웨이퍼
5, 15: 반도체 칩
6: 피착체
7: 본딩 와이어
8: 밀봉 수지
9: 스페이서
10, 11: 다이싱 시트를 갖는 접착 필름

Claims (9)

  1. 기재 상에 점착제층 및 접착제층이 순차적으로 적층된 다이싱 시트를 갖는 접착 필름이며,
    상기 점착제층 표면에 적어도 실리콘 수지를 포함하는 용액을 안개 상태로 살포시키는 것에 의해, 상기 점착제층의 상기 접착제층에 대한 접합면의 적어도 일부 영역이, Si-Kα선 강도로 0.01 내지 100kcps인 다이싱 시트를 갖는 접착 필름.
  2. 기재 상에 점착제층 및 접착제층이 순차적으로 적층된 다이싱 시트를 갖는 접착 필름이며,
    다른 필름 상에 실리콘 수지를 도포한 것을 상기 점착제층 표면에 전사시키는 것에 의해, 상기 점착제층의 상기 접착제층에 대한 접합면의 적어도 일부 영역이, Si-Kα선 강도로 0.01 내지 100kcps인 다이싱 시트를 갖는 접착 필름.
  3. 기재 상에 점착제층 및 접착제층이 순차적으로 적층된 다이싱 시트를 갖는 접착 필름이며,
    상기 점착제층 표면에 실리콘 디스퍼젼을 도포ㆍ건조시키는 것에 의해, 상기 점착제층의 상기 접착제층에 대한 접합면의 적어도 일부 영역이, Si-Kα선 강도로 0.01 내지 100kcps인 다이싱 시트를 갖는 접착 필름.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 영역의 박리 점착력은, 온도 25℃, 상대 습도 55%, 인장 속도 300mm/분, 박리 각도 180°로 박리를 행하였을 때에, 상기 접착제층에 대하여 0.01 내지 0.2N/20mm인 다이싱 시트를 갖는 접착 필름.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 영역이, 상기 접착제층의 작업물 접합 영역에 대응하는 것인 다이싱 시트를 갖는 접착 필름.
  6. 기재 상에 점착제층 및 접착제층이 순차적으로 적층된 다이싱 시트를 갖는 접착 필름의 제조 방법이며,
    상기 기재 상에 점착제층을 형성하는 공정과,
    상기 점착제층의 표면의 적어도 일부 영역을, Si-Kα선 강도 0.01 내지 100kcps가 되도록 표면 개질하는 공정과,
    상기 점착제층에서의 표면 개질이 이루어진 표면 상에 상기 접착제층을 형성하는 공정을 갖고,
    상기 점착제층의 표면 개질은, 적어도 실리콘 수지를 포함하는 용액을 안개 상태로 살포시켜 행하는,
    다이싱 시트를 갖는 접착 필름의 제조 방법.
  7. 기재 상에 점착제층 및 접착제층이 순차적으로 적층된 다이싱 시트를 갖는 접착 필름의 제조 방법이며,
    상기 기재 상에 점착제층을 형성하는 공정과,
    상기 점착제층의 표면의 적어도 일부 영역을, Si-Kα선 강도 0.01 내지 100kcps가 되도록 표면 개질하는 공정과,
    상기 점착제층에서의 표면 개질이 이루어진 표면 상에 상기 접착제층을 형성하는 공정을 갖고,
    상기 점착제층의 표면 개질은, 다른 필름 상에 실리콘 수지를 도포한 것을 전사시켜 행하는,
    다이싱 시트를 갖는 접착 필름의 제조 방법.
  8. 기재 상에 점착제층 및 접착제층이 순차적으로 적층된 다이싱 시트를 갖는 접착 필름의 제조 방법이며,
    상기 기재 상에 점착제층을 형성하는 공정과,
    상기 점착제층의 표면의 적어도 일부 영역을, Si-Kα선 강도 0.01 내지 100kcps가 되도록 표면 개질하는 공정과,
    상기 점착제층에서의 표면 개질이 이루어진 표면 상에 상기 접착제층을 형성하는 공정을 갖고,
    상기 점착제층의 표면 개질은, 점착제층 표면에 실리콘 디스퍼젼을 도포ㆍ건조시켜 행하는,
    다이싱 시트를 갖는 접착 필름의 제조 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 기재된 다이싱 시트를 갖는 접착 필름에 의해 제조된 반도체 장치.
KR1020100079251A 2009-08-31 2010-08-17 다이싱 시트를 갖는 접착 필름 및 그 제조 방법 KR101017731B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-200201 2009-08-31
JP2009200201 2009-08-31

Publications (1)

Publication Number Publication Date
KR101017731B1 true KR101017731B1 (ko) 2011-02-28

Family

ID=43625338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100079251A KR101017731B1 (ko) 2009-08-31 2010-08-17 다이싱 시트를 갖는 접착 필름 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20110052853A1 (ko)
JP (1) JP5174092B2 (ko)
KR (1) KR101017731B1 (ko)
CN (1) CN102002323B (ko)
TW (1) TWI414579B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101317790B1 (ko) * 2011-06-07 2013-10-15 주식회사 에스에프에이 점착척 및 그 제조방법
KR101772498B1 (ko) 2011-07-27 2017-08-29 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP5805367B2 (ja) * 2009-01-30 2015-11-04 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
TW201305306A (zh) * 2011-07-25 2013-02-01 Nitto Denko Corp 接著片及其用途
JP6542504B2 (ja) * 2013-02-20 2019-07-10 日東電工株式会社 フィルム状接着剤、フィルム状接着剤付きダイシングテープ、半導体装置の製造方法、及び半導体装置
CN103552162A (zh) * 2013-09-30 2014-02-05 洛阳鸿泰半导体有限公司 一种消除硅片粘接面线痕的方法
JP6272729B2 (ja) * 2014-05-16 2018-01-31 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
KR102535477B1 (ko) * 2014-05-23 2023-05-23 가부시끼가이샤 레조낙 다이본드 다이싱 시트
JP6682235B2 (ja) * 2014-12-24 2020-04-15 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
JP6670177B2 (ja) * 2016-05-30 2020-03-18 日東電工株式会社 ダイボンドフィルム、ダイシングダイボンドフィルム、及び、半導体装置の製造方法
JP6883405B2 (ja) * 2016-11-01 2021-06-09 日東電工株式会社 ダイシングダイボンディングテープおよび半導体装置の製造方法
JP7000020B2 (ja) 2016-11-30 2022-01-19 キヤノン株式会社 光電変換装置、撮像システム
JP2018101664A (ja) * 2016-12-19 2018-06-28 トヨタ自動車株式会社 半導体装置の製造方法
JP6926555B2 (ja) * 2017-03-17 2021-08-25 昭和電工マテリアルズ株式会社 半導体装置の製造方法
CN108918568A (zh) * 2018-08-02 2018-11-30 洛阳Lyc轴承有限公司 一种用于轴承内包装有害元素的分析试验方法
JP7385483B2 (ja) 2020-01-27 2023-11-22 キオクシア株式会社 半導体装置およびその製造方法
JP2023183850A (ja) * 2022-06-16 2023-12-28 日東電工株式会社 転写シート

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060046464A (ko) * 2004-06-17 2006-05-17 신에쓰 가가꾸 고교 가부시끼가이샤 다이싱·다이본드용 접착 테이프
JP2007069380A (ja) 2005-09-05 2007-03-22 Nitto Denko Corp 加熱剥離型粘着シート用セパレータ及びセパレータ付き加熱剥離型粘着シート
JP2008021669A (ja) 2006-07-10 2008-01-31 Furukawa Electric Co Ltd:The 半導体デバイス加工用粘着テープ
KR20080096991A (ko) * 2007-04-30 2008-11-04 주식회사 엘지화학 접착 수지 조성물 및 이를 이용한 다이싱 다이 본딩 필름

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3896991A (en) * 1973-02-28 1975-07-29 Edward C Kozlowski Composite flexible, semi-rigid materials and process for making same
US4961804A (en) * 1983-08-03 1990-10-09 Investment Holding Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same
US4954554A (en) * 1989-02-27 1990-09-04 Dow Corning Corporation Silicone emulsions
WO1992012211A1 (en) * 1991-01-09 1992-07-23 Nitto Denko Corporation Double-faced adhesive tape, laminate structure thereof, adhesive tape, and method of using said tapes
EP0571649A1 (en) * 1992-05-26 1993-12-01 Nitto Denko Corporation Dicing-die bonding film and use thereof in a process for producing chips
JP2772249B2 (ja) * 1994-03-10 1998-07-02 株式会社中村製紙所 熱接着貼り紙
US6740379B1 (en) * 1998-03-13 2004-05-25 3M Innovative Properties Company Adhesive tape for adhering inserts to a page of a magazine
JP3872984B2 (ja) * 2000-04-27 2007-01-24 株式会社巴川製紙所 光学接続部品
AU2003207202A1 (en) * 2002-02-04 2003-09-02 Asahi Kasei Kabushiki Kaisha Releasing material and release agent
JP4536367B2 (ja) * 2003-12-24 2010-09-01 東レ・ダウコーニング株式会社 ダイシングダイボンディング用シート及びその製造方法
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
US7560821B2 (en) * 2005-03-24 2009-07-14 Sumitomo Bakelite Company, Ltd Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same
KR101461243B1 (ko) * 2006-07-19 2014-11-12 세키스이가가쿠 고교가부시키가이샤 다이싱·다이본딩 테이프 및 반도체 칩의 제조 방법
KR100907982B1 (ko) * 2006-12-27 2009-07-16 제일모직주식회사 점착필름 형성용 조성물에 의한 반도체 패키지용 점착필름을 포함하는 다이싱 다이본드 필름
JP4717085B2 (ja) * 2008-01-18 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5235001B2 (ja) * 2009-07-16 2013-07-10 日東電工株式会社 粘着シート
JP5528285B2 (ja) * 2010-10-01 2014-06-25 日東電工株式会社 粘着シート

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060046464A (ko) * 2004-06-17 2006-05-17 신에쓰 가가꾸 고교 가부시끼가이샤 다이싱·다이본드용 접착 테이프
JP2007069380A (ja) 2005-09-05 2007-03-22 Nitto Denko Corp 加熱剥離型粘着シート用セパレータ及びセパレータ付き加熱剥離型粘着シート
JP2008021669A (ja) 2006-07-10 2008-01-31 Furukawa Electric Co Ltd:The 半導体デバイス加工用粘着テープ
KR20080096991A (ko) * 2007-04-30 2008-11-04 주식회사 엘지화학 접착 수지 조성물 및 이를 이용한 다이싱 다이 본딩 필름

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101317790B1 (ko) * 2011-06-07 2013-10-15 주식회사 에스에프에이 점착척 및 그 제조방법
KR101772498B1 (ko) 2011-07-27 2017-08-29 신에쓰 가가꾸 고교 가부시끼가이샤 웨이퍼 가공체, 웨이퍼 가공용 부재, 웨이퍼 가공용 가접착재, 및 박형 웨이퍼의 제조 방법

Also Published As

Publication number Publication date
JP5174092B2 (ja) 2013-04-03
JP2011071486A (ja) 2011-04-07
TW201127930A (en) 2011-08-16
CN102002323A (zh) 2011-04-06
TWI414579B (zh) 2013-11-11
US20110052853A1 (en) 2011-03-03
CN102002323B (zh) 2013-07-31

Similar Documents

Publication Publication Date Title
KR101017731B1 (ko) 다이싱 시트를 갖는 접착 필름 및 그 제조 방법
KR101048898B1 (ko) 열경화형 접착필름, 다이싱 필름을 갖는 접착필름, 및 상기 열경화형 접착필름 또는 상기 다이싱 필름을 갖는 접착필름을 사용한 반도체 장치의 제조방법
KR101010418B1 (ko) 다이싱ㆍ다이본드 필름
KR101140512B1 (ko) 열경화형 다이본드 필름
JP4976522B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
JP4939574B2 (ja) 熱硬化型ダイボンドフィルム
JP4927187B2 (ja) ダイシング・ダイボンドフィルム
KR20120028253A (ko) 다이싱?다이본드 필름
JP4976481B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
KR20110101102A (ko) 다이싱·다이 본드 필름
KR20110036698A (ko) 다이싱ㆍ다이 본드 필름의 제조 방법
KR20120104109A (ko) 다이 본드 필름 및 그 용도
JP2006303472A (ja) ダイシング・ダイボンドフィルム
CN104342047B (zh) 带有切割胶带的芯片接合薄膜以及半导体装置的制造方法
JP2017183705A (ja) ダイシングダイボンドフィルム、及び、半導体装置の製造方法
JP2008135448A (ja) ダイシング・ダイボンドフィルム
JP5580730B2 (ja) ダイシング・ダイボンドフィルム及び半導体素子
CN104946146B (zh) 芯片接合膜、带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
KR20140005794A (ko) 반도체 장치용 접착제 조성물, 반도체 장치용 접착 필름, 다이싱 필름을 갖는 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
KR20130016123A (ko) 다이싱 다이 본드 필름
JP5908543B2 (ja) 半導体装置の製造方法
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
KR101168561B1 (ko) 반도체 장치용 필름의 제조 방법
JP5456807B2 (ja) ダイシング・ダイボンドフィルム

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 10