KR101168561B1 - 반도체 장치용 필름의 제조 방법 - Google Patents

반도체 장치용 필름의 제조 방법 Download PDF

Info

Publication number
KR101168561B1
KR101168561B1 KR1020120024288A KR20120024288A KR101168561B1 KR 101168561 B1 KR101168561 B1 KR 101168561B1 KR 1020120024288 A KR1020120024288 A KR 1020120024288A KR 20120024288 A KR20120024288 A KR 20120024288A KR 101168561 B1 KR101168561 B1 KR 101168561B1
Authority
KR
South Korea
Prior art keywords
film
die
dicing
bonding
light transmittance
Prior art date
Application number
KR1020120024288A
Other languages
English (en)
Inventor
고이찌 이노우에
미끼 모리따
유이찌로 시시도
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Application granted granted Critical
Publication of KR101168561B1 publication Critical patent/KR101168561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 다이본드 필름이 다이싱 필름의 중심에 있는 반도체 장치용 필름의 제조 방법을 제공한다.
또한 본 발명은 다이싱 필름과 다이본드 필름과 보호 필름이 이 순서대로 적층된 반도체 장치용 필름의 제조 방법이며, 파장 400 내지 800nm의 광선을 조사하고, 얻어지는 광선 투과율에 기초하여 다이본드 필름의 위치를 검출하는 공정과, 검출한 다이본드 필름의 위치에 기초하여 다이싱 필름을 펀칭하는 공정을 구비하고, 다이싱 필름과 보호 필름과의 적층 부분의 광선 투과율을 T1로 하고, 다이싱 필름과 다이본드 필름과 보호 필름과의 적층 부분의 광선 투과율을 T2로 하였을 때, T2/T1이 0.04 이상인 반도체 장치용 필름의 제조 방법을 제공한다.

Description

반도체 장치용 필름의 제조 방법 {MANUFACTURING METHOD OF FILM FOR SEMICONDUCTOR APPARATUS}
본 발명은 반도체 장치용 필름의 제조 방법에 관한 것이다.
종래 반도체 웨이퍼는 미리 대면적으로 만들어진 후, 칩 형상으로 다이싱(절단 분리)되고, 익스팬드 공정으로 옮겨진다. 다이싱 필름은, 이 다이싱시에 반도체 웨이퍼를 고정하기 위해서 사용된다.
다이싱 필름에 고정된 반도체 웨이퍼는 칩 형상으로 다이싱되고, 각 칩끼리를 분리하기 위해서 익스팬드 링 위에서 면 방향으로 균일하게 익스팬드된 후, 픽업된다.
또한, 종래 다이싱 공정에서 반도체 웨이퍼를 접착 유지함과 함께, 마운트 공정에 필요한 칩 고착용 다이본드 필름도 부여하는 다이싱 필름이 제안되어 있다(예를 들어, 특허문헌 1 참조).
상술한 바와 같은 다이본드 필름이 부착된 다이싱 필름은, 예를 들어 (1) 다이본드 필름을 제작하여, 부착하는 반도체 웨이퍼의 형상에 맞춰서 펀칭하고, (2) 다이싱 필름에 소정의 간격을 두고 펀칭한 다이본드 필름을 적층하고, (3) 추가로 다이본드 필름측을 접합면으로서 보호 필름에 부착하고, (4) 다이본드 필름이 중심이 되도록 다이싱 필름을 펀칭하고, 보호 필름을 박리함으로써 얻어진다. 또한, 예를 들어 (1) 다이본드 필름을 제작하여, 부착하는 반도체 웨이퍼의 형상에 맞춰서 펀칭하고, (2) 다이싱 필름에 소정의 간격을 두고 펀칭한 다이본드 필름을 적층하고, (3) 다이본드 필름이 중심이 되도록 다이싱 필름을 펀칭함으로써 얻어진다. 다이본드 필름이 중심이 되도록 다이싱 필름을 펀칭하는 이유로는, 통상 다이싱 링은, 다이싱 필름의 주연부에 부착해서 사용되고 있고, 다이본드 필름에 다이싱 링이 접촉하면, 다이싱 링이 오염되어 버리기 때문이다. 또한, 다이본드 필름이 다이싱 링 필름의 중심에 없을 경우, 웨이퍼 마운트 공정에 있어서, 웨이퍼와 다이본드 필름이 위치 어긋난 상태에서 접합되기 때문이다.
일본 특허 공개 소 60-57642호 공보
그러나 종래의 제조 방법에서는, 다이본드 필름이 중심이 되도록 정확하게 다이본드 필름을 펀칭할 수 없는 경우가 있어, 다이본드 필름이 부착된 다이싱 필름의 제조의 수율을 저하시키는 원인이 되고 있다는 문제가 있었다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 그의 목적은 다이본드 필름이 다이싱 필름의 중심에 있는 반도체 장치용 필름의 제조 방법 및 당해 반도체 장치용 필름을 제공하는 것에 있다.
본원 발명자들은 상기 종래의 문제점을 해결하기 위해, 반도체 장치용 필름의 제조 방법 및 반도체 장치용 필름에 대해서 검토하였다. 그 결과, 하기의 구성을 채용함으로써, 다이본드 필름이 다이싱 필름의 중심에 있는 반도체 장치용 필름의 제조 방법 및 당해 반도체 장치용 필름을 제공하는 것이 가능하다는 것을 발견해서 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 반도체 장치용 필름 제조 방법은, 다이싱 필름과 다이본드 필름과 보호 필름이 이 순서대로 적층된 반도체 장치용 필름의 제조 방법이며, 다이싱 필름을 제작하는 공정과, 다이본드 필름을 제작하는 공정과, 상기 다이본드 필름을 부착하는 반도체 웨이퍼의 형상에 맞춰서 펀칭하는 공정과, 상기 다이싱 필름에 복수의 상기 다이본드 필름을 소정의 간격을 두고 부착하고, 추가로 다이본드 필름측을 접합면으로 하여 보호 필름을 부착하는 공정과, 파장 400 내지 800nm의 광선을 조사하고, 얻어지는 광선 투과율에 기초하여 다이본드 필름의 위치를 검출하는 공정과, 검출한 다이본드 필름의 위치에 기초하여 상기 다이싱 필름을 펀칭하는 공정을 구비하고, 상기 다이싱 필름과 상기 보호 필름과의 적층 부분의 파장 400 내지 800nm에 있어서의 광선 투과율을 T1로 하고, 상기 다이싱 필름과 상기 다이본드 필름과 상기 보호 필름과의 적층 부분의 파장 400 내지 800nm에 있어서의 광선 투과율을 T2로 하였을 때, 하기 수학식 A에서 나타내는 T가 4 이상인 것을 특징으로 한다.
<수학식 A>
Figure 112012019203833-pat00001
상기 구성에 의하면, 다이싱 필름을 제작하는 공정과, 다이본드 필름을 제작하는 공정과, 상기 다이본드 필름을 부착하는 반도체 웨이퍼의 형상에 맞춰서 펀칭하는 공정과, 상기 다이싱 필름에 복수의 상기 다이본드 필름을 소정의 간격을 두고 부착하고, 추가로 다이본드 필름측을 접합면으로 하여 보호 필름을 부착하는 공정에 의해, 하나의 연속된 다이싱 필름과 하나의 연속된 보호 필름 사이에, 복수의 다이본드 필름이 소정의 간격을 두고 부착된 상태가 된다. 이어서, 파장 400 내지 800nm의 광선을 조사하고, 얻어지는 광선 투과율에 기초하여 다이본드 필름의 위치가 검출된다. 구체적으로는, 광선 투과율이 일정 이상 변화하였을 때, 예를 들어 광선 투과율이 광선 투과율 T1로부터 광선 투과율 T2로 변화하여, 상기 수학식 A로 나타내는 T가 4 이상이 되었을 때, 그의 개소가 다이본드 필름의 일단부인 것으로 검출된다. 그리고, 검출한 다이본드 필름의 위치에 기초하여, 다이싱 필름이 펀칭된다. 이 다이싱 필름의 펀칭 공정은, 다이본드 필름의 위치에 기초하여 행해지기 때문에, 다이본드 필름을 펀칭되는 각 다이싱 필름의 중심에 위치시킬 수 있다.
이와 같이 상기 구성에 의하면, 다이본드 필름이 다이싱 필름의 중심에 있는 반도체 장치용 필름을 제조할 수 있다.
상기 구성에 있어서, 상기 광선 투과율 T1은 2 내지 80％인 것이 바람직하다.
상기 구성에 있어서, 상기 광선 투과율 T2는 0.1 내지 70％인 것이 바람직하다.
도 1의 (a)는, 본 발명의 한 실시 형태에 따른 반도체 장치용 필름을 도시하는 단면 모식도이며, (b)는 그의 평면도이다.
도 2는 도 1의 (a) 및 도 1의 (b)에 나타낸 반도체 장치용 필름의 일부를 도시하는 단면 모식도이다.
도 3의 (a), (b)는 도 1에 도시한 반도체 장치용 필름의 제조 방법을 설명하기 위한 단면 모식도이다.
도 4는 도 1에 도시한 반도체 장치용 필름을 사용해서 제조된 반도체 장치의 일례를 도시하는 단면 모식도이다.
(반도체 장치용 필름)
본 발명의 한 실시 형태에 따른 반도체 장치용 필름에 대해서, 이하에 설명한다. 도 1의 (a)는, 본 발명의 한 실시 형태에 따른 반도체 장치용 필름을 도시하는 단면 모식도이고, 도 1의 (b)는 그의 평면도이다. 도 2는, 도 1의 (a) 및 도 1의 (b)에 나타낸 반도체 장치용 필름의 일부를 나타내는 단면 모식도이다.
도 1의 (a), 도 1의 (b)에 도시한 바와 같이, 반도체 장치용 필름(10)은, 긴 보호 필름(14) 위에 평면에서 볼 때 원 형상인 다이싱 필름(11)이 적층된 구성을 갖는다. 다이싱 필름(11)은 기재(1) 위에 점착제층(2)을 적층해서 구성되어 있고, 점착제층(2)에는 다이싱 필름(11)보다도 직경이 작은 다이본드 필름(3)이 적층되어 있다. 다이싱 필름(11)은 점착제층(2) 및 다이본드 필름(3)과 대향시키도록 보호 필름(14)에 적층되어 있다.
다이싱 필름(11)과 보호 필름(14)과의 적층 부분의 파장 400 내지 800nm에 있어서의 광선 투과율을 T1로 하고, 다이싱 필름(11)과 다이본드 필름(3)과 보호 필름(14)과의 적층 부분의 파장 400 내지 800nm에 있어서의 광선 투과율을 T2로 하였을 때, 하기 수학식 A에서 나타내는 T는 4 이상이다. 상기 T는 10 이상이 보다 바람직하다. 또한, 상기 T는 클수록 바람직하지만, 예를 들어 50 이하, 30 이하로 할 수 있다.
<수학식 A>
Figure 112012019203833-pat00002
반도체 장치용 필름(10)의 제조는 나중에 상세하게 설명하지만, 우선 부착되는 반도체 웨이퍼의 형상에 맞춰서 펀칭된 복수의 다이본드 필름(3)이 다이싱 필름(11)에 소정의 간격을 두고 부착되고, 추가로 다이본드 필름(3)측을 접합면으로 하여 보호 필름(14)에 부착된다. 이에 따라, 하나의 연속된 다이싱 필름(11)과 하나의 연속된 보호 필름(14) 사이에, 복수의 다이본드 필름(3)이 소정의 간격을 두고 부착된 상태가 된다. 이어서, 파장 400 내지 800nm의 광선을 조사하고, 얻어지는 광선 투과율에 기초하여 다이본드 필름(3)의 위치가 검출된다. 구체적으로는, 광선 투과율이 일정 이상 변화하였을 때, 예를 들어 광선 투과율이 광선 투과율 T1로부터 광선 투과율 T2로 변화하여, 수학식 A에서 나타내는 T가 4 이상이 되었을 때, 그의 개소가 다이본드 필름(3)의 일단부인 것으로 검출된다. 그리고, 검출된 다이본드 필름(3)의 위치에 기초하여 다이싱 필름(11)이 펀칭된다. 이 다이싱 필름(11)의 펀칭 공정은, 다이본드 필름(3)의 위치에 기초하여 행해지기 때문에, 다이본드 필름(3)을 펀칭되는 각 다이싱 필름(11)의 중심에 위치시킬 수 있다. 반도체 장치용 필름(10)은, 상기 제조 방법에 의해 제조되는 것이며, 상기 T가 4 이상이기 때문에, 다이본드 필름(3)이 다이싱 필름(11)의 중심에 위치하고 있다.
광선 투과율 T1은 2 내지 80％인 것이 바람직하고, 2 내지 50％인 것이 보다 바람직하며, 2 내지 20％인 것이 더욱 바람직하고, 특히 2 내지 10％인 것이 바람직하다. 광선 투과율 T1이 2 내지 80％이면 상기 T를 4 이상으로 하기 쉬워진다.
광선 투과율 T2는 0.1 내지 70％인 것이 바람직하고, 0.1 내지 40％인 것이 보다 바람직하며, 0.1 내지 10％인 것이 더욱 바람직하다. 광선 투과율 T2가 0.1 내지 70％이면 상기 T를 4 이상으로 하기 쉬워진다.
상기 기재(1)는 자외선 투과성을 갖는 것이 바람직하고, 다이싱 필름(11)의 강도 모체가 되는 것이다. 예를 들어, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 섬유, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다.
또한 기재(1)의 재료로는 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은 비연신으로 사용해도 좋고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용해도 좋다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그의 기재(1)를 열수축시킴으로써 점착제층(2)과 다이본드 필름(3)과의 접착 면적을 저하시켜, 반도체 칩(반도체 소자)의 회수의 용이화를 도모할 수 있다.
또한, 기재(1)의 표면은 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다. 상기 기재(1)는 동종 또는 이종의 것을 적절하게 선택해서 사용할 수 있고, 필요에 따라 수종을 블렌드한 것을 사용할 수 있다.
기재(1)의 두께는 20㎛ 이상 200㎛ 이하가 바람직하고, 40㎛ 이상 180㎛ 이하가 보다 바람직하며, 60㎛ 이상 170㎛ 이하가 더욱 바람직하다. 기재(1)의 두께를 20㎛ 이상 200㎛ 이하로 함으로써, 다이싱 필름의 광선 투과율을 컨트롤할 수 있다.
점착제층(2)의 형성에 사용하는 점착제로는 특별히 제한되지 않으며, 예를 들어 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제를 사용할 수 있다. 상기 감압성 점착제로는, 반도체 웨이퍼나 유리 등의 오염을 싫어하는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 관점에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로는, 예를 들어 (메트)아크릴산알킬에스테르(예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르(예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체 등을 들 수 있다. 또한, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 본 발명의 (메트)란 모두 마찬가지의 의미이다.
상기 아크릴계 중합체는 응집력, 내열성 등의 개질을 목적으로, 필요에 따라 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함할 수도 있다. 이러한 단량체 성분으로서, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 단량체의 사용량은 전체 단량체 성분의 40중량％ 이하가 바람직하다.
또한, 상기 아크릴계 중합체는 가교시키기 위해, 다관능성 단량체 등도 필요에 따라 공중합용 단량체 성분으로서 포함할 수 있다. 이러한 다관능성 단량체로서, 예를 들어 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들의 다관능성 단량체도 1종 또는 2종 이상 사용할 수 있다. 다관능성 단량체의 사용량은 점착 특성 등의 관점에서, 전체 단량체 성분의 30중량％ 이하가 바람직하다.
상기 아크릴계 중합체는 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합에 가함으로써 얻어진다. 중합은 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등 중 어느 방식으로 행할 수도 있다. 청정한 피착체에 대한 오염 방지 등의 관점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점으로부터, 아크릴계 중합체의 수 평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도이다.
또한, 상기 점착제에는 베이스 중합체인 아크릴계 중합체 등의 수 평균 분자량을 높이기 위해, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아질리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그의 사용량은 가교해야 하는 베이스 중합체와의 밸런스에 따라, 나아가 점착제로서의 사용 용도에 따라 적절히 결정된다. 일반적으로는, 상기 베이스 중합체 100중량부에 대하여 5중량부 정도 이하, 또한 0.1 내지 5중량부 배합하는 것이 바람직하다. 또한, 점착제에는 필요에 따라 상기 성분 이외에, 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용해도 좋다.
점착제층(2)은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜서 그의 점착력을 용이하게 저하시킬 수 있고, 도 2에 도시하는 점착제층(2)의 워크 부착 부분에 대응하는 부분(2a)만을 방사선 조사함으로써 다른 부분(2b)과의 점착력의 차를 만들 수 있다.
또한, 도 2에 도시하는 다이본드 필름(3)에 맞춰서 방사선 경화형의 점착제층(2)을 경화시킴으로써, 점착력이 현저하게 저하된 상기 부분(2a)을 용이하게 형성할 수 있다. 경화하고, 점착력이 저하된 상기 부분(2a)에 다이본드 필름(3)이 부착되기 때문에, 점착제층(2)의 상기 부분(2a)과 다이본드 필름(3)과의 계면은, 픽업시에 용이하게 박리되는 성질을 갖는다. 한편, 방사선을 조사하지 않은 부분은 충분한 점착력을 갖고 있으며, 상기 부분(2b)을 형성한다. 상기 부분(2b)에는, 웨이퍼 링을 고정할 수 있다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 가지며, 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 방사선 경화형 점착제로는, 예를 들어 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 단량체 성분으로는, 예를 들어 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또한 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 다양한 올리고머를 들 수 있고, 그의 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 방사선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라 점착제층의 점착력을 저하시킬 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 5 내지 500중량부, 바람직하게는 40 내지 150중량부 정도이다.
또한, 방사선 경화형 점착제로는, 상기 설명한 첨가형의 방사선 경화형 점착제 이외에, 베이스 중합체로서, 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 사용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제재 중을 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는 탄소-탄소 이중 결합을 가지며, 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이러한 베이스 중합체로는, 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에 대한 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 다양한 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계가 용이하다. 예를 들어, 미리 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 상태에서 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기 조합의 예로는, 카르복실산기와 에폭시기, 카르복실산기와 아질리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이함 때문에, 히드록실기와 이소시아네이트기와의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 조합이면, 관능기는 아크릴계 중합체와 상기 화합물 중 어느측에 있어도 좋지만, 상기한 바람직한 조합에서는, 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로는, 예를 들어 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로는 상기 예시한 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 방사선 경화형 점착제는 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 3.0중량부의 범위 내이며, 바람직하게는 0 내지 10중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시킨 경우에는 광중합 개시제를 함유시킨다. 광중합 개시제로는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광 활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 0.05 내지 20중량부 정도이다.
또한 방사선 경화형 점착제로는, 예를 들어 일본 특허 공개 소 60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 방사선 경화형의 점착제층(2) 중에는, 필요에 따라 방사선 조사에 의해 착색하는 화합물을 함유시킬 수도 있다. 방사선 조사에 의해, 착색하는 화합물을 점착제층(2)에 포함시킴으로써, 방사선 조사된 부분만을 착색할 수 있다. 즉, 도 2에 도시하는 워크 부착 부분에 대응하는 부분(2a)을 착색할 수 있다. 따라서, 점착제층(2)에 방사선이 조사되었는지의 여부가 육안으로 즉시 판명될 수 있으며, 워크 부착 부분을 인식하기 쉽고, 워크의 접합이 용이하다. 또한 광센서 등에 의해 반도체 소자를 검출할 때에, 그의 검출 정밀도가 높아져, 반도체 소자의 픽업시에 오작동이 발생하는 경우가 없다.
방사선 조사에 의해 착색하는 화합물은, 방사선 조사 전에는 무색 또는 담색이지만, 방사선 조사에 의해 유색이 되는 화합물이다. 이러한 화합물의 바람직한 구체예로는 류코 염료를 들 수 있다. 류코 염료로는, 관용의 트리페닐메탄계, 플루오란계, 페노티아진계, 아우라민계, 스피로피란계가 바람직하게 사용된다. 구체적으로는 3-[N-(p-톨릴아미노)]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-메틸아미노]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-에틸아미노]-7-아닐리노플루오란, 3-디에틸아미노-6-메틸-7-아닐리노플루오란, 크리스탈바이올렛락톤, 4,4',4"-트리스디메틸아미노트리페닐메탄올, 4,4',4"-트리스디메틸아미노트리페닐메탄 등을 들 수 있다.
이들 류코 염료와 함께 바람직하게 사용되는 현색제로는, 종래부터 사용되고 있는 페놀 포르말린 수지의 초기 중합체, 방향족 카르복실산 유도체, 활성 백토 등의 전자 수용체를 들 수 있으며, 색조를 변화시키는 경우는 여러가지 공지된 발색제를 조합해서 사용할 수도 있다.
이와 같은 방사선 조사에 의해 착색하는 화합물은, 일단 유기 용매 등에 용해된 후에 방사선 경화형 접착제 중에 포함시킬 수도 있으며, 미분말상으로 해서 당해 점착제 중에 포함시켜도 좋다. 이 화합물의 사용 비율은 점착제층(2) 중에 10중량％ 이하, 바람직하게는 0.01 내지 10중량％, 더욱 바람직하게는 0.5 내지 5중량％인 것이 바람직하다. 상기 화합물의 비율이 10중량％를 초과하면, 점착제층(2)에 조사되는 방사선이 이 화합물에 지나치게 흡수되어 버리기 때문에, 점착제층(2)의 상기 부분(2a)의 경화가 불충분해져, 충분히 점착력이 저하되지 않는 경우가 있다. 한편, 충분히 착색시키기 위해서는, 상기 화합물의 비율을 0.01중량％ 이상으로 하는 것이 바람직하다.
점착제층(2)을 방사선 경화형 점착제에 의해 형성하는 경우에는, 점착제층(2)에 있어서의 상기 부분(2a)의 점착력<기타 부분 부분(2b)의 점착력이 되도록 점착제층(2)의 일부를 방사선 조사해도 좋다.
상기 점착제층(2)에 상기 부분(2a)을 형성하는 방법으로는, 지지 기재(1)에 방사선 경화형의 점착제층(2)을 형성한 후, 상기 부분(2a)에 부분적으로 방사선을 조사하여 경화시키는 방법을 들 수 있다. 부분적인 방사선 조사는, 상기 부분(2a) 이외에 대응하는 패턴을 형성한 포토마스크를 통해 행할 수 있다. 또한, 스폿적으로 자외선을 조사하여 경화시키는 방법 등을 들 수 있다. 방사선 경화형의 점착제층(2)의 형성은, 세퍼레이터 위에 설치한 것을 지지 기재(1) 위에 전사함으로써 행할 수 있다. 부분적인 방사선 경화는 세퍼레이터 위에 설치한 방사선 경화형의 점착제층(2)에 행할 수도 있다.
또한, 점착제층(2)을 방사선 경화형 점착제에 의해 형성하는 경우에는, 지지 기재(1)의 적어도 한쪽면의, 상기 부분(2a)에 대응하는 부분 이외의 부분의 전부 또는 일부가 차광된 것을 사용하고, 이것에 방사선 경화형의 점착제층(2)을 형성한 후에 방사선 조사하여 상기 부분(2a)을 경화시키고, 점착력을 저하시킨 상기 부분(2a)을 형성할 수 있다. 차광 재료로는 지지 필름 위에서 포토마스크가 될 수 있는 것을 인쇄나 증착 등으로 제조할 수 있다. 이러한 제조 방법에 의하면, 효율적으로 반도체 장치용 필름(10)이 제조 가능하다.
또한, 방사선 조사시에 산소에 의한 경화 저해가 일어나는 경우에는, 방사선 경화형의 점착제층(2)의 표면으로부터 어떠한 방법으로든 산소(공기)를 차단하는 것이 바람직하다. 예를 들어, 상기 점착제층(2)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 중에서 자외선 등의 방사선의 조사를 행하는 방법 등을 들 수 있다.
점착제층(2)의 두께는 특별히 한정되지 않지만, 칩 절단면의 절결 방지나 접착층의 고정 유지의 양립성 등의 점으로부터는 1 내지 50㎛ 정도인 것이 바람직하다. 보다 바람직하게는 2 내지 30㎛, 더욱 바람직하게는 5 내지 25㎛이다.
다이본드 필름(3)의 적층 구조는, 본 실시 형태와 같이 접착제층의 단층만으로 이루어지는 것이나, 코어 재료의 한쪽면 또는 양면에 접착제층을 형성한 다층 구조 등을 들 수 있다. 상기 코어 재료로는 필름(예를 들어 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
다이본드 필름(3)을 구성하는 접착제 조성물로는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다.
상기 열경화성 수지로는 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들의 수지는 단독으로 또는 2종 이상을 병용해서 사용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로는 페놀 수지가 바람직하다.
상기 에폭시 수지는 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정은 없고, 예를 들어 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루올렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 사용된다. 이들은 단독으로 또는 2종 이상을 병용해서 사용할 수 있다. 이들의 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들의 에폭시 수지는 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 페놀비페닐 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용해서 사용할 수 있다. 이들의 페놀 수지 중 페놀노볼락 수지, 페놀아랄킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지와의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중 에폭시기 1당량당 페놀 수지 중 수산기가 0.5 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
상기 열가소성 수지로는 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 이들의 열가소성 수지는 단독으로 또는 2종 이상을 병용해서 사용할 수 있다. 이들의 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로는 특별히 한정되는 것은 아니며, 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 혹은 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체(아크릴 공중합체) 등을 들 수 있다. 상기 알킬기로는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로는 특별히 한정되는 것은 아니며, 예를 들어 글리시딜아크릴레이트, 글리시딜메타크릴레이트 등과 같은 글리시딜기 함유 단량체, 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체, 스티렌 단량체 또는 아크릴로니트릴을 들 수 있다.
또한, 다이본드 필름(3)에는, 그의 용도에 따라 충전제를 적절히 배합할 수 있다. 충전제의 배합은 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 가능하게 한다. 상기 충전제로는 무기 충전제 및 유기 충전제를 들 수 있지만, 취급성의 향상, 열전도성의 향상, 용융 점도의 조정, 틱소트로피성 부여 등의 특성의 관점에서 무기 충전제가 바람직하다. 상기 무기 충전제로는 특별히 제한은 없고, 예를 들어 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 붕산알루미늄위스커, 질화붕소, 결정질 실리카, 비정질 실리카 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용해서 사용할 수 있다. 열전도성 향상의 관점에서는, 산화알루미늄, 질화알루미늄, 질화붕소, 결정질 실리카, 비정질 실리카가 바람직하다. 또한, 상기 각 특성의 밸런스가 양호하다는 관점에서는, 결정질 실리카 또는 비정질 실리카가 바람직하다. 또한, 도전성의 부여, 열전도성의 향상 등의 목적으로, 무기 충전제로서 도전성 물질(도전 충전제)을 사용하는 것으로 해도 된다. 도전 충전제로는 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등을 구 형상, 바늘 형상, 플레이크 형상으로 한 금속분, 알루미나 등의 금속 산화물, 아몰퍼스 카본 블랙, 그래파이트 등을 들 수 있다. 상기 충전제의 평균 입경은 0.1 내지 80㎛로 할 수 있다. 또한, 충전제의 평균 입경은, 예를 들어 광도식의 입도 분포계(호리바(HORIBA)제, 장치명; LA-910)에 의해 구한 값이다.
상기 충전제 배합량은 열가소성 성분의 중량을 X로 하고, 열경화성 성분의 중량을 Y로 하고, 충전제의 중량을 Z로 하였을 때, Z/(X+Y+Z)가 0.05 이상 0.7 이하인 것이 바람직하고, 0.05 이상 0.5 이하인 것이 보다 바람직하며, 0.05 이상 0.3 이하인 것이 더욱 바람직하다. 상기 Z/(X+Y+Z)를 0.05 이상 0.7 이하로 함으로써, 다이본드 필름의 광선 투과율을 컨트롤할 수 있다.
또한, 다이본드 필름(3)에는, 상기 충전제 이외에, 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로는, 예를 들어 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용해서 사용할 수 있다. 상기 실란 커플링제로는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용해서 사용할 수 있다. 상기 이온 트랩제로는, 예를 들어 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용해서 사용할 수 있다.
다이본드 필름(3)의 두께(적층체의 경우에는, 총 두께)는 특별히 한정되지 않지만, 예를 들어 1 내지 200㎛의 범위로부터 선택할 수 있고, 바람직하게는 5 내지 100㎛, 보다 바람직하게는 10 내지 80㎛이다.
상술한 바와 같이, 다이싱 필름(11)과 보호 필름(14)과의 적층 부분의 파장 400 내지 800nm에 있어서의 광선 투과율을 T1로 하고, 다이싱 필름(11)과 다이본드 필름(3)과 보호 필름(14)과의 적층 부분의 파장 400 내지 800nm에 있어서의 광선 투과율을 T2로 하였을 때, 상기 수학식 A에서 나타내는 T는 4 이상이다.
상기 T를 4 이상으로 하기 위해서는, 다이본드 필름(3)의 광선 투과율이 0.1 내지 95％인 것이 바람직하고, 0.1 내지 70％인 것이 보다 바람직하며, 0.1 내지 50％인 것이 더욱 바람직하다. 다이본드 필름(3)의 광선 투과율은 에폭시 수지, 페놀 수지, 충전제의 함유량에 의해 컨트롤할 수 있다.
보호 필름(14)은, 실용에 제공할 때까지 다이본드 필름(3)을 보호하는 보호재로서의 기능 등을 갖고 있다. 또한, 보호 필름(14)은, 추가로 점착제층(2)에 다이본드 필름(3)을 전사할 때의 지지 기재로서 사용할 수 있다. 보호 필름(14)은 다이본드 필름(3) 위에 워크를 부착할 때에 박리된다. 보호 필름(14)의 재질로는, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등을 들 수 있다.
이어서, 본 실시 형태에 따른 반도체 장치용 필름(10)의 제조 방법에 대해서 설명한다. 도 3의 (a) 및 도 3의 (b)는, 반도체 장치용 필름(10)의 제조 방법을 설명하기 위한 단면 모식도이다. 우선, 기재(1)는 종래 공지된 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T 다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
이어서, 기재(1) 위에 점착제 조성물 용액을 도포해서 도포막을 형성한 후, 상기 도포막을 소정 조건하에서 건조시켜(필요에 따라 가열 가교시켜) 점착제층(2)을 형성한다. 도포 방법으로는 특별히 한정되지 않으며, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로는, 예를 들어 건조 온도 80 내지 150℃, 건조 시간 0.5 내지 5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 위에 점착제 조성물을 도포해서 도포막을 형성한 후, 상기 건조 조건으로 도포막을 건조시켜서 점착제층(2)을 형성해도 좋다. 그 후, 기재(1) 위에 점착제층(2)을 세퍼레이터와 함께 접합한다. 이에 따라, 다이싱 필름(11)이 제작된다.
다이본드 필름(3)의 제작 공정은 다음과 같이 해서 행해진다. 즉, 다이본드 필름(3)을 형성하기 위한 접착제 조성물 용액을 기재 세퍼레이터 위에 소정 두께가 되도록 도포해서 도포막을 형성한다. 당해 접착제 조성물 용액에는, 상술한 바와 같이, 상기 접착제 조성물이나 충전제, 기타 각종 첨가제 등이 배합되어 있다. 그 후, 도포막을 소정 조건하에서 건조시켜 다이본드 필름(3)을 형성한다. 도포 방법으로는 특별히 한정되지 않으며, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로는 도포막의 두께나 재료 등에 따라 적절히 설정될 수 있다. 구체적으로는, 예를 들어 건조 온도 70 내지 160℃, 건조 시간 1 내지 5분간의 범위 내에서 행해진다.
이어서, 다이본드 필름(3)을 부착하는 반도체 웨이퍼의 형상에 맞춰서 펀칭하고, 다이싱 필름(11)에 소정의 간격을 두고 부착하고, 추가로 다이본드 필름(3)을 접합면으로 하여 보호 필름(14)을 부착한다. 이에 따라, 하나의 연속된 다이싱 필름(11)과 하나의 연속된 보호 필름(14) 사이에, 복수의 다이본드 필름(3)이 소정의 간격을 두고 부착된 상태가 된다. 또한, 도 3의 (a)에서는, 그의 일부분을 확대해서 나타내고 있다.
다이싱 필름(11)과 다이본드 필름(3)의 접합은, 예를 들어 압착에 의해 행할 수 있다. 이때, 라미네이트 온도는 특별히 한정되지 않지만, 통상은 30 내지 80℃가 바람직하고, 30 내지 60℃가 더욱 바람직하며, 30 내지 50℃가 특히 바람직하다. 또한, 선압은 특별히 한정되지 않지만, 통상은 0.1 내지 20kgf/cm가 바람직하고, 1 내지 10kgf/cm가 보다 바람직하다.
또한, 커버 필름(14)의 상기 접합은 압착에 의해 행하는 것이 바람직하다. 이때, 라미네이트 온도는 특별히 한정되지 않지만, 통상은 20 내지 80℃가 바람직하고, 20 내지 60℃가 더욱 바람직하며, 20 내지 50℃가 특히 바람직하다. 또한, 선압은 특별히 한정되지 않지만, 통상은 0.1 내지 20kgf/cm가 바람직하고, 0.2 내지 10kgf/cm가 보다 바람직하다.
또한, 상기 세퍼레이터로는 특별히 한정되지 않고 종래 공지된 이형 처리된 필름을 사용할 수 있다. 이형 처리된 필름을 구성하는 재료로는 특별히 한정되지 않으며 종래 공지된 것을 채용할 수 있다. 구체적으로는, 예를 들어 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등을 들 수 있다.
이어서, 프리컷팅 전의 반도체 장치용 필름(15)은, 일정 방향(도 3의 (a)에서는 좌측 방향)으로 풀어지게 되어, 프리컷팅 전의 반도체 장치용 필름(15)에 필름 검출용 광 L이 조사된다. 도 3의 (a)에서는, 광 L은 다이싱 필름(11)과 보호 필름(14)과의 적층 부분을 투과하고 있으며, 투과한 광 L은 도시하지 않은 센서에 의해 검출되어, 광선 투과율이 산출된다. 이때의 광선 투과율은 광선 투과율 T1이 된다.
그 후, 프리컷팅 전의 반도체 장치용 필름(15)이 더 풀어지게 되면, 도 3의 (b)에 도시한 바와 같이, 광 L은 다이싱 필름(11)과 다이본드 필름(3)과 보호 필름(14)과의 적층 부분을 투과하게 된다. 투과한 광 L은, 도시하지 않은 센서에 의해 검출되어, 광선 투과율이 산출된다. 이때의 광선 투과율은 광선 투과율 T2가 된다.
필름 검출용 광은 파장 400 내지 800nm가 바람직하고, 파장 450 내지 750nm인 것이 보다 바람직하며, 파장 500 내지 700nm인 것이 더욱 바람직하다.
센서는 광선 투과율이 일정 이상 변화되었을 때, 즉 광선 투과율이 광선 투과율 T1로부터 광선 투과율 T2로 변화하여, 상기 수학식 A에서 나타내는 T가 4 이상이 되었을 때, 그의 개소가 다이본드 필름(3)의 일단부인 것으로 검출된다. 이에 따라, 다이싱 필름(3)의 위치가 검출된다. 그리고, 검출한 다이싱 필름(3)의 위치를 기초로, 다이본드 필름(3)이 다이싱 필름(11)의 중심에 위치하도록 펀칭된다. 또한, 펀칭되는 다이싱 필름(11)의 직경은, 다이본드 필름(3)의 직경보다도 큰 것이 된다. 이에 따라, 반도체 장치용 필름(10)이 제조된다.
(반도체 장치의 제조 방법)
이하에서는, 반도체 장치용 필름(10)을 사용한 경우를 예로 들어 반도체 장치의 제조 방법에 대해서 설명한다. 도 4는, 도 1에 도시한 반도체 장치용 필름에 있어서의 접착제층을 개재시켜 반도체 칩을 실장한 예를 도시하는 단면 모식도이다.
우선, 다이본드 필름(3)이 부착된 다이싱 필름(11)을 보호 필름(14)으로부터 박리해서 반도체 웨이퍼(4)를 압착한다(부착 공정). 본 공정은, 압착 롤 등의 가압 수단에 의해 가압하면서 행한다. 마운트시의 부착 온도는 특별히 한정되지 않으며, 예를 들어 20 내지 80℃의 범위 내인 것이 바람직하다.
이어서, 반도체 웨이퍼(4)의 다이싱을 행한다. 이에 따라, 반도체 웨이퍼(4)를 소정의 크기로 절단해서 개편화하고, 반도체 칩(5)을 제조한다. 다이싱은, 예를 들어 반도체 웨이퍼(4)의 회로면측으로부터 통상법에 따라 행해진다. 또한, 본 공정에서는, 예를 들어 다이본드 필름(3)까지 깊게 절단하는 풀컷팅이라 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치로는 특별히 한정되지 않고, 종래 공지된 것을 사용할 수 있다. 또한, 반도체 웨이퍼(4)는, 다이본드 필름(3)이 부착된 다이싱 필름(11)에 의해 접착 고정되어 있으므로, 칩 절결이나 칩 비산을 억제할 수 있을 뿐 아니라, 반도체 웨이퍼(4)의 파손도 억제할 수 있다.
다이본드 필름(3)이 부착된 다이싱 필름(11)에 접착 고정된 반도체 칩(5)을 박리하기 위해서, 반도체 칩(5)의 픽업을 행한다. 픽업의 방법으로는 특별히 한정되지 않고 종래 공지된 다양한 방법을 채용할 수 있다. 예를 들어, 각각의 반도체 칩(5)을 다이싱 필름(11)측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩(5)에 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
여기서 픽업은 점착제층(2)이 자외선 경화형일 경우, 상기 점착제층(2)에 자외선을 조사한 후에 행한다. 이에 따라, 점착제층(2)의 다이본드 필름(3)에 대한 점착력이 저하되고, 반도체 칩(5)의 박리가 용이해진다. 그 결과, 반도체 칩(5)을 손상시키지 않고 픽업이 가능해진다. 자외선 조사시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않으며, 적절히 필요에 따라 설정하면 좋다. 또한, 자외선 조사에 사용하는 광원으로는 상술한 것을 사용할 수 있다.
픽업한 반도체 칩(5)은, 다이본드 필름(3)을 개재시켜 피착체(6)에 접착 고정한다(다이본드). 피착체(6)로는 리드 프레임, TAB 필름, 기판 또는 별도 제작한 반도체 칩 등을 들 수 있다. 피착체(6)는, 예를 들어 용이하게 변형되는 변형형 피착체여도 좋고, 변형시키는 것이 곤란한 비변형형 피착체(반도체 웨이퍼 등)여도 좋다.
상기 기판으로는 종래 공지된 것을 사용할 수 있다. 또한, 상기 리드 프레임으로는, Cu 리드 프레임, 42 얼로이 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등을 포함하는 유기 기판을 사용할 수 있다. 그러나, 본 발명은 이것으로 한정되는 것이 아니며, 반도체 소자를 마운트하고, 반도체 소자와 전기적으로 접속해서 사용 가능한 회로 기판도 포함된다.
다이본드 필름(3)이 열경화형인 경우, 가열 경화에 의해 반도체 칩(5)을 피착체(6)에 접착 고정하고, 내열 강도를 향상시킨다. 가열 온도는 80 내지 200℃, 바람직하게는 100 내지 175℃, 보다 바람직하게는 100 내지 140℃에서 행할 수 있다. 또한, 가열 시간은 0.1 내지 24시간, 바람직하게는 0.1 내지 3시간, 보다 바람직하게는 0.2 내지 1시간으로 행할 수 있다. 또한, 다이본드 필름(3)을 개재시켜 반도체 칩(5)이 기판 등에 접착 고정된 것은 리플로우 공정에 제공할 수 있다.
열경화 후 다이본드 필름(3)의 전단 접착력은, 피착체(6)에 대하여 0.2MPa 이상인 것이 바람직하고, 보다 바람직하게는 0.2 내지 10MPa이다. 다이본드 필름(3)의 전단 접착력이 적어도 0.2MPa 이상이면, 와이어 본딩 공정시에 당해 공정에 있어서의 초음파 진동이나 가열에 의해, 다이본드 필름(3)과 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형을 일으키는 경우가 적다. 즉, 와이어 본딩시의 초음파 진동에 의해 반도체 소자가 움직이는 경우가 적고, 이에 따라 와이어 본딩의 성공률이 저하되는 것을 방지한다.
또한, 본 실시 형태에 따른 반도체 장치의 제조 방법은 다이본드 필름(3)의 가열 처리에 의한 열경화 공정을 거치지 않고 와이어 본딩을 행하고, 추가로 반도체 칩(5)을 밀봉 수지로 밀봉하여, 당해 밀봉 수지를 후경화해도 좋다. 이 경우, 다이본드 필름(3)의 가고착시의 전단 접착력은, 피착체(6)에 대하여 0.2MPa 이상인 것이 바람직하고, 보다 바람직하게는 0.2 내지 10MPa이다. 다이본드 필름(3)의 가고착시에 있어서의 전단 접착력이 적어도 0.2MPa 이상이면, 가열 공정을 거치지 않고 와이어 본딩 공정을 행해도, 당해 공정에 있어서의 초음파 진동이나 가열에 의해 다이본드 필름(3)과 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형을 일으키는 경우가 적다. 즉, 와이어 본딩시의 초음파 진동에 의해 반도체 소자가 움직이는 경우가 적고, 이에 따라 와이어 본딩의 성공률이 저하되는 것을 방지한다.
상기한 와이어 본딩은, 피착체(6)의 단자부(이너 리드)의 선단과 반도체 칩(5) 위의 전극 패드(도시하지 않음)를 본딩 와이어(7)로 전기적으로 접속하는 공정이다. 상기 본딩 와이어(7)로는, 예를 들어 금선, 알루미늄선 또는 구리선 등이 사용된다. 와이어 본딩을 행할 때의 온도는 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행해진다. 또한, 그의 가열 시간은 몇초 내지 몇분간 행해진다. 결선은, 상기 온도 범위 내가 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다. 본 공정은 다이본드 필름(3)의 열경화를 행하지 않고 실행해도 좋다.
상기 밀봉 공정은, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉하는 공정이다. 본 공정은 접착체(6)에 탑재된 반도체 칩(5)이나 본딩 와이어(7)를 보호하기 위해서 행해진다. 본 공정은 밀봉용 수지를 금형으로 성형함으로써 행한다. 밀봉 수지(8)로는, 예를 들어 에폭시계의 수지를 사용한다. 수지 밀봉시의 가열 온도는, 통상 175℃에서 60 내지 90초간 행해지지만, 본 발명이 이것으로 한정되지 않고, 예를 들어 165 내지 185℃에서 몇분간 경화할 수 있다. 이에 따라, 밀봉 수지를 경화시킴과 함께, 다이본드 필름(3)을 개재시켜 반도체 칩(5)과 피착체(6)를 고착시킨다. 즉, 본 발명에 있어서는, 후술하는 후경화 공정이 행해지지 않는 경우에도, 본 공정에 있어서 다이본드 필름(3)에 의한 고착이 가능하고, 제조 공정수의 감소 및 반도체 장치의 제조 기간의 단축에 기여할 수 있다.
상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 경화 부족의 밀봉 수지(8)를 완전히 경화시킨다. 밀봉 공정에 있어서 다이본드 필름(3)이 완전히 열경화되지 않은 경우에도, 본 공정에 있어서 밀봉 수지(8)와 함께 다이본드 필름(3)의 완전한 열경화가 가능해진다. 본 공정에 있어서의 가열 온도는, 밀봉 수지의 종류에 따라 상이하지만, 예를 들어 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다.
[실시예]
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 요지를 이들만으로 한정하는 취지인 것은 아니다. 또한, 이하에 있어서, 부라고 되어 있는 것은 중량부를 의미한다.
<다이본드 필름의 제작>
(제조예 1)
에폭시 수지(JER(주)제, 에피코트 1004) 12부, 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 13부, 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(나가세 켐테크사(주)제, SG-708-6) 100부, 충전제로서의 구 형상 실리카(애드마텍스(주)제, SO-25R) 30부를 메틸에틸케톤에 용해시키고, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 위에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 따라, 두께 20㎛의 다이본드 필름 A를 제작하였다.
(제조예 2)
에폭시 수지(JER(주)제, 에피코트 1004) 48부, 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 51부, 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(나가세 켐테크사(주)제, SG-708-6) 100부, 충전제로서의 구 형상 실리카(애드마텍스(주)제, SO-25R) 74부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 위에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 따라, 두께 20㎛의 다이본드 필름 B를 제작하였다.
(제조예 3)
에폭시 수지(JER(주)제, 에피코트 1004) 193부, 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 207부, 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(나가세 켐테크사(주)제, SG-708-6) 100부, 충전제로서의 구 형상 실리카(애드마텍스(주)제, SO-25R) 195부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 위에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 따라, 두께 20㎛의 다이본드 필름 C를 제작하였다.
(제조예 4)
에폭시 수지(JER(주)제, 에피코트 1004) 2부, 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 2부, 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(나가세 켐테크사(주)제, SG-708-6) 100부, 충전제로서의 구 형상 실리카(애드마텍스(주)제, SO-25R) 10부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 위에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 따라, 두께 20㎛의 다이본드 필름 D를 제작하였다.
(제조예 5)
에폭시 수지(JER(주)제, 에피코트 1004) 4부, 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 4부, 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(나가세 켐테크사(주)제, SG-708-6) 100부, 충전제로서의 구 형상 실리카(애드마텍스(주)제, SO-25R) 16부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 위에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 따라, 두께 20㎛의 다이본드 필름 E를 제작하였다.
(제조예 6)
에폭시 수지(JER(주)제, 에피코트 1004) 7부, 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 7부, 아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(나가세 켐테크사(주)제, SG-708-6) 100부, 충전제로서의 구 형상 실리카(애드마텍스(주)제, SO-25R) 23부를 메틸에틸케톤에 용해시켜, 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 위에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 따라, 두께 20㎛의 다이본드 필름 F를 제작하였다.
(다이본드 필름의 광선 투과율의 측정)
제조예 1 내지 6에 의해 제작한 다이본드 필름 A 내지 F의 광선 투과율을 측정하였다. 측정 방법은 하기의 (광선 투과율 T1 및 광선 투과율 T2의 측정)과 마찬가지로 하였다. 결과를 하기 표 1에 나타낸다.
Figure 112012019203833-pat00003
<다이싱 필름의 제작>
(제조예 7)
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산-2-에틸헥실(이하, "2EHA"라고도 함) 86중량부, 아크릴산-2-히드록시에틸(이하, "HEA"라고도 함) 14중량부, 과산화벤조일 0.2중량부 및 톨루엔 65중량부를 넣고, 질소 기류 중에서 61℃에서 6시간 동안 중합 처리를 하고, 중량 평균 분자량 35 내지 100만의 아크릴계 중합체를 얻었다. 이 아크릴계 중합체에 2-메타크릴로일옥시에틸이소시아네이트(이하, "MOI"라고도 함) 15중량부를 첨가하고, 공기 기류 중에서 50℃에서 48시간 동안 부가 반응 처리를 행하여 아크릴계 중합체 X를 얻었다.
이어서, 아크릴계 중합체 X 100중량부에 대하여, 이소시아네이트계 가교제(코로네이트 L, 닛본 폴리우레탄) 8부 및 광중합 개시제(이르가큐어 651, 시바 스페셜티 케미컬사제) 5부를, 용매로서의 톨루엔 10중량부 이외에 점착제 용액을 제작하였다. 상기에서 조정한 점착제 용액을 PET 박리 라이너의 실리콘 처리를 실시한 면 위에 도포하고, 120℃에서 2분간 가열 가교하여 두께 10㎛의 점착제층 전구체를 형성하였다. 계속해서 당해 점착제 전구체 표면에 두께 100㎛의 폴리올레핀 필름을 접합하였다. 그 후, 50℃에서 24시간 동안 보존을 하였다. 이에 따라, 다이싱 필름 A를 제작하였다.
<보호 필름의 준비>
보호 필름으로서, 38㎛의 폴리에틸렌테레프탈레이트 필름(미쯔비시 주시(주)제 다이어포일 MRA)을 준비하였다(이하, 보호 필름 A라고도 함).
<반도체 장치용 필름의 제작>
(실시예 1)
다이싱 필름 A와, 다이본드 필름 A와, 보호 필름 A를 사용하여 반도체 장치용 필름을 제작하였다. 반도체 장치용 필름의 제작은, 프리컷팅 장치(솔테크 고교(주)사제 SRDim-W500)를 사용하여 설정을 10m/분으로 하였다. 또한, 센서에는 기엔스(KEYENCE)(주)제의 CZ-40을 C+I 모드 설정으로 사용하였다. 이를 실시예 1에 따른 반도체 장치용 필름으로 하였다.
(실시예 2)
다이싱 필름 A와, 다이본드 필름 B와, 보호 필름 A를 사용한 것 이외에는, 실시예 1과 마찬가지로 하여 실시예 2에 따른 반도체 장치용 필름을 제작하였다.
(실시예 3)
다이싱 필름 A와, 다이본드 필름 C와, 보호 필름 A를 사용한 것 이외에는, 실시예 1과 마찬가지로 하여 실시예 3에 따른 반도체 장치용 필름을 제작하였다.
(비교예 1)
다이싱 필름 A와, 다이본드 필름 D와, 보호 필름 A를 사용한 것 이외에는, 실시예 1과 마찬가지로 하여 비교예 1에 따른 반도체 장치용 필름을 제작하였다.
(비교예 2)
다이싱 필름 A와, 다이본드 필름 E와, 보호 필름 A를 사용한 것 이외에는, 실시예 1과 마찬가지로 하여 비교예 2에 따른 반도체 장치용 필름을 제작하였다.
(비교예 3)
다이싱 필름 A와, 다이본드 필름 F와, 보호 필름 A를 사용한 것 이외에는, 실시예 1과 마찬가지로 하여 비교예 3에 따른 반도체 장치용 필름을 제작하였다.
(광선 투과율 T1 및 광선 투과율 T2의 측정)
다이싱 필름과 보호 필름과의 적층 부분의 광선 투과율 Ti 및 다이싱 필름과 다이본드 필름과 보호 필름과의 적층 부분의 광선 투과율 T2의 측정에는, 닛본 분꼬우사제의 분광 광도계(제품명 "V-670")를 사용하고, 측정 모드를 ％T(투과율 측정), 측정 파장 영역을 190 내지 800nm로 하여 행하였다. 그 때 파장 650nm에서의 투과율을 측정값으로 하였다. 결과를 하기 표 2에 나타낸다. 또한, 표 2에는 상기 수학식 A에서 나타내는 T도 함께 나타냈다.
(수율의 확인)
실시예 및 비교예의 반도체 장치용 필름을 사용하여, 이하의 수율의 확인 시험을 행하였다.
우선, 다이본드 필름이 부착된 다이싱 필름을 보호 필름으로부터 박리하였다. 이어서, 다이본드 필름이 부착된 다이싱 필름의 다이본드 필름 위에 반도체 웨이퍼를 압착하였다. 그 후, 다이싱 링을 부착하였다. 상기 시험은 닛토 세이미쯔 기까이(주)제의 MA-3000(III)을 사용해서 행하고, 조건은 10㎜/sec, 50℃로 하였다. 상기 시험을 100매의 다이본드 필름이 부착된 다이싱 필름에 대해서 행하고, 다이싱 링에 다이본드 필름이 부착되고, 다이싱 링이 오염된 매수를 카운트하였다. 결과를 표 2에 나타낸다. 또한, 다이싱 링이 다이본드 필름에 의해 오염되지 않은 확률(수율(％))도 함께 표 2에 나타냈다. 또한, 다이싱 링의 오염이 확인되지 않은 경우를 ○, 다이싱 링의 오염이 1매라도 확인된 경우를 ×로서 평가하였다. 평가 결과도 함께 표 2에 나타냈다. 또한, 다이싱 링이 오염되지 않은 것은, 반도체 웨이퍼와 다이본드 필름이 위치 어긋나지 않고 접합되어 있는 것을 의미한다.
Figure 112012019203833-pat00004
(결과)
광선 투과율 T1과 T2의 차가 크고, 상기 T의 값이 4 이상인 실시예 1 내지 3의 반도체 장치용 필름을 제조하여 이들을 사용하면, 반도체 웨이퍼를 다이본드 필름에 부착할 때에 다이싱 링이 오염되는 것을 억제할 수 있었다.
1 기재
2 점착제층
3 다이본드 필름
4 반도체 웨이퍼
5 반도체 칩
6 피착체
7 본딩 와이어
8 밀봉 수지
10 반도체 장치용 필름
11 다이싱 필름
14 보호 필름
15 프리컷팅 전의 반도체 장치용 필름

Claims (3)

  1. 다이싱 필름과 다이본드 필름과 보호 필름이 이 순서대로 적층된 반도체 장치용 필름의 제조 방법이며,
    상기 다이싱 필름과 상기 보호 필름과의 적층 부분의 파장 400 내지 800nm에 있어서의 광선 투과율을 T1로 하고, 상기 다이싱 필름과 상기 다이본드 필름과 상기 보호 필름과의 적층 부분의 파장 400 내지 800nm에 있어서의 광선 투과율을 T2로 하였을 때, 하기 수학식 A로 나타내는 T가 4 이상이며,
    상기 반도체 장치용 필름의 제조 방법은
    다이싱 필름을 제작하는 공정과,
    다이본드 필름을 제작하는 공정과,
    상기 다이본드 필름을 부착하는 반도체 웨이퍼의 형상에 맞춰서 펀칭하는 공정과,
    상기 다이싱 필름에 복수의 상기 다이본드 필름을 소정의 간격을 두고 부착하고, 추가로 다이본드 필름측을 접합면으로 하여 보호 필름을 부착하는 공정과,
    파장 400 내지 800nm의 광선을 조사하고, 얻어지는 광선 투과율에 기초하여 다이본드 필름의 위치를 검출하는 공정과,
    검출한 다이본드 필름의 위치에 기초하여 상기 다이싱 필름을 펀칭하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치용 필름의 제조 방법.
    <수학식 A>
    Figure 112012019203833-pat00005
  2. 제1항에 있어서, 상기 광선 투과율 T1은 2 내지 80％인 것을 특징으로 하는 반도체 장치용 필름의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 광선 투과율 T2는 0.1 내지 70％인 것을 특징으로 하는 반도체 장치용 필름의 제조 방법.
KR1020120024288A 2011-03-10 2012-03-09 반도체 장치용 필름의 제조 방법 KR101168561B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011052973A JP5023225B1 (ja) 2011-03-10 2011-03-10 半導体装置用フィルムの製造方法
JPJP-P-2011-052973 2011-03-10

Publications (1)

Publication Number Publication Date
KR101168561B1 true KR101168561B1 (ko) 2012-07-27

Family

ID=46717381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120024288A KR101168561B1 (ko) 2011-03-10 2012-03-09 반도체 장치용 필름의 제조 방법

Country Status (5)

Country Link
US (1) US8658515B2 (ko)
JP (1) JP5023225B1 (ko)
KR (1) KR101168561B1 (ko)
CN (1) CN102683244A (ko)
TW (1) TWI433229B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160013089A1 (en) * 2013-03-04 2016-01-14 Nitto Denko Corporation Semiconductor device production method, sheet-shaped resin composition, dicing tape-integrated sheet-shaped resin composition
JP6374199B2 (ja) * 2014-03-31 2018-08-15 日東電工株式会社 ダイボンドフィルム、ダイシング・ダイボンドフィルム及び積層フィルム
JP6356458B2 (ja) * 2014-03-31 2018-07-11 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
US11277909B2 (en) * 2019-08-30 2022-03-15 Ttm Technologies Inc. Three-dimensional circuit assembly with composite bonded encapsulation
KR20220156513A (ko) * 2020-03-27 2022-11-25 린텍 가부시키가이샤 반도체 장치 제조용 시트의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305680A (ja) 2006-05-09 2007-11-22 Furukawa Electric Co Ltd:The レーザーダイシング用ダイシングダイボンドシート
JP2008108828A (ja) 2006-10-24 2008-05-08 Nitto Denko Corp ダイシング・ダイボンドフィルム
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IE55238B1 (en) 1983-08-03 1990-07-04 Nat Starch Chem Corp Carrier film with conductive adhesive for dicing of semiconductor wafers
US4961804A (en) 1983-08-03 1990-10-09 Investment Holding Corporation Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same
JP2003197651A (ja) 2001-12-21 2003-07-11 Sumitomo Bakelite Co Ltd ダイアタッチフィルム並びにそれを用いた半導体装置の製造方法及び半導体装置
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4690907B2 (ja) * 2006-02-22 2011-06-01 古河電気工業株式会社 レーザーダイシング用ダイシングダイボンドシート
JP2008021858A (ja) 2006-07-13 2008-01-31 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着フィルム
JP4975564B2 (ja) * 2007-08-31 2012-07-11 日東電工株式会社 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP4602450B2 (ja) * 2008-12-02 2010-12-22 日東電工株式会社 半導体装置製造用フィルム及びその製造方法
JP5456441B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP2010245191A (ja) * 2009-04-02 2010-10-28 Hitachi Chem Co Ltd フィルム状接着剤
JP5885325B2 (ja) 2009-05-29 2016-03-15 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
KR101019755B1 (ko) 2009-07-15 2011-03-08 제일모직주식회사 다이접착필름, 다이접착필름 릴 장치 및 이를 포함하는 마운팅 장치
JP6045773B2 (ja) * 2009-11-26 2016-12-14 日立化成株式会社 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置
JP5036887B1 (ja) * 2011-03-11 2012-09-26 日東電工株式会社 保護フィルム付きダイシングフィルム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP2007305680A (ja) 2006-05-09 2007-11-22 Furukawa Electric Co Ltd:The レーザーダイシング用ダイシングダイボンドシート
JP2008108828A (ja) 2006-10-24 2008-05-08 Nitto Denko Corp ダイシング・ダイボンドフィルム

Also Published As

Publication number Publication date
TW201243935A (en) 2012-11-01
US8658515B2 (en) 2014-02-25
TWI433229B (zh) 2014-04-01
JP2012190992A (ja) 2012-10-04
US20120231557A1 (en) 2012-09-13
CN102683244A (zh) 2012-09-19
JP5023225B1 (ja) 2012-09-12

Similar Documents

Publication Publication Date Title
KR101048898B1 (ko) 열경화형 접착필름, 다이싱 필름을 갖는 접착필름, 및 상기 열경화형 접착필름 또는 상기 다이싱 필름을 갖는 접착필름을 사용한 반도체 장치의 제조방법
KR102030201B1 (ko) 반도체 장치의 제조 방법 및 당해 반도체 장치의 제조 방법에 사용되는 접착 필름
KR101144415B1 (ko) 열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법
JP5174092B2 (ja) ダイシングシート付き接着フィルム及びその製造方法
JP4939574B2 (ja) 熱硬化型ダイボンドフィルム
KR101168562B1 (ko) 보호 필름이 부착된 다이싱 필름
KR102398132B1 (ko) 다이 본드 필름, 다이싱 시트가 부착된 다이 본드 필름, 반도체 장치, 및 반도체 장치의 제조 방법
JP4976481B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
KR20110101102A (ko) 다이싱·다이 본드 필름
KR20110099116A (ko) 열경화형 다이 본드 필름
KR20120028253A (ko) 다이싱?다이본드 필름
KR20120104109A (ko) 다이 본드 필름 및 그 용도
CN104946146B (zh) 芯片接合膜、带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
KR102326099B1 (ko) 다이싱 시트가 부착된 다이 본드 필름, 반도체 장치, 및 반도체 장치의 제조 방법
KR20120053968A (ko) 다이본드 필름, 다이싱?다이본드 필름, 다이본드 필름의 제조 방법 및 다이본드 필름을 갖는 반도체 장치
KR101168561B1 (ko) 반도체 장치용 필름의 제조 방법
KR20140005794A (ko) 반도체 장치용 접착제 조성물, 반도체 장치용 접착 필름, 다이싱 필름을 갖는 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP6328467B2 (ja) 熱硬化型ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置の製造方法、及び、半導体装置
JP5456712B2 (ja) 熱硬化型ダイボンドフィルム
JP5368608B2 (ja) 保護フィルム付きダイシングフィルム

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee