KR101144415B1 - 열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법 - Google Patents

열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101144415B1
KR101144415B1 KR1020110035179A KR20110035179A KR101144415B1 KR 101144415 B1 KR101144415 B1 KR 101144415B1 KR 1020110035179 A KR1020110035179 A KR 1020110035179A KR 20110035179 A KR20110035179 A KR 20110035179A KR 101144415 B1 KR101144415 B1 KR 101144415B1
Authority
KR
South Korea
Prior art keywords
die bond
bond film
film
semiconductor wafer
dicing
Prior art date
Application number
KR1020110035179A
Other languages
English (en)
Other versions
KR20110115982A (ko
Inventor
유끼 스고
슘페이 타나까
코우이치 이노우에
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20110115982A publication Critical patent/KR20110115982A/ko
Application granted granted Critical
Publication of KR101144415B1 publication Critical patent/KR101144415B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

다이 본드 필름이 인장 장력에 의해 적합하게 파단되는 열경화형 다이 본드 필름을 제공하는 것이다.
반도체 웨이퍼에 레이저광을 조사하여 개질 영역을 형성한 후, 반도체 웨이퍼를 개질 영역에서 파단함으로써 반도체 웨이퍼로부터 반도체 소자를 얻는 방법, 또는 반도체 웨이퍼의 표면에 이면까지 도달하지 않는 홈을 형성한 후, 반도체 웨이퍼의 이면 연삭을 행하여, 이면으로부터 홈을 표출시킴으로써 반도체 웨이퍼로부터 반도체 소자를 얻는 방법에 사용되는 열경화형 다이 본드 필름이며, 열경화 전의 25℃에서의 파단 신장률이 40% 초과 500% 이하인 열경화형 다이 본드 필름이다.

Description

열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법{THERMOSETTING DIE BONDING FILM, DICING?DIE BONDING FILM AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 예를 들어 반도체 칩 등의 반도체 소자를 기판이나 리드 프레임 등의 피착체 상에 접착 고정할 때에 사용되는 열경화형 다이 본드 필름에 관한 것이다. 또한 본 발명은, 당해 열경화형 다이 본드 필름과 다이싱 필름이 적층된 다이싱ㆍ다이 본드 필름에 관한 것이다. 또한, 본 발명은, 당해 다이싱ㆍ다이 본드 필름을 사용한 반도체 장치의 제조 방법에 관한 것이다.
종래, 반도체 장치의 제조 과정에 있어서 리드 프레임이나 전극 부재에의 반도체 칩의 고착에는 은 페이스트가 사용되고 있다. 이러한 고착 처리는 리드 프레임의 다이 패드 등의 위에 페이스트상 접착제를 도포 시공하고, 거기에 반도체 칩을 탑재하여 페이스트상 접착제층을 경화시켜 행한다.
그러나, 페이스트상 접착제는 그 점도 거동이나 열화 등에 의해 도포 시공량이나 도포 시공 형상 등에 큰 편차를 발생시킨다. 그 결과, 형성되는 페이스트상 접착제 두께는 불균일해지기 때문에 반도체 칩에 관한 고착 강도의 신뢰성이 부족하다. 즉, 페이스트상 접착제의 도포 시공량이 부족하면 반도체 칩과 전극 부재의 사이의 고착 강도가 낮아져, 후속의 와이어 본딩 공정에서 반도체 칩이 박리한다. 한편, 페이스트상 접착제의 도포 시공량이 지나치게 많으면 반도체 칩의 위까지 페이스트상 접착제가 유연하여 특성 불량을 일으켜 수율이나 신뢰성이 저하한다. 이러한 고착 처리에서의 문제는 반도체 칩의 대형화에 따라 특히 현저해지고 있다. 그로 인해, 페이스트상 접착제의 도포 시공량의 제어를 빈번하게 행할 필요가 있어 작업성이나 생산성에 지장을 초래한다.
이 페이스트상 접착제의 도포 시공 공정에 있어서, 페이스트상 접착제를 리드 프레임이나 형성 칩에 별도로 도포하는 방법이 있다. 그러나, 이 방법에서는 페이스트상 접착제층의 균일화가 곤란하고, 또한 페이스트상 접착제의 도포에 특수 장치나 장시간을 필요로 한다. 이로 인해, 다이싱 공정에서 반도체 웨이퍼를 접착 보유 지지함과 함께, 마운트 공정에 필요한 칩 고착용의 접착제층도 부여하는 다이싱 필름이 제안되어 있다(예를 들어, 특허문헌 1 참조).
이 다이싱 필름은 지지 기재 상에 접착제층을 박리 가능하게 형성하여 이루어지는 것이며, 그 접착제층에 의한 보유 지지 하에 반도체 웨이퍼를 다이싱한 후, 지지 기재를 연신하여 형성 칩을 접착제층과 함께 박리하고, 이것을 개별적으로 회수하여 그 접착제층을 개재하여 리드 프레임 등의 피착체에 고착시키도록 한 것이다.
다이싱 필름 상에 다이 본드 필름이 적층된 다이싱ㆍ다이 본드 필름을 사용하여, 반도체 웨이퍼를 다이 본드 필름의 보유 지지 하에서 다이싱하는 경우, 이 다이 본드 필름을 반도체 웨이퍼와 동시에 절단할 필요가 있다. 그런데, 다이아몬드 블레이드를 사용한 일반적인 다이싱 방법에 있어서는, 다이싱 시에 발생하는 열의 영향에 의한 다이 본드 필름과 다이싱 필름의 유착, 절삭 가루의 발생에 의한 반도체 칩끼리의 고착, 반도체 칩 측면에의 절삭 가루의 부착 등이 우려되기 때문에, 절단 속도를 늦출 필요가 있어 비용의 상승을 초래하고 있었다.
따라서, 최근, 반도체 웨이퍼의 표면에 홈을 형성하고, 그 후 이면 연삭을 행함으로써 개개의 반도체 칩을 얻는 방법(예를 들어, 특허문헌 2 참조, 이하, 「DBG(Dicing Before Grinding)법」이라고도 함)이나, 반도체 웨이퍼에서의 분할 예정 라인에 레이저광을 조사하여 개질 영역을 형성함으로써, 반도체 웨이퍼를 분할 예정 라인에서 용이하게 분할 가능하게 한 후, 인장 장력을 가함으로써 이 반도체 웨이퍼를 파단하여 개개의 반도체 칩을 얻는 방법(예를 들어, 특허문헌 3 및 특허문헌 4 참조, 이하 「스텔스 다이싱(등록 상표)」이라고도 함)이 제안되어 있다. 이들 방법에 따르면, 특히 반도체 웨이퍼의 두께가 얇은 경우에 칩핑 등의 불량이 발생하는 것을 저감시키는 것을 가능하게 함과 함께, 커프 폭을 종래에 비하여 좁게 하여 반도체 칩의 수율 향상을 도모할 수 있다.
다이 본드 필름의 보유 지지 하에 있어서, 상기 방법에 의해 다이 본드 필름이 부착된 개개의 반도체 칩을 얻기 위해서는, 인장 장력에 의해 다이 본드 필름을 파단할 필요가 있다. 그로 인해, 인장 장력에 의해 적합하게 파단되는 다이 본드 필름의 개발이 갈망되고 있었다.
특허문헌 5에는 DBG법이나 스텔스 다이싱에 있어서 사용되는 접착 시트이며, 25℃에서의 파단 강도가 0.1MPa 이상 10MPa 이하이고, 또한 파단 신장률이 1% 이상 40% 이하인 접착 시트가 개시되어 있다. 그러나, 특허문헌 5의 접착 시트는 파단 신장률이 40% 이하이기 때문에, 예를 들어 스텔스 다이싱에 사용하면, 인장 장력을 가하였을 때에 반도체 웨이퍼보다도 먼저 파단하게 되는 경우가 있어, 분할 예정 라인과는 다른 라인 상에서 분할되어 버릴 우려가 있다.
일본 특허 공개 소60-57642호 공보 일본 특허 공개 제2003-007649호 공보 일본 특허 공개 제2002-192370호 공보 일본 특허 공개 제2003-338467호 공보 국제 공개 제2004/109786호 팜플렛
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 그 목적은 다이 본드 필름이 인장 장력에 의해 적합하게 파단되는 열경화형 다이 본드 필름 및 다이싱ㆍ다이 본드 필름을 제공하는 데에 있다.
또한, 본 발명의 다른 목적은 다이 본드 필름을 인장 장력에 의해 적합하게 파단시킬 수 있는 반도체 장치의 제조 방법을 제공하는 데에 있다.
본원 발명자들은 상기 종래의 문제점을 해결하기 위하여, 열경화형 다이 본드 필름 및 상기 열경화형 다이 본드 필름과 다이싱 필름이 적층된 다이싱ㆍ다이 본드 필름에 대하여 검토하였다. 그 결과, 열경화 전의 25℃에서의 파단 신장률을 40% 초과 500% 이하로 함으로써, 다이 본드 필름이 인장 장력에 의해 적합하게 파단되는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 관한 열경화형 다이 본드 필름은, 반도체 웨이퍼에 레이저광을 조사하여 개질 영역을 형성한 후, 상기 반도체 웨이퍼를 상기 개질 영역에서 파단(스텔스 다이싱)함으로써 반도체 웨이퍼로부터 반도체 소자를 얻는 방법, 또는 반도체 웨이퍼의 표면에 이면까지 도달하지 않는 홈을 형성한 후, 상기 반도체 웨이퍼의 이면 연삭을 행하여, 상기 이면으로부터 상기 홈을 표출(DBG법)시킴으로써 반도체 웨이퍼로부터 반도체 소자를 얻는 방법에 사용되는 열경화형 다이 본드 필름이며, 열경화 전의 25℃에서의 파단 신장률이 40% 초과 500% 이하인 것을 특징으로 한다.
스텔스 다이싱 또는 DBG법에 의해 반도체 웨이퍼로부터 반도체 소자(예를 들어, 반도체 칩)를 얻을 때에는, 열경화형 다이 본드 필름에 인장 장력을 가하여 열경화형 다이 본드 필름을 파단시킨다. 상기 구성에 따르면, 열경화 전의 25℃에서의 파단 신장률이 40%보다 크기 때문에, 용이하게 파단되는 것을 방지하여 취급성을 향상시킬 수 있다. 또한, 상기 파단 신장률이 500% 이하이기 때문에, 확장시켰을 때에 과도하게 신장되는 것을 방지하여 적절하게 파단시킬 수 있다. 이와 같이, 상기 구성에 따르면, 열경화 전의 25℃에서의 파단 신장률이 40% 초과 500% 이하이기 때문에, 스텔스 다이싱 또는 DBG법에 의해 반도체 웨이퍼로부터 반도체 소자를 얻을 때에, 다이 본드 필름을 인장 장력에 의해 적합하게 파단시킬 수 있다. 특히, 열경화 전의 25℃에서의 파단 신장률이 40%보다 크기 때문에, 스텔스 다이싱에 의해 반도체 웨이퍼로부터 반도체 소자를 얻을 때에, 다이 본드 필름과 반도체 웨이퍼를 동시에 파단시키는 것이 가능하게 되어, 다이 본드 필름과 반도체 웨이퍼를 분할 예정 라인에서 확실하게 파단시킬 수 있다.
상기 구성에 있어서는, 열경화 전의 동적 점탄성 측정에 의한 0℃, 10Hz에서의 인장 저장 탄성률(a)과, 25℃, 10Hz에서의 인장 저장 탄성률(b)의 비(b/a)는 0.15 내지 1인 것이 바람직하다. 다이 본드 필름에 인장 장력을 가하여 다이 본드 필름을 파단시킬 때, 종래에 있어서는 -20 내지 0℃와 같은 저온의 상태에서 행해졌다. 그러나, 다이 본드 필름이 저온의 상태가 될 때까지 인장 장력을 가할 수 없어, 제조 효율이 저하된다고 하는 문제가 있었다. 또한, 실온에서부터 크게 이격된 저온에서 인장 장력을 가하고 있기 때문에, 장치 능력이나 외적 환경에 의해 인장 장력을 가할 때의 온도가 상기의 저온 상태로부터 벗어나게 된다고 하는 문제가 있었다. 그로 인해, 실온 부근의 온도 조건(예를 들어, 0 내지 25℃)에서 다이 본드 필름을 파단시키고자 하는 요청이 있다. 상기 구성에 따르면, 상기 비(b/a)를 0.15 내지 1로 함으로써, 이 O 내지 25℃의 온도 영역에 있어서 안정하게 열경화형 다이 본드 필름을 파단시키는 것이 가능하게 된다. 그 결과, 제조 효율을 향상시킬 수 있다.
상기 구성에 있어서는, 열경화 전의 동적 점탄성 측정에 의한 0℃, 10Hz에서의 인장 저장 탄성률이 2500MPa 내지 5000MPa인 것이 바람직하다. 열경화 전의 동적 점탄성 측정에 의한 0℃, 10Hz에서의 인장 저장 탄성률을 2500MPa 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시의 파단성이 양호해진다. 한편, 열경화 전의 동적 점탄성 측정에 의한 0℃, 10Hz에서의 인장 저장 탄성률을 5000MPa 이하로 함으로써, 다이 본드 필름의 웨이퍼 라미네이트성이 향상된다.
상기 구성에 있어서는, 열경화 전의 동적 점탄성 측정에 의한 25℃, 10Hz에서의 인장 저장 탄성률이 700MPa 내지 2500MPa인 것이 바람직하다. 열경화 전의 동적 점탄성 측정에 의한 25℃, 10Hz에서의 인장 저장 탄성률을 700MPa 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시의 파단성이 보다 양호해진다. 한편, 열경화 전의 동적 점탄성 측정에 의한 25℃, 10Hz에서의 인장 저장 탄성률을 2500MPa 이하로 함으로써, 다이 본드 필름의 웨이퍼 라미네이트성이 보다 향상된다.
상기 구성에 있어서는, 열경화 전의 유리 전이 온도가 25 내지 60℃인 것이 바람직하다. 열경화 전의 유리 전이 온도를 25 내지 60℃로 함으로써, 양호하게 웨이퍼를 라미네이트하는 것이 가능하게 된다.
상기 구성에 있어서는, 열경화 전의 동적 점탄성 측정에 의한 -20℃, 10Hz에서의 인장 저장 탄성률이 2000MPa 내지 4000MPa인 것이 바람직하다. 열경화 전의 동적 점탄성 측정에 의한 -20℃, 10Hz에서의 인장 저장 탄성률을 2000MPa 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시의 파단성이 양호해진다. 한편, 4000MPa 이하로 함으로써, 다이 본드 필름의 웨이퍼 라미네이트성이 향상된다.
상기 구성에 있어서는, 열경화 전의 25℃, 10Hz에서의 동적 점탄성 측정에 의한 손실 탄성률이 400MPa 내지 1000MPa인 것이 바람직하다. 경화 전의 25℃, 10Hz에서의 동적 점탄성 측정에 의한 손실 탄성률을 400MPa 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시의 파단성이 양호해진다. 한편, 1000MPa 이하로 함으로써, 다이 본드 필름의 웨이퍼 라미네이트성이 향상된다.
상기 구성에 있어서는 에폭시 수지, 페놀 수지 및 아크릴 수지를 함유하고, 상기 에폭시 수지와 상기 페놀 수지의 합계 중량을 X로 하고, 상기 아크릴 수지의 중량을 Y로 하였을 때, X/(X+Y)가 0.3 이상 0.9 미만인 것이 바람직하다. 에폭시 수지 및 페놀 수지는 함유량이 많아짐에 따라서 파단되기 쉬워지는 한편, 반도체 웨이퍼에의 접착성이 저하한다. 또한, 아크릴 수지는 함유량이 많아짐에 따라서 접합 시나 핸들링 시에 다이 본드 필름이 갈라지기 어려워져 작업성이 양호해지는 한편, 파단되기 어려워진다. 따라서, X/(X+Y)를 0.3 이상으로 함으로써, 스텔스 다이싱에 의해 반도체 웨이퍼로부터 반도체 소자를 얻을 때에, 다이 본드 필름과 반도체 웨이퍼를 동시에 파단하는 것이 보다 용이해진다. 또한, X/(X+Y)를 0.9 미만으로 함으로써 작업성을 양호하게 할 수 있다.
또한, 본 발명에 관한 다이싱ㆍ다이 본드 필름은, 상기의 과제를 해결하기 위하여, 상기에 기재된 열경화형 다이 본드 필름이, 기재 상에 점착제층이 적층된 다이싱 필름 상에 적층되어 있는 것을 특징으로 한다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은, 상기에 기재된 다이싱ㆍ다이 본드 필름을 사용한 반도체 장치의 제조 방법이며, 반도체 웨이퍼의 분할 예정 라인에 레이저광을 조사하여 상기 분할 예정 라인 상에 개질 영역을 형성하는 공정과, 개질 영역 형성 후의 반도체 웨이퍼를 상기 다이싱ㆍ다이 본드 필름에 접합하는 공정과, 0 내지 25℃의 조건 하에서, 상기 다이싱ㆍ다이 본드 필름에 익스팬드 속도 100 내지 400mm/초, 익스팬드량 6 내지 12%가 되도록 인장 장력을 가함으로써, 상기 반도체 웨이퍼와 상기 다이싱ㆍ다이 본드 필름을 구성하는 다이 본드 필름을 상기 분할 예정 라인에서 파단하여 반도체 소자를 형성하는 공정과, 상기 반도체 소자를 상기 다이 본드 필름과 함께 픽업하는 공정과, 픽업한 상기 반도체 소자를, 상기 다이 본드 필름을 개재하여 피착체에 다이 본드하는 공정을 갖는 것을 특징으로 한다.
상기 구성에 따르면, 0 내지 25℃의 조건 하에서, 상기 다이싱ㆍ다이 본드 필름에 익스팬드 속도 100 내지 400mm/초, 익스팬드량 6 내지 12%가 되도록 인장 장력을 가함으로써, 상기 반도체 웨이퍼와 상기 다이싱ㆍ다이 본드 필름을 구성하는 다이 본드 필름을 상기 분할 예정 라인에서 파단하여 반도체 소자를 형성한다. 다이싱ㆍ다이 본드 필름을 저온의 상태(0℃ 미만)로 할 필요가 없기 때문에, 개질 영역 형성 후의 반도체 웨이퍼를 다이싱ㆍ다이 본드 필름에 접합한 후, 즉시 인장 장력을 가하여 반도체 웨이퍼와 다이 본드 필름을 분할 예정 라인에서 파단하여 반도체 소자를 형성할 수 있다. 그 결과, 제조 효율을 향상시킬 수 있다. 또한, 실온 부근의 온도인 0 내지 25℃의 조건 하에서 인장 장력을 가하기 때문에, 장치 능력이나 외적 환경에 의해 인장 장력을 가할 때의 온도가 0 내지 25℃로부터 벗어나게 된다고 하는 일이 일어나기 어렵다. 그 결과, 수율의 향상을 도모할 수 있다.
또한, 상기 구성에 따르면, 익스팬드 속도가 100mm/초 이상이기 때문에, 반도체 웨이퍼와 다이 본드 필름을 대략 동시에 용이하게 파단할 수 있다. 또한, 익스팬드 속도가 400mm/초 이하이기 때문에, 다이싱 필름이 파단되는 것을 방지할 수 있다.
또한, 상기 구성에 따르면, 익스팬드량이 6% 이상이기 때문에, 반도체 웨이퍼 및 다이 본드 필름의 파단을 용이하게 할 수 있다. 또한, 익스팬드량이 12% 이하이기 때문에, 다이싱 필름이 파단되는 것을 방지할 수 있다.
또한, 본 발명에 관한 반도체 장치의 제조 방법은, 상기에 기재된 다이싱ㆍ다이 본드 필름을 사용한 반도체 장치의 제조 방법이며, 반도체 웨이퍼의 표면에 이면까지 도달하지 않는 홈을 형성하는 공정과, 상기 반도체 웨이퍼의 이면 연삭을 행하여, 상기 이면으로부터 상기 홈을 표출시키는 공정과, 상기 이면으로부터 상기 홈이 표출된 상기 반도체 웨이퍼를, 상기 다이싱ㆍ다이 본드 필름에 접합하는 공정과, 0 내지 25℃의 조건 하에서, 상기 다이싱ㆍ다이 본드 필름에 익스팬드 속도 100 내지 400mm/초, 익스팬드량 6 내지 12%가 되도록 인장 장력을 가함으로써, 상기 다이싱ㆍ다이 본드 필름을 구성하는 다이 본드 필름을 파단하여 반도체 소자를 형성하는 공정과, 상기 반도체 소자를 상기 다이 본드 필름과 함께 픽업하는 공정과, 픽업한 상기 반도체 소자를, 상기 다이 본드 필름을 개재하여 피착체에 다이 본드하는 공정을 갖는 것을 특징으로 한다.
상기 구성에 따르면, 0 내지 25℃의 조건 하에서, 상기 다이싱ㆍ다이 본드 필름에 익스팬드 속도 100 내지 400mm/초, 익스팬드량 6 내지 12%가 되도록 인장 장력을 가함으로써, 다이싱ㆍ다이 본드 필름을 구성하는 다이 본드 필름을 파단하여 반도체 소자를 형성한다. 다이싱ㆍ다이 본드 필름을 저온의 상태(0℃ 미만)로 할 필요가 없기 때문에, 홈이 표출된 후의 반도체 웨이퍼를 다이싱ㆍ다이 본드 필름에 접합한 후, 즉시 인장 장력을 가하여 다이 본드 필름을 파단하여 반도체 소자를 형성할 수 있다. 그 결과, 제조 효율을 향상시킬 수 있다. 또한, 실온 부근의 온도인 0 내지 25℃의 조건 하에서 인장 장력을 가하기 때문에, 장치 능력이나 외적 환경에 의해 인장 장력을 가할 때의 온도가 0 내지 25℃로부터 벗어나게 된다고 하는 일이 일어나기 어렵다. 그 결과, 수율의 향상을 도모할 수 있다.
또한, 상기 구성에 따르면, 익스팬드 속도가 100mm/초 이상이기 때문에, 다이 본드 필름을 용이하게 파단할 수 있다. 또한, 익스팬드 속도가 400mm/초 이하이기 때문에, 다이싱 필름이 파단되는 것을 방지할 수 있다.
또한, 상기 구성에 따르면, 익스팬드량이 6% 이상이기 때문에, 다이 본드 필름의 파단을 용이하게 할 수 있다. 또한, 익스팬드량이 12% 이하이기 때문에, 다이싱 필름이 파단되는 것을 방지할 수 있다.
도 1은 본 발명의 하나의 실시 형태에 관한 다이싱ㆍ다이 본드 필름을 도시하는 단면 모식도.
도 2는 본 발명의 다른 실시 형태에 관한 다이싱ㆍ다이 본드 필름을 도시하는 단면 모식도.
도 3은 본 실시 형태에 관한 반도체 장치의 하나의 제조 방법을 설명하기 위한 단면 모식도.
도 4는 본 실시 형태에 관한 반도체 장치의 하나의 제조 방법을 설명하기 위한 단면 모식도.
도 5의 (a), (b)는 본 실시 형태에 관한 반도체 장치의 하나의 제조 방법을 설명하기 위한 단면 모식도.
도 6은 본 실시 형태에 관한 반도체 장치의 하나의 제조 방법을 설명하기 위한 단면 모식도.
도 7의 (a) 및 (b)는 본 실시 형태에 관한 반도체 장치의 다른 제조 방법을 설명하기 위한 단면 모식도.
도 8은 본 실시 형태에 관한 반도체 장치의 다른 제조 방법을 설명하기 위한 단면 모식도.
(다이싱ㆍ다이 본드 필름)
본 발명의 다이싱ㆍ다이 본드 필름에 대하여 이하에 설명한다. 도 1은 본 발명의 하나의 실시 형태에 관한 다이싱ㆍ다이 본드 필름을 도시하는 단면 모식도이다. 도 2는 본 발명의 다른 실시 형태에 관한 다이싱ㆍ다이 본드 필름을 도시하는 단면 모식도이다.
도 1에 도시한 바와 같이, 다이싱ㆍ다이 본드 필름(10)은 다이싱 필름(11) 상에 다이 본드 필름(3)이 적층된 구성을 갖는다. 다이싱 필름(11)은 기재(1) 상에 점착제층(2)을 적층하여 구성되어 있고, 다이 본드 필름(3)은 그 점착제층(2) 상에 형성되어 있다. 또한 본 발명은, 도 2에 도시하는 다이싱ㆍ다이 본드 필름(12)과 같이, 반도체 웨이퍼 부착 부분에만 다이 본드 필름(3')을 형성한 구성이어도 된다.
상기 기재(1)는 자외선 투과성을 갖는 것이 바람직하며, 다이싱ㆍ다이 본드 필름(10, 12)의 강도 모체가 되는 것이다. 예를 들어, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프롤렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스테르 (랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카르보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드 (종이), 유리, 유리 섬유, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다.
또한 기재(1)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은 비연신으로 사용하여도 되고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용하여도 된다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 따르면, 다이싱 후에 그 기재(1)를 열수축시킴으로써 점착제층(2)과 다이 본드 필름(3, 3')의 접착 면적을 저하시켜, 반도체 칩(반도체 소자)의 회수의 용이화를 도모할 수 있다.
기재(1)의 표면은 인접하는 층과의 밀착성, 보유 지지성 등을 높이기 위하여, 관용의 표면 처리, 예를 들어 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(예를 들어, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다. 상기 기재(1)는 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라 수종을 블렌드한 것을 사용할 수 있다. 또한, 기재(1)에는 대전 방지능을 부여하기 위하여, 상기의 기재(1) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30 내지 500Å 정도인 도전성 물질의 증착층을 형성할 수 있다. 기재(1)는 단층 혹은 2종 이상의 복층이어도 된다.
기재(1)의 두께는 특별히 제한되지 않고 적절하게 결정할 수 있지만, 일반적으로는 5 내지 200㎛ 정도이다.
상기 점착제층(2)은 자외선 경화형 점착제를 포함하여 구성되어 있다. 자외선 경화형 점착제는, 자외선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있고, 도 2에 도시하는 점착제층(2)의 반도체 웨이퍼 부착 부분에 대응하는 부분(2a)만을 자외선 조사함으로써 다른 부분(2b)과의 점착력의 차를 형성할 수 있다.
또한, 도 2에 도시하는 다이 본드 필름(3')에 맞추어 자외선 경화형의 점착제층(2)을 경화시킴으로써, 점착력이 현저하게 저하된 상기 부분(2a)을 용이하게 형성할 수 있다. 경화하여 점착력이 저하된 상기 부분(2a)에 다이 본드 필름(3')이 부착되기 때문에, 점착제층(2)의 상기 부분(2a)과 다이 본드 필름(3')과의 계면은 픽업 시에 용이하게 박리되는 성질을 갖는다. 한편, 자외선을 조사하지 않은 부분은 충분한 점착력을 갖고 있어 상기 부분(2b)을 형성한다.
전술한 바와 같이, 도 1에 도시하는 다이싱ㆍ다이 본드 필름(10)의 점착제층(2)에 있어서, 미경화의 자외선 경화형 점착제에 의해 형성되어 있는 상기 부분(2b)은 다이 본드 필름(3)과 점착하여, 다이싱할 때의 보유 지지력을 확보할 수 있다. 이와 같이 자외선 경화형 점착제는, 반도체 칩을 기판 등의 접착체에 다이 본드하기 위한 다이 본드 필름(3)을 접착ㆍ박리의 균형이 있게 지지할 수 있다. 도 2에 도시하는 다이싱ㆍ다이 본드 필름(12)의 점착제층(2)에 있어서는, 상기 부분(2b)이 웨이퍼 링을 고정할 수 있다.
상기 자외선 경화형 점착제는 탄소-탄소 이중 결합 등의 자외선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별히 제한없이 사용할 수 있다. 자외선 경화형 점착제로서는, 예를 들어 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 자외선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 자외선 경화형 점착제를 예시할 수 있다.
상기 감압성 접착제로서는 반도체 웨이퍼나 유리 등의 오염이 꺼려지는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는, 예를 들어 (메트)아크릴산 알킬에스테르(예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메트)아크릴산 시클로알킬에스테르(예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등) 중 1종 또는 2종 이상을 단량체 성분으로서 사용한 아크릴계 중합체 등을 들 수 있다. 또한, (메트)아크릴산 에스테르란 아크릴산 에스테르 및/또는 메타크릴산 에스테르를 말하며, 본 발명의 (메트)란 모두 동일한 의미이다.
상기 아크릴계 중합체는 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라 상기 (메트)아크릴산 알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함할 수도 있다. 이러한 단량체 성분으로서, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 무수 말레산, 무수 이타콘산 등의 산 무수물 단량체; (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은 1종 또는 2종 이상을 사용할 수 있다. 이들 공중합 가능한 단량체의 사용량은 전체 단량체 성분의 40중량％ 이하가 바람직하다.
또한, 상기 아크릴계 중합체는 가교시키기 위하여 다관능성 단량체 등도 필요에 따라 공중합용 단량체 성분으로서 포함할 수 있다. 이러한 다관능성 단량체로서, 예를 들어 헥산디올 디(메트)아크릴레이트, (폴리)에틸렌글리콜 디(메트)아크릴레이트, (폴리)프로필렌글리콜 디(메트)아크릴레이트, 네오펜틸글리콜 디(메트)아크릴레이트, 펜타에리트리톨 디(메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시 (메트)아크릴레이트, 폴리에스테르 (메트)아크릴레이트, 우레탄 (메트)아크릴레이트 등을 들 수 있다. 이들 다관능성 단량체도 1종 또는 2종 이상을 사용할 수 있다. 다관능성 단량체의 사용량은 점착 특성 등의 점에서, 전체 단량체 성분의 30중량％ 이하가 바람직하다.
상기 아크릴계 중합체는 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합에 제공함으로써 얻어진다. 중합은 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로 행할 수도 있다. 청정한 피착체에의 오염 방지 등의 점에서 저분자량 물질의 함유량이 작은 것이 바람직하다. 이러한 점에서 아크릴계 중합체의 수 평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도이다.
또한, 상기 점착제에는 베이스 중합체인 아크릴계 중합체 등의 수 평균 분자량을 높이기 위하여, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은 가교해야 할 베이스 중합체와의 균형에 의해, 나아가 점착제로서의 사용 용도에 의해 적절히 결정된다. 일반적으로는 상기 베이스 중합체 100중량부에 대하여 5중량부 이하가 바람직하다. 또한, 하한값으로서는 0.1중량부 이상인 것이 바람직하다. 또한, 점착제에는 필요에 따라, 상기 성분 외에 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용하여도 된다.
배합하는 상기 자외선 경화성의 단량체 성분으로서는, 예를 들어 우레탄 올리고머, 우레탄 (메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 테트라메틸올메탄 테트라(메트)아크릴레이트, 펜타에리트리톨 트리(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 디펜타에리트리톨 모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 1,4-부탄디올 디(메트)아크릴레이트 등을 들 수 있다. 또한 자외선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카르보네이트계, 폴리부타디엔계 등 여러가지의 올리고머를 들 수 있고, 그 분자량이 100 내지 30000 정도의 범위인 것이 적당하다. 자외선 경화성의 단량체 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라 점착제층의 점착력을 저하할 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 5 내지 500중량부, 바람직하게는 70 내지 150중량부 정도이다.
또한, 자외선 경화형 점착제로서는, 상기 설명한 첨가형의 자외선 경화형 점착제 외에, 베이스 중합체로서 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 사용한 내재형의 자외선 경화형 점착제를 들 수 있다. 내재형의 자외선 경화형 점착제는, 저분자량 성분인 올리고머 성분 등을 함유할 필요가 없거나, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 내를 이동하지 않고, 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이러한 베이스 중합체로서는 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로서는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계가 용이하다. 예를 들어, 미리 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 자외선 경화성을 유지한 채 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이성으로부터 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 조합이면, 관능기는 아크릴계 중합체와 상기 화합물의 어느 측에 있어도 되지만, 상기의 바람직한 조합에서는 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들어 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는, 상기 예시한 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜 모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 자외선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 자외선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 자외선 경화성의 올리고머 성분 등은, 통상 베이스 중합체 100중량부에 대하여 30중량부의 범위 내이며, 바람직하게는 0 내지 10중량부의 범위이다.
상기 자외선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합 개시제를 함유시킨다. 광중합 개시제로서는, 예를 들어 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2- 메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화 케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100중량부에 대하여, 예를 들어 0.05 내지 20중량부 정도이다.
또한 자외선 경화형 점착제로서는, 예를 들어 일본 특허 공개 소60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 점착제층(2)에 상기 부분(2a)을 형성하는 방법으로서는, 기재(1)에 자외선 경화형의 점착제층(2)을 형성한 후, 상기 부분(2a)에 부분적으로 자외선을 조사하여 경화시키는 방법을 들 수 있다. 부분적인 자외선 조사는, 반도체 웨이퍼 부착 부분(3a) 이외의 부분(3b) 등에 대응하는 패턴을 형성한 포토마스크를 통하여 행할 수 있다. 또한, 스폿적으로 자외선을 조사하여 경화시키는 방법 등을 들 수 있다. 자외선 경화형의 점착제층(2)의 형성은, 세퍼레이터 상에 형성한 것을 기재(1) 상에 전사함으로써 행할 수 있다. 부분적인 자외선 경화는 세퍼레이터 상에 형성한 자외선 경화형의 점착제층(2)에 행할 수도 있다.
다이싱ㆍ다이 본드 필름(10)의 점착제층(2)에 있어서는, (상기 부분(2a)의 점착력) < (그 밖의 부분(2b)의 점착력)이 되도록 점착제층(2)의 일부를 자외선 조사하여도 된다. 즉, 기재(1)의 적어도 편면의, 반도체 웨이퍼 부착 부분(3a)에 대응하는 부분 이외의 부분의 전부 또는 일부가 차광된 것을 사용하여, 이것에 자외선 경화형의 점착제층(2)을 형성한 후에 자외선을 조사하여, 반도체 웨이퍼 부착 부분(3a)에 대응하는 부분을 경화시켜 점착력을 저하시킨 상기 부분(2a)을 형성할 수 있다. 차광 재료로서는, 지지 필름 상에서 포토마스크가 될 수 있는 것을 인쇄나 증착 등에 의해 제작할 수 있다. 이에 의해, 효율적으로 본 발명의 다이싱ㆍ다이 본드 필름(10)을 제조 가능하다.
점착제층(2)의 두께는 특별히 한정되지 않지만, 칩 절단면의 절결 방지나 접착층의 고정 보유 지지의 양립성 등의 점에서 1 내지 50㎛ 정도가 바람직하고, 보다 바람직하게는 2 내지 30㎛, 더욱 바람직하게는 5 내지 25㎛이다.
다이싱 필름(11)의 반도체 웨이퍼 부착 부분에 대응하는 부분(2a)의 익스팬드 시의 25℃에서의 인장 강도는 15 내지 80N인 것이 바람직하고, 20 내지 70N인 것이 보다 바람직하다. 상기 인장 강도는 시료의 폭 25mm, 척간 거리 100mm, 인장 속도 300mm/분에서의 10% 연장 시의 강도이다. 또한, 다이싱 필름(11)의 반도체 웨이퍼 부착 부분에 대응하는 부분(2a)의 익스팬드 시의 25℃에서의 항복점 신도는 80% 이상인 것이 바람직하고, 85% 이상인 것이 보다 바람직하다. 상기 항복점 신도는 시료의 폭 10mm, 척간 거리 50mm, 인장 속도 300mm/분에서 측정하였을 때에 얻어지는 응력-왜곡 곡선의 항복점에서의 신장률이다. 다이싱 필름(11)의 25℃에서의 인장 강도 및 항복점 신도를 상기 수 범위 내로 함으로써, 다이싱ㆍ다이 본드 필름(12)에 인장 장력을 가하여 다이 본드 필름(3, 3')을 파단하는 공정(후술하는 칩 형성 공정)에 있어서, 다이싱 필름(11)을 파단시키지 않도록 할 수 있다.
다이 본드 필름(3, 3')은 열경화 전의 25℃에서의 파단 신장률이 40% 초과 500% 이하이다. 상기 파단 신장률이 40% 초과 500% 이하이기 때문에, 다이싱ㆍ다이 본드 필름(12)에 인장 장력을 가하여 다이 본드 필름(3, 3')을 파단하는 공정(후술하는 칩 형성 공정)에 있어서, 다이 본드 필름(3, 3')을 인장 장력에 의해 적합하게 파단할 수 있다. 특히, 열경화 전의 25℃에서의 파단 신장률이 40%보다 크기 때문에, 스텔스 다이싱에 의해 반도체 웨이퍼(4)로부터 반도체 칩(5)을 얻을 때에, 다이싱ㆍ다이 본드 필름(12)에 인장 장력을 가하면, 다이 본드 필름(3, 3')과 반도체 웨이퍼(4)를 동시에 파단하는 것이 가능하게 되고, 다이 본드 필름(3, 3')과 반도체 웨이퍼(4)를 분할 예정 라인(4L)에서 확실하게 파단할 수 있다. 상기 파단 신장률은 43% 초과 500% 이하인 것이 바람직하고, 60% 초과 450% 이하인 것이 보다 바람직하다. 또한, 다이 본드 필름(3, 3')이 긴 경우, 상기 파단 신장률은 흐름 방향(MD) 또는 폭 방향(TD) 중 적어도 일 방향에 있어서, 상기 수치 범위를 만족하면 된다.
다이 본드 필름(3, 3')은 열경화 전의 동적 점탄성 측정에 의한 0℃, 10Hz에서의 인장 저장 탄성률(a)과, 25℃, 10Hz에서의 인장 저장 탄성률(b)의 비(b/a)가 0.15 내지 1인 것이 바람직하고, 0.18 내지 0.95인 것이 보다 바람직하고, 0.2 내지 0.9인 것이 더욱 바람직하다. 다이 본드 필름(3, 3')에 인장 장력을 가하여 다이 본드 필름(3, 3')을 파단시킬 때, 종래에 있어서는 -20 내지 0℃와 같은 저온의 상태에서 행해지고 있다. 그러나, 다이 본드 필름(3, 3')이 저온의 상태가 될 때까지 인장 장력을 가할 수 없어, 제조 효율이 저하한다고 하는 문제가 있었다. 또한, 실온에서 크게 멀어진 저온으로 되어 있기 때문에, 장치 능력이나 외적 환경에 의해 설정 온도가 상기의 저온 상태로부터 벗어나게 된다고 하는 문제가 있었다. 그로 인해, 실온 부근의 온도 조건(예를 들어, 0 내지 25℃)에서 행하고자 하는 요청이 있다. 따라서, 상기 비(b/a)를 0.15 내지 1로 함으로써, 이 0 내지 25℃의 온도 영역에 있어서 안정하게 다이 본드 필름(3, 3')을 파단하는 것이 가능하게 된다. 그 결과, 제조 효율을 향상시킬 수 있다.
다이 본드 필름(3, 3')은 열경화 전의 동적 점탄성 측정에 의한 0℃, 10Hz에서의 인장 저장 탄성률이 2500MPa 내지 5000MPa인 것이 바람직하고, 2550MPa 내지 4000MPa인 것이 보다 바람직하고, 2600MPa 내지 3800MPa인 것이 더욱 바람직하다. 열경화 전의 동적 점탄성 측정에 의한 0℃, 10Hz에서의 인장 저장 탄성률을 2500MPa 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시의 파단성이 양호해진다. 한편, 열경화 전의 동적 점탄성 측정에 의한 0℃, 10Hz에서의 인장 저장 탄성률을 5000MPa 이하로 함으로써, 다이 본드 필름의 웨이퍼 라미네이트성이 향상된다.
다이 본드 필름(3, 3')은 열경화 전의 동적 점탄성 측정에 의한 25℃, 10Hz에서의 인장 저장 탄성률이 700MPa 내지 2500MPa인 것이 바람직하고, 800MPa 내지 2400MPa인 것이 보다 바람직하고, 900MPa 내지 2300MPa인 것이 더욱 바람직하다. 열경화 전의 동적 점탄성 측정에 의한 25℃, 10Hz에서의 인장 저장 탄성률을 700MPa 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시의 파단성이 보다 양호해진다. 한편, 열경화 전의 동적 점탄성 측정에 의한 25℃, 10Hz에서의 인장 저장 탄성률을 2500MPa 이하로 함으로써 다이 본드 필름의 웨이퍼 라미네이트성이 보다 향상된다.
다이 본드 필름(3, 3')은 열경화 전의 동적 점탄성 측정에 의한 -20℃, 10Hz에서의 인장 저장 탄성률이 2000MPa 내지 4000MPa인 것이 바람직하고, 2500MPa 내지 3800MPa인 것이 보다 바람직하고, 2800MPa 내지 3600MPa인 것이 더욱 바람직하다. 열경화 전의 동적 점탄성 측정에 의한 -20℃, 10Hz에서의 인장 저장 탄성률을2000MPa 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시의 파단성이 양호해진다. 한편, 4000MPa 이하로 함으로써, 다이 본드 필름의 웨이퍼 라미네이트성이 향상된다. 동적 점탄성 측정에 의한 인장 저장 탄성률은, 척간 거리 20mm, 폭 5mm, 두께 400㎛의 시료에 대하여, 동적 점탄성 측정 장치(RSA(III), 레오메트릭 사이언티픽사제)를 사용하여 승온 속도 5℃/분의 조건 하에서 얻어지는 값이다.
다이 본드 필름(3, 3')은 열경화 전의 25℃, 10Hz에서의 동적 점탄성 측정에 의한 손실 탄성률이 400MPa 내지 1000MPa인 것이 바람직하고, 450MPa 내지 950MPa인 것이 보다 바람직하고, 500MPa 내지 900MPa인 것이 더욱 바람직하다. 경화 전의 25℃, 10Hz에서의 동적 점탄성 측정에 의한 손실 탄성률을 400MPa 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시의 파단성이 양호해진다. 한편, 1000MPa 이하로 함으로써, 다이 본드 필름의 웨이퍼 라미네이트성이 향상된다. 동적 점탄성 측정에 의한 손실 탄성률은 척간 거리 20mm, 폭 5mm, 두께 400㎛의 시료에 대하여, 동적 점탄성 측정 장치(RSA(III), 레오메트릭 사이언티픽사제)를 사용하여 승온 속도 5℃/분의 조건 하에서 얻어지는 값이다.
또한, 다이 본드 필름(3, 3')은 열경화 전의 동적 점탄성 측정에 의한 0℃, 900Hz에서의 인장 저장 탄성률(c)과, 25℃, 10Hz에서의 인장 저장 탄성률(d)의 비(c/d)가 0.72 내지 0.85인 것이 바람직하다. 상기 비(c/d)를 0.72 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시에 취화하기 쉬워져 파단성이 향상된다. 또한, 상기 비(c/d)를 0.85 이하로 함으로써, 다이 본드 필름의 웨이퍼 라미네이트성이 향상된다.
다이 본드 필름(3, 3')은, 열경화 전의 동적 점탄성 측정에 의한 0℃, 900Hz에서의 인장 저장 탄성률이 5000MPa 내지 6800MPa인 것이 바람직하고, 5100MPa 내지 6700MPa인 것이 보다 바람직하고, 5200MPa 내지 6600MPa인 것이 더욱 바람직하다. 열경화 전의 동적 점탄성 측정에 의한 0℃, 900Hz에서의 인장 저장 탄성률을 5000MPa 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시에 취화하기 쉬워져 파단성이 향상된다. 한편, 열경화 전의 동적 점탄성 측정에 의한 0℃, 900Hz에서의 인장 저장 탄성률을 6800MPa 이하로 함으로써, 다이 본드 필름의 웨이퍼 라미네이트성이 향상된다.
다이 본드 필름(3, 3')은 열경화 전의 동적 점탄성 측정에 의한 25℃, 900Hz에서의 인장 저장 탄성률이 3000MPa 내지 5500MPa인 것이 바람직하고, 3600MPa 내지 5450MPa인 것이 보다 바람직하고, 4000MPa 내지 5400MPa인 것이 더욱 바람직하다. 열경화 전의 동적 점탄성 측정에 의한 25℃, 900Hz에서의 인장 저장 탄성률을3000MPa 이상으로 함으로써, 다이 본드 필름의 결정화도가 향상되고, 익스팬드 시에 취화하기 쉬워져 파단성이 향상된다. 한편, 열경화 전의 동적 점탄성 측정에 의한 25℃, 900Hz에서의 인장 저장 탄성률을 5500MPa 이하로 함으로써, 다이 본드 필름의 웨이퍼 라미네이트성이 향상된다.
다이 본드 필름의 적층 구조는 특별히 한정되지 않고, 예를 들어 다이 본드 필름(3, 3')(도 1, 도 2 참조)과 같이 접착제층의 단층만으로 이루어지는 것 또는, 코어 재료의 편면 또는 양면에 접착제층을 형성한 다층 구조의 것 등을 들 수 있다. 상기 코어 재료로서는 필름(예를 들어 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카르보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다. 다이 본드 필름이 다층 구조의 것인 경우, 다층 구조의 다이 본드 필름 전체적으로 상기 파단 신장률, 상기 인장 저장 탄성률 및 상기 손실 탄성률 등이 상기 수치 범위 내이면 된다.
상기 다이 본드 필름(3, 3')을 구성하는 접착제 조성물로서는, 열가소성 수지와 열경화성 수지를 병용한 것을 들 수 있다.
상기 열경화성 수지로서는 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 특히, 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정 되지 않고, 예를 들어 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루올렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 2관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 사용된다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 수산기가 0.5 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 에폭시 수지 경화물의 특성이 열화하기 쉬워지기 때문이다.
상기 열가소성 수지로서는 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 이들 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높아 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는 특별히 한정되는 것이 아니며, 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 혹은 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르 중 1종 또는 2종 이상을 성분으로 하는 중합체(아크릴 공중합체) 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 도데실기 등을 들 수 있다.
상기 아크릴 수지 중에서도 응집 방향 상의 이유에서 아크릴 공중합체가 특히 바람직하다. 상기 아크릴 공중합체로서는, 예를 들어 아크릴산 에틸과 메틸메타크릴레이트의 공중합체, 아크릴산과 아크릴로니트릴의 공중합체, 아크릴산 부틸과 아크릴로니트릴의 공중합체를 들 수 있다.
상기 아크릴 수지의 유리 전이 온도(Tg)는 -30℃ 이상 30℃ 이하가 바람직하고, -20℃ 이상 15℃가 보다 바람직하다. 상기 아크릴 수지의 유리 전이 온도를 -30℃ 이상으로 함으로써 다이 본드 필름이 단단해져 파단성이 향상되고, 30℃ 이하로 함으로써 저온에서의 웨이퍼 라미네이트성이 향상된다. 유리 전이 온도가 -30℃ 이상 30℃ 이하인 아크릴 수지로서는, 예를 들어 나가세 켐텍스(주)제: SG-708-6(유리 전이 온도: 6℃), SG-790(유리 전이 온도: -25℃), WS-023(유리 전이 온도: -5℃), SG-80H(유리 전이 온도: 7.5℃), SG-P3(유리 전이 온도: 15℃)을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는, 특별히 한정되는 것이 아니며, 예를 들어, 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 단량체, 무수 말레산 혹은 무수 이타콘산 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미도-2-메틸프로판술폰산, (메트)아크릴아미도프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 단량체, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다.
상기 열경화성 수지의 배합 비율로서는, 소정 조건 하에서 가열하였을 때에 다이 본드 필름(3, 3')이 열경화형으로서의 기능을 발휘하는 정도이면 특별히 한정되지 않지만, 5 내지 60중량％의 범위 내인 것이 바람직하고, 10 내지 50중량％의 범위 내인 것이 보다 바람직하다.
상기 다이 본드 필름(3, 3')은 열경화 전의 유리 전이 온도(Tg)가 25 내지 60℃인 것이 바람직하고, 25 내지 55℃인 것이 보다 바람직하고, 25 내지 50℃인 것이 더욱 바람직하다. 열경화 전의 유리 전이 온도를 25 내지 60℃로 함으로써, 양호하게 웨이퍼를 라미네이트하는 것이 가능하게 된다. 또한, 유리 전이 온도는 실시예에 기재된 방법에 따라서 측정할 수 있다.
다이 본드 필름(3, 3')의 열경화 전의 유리 전이 온도를 25 내지 60℃로 하기 위해서는, 예를 들어 상기 에폭시 수지와 상기 페놀 수지 중 적어도 한쪽에 융점이 50℃ 이상인 수지를 1종류 이상 포함시킴으로써 달성할 수 있다. 융점이 50℃ 이상인 에폭시 수지로서는, AER-8039(아사히 가세이 에폭시제, 융점 78℃), BREN-105(닛본 가야꾸제, 융점 64℃), BREN-S(닛본 가야꾸제, 융점 83℃), CER-3000L(닛본 가야꾸제, 융점 90℃), EHPE-3150(다이셀 가가꾸제, 융점 80℃), EPPN-501HY(닛본 가야꾸제, 융점 60℃), ESN-165M(신닛떼쯔 가가꾸제, 융점 76℃), ESN-175L(신닛떼쯔 가가꾸제, 융점 90℃), ESN-175S(신닛떼쯔 가가꾸제, 융점 67℃), ESN-355(신닛떼쯔 가가꾸제, 융점 55℃), ESN-375(신닛떼쯔 가가꾸제, 융점 75℃), ESPD-295(스미또모 가가꾸제, 융점 69℃), EXA-7335(다이닛본 잉크제, 융점 99℃), EXA-7337(다이닛본 잉크제, 융점 70℃), HP-7200H(다이닛본 잉크제, 융점 82℃), TEPIC-SS(닛산 가가꾸제, 융점 108℃), YDC-1312(도또 가세이제, 융점 141℃), YDC-1500(도또 가세이제, 융점 101℃), YL-6121HN(JER제, 융점 130℃), YSLV-120TE(도또 가세이제, 융점 113℃), YSLV-80XY(도또 가세이제, 융점 80℃), YX-4000H(JER제, 융점 105℃), YX-4000K(JER제, 융점 107℃), ZX-650(도또 가세이제, 융점 85℃), 에피코트 1001(JER제, 융점 64℃), 에피코트 1002(JER제, 융점 78℃), 에피코트 1003(JER제, 융점 89℃), 에피코트 1004(JER제, 융점 97℃), 에피코트 1006FS(JER제, 융점 112℃)를 들 수 있다. 그 중에서도, AER-8039(아사히 가세이 에폭시제, 융점 78℃), BREN-105(닛본 가야꾸제, 융점 64℃), BREN-S(닛본 가야꾸제, 융점 83℃), CER-3000L(닛본 가야꾸제, 융점 90℃), EHPE-3150(다이셀 가가꾸제, 융점 80℃), EPPN-501HY(닛본 가야꾸제, 융점 60℃), ESN-165M(신닛떼쯔 가가꾸제, 융점 76℃), ESN-175L(신닛떼쯔 가가꾸제, 융점 90℃), ESN-175S(신닛떼쯔 가가꾸제, 융점 67℃), ESN-355(신닛떼쯔 가가꾸제, 융점 55℃), ESN-375(신닛떼쯔 가가꾸제, 융점 75℃), ESPD-295(스미또모 가가꾸제, 융점 69℃), EXA-7335(다이닛본 잉크제, 융점 99℃), EXA-7337(다이닛본 잉크제, 융점 70℃), HP-7200H(다이닛본 잉크제, 융점 82℃), YSLV-80XY(도또 가세이제, 융점 80℃), ZX-650(도또 가세이제, 융점 85℃), 에피코트 1001(JER제, 융점 64℃), 에피코트 1002(JER제, 융점 78℃), 에피코트 1003(JER제, 융점 89℃), 에피코트 1004(JER제, 융점 97℃)가 바람직하다. 이들 에폭시 수지는 융점이 지나치게 높지 않기(100℃ 미만임) 때문에, 다이 본드 필름에 사용하였을 때의 웨이퍼 라미네이트성이 양호하다.
융점이 50℃ 이상인 페놀 수지로서는, DL-65(메이와 가세이제, 융점 65℃), DL-92(메이와 가세이제, 융점 92℃), DPP-L(닛본 세끼유제, 융점 100℃), GS-180(군사까에 가가꾸제, 융점 83℃), GS-200(군사까에 가가꾸제, 융점 100℃), H-1(메이와 가세이제, 융점 79℃), H-4(메이와 가세이제, 융점 71℃), HE-100C-15(스미또모 케미컬제, 융점 73℃), HE-510-05(스미또모 케미컬제, 융점 75℃), HF-1(메이와 가세이제, 융점 84℃), HF-3(메이와 가세이제, 융점 96℃), MEH-7500(메이와 가세이제, 융점 111℃), MEH-7500-3S(메이와 가세이제, 융점 83℃), MEH-7800-3L(메이와 가세이제, 융점 72℃), MEH-7851(메이와 가세이제, 융점 78℃), MEH-7851-3H(메이와 가세이제, 융점 105℃), MEH-7851-4H(메이와 가세이제, 융점 130℃), MEH-7851S(메이와 가세이제, 융점 73℃), P-1000(아라까와 가가꾸제, 융점 63℃), P-180(아라까와 가가꾸제, 융점 83℃), P-200(아라까와 가가꾸제, 융점 100℃), VR-8210(미쯔이 가가꾸제, 융점 60℃), XLC-3L(미쯔이 가가꾸제, 융점 70℃), XLC-4L(미쯔이 가가꾸제, 융점 62℃), XLC-LL(미쯔이 가가꾸제, 융점 75℃)을 들 수 있다. 그 중에서도 DL-65(메이와 가세이제, 융점 65℃), DL-92(메이와 가세이제, 융점 92℃), GS-180(군사까에 가가꾸제, 융점 83℃), H-1(메이와 가세이제, 융점 79℃), H-4(메이와 가세이제, 융점 71℃), HE-100C-15(스미또모 케미컬제, 융점 73℃), HE-510-05(스미또모 케미컬제, 융점 75℃), HF-1(메이와 가세이제, 융점 84℃), HF-3(메이와 가세이제, 융점 96℃), MEH-7500-3S(메이와 가세이제, 융점 83℃), MEH-7800-3L(메이와 가세이제, 융점 72℃), MEH-7851(메이와 가세이제, 융점 78℃), MEH-7851S(메이와 가세이제, 융점 73℃), P-1000(아라까와 가가꾸제, 융점 63℃), P-180(아라까와 가가꾸제, 융점 83℃), VR-8210(미쯔이 가가꾸제, 융점 60℃), XLC -3L(미쯔이 가가꾸제, 융점 70℃), XLC-4L(미쯔이 가가꾸제, 융점 62℃), XLC-LL(미쯔이 가가꾸제, 융점 75℃)이 바람직하다. 이들 페놀 수지는 융점이 지나치게 높지 않기(100℃ 미만임) 때문에, 다이 본드 필름에 사용하였을 때의 웨이퍼 라미네이트성이 양호하다.
상기 다이 본드 필름(3, 3') 중에서도 에폭시 수지, 페놀 수지 및 아크릴 수지를 함유하고, 상기 에폭시 수지와 상기 페놀 수지의 합계 중량을 X로 하고, 상기 아크릴 수지의 중량을 Y로 하였을 때, X/(X+Y)가 0.3 이상 0.9 미만인 것이 바람직하고, 0.35 이상 0.85 미만인 것이 보다 바람직하고, 0.4 이상 0.8 미만인 것이 더욱 바람직하다. 에폭시 수지 및 페놀 수지는 함유량이 많아짐에 따라서 파단되기 쉬워지는 한편, 반도체 웨이퍼(4)에의 접착성이 저하한다. 또한, 아크릴 수지는 함유량이 많아짐에 따라서 접합 시나 핸들링 시에 다이 본드 필름(3, 3')이 갈라지기 어려워져 작업성이 양호해지는 한편, 파단되기 어려워진다. 따라서, X/(X+Y)를 0.3 이상으로 함으로써, 스텔스 다이싱에 의해 반도체 웨이퍼(4)로부터 반도체 소자(5)를 얻을 때에, 다이 본드 필름(3, 3')과 반도체 웨이퍼(4)를 동시에 파단하는 것이 보다 용이해진다. 또한, X/(X+Y)를 0.9 미만으로 함으로써 작업성을 양호하게 할 수 있다.
본 발명의 다이 본드 필름(3, 3')을 미리 어느 정도 가교시켜 두는 경우에는, 제작 시에 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가할 수 있다. 이에 의해, 고온 하에서의 접착 특성을 향상시켜 내열성의 개선을 도모할 수 있다.
상기 가교제로서는 종래 공지된 것을 채용할 수 있다. 특히, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는 상기의 중합체 100중량부에 대하여 통상 0.05 내지 7중량부로 하는 것이 바람직하다. 가교제의 양이 7중량부보다 많으면 접착력이 저하하므로 바람직하지 않다. 한편, 0.05중량부보다 적으면 응집력이 부족하므로 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라 에폭시 수지 등의 다른 다관능성 화합물을 함께 포함시킬 수도 있다.
또한, 다이 본드 필름(3, 3')에는, 그 용도에 따라서 필러를 적절히 배합할 수 있다. 필러의 배합은 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 가능하게 한다. 상기 필러로서는 무기 필러 및 유기 필러를 들 수 있지만, 취급성의 향상, 열전도성의 향상, 용융 점도의 조정, 틱소트로피성 부여 등의 특성의 관점에서 무기 필러가 바람직하다. 상기 무기 필러로서는 특별히 제한은 없고, 예를 들어 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 붕산알루미늄 위스커, 질화붕소, 결정질 실리카, 비정질 실리카 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 열전도성의 향상의 관점에서는 산화알루미늄, 질화알루미늄, 질화붕소, 결정질 실리카, 비정질 실리카가 바람직하다. 또한, 상기 각 특성의 균형이 좋다고 하는 관점에서는 결정질 실리카 또는 비정질 실리카가 바람직하다. 또한, 도전성의 부여, 열전도성의 향상 등의 목적으로, 무기 필러로서 도전성 물질(도전 필러)을 사용하는 것으로 할 수도 있다. 도전 필러로서는 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등을 구 형상, 바늘 형상, 플레이크 형상으로 한 금속분, 알루미나 등의 금속 산화물, 아몰퍼스 카본 블랙, 그래파이트 등을 들 수 있다.
상기 필러의 평균 입경은 0.005 내지 10㎛인 것이 바람직하고, 0.005 내지 1㎛인 것이 보다 바람직하다. 상기 필러의 평균 입경을 0.005㎛ 이상으로 함으로써, 피착체에의 습윤성 및 접착성을 양호하게 할 수 있기 때문이다. 또한, 10㎛ 이하로 함으로써, 상기 각 특성의 부여를 위하여 첨가한 필러의 효과를 충분한 것으로 할 수 있는 동시에 내열성을 확보할 수 있다. 또한, 필러의 평균 입경은, 예를 들어 광도식의 입도 분포계(호리바제, 장치명; LA-910)에 의해 구한 값이다.
상기 접착제층은 상기 에폭시 수지와 상기 페놀 수지와 상기 아크릴 수지의 합계 중량을 A로 하고, 상기 필러의 중량을 B로 하였을 때, B/(A+B)가 0.1 이상 0.7 이하인 것이 바람직하고, 0.1 이상 0.65 이하인 것이 보다 바람직하고, 0.1 이상 0.6 이하인 것이 더욱 바람직하다. 상기 값을 0.7 이하로 함으로써 인장 저장 탄성률이 높아지는 것을 방지할 수 있고, 피착체에의 습윤성 및 접착성을 양호하게 할 수 있다. 또한, 상기 값을 0.1 이상으로 함으로써 다이 본드 필름을 인장 장력에 의해 적합하게 파단할 수 있다.
또한, 다이 본드 필름(3, 3')에는, 상기 필러 외에 필요에 따라 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들어 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다. 상기 난연제로서는, 예를 들어 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 실란 커플링제로서는, 예를 들어 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 상기 이온 트랩제로서는, 예를 들어 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이것들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
다이 본드 필름(3, 3')의 두께(적층체의 경우에는 총 두께)는 특별히 한정되지 않지만, 예를 들어 1 내지 200㎛의 범위로부터 선택할 수 있고, 바람직하게는 5 내지 100㎛, 보다 바람직하게는 10 내지 80㎛이다.
상기 다이싱ㆍ다이 본드 필름(10, 12)의 다이 본드 필름(3, 3')은 세퍼레이터에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는 실용에 제공할 때까지 다이 본드 필름(3, 3')을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 세퍼레이터는 점착제층(2)에 다이 본드 필름(3, 3')을 전사할 때의 지지 기재로서 사용할 수 있다. 세퍼레이터는 다이싱ㆍ다이 본드 필름의 다이 본드 필름(3, 3') 상에 워크를 부착할 때에 벗겨진다. 세퍼레이터로서는 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름이나 종이 등도 사용 가능하다.
본 실시 형태에 관한 다이싱ㆍ다이 본드 필름(10, 12)은, 예를 들어 다음과 같이 하여 제작된다.
우선, 기재(1)는 종래 공지의 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T다이 압출법, 공압출법, 건식 라미네이트법 등을 예시할 수 있다.
이어서, 기재(1) 상에 점착제 조성물 용액을 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건 하에서 건조시켜(필요에 따라 가열 가교시켜) 점착제층(2)을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 80 내지 150℃, 건조 시간 0.5 내지 5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 점착제 조성물을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜 점착제층(2)을 형성하여도 된다. 그 후, 기재(1) 상에 점착제층(2)을 세퍼레이터와 함께 접합한다. 이에 의해, 다이싱 필름(11)이 제작된다.
다이 본드 필름(3, 3')은, 예를 들어 다음과 같이 하여 제작된다.
우선, 다이 본드 필름(3, 3')의 형성 재료인 접착제 조성물 용액을 제작한다. 당해 접착제 조성물 용액에는, 전술한 바와 같이 상기 접착제 조성물이나 필러, 그 밖의 각종 첨가제 등이 배합되어 있다.
이어서, 접착제 조성물 용액을 기재 세퍼레이터 상에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 상기 도포막을 소정 조건 하에서 건조시켜 접착제층을 형성한다. 도포 방법으로서는 특별히 한정되지 않고, 예를 들어 롤 도포 시공, 스크린 도포 시공, 그라비아 도포 시공 등을 들 수 있다. 또한, 건조 조건으로서는, 예를 들어 건조 온도 70 내지 160℃, 건조 시간 1 내지 5분간의 범위 내에서 행해진다. 또한, 세퍼레이터 상에 점착제 조성물 용액을 도포하여 도포막을 형성한 후, 상기 건조 조건에서 도포막을 건조시켜 접착제층을 형성하여도 된다. 그 후, 기재 세퍼레이터 상에 접착제층을 세퍼레이터와 함께 접합한다.
계속해서, 다이싱 필름(11) 및 접착제층으로부터 각각 세퍼레이터를 박리하고, 접착제층과 점착제층이 접합면이 되도록 하여 양자를 접합한다. 접합은, 예를 들어 압착에 의해 행할 수 있다. 이때, 라미네이트 온도는 특별히 한정되지 않고 예를 들어 30 내지 50℃가 바람직하고, 35 내지 45℃가 보다 바람직하다. 또한, 선압은 특별히 한정되지 않고, 예를 들어 0.1 내지 20kgf/cm가 바람직하고, 1 내지 10kgf/cm가 보다 바람직하다. 이어서, 접착제층 상의 기재 세퍼레이터를 박리하여, 본 실시 형태에 관한 다이싱ㆍ다이 본드 필름이 얻어진다.
(반도체 장치의 제조 방법)
이어서, 도 3 내지 도 8을 참조하면서 다이싱ㆍ다이 본드 필름(12)을 사용한 반도체 장치의 제조 방법에 대하여 설명한다. 도 3 내지 도 6은 본 실시 형태에 관한 반도체 장치의 하나의 제조 방법을 설명하기 위한 단면 모식도이다. 우선, 반도체 웨이퍼(4)의 분할 예정 라인(4L)에 레이저광을 조사하여 분할 예정 라인(4L) 상에 개질 영역을 형성한다. 본 방법은 반도체 웨이퍼의 내부에 집광점을 맞추어, 격자 형상의 분할 예정 라인을 따라 레이저광을 조사하고, 다광자 흡수에 의한 어블레이션(ablation)에 의해 반도체 웨이퍼의 내부에 개질 영역을 형성하는 방법이다. 레이저광 조사 조건으로서는, 이하의 조건의 범위 내에서 적절히 조정하면 된다.
<레이저광 조사 조건>
(A) 레이저광
레이저 광원 반도체 레이저 여기 Nd:YAG 레이저
파장 1064nm
레이저광 스폿 단면적 3.14×10-8cm2
발진 형태 Q 스위치 펄스
반복 주파수 100kHz 이하
펄스폭 1μs 이하
출력 1mJ 이하
레이저광 품질 TEM00
편광 특성 직선 편광
(B) 집광용 렌즈
배율 100배 이하
NA 0.55
레이저광 파장에 대한 투과율 100% 이하
(C) 반도체 기판이 적재되는 적재대의 이동 속도 280mm/초 이하
또한, 레이저광을 조사하여 분할 예정 라인(4L) 상에 개질 영역을 형성하는 방법에 대해서는, 일본 특허 제3408805호 공보나 일본 특허 공개 제2003-338567호 공보에 상세하게 설명되어 있으므로, 여기에서의 상세한 설명은 생략하기로 한다.
이어서, 도 4에 도시한 바와 같이, 다이 본드 필름(3') 상에 개질 영역 형성 후의 반도체 웨이퍼(4)를 압착하고, 이것을 접착 보유 지지시켜 고정한다(마운트 공정). 본 공정은 압착 롤 등의 가압 수단에 의해 가압하면서 행한다. 마운트 시의 부착 온도는 특별히 한정되지 않지만, 40 내지 80℃의 범위 내인 것이 바람직하다. 반도체 웨이퍼(4)의 휨을 효과적으로 방지할 수 있는 동시에, 다이싱ㆍ다이 본드 필름의 신축의 영향을 저감할 수 있기 때문이다.
이어서, 다이싱ㆍ다이 본드 필름(12)에 인장 장력을 가하는 것에 의해, 반도체 웨이퍼(4)와 다이 본드 필름(3')을 분할 예정 라인(4L)에서 파단하여 반도체 칩(5)을 형성한다(칩 형성 공정). 본 공정에는, 예를 들어 시판 중인 웨이퍼 확장 장치를 사용할 수 있다. 구체적으로는, 도 5의 (a)에 도시한 바와 같이, 반도체 웨이퍼(4)가 접합된 다이싱ㆍ다이 본드 필름(12)의 점착제층(2) 주변부에 다이싱 링(31)을 부착한 후, 웨이퍼 확장 장치(32)에 고정한다. 이어서, 도 5의 (b)에 도시한 바와 같이, 밀어올림부(33)를 상승시켜 다이싱ㆍ다이 본드 필름(12)에 장력을 가한다.
이 칩 형성 공정은 0 내지 25℃의 조건 하에서 실행되며, 10 내지 25℃의 조건 하에서 실행되는 것이 바람직하고, 15 내지 25℃의 조건 하에서 실행되는 것이 보다 바람직하다. 칩 형성 공정이 0 내지 25℃의 조건 하에서 실행되며, 다이 본드 필름(3')을 저온의 상태로 할 필요가 없기 때문에, 마운트 공정 후, 즉시 칩 형성 공정을 실행할 수 있다. 그 결과, 제조 효율을 향상시킬 수 있다. 또한, 실온 부근의 온도인 0 내지 25℃의 조건 하에서 실행되기 때문에, 장치 능력이나 외적 환경에 의해 설정 온도가 0 내지 25℃로부터 벗어나게 되는 등의 일이 일어나기 어렵다. 그 결과, 수율의 향상을 도모할 수 있다.
또한, 칩 형성 공정에 있어서, 익스팬드 속도(밀어올림부가 상승하는 속도)는 100 내지 400mm/초이며, 100 내지 350mm/초인 것이 바람직하고, 100 내지 300mm/초인 것이 보다 바람직하다. 익스팬드 속도를 100mm/초 이상으로 함으로써, 반도체 웨이퍼(4)와 다이 본드 필름(3')을 대략 동시에 용이하게 파단할 수 있다. 또한, 익스팬드 속도를 400mm/초 이하로 함으로써, 다이싱 필름(11)이 파단되는 것을 방지할 수 있다.
또한, 칩 형성 공정에 있어서, 익스팬드량은 6 내지 12%이다. 상기 익스팬드량은, 상기 수치 범위 내에 있어서, 형성되는 칩 크기에 따라 적절히 조정하면 된다. 또한, 본 발명에 있어서, 익스팬드량이란 익스팬드 전의 다이싱 필름의 표면적을 100%로 하여 익스팬드에 의해 증가한 표면적의 값(%)이다. 익스팬드량을 6% 이상으로 함으로써, 반도체 웨이퍼(4) 및 다이 본드 필름(3)의 파단을 용이하게 할 수 있다. 또한, 익스팬드량을 12% 이하로 함으로써, 다이싱 필름(11)이 파단되는 것을 방지할 수 있다.
이와 같이 다이싱ㆍ다이 본드 필름(12)에 인장 장력을 가함으로써, 반도체 웨이퍼(4)의 개질 영역을 기점으로 하여 반도체 웨이퍼(4)의 두께 방향으로 갈라짐을 발생시키는 동시에, 반도체 웨이퍼(4)와 밀착되는 다이 본드 필름(3')을 파단시킬 수 있고, 다이 본드 필름(3')을 갖는 반도체 칩(5)을 얻을 수 있다.
이어서, 다이싱ㆍ다이 본드 필름(12)에 접착 고정된 반도체 칩(5)을 박리하기 위하여, 반도체 칩(5)의 픽업을 행한다(픽업 공정). 픽업의 방법으로서는 특별히 한정되지 않고 종래 공지된 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩(5)을 다이싱ㆍ다이 본드 필름(12)측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
여기에서 픽업은 점착제층(2)이 자외선 경화형이기 때문에, 상기 점착제층(2)에 자외선을 조사한 후에 행한다. 이에 의해, 점착제층(2)의 다이 본드 필름(3')에 대한 점착력이 저하하여, 반도체 칩(5)의 박리가 용이해진다. 그 결과, 반도체 칩(5)을 손상시키지 않고 픽업이 가능하게 된다. 자외선 조사 시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절히 필요에 따라 설정하면 된다. 또한, 자외선 조사에 사용하는 광원으로서는, 전술한 것을 사용할 수 있다.
이어서, 도 6에 도시한 바와 같이, 픽업한 반도체 칩(5)을 다이 본드 필름(3')을 개재하여 피착체(6)에 다이 본드한다(임시고착 공정). 접착체(6)로서는 리드 프레임, TAB 필름, 기판 또는 별도 제작한 반도체 칩 등을 들 수 있다. 피착체(6)는, 예를 들어 용이하게 변형되는 변형형 피착체이어도 되고, 변형하는 것이 곤란한 비변형형 피착체(반도체 웨이퍼 등)이어도 된다.
상기 기판으로서는 종래 공지된 것을 사용할 수 있다. 또한, 상기 리드 프레임으로서는 Cu 리드 프레임, 42 Alloy 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등으로 이루어지는 유기 기판을 사용할 수 있다. 그러나, 본 발명은 이것에 한정되는 것이 아니며, 반도체 소자를 접착 고정하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
다이 본드 필름(3')의 임시고착 시의 25℃에서의 전단 접착력은, 피착체(6)에 대하여 0.2MPa 이상인 것이 바람직하고, 보다 바람직하게는 0.2 내지 10MPa이다. 다이 본드 필름(3)의 전단 접착력이 적어도 0.2MPa 이상이면, 와이어 본딩 공정 시에, 당해 공정에서의 초음파 진동이나 가열에 의해 다이 본드 필름(3)과 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형을 일으키는 일이 적다. 즉, 와이어 본딩 시의 초음파 진동에 의해 반도체 소자가 움직이는 일이 적고, 이에 의해 와이어 본딩의 성공률이 저하하는 것을 방지한다. 또한, 다이 본드 필름(3')의 임시고착 시의 175℃에서의 전단 접착력은, 접착체(6)에 대하여 0.01MPa 이상인 것이 바람직하고, 보다 바람직하게는 0.01 내지 5MPa이다.
이어서, 피착체(6)의 단자부(이너 리드)의 선단과 반도체 칩(5) 상의 전극 패드(도시하지 않음)를 본딩 와이어(7)에 의해 전기적으로 접속하는 와이어 본딩을 행한다(와이어 본딩 공정). 상기 본딩 와이어(7)로서는, 예를 들어 금선, 알루미늄선 또는 구리선 등이 사용된다. 와이어 본딩을 행할 때의 온도는 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행해진다. 또한, 그 가열 시간은 수초 내지 수분간 행해진다. 결선은 상기 온도 범위 내가 되도록 가열된 상태에서, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다. 본 공정은 다이 본드 필름(3a)의 열경화를 행하지 않고 실행할 수 있다. 또한, 본 공정의 과정에서 다이 본드 필름(3a)에 의해 반도체 칩(5)과 피착체(6)가 고착하는 일은 없다.
이어서, 밀봉 수지(8)에 의해 반도체 칩(5)을 밀봉한다(밀봉 공정). 본 공정은 피착체(6)에 탑재된 반도체 칩(5)이나 본딩 와이어(7)를 보호하기 위하여 행해진다. 본 공정은 밀봉용의 수지를 금형에서 성형함으로써 행한다. 밀봉 수지(8)로서는, 예를 들어 에폭시계의 수지를 사용한다. 수지 밀봉 시의 가열 온도는, 통상 175℃에서 60 내지 90초간 행해지지만, 본 발명은 이것에 한정되지 않고, 예를 들어 165 내지 185℃에서 수분간 경화할 수 있다. 이에 의해, 밀봉 수지를 경화시킴과 함께, 다이 본드 필름(3)을 개재하여 반도체 칩(5)과 피착체(6)를 고착시킨다. 즉, 본 발명에 있어서는, 후술하는 후경화 공정이 행해지지 않는 경우에 있어서도, 본 공정에 있어서 다이 본드 필름(3)에 의한 고착이 가능하며, 제조 공정수의 감소 및 반도체 장치의 제조 기간의 단축에 기여할 수 있다.
상기 후경화 공정에 있어서는, 상기 밀봉 공정에서 불충분하게 경화된 밀봉 수지(8)를 완전하게 경화시킨다. 밀봉 공정에 있어서 다이 본드 필름(3a)이 완전하게 열경화되어 있지 않은 경우에도, 본 공정에 있어서 밀봉 수지(8)와 함께 다이 본드 필름(3a)의 완전한 열경화가 가능하게 된다. 본 공정에서의 가열 온도는 밀봉 수지의 종류에 따라 상이하지만, 예를 들어 165 내지 185℃의 범위 내이며, 가열 시간은 0.5 내지 8시간 정도이다.
상술한 실시 형태에서는, 다이 본드 필름(3')을 갖는 반도체 칩(5)을 피착체(6)에 임시고착한 후, 다이 본드 필름(3')을 완전하게 열경화시키지 않고 와이어 본딩 공정을 행하는 경우에 대하여 설명하였다. 그러나, 본 발명에 있어서는, 피착체(6)에 다이 본드 필름(3')을 갖는 반도체 칩(5)을 임시고착한 후, 다이 본드 필름(3')을 열경화시키고, 그 후 와이어 본딩 공정을 행하는 통상의 다이 본드 공정을 행할 수도 있다. 이 경우, 열경화 후의 다이 본드 필름(3')은 175℃에 있어서 0.01MPa 이상의 전단 접착력을 갖고 있는 것이 바람직하고, 0.01 내지 5MPa이 보다 바람직하다. 열경화 후의 175℃에서의 전단 접착력을 0.01MPa 이상으로 함으로써, 와이어 본딩 공정 시의 초음파 진동이나 가열에 기인하여 다이 본드 필름(3')과 반도체 칩(5) 또는 피착체(6)와의 접착면에서 전단 변형이 발생하는 것을 방지할 수 있기 때문이다.
또한, 본 발명의 다이싱ㆍ다이 본드 필름은, 복수의 반도체 칩을 적층하여 3차원 실장을 하는 경우에도 적절하게 사용할 수 있다. 이때, 반도체 칩간에 다이 본드 필름과 스페이서를 적층시켜도 되고, 스페이서를 적층하지 않고, 다이 본드 필름만을 반도체 칩간에 적층시켜도 되며, 제조 조건이나 용도 등에 따라서 적절히 변경 가능하다.
이어서, 반도체 웨이퍼의 표면에 홈을 형성하고, 그 후 이면 연삭을 행하는 공정을 채용한 반도체 장치의 제조 방법에 대하여 이하에 설명하기로 한다.
도 7, 도 8은 본 실시 형태에 관한 반도체 장치의 다른 제조 방법을 설명하기 위한 단면 모식도이다. 우선, 도 7의 (a)에 도시한 바와 같이, 회전 블레이드(41)에 의해 반도체 웨이퍼(4)의 표면(4F)에 이면(4R)까지 도달하지 않는 홈(4S)을 형성한다. 또한, 홈(4S)의 형성 시에는, 반도체 웨이퍼(4)는 도시하지 않은 지지 기재에 의해 지지된다. 홈(4S)의 깊이는 반도체 웨이퍼(4)의 두께나 익스팬드의 조건에 따라 적절히 설정 가능하다. 이어서, 도 7의 (b)에 도시한 바와 같이, 표면(4F)이 접촉하도록 반도체 웨이퍼(4)를 보호 기재(42)에 지지시킨다. 그 후, 연삭 지석(45)에 의해 이면 연삭을 행하여, 이면(4R)으로부터 홈(4S)을 표출시킨다. 또한, 반도체 웨이퍼에의 보호 기재(42)의 부착은 종래 공지의 부착 장치를 사용할 수 있고, 이면 연삭도 종래 공지의 연삭 장치를 사용할 수 있다.
이어서, 도 8에 도시한 바와 같이, 다이싱ㆍ다이 본드 필름(12) 상에 홈(4S)이 표출된 반도체 웨이퍼(4)를 압착하고, 이것을 접착 보유 지지시켜 고정한다(임시고착 공정). 그 후, 보호 기재(42)를 벗겨 웨이퍼 확장 장치(32)에 의해 다이싱ㆍ다이 본드 필름(12)에 장력을 가한다. 이에 의해, 다이 본드 필름(3')을 파단하여 반도체 칩(5)을 형성한다(칩 형성 공정). 또한, 칩 형성 공정에서의 온도, 익스팬드 속도, 익스팬드량은, 레이저광을 조사하여 분할 예정 라인(4L) 상에 개질 영역을 형성하는 경우와 마찬가지이다. 이후의 공정은 레이저광을 조사하여 분할 예정 라인(4L) 상에 개질 영역을 형성하는 경우와 마찬가지이므로 여기에서의 설명은 생략하기로 한다.
<실시예>
이하에, 본 발명의 적합한 실시예를 예시적으로 상세하게 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은 특별히 한정적인 기재가 없는 한, 본 발명의 요지를 그것들에만 한정하는 취지의 것이 아니다.
(실시예 1)
하기 (a) 내지 (d)를 메틸에틸케톤에 용해시켜 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 에폭시 수지(JER(주)제, 에피코트 1004, 융점: 97℃)
280중량부
(b) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L, 융점: 62℃)
306중량부
(c) 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, SG-708-6, 유리 전이 온도: 6℃)
100중량부
(d) 구 형상 실리카(애드마텍스(주)제, SO-25R) 237중량부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해 두께 25㎛의 다이 본드 필름 A를 제작하였다.
(실시예 2)
본 실시예 2에 있어서는, 상기 (a)의 에폭시 수지의 첨가량을 270중량부로 변경하고, 상기 (b)의 페놀 수지의 첨가량을 296중량부로 변경한 것 이외는, 상기 실시예 1과 마찬가지로 하여 본 실시예에 관한 다이 본드 필름 B를 제작하였다.
(실시예 3)
본 실시예 3에 있어서는, 상기 (a)의 에폭시 수지의 첨가량을 113중량부로 변경하고, 상기 (b)의 페놀 수지의 첨가량을 121중량부로 변경한 것 이외는, 상기 실시예 1과 마찬가지로 하여 본 실시예에 관한 다이 본드 필름 C를 제작하였다.
(실시예 4)
본 실시예 4에 있어서는, 상기 (a)의 에폭시 수지의 첨가량을 40중량부로 변경하고, 상기 (b)의 페놀 수지의 첨가량을 41중량부로 변경한 것 이외는, 상기 실시예 1과 마찬가지로 하여 본 실시예에 관한 다이 본드 필름 D를 제작하였다.
(실시예 5)
본 실시예 5에 있어서는, 상기 (a)의 에폭시 수지의 첨가량을 14중량부로 변경하고, 상기 (b)의 페놀 수지의 첨가량을 17중량부로 변경한 것 이외는, 상기 실시예 1과 마찬가지로 하여 본 실시예에 관한 다이 본드 필름 E를 제작하였다.
(비교예 1)
하기 (a) 내지 (d)를 메틸에틸케톤에 용해시켜 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 에폭시 수지(JER(주)제, 에피코트 1004, 융점: 97℃)
173중량부
(b) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L, 융점: 62℃)
227중량부
(c) 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, SG-P3, 유리 전이 온도: 15℃)
100중량부
(d) 구 형상 실리카(애드마텍스(주)제, SO-25R) 371중량부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해 두께 25㎛의 다이 본드 필름 F를 제작하였다.
(비교예 2)
이 비교예 2에 있어서는, 상기 (a)의 에폭시 수지의 첨가량을 11중량부로 변경하고, 상기 (b)의 페놀 수지의 첨가량을 13중량부로 변경한 것 이외는, 상기 실시예 1과 마찬가지로 하여 본 실시예에 관한 다이 본드 필름 G를 제작하였다.
(파단 신장률)
다이 본드 필름 A 내지 G에 대하여, 각각 길이 30mm, 두께 25㎛, 폭 10m의 직사각형 모양의 측정편이 되도록 절단하였다. 이어서, 인장 시험기(텐실론, 시마즈 세이사꾸쇼사제)를 사용하여 인장 속도 0.5mm/분, 척간 거리 20mm의 조건 하에서 연신하여 파단 신장률을 하기 식에 의해 얻었다. 결과를 표 1에 나타낸다.
파단 신장률(%)=(((파단 시의 척간 길이(mm))-20)/20)×100
(열경화 전의 유리 전이 온도의 측정)
다이 본드 필름 A 내지 G에 대하여, 40℃의 조건 하에서 두께 100㎛가 될 때까지 중첩한 후, 폭 10mm의 직사각형 모양의 측정편이 되도록 절단하였다. 이어서, 동적 점탄성 측정 장치(RSA(III), 레오메트릭 사이언티픽사제)를 사용하여 -30 내지 280℃에서의 손실 정접(tanδ)을 주파수 10Hz, 승온 속도 5℃/분의 조건 하에서 측정하였다. 그때의 tanδ의 피크값에 의해 얻어진 유리 전이 온도를 표 1에 나타낸다.
(10Hz에서의 인장 저장 탄성률 및 손실 탄성률의 측정)
다이 본드 필름 A 내지 G에 대하여, 각각 길이 30mm, 폭 5mm, 두께 400㎛의 직사각형 모양으로 하였다. 이어서, 동적 점탄성 측정 장치(RSA(III), 레오메트릭 사이언티픽사제)를 사용하여 -30 내지 100℃에서의 인장 저장 탄성률 및 손실 탄성률을 척간 거리 20mm, 주파수 10Hz, 승온 속도 5℃/분의 조건 하에서 측정하였다. 그때의 -20℃에서의 인장 저장 탄성률, 0℃에서의 인장 저장 탄성률(a), 25℃에서의 인장 저장 탄성률(b) 및 25℃에서의 손실 탄성률을 표 1에 나타낸다. 또한, 비(b/a)를 표 1에 나타낸다.
Figure 112011027970270-pat00001
(파단의 확인)
<레이저광을 조사하여 분할 예정 라인(4L) 상에 개질 영역을 형성하는 공정(공정 1)을 채용한 경우>
레이저 가공 장치로서 가부시끼가이샤 도꾜 세미쯔제, ML300-Integration을 사용하여 반도체 웨이퍼의 내부에 집광점을 맞추고, 격자 형상(10mm×10mm)의 분할 예정 라인을 따라 반도체 웨이퍼의 표면측으로부터 레이저광을 조사하여 반도체 웨이퍼의 내부에 개질 영역을 형성하였다. 반도체 웨이퍼는 실리콘 웨이퍼(두께 75㎛, 외경 12인치)를 사용하였다. 또한, 레이저광 조사 조건은, 하기와 같이 하여 행하였다.
(A) 레이저광
레이저 광원 반도체 레이저 여기 Nd:YAG 레이저
파장 1064nm
레이저광 스폿 단면적 3.14×10-8cm2
발진 형태 Q 스위치 펄스
반복 주파수 100kHz
펄스폭 30ns
출력 20μJ/펄스
레이저광 품질 TEM00 40
편광 특성 직선 편광
(B) 집광용 렌즈
배율 50배
NA 0.55
레이저광 파장에 대한 투과율 60%
(C) 반도체 기판이 적재되는 적재대의 이동 속도 100mm/초
다이 본드 필름 A 내지 G의 각각에 레이저광에 의한 전처리를 행한 반도체 웨이퍼를 접합한 후, 파단 시험을 행하였다. 파단 시험은 익스팬드 온도 0℃, 10℃, 25℃의 각각의 조건 하에서 행하였다. 익스팬드 속도는 400mm/초, 익스팬드량은 6%로 하였다. 파단 시험의 결과, 반도체 웨이퍼의 중앙부 100칩에 대하여, 분할 예정 라인에서 칩과 다이 본드 필름이 양호하게 파단되어 있는 칩수를 카운트하였다. 단, 비교예 1에 대해서는, 반도체 웨이퍼에 다이 본드 필름 F가 부착되지 않았기 때문에, 또한 다이 본드 필름 F가 물러서 작업성이 나빴기 때문에 측정을 행할 수 없었다. 결과를 표 2에 나타낸다.
<반도체 웨이퍼의 표면에 홈을 형성하고, 그 후 이면 연삭을 행하는 공정(공정 2)을 채용한 경우>
반도체 웨이퍼(두께 500㎛)에 블레이드 다이싱 가공에 의해 격자 형상(10mm×10mm)의 절입 홈을 형성하였다. 절입 홈의 깊이는 100㎛로 하였다.
이어서, 이 반도체 웨이퍼의 표면을 보호 테이프로 보호하고, 두께가 75㎛가 될 때까지 이면 연삭을 행하여 분할된 개개의 반도체 칩(10mm×10mm×75㎛)을 얻었다. 이것을 다이 본드 필름 A 내지 G의 각각에 접합한 후, 파단 시험을 행하였다. 파단 시험은 익스팬드 온도 0℃, 10℃, 25℃의 각각의 조건 하에서 행하였다. 익스팬드 속도는 400mm/초, 익스팬드량은 6%로 하였다. 파단 시험의 결과, 반도체 웨이퍼의 중앙부 100칩에 대하여, 다이 본드 필름이 양호하게 파단되어 있는 칩수를 카운트하였다. 단, 비교예 1에 대해서는, 반도체 웨이퍼에 다이 본드 필름 F가 부착되지 않았기 때문에, 또한 다이 본드 필름 F가 물러 작업성이 나빴기 때문에 측정을 행할 수 없었다. 결과를 표 2에 나타낸다.
Figure 112011027970270-pat00002
(결과)
표 2의 결과로부터 알 수 있는 바와 같이, 열경화 전의 25℃에서의 파단 신장률이 40% 초과 500% 이하인 다이 본드 필름 A 내지 G이면, 공정 1에 있어서, 분할 예정 라인에서 칩과 다이 본드 필름을 양호하게 파단할 수 있는 것이 확인되었다. 또한, 공정 2에 있어서, 다이 본드 필름을 양호하게 파단할 수 있는 것이 확인되었다.
(실시예 6)
하기 (a) 내지 (d)를 메틸에틸케톤에 용해시켜 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 에폭시 수지(JER(주)제, 에피코트 1004) 54중량부
(b) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 71중량부
(c) 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, SG-708-6) 100중량부
(d) 구 형상 실리카(애드마텍스(주)제, SO-25R) 277중량부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해 두께 25㎛의 다이 본드 필름 J를 제작하였다.
(실시예 7)
하기 (a) 내지 (d)를 메틸에틸케톤에 용해시켜 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 에폭시 수지(JER(주)제, 에피코트 1004) 114중량부
(b) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 121중량부
(c) 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, SG-708-6) 100중량부
(d) 구 형상 실리카(애드마텍스(주)제, SO-25R) 237중량부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해 두께 25㎛의 다이 본드 필름 K를 제작하였다.
(실시예 8)
하기 (a) 내지 (d)를 메틸에틸케톤에 용해시켜 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 에폭시 수지(JER(주)제, 에피코트 1004) 271중량부
(b) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 296중량부
(c) 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, SG-708-6) 100중량부
(d) 구 형상 실리카(애드마텍스(주)제, SO-25R) 237중량부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해 두께 25㎛의 다이 본드 필름 L을 제작하였다.
(실시예 9)
하기 (a) 내지 (d)를 메틸에틸케톤에 용해시켜 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 에폭시 수지(JER(주)제, 에피코트 1004) 44중량부
(b) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 56중량부
(c) 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, SG-708-6) 100중량부
(d) 구 형상 실리카(애드마텍스(주)제, SO-25R) 246중량부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해 두께 25㎛의 다이 본드 필름 M을 제작하였다.
(비교예 3)
하기 (a) 내지 (d)를 메틸에틸케톤에 용해시켜 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 에폭시 수지(JER(주)제, 에피코트 1004) 10중량부
(b) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 14중량부
(c) 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, SG-708-6) 100중량부
(d) 구 형상 실리카(애드마텍스(주)제, SO-25R) 111중량부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해 두께 25㎛의 다이 본드 필름 N을 제작하였다.
(비교예 4)
하기 (a) 내지 (d)를 메틸에틸케톤에 용해시켜 농도 23.6중량％의 접착제 조성물 용액을 얻었다.
(a) 에폭시 수지(JER(주)제, 에피코트 827) 32중량부
(b) 페놀 수지(미쯔이 가가꾸(주)제, 미렉스 XLC-4L) 37중량부
(c) 아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 중합체(나가세 켐텍스(주)제, SG-708-6) 100중량부
(d) 구 형상 실리카(애드마텍스(주)제, SO-25R) 240중량부
이 접착제 조성물 용액을, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름(박리 라이너) 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해 두께 25㎛의 다이 본드 필름 O를 제작하였다.
(파단 신장률)
다이 본드 필름 J 내지 O에 대하여, 상기 실시예 1 내지 5 및 비교예 1 내지 2와 마찬가지의 방법에 의해 파단 신장률을 얻었다. 결과를 표 3에 나타낸다.
(900Hz에서의 인장 저장 탄성률의 측정)
다이 본드 필름 J 내지 O에 대하여, 각각 길이 30mm, 폭 5mm, 두께 400㎛의 직사각형 모양으로 하였다. 이어서, 고체 점탄성 측정 장치(DVE-V4, 레올로지사제)를 사용하여 -30 내지 100℃에서의 인장 저장 탄성률을 척간 거리 20mm, 주파수 900Hz, 승온 속도 5℃/분의 조건 하에서 측정하였다. 그 때의 0℃에서의 인장 저장 탄성률(c) 및 25℃에서의 인장 저장 탄성률(d)을 표 3에 나타낸다. 또한, 비(c/d)를 표 3에 나타낸다.
(파단의 확인)
다이 본드 필름 J 내지 O에 대하여, 상기 실시예 1 내지 5 및 비교예 1 내지 2와 마찬가지의 방법에 의해 파단 시험을 행하였다. 결과를 표 3에 나타낸다.
Figure 112011027970270-pat00003
(결과)
표 3의 결과로부터 알 수 있는 바와 같이, 열경화 전의 25℃에서의 파단 신장률이 40% 초과 500% 이하인 다이 본드 필름 J 내지 O이면, 공정 1에 있어서, 분할 예정 라인에서 칩과 다이 본드 필름을 양호하게 파단할 수 있는 것이 확인되었다. 또한, 공정 2에 있어서, 다이 본드 필름을 양호하게 파단할 수 있는 것이 확인되었다.
1: 기재
2: 점착제층
3, 3': 다이 본드 필름(열경화형 다이 본드 필름)
4: 반도체 웨이퍼
5: 반도체 칩
6: 피착체
7: 본딩 와이어
8: 밀봉 수지
10, 12: 다이싱ㆍ다이 본드 필름
11: 다이싱 필름

Claims (11)

  1. 반도체 웨이퍼에 레이저광을 조사하여 개질 영역을 형성한 후, 상기 반도체 웨이퍼를 상기 개질 영역에서 파단함으로써 반도체 웨이퍼로부터 반도체 소자를 얻는 방법, 또는 반도체 웨이퍼의 표면에 이면까지 도달하지 않는 홈을 형성한 후, 상기 반도체 웨이퍼의 이면 연삭을 행하여, 상기 이면으로부터 상기 홈을 표출시킴으로써 반도체 웨이퍼로부터 반도체 소자를 얻는 방법에 사용되는 열경화형 다이 본드 필름이며,
    열경화 전의 25℃에서의 파단 신장률이 40% 초과 500% 이하이고,
    열경화 전의 동적 점탄성 측정에 의한 0℃, 10Hz에서의 인장 저장 탄성률(a)과, 25℃, 10Hz에서의 인장 저장 탄성률(b)의 비(b/a)가 0.15 내지 1인 것을 특징으로 하는 열경화형 다이 본드 필름.
  2. 삭제
  3. 제1항에 있어서, 열경화 전의 동적 점탄성 측정에 의한 0℃, 10Hz에서의 인장 저장 탄성률이 2500MPa 내지 5000MPa인 것을 특징으로 하는 열경화형 다이 본드 필름.
  4. 제1항에 있어서, 열경화 전의 동적 점탄성 측정에 의한 25℃, 10Hz에서의 인장 저장 탄성률이 700MPa 내지 2500MPa인 것을 특징으로 하는 열경화형 다이 본드 필름.
  5. 제1항에 있어서, 열경화 전의 유리 전이 온도가 25 내지 60℃인 것을 특징으로 하는 열경화형 다이 본드 필름.
  6. 제1항에 있어서, 열경화 전의 동적 점탄성 측정에 의한 -20℃, 10Hz에서의 인장 저장 탄성률이 2000MPa 내지 4000MPa인 것을 특징으로 하는 열경화형 다이 본드 필름.
  7. 제1항에 있어서, 열경화 전의 25℃, 10Hz에서의 동적 점탄성 측정에 의한 손실 탄성률이 400MPa 내지 1000MPa인 것을 특징으로 하는 열경화형 다이 본드 필름.
  8. 제1항에 있어서, 에폭시 수지, 페놀 수지 및 아크릴 수지를 함유하고,
    상기 에폭시 수지와 상기 페놀 수지의 합계 중량을 X로 하고, 상기 아크릴 수지의 중량을 Y로 하였을 때, X/(X+Y)가 0.3 이상 0.9 미만인 것을 특징으로 하는 열경화형 다이 본드 필름.
  9. 제1항 및 제3항 내지 제8항 중 어느 한 항에 기재된 열경화형 다이 본드 필름이, 기재 상에 점착제층이 적층된 다이싱 필름 상에 적층되어 있는 것을 특징으로 하는 다이싱ㆍ다이 본드 필름.
  10. 제9항에 기재된 다이싱ㆍ다이 본드 필름을 사용한 반도체 장치의 제조 방법이며,
    반도체 웨이퍼의 분할 예정 라인에 레이저광을 조사하여 상기 분할 예정 라인 상에 개질 영역을 형성하는 공정과,
    개질 영역 형성 후의 반도체 웨이퍼를 상기 다이싱ㆍ다이 본드 필름에 접합하는 공정과,
    0 내지 25℃의 조건 하에서, 상기 다이싱ㆍ다이 본드 필름에 익스팬드 속도 100 내지 400mm/초, 익스팬드량 6 내지 12%가 되도록 인장 장력을 가함으로써, 상기 반도체 웨이퍼와 상기 다이싱ㆍ다이 본드 필름을 구성하는 다이 본드 필름을 상기 분할 예정 라인에서 파단하여 반도체 소자를 형성하는 공정과,
    상기 반도체 소자를 상기 다이 본드 필름과 함께 픽업하는 공정과,
    픽업한 상기 반도체 소자를, 상기 다이 본드 필름을 개재하여 접착체에 다이 본드하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제9항에 기재된 다이싱ㆍ다이 본드 필름을 사용한 반도체 장치의 제조 방법이며,
    반도체 웨이퍼의 표면에 이면까지 도달하지 않는 홈을 형성하는 공정과,
    상기 반도체 웨이퍼의 이면 연삭을 행하여, 상기 이면으로부터 상기 홈을 표출시키는 공정과,
    상기 이면으로부터 상기 홈이 표출된 상기 반도체 웨이퍼를 상기 다이싱ㆍ다이 본드 필름에 접합하는 공정과,
    0 내지 25℃의 조건 하에서, 상기 다이싱ㆍ다이 본드 필름에 익스팬드 속도 100 내지 400mm/초, 익스팬드량 6 내지 12%가 되도록 인장 장력을 가함으로써, 상기 다이싱ㆍ다이 본드 필름을 구성하는 다이 본드 필름을 파단하여 반도체 소자를 형성하는 공정과,
    상기 반도체 소자를 상기 다이 본드 필름과 함께 픽업하는 공정과,
    픽업한 상기 반도체 소자를, 상기 다이 본드 필름을 개재하여 피착체에 다이 본드하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020110035179A 2010-04-16 2011-04-15 열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법 KR101144415B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-095172 2010-04-16
JP2010095172A JP4976522B2 (ja) 2010-04-16 2010-04-16 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20110115982A KR20110115982A (ko) 2011-10-24
KR101144415B1 true KR101144415B1 (ko) 2012-05-10

Family

ID=44779148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110035179A KR101144415B1 (ko) 2010-04-16 2011-04-15 열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20110256666A1 (ko)
JP (1) JP4976522B2 (ko)
KR (1) KR101144415B1 (ko)
CN (1) CN102222633B (ko)
TW (1) TWI441894B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011120537A1 (de) * 2010-03-31 2011-10-06 Ev Group E. Thallner Gmbh Verfahren zur herstellung eines doppelseitig mit chips bestückten wafers
CN102947929B (zh) * 2010-04-19 2016-05-18 日东电工株式会社 倒装芯片型半导体背面用膜
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
CN103890908B (zh) * 2011-10-18 2016-08-24 富士电机株式会社 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法
KR20130073190A (ko) * 2011-12-23 2013-07-03 제일모직주식회사 다이싱 다이본딩 필름 및 반도체 장치
KR101832297B1 (ko) * 2011-12-26 2018-02-26 듀폰-미츠이 폴리케미칼 가부시키가이샤 레이저 다이싱용 필름 기재, 레이저 다이싱용 필름 및 전자부품의 제조방법
JP5976326B2 (ja) * 2012-01-25 2016-08-23 日東電工株式会社 半導体装置の製造方法、及び、当該半導体装置の製造方法に用いられる接着フィルム
JP5975763B2 (ja) * 2012-07-05 2016-08-23 株式会社ディスコ ウエーハの加工方法
KR101551758B1 (ko) * 2012-12-11 2015-09-09 제일모직주식회사 이방 도전성 필름용 조성물 및 이방 도전성 필름
US9530718B2 (en) * 2012-12-26 2016-12-27 Intel Corporation DBF film as a thermal interface material
JP6101492B2 (ja) * 2013-01-10 2017-03-22 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR20150125937A (ko) * 2013-03-04 2015-11-10 닛토덴코 가부시키가이샤 반도체 장치의 제조 방법, 시트형 수지 조성물, 및 다이싱 테이프 일체형 시트형 수지 조성물
JP2014216488A (ja) * 2013-04-25 2014-11-17 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP6033734B2 (ja) * 2013-04-30 2016-11-30 日東電工株式会社 フィルム状接着剤、ダイシングテープ一体型フィルム状接着剤、及び、半導体装置の製造方法
US9195929B2 (en) * 2013-08-05 2015-11-24 A-Men Technology Corporation Chip card assembling structure and method thereof
JP6312422B2 (ja) * 2013-12-24 2018-04-18 日東電工株式会社 ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
JP2017512239A (ja) * 2014-03-05 2017-05-18 スリーエム イノベイティブ プロパティズ カンパニー 皮膚に優しい（メタ）アクリレート感圧接着剤
JP6310748B2 (ja) * 2014-03-31 2018-04-11 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
JP6312498B2 (ja) * 2014-03-31 2018-04-18 日東電工株式会社 ダイシングフィルム、ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP6073263B2 (ja) * 2014-03-31 2017-02-01 日東電工株式会社 ダイシングシート付きダイボンドフィルム、及び、半導体装置の製造方法
JP6068386B2 (ja) * 2014-03-31 2017-01-25 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置の製造方法
WO2015178369A1 (ja) * 2014-05-23 2015-11-26 日立化成株式会社 ダイボンドダイシングシート
JP6270671B2 (ja) * 2014-09-17 2018-01-31 東芝メモリ株式会社 半導体製造装置および半導体装置の製造方法
WO2016080324A1 (ja) * 2014-11-19 2016-05-26 住友ベークライト株式会社 ダイシングフィルム
JP6502874B2 (ja) * 2015-04-07 2019-04-17 東芝メモリ株式会社 半導体装置の製造方法
JP6566703B2 (ja) * 2015-04-27 2019-08-28 株式会社ディスコ デバイスチップの製造方法
JP6735071B2 (ja) * 2015-05-13 2020-08-05 日東電工株式会社 封止樹脂シート
JP6193926B2 (ja) * 2015-07-21 2017-09-06 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
CN107920923A (zh) 2015-08-31 2018-04-17 3M创新有限公司 包含对湿表面具有增强的粘附性的(甲基)丙烯酸酯压敏粘合剂的负压伤口治疗敷料
CN107922811B (zh) 2015-08-31 2019-04-19 3M创新有限公司 包含对湿表面具有增强的粘附性的(甲基)丙烯酸酯压敏粘合剂的制品
KR101579710B1 (ko) * 2015-11-12 2015-12-22 동우 화인켐 주식회사 광학적층체 및 이를 포함하는 화상표시장치
JP6574688B2 (ja) * 2015-11-19 2019-09-11 日東電工株式会社 シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP6670177B2 (ja) * 2016-05-30 2020-03-18 日東電工株式会社 ダイボンドフィルム、ダイシングダイボンドフィルム、及び、半導体装置の製造方法
DE102017100053A1 (de) * 2017-01-03 2018-07-05 Infineon Technologies Ag Rahmenmontage nach Folienexpansion
JP6252698B2 (ja) * 2017-02-14 2017-12-27 日立化成株式会社 ダイシング・ダイボンディング一体型テープ
JP6961387B2 (ja) * 2017-05-19 2021-11-05 日東電工株式会社 ダイシングダイボンドフィルム
JP6889398B2 (ja) * 2017-07-20 2021-06-18 昭和電工マテリアルズ株式会社 放熱性ダイボンディングフィルム及びダイシングダイボンディングフィルム
JP6942034B2 (ja) * 2017-11-27 2021-09-29 株式会社ディスコ ウェーハの加工方法
JP7046585B2 (ja) * 2017-12-14 2022-04-04 日東電工株式会社 接着フィルムおよびダイシングテープ付き接着フィルム
TWI797154B (zh) * 2018-01-31 2023-04-01 日商三星鑽石工業股份有限公司 膜剝離機構及基板裂斷系統
JP2020098861A (ja) * 2018-12-18 2020-06-25 日東電工株式会社 接着フィルム、ダイシングテープ付き接着フィルム、および半導体装置製造方法
KR102488314B1 (ko) * 2018-12-27 2023-01-13 주식회사 두산 반도체 패키지용 비전도성 접착필름 및 이를 이용하는 반도체 패키지의 제조방법
KR102554029B1 (ko) * 2019-02-07 2023-07-11 (주)이녹스첨단소재 폴더블 디스플레이용 점착제 조성물
KR102554028B1 (ko) * 2019-02-07 2023-07-11 (주)이녹스첨단소재 폴더블 디스플레이용 점착제 조성물
JP7301463B2 (ja) * 2019-03-05 2023-07-03 株式会社ディスコ ウェーハの加工方法
JP7301462B2 (ja) * 2019-03-05 2023-07-03 株式会社ディスコ ウェーハの加工方法
JP7301464B2 (ja) * 2019-03-05 2023-07-03 株式会社ディスコ ウェーハの加工方法
WO2020217401A1 (ja) 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
FR3095771B1 (fr) * 2019-05-06 2021-06-04 Commissariat Energie Atomique Support sacrificiel en materiau polymere biodegradable pour decouper une piece au fil a abrasif
CN114420571A (zh) * 2022-01-11 2022-04-29 康佳芯云半导体科技(盐城)有限公司 一种薄芯片的防断裂贴片工艺及其贴片装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060021337A (ko) * 2003-06-06 2006-03-07 히다치 가세고교 가부시끼가이샤 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법
JP2007109808A (ja) 2005-10-12 2007-04-26 Furukawa Electric Co Ltd:The 半導体ウエハダイシング−ダイボンド用粘接着テープ
JP2007335643A (ja) * 2006-06-15 2007-12-27 Nitto Denko Corp 半導体装置の製造方法
JP2009049400A (ja) 2007-07-25 2009-03-05 Nitto Denko Corp 熱硬化型ダイボンドフィルム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106285A (ja) * 1993-10-08 1995-04-21 Oki Electric Ind Co Ltd 半導体製造方法
JPH1140520A (ja) * 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP4770126B2 (ja) * 2003-06-06 2011-09-14 日立化成工業株式会社 接着シート
JP4923398B2 (ja) * 2004-09-21 2012-04-25 日立化成工業株式会社 接着剤層付き半導体素子の製造方法
JP2007284666A (ja) * 2006-03-20 2007-11-01 Furukawa Electric Co Ltd:The 加熱剥離性粘着テープ
JP2008144160A (ja) * 2006-11-16 2008-06-26 Hitachi Chem Co Ltd 接着シート
JP2008308675A (ja) * 2007-05-14 2008-12-25 Hitachi Chem Co Ltd 接着シート及び金属付き接着フィルム
JP2009120822A (ja) * 2007-10-23 2009-06-04 Hitachi Chem Co Ltd 接着剤組成物、それを用いた接着部材、ダイシング／ダイボンド一体型のフィルム、半導体搭載用支持部材及び半導体装置
JP2009206134A (ja) * 2008-02-26 2009-09-10 Panasonic Corp チップのピックアップ方法
JP2009283925A (ja) * 2008-04-22 2009-12-03 Hitachi Chem Co Ltd ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートの製造方法、及び半導体装置の製造方法
JP2010251727A (ja) * 2009-03-24 2010-11-04 Furukawa Electric Co Ltd:The 半導体ウエハ加工用テープ
JP5580631B2 (ja) * 2010-03-19 2014-08-27 積水化学工業株式会社 硬化性組成物、ダイシング−ダイボンディングテープ、接続構造体及び粘接着剤層付き半導体チップの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060021337A (ko) * 2003-06-06 2006-03-07 히다치 가세고교 가부시끼가이샤 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법
JP2007109808A (ja) 2005-10-12 2007-04-26 Furukawa Electric Co Ltd:The 半導体ウエハダイシング−ダイボンド用粘接着テープ
JP2007335643A (ja) * 2006-06-15 2007-12-27 Nitto Denko Corp 半導体装置の製造方法
JP2009049400A (ja) 2007-07-25 2009-03-05 Nitto Denko Corp 熱硬化型ダイボンドフィルム

Also Published As

Publication number Publication date
JP2011228399A (ja) 2011-11-10
TW201141981A (en) 2011-12-01
CN102222633A (zh) 2011-10-19
JP4976522B2 (ja) 2012-07-18
KR20110115982A (ko) 2011-10-24
US20110256666A1 (en) 2011-10-20
CN102222633B (zh) 2014-07-09
TWI441894B (zh) 2014-06-21

Similar Documents

Publication Publication Date Title
KR101144415B1 (ko) 열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법
KR102493750B1 (ko) 다이싱·다이본드 필름 및 반도체 장치의 제조 방법
KR102322527B1 (ko) 열경화형 다이본드 필름, 다이싱·다이본드 필름 및 반도체 장치의 제조 방법
TWI462985B (zh) 熱固型晶片接合薄膜、切割/晶片接合薄膜及半導體裝置
KR101140512B1 (ko) 열경화형 다이본드 필름
JP5437111B2 (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
KR102436526B1 (ko) 다이싱 시트, 다이싱·다이 본드 필름 및 반도체 장치의 제조 방법
WO2012043340A1 (ja) ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
KR102397666B1 (ko) 다이 본드 필름, 다이싱 시트 부착 다이 본드 필름, 반도체 장치 및 반도체 장치의 제조 방법
JP6295135B2 (ja) ダイシング・ダイボンドフィルム
JP4927187B2 (ja) ダイシング・ダイボンドフィルム
KR20120028253A (ko) 다이싱?다이본드 필름
KR20110101102A (ko) 다이싱·다이 본드 필름
JP2012222002A (ja) ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
KR20140116058A (ko) 반도체 장치의 제조 방법 및 당해 반도체 장치의 제조 방법에 사용되는 접착 필름
KR20110099116A (ko) 열경화형 다이 본드 필름
JP2017183705A (ja) ダイシングダイボンドフィルム、及び、半導体装置の製造方法
JP2015211079A (ja) ダイシング・ダイボンドフィルム
JP5908543B2 (ja) 半導体装置の製造方法
JP2014099620A (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
KR101168561B1 (ko) 반도체 장치용 필름의 제조 방법
JP6574685B2 (ja) ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP5456807B2 (ja) ダイシング・ダイボンドフィルム

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 8