CN103890908B - 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法 - Google Patents

固相键合晶片的支承基板的剥离方法及半导体装置的制造方法 Download PDF

Info

Publication number
CN103890908B
CN103890908B CN201280051546.9A CN201280051546A CN103890908B CN 103890908 B CN103890908 B CN 103890908B CN 201280051546 A CN201280051546 A CN 201280051546A CN 103890908 B CN103890908 B CN 103890908B
Authority
CN
China
Prior art keywords
wafer
solid phase
phase bound
supporting substrates
fracture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280051546.9A
Other languages
English (en)
Other versions
CN103890908A (zh
Inventor
中嶋经宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103890908A publication Critical patent/CN103890908A/zh
Application granted granted Critical
Publication of CN103890908B publication Critical patent/CN103890908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明提供一种从投入晶片制造工艺时就能够使用Si薄晶片而不会产生实质的晶片断裂、并能够容易地进行Si薄晶片与支承基板的剥离、从而降低晶片成本的固相键合晶片的支承基板的剥离方法以及半导体装置的制造方法。在从包括Si晶片和与该Si晶片的背面固相键合的支承基板的固相键合晶片上剥离所述支承基板的方法中，本发明的剥离支承基板的方法至少包括：断裂层形成工序，在该断裂层形成工序中，使聚光点对准所述Si晶片与所述支承基板的固相键合界面，并照射出使用了具有可透过Si晶片的波长的激光，从而在所述固相键合界面的外周部的至少一部分上形成断裂层；剥离所述断裂层的断裂层剥离工序；以及剥离所述固相键合界面的键合界面剥离工序。

Description

固相键合晶片的支承基板的剥离方法及半导体装置的制造 方法
技术领域
本发明涉及WSS(Wafer Support System：晶片承载系统)晶片(固相键合晶片)，尤其涉及该支承基板的剥离方法以及使用该方法的半导体装置的制造方法。
背景技术
对于IGBT(绝缘栅双极晶体管)等功率器件，从降低能量损耗、散热性等特性方面的观点来看，认为力图实现半导体基板的薄型化具有较大的优势。如果能够在投入制造工艺的最开始就使用厚度较薄的晶片(薄晶片)来制造半导体器件，则半导体基板的薄型化的制造效率最高，这就迫切要求建立可使厚度较薄的晶片顺利流片的晶片制造工艺。然而，实际上若在制造工艺的最开始就使用厚度较薄的晶片来进行流片，则因热而产生的应力容易导致晶片断裂等现象的增加，因此，如图3所示，在投入制造工艺的最开始通常使用较厚的晶片，例如，准备直径为8英寸、厚度为725μm的Si晶片100a(图3(a))。从Si晶片100a的任一侧的表面形成IGBT所需的MOS(金属氧化膜半导体)栅结构(未图示)、发射极金属电极(未图示)等器件结构(图3(b))。在表面侧形成器件结构之后，在接近制造工艺后半程的最后的工序中进行Si晶片100a的打薄工序，例如利用磨削装置和CMP(化学机械研磨装置)对Si晶片100a的背面侧进行研磨，从而形成厚度为100μm的Si晶片100b(图3(c))。在Si晶片100b背面侧形成所需的集电极层(101)和集电极电极(102)(图3(d))之后，通过刀片切割将其分割成IGBT芯片(103)(图3(e))。由此，为了防止晶片断裂，实际上大多采用在晶片制造工艺的后半程设置完成所期望的较薄基板厚度的工序的制造方法。其结果是导致在背面磨削工序的阶段，投入时的Si晶片厚度的80％以上的硅基板被去除。由于在研磨下来的硅粉尘中混入了磨具的成分或因掺杂而产生的杂质元素，因此几乎无法再生利用。
此外，对于既能保持Si晶片的强度、又能使晶片薄型化的技术，已知有加强筋方式和WSS方式的技术。加强筋方式是指以下制造方法，在进行所述背面磨削时，以下述方式对晶片进行磨削，即以大约3mm左右的宽度留出背面最外周的边缘部分且使其呈环状，并挖出其内周侧，接着将既保持了刚性、厚度又较薄的晶片投入制造工艺(图2)。在该图2中，除图2(c)、(d)的涉及背面磨削的工序以外，其他工序与图3相同。
另一方面，在WSS方式中存在有临时粘贴方式、直接键合方式(固相键合方式)。利用粘接剂将支承基板粘贴于晶片背面的临时粘贴方式是指以下方式，即：由于在粘接之后不能进行高温处理，因此最开始投入较厚的晶片，接着在高温处理工序结束的后半程之后的晶片制造工艺中，为了保持晶片强度，利用粘接剂将支承基板粘贴于晶片表面侧，之后在对晶片背面进行磨削来形成Si晶片的同时，对Si晶片的背面侧实施作为半导体器件所需的处理，处理完成后从Si晶片剥离支承基板。
将支承基板与背面以无粘接剂的方式进行键合的直接键合方式是利用现有的Si晶片固相键合技术的方式。若采用固相键合，则即使在支承基板与Si晶片保持键合的状态下，也能够顺利地进行在晶片制造工艺的前半程所进行的杂质热扩散工序这样的高温处理。然而，该技术原本就没有以能再次进行剥离为前提，因此存在从固相键合后的Si晶片容易地将支承基板剥离的方法并未付诸实践的问题。
根据上述加强筋方式、WSS方式，由于保持了Si晶片的强度，因此能够实现运送时晶片断裂的风险的降低、翘曲的降低等。在此后的说明中，若言及WSS方式或WSS晶片，则是指通过固相键合来对支承基板与晶片进行直接键合的方式或固相键合晶片。
此外，已知有其他的称为隐形切割的将晶片分割成芯片的技术。所谓隐形是隐藏的，看不到的意思。根据这种分割技术，通过使能够透过硅的红外激光的焦点聚焦在Si晶片的内部，并使该激光照射沿着晶片内芯片的切断区域呈格子状地进行扫描，从而能够在不对晶片表面造成损伤的情况下通过激光仅在晶片内部形成断裂层。在该断裂层处形成内部应力以及伴随着该内部应力而产生的沿着晶片表面方向的裂缝。接着，通过施加胶带膨胀等外部应力，使得沿着晶片表面方向行进的裂缝得以扩大，从而能够将晶片分割成矩形形状的芯片。这种隐形切割技术具有以下特点，即在背面、表面侧的边缘都几乎观察不到现有的刀片切割等中容易产生的边缘面的碎屑，并且与表面吸收型激光加工或切削加工不同，没有粉尘等的飞散。
现有技术文献
专利文献
专利文献1：日本专利特开2010－103424号公报
专利文献2：日本专利特开2012－79836号公报
专利文献3：日本专利特开2010－79871号公报
专利文献4：日本专利特开2006－43713号公报
发明内容
发明所要解决的技术问题
在晶片制造工艺中对Si晶片进行流片的情况下，将直径为6英寸时晶片厚度在300μm左右以上，直径为8英寸时晶片厚度在400μm左右以上称为能够进行处理而实质上不会发生晶片断裂等问题的晶片厚度的下限。但是，若将厚度比该晶片厚度的下限要薄的晶片直接投入到晶片制造工艺中，则Si晶片的翘曲变大，因此，尤其是在曝光时，由于TTV(TotalThickness Variation：整体厚度偏差)较差而难以获得良好的分辨率。此外，在杂质热扩散等高温处理中，由于晶片的变形而容易发生结晶缺陷。此外，即使将晶片厚度设为所述的可处理范围的下限，使得直径为6英寸时晶片厚度为300μm，直径为8英寸时晶片厚度为400μm，但在例如为了进一步将晶片打薄至完成品晶片厚度100μm而进行磨削的情况下，原本的晶片厚度的2/3、3/4通过磨削而被去除，造成了浪费。换言之，若在投入晶片制造工艺的最开始就使用完成品厚度的晶片或者厚度与其相接近的晶片，则显而易见，能够实现材料的节省和磨削工序的简单化，也能够改善成本。此外，即使使用加强筋方式晶片，由于晶片背面的除外周部以外的中央部被挖出，因此通过磨削去除的比例与上述情况也基本没有差别。
本发明是鉴于上述所说明的问题点而完成的，本发明的目的在于提供一种从投入晶片制造工艺时就能够使用Si晶片而不会产生实质的晶片断裂、且能够容易地进行Si晶片与支承基板的剥离、从而降低晶片成本的固相键合晶片的支承基板的剥离方法以及半导体装置的制造方法。
解决技术问题所采用的技术方案
为实现所述本发明的目的，本发明是从包括Si晶片和与该Si晶片的背面固相键合的支承基板的固相键合晶片上剥离所述支承基板的方法，该剥离支承基板的方法至少包括断裂层形成工序，在该断裂层形成工序中，使聚光点对准所述Si晶片与所述支承基板的固相键合界面，并照射出使用了具有可透过Si晶片的波长的激光，从而在所述固相键合界面的外周部的至少一部分上形成断裂层；剥离所述断裂层的断裂层剥离工序；以及剥离所述固相键合界面的键合界面剥离工序。
此外，为了实现所述本发明的目的，本发明的半导体装置的制造方法至少包括：固相键合工序，在该固相键合工序中将支承基板与Si晶片的背面固相键合；功能结构形成工序，在该功能结构形成工序中在所述Si晶片的表面形成功能结构；断裂层形成工序，在该断裂层形成工序中，使聚光点对准所述Si晶片与所述支承基板的固相键合界面，并照射出使用了具有可透过Si晶片的波长的激光，从而在所述固相键合界面的外周部的至少一部分上形成断裂层；断裂层剥离工序，在该断裂层剥离工序中剥离所述断裂层；键合界面剥离工序，在该键合界面剥离工序中剥离所述固相键合界面；以及背面处理工序，在该背面处理工序中，对键合界面剥离工序后的Si晶片的背面进行背面处理。
发明效果
根据本发明，能够提供一种从投入晶片制造工艺时就能够使用Si晶片而不会产生实质的晶片断裂、且能够容易地进行Si晶片与支承基板的剥离、从而降低晶片成本的固相键合晶片的支承基板的剥离方法以及半导体装置的制造方法。
附图说明
图1是表示本发明所涉及的使用固相键合方式的IGBT的晶片制造工艺((a)～(g))的半导体基板(晶片)的剖视图。
图2是在现有的IGBT的晶片制造工艺((a)～(e))中以加强筋方式对背面进行磨削而得到的半导体基板(晶片)的剖视图。
图3是表示现有的IGBT的晶片制造工艺((a)～(e))的半导体基板(晶片)的剖视图。
图4是表示本发明所涉及的使用不同的固相键合方式的IGBT的晶片制造工艺((a)～(g))的半导体基板(晶片)的剖视图。
图5是用于说明本发明所涉及的固相键合方式的Si晶片的剖视图和俯视图。
图6是在Si晶片和支承基板之间的固相键合界面上存在有空隙的固相键合晶片的剖视图以及超声波图像照片。
图7是在Si晶片和支承基板之间的固相键合界面上存在有氧化膜的固相键合晶片的剖视图。
图8是表示本发明所涉及的断裂层剥离工序和键合界面剥离工序的一个实施方式的剖视图。
图9是表示与图8不同的本发明所涉及的断裂层剥离工序和键合界面剥离工序的一个实施方式的剖视图。
具体实施方式
下面，对本发明的实施方式的一个方式进行说明。其中，本发明并不限定于以下所要说明的实施方式。
本发明的从固相键合晶片剥离支承基板的方法至少包括：断裂层形成工序、断裂层剥离工序、以及键合界面剥离工序。断裂层形成工序是使聚光点对准Si晶片与支承基板的固相键合界面，并照射出使用可透过Si晶片的波长的激光，从而在固相键合界面的外周部的至少一部分上形成断裂层的工序。断裂层是因激光而发生性质改变的层，是成为剥离支承基板时的起点的层。
利用激光来进行切断的切断方法作为半导体Si晶片的切割技术被公所周知(例如专利文献4)。在该切断方法中，在使激光的焦点聚焦在Si(硅)半导体晶片内部的同时，使激光照射沿着芯片化切断线呈格子状进行扫描。由此，沿着芯片化切断线将晶片内部具有断裂层的切断部形成为格子状。然后，通过使每个切割胶带膨胀而机械地将晶片分割成芯片。在现有的使具有对于Si材料吸收性较高的波长的激光的焦点聚焦在Si晶片表面的激光划片方式中，容易产生烧蚀，Si的一部分成为熔融微粒而四处飞散，尤其是Si的熔融微粒凝固在切断部边缘周边而产生Si的碎片，从而无法获得光滑的切断面。因此，优选以下不存在微粒子的切断方法，即通过使用能透过Si晶片的波长的激光，并使该激光的焦点聚焦在Si晶片内部，从而仅在照射能量较高的Si晶片内部形成断裂层，而不在Si晶片表面留下激光的痕迹。由于断裂层是Si晶片的单结晶结构发生碎裂的状态，因此与单结晶体的Si晶片相比其机械强度较弱，处于容易剥离的状态。在本发明中使用所述隐形切割技术中所使用的激光。通过使聚光点对准Si晶片与支承基板的固相键合界面，并照射使用可透过Si晶片的波长的激光，从而在固相键合界面的外周部的至少一部分上形成断裂层。断裂层可以形成在固相键合界面的整个外周部，也可以形成在外周部的一部分。
具体而言，通过从Si支承晶片(支承基板)外周(晶片的侧面)方向照射使用可透过Si晶片的波长的激光，使其焦点聚焦在固相键合的界面内部，并对沿着外周的长度在一定程度以上的环状或晶片外周的一部分区域中所需的范围进行照射，来分别形成断裂层。由于所形成的断裂层的机械强度较弱，因此该断裂层可较为容易地进行剥离，以该剥离点作为起点向Si晶片的中心部产生裂缝。该裂缝沿着与内层相比接合较弱的固相键合界面行进，因此能够逐渐将Si晶片与支承基板拉开从而将其剥离。
断裂层剥离工序是将所述断裂层形成工序中因激光而发生性质改变的断裂层进行剥离的工序。分别固定Si晶片和支承基板，通过向使固相键合界面的断裂层发生断裂的方向施加力来剥离断裂层。作为Si晶片及支承基板的固定方法，可以举出例如分别对Si晶片的表面(正面)和支承基板的背面进行真空卡盘夹紧、静电卡盘夹紧的方法等。
键合界面剥离工序是剥离固相键合界面的工序。与断裂层剥离工序相同，通过向使固相键合界面断裂的方向施加力，能够产生以断裂层的剥离为起点的沿着固相键合界面的裂缝，由此来剥离固相键合界面。与断裂层剥离工序相同，分别固定Si晶片和支承基板，而后对键合界面进行剥离。根据断裂层的形成状态，键合界面剥离工序可以在断裂层剥离工序后进行，或者与断裂层剥离工序同时进行。
在本发明的从固相键合晶片剥离支承基板的方法中，除了上述工序之外，还可以包括边对Si晶片表面进行真空卡盘夹紧、静电卡盘夹紧等边进行冷却，并通过利用灯、激光、加热板等对支承基板侧进行加热，从而使晶片表面与支承基板因热膨胀差而发生剥离的工序。
在本发明的从固相键合晶片剥离支承基板的方法中，能够使所述Si晶片与所述支承基板的固相键合界面存在空隙。通过在固相键合界面上形成作为未键合部分的空隙这样的间隙，能够使键合界面剥离工序中固相键合界面的剥离变得容易。空隙源自于支承基板表面所形成的凹凸。在将支承基板与Si晶片进行键合之前，只要对支承基板的表面局部照射等离子体，就能够在支承基板的表面上形成凹部。该凹部成为固相键合界面的空隙，由于空隙不与Si晶片键合，因此键合界面剥离工序中的剥离变得容易。
在本发明的从固相键合晶片剥离支承基板的方法中，能够使所述Si晶片与所述支承基板的固相键合界面存在氧化膜。通过在固相键合界面上形成作为未键合部分的氧化膜，能够使键合界面剥离工序中固相键合界面的剥离变得容易。氧化膜形成在支承基板的表面上。在将支承基板与Si晶片进行键合之前，通过照射等离子体等来去除氧化膜。若局部照射等离子体，则支承基板上残留有氧化膜。该氧化膜成为固相键合界面的氧化膜，由于氧化膜不与Si晶片键合，因此键合界面剥离工序中的剥离变得容易。在本发明的剥离支承基板的方法中，在上述固相键合界面上可以同时存在空隙和氧化膜。
在本发明的从固相键合晶片剥离支承基板的方法中，优选从固相键合晶片的侧面照射所述激光。这是由于在Si晶片表面形成有由氧化膜、Poly-Si膜、金属膜等形成的器件，因此激光无法透过，或者会损害器件的功能。
在本发明的从固相键合晶片剥离支承基板的方法中，优选从垂直于固相键合晶片面的方向照射所述激光。若从斜向进行照射，有可能会在支承基板表面发生反射，从而无法将足够的能量传导到剥离界面。此外，也有可能对激光照射装置内部和外部造成损伤。这是由于在Si晶片表面形成有由氧化膜、Poly-Si膜、金属膜等形成的器件，因此激光无法透过。
在本发明的从固相键合晶片剥离支承基板的方法中，优选所述支承基板为从Si晶片、表面具有SiO层的Si晶片、SiC晶片中所选出的任一种基板。这是因为如果是这些基板，则与Si晶片的键合性较好。
在本发明的从固相键合晶片剥离支承基板的方法中，优选在直径为6英寸时所述Si晶片的厚度小于300μm，在直径为8英寸时所述Si晶片的厚度小于400μm。如果具有上述厚度，则无需通过用于打薄晶片的化学机械研磨等来进行过剩的研磨，从而能充分地降低晶片成本。从降低晶片成本的观点来看，进一步优选为在直径为6英寸时Si晶片的厚度为100μm～150μm，在直径为8英寸时Si晶片的厚度为100μm～200μm。
接着，对本发明的半导体装置的制造方法进行说明。本发明的半导体装置的制造方法至少包括：固相键合工序、功能结构形成工序、断裂层形成工序、断裂层剥离工序、键合界面剥离工序、以及背面处理工序。固相键合工序是将支承基板与Si晶片的背面进行固相键合的工序。作为固相键合方法，可以举出例如通过氢键合法来对Si晶片与支承基板进行键合的方法。具体而言，去除Si晶片、支承基板的键合面上的氧化膜层或吸附层来进行镜面精加工，接着在水蒸气气氛中将Si晶片与支承基板的镜面相对并进行贴合，然后实施热处理(300℃～700℃)使其发生氢键合反应。接着，将贴合的基板进一步加热至超过结晶塑性温度的温度，例如800℃～1000℃，使得Si晶片与支承基板之间的原子相互移动从而牢固地进行贴合，从而形成固相键合晶片。
功能结构形成工序是在Si晶片的表面形成功能结构的工序。例如，在以制造IGBT器件为目的的情况下，形成IGBT的MOS栅结构(选择性地形成的p型基极区、在该基极区内选择性地形成的n型发射区、设置在发射区与Si晶片表面之间的基极区上的栅极绝缘膜和栅极电极等)、发射极电极等表面侧所需的功能结构。
断裂层形成工序是使聚光点对准Si晶片与支承基板的固相键合界面，并照射出使用可透过Si晶片的波长的激光，从而在固相键合界面的外周部的至少一部分上形成断裂层的工序。断裂层是因激光而发生性质改变的层，是成为将支承基板剥离时的起点的层。
断裂层剥离工序是将所述断裂层形成工序中因激光而发生性质改变的断裂层剥离的工序。分别固定Si晶片和支承基板，通过向使固相键合界面的断裂层发生断裂的方向施加力来剥离断裂层。作为Si晶片及支承基板的固定方法，可以举出例如分别对Si晶片的表面和支承基板的背面进行真空卡盘夹紧、静电卡盘夹紧的方法等。
键合界面剥离工序是将固相键合界面剥离的工序。与断裂层剥离工序相同，通过向使固相键合界面发生断裂的方向施加力，能够产生以断裂层的剥离为起点的沿着固相键合界面的裂缝，由此来剥离固相键合界面。与断裂层剥离工序相同，分别固定Si晶片和支承基板，而后对键合界面进行剥离。根据断裂层的形成状态，键合界面剥离工序可以在断裂层剥离工序后进行，或者与断裂层剥离工序同时进行。
背面处理工序是在键合界面剥离工序之后对Si晶片的背面进行背面处理的工序。作为背面处理，即形成n+缓冲层、p+集电极层、集电电极等。
在本发明的半导体装置的制造方法中，除了上述工序之外，还包括将Si晶片分割成各个芯片的切割工序、在Si晶片表面的A1电极上形成Au/Ni膜的镀覆工序这样的工序。
在本发明的半导体装置的制造方法中，能够使所述Si晶片与所述支承基板之间的固相键合界面上存在有空隙。通过在固相键合界面上形成作为未键合部分的空隙这样的间隙，能够使键合界面剥离工序中固相键合界面的剥离变得容易。
在本发明的半导体装置的制造方法中，能够使所述Si晶片与所述支承基板之间的固相键合界面上存在有氧化膜。通过在固相键合界面上形成作为未键合部分的氧化膜，能够使键合界面剥离工序中固相键合界面的剥离变得容易。在本发明的半导体装置的制造方法中，在上述固相键合界面上可以同时存在空隙和氧化膜。
在本发明的半导体装置的制造方法中，优选从固相键合晶片的侧面照射出所述激光。这是由于在Si晶片表面形成有由氧化膜、Poly-Si膜、金属膜等形成的器件，因此激光无法透过，或者会损害器件的功能。
在本发明的半导体装置的制造方法中，优选从垂直于固相键合晶片面的方向照射所述激光。若从斜向进行照射，有可能会在支承基板表面发生反射，从而无法将足够的能量传导到剥离界面。此外，也有可能对激光照射装置内部和外部造成损伤。这是由于在Si晶片表面形成有由氧化膜、Poly-Si膜、金属膜等形成的器件，因此激光无法透过。
在本发明的半导体装置的制造方法中，优选所述支承基板为从Si晶片、表面具有SiO层的Si晶片、SiC晶片中所选出的任一种基板。这是因为如果是这些基板，则与Si晶片的键合性较好。
在本发明的半导体装置的制造方法中，优选在直径为6英寸时所述Si晶片的厚度小于300μm，在直径为8英寸时所述Si晶片的厚度小于400μm。如果具有上述厚度，则无需通过用于打薄晶片的化学机械研磨等来进行过剩的研磨，从而能充分地降低晶片成本。从降低晶片成本的观点来看，进一步优选为在直径为6英寸时Si晶片的厚度为100μm～150μm，在直径为8英寸时Si晶片的厚度为100μm～200μm。
以下，参照附图对本发明的从固相键合晶片剥离支承基板的方法以及使用该方法的半导体装置的制造方法的实施例进行详细说明。本发明只要不超出其主旨，并不限于以下所要说明的实施例所记载的内容。
实施例
参照图1，对使用本发明的固相键合晶片的支承基板的剥离方法的半导体装置的制造方法的实施例1进行详细说明。图1是整个晶片的剖视图。相对于直径为8英寸、厚度小于400μm的FZ-n型Si晶片1a，准备相同直径的厚度为300μm的CZ-p型Si支承晶片2a作为支承基板(图1(a))。这里，如图4(a)所示，可以将Si晶片1b的厚度设为100μm，将支承晶片2b的厚度设为700μm。在图4中，由于将Si晶片1b的厚度设为大致等于完成品晶片的厚度即100μm，且使用了通过将Si晶片1b与厚度为700μm的支承晶片2b固相键合而得到的Si固相键合晶片3b，因此，与图1的方法不同，不需要图1(e)的背面磨削工序，但其他工序是相同的。
回到图1的说明，不使用有机类粘接剂而通过公知的氢键合法等将两个Si晶片1a和Si支承晶片2a直接进行贴合。具体而言，对成为Si晶片1a、Si支承晶片2a的贴合面的两个主面实施镜面精加工。在洁净的水蒸气气氛中将两片Si晶片1a与Si支承晶片2a的镜面相对进行贴合，并实施热处理(300～700℃)，从而Si晶片1a与Si支承晶片2a表面经由H2O分子发生氢键合反应。对贴合后的Si晶片1a和Si支承晶片2a加热至超过结晶塑性温度，即800～1000℃，从而两片Si晶片1a与Si支承晶片2a之间的原子相互移动，从而形成牢固贴合的Si固相键合晶片3a(图1(b))。对于该Si固相键合晶片3a，将Si晶片1a侧设为表面、将Si支承晶片2a侧设为背面。
即使在不同材料的晶片间进行贴合的情况下，也可以利用公知的氢键合反应等，在两片晶片相互密接的状态下将其加热至结晶塑性温度以上，然后通过对其进行冷却来形成固相键合晶片，但在固相键合后的晶片中会因原先的晶片的膨胀系数差而容易发生变形、翘曲等。即，在对与Si(硅)的热膨胀系数差有着较大差别的半导体晶片或金属基板彼此进行贴合的情况下，在晶片键合时，尤其是在进行晶片的冷却工序时会发生因热膨胀系数差而引起的变形、翘曲，贴合后的晶片也容易产生翘曲、损坏。因此，优选为尽可能使用与Si的热膨胀系数的差较小的基板来进行彼此的贴合。
在Si固相键合晶片3a的表面侧，例如，在以制造IGBT器件为目的的情况下，形成IGBT的MOS栅结构(选择性地形成的p型基极区、在该基极区内选择性地形成的n型发射区、设置在发射区与Si晶片1a表面之间的基极区上的栅极绝缘膜和栅极电极)、发射极电极等表面侧所需的功能结构。在这种MOS栅结构等表面侧功能结构的形成过程中包括要求晶片具有较高的平坦度的光刻工序、以及需要进行1000℃以上的高温处理的杂质热扩散工序。如果Si固相键合晶片3a的平坦度较高，则能够形成表面侧的MOS栅结构而不会发生问题(图1(c))。若使用Si支承晶片作为支承基板，则Si固相键合晶片3a的耐热温度与Si半导体基板也相同。图1(c)的标号4表示所述IGBT的MOS栅结构、发射极电极等表面侧功能结构的剖面。
从形成有表面侧功能结构的Si固相键合晶片3a的侧面的外部以与晶片面相平行的方向照射激光5，使得激光5的焦点聚焦在Si固相键合晶片3a的外周部内部的固相键合界面上，从而形成断裂层(图1(d))。照射该激光5是用于从Si固相键合晶片3a上剥离Si支承晶片的准备工序。参照图5对包含该准备工序在内的剥离工序进行进一步说明。如图5所示，使激光5的焦点聚焦在结束表面侧处理的Si固相键合晶片3b上、从Si固相键合晶片3b的外周端开始往内3mm左右的内侧区域进行照射，由此与固相键合界面相匹配地来设置断裂层6。可以将断裂层6的圆周方向的长度设为整个周长(图5(c))，但也不一定要将断裂层6设为整个周长，优选形成为半个圆周左右的长度。在将断裂层6形成为整个圆周时，如图5(c)所示，优选在照射激光时使晶片沿着箭头的方向进行旋转。此外，也不一定要沿圆周方向形成断裂层6，如果从外周端开始向中心方向、例如10mm左右的内侧以使焦点位置深入内侧的方式向Si固相键合晶片3b的外周端的一部分扫描并照射激光，由此形成断裂层6，则也可以使圆周方向的断裂层6的长度缩短为20mm左右(图5(d))。此外，在对Si固相键合晶片3a的外周部的固相键合界面照射激光时，在上述说明中是从与晶片面相平行的晶片的侧面进行照射，但也可以从垂直于晶片面的方向进行照射，由此来使焦点聚焦在固相键合界面的外周部。
下面，对激光照射方法进行说明。若光子的能量hv小于材料的吸收带隙EG，则从光学上来说材料是透明的。因此，在材料中发生吸收的条件为hv＞EG。然而，即使从光学上来说是透明的，若激光的强度非常大，在nhv＞EG的条件下(n＝2、3、4···)也会在材料中发生吸收。这种现象称为多光子吸收。在脉冲波的情况下，激光的强度由激光的聚光点的峰值功率密度(W/cm2)来决定，例如在峰值功率密度为1×108(W/cm2)以上的条件下会发生多光子吸收。峰值功率密度通过(聚光点处激光的单个脉冲能量)÷(激光的光斑截面积×脉冲宽度)来求得。此外，在连续波的情况下，激光的强度由激光的聚光点的电场强度(W/cm2)来决定。
在本发明的断裂层形成工序中，在发生多光子吸收的条件下使聚光点对准固相键合界面地照射出激光，由此形成断裂层。在本发明中，并不是利用Si晶片吸收激光，使Si晶片发热来形成断裂层，而是通过激光透过Si晶片，使固相键合界面上发生多光子吸收来形成断裂层。由于激光不会被Si晶片吸收，因此Si晶片的表面不会发生熔融。
在本发明的断裂层形成工序中，可根据如下数据设定激光及激光的照射条件。
(A)激光
光源：半导体激光器激励Nd：YAG激光
波长：1064nm
激光光斑截面积：3.14×10-8cm2
振荡方式：Q开关脉冲
重复频率：100kHz
脉冲宽度：30ns
输出：输出＜1mJ/脉冲
激光质量：TEM00
偏光特性：直线偏光
(B)聚光用透镜
相对于激光波长的透过率：60％
(C)载放Si固相键合晶片的载放台的移动速度：100mm/秒
另外，激光质量为TEM00是指聚光性较好、到激光的波长为止都可进行聚光的光斑直径的意思。
在从Si晶片1a上剥离支承基板即Si支承晶片2a时采用以下方法，即如图1(d)所示，抬起Si支承晶片2a外周的一部分，首先使设置在晶片外周部的断裂层6剥离来形成剥离的始端，接着缓慢地依次拉开直到抬起整个晶片为止，由此来进行整个支承基板的剥离。此外，也可以分多个阶段来抬起晶片。如果抬起的角度有限，则即使抬起的Si晶片1a被打薄，也只会翘曲到不会发生断裂的程度，从而能够从贴合后的Si固相键合晶片3a上将支承基板即Si支承晶片2a剥离。
剥离Si支承晶片2a之后，有时需要去除Si晶片的剥离面的破坏层等，或需要进一步地打薄Si晶片1a，在这种情况下，与现有的工序相同，对剥离面进行磨削、CMP(ChemicalMechanical Polishing：化学机械研磨)、或者利用药品进行蚀刻处理，从而将晶片厚度形成为100μm(图1(e))。对研磨后的晶片面(背面)施加所需的背面处理。作为背面处理，即形成n+缓冲层(未图示)、p+集电极层7、集电电极8等(图1(f))。接着通过切割工序(图1(g))来制造IGBT芯片9。
图6是在Si晶片和支承基板之间的固相键合界面上存在有空隙的固相键合晶片的剖视图以及超声波图像照片。相对于直径为8英寸、厚度小于400μm的FZ-n型Si晶片1c，准备相同直径的厚度为300μm的CZ-p型Si支承晶片2c作为支承基板(图6(a))。此处，在Si支承晶片2c的与Si晶片1c相贴合的面的一部分上具有空隙10。空隙10可以通过在支承晶片2c与Si晶片键合之前，对支承晶片2c的整个表面或局部照射等离子体来形成。在Si晶片1c与Si支承晶片2c相贴合而形成Si固相键合晶片3c的情况下，在固相键合界面上存在有空隙(图6(b))。通过在固相键合界面上形成作为未键合部分的空隙这样的间隙，能够使键合界面剥离工序中固相键合界面的剥离变得容易。图6(c)是Si固相键合晶片的超声波图像照片。这是从Si固相键合晶片的Si晶片的表面方向所拍摄到的照片，由该照片可以确认在键合界面上存在有分布成白色斑点状的空隙。
图7是在Si晶片和支承基板之间的固相键合界面上存在有氧化膜的固相键合晶片的剖视图。相对于直径为8英寸、厚度小于400μm的FZ-n型Si晶片1d，准备相同直径的厚度为300μm的CZ-p型Si支承晶片2d作为支承基板(图7(a))。此处，在Si支承晶片2d的与Si晶片1d相贴合的面的一部分上具有氧化膜11。局部具有氧化膜的Si支承晶片2d可通过以下方式形成，即在将整个表面具有氧化膜的支承晶片与Si晶片相接合之前，对支承晶片的表面局部照射等离子体来去除部分氧化膜。在Si晶片1d与Si支承晶片2d相贴合而形成Si固相键合晶片3d的情况下，在固相键合界面上存在有氧化膜(图7(b))。通过在固相键合界面上形成作为未键合部分的氧化膜，能够使键合界面剥离工序中固相键合界面的剥离变得容易。
图8是表示本发明所涉及的断裂层剥离工序和键合界面剥离工序的一个实施方式的剖视图。本实施方式以Si固相键合晶片3c为例，在该Si固相键合晶片3c中，Si晶片1c与具有空隙10的Si支承晶片2c相贴合，并进一步形成有表面侧功能结构4(图8(a))。从该Si固相键合晶片3c的侧面对固相键合界面照射激光5，从而在固相键合界面的整个圆周上形成断裂层6(图8(a))。接着，利用吸附装置12、以及吸附装置13对形成有表面侧功能结构4的Si晶片1c的表面进行固定。通过真空卡盘或静电卡盘将Si支承晶片2c的背面夹紧在晶片固定平台14上(图8(b))。
吸附装置12具有以下结构，即吸附装置12的吸附面与吸附装置13的吸附面在同一面的状态下可同时移动，并且吸附装置12也可以独立于吸附装置13而单独进行移动。
接着，在吸附装置13处于静止的状态下向抬起Si晶片1c的端部的方向(图8(c)中箭头的方向)抬起吸附装置12。然后，剥离Si晶片1c与Si支承晶片2c的固相键合界面端部(各晶片的外周端部)的断裂层6，从而形成剥离整个固相键合界面的始端(剥离部)(图8(c))。
此时抬起端部的方向是相对于垂直于吸附装置12、13的吸附面的方向稍向Si晶片的内侧倾斜的方向。若向内侧的倾斜较大，则容易形成对固相键合界面的端部进行剥离的始端，但是会对吸附装置12和吸附装置13之间的边界附近施加较大的应力。因此，优选以不会导致Si晶片1c断裂的角度(例如5°左右)倾斜地抬起Si晶片1c的外周。
然后，在吸附装置12的吸附面与吸附装置13的吸附面处于同一面的状态下，接着在保持吸附装置12、13的吸附面为同一面的同时，从刚刚利用吸附装置12形成的剥离部持续地沿剥离方向(图8(d)的箭头方向)抬起吸附装置12、13的吸附面。缓慢地使吸附装置12、13的吸附面倾斜，从而对整个固相键合界面剥离固相键合界面(图8(d))。通过阶段性地拉伸吸附装置12和吸附装置13，能够以断裂层6的剥离为起点，沿着固相键合界面产生裂纹，由此能够在固相键合界面上进行剥离。在该示例中，由于固相键合界面上存在有空隙10，空隙10的部分没有进行固相键合，因此容易进行剥离。
这里，如图(5)d所示，在激光仅照射晶片的一部分的情况下，利用吸附装置12吸附被该激光照射的部位即可。
如图8所示，具备吸附装置12、13的剥离装置能够不限于在固相键合界面上存在有空隙10的情况下使用。例如，也可以适用于没有设置空隙10而进行固相键合、并如图5(c)(d)那样经过激光照射后的半导体基板。
图9是表示与图8不同的本发明所涉及的断裂层剥离工序和键合界面剥离工序的一个实施方式的剖视图。本实施方式以Si固相键合晶片3c为例，在该Si固相键合晶片3c中，Si晶片1c与具有空隙10的Si支承晶片2c相贴合，并进一步形成有表面侧功能结构4(图9(a))。利用粘接剂15将支撑材料16粘贴在对表面侧功能结构4进行了处理的Si晶片1c的表面上(图9(a))。支撑材料16以Si、SiC以及玻璃等作为原材料。从该Si固相键合晶片3c的侧面或背面对Si固相键合晶片3c照射激光5，从而在固相键合界面的整个圆周上形成断裂层6(图9(b))。接着，利用晶片固定平台17、14通过真空卡盘或静电卡盘分别夹紧支撑材料16的背面以及Si支承晶片2c的背面。然后，通过向比垂直于吸附面的方向稍向Si晶片内侧倾斜的方向(图9(d)中箭头的方向)拉伸晶片固定平台17，来从端部抬起，并剥离固相键合界面端部与该端部之间的断裂层6，从而形成剥离整个固相键合界面的始端(图9(d))。然后，通过进一步向箭头方向进行拉伸来抬起晶片固定平台17，从而剥离整个固相键合界面(图9(d))。接着，拆卸下晶片固定平台17，在固定有支撑材料16的状态下(图9(e))，根据需要对剥离面进行CMP研磨从而对其表面进行平滑化，然后实施形成n+缓冲层、p+集电极层、集电电极等的背面处理。然后，拆卸支撑材料16，经由切割工序来形成芯片。
图9所示的结构能够不限于在固相键合界面上存在有空隙10的情况下使用。例如，也可以适用于没有设置空隙10而进行固相键合、并如图5(c)(d)那样经过激光照射后的半导体基板。
在上述所说明的实施例中，使用Si半导体基板作为支承基板，作为不同的支承基板，例如，也可以设为从表面具有SiO层的Si半导体基板、SiC半导体基板中所选出的任一种基板。
根据上述所说明的实施例，能够提供一种从投入晶片制造工艺时就能够使用Si晶片而不会产生实质的晶片断裂、并能够容易地进行晶片与支承基板的剥离、从而降低晶片成本的固相键合晶片的支承基板的剥离方法以及半导体装置的制造方法。
符号说明
1a、1b、1c、1d Si晶片
2a、2b、2c、2d Si支承晶片、支承基板
3a、3b、3c、3d Si固相键合晶片
4 表面侧功能结构
5 激光
6 断裂层
7 P+集电极层
8 集电电极
9 IGBT芯片
10 空隙
11 氧化膜
12 吸附装置
13 吸附装置
14 晶片固定平台
15 粘接剂
16 支撑材料
17 晶片固定平台

Claims (14)

1.一种固相键合晶片的支承基板的剥离方法，是从包括Si晶片和与Si晶片的背面固相键合的支承基板的固相键合晶片上剥离所述支承基板的方法，其特征在于，至少包括：
断裂层形成工序，在该断裂层形成工序中，使聚光点对准所述Si晶片与所述支承基板的固相键合界面，并照射出使用了具有可透过Si晶片的波长的激光，从而在所述固相键合界面的外周部的至少一部分上形成断裂层；
断裂层剥离工序，在该断裂层剥离工序中剥离所述断裂层；以及
键合界面剥离工序，在该键合界面剥离工序中剥离所述固相键合界面。
2.如权利要求1所述的固相键合晶片的支承基板的剥离方法，其特征在于，
所述Si晶片与所述支承基板的固相键合界面上存在有空隙。
3.如权利要求1所述的固相键合晶片的支承基板的剥离方法，其特征在于，
所述Si晶片与所述支承基板的固相键合界面上存在有氧化膜。
4.如权利要求1所述的固相键合晶片的支承基板的剥离方法，其特征在于，
从所述固相键合晶片的侧面照射所述激光。
5.如权利要求1所述的固相键合晶片的支承基板的剥离方法，其特征在于，
从与固相键合晶片面垂直的方向照射所述激光。
6.如权利要求1至5的任一项所述的固相键合晶片的支承基板的剥离方法，其特征在于，
所述支承基板是从Si晶片、表面具有SiO层的Si晶片、SiC晶片中选出的任一个基板。
7.如权利要求1至5的任一项所述的固相键合晶片的支承基板的剥离方法，其特征在于，
所述Si晶片在直径为6英寸时厚度小于300μm，在直径为8英寸时厚度小于400μm。
8.一种半导体装置的制造方法，其特征在于，至少包括：
固相键合工序，在该固相键合工序中将支承基板与Si晶片的背面进行固相键合；
功能结构形成工序，在该功能结构形成工序中在所述Si晶片的表面形成功能结构；
断裂层形成工序，在该断裂层形成工序中，使聚光点对准所述Si晶片与所述支承基板的固相键合界面，并照射出使用了具有可透过Si晶片的波长的激光，从而在所述固相键合界面的外周部的至少一部分上形成断裂层；
断裂层剥离工序，在该断裂层剥离工序中剥离所述断裂层；
键合界面剥离工序，在该键合界面剥离工序中剥离所述固相键合界面；以及
背面处理工序，在该背面处理工序中对键合界面剥离工序后的Si晶片的背面进行背面处理。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，
在所述Si晶片与所述支承基板的固相键合界面上存在有空隙。
10.如权利要求8所述的半导体装置的制造方法，其特征在于，
在所述Si晶片与所述支承基板的固相键合界面上存在有氧化膜。
11.如权利要求8所述的半导体装置的制造方法，其特征在于，
从固相键合晶片的侧面照射所述激光。
12.如权利要求8所述的半导体装置的制造方法，其特征在于，
从与固相键合晶片面垂直的方向照射所述激光。
13.如权利要求8至12的任一项所述的半导体装置的制造方法，其特征在于，
所述支承基板是从Si晶片、表面具有SiO层的Si晶片、SiC晶片中选出的任一个基板。
14.如权利要求8至12的任一项所述的半导体装置的制造方法，其特征在于，
所述Si晶片在直径为6英寸时厚度小于300μm，在直径为8英寸时厚度小于400μm。
CN201280051546.9A 2011-10-18 2012-10-16 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法 Active CN103890908B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011228545 2011-10-18
JP2011-228545 2011-10-18
PCT/JP2012/076656 WO2013058222A1 (ja) 2011-10-18 2012-10-16 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103890908A CN103890908A (zh) 2014-06-25
CN103890908B true CN103890908B (zh) 2016-08-24

Family

ID=48140869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280051546.9A Active CN103890908B (zh) 2011-10-18 2012-10-16 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9147599B2 (zh)
JP (1) JP5725430B2 (zh)
CN (1) CN103890908B (zh)
DE (1) DE112012004373T5 (zh)
WO (1) WO2013058222A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610374B (zh) * 2013-08-01 2018-01-01 格芯公司 用於將搬運器晶圓接合至元件晶圓以及能以中段波長紅外光雷射燒蝕釋出之接著劑
WO2015087192A1 (en) * 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
SG11201704977WA (en) * 2015-01-14 2017-07-28 Ev Group E Thallner Gmbh Method and device for detaching a substrate from a substrate stack
JP6699111B2 (ja) 2015-08-18 2020-05-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6608732B2 (ja) * 2016-03-01 2019-11-20 株式会社ディスコ ウエーハの加工方法
JP2017162855A (ja) * 2016-03-07 2017-09-14 株式会社ディスコ ウエーハの加工方法
DE102016110378B4 (de) 2016-06-06 2023-10-26 Infineon Technologies Ag Entfernen eines Verstärkungsrings von einem Wafer
CN106783716B (zh) * 2016-12-05 2020-03-20 厦门市三安集成电路有限公司 一种降低易碎基底在半导体制程中破片率的方法
CN106876247B (zh) * 2017-02-15 2020-02-07 纳晶科技股份有限公司 柔性器件的制备方法
JP6985031B2 (ja) * 2017-05-19 2021-12-22 株式会社ディスコ Ｌｅｄディスプレーパネルの製造方法
JP7256120B2 (ja) * 2017-06-19 2023-04-11 ローム株式会社 半導体装置の製造方法およびウエハ貼着構造体
US11121031B2 (en) 2018-11-01 2021-09-14 Xintec Inc. Manufacturing method of chip package and chip package
CN110148569B (zh) * 2019-05-16 2021-08-24 武汉新芯集成电路制造有限公司 一种键合结构的缺陷扫描方法及设备
CN110571163B (zh) * 2019-09-18 2021-12-03 武汉新芯集成电路制造有限公司 晶圆键合工艺的气泡缺陷处理方法
KR20220006155A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법
WO2022059473A1 (ja) * 2020-09-17 2022-03-24 ローム株式会社 半導体装置の製造方法およびウエハ構造物
CN115223851B (zh) * 2022-09-21 2022-12-09 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种机械式晶片分离方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428005A (zh) * 2000-04-14 2003-07-02 S.O.I.Tec绝缘体上硅技术公司 在基体或块体特别是由半导体材料制成的基体或块体中切制出至少一个薄层的方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69737086T2 (de) * 1996-08-27 2007-05-16 Seiko Epson Corp. Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement
US7470600B2 (en) * 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
CA2290104A1 (en) * 1997-05-12 1998-11-19 Silicon Genesis Corporation A controlled cleavage process
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JP4085459B2 (ja) * 1998-03-02 2008-05-14 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US6784071B2 (en) * 2003-01-31 2004-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded SOI wafer with <100> device layer and <110> substrate for performance improvement
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
KR100577627B1 (ko) * 2002-05-20 2006-05-10 주식회사 사무코 접합기판과 그 제조방법 및 그것에 사용되는 웨이퍼 외주가압용 지그류
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
WO2004015753A1 (en) * 2002-08-06 2004-02-19 Xsil Technology Limited Laser machinining
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
WO2004040648A1 (ja) * 2002-10-30 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
US7765861B2 (en) * 2002-11-06 2010-08-03 Nxp B.V. Method of adhesion measurement at the interface between layers
EP1568071B1 (de) * 2002-11-29 2019-03-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer mit trennschicht und trägerschicht und dessen herstellungsverfahren
TW582099B (en) * 2003-03-13 2004-04-01 Ind Tech Res Inst Method of adhering material layer on transparent substrate and method of forming single crystal silicon on transparent substrate
WO2004109786A1 (ja) * 2003-06-06 2004-12-16 Hitachi Chemical Co., Ltd. 接着シート、ダイシングテープ一体型接着シート、及び半導体装置の製造方法
US7091108B2 (en) * 2003-09-11 2006-08-15 Intel Corporation Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices
JP4525048B2 (ja) * 2003-10-22 2010-08-18 富士電機システムズ株式会社 半導体装置の製造方法
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4634047B2 (ja) * 2004-01-23 2011-02-16 パイオニア株式会社 集積型半導体発光素子及びその製造方法
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP4622720B2 (ja) * 2004-07-21 2011-02-02 日亜化学工業株式会社 窒化物半導体ウエハ又は窒化物半導体素子の製造方法
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
JP4634089B2 (ja) 2004-07-30 2011-02-16 浜松ホトニクス株式会社 レーザ加工方法
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
EP1798764A1 (en) * 2005-12-14 2007-06-20 STMicroelectronics S.r.l. Process for manufacturing wafers usable in the semiconductor industry
JP2007281316A (ja) * 2006-04-11 2007-10-25 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US7929587B2 (en) * 2007-04-27 2011-04-19 Sanyo Electric Co., Ltd. Semiconductor laser diode element and method of manufacturing the same
US8275013B2 (en) * 2007-06-18 2012-09-25 Sanyo Electric Co., Ltd. Semiconductor laser device and method of manufacturing the same
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5336101B2 (ja) * 2008-04-01 2013-11-06 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP2009266892A (ja) * 2008-04-22 2009-11-12 Sumitomo Electric Ind Ltd 化合物半導体結晶基材の製造方法
WO2009148253A2 (ko) * 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP2010103424A (ja) 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
US7816225B2 (en) * 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US8003491B2 (en) * 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP5132534B2 (ja) * 2008-12-01 2013-01-30 日本電波工業株式会社 光学部品の製造方法
US8820728B2 (en) * 2009-02-02 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer carrier
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
US8871609B2 (en) * 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
JP5534763B2 (ja) * 2009-09-25 2014-07-02 株式会社東芝 半導体発光装置の製造方法及び半導体発光装置
JP5547212B2 (ja) * 2009-12-11 2014-07-09 シャープ株式会社 半導体装置の製造方法
US20110188532A1 (en) * 2010-02-04 2011-08-04 Sanyo Electric Co., Ltd. Semiconductor Laser Apparatus
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP5714859B2 (ja) 2010-09-30 2015-05-07 芝浦メカトロニクス株式会社 基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
JP5611751B2 (ja) 2010-09-30 2014-10-22 芝浦メカトロニクス株式会社 支持基板、基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
KR101896483B1 (ko) * 2011-02-28 2018-09-10 다우 실리콘즈 코포레이션 웨이퍼 본딩 시스템 및 그의 본딩 및 디본딩 방법
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428005A (zh) * 2000-04-14 2003-07-02 S.O.I.Tec绝缘体上硅技术公司 在基体或块体特别是由半导体材料制成的基体或块体中切制出至少一个薄层的方法

Also Published As

Publication number Publication date
DE112012004373T5 (de) 2014-07-10
JPWO2013058222A1 (ja) 2015-04-02
CN103890908A (zh) 2014-06-25
US20140220765A1 (en) 2014-08-07
WO2013058222A1 (ja) 2013-04-25
US9147599B2 (en) 2015-09-29
JP5725430B2 (ja) 2015-05-27

Similar Documents

Publication Publication Date Title
CN103890908B (zh) 固相键合晶片的支承基板的剥离方法及半导体装置的制造方法
CN105009253B (zh) 半导体器件的制造方法
TWI637433B (zh) 使用雷射處理及溫度引起之應力的組合式晶圓製造方法
TWI321828B (en) Manufacturing method of a semiconductor device
TWI344403B (en) Method for laser and the object to be worked
TWI527649B (zh) The cutting method of the object to be processed
TWI471195B (zh) Processing object grinding method
TWI240965B (en) Semiconductor wafer dividing method and apparatus
CN102246267B (zh) 层叠有宽带隙半导体的复合基板的制造方法
TWI542432B (zh) The cutting method of the object to be processed
TW200306622A (en) Substrate slicing method
TW200416954A (en) Semi-conductor cutting method
WO2015156381A1 (ja) 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
JP2005277136A (ja) 基板製造方法および基板製造装置
TW200539978A (en) A cutting method for manufacturing targeted objects
JP2020035821A (ja) ＳｉＣ基板の加工方法
JP2020027895A (ja) 半導体基板の加工方法
CN110945630B (zh) 层叠型元件的制造方法
JP2005294656A (ja) 基板製造方法及び基板製造装置
JP2012038932A (ja) 半導体ウェーハの薄厚化方法および貼り合せウェーハの製造方法
JP4572529B2 (ja) 半導体素子の製造方法
JP2006041430A (ja) 半導体基板の製造方法
CN110945629B (zh) 层叠型元件的制造方法
JP2004140266A (ja) 薄膜層ウェハ製造方法、及び薄膜層ウェハ
JP2005005672A (ja) 半導体素子の製造方法および発泡剥離装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant